KR20080070045A - 화상 표시 장치, 전자 기기, 휴대 기기 및 화상 표시 방법 - Google Patents

화상 표시 장치, 전자 기기, 휴대 기기 및 화상 표시 방법 Download PDF

Info

Publication number
KR20080070045A
KR20080070045A KR1020087012654A KR20087012654A KR20080070045A KR 20080070045 A KR20080070045 A KR 20080070045A KR 1020087012654 A KR1020087012654 A KR 1020087012654A KR 20087012654 A KR20087012654 A KR 20087012654A KR 20080070045 A KR20080070045 A KR 20080070045A
Authority
KR
South Korea
Prior art keywords
image data
input image
signal
driving
pixel
Prior art date
Application number
KR1020087012654A
Other languages
English (en)
Other versions
KR101330486B1 (ko
Inventor
야스유끼 데라니시
요시하루 나까지마
요시또시 기다
다까유끼 나까니시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20080070045A publication Critical patent/KR20080070045A/ko
Application granted granted Critical
Publication of KR101330486B1 publication Critical patent/KR101330486B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0456—Pixel structures with a reflective area and a transmissive area combined in one pixel, such as in transflectance pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 예를 들면 다비트 메모리 방식에 의한 액정 표시 장치에 적용하여, 각 화소의 메모리부(62)에 입력 화상 데이터(SIG)를 기록하고, 이 메모리부(62)에 기록한 입력 화상 데이터(SIG)에 따른 시분할의 구동에 의해 계조를 표현한다.
다비트 메모리, 입력 화상 데이터, 시분할, 계조, 게이트 신호, 타이밍 제너레이터

Description

화상 표시 장치, 전자 기기, 휴대 기기 및 화상 표시 방법{IMAGE DISPLAY APPARATUS, ELECTRONIC DEVICE, PORTABLE TERMINAL DEVICE, AND METHOD OF DISPLAYING IMAGE}
본 발명은, 화상 표시 장치, 전자 기기, 휴대 기기 및 화상 표시 방법에 관한 것으로, 예를 들면 다비트 메모리 방식에 의한 액정 표시 장치에 적용할 수 있다. 본 발명은, 각 화소의 메모리부에 입력 화상 데이터를 기록하고, 이 메모리부에 기록한 입력 화상 데이터에 따른 시분할의 구동에 의해 계조를 표현함으로써, 다비트 메모리 방식에 의한 화상 표시에서, 종래에 비해 효율적으로 고화질에 의해 화상 표시한다.
종래, 액정 표시 장치는, 일본 특개 2005-1641814호 공보 등에, 면적이 서로 다른 복수의 서브 화소에 의해 1개의 화소를 형성하고, 이들 복수의 서브 화소의 표시, 비표시의 제어에 의해, 표시에 이용되는 영역의 면적을 가변하여 각 화소의 계조를 가변하는 소위 면적 계조 방식이 제안된다. 또한 이 일본 특개 2005-1641814호 공보에서는, 1개의 서브 화소에 각각 1비트의 메모리를 설치하고, 이 메모리의 기록에 의해 대응하는 서브 화소의 표시, 비표시를 제어하고, 이에 의해 다비트에 의한 입력 화상 데이터의 계조를 표현하는 방법이 제안되어 있다. 또한 이 하에서는, 이와 같이 1개의 화소에 다비트의 메모리를 설치하고, 이 다비트의 메모리의 기록에 의해 각 화소의 계조를 표현하는 방식을 다비트 메모리 방식이라고 부른다.
즉 도 1은, 이 면적 계조 방식의 다비트 메모리 방식에 의한 화상 표시 장치를 도시하는 블록도이다. 이 화상 표시 장치(1)에서, 표시부(2)는, 반사형 액정 표시 패널 또는 투과형 액정 표시 패널이며, 적색, 녹색, 청색의 컬러 필터를 설정한 화소가 매트릭스 형상으로 배치하여 형성된다.
여기서 도 2에 이 표시부(2)의 1개의 화소(2A)의 구성을 도시한 바와 같이, 각 화소(2A)는, 표시에 이용되는 부위인 전극(3A, 3B, 3C, 3D, 3E, 3F)의 면적이 1:2:4:8:16:32로 설정된 복수의 서브 화소(2AA∼2AF)에 의해 형성된다. 여기서 각서브 화소(2AA∼2AF)는, 이러한 전극(3A∼3F)의 면적이 일정한 비례 관계로 설정되는 점을 제외하고 동일하게 형성되며, 도 3에 도시하는 화소 회로(4A∼4F)에 의해 각각 전극(3A∼3F)에 의한 액정 셀(5A∼5F)을 구동한다.
즉 화소 회로(4A∼4F)는, 게이트 및 드레인이 각각 공통으로 접속된 N 채널 MOS(이하, NMOS라고 부름) 트랜지스터 Q1 및 P 채널 MOS(이하, PMOS라고 부름) 트랜지스터 Q2로 이루어지는 CMOS 인버터(6)와, 마찬가지로, 게이트 및 드레인이 각각 공통으로 접속된 NMOS 트랜지스터 Q3 및 PMOS 트랜지스터 Q4로 이루어지는 CMOS 인버터(7)가 플러스측 전원 라인 VDD와 마이너스측 전원 라인 VSS 사이에 병렬로 설치되고, 이들 CMOS 인버터(6, 7)가 루프 형상으로 접속되어 SRAM(Static Random Access Memory) 구성에 의한 메모리가 형성된다.
화소 회로(4A∼4F)는, NMOS 트랜지스터 Q5에 의해 이들 CMOS 인버터(6, 7)에 신호선 SIG를 접속하여, 신호선 SIG의 논리값을 메모리에 공급하는 스위치 회로(8)가 형성되고, 이에 의해 도 4에 도시한 바와 같이, 게이트 신호 GATE(도 4의 (B))에 의한 NMOS 트랜지스터 Q5의 제어에 의해, 신호선 SIG(도 4의 (A)))에 의한 데이터를 메모리에 세트한다(도 4의 (C)). 또한 여기에서 V1은, 이 스위치 회로(8)에 의한 입력측인 인버터(6)의 입력측의 전위이다.
화소 회로(4A∼4F)는, 이와 같이 하여 메모리에 유지하여 이루어지는 데이터에 따라서, 액정 셀(5A)(5B∼5F)의 공통 전극에 인가되는 공통 전압 VCOM(도 4의 (G))에 대하여, 동상의 구동 신호 FRP(도 4의 (D)) 또는 역상의 구동 신호 XFRP(도 4의 (E))를 선택하여 액정 셀(5A)(5B∼5F)에 인가하고, 이에 의해 액정 셀(5A)(5B∼5F)을 구동한다. 즉 화소 회로(4A∼4F)는, NMOS 트랜지스터 Q6 및 PMOS 트랜지스터 Q7로 이루어지는 스위치 회로(9)를 인버터(7)의 출력에 의해 온 오프 제어하고, 이 스위치 회로(9)를 통하여 공통 전위 VCOM과 동상의 구동 신호 XFRP를 액정 셀(5A)(5B∼5F)에 인가한다. 또한 마찬가지의 NMOS 트랜지스터 Q8 및 PMOS 트랜지스터 Q9로 이루어지는 스위치 회로(10)를 인버터(6)의 출력에 의해 온 오프 제어하고, 이 스위치 회로(10)를 통하여 공통 전위 VCOM과 역상의 구동 신호 FRP를 액정 셀(5A)(5B∼5F)에 인가한다.
이에 의해 도 4에 도시한 바와 같이, 신호선 SIG의 전위를 절환한 경우, 계속되는 게이트 신호 GATE의 상승의 시점 t1로부터 액정 셀(5A)(5B∼5F)에 인가되는 전압 V5(도 4의 (F))가 공통 전위 VCOM에 대하여 동상으로부터 역상으로 절환하여, 액정 셀(5A)(5B∼5F)의 표시, 비표시를 절환할 수 있다. 또한 이 도 4에 도시하는 예는, 소위 노멀리 블랙에 의한 경우이다.
화상 표시 장치(1)에서(도 1), 인터페이스(IF)(11)는, 각 화소의 계조를 순차적으로 나타내는 시리얼 데이터에 의한 화상 데이터 SDI, 이 화상 데이터 SDI에 동기한 시스템 로크 SCK, 수직 동기 신호에 동기한 타이밍 신호 SCS를, 이 화상 표시 장치(1)가 설치되는 기기의 구성으로부터 입력받는다. 인터페이스(11)는, 이 화상 데이터 SDI를 표시부(2)의 홀수 라인 및 짝수 라인에 대응하는 2계통으로 분리하고, 분리한 화상 데이터 DATA를 각각 수평 구동부(12O 및 12E)에 출력한다. 또한 이 화상 데이터 DATA에 동기한 클럭 LSSCK를 생성하여 타이밍 제너레이터(14)에 출력한다. 또한 타이밍 신호 SCS에 의해, 수직 동기 신호에 동기한 타이밍에서 신호 레벨이 상승하는 리세트 신호 RST를 타이밍 제너레이터(14)에 출력한다.
타이밍 제너레이터(14)는, 이들 클럭 LSSCK, 리세트 신호 RST로부터 수평 구동부(12O, 12E), 수직 구동부(15)의 동작에 필요한 각종 타이밍 신호를 생성하여 출력한다.
수평 구동부(12O, 12E)는, 타이밍 제너레이터(14)로부터 출력되는 타이밍 신호에 의해 동작하고, 각각 표시부(2)의 홀수 라인 및 짝수 라인의 화소에 대해서, 인터페이스(11)로부터 출력되는 화상 데이터 DATA에 대응하도록 신호선 SIG의 논리 레벨을 설정한다.
즉 도 5에 도시한 바와 같이, 수평 구동부(12O, 12E)는, 수평 주사 기간의 개시의 타이밍에서 상승하는 타이밍 신호 HST를 시프트 레지스터(SR)(21A, 21B, … …)에 의해 순차적으로 라인 방향으로 전송하고, 각 시프트 레지스터(21A, 21B, ……)로부터 출력되는 타이밍 신호에 의해 화상 데이터 DATA를 샘플링 래치(SL)(22A, 22B, ……)에 의해 래치한다. 이에 의해 수평 구동부(12O, 12E)는, 화상 데이터 DATA를 대응하는 신호선 SIG로 분류한다.
제2 래치(23A, 23B, ……)는, 이들 샘플링 래치(22A, 22B, ……)에 의한 래치 결과를 각각 래치하여 출력하고, 이에 의해 각 신호선 SIG로 분류한 화상 데이터의 타이밍을 일치시켜서 출력한다. 패러렐 시리얼 변환 회로(PS)(24A, 24B, ……)는, 제2 래치(23A, 23B, ……)의 래치 결과 Lout를 구성하는 각 비트의 논리값을, 선택 신호 SERI에 의해 순차적으로 선택하여 출력함으로써, 각 신호선 SIG로 분류된 입력 화상 데이터를 시리얼 데이터로 변환하여 출력한다.
즉 도 6 및 도 7에 도시한 바와 같이, 패러렐 시리얼 변환 회로(24A, 24B, ……)에서, 앤드 회로(25∼30)는, 순차 순환적으로 신호 레벨이 상승하는 선택 신호 SERI0∼SERI5(도 7의 (A0)∼(A5))에 의해, 각각 래치 결과 Lout의 각 비트의 논리값 Lout0∼Lout5를 게이트하고, 오아 회로(31)는, 이들 앤드 회로(25∼30)의 출력 신호의 논리합 신호를 생성한다. 패러렐 시리얼 변환 회로(24A, 24B, ……)는, 이 오아 회로(31)의 출력 신호를 버퍼 회로(32)를 통하여 출력하고, 이에 의해 각 신호선 SIG로 분류한 화상 데이터를 1비트의 시리얼 데이터에 의해 각 신호선 SIG(도 7의 (B))에 출력한다.
수직 구동부(15)(도 1)는, 이들 수평 구동부(12O, 12E)에 의한 신호선 SIG의 구동에 대응하도록, 타이밍 제너레이터(14)에서 생성된 타이밍 신호에 의해 표시 부(2)의 화소(2A)를 라인 단위로 선택하고, 또한 각 라인 내에서는, 서브 화소를 순차적으로 선택하는 게이트 신호 GATE0∼GATE5에 출력한다.
즉 도 8에 도시한 바와 같이, 수직 구동부(15)는, 수직 동기 신호에 동기하여 신호 레벨이 상승하는 타이밍 신호 VST(도 7의 (C))를 시프트 레지스터(SR)(41A, 41B, ……)에 의해 순차적으로 수직 방향으로 전송한다. 수직 구동부(15)는, 앤드 회로(42A0∼42A5, 42B0∼42B5, ……)에 의해, 순차 순환적으로 신호 레벨이 상승하는 선택 신호 ENB0∼ENB5(도 7의 (D0)∼(D5))를, 시프트 레지스터(41A, 41B, ……))의 출력 신호에 의해 게이트하여, 각 라인의 각 서브 화소를 순차적으로 선택하는 게이트 신호 GATE0∼GATE5(도 7의 (E0)∼(E5))를 생성하고, 이 게이트 신호 GATE0∼GATE5를 버퍼 회로(43A0∼43A5, 43B0∼43B5, ……)를 통하여 표시부(2)에 출력한다.
이들에 의해 이 도 1에 도시하는 예에 의한 화상 표시 장치(1)는, 수직 방향의 복수의 화소에 1개의 신호선을 시분할에 의해 분류하고, 나아가서는 1개의 화소를 구성하는 서브 화소에 시분할에 의해 1개의 신호선 SIG로 분류하여, 각 서브 화소의 표시, 비표시를 제어하여 원하는 화상을 표시한다. 또한 이러한 다비트 메모리 방식에 의한 화상 표시 장치는, 반사형 액정, 투과형 액정 대신에, 반사형 전극과 투과형 전극을 병용한 액정 셀을 이용하는 경우에 있어서도, 널리 적용할 수 있다.
그러나 이 다비트 메모리 방식은, 1개의 화소를 구성하는 복수의 서브 화소 간에서 전극을 절연할 필요가 있고, 그 만큼, 표시에 이용되지 않는 쓸데없는 영역 이 1개의 화소에 발생하고, 그 결과로서 1개의 화소에서의 투과율, 반사율이 저하하는 결점이 있다. 이에 의해 효율적으로 화상 표시할 수 없는 문제가 있다.
또한 면적이 서로 다른 서브 화소를 온 오프 제어하여 계조를 표현하고 있음으로써, 각 화소의 휘도에 따라서 각 화소에서 표시에 관련한 영역의 무게 중심의 위치가 변화되고, 이에 의해 특정한 계조로 서브 화소의 배치에 의한 고정 패턴이 간파되는 결점이 있다. 또한 가장 면적이 적은 서브 화소의 가공 정밀도에 의해 해상도, 계조수가 제한되는 결점이 있고, 나아가서는 1개의 화소에 많은 반도체 소자를 설치하는 것이 필요하게 됨으로써, 해상도, 계조수가 제한되는 결점이 있다. 이에 의해 화질의 점에서 실용 상, 아직 불충분한 문제가 있다.
<발명의 개시>
본 발명은 이상의 점을 고려하여 이루어진 것으로, 다비트 메모리 방식에서, 이들 결점을 일거에 해결하고, 종래에 비해 효율적으로 고화질에 의해 화상 표시할 수 있는 화상 표시 장치, 전자 기기, 휴대 기기 및 화상 표시 방법을 제안하고자 하는 것이다.
이러한 과제를 해결하기 위해 본 발명은, 매트릭스 형상으로 화소를 배치한 표시부와, 상기 표시부에 게이트 신호를 출력하는 수직 구동부와, 입력 화상 데이터를 상기 표시부의 신호선으로 분류하여 출력하는 수평 구동부와, 상기 표시부, 상기 수평 구동부, 수직 구동부에 동작 기준용의 타이밍 신호를 출력하는 타이밍 제너레이터를 갖는 화상 표시 장치에 적용하고, 상기 입력 화상 데이터가 다비트의 화상 데이터이며, 상기 화소는, 상기 신호선에 출력되는 상기 입력 화상 데이터를, 상기 게이트 신호에 의해 선택적으로 입력받아 유지하는 메모리부를 갖고, 상기 메모리부에 유지한 상기 입력 화상 데이터에 따른 시분할의 구동에 의해 계조를 표현한다.
본 발명의 구성에 의해, 매트릭스 형상으로 화소를 배치한 표시부와, 상기 표시부에 게이트 신호를 출력하는 수직 구동부와, 입력 화상 데이터를 상기 표시부의 신호선으로 분류하여 출력하는 수평 구동부와, 상기 표시부, 상기 수평 구동부, 수직 구동부에 동작 기준용의 타이밍 신호를 출력하는 타이밍 제너레이터를 갖는 화상 표시 장치에 적용하고, 상기 입력 화상 데이터가 다비트의 화상 데이터이며, 상기 화소는, 상기 신호선에 출력되는 상기 입력 화상 데이터를, 상기 게이트 신호에 의해 선택적으로 입력받아 유지하는 메모리부를 갖고, 상기 메모리부에 유지한 상기 입력 화상 데이터에 따른 시분할의 구동에 의해 계조를 표현하면, 다비트 메모리 방식에 의해 화상 표시하도록 하여, 면적 계조법에 의한 경우에 비해 대면적의 전극에 의해 화소를 작성할 수 있고, 이에 의해 전극 간의 쓸데 없는 영역을 저감하고, 나아가서는 고정 패턴의 발생을 방지할 수 있다. 또한 전극의 가공 정밀도에 의한 해상도, 계조수의 제한도 완화되고, 나아가서는 반도체 소자수도 적게 할 수 있어, 이들에 의해 다비트 메모리 방식에서, 종래에 비해 효율적으로 고화질에 의해 화상 표시할 수 있다.
또한 본 발명은, 화상 취득 수단에 의해 입력 화상 데이터를 취득하고, 상기 입력 화상 데이터를 화상 표시부에 의해 표시하는 전자 기기에 적용하고, 상기 화상 표시부는, 매트릭스 형상으로 화소를 배치한 표시부와, 상기 표시부에 게이트 신호를 출력하는 수직 구동부와, 상기 입력 화상 데이터를 상기 표시부의 신호선으로 분류하여 출력하는 수평 구동부와, 상기 표시부, 상기 수평 구동부, 수직 구동부에 동작 기준용의 타이밍 신호를 출력하는 타이밍 제너레이터를 갖고, 상기 입력 화상 데이터가 다비트의 화상 데이터이며, 상기 화소는, 상기 신호선에 출력되는 상기 입력 화상 데이터를, 상기 게이트 신호에 의해 선택적으로 입력받아 유지하는 메모리부를 갖고, 상기 메모리부에 유지한 상기 입력 화상 데이터에 따른 시분할의 구동에 의해 계조를 표현한다.
이에 의해 본 발명의 구성에 따르면, 다비트 메모리 방식에서, 종래에 비해 효율적으로 고화질에 의해 화상 표시할 수 있다.
또한 본 발명은, 전지에 의해 동작하고, 화상 취득 수단에 의해 입력 화상 데이터를 취득하고, 상기 입력 화상 데이터를 화상 표시부에 의해 표시하는 휴대 기기에 적용하고, 상기 화상 표시부는, 매트릭스 형상으로 화소를 배치한 표시부와, 상기 포시부에 게이트 신호를 출력하는 수직 구동부와, 상기 입력 화상 데이터를 상기 표시부의 신호선으로 분류하여 출력하는 수평 구동부와, 상기 표시부, 상기 수평 구동부, 수직 구동부에 동작 기준용의 타이밍 신호를 출력하는 타이밍 제너레이터를 갖고, 상기 입력 화상 데이터가 다비트의 화상 데이터이며, 상기 화소는, 상기 신호선에 출력되는 상기 입력 화상 데이터를, 상기 게이트 신호에 의해 선택적으로 입력받아 유지하는 메모리부를 갖고, 상기 메모리부에 유지한 상기 입력 화상 데이터에 따른 시분할의 구동에 의해 계조를 표현한다.
이에 의해 본 발명의 구성에 따르면, 다비트 메모리 방식에서, 종래에 비해 효율적으로 고화질에 의해 화상 표시할 수 있다.
또한 본 발명은, 매트릭스 형상으로 배치한 화소를 대응하는 입력 화상 데이터에 의해 구동하고, 상기 입력 화상 데이터에 의한 화상을 표시하는 화상 표시 방법에 적용하고, 1개의 화소에 설치된 다비트에 의한 메모리부에, 대응하는 상기 입력 화상 데이터를 기록하는 화상 데이터 기록의 스텝과, 상기 메모리부의 각 비트에 따른 시간 간격에 의한 구동에 의해, 상기 입력 화상 데이터에 따른 시분할의 구동에 의해 계조를 표현하는 표시의 스텝을 갖는다.
이에 의해 본 발명의 구성에 따르면, 다비트 메모리 방식에서, 종래에 비해 효율적으로 고화질에 의해 화상 표시할 수 있다.
본 발명에 따르면, 다비트 메모리 방식에 의한 화상 표시에서, 종래의 결점을 일거에 해결하고, 종래에 비해 효율적으로 고화질에 의해 화상 표시할 수 있는 전자 기기, 휴대 기기 및 화상 표시 방법을 제공할 수 있다.
도 1은 종래의 화상 표시 장치를 도시하는 블록도.
도 2는 도 1의 화상 표시 장치의 화소의 구성을 도시하는 접속도.
도 3은 도 2의 화소에서의 화소 회로의 구성을 도시하는 접속도.
도 4는 도 3의 구성의 동작의 설명에 이용되는 타임 차트.
도 5는 도 1의 화상 표시 장치에서의 수평 구동부를 도시하는 블록도.
도 6은 도 5의 수평 구동부에서의 패러렐 시리얼 변환 회로를 도시하는 블록도.
도 7은 도 5의 수평 구동부의 동작의 설명에 이용되는 타임 차트.
도 8은 도 1의 화상 표시 장치에서의 수직 구동부를 도시하는 블록도.
도 9는 본 발명의 실시예 1에 따른 화상 표시 장치를 도시하는 블록도.
도 10은 도 9의 화상 표시 장치에 적용되는 1개의 화소를 도시하는 접속도.
도 11은 도 10의 1개의 화소의 기본 구성을 도시하는 접속도.
도 12는 도 11의 화소의 동작의 설명에 이용되는 타임 차트.
도 13은 도 10의 구성의 등화 회로를 도시하는 접속도.
도 14는 도 12의 화소의 동작의 설명에 이용되는 타임 차트.
도 15는 본 발명의 실시예 2에 따른 화상 표시 장치에 적용되는 1개의 화소를 도시하는 접속도.
도 16은 본 발명의 실시예 3에 따른 화상 표시 장치에 적용되는 1개의 화소를 도시하는 접속도.
도 17은 본 발명의 실시예 4에 따른 화상 표시 장치에 적용되는 1개의 화소를 도시하는 접속도.
도 18은 본 발명의 실시예 5에 따른 화상 표시 장치에 적용되는 화소의 전극을 도시하는 평면도.
도 19는 도 18과는 상이한 예에 의한 화소의 전극을 도시하는 평면도.
도 20은 도 18, 도 19와는 상이한 예에 의해 화소의 전극을 도시하는 평면도.
도 21은 본 발명의 실시예 6에 따른 화소 회로를 도시하는 접속도.
도 22는 도 21과는 상이한 예에 의한 화소 회로를 도시하는 접속도.
도 23은 도 21, 도 22와는 상이한 예에 의한 화소 회로를 도시하는 접속도.
도 24는 본 발명의 실시예 7에 따른 각 화소의 구동의 설명에 이용되는 블록도.
도 25는 도 24의 각 화소의 구동의 설명에 이용되는 타임 차트.
도 26은 본 발명의 실시예 8에 따른 화상 표시 장치를 도시하는 블록도.
도 27은 도 26의 화상 표시 장치의 1개의 화소의 구성을 도시하는 접속도.
도 28은 도 27에 도시하는 구성에서, 많은 계통측에의 기입의 설명에 이용되는 접속도.
도 29는 블랭킹 표시를 도시하는 평면도.
도 30은 슈퍼임포즈에 의한 표시를 도시하는 평면도.
도 31은 본 발명의 실시예 9에 따른 화상 표시 장치를 도시하는 블록도.
도 32는 도 31의 화상 표시 장치에 의한 입체 표시의 설명에 이용되는 약선도.
도 33은 본 발명의 실시예 10에 따른 화상 표시 장치의 구성의 설명에 이용되는 타임 차트.
도 34는 본 발명의 실시예 11에 따른 화상 표시 장치를 도시하는 블록도.
도 35는 도 34의 화상 표시 장치에서의 화소의 구성을 도시하는 접속도.
도 36은 도 34의 화상 표시 장치에서의 수평 구동부의 구성을 도시하는 블록도.
도 37은 도 34의 화상 표시 장치에서의 수직 구동부의 구성을 도시하는 블록도.
도 38은 도 34의 화상 표시 장치에서의 다비트 메모리 방식에 의한 동작의 설명에 이용되는 타임 차트.
도 39는 도 34의 화상 표시 장치에서의 아날로그 신호 구동 시의 동작의 설명에 이용되는 타임 차트.
도 40은 도 34의 화상 표시 장치에서의 동작 절환 시의 설명에 이용되는 타임 차트.
도 41은 본 발명의 실시예 12에 따른 화상 표시 장치의 표시 화면을 도시하는 평면도.
<발명을 실시하기 위한 최량의 형태>
이하, 적절히 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.
(1) 실시예 1의 구성
도 9는 본 발명의 실시예 1에 따른 화상 표시 장치를 도시하는 블록도이다. 이 화상 표시 장치(51)는, 예를 들면 도시하지 않은 튜너부, 외부 기기 등으로부터 출력되는 비디오 데이터에 의한 화상을, 다비트 메모리 방식에 의해 표시부(52)에서 표시한다. 또한 이 도 9에 도시하는 화상 표시 장치(51)에서, 도 1에 대하여 전술한 화상 표시 장치(1)와 동일한 구성은, 대응하는 부호를 붙여서 나타내고, 중복된 설명은 생략한다.
여기에서 표시부(52)는, 반사형 액정 표시 패널 또는 투과형 액정 표시 패널 이며, 적색, 녹색, 청색의 컬러 필터를 설치한 화소가 매트릭스 형상으로 배치하여 형성된다. 여기서 도 10에 이 표시부(52)의 1개의 화소(52A)의 구성을 도시한 바와 같이, 화소(52A)는, 대면적에 의한 1개의 전극(53)이 표시에 이용되는 부위에 배치되고, 이 전극(53)을 이용하여 액정 셀이 형성된다. 또한 각 화소(52A)는, 화소 회로(54)가 설치되고, 이 화소 회로(54)에 의한 전극(53)의 구동에 의해 계조가 표현된다.
여기서 2비트에 의해 계조를 표현하는 경우를 예로 들어 화소 회로(54)의 구성을 도 11에 도시한 바와 같이, 각 화소(52A)는, 도 12에 도시한 바와 같이, 예를 들면 프레임 주기에 의해 신호 레벨이 절환하는 공통 전압 VCOM(도 12의 (A))이 각액정 셀(55)의 공통 전극에 인가된다. 화소 회로(54)는, 소스 및 드레인이 각각 공통으로 접속된 NMOS 트랜지스터 Q51 및 PMOS 트랜지스터 Q52로 이루어지는 스위치 회로(56)를 통하여, 이 공통 전압 VCOM과 동상의 구동 신호 FRP(도 12의 (B))에 전극(53)이 접속되고, 또한 마찬가지로 소스 및 드레인이 각각 공통으로 접속된 NMOS 트랜지스터 Q53 및 PMOS 트랜지스터 Q54로 이루어지는 스위치 회로(57)를 통하여, 공통 전압 VCOM과 역상의 구동 신호 XFRP(도 12의 (C))에 전극(53)이 접속된다.
이에 의해 화소 회로(54)는, 이 스위치 회로(56, 57)를 상보적으로 온 오프 제어하여, 액정 셀(55)의 표시, 비표시를 절환한다. 또한 화소 회로(54)는, 각각 화상 데이터의 각 비트의 표시를 담당하는 구동 회로(58A 및 58B)에 의해 시분할에 의해 이들 스위치 회로(56, 57)를 상보적으로 온 오프 제어하도록 하고, 이들 구동 회로(58A 및 58B)에 의한 시분할의 구동에 의해 계조를 표현한다. 보다 구체적으로, 구동 회로(58A 및 58B)가 담당하는 화상 데이터의 비트에 대응하도록, 이들 구동 회로(58A 및 58B)에 의한 스위치 회로(56, 57)의 구동 시간을 설정하고, 이에 의해 시분할에 의해 1개의 전극(53)에 의한 액정 셀(55)을 구동한다.
여기서 구동 회로(58A 및 58B)는, 담당하는 비트, 제어에 관련하는 신호가 서로 다른 점을 제외하고 동일하게 구성됨으로써, 이하에서는, 구동 회로(58A)에 대해서만 구성을 설명하고, 중복된 설명은 생략한다. 여기서 구동 회로(58A)는, 게이트 및 드레인이 각각 공통으로 접속된 NMOS 트랜지스터 Q56 및 PMOS 트랜지스터 Q57로 이루어지는 CMOS 인버터(60)와, 마찬가지로, 게이트 및 드레인이 각각 공통으로 접속된 NMOS 트랜지스터 Q58 및 PMOS 트랜지스터 Q59로 이루어지는 CMOS 인버터(61)가 플러스측 전원 라인 VDD1과 마이너스측 전원 라인 VSS 사이에 병렬로 설치되고, 이들 CMOS 인버터(60, 61)가 루프 형상으로 접속되어 SRAM 구성에 의한 메모리(62)가 형성된다.
또한 게이트 신호 GATE에 의해 온 오프 동작하여 신호선 SIG의 논리값을 이 메모리(62)에 기입하는 NMOS 트랜지스터 Q61에 의한 스위치 회로(64)가 설치되고, 선택 신호 SEP에 의해 이 메모리(62)의 출력을 스위치 회로(56, 57)에 선택적으로 출력하는 NMOS 트랜지스터 Q65, Q66에 의한 스위치 회로(65, 66)가 설치된다. 이들에 의해 이 화소 회로(54)는, 도 13에 도시하는 등화 회로에 의해 나타낼 수 있다.
각 화소 회로(54)는, 도 12의 (D1) 및 (D2)에 도시한 바와 같이, 각 구동 회 로(58A, 58B)에 공급하는 선택 신호 SEP0, SEP1에서, 각각 신호 레벨이 상승하여 구동 회로(58A, 58B)에 각각 스위치 회로(56, 57)의 제어를 맡기는 기간 T0 및 T1의 비율이, 입력 화상 데이터의 각 비트에 대응하는 비율로 설정되고, 이에 의해 이 도 11의 예에서는 이 기간 T0 및 T1의 비율이 1:2로 설정된다. 또한 신호선 SIG로부터의 논리값의 입력은, 도 2를 이용하여 각 화소 회로(4A∼4F)에 대하여 설명한 경우와 마찬가지로 하여, 시리얼 데이터에 의해 각 구동 회로(58A 및 58B)에 입력되고, 선택 신호 SEP0, SEP1에 의해 스위치 회로(56, 57)의 제어를 맡기는 기간이 짧은 측의 구동 회로(58A)에 화상 데이터의 하위측 비트의 논리값이 선택적으로 입력되고, 남은 구동 회로(58B)에 상위측 비트의 논리값이 선택적으로 입력된다.
이에 의해 화소 회로(54)는, 구동 회로(58A 및 58B)의 메모리(62)에 의해 구성되는 메모리부에 입력 화상 데이터를 기록하여 유지하고, 이 메모리부에 유지한 입력 화상 데이터에 따른 시분할의 구동에 의해, 시간 축방향의 적분 효과를 이용하여 2비트에 의한 입력 화상 데이터의 계조를 표현한다(도 12의 (E)).
이러한 계조 표현 원리에 의해, 화상 표시 장치(51)의 화소(52A)는(도 10), 6비트에 의한 계조를 표현할 수 있도록, 6개의 구동 회로(58A∼58F)가 설치되고, 이 6개의 구동 회로(58A∼58F)에 의한 스위치 회로(56, 57)의 제어 시간이, 선택 신호 SEP0∼SEP5에 의해, 각 구동 회로(58A∼58F)가 표시를 담당하는 비트에 따라서 설정된다.
즉 화상 표시 장치(51)에서(도 9), 타이밍 제너레이터(71)는, 도 14에 도시 한 바와 같이, 공통 전압 VCOM, 구동 신호 FRP, XFRP(도 14의 (A)∼(C))를 생성하여 출력한다. 또한 스위치 회로(56, 57)의 제어를 각 구동 회로(58A∼58F)에 각각 맡기는 선택 신호 SEP0∼SEP5(도 14의 (D1)∼(D6))를, 1프레임의 기간 사이에서 순차적으로 선택적으로 상승시키도록 하고, 각각 선택 신호 SEP0∼SEP5의 신호 레벨이 상승하고 있는 기간 T0∼T5가, 하위측 비트로부터 상위측 비트를 향함에 따라서 2의 멱승으로 증대하도록 선택 신호 SEP0∼SEP5를 생성한다. 이에 의해 이 예에서는, 가장 하위측 비트에 관련하는 선택 신호 SEP0에서, 신호 레벨이 상승하고 있는 기간 T0에 대하여, 이보다 상위측에 관련하는 SEP1∼SEP5는, 신호 레벨이 상승하고 있는 기간 T1∼T5가, 각각 2배, 4배, 8배, 16배, 32배의 기간으로 설정된다(도 14의 (E)). 또한 이 화상 표시 장치(51)는, 이들 타이밍 제너레이터(71), 수평 구동부(12O, 12E) 등이 표시부(52)의 글래스 기판 상에 일체로 형성된다.
(2) 실시예 1의 동작
이상의 구성에서, 이 화상 표시 장치(51)는(도 9), 인터페이스(11)를 통하여 입력되는 시리얼 데이터에 의한 화상 데이터 SDI가, 홀수 라인 및 짝수 라인으로 분리되어 각각 수평 구동부(12O 및 12E)에 입력되고, 여기에서 표시부(52)의 각 신호선 SIG로 분류된 후(도 5), 1비트에 의한 시리얼 데이터로 변환되어 표시부(52)의 각 신호선 SIG에 출력된다(도 6). 또한 이 수평 구동부(12O 및 12E)에 의한 신호선 SIG의 구동에 대응하도록, 수직 구동부(15)에 의해 게이트 신호 GATE가 생성되어 표시부(52)에 공급되고, 이에 의해 수평 구동부(12O 및 12E)보다 신호선 SIG에 출력된 화상 데이터가 순차적으로 대응하는 화소에 입력되어 표시에 이용된다. 이에 의해 이 화상 표시 장치(51)에서는, 화상 데이터 SDI에 의한 화상이 표시부(52)에서 표시된다.
표시부(52)의 각 화소(52A)에서는 (도 10, 도 11 및 도 13), 대향 전극이 1개의 큰 전극(53)에 의해 형성되어 액정 셀(55)이 형성되고, 스위치 회로(56, 57)의 상보적인 온 오프 제어에 의해, 이 액정 셀(55)의 공통 전극에 인가하는 공통 전압 VCOM과 동상의 구동 신호 FRP와, 역상의 구동 신호 XFRP가 선택적으로 전극(53)에 인가된다. 이에 의해 노멀리 블랙에 의한 액정 셀(55)을 구성하는 경우에는, 스위치 회로(56, 57)의 제어에 의해 동상의 구동 신호 FRP를 전극(53)에 인가하여 화소(52A)를 비표시로 할 수 있는 데에 대해, 역상의 구동 신호 XFRP를 전극(53)에 인가하여 표시 상태로 할 수 있다.
이 화상 표시 장치(51)는, 게이트 신호 GATE0∼GATE5에 의한 제어에 의해, 비트 시리얼에 의해 신호선 SIG에 출력되는 화상 데이터의 논리값이, 각 비트마다, 구동 회로(58A∼58F)에 설치된 메모리(62)에 순차적으로 기입된다. 또한 이 기입된 논리값에 의해 스위치 회로(56, 57)를 제어하도록 하고, 각 구동 회로(58A∼58F)에 스위치 회로(56, 57)의 제어를 맡기는 기간이, 선택 신호 SEP0∼SEP5에 의해, 각 구동 회로(58A∼58F)가 구동을 담당하는 화상 데이터의 비트에 대응하도록 설정된다. 구체적으로, 상위 계층을 담당하는 구동 회로(58A∼58F)가 됨에 따라서, 2의 멱승에 의해 구동을 담당하는 기간이 증대하도록 설정된다.
이에 의해 이 화상 표시 장치(51)는, 입력 화상 데이터를 각 화소(52A)의 메모리부에 기록하고, 이 메모리부에 유지한 입력 화상 데이터에 따른 시분할의 구동 에 의해 계조를 표현한다.
즉 각 화소(52A)에서는, 이들 구동 회로(58A∼58F)의 각 메모리(62)에 기록된 각 비트의 논리값에 따라서 표시, 비표시의 기간이 절환되고, 인간의 눈의 적분 효과에 의해, 화상 데이터 SDI의 비트수에 대응하는 계조를 표현할 수 있다. 이에 의해 이 화상 표시 장치(51)는, 다비트 메모리 방식에 의해 액정 셀(55)을 구동하고, 화상 데이터 SDI의 비트수에 대응하는 계조를 표현할 수 있고, 수평 구동부(12O, 12E) 등에 아날로그 디지털 변환 회로 등을 설치할 필요가 없는 만큼, 전체적으로 간이한 구성에 의해 화상 표시할 수 있다. 또한 반드시 프레임마다 화상 데이터를 기입하지 않아도 되는 것 등에 의해, 소비 전력을 저감할 수 있다.
이와 같이 하여 다비트 메모리 방식에 의해 화상 표시함에 대해, 이 화상 표시 장치(51)에서는, 1개의 전극(53)에 의해 1개의 화소(52A)를 구성하도록 하고, 이 전극(53)의 구동을 시분할에 의해 절환하여 계조를 표현하고 있음으로써, 도 1에 대하여 전술한 면적 계조 방식에 의한 다비트 메모리 방식과 같은, 서브 화소 간의 표시에 이용되지 않는 쓸데 없는 영역을 생략할 수 있고, 그 만큼, 1개의 화소에서의 투과율, 반사율의 저하를 방지하여, 효율적으로 화상 표시할 수 있다.
또한 1개의 전극(53)에 의해 1개의 화소(52A)를 구성할 수 있음으로써, 면적 계조 방식에 의한 계조에 따른 무게 중심 위치의 변화를 방지할 수 있고, 이에 의해 고정 패턴의 발생을 방지할 수 있다. 또한 가장 면적이 작은 서브 화소의 가공 정밀도에 의한 해상도, 계조수의 제한도 회피할 수 있다. 또한 다비트 메모리 방식에 의한 경우와 같이, 동상 및 역상의 구동 신호의 절환에 관련한 스위치 회로 를, 각 비트마다 설치하는 대신에, 각 비트에 할당한 메모리(62)의 출력을 선택적으로 스위치 회로(56, 57)에 출력하는 스위치 회로를 각 비트에 할당하면 됨으로써, 그 만큼, 반도체 소자수를 적게 하여 전체 구성을 간략화할 수 있고, 반도체 소자수에 의한 해상도, 계조수의 제한도 회피할 수 있다. 구체적으로는, 각 비트에서 4개의 트랜지스터 Q6∼Q9(도 3)를 생략하고, 대신에 전체로서 스위치 회로(56, 57)를 구성하는 4개의 트랜지스터 Q51∼54과, 각 비트에 2개의 트랜지스터 Q65, Q66을 설치하면 됨으로써, 이 실시예에 따른 6비트에 의한 계조의 표현에서는, 면적 계조 방식에 의한 다비트 메모리 방식에서는 54개의 트랜지스터가 필요하였던 것을, 46개로 저감할 수 있다.
이에 의해 종래에 비해 효율적으로 고화질에 의해 화상 표시할 수 있다.
또한 이에 의해 이 실시예에 따른 화상 표시 장치(51)에서는, 액정 셀에 인가하는 구동 신호의 펄스 폭의 제어에 의해 계조를 표현하게 되고, 이러한 방법에 의한 계조 표현에는, 종래, STN(Super Twisted Nematic) 액정의 펄스 폭 변조 방식에 의한 계조 표현 방법이 있다. 그러나 이 STN 액정의 펄스 폭 변조 방식은, 아날로그 방식에 의한 표시부의 구동인 데에 대해, 이 실시예에 따른 구동 방식은, 다비트 메모리 방식인 점에서 근본적으로 상위하게 된다.
(3) 실시예 1의 효과
이상의 구성에 따르면, 입력 화상 데이터를 각 화소의 메모리부에 기록하고, 이 메모리부에 유지한 입력 화상 데이터에 따른 시분할의 구동에 의해 계조를 표현함으로써, 다비트 메모리 방식에 의한 화상 표시에서, 종래에 비해 효율적으로 고 화질에 의해 화상 표시할 수 있다.
보다 구체적으로, 입력 화상 데이터의 각 비트의 논리값을 각각 취득하여 기록하는 복수의 1비트의 메모리를 각 화소에 설치하고, 이 복수의 메모리가 담당하는 입력 화상 데이터의 비트 위치에 따른 기간에서, 이들 복수의 메모리의 기록을 각각 선택적으로 스위치 회로에 의해 출력하도록 하고, 이 스위치 회로의 출력 신호에 의해, 화소의 전극에 인가하는 신호를 절환함으로써, 종래에 비해 간이한 구성에 의해 고화질의 화상을 표시할 수 있다.
또한 수평 구동부에서 비트 시리얼에 의한 시리얼 데이터에 의해 입력 화상 데이터를 신호선에 출력하도록 하고, 이 입력 화상 데이터의 각 비트의 논리값을 각 화소에서 메모리에 기록하여 표시에 이용함으로써, 신호선의 배선수를 저감하여, 표시부의 구성을 간략화할 수 있다.
(4) 실시예 2
도 15는, 도 10과의 대비에 의해, 본 발명의 실시예 2에 따른 화상 표시 장치에 적용되는 표시부의 1화소를 도시하는 접속도이다. 이 실시예에 따른 화상 표시 장치는, 이 화소(82A)에 관련하는 전극(83)이 투명 전극과 반사 전극과의 병용에 의해 형성된다. 이 실시예에 따른 화상 표시 장치는, 이 화소의 구성이 서로 다른 점을 제외하고, 실시예 1의 화상 표시 장치(51)과 동일하게 구성된다.
이 실시예에 따르면, 투명 전극과 반사 전극과의 병용에 의해 액정 셀의 전극을 작성하는 경우에도, 실시예 1과 마찬가지의 효과를 얻을 수 있다.
(5) 실시예 3
도 16은, 도 10과의 대비에 의해, 본 발명의 실시예 3에 따른 화상 표시 장치에 적용되는 표시부의 1화소를 도시하는 접속도이다. 이 실시예 3에서는, 면적 계조 방법과의 조합에 의해 계조를 표현한다. 이 때문에 이 실시예에서는, 액정 셀의 전극이 복수의 서브 전극에 의해 형성되고, 입력 화상 데이터의 각 비트에서, 표시에 이용되는 서브 전극의 면적과 구동 기간의 길이와의 승산값이, 각각 비트 위치에 대응하는 2의 멱승비의 관계로 되도록 설정된다.
즉 화소(92A)는, 화상 데이터의 비트수보다 적은, 3개의 서브 전극(93A, 93B, 93C)에 의해 형성된다. 또한 이들 3개의 서브 전극(93A, 93B, 93C)은, 면적이 2의 멱승의 관계로 설정되어, 면적비가 1:2:4로 설정된다.
또한 각 서브 전극(93A, 93B, 93C)에는, 각각 2비트에 의한 화소 회로(54A, 54B, 54C)가 설치되고, 각 화소 회로(54A, 54B, 54C)에서는, 각각 구동 회로(58A, 58B)에 스위치 회로(56, 57)의 제어를 맡기는 기간의 길이가 1:8의 관계로 설정되고, 이에 대응하도록 타이밍 제너레이터로부터 선택 신호 EPO, EP1이 공급된다.
또한 가장 면적이 작은 서브 전극(93A)으로부터 면적이 큰 측의 서브 전극(93B 및 93C)에, 순차적으로, 입력 화상 데이터의 최하위 비트로부터 3비트가 할당되며, 또한 계속되는 상위측 3비트가 순차적으로 할당된다. 이 실시예에 따른 화상 표시 장치는, 이들 구성이 서로 다른 점을 제외하고, 전술한 실시예에 따른 화상 표시 장치와 동일하게 구성된다.
이 실시예에 따르면, 면적 계조 방법과의 조합에 의해 계조를 표현함으로써, 선택 신호 SEP의 종류를 적게 할 수 있고, 그 만큼, 배선을 간략화하여 레이아웃 효율을 향상하여, 실시예 1과 마찬가지의 효과를 얻을 수 있다. 또한 면적 계조 방식과의 조합에 의해, 화소 설계의 자유도를 증대시킬 수 있다.
(6) 실시예 4
도 17은, 도 16과의 대비에 의해, 본 발명의 실시예 4에 따른 화상 표시 장치에 적용되는 표시부의 1 화소를 도시하는 접속도이다. 이 실시예에 따른 화상 표시 장치는, 이 화소(102A)에 관련하는 서브 전극(103A, 103B, 103C)이 투명 전극과 반사 전극과의 병용에 의해 형성된다. 이 실시예에 따른 화상 표시 장치는, 이 화소의 구성이 서로 다른 점을 제외하고, 전술한 실시예에 따른 화상 표시 장치와 동일하게 구성된다.
이 실시예에 따르면, 투명 전극과 반사 전극과의 병용에 의해 액정 셀의 전극을 작성하는 경우에도, 실시예 3과 동일한 효과를 얻을 수 있다.
(7) 실시예 5
도 18∼도 20은, 실시예 3, 실시예4와는 상이한 다른 예에 의한 면적 계조 방법과의 조합에 의한 계조 표현 방법을 도시하는 평면도이다. 면적 계조 방법과의 조합에 의한 계조 표현은, 입력 화상 데이터의 각 비트에서, 표시에 이용되는 서브 전극의 면적과 구동 기간의 길이와의 승산값이, 각각 비트 위치에 대응하는 2의 멱승이 관계로 되도록 설정하면 되고, 여러 가지 조합이 생각되고, 도 18의 예에서는, 서브 전극의 면적비를 1:4:16으로 설정하고, 구동 기간의 길이비를 1:2로 설정한 경우이다. 또한 도 19는, 서브 전극의 면적비를 1:8로 설정하고, 구동 기간의 길이비를 1:2:4로 설정한 경우이며, 도 20은, 서브 전극의 면적비를 1:2로 설 정하고, 구동 기간의 길이비를 1:4:8로 설정한 경우이다. 이 실시예에 따른 화상 표시 장치는, 이들 구성이 서로 다른 점을 제외하고, 전술한 실시예에 따른 화상 표시 장치와 동일하게 구성된다.
이 실시예와 같이, 서브 전극의 면적비, 구동 기간의 길이비를 여러 가지 변경하도록 해도, 실시예 3, 실시예 4와 마찬가지의 효과를 얻을 수 있다.
(8) 실시예 6
도 21∼도 23은, 도 13과의 대비에 의해 액정 셀의 다른 구동 회로의 구성을 도시하는 접속도이다. 여기에서 액정 셀의 시분할에 의한 구동은, 여러 가지 구성을 적용할 수 있고, 도 21의 예에서는, 스위치 회로(57)의 구동 신호를 인버터(110)에 의해 반전하여 스위치 회로(56)를 구동하도록 하고, 구동 회로(118A, 118B)로부터의 출력을 1계통으로 하여, 스위치 회로(65)를 생략한 것이다. 또한 도 22는, 스위치 회로(56)의 구동 신호를 인버터(120)에 의해 반전하여 스위치 회로(57)를 구동하도록 하고, 구동 회로(128A, 128B)로부터의 출력을 1계통으로 하고, 스위치 회로(66)를 생략한 것이다. 또한 도 23은, 도 22에서의 스위치 회로(56, 57), 인버터(120)를 익스크루시브 오아 회로(131)로 치환하고, 아울러 화소 회로 내에서 구동 신호 FRP로부터 구동 신호 XFRP를 생성하는 것이다. 이 실시예에 따른 화상 표시 장치는, 이들 구성이 서로 다른 점을 제외하고, 전술한 실시예에 따른 화상 표시 장치와 동일하게 구성된다.
이들 실시예와 같이, 액정 셀의 구동 회로에 여러 가지 구성을 적용해도, 전술한 실시예와 마찬가지의 효과를 얻을 수 있다.
(9) 실시예 7
도 24는, 본 발명의 실시예 7에 따른 화상 표시 장치에 적용되는 표시부의 구성을 도시하는 평면도이다. 이 실시예에 따른 화상 표시 장치는, 이 표시부(142)에 따른 구성이 서로 다른 점을 제외하고, 전술한 실시예와 마찬가지로 구성된다.
여기에서 이 실시예에서는, 액정 셀의 시분할에 의한 구동을 제어하는 선택 신호 SEP0∼SEPN(SEP00∼SEPN0, SEP01∼SEPN1, SEP02∼SEPN2, ……)의 위상이, 인접하는 라인에서 서로 다르도록 설정하고, 이에 의해 플리커를 방지한다. 또한 여기에서 이 라인마다 위상을 서로 다르게 하는 방법은, 라인마다, 선택 신호 SEP0∼SEPN의 극성을 반전시키도록 해도 되고, 또한 도 25에 도시한 바와 같이, 라인 마다 일정 위상씩, 선택 신호 SEP0∼SEPN의 위상을 순차적으로 시프트시키도록 해도 되고, 이들을 조합하도록 하여도 된다. 또한 연속하는 프레임의 동일 라인에서, 이들 선택 신호 SEP0∼SEPN의 위상을 서로 다르게 하도록 하여도 된다.
이 실시예와 같이, 액정 셀의 시분할에 의한는 구동을 제어하는 선택 신호의 위상을 인접하는 라인에서 서로 다르도록 설정함으로써, 플리커를 방지하여, 전술한 실시예와 마찬가지의 효과를 얻을 수 있다.
(10) 실시예 8
도 26은, 도 9와의 대비에 의해 본 발명의 실시예 8에 따른 화상 표시 장치를 도시하는 블록도이다. 이 화상 표시 장치(181)는, 예를 들면 휴대 전화, 전자 스틸 카메라, 　비디오　카메라 등의 휴대 기기이며, 유저에 의한 조작에 응동하여 도시하지 않은 메모리에 기록한 프로그램을 실행함으로써 전체의 동작을 제어하는 컨트롤러(184)의 제어에 의해, 표시부(182)의 표시를 절환한다.
여기서 표시부(182)는, 도 27에 도시한 바와 같이, 신호선 SIG에 출력되는 화상 데이터를 기록하여 스위치 회로(56, 57)를 구동하는 구동 회로(58AA, 58AB, ……)에 의한 제1 계통에 의한 구동 회로군(186A)과, 마찬가지로, 화상 데이터를 기록하여 스위치 회로(56, 57)를 구동하는 구동 회로(58BA, 58BB, ……)에 의한 제2 계통에 의한 구동 회로군(186B) 과의 2계통에 의해 구동 회로가 설치되고, 이들 2계통의 구동 회로(58AA, 58AB, ……, 58BA, 58BB)의 출력에 의해 스위치 회로(56, 57)가 제어된다.
이에 대응하여 타이밍 제너레이터(183)(도 26)는, 컨트롤러(184)의 제어에 의해, 이들 2계통의 구동 회로(58AA, 58AB, ……, 58BA, 58BB, ……)에 대응하도록 2계통에 의한 선택 신호 SEP0A∼SEP5A, SEP0B∼SEP5B를 선택적으로 출력하고, 이에 의해 이들 2계통에 의한 구동 회로(58AA, 58AB, ……, 58BA, 58BB, ……)에서, 스위치 회로(56, 57)의 제어를 절환한다.
즉 유저에 의해 예를 들면 촬상 결과 등에 의한 동화상의 표시가 지시되면, 도 27에 도시한 바와 같이, 제1 계통에 관련한 구동 회로(58AA, 58AB, ……)에 의해 스위치 회로(56, 57)를 제어하도록 선택 신호 SEP0A∼SEP5A, SEP0B∼SEP5B를 출력한다. 또한 유저에 의해 전자 메일 등의 표시가 지시되면, 도 27과의 대비에 의해 도 28에 도시한 바와 같이, 제2 계통의 구동 회로(58BA, 58BB, ……)에 의해 스위치 회로(56, 57)를 제어하도록 선택 신호 SEP0A∼SEP5A, SEPOB∼SEP5B를 출력한 다.
또한 이에 의해 인터페이스(I/F)(185)는, 컨트롤러(184)의 제어에 의해, 비디오 데이터 SDI, 컨트롤러(184)에서 생성된 화상 데이터 DV로부터 이들 2계통의 구동 회로군(186A, 186B)에 관련한 화상 데이터 DATAA, DATAB를 시분할에 의해 출력한다. 또한 수직 구동부(186)는, 마찬가지의 컨트롤러(184)의 제어에 의해, 이 화상 데이터 DATAA, DATAB의 출력에 대응하도록, 각 계통의 게이트 신호 GATEA, GATEB를 출력한다.
이에 대하여 컨트롤러(184)는, 예를 들면 각 부의 동작의 감시에 의해 이상이 검출되면, 검출된 이상을 유저에게 권고하는 기호, 메시지 등을 표시하는 화상 데이터 DV를 생성한다. 또한 타이밍 제너레이터(183)의 제어에 의해, 도 29에 도시한 바와 같이, 이들 2계통의 구동 회로군(186A 및 186B) 중 한쪽의 계통에, 이 화상 데이터 DV(DATAA)를 저장한다. 또한 이 화상 데이터 DV의 계조를 반전한 화상 데이터 DV를 생성하고, 남은 다른쪽의 계통에, 이 계조를 반전한 화상 데이터 DV(DATAB)를 저장한다. 또한 이와 같이 하여 각 계통에 화상 데이터를 저장하면, 타이밍 제너레이터(183)의 제어에 의해 선택 신호 SEPA, SEPB를 복수 프레임 주기로 절환하여 출력하고, 이에 의해 2계통의 구동 회로에 의한 화상 표시를 복수 프레임 주기에 의해 절환하고, 이 권고 표시를 블랭킹에 의해 표시한다.
또한 도 30에 도시한 바와 같이, 예를 들면 전지 잔량이 얼마 남지 않은 경우, 나아가서는 기록 매체의 빈 용량이 적어진 경우에는, 이들 2계통 중 1계통에서 비디오 데이터 SDI에 의한 화상을 표시하도록 하고, 이들 상황을 유저에게 경고하 는 기호, 메시지 등을 표시하는 화상 데이터 DV를 생성하고, 남은 1계통에 이 화상 데이터 DV를 저장한다. 또한 이 화상 데이터 DV의 저장에 있어서는, 예를 들면 1개 또는 복수의 수직 블랭킹 기간에서 실행하도록 해도 되고, 나아가서는 1프레임의 기간만, 비디오 데이터 SDI의 기입을 중지하고, 이 중지한 기간에서 실행하도록 하여도 된다.
이 경우, 컨트롤러(184)는, 이와 같이 하여 화상 데이터 DV를 남은 1계통에 저장하면, 프레임 주기에 의해 이들 2계통에서 표시를 절환하고, 이에 의해 동화상에 의한 화상 상에, 이 경고에 따른 문자, 기호 등을 슈퍼임포즈하여 표시한다.
이 실시예에 따르면, 각 화소에, 화상 데이터를 기록하는 메모리부와, 이 메모리부의 기록에 의해 시분할로 액정 셀을 구동하는 구동부를 2계통 설치함으로써, 이들 2계통에서 표시를 절환하여 여러 가지 기능을 확보하도록 하여, 전술한 실시예와 마찬가지의 효과를 얻을 수 있다.
(11) 실시예 9
도 31은, 도 26과의 대비에 의해 본 발명의 실시예9에 따른 화상 표시 장치를 도시하는 블록도이다. 이 화상 표시 장치(191)는, 예를 들면 모니터 장치이며, 비디오 데이터 SDI를 입력받는다. 또한 여기에서 비디오 데이터 SDI는, 입체 표시에 이용되는 비디오 데이터이며, 우안용 및 좌안용의 화상 데이터가 프레임 주기에서 교대로 연속하는 비디오 데이터이다. 화상 표시 장치(191)는, 이 비디오 데이터 SDI에 관련한 구성이 서로 다른 점을 제외하고, 실시예 8에 대하여 전술한 화상 표시 장치(181)와 동일하게 구성된다. 화상 표시 장치(191)는, 이 입체 표시에 이 용되는 비디오 데이터 SDI의 우안용 및 좌안용의 화상 데이터를 표시부(182)에 설치된 2계통의 구동 회로군(186A 및 186B)에 프레임 주기에서 교대로 저장하고, 또한 프레임 주기에서 이 2계통의 구동 회로군(186A 및 186B)에 기록한 화상 데이터에 의한 화상을 표시부(182)에서 교대로 표시한다.
이 화상 표시 장치(191)는, 이 표시의 절환에 연동하여 컨트롤러(194)에 의해 시차 발생 기구(196)의 동작을 제어하고, 이에 의해 도 32에 도시한 바와 같이, 우안용의 표시 화상(182R) 및 좌안용의 표시 화상(182L)에 시차를 설정하고, 비디오 데이터 SDI에 의한 우안용 및 좌안용의 화상을 시청자에게 제공한다. 또한 이러한 시차 발생 기구(196)는, 예를 들면 광의 편향을 이용한 기구 등, 여러 가지 기구를 널리 적용할 수 있다.
이 실시예에서는, 화상 데이터를 기록하는 메모리부와, 이 메모리부의 기록에 의해 시분할로 액정 셀을 구동하는 구동부를 2계통 설치하고, 입체 시에 이용하도록 하여, 전술한 실시예와 마찬가지의 효과를 얻을 수 있다.
(12) 실시예 10
여기서 전술한 실시예에서는, 각 액정 셀의 시분할에 의한 구동이 프레임 주기에서 실행되고 있지만, 이 구동의 주기를 복수 프레임에 설정해도 된다. 이와 같이 복수 프레임 주기에 의해 각 액정 셀을 시분할에 의해 구동한 경우, 각 신호선 SIG에의 화상 데이터의 출력에 시간적인 여유가 발생한다. 이에 의해 이 실시예에서는, 이 시간적인 여유를 유효하게 이용하여, 적은 구동 회로에 보다 많은 계조를 표현한다.
이에 의해 이 실시예에 따른 화상 표시 장치는, 표시부의 화소가 도 11에 도시하는 2비트의 계조에 대응하도록 구성되어, 4비트에 의한 계조를 표현한다. 또한 이 실시예에서는, 이 표시부와, 이 표시부에 관련되는 구성이 서로 다른 점을 제외하고, 실시예 1에 대하여 전술한 화상 표시부와 동일하게 구성됨으로써, 도 9의 구성을 유용하여 구성을 설명한다.
여기서 도 33에 도시한 바와 같이, 이 실시예에서, 수평 구동부(12O 및 12E)는, 연속하는 3프레임 중의 선두 프레임에서, 4비트에 의한 화상 데이터의 최하위 비트 B0, 이 최하위 비트 B0으로부터 2비트만큼 상위의 비트 B2를 비트 시리얼에 의해 신호선 SIG에 출력하고, 또한 계속되는 2프레임에서, 남은 비트 B1 및 B3을 비트 시리얼에 의해 신호선 SIG에 출력한다(도 33의 (A)).
타이밍 제너레이터(71)는, 이 선두의 프레임의 기간을 1:4의 기간으로 분할하고, 계속되는 2프레임의 기간에서는, 마찬가지로, 이 2프레임의 기간을 1:4의 기간으로 분할하도록, 선택 신호 SEP0, SEP1을 출력한다(도 33의 (B) 및 (C)). 또한 이 실시예에서는, 이 선두 프레임에서 출력한 선택 신호의 반복에 의해, 계속되는 2프레임의 기간을 1:4의 기간으로 분할한다.
표시부(52)는, 이에 의해 선두 프레임에서 신호선 SIG에 출력되는 입력 화상 데이터의 각 비트 B0 및 B2를 각각 구동 회로(58A, 58B)에 취득하여 스위치 회로(56, 57)의 구동에 이용한다. 또한 계속되는 2프레임의 기간에서, 신호선 SIG에 출력되는 입력 화상 데이터의 각 비트 B1 및 B3를 각각 구동 회로(58A, 58B)에 취득하여 스위치 회로(56, 57)의 구동에 이용한다.
이에 의해 이 실시예에서는, 연속하는 3프레임에서의 시분할 구동의 반복에 의해, 각 비트 B0∼B3의 표시에 이용되는 기간을 1:2:4:8의 관계로 설정하여 원하는 화상을 표시한다.
이 실시예와 같이, 복수 프레임에 의한 반복에 의해, 입력 화상 데이터에 따라서 시분할로 구동함으로써, 전체의 구성을 한층 더 간략화할 수 있다.
(13) 실시예 11
도 34는, 도 9와의 대비에 의해 본 발명의 실시예 11에 따른 화상 표시 장치를 도시하는 블록도이다. 이 화상 표시 장치(201)는, 예를 들면 휴대 전화 등의 전지에 의해 동작하는 휴대 기기에 적용되어, 높은 계조가 필요한 경우에는, 아날로그 신호에 의한 구동에 의해 표시부(202)에서 화상을 표시한다. 이에 대하여 예를 들면 전자 메일과 같은 텍스트 표시 등의 높은 계조가 불필요한 경우, 나아가서는 대기 화면의 표시와 같이, 항시, 전력 소비의 표시인 경우, 비트수가 적은 다비트 메모리 방식에 의해 표시부(202)에서 화상 표시한다. 이 때문에 이 화상 표시 장치(201)는, 이 구동 방식의 절환에 대응하도록 표시부(202) 등이 구성된다. 또한 이 실시예에서, 전술한 실시예와 동일한 구성은, 대응하는 부호를 붙여서 나타내고, 중복된 설명은 생략한다.
여기서 도 35는, 이 표시부(202)의 1개의 화소의 구성을 도시하는 접속도이다. 이 화소(202A)는, 도 11에 대하여 전술한 2비트에 의한 다비트 메모리 방식에 의한 구성 외에, 아날로그 신호에 의한 구동에 이용되는 구성이 설치된다. 즉 이 화소(202A)는, 2비트에 의한 화소 회로(54A)에 의한 스위치 회로(56, 57)의 출력 이, NMOS 트랜지스터 Q200에 의한 디지털 구동 절환용의 스위치 회로(203)를 통하여 액정 셀(55)에 출력된다.
이 액정 셀(55)은, 축적 용량 CS1이 설치되고, 아날로그 구동 절환용의 게이트 신호 AGATE에 의해 온 오프 동작하는 NMOS 트랜지스터 Q201에 의한 스위치 회로(204)를 통하여, 신호선 SIG에 접속된다. 이에 의해 이 화소(202A)는, 아날로그 구동 절환용의 스위치 회로(204), 디지털 구동 절환용의 스위치 회로(203)를 각각 오프 상태, 온 상태로 설정하고, 다비트 메모리 방식에 의한 시분할 구동에 의해 액정 셀(55)을 구동한다. 또한 이와는 반대로, 아날로그 구동 절환용의 스위치 회로(204), 디지털 구동 절환용의 스위치 회로(203)를 각각 온 상태, 오프 상태로 설정하고, 신호선 SIG에 출력되는 구동 신호의 신호 레벨에 따른 계조에 의해 액정 셀(55)을 구동한다.
수평 구동부(206O, 206E)는, 각각 표시부(202)의 홀수 라인 및 짝수 라인의 신호선 SIG에, 아날로그 신호 구동에 관련한 구동 신호, 입력 화상 데이터를 선택적으로 출력한다. 즉 도 36에 도시한 바와 같이, 수평 구동부(206O, 206E)는, 수평 주사 기간의 개시의 타이밍에서 상승하는 타이밍 신호 HST를 시프트 레지스터(SR)(21A, 21B, ……)에 의해 순차적으로 라인 방향에 전송하고, 각시프트 레지스터(21A, 21B, ……)로부터 출력되는 타이밍 신호에 의해 샘플링 래치(SL)(22A, 22B, ……)에 의해 화상 데이터 DATA를 래치하고, 이에 의해 화상 데이터 DATA를 대응하는 신호선 SIG로 분류한다.
또한 제2 래치(23A, 23B, ……)에 의한 이들 샘플링 래치(22A, 22B, ……)에 의한 래치 결과를 각각 래치하여 출력하고, 이에 의해 각 신호선 SIG로 분류한 화상 데이터의 타이밍을 일치시켜, 패러렐 시리얼 변환 회로(PS)(210A, 210B, ……)는, 타이밍 제너레이터(205)로부터 출력되는 타이밍 신호 SERI에 의해, 제2 래치(23A, 23B, ……)로부터 출력되는 6비트에 의한 화상 데이터의 하위측 2비트를 선택적으로 취득하여 시리얼 데이터로 변환한다.
수평 구동부(206O, 206E)는, 또한 디지털 아날로그 변환 회로(DAC)(211A, 211B, ……)에 의해 제2 래치(23A, 213B, ……)로부터 출력되는 6비트에 의한 화상 데이터를 디지털 아날로그 변환 처리하여 아날로그 신호 구동에 따른 구동 신호를 출력한다.
수평 구동부(206O, 206E)는, 타이밍 제너레이터(205)로부터 출력되는 선택 신호 SEL, XSEL에 의해 상보적으로 온 오프 동작하는 스위치 회로(213A 및 214A, 213B 및 214B, ……)를 통하여, 패러렐 시리얼 변환 회로(210A, 210B, ……)의 출력 데이터, 디지털 아날로그 변환 회로(211A, 211B, ……)에 출력되는 아날로그 신호 구동에 관련한 구동 신호를 선택적으로 신호선 SIG에 출력한다.
도 37에 도시한 바와 같이, 수직 구동부(207)는, 수직 동기 신호에 동기하여 신호 레벨이 상승하는 타이밍 신호 VST를 시프트 레지스터(SR)(41A, 41B, ……)에 의해 순차적으로 수직 방향으로 전송한다. 수직 구동부(207)는, 각각 앤드 회로(211A∼211C)에서, 타이밍 제너레이터(205)로부터 출력되는 아날로그 신호 구동의 선택 신호 AENB, 다비트 메모리 방식의 구동에서 각각 하위측 비트 및 상위측 비트의 기입을 지시하는 선택 신호 DENB0, DENB1을, 시프트 레지스터(41A, 41B, … …)의 출력 신호에 의해 게이트하고, 이에 의해 아날로그 신호 구동, 다비트 메모리 방식의 구동의 각 비트를 선택하는 게이트 신호 AGATE, DGATE0, DGATE1을 생성하고, 이 게이트 신호 AGATE, DGATE0, DGATE1을 각각 버퍼 회로(212A∼212C)를 통하여 표시부(202)에 출력한다.
이들에 의해 이 화상 표시 장치(201)에서는, 도 38에 도시한 바와 같이, 선택 신호 레벨 SEL(도 38의 (A))을 H 레벨로 설정한 상태에서, 타이밍 신호 SERI0, SERI1(도 38의 (B) 및 (C))에 동기하여 제2 래치23A, 23B, ……)에서 래치되는 화상 데이터의 2비트 Lout0, Lout1이 교대로 신호선 SIG(도 38의 (D))에 출력된다. 또한 수직 구동부(207)로부터 각각 하위측 비트 및 상위측 비트의 기입을 지시하는 선택 신호 DENB0, DENB1(도 38의 (F) 및 (G))이, 시프트 레지스터(41A)로부터 출력되는 타이밍 신호 VST(도 38의 (E))에 의해 게이트되어, 게이트 신호 DGATE0, DGATE1(도 38의 (H) 및 (L))이 출력되고, 이 게이트 신호 DGATE0, DGATE1에 의해 각각 구동 회로(58A 및 58B)에, 신호선 SIG에 출력된 화상 데이터의 각 비트가 기록되고, 이 기록에 의해 액정 셀(55)이 구동된다.
이에 대하여 도 39에 도시한 바와 같이, 선택 신호 레벨 SEL(도 39의 (A))을 L레벨로 설정한 상태에서, 디지털 아날로그 변환 회로(211A, 211B, ……)에 의한 구동 신호가 신호선 SIG에 출력되고(도 39의 (B)), 아날로그 신호 구동을 선택하는 선택 신호 AENB(도 39의 (D))가 시프트 레지스터(41A)로부터 출력되는 타이밍 신호VST(도 39의 (C))에 의해 게이트되고, 게이트 신호 AGATE(도 39의 (E))가 출력되고, 게이트 신호 AGATE에 의해 신호선 SIG에 출력되는 구동 신호에서 액정 셀(55) 이 구동된다.
또한 도 40은, 도 38 및 도 39와의 대비에 의해, 시점 t1에서, 다비트 메모리 방식에 의한 구동으로부터, 아날로그 신호 구동에 구동을 절환한 경우를 나타내는 타임 차트이다.
이에 의해 타이밍 제너레이터(205)는, 컨트롤러(208)의 제어에 의해, 수평 구동부(206O, 206E), 수직 구동부(207), 표시부(202)에, 이들 동작에 필요한 각종 타이밍 신호를 생성하여 출력한다.
컨트롤러(208)는, 유저에 의한 조작에 응동하여 도시하지 않은 메모리에 기록한 프로그램을 실행함으로써 전체의 동작을 제어하는 제어 수단이며, 유저가 촬상 결과의 취득을 지시하면, 도시하지 않은 촬상부의 동작을 제어하여 촬상 결과를 취득한다. 컨트롤러(208)는, 이 촬상 결과에 의한 동화상, 정지 화상에 의한 비디오 데이터 SDI를 인터페이스(11)에 입력하고, 또한 아날로그 신호 구동에 의해 동작하도록 타이밍 제너레이터(205)의 동작을 제어한다. 또한 도시하지 않은 메모리 에 이 촬상 결과를 기록하여 유지하고, 이 기록하여 유지한 촬상 결과의 표시가 유저에 의해 지시되면, 마찬가지로 하여 이 촬상 결과를 표시부(2O2)에서 표시한다. 이에 의해 컨트롤러(208)는, 높은 계조에 의한 표시가 필요한 경우에는, 아날로그 신호에 의한 구동에 의해 표시부(202)에서 화상을 표시하도록 전체의 동작을 제어한다.
이에 대하여 대기 화면 표시, 전자 메일의 표시에서는, 다비트 메모리 방식에 의해 표시하도록 타이밍 제너레이터(205)의 동작을 절환하고, 이에 의해 소비 전력을 저감한다.
이 실시예에 따르면, 별도로, 아날로그 신호 구동의 구성을 설치하여 표시를 절환함으로써, 소비 전력의 저감을 도모하면서, 고화질에 의해 화상 표시하도록 하여, 실시예 1과 마찬가지의 효과를 얻을 수 있다.
(14) 실시예 12
도 41은, 본 발명의 실시예 12에 따른 화상 표시 장치의 표시 화면을 도시하는 평면도이다. 이 실시예에 따른 화상 표시 장치는, 휴대 전화에 적용되어, 실시예 11에 대하여 설명한 화상 표시 장치(201)의 구성에서, 컨트롤러(208)에 의한 타이밍 제너레이터(205)의 제어에 의해, 표시 화면을 세로 방향으로 2개의 영역 ARA, ARB로 분할하고, 이 중의 화면 상부측의 영역 ARA를 파셜 표시 영역으로 설정한다.
여기서 파셜 표시 영역은, 이 기기의 상황을 상시 통지하는 것이 필요한 정보의 표시 영역이며, 예를 들면 전지의 잔량, 전계 강도 등의 정보가 표시된다.
이 실시예에서, 컨트롤러(208)는, 이 파셜 표시 영역 ARA를 전술한 다비트 메모리 방식에 의해 표시하도록 타이밍 제너레이터(205)의 동작을 설정한다. 또한 표시 중의 정보의 갱신이 필요하게 된 경우에만, 이 다비트 메모리 방식에 관련한 구동 회로에 기록한 화상 데이터를 갱신하여, 그 만큼 소비 전력을 저감한다.
이에 대하여 남은 영역 ARB에서는, 아날로그 신호 구동에 의해 화상 표시한다.
이 실시예에 따르면, 표시 화면의 일부에서 다비트 메모리 방식에 의해 화상 표시하고, 나머지를 아날로그 신호 구동에 의한 화상 표시함으로써, 소비 전력을 저감하여, 실시예 11과 마찬가지의 효과를 얻을 수 있다. 또한 이 경우, 이 영역에 의한 표시 방식의 절환에 대응하도록, 표시부의 구성을 각각 각 영역에 전용된 구성으로 하도록 하여도 된다.
(15) 다른 실시예
또한 전술한 실시예에서는, 다비트 메모리 방식에 의해, 2비트 또는 6비트의 입력 화상 데이터를 표시하는 경우에 대하여 설명했지만, 본 발명은 이에 한하지 않고, 여러 가지 비트수에 의한 화상 데이터를 표시하는 경우에도 널리 적용할 수 있다.
또한 전술한 실시예에서는, SRAM의 구성에 의해 각 구동 회로에 메모리를 설치하는 경우에 대하여 설명했지만, 본 발명은 이에 한하지 않고, 예를 들면 DRAM에 의한 메모리를 적용하는 경우 등, 여러 가지 구성을 널리 적용할 수 있다.
또한 전술한 실시예에서는, 각 6비트의 적색, 녹색, 청색의 색 데이터에 의한 입력 화상 데이터를 입력받아 화상 표시하는 경우에 대하여 설명했지만, 본 발명은 이에 한하지 않고, 4종류 이상의 색 데이터에 의해 컬러 화상을 표시하는 경우 등에도 널리 적용할 수 있다.
또한 전술한 실시예에서는, 글래스 기판 상에 표시부 등을 작성하여 이루어지는 액정 표시 장치에 본 발명을 적용하는 경우에 대하여 설명했지만, 본 발명은 이에 한하지 않고, EL(Electro Luminescence) 표시 장치 등, 여러 가지 표시 장치에 널리 적용할 수 있다.
본 발명은, 예를 들면 다비트 메모리 방식에 의한 액정 표시 장치에 적용할 수 있다.

Claims (16)

  1. 매트릭스 형상으로 화소를 배치한 표시부와, 상기 표시부에 게이트 신호를 출력하는 수직 구동부와, 입력 화상 데이터를 상기 표시부의 신호선으로 분류하여 출력하는 수평 구동부와, 상기 표시부, 상기 수평 구동부, 상기 수직 구동부에 동작 기준용의 타이밍 신호를 출력하는 타이밍 제너레이터를 갖는 화상 표시 장치로서,
    상기 입력 화상 데이터가 다비트의 화상 데이터이고,
    상기 화소는,
    상기 신호선에 출력되는 상기 입력 화상 데이터를, 상기 게이트 신호에 의해 선택적으로 입력받아 유지하는 메모리부를 갖고,
    상기 메모리부에 유지한 상기 입력 화상 데이터에 따른 시분할의 구동에 의해 계조를 표현하는 것을 특징으로 하는 화상 표시 장치.
  2. 제1항에 있어서,
    상기 메모리부는,
    상기 입력 화상 데이터의 각 비트의 논리값을 각각 취득하여 유지하는 복수에 의한 1비트의 메모리와,
    상기 복수의 메모리가 담당하는 상기 입력 화상 데이터의 비트 위치에 따른 기간에서, 상기 복수의 메모리의 기록을 각각 선택적으로 출력하는 메모리 출력용 의 스위치 회로를 갖고,
    상기 화소는,
    상기 메모리 출력용의 스위치 회로의 출력 신호에 의해, 상기 화소의 전극에 인가하는 신호를 절환하는 구동 신호 절환용의 스위치 회로를 갖는 것을 특징으로 하는 화상 표시 장치.
  3. 제1항에 있어서,
    상기 수평 구동부는,
    상기 입력 화상 데이터를 시리얼 데이터에 의해 대응하는 신호선에 출력하고,
    상기 수직 구동부는,
    상기 시리얼 데이터에 동기하여 순차적으로 신호 레벨이 상승하는 복수의 게이트 신호를 출력하고,
    상기 화소는,
    상기 복수의 게이트 신호에 의해, 상기 시리얼 데이터의 각 비트의 논리값을 순차적으로 취득하여 상기 메모리부에 기록하는 것을 특징으로 하는 화상 표시 장치.
  4. 제1항에 있어서,
    상기 화소는,
    상기 입력 화상 데이터의 비트수에 비해 수가 적고, 표시에 이용되는 부위의 면적이 서로 다른 복수의 서브 화소를 갖고,
    상기 메모리부에 유지한 상기 입력 화상 데이터가 대응하는 비트의 논리값에 따른 상기 서브 화소의 시분할의 구동에 의해, 상기 입력 화상 데이터에 따른 계조를 표현하는 것을 특징으로 하는 화상 표시 장치.
  5. 제1항에 있어서,
    상기 화소는,
    인접하는 라인 사이에서, 상기 시분할의 구동에 관련한 위상이 서로 다른 것을 특징으로 하는 화상 표시 장치.
  6. 제1항에 있어서,
    상기 화소는,
    상기 메모리부를 복수 계통 갖고,
    상기 시분할의 구동에 이용되는 입력 화상 데이터를, 상기 복수 계통에서 절환하는 것을 특징으로 하는 화상 표시 장치.
  7. 제6항에 있어서,
    상기 복수의 계통의 절환에 의한 화상의 표시가, 블랭킹에 의한 화상의 표시인 것을 특징으로 하는 화상 표시 장치.
  8. 제6항에 있어서,
    상기 복수의 계통의 절환에 의한 화상의 표시가, 슈퍼임포즈에 의한 화상의 표시인 것을 특징으로 하는 화상 표시 장치.
  9. 제1항에 있어서,
    상기 시분할의 구동이, 1프레임의 기간을 반복 주기로 한 표시인 것을 특징으로 하는 화상 표시 장치.
  10. 제1항에 있어서,
    상기 시분할의 구동이, 복수의 프레임에 상기 입력 화상 데이터의 각 비트에 의한 구동을 분류한, 상기 복수 프레임의 기간을 반복 주기로 한 표시인 것을 특징으로 하는 화상 표시 장치.
  11. 제1항에 있어서,
    상기 수평 구동부는,
    상기 입력 화상 데이터를 디지털 아날로그 변환 처리하여 아날로그 신호를 출력하는 디지털 아날로그 변환부와,
    선택 신호에 따라서, 상기 입력 화상 데이터 대신에, 상기 아날로그 신호를 상기 신호선에 출력하는 선택 회로를 갖고,
    상기 화소는,
    선택 신호에 따라서, 상기 시분할에 의한 구동 대신에, 상기 신호선에 출력되는 아날로그 신호에 의해 구동하여 계조를 표현하는 것을 특징으로 하는 화상 표시 장치.
  12. 제11항에 있어서,
    상기 화소는,
    상기 선택 신호에 따라서, 상기 시분할에 의한 구동을 정지하는 동작 정지용의 스위치 회로와,
    상기 신호선에 출력되는 아날로그 신호를 선택적으로 입력하는 아날로그 신호용의 스위치 회로를 갖는 것을 특징으로 하는 화상 표시 장치.
  13. 제1항에 있어서,
    상기 수평 구동부는,
    상기 입력 화상 데이터를 디지털 아날로그 변환 처리하여 아날로그 신호를 출력하는 디지털 아날로그 변환부와,
    선택 신호에 따라서, 상기 입력 화상 데이터 대신에, 상기 아날로그 신호를 상기 신호선에 출력하는 선택 회로를 갖고,
    상기 표시부의 일부 영역의 화소는,
    선택 신호에 따라서, 상기 시분할에 의한 구동 대신에 상기 신호선에 출력되 는 아날로그 신호에 의해 구동하여 계조를 표현하는 것을 특징으로 하는 화상 표시 장치.
  14. 화상 취득 수단에 의해 입력 화상 데이터를 취득하고, 상기 입력 화상 데이터를 화상 표시부에 의해 표시하는 전자 기기로서,
    상기 화상 표시부는,
    매트릭스 형상으로 화소를 배치한 표시부와, 상기 표시부에 게이트 신호를 출력하는 수직 구동부와, 상기 입력 화상 데이터를 상기 표시부의 신호선으로 분류하여 출력하는 수평 구동부와, 상기 표시부, 상기 수평 구동부, 상기 수직 구동부에 동작 기준용의 타이밍 신호를 출력하는 타이밍 제너레이터를 갖고,
    상기 입력 화상 데이터가 다비트의 화상 데이터이며,
    상기 화소는,
    상기 신호선에 출력되는 상기 입력 화상 데이터를, 상기 게이트 신호에 의해 선택적으로 입력받아 유지하는 메모리부를 갖고,
    상기 메모리부에 유지한 상기 입력 화상 데이터에 따른 시분할의 구동에 의해 계조를 표현하는 것을 특징으로 하는 전자 기기.
  15. 전지에 의해 동작하고, 화상 취득 수단에 의해 입력 화상 데이터를 취득하고, 상기 입력 화상 데이터를 화상 표시부에 의해 표시하는 휴대 기기로서,
    상기 화상 표시부는,
    매트릭스 형상으로 화소를 배치한 표시부와, 상기 표시부에 게이트 신호를 출력하는 수직 구동부와, 상기 입력 화상 데이터를 상기 표시부의 신호선으로 분류하여 출력하는 수평 구동부와, 상기 표시부, 상기 수평 구동부, 상기 수직 구동부에 동작 기준용의 타이밍 신호를 출력하는 타이밍 제너레이터를 갖고,
    상기 입력 화상 데이터가 다비트의 화상 데이터이며,
    상기 화소는,
    상기 신호선에 출력되는 상기 입력 화상 데이터를, 상기 게이트 신호에 의해 선택적으로 입력받아 유지하는 메모리부를 갖고,
    상기 메모리부에 유지한 상기 입력 화상 데이터에 따른 시분할의 구동에 의해 계조를 표현하는 것을 특징으로 하는 휴대 기기.
  16. 매트릭스 형상으로 배치한 화소를 대응하는 입력 화상 데이터에 의해 구동하고, 상기 입력 화상 데이터에 의한 화상을 표시하는 화상 표시 방법으로서,
    1개의 화소에 설치된 다비트에 의한 메모리부에, 대응하는 상기 입력 화상 데이터를 기록하는 화상 데이터 기록의 스텝과,
    상기 메모리부의 각 비트에 따른 시간 간격에 의한 구동에 의해, 상기 입력 화상 데이터에 따른 시분할의 구동에 의해 계조를 표현하는 표시의 스텝
    을 갖는 것을 특징으로 하는 화상 표시 방법.
KR1020087012654A 2005-11-28 2006-11-02 화상 표시 장치, 전자 기기, 휴대 기기 및 화상 표시 방법 KR101330486B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00341410 2005-11-28
JP2005341410A JP5121136B2 (ja) 2005-11-28 2005-11-28 画像表示装置、電子機器、携帯機器及び画像表示方法
PCT/JP2006/322423 WO2007060842A1 (ja) 2005-11-28 2006-11-02 画像表示装置、電子機器、携帯機器及び画像表示方法

Publications (2)

Publication Number Publication Date
KR20080070045A true KR20080070045A (ko) 2008-07-29
KR101330486B1 KR101330486B1 (ko) 2013-11-15

Family

ID=38067074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087012654A KR101330486B1 (ko) 2005-11-28 2006-11-02 화상 표시 장치, 전자 기기, 휴대 기기 및 화상 표시 방법

Country Status (7)

Country Link
US (1) US8599176B2 (ko)
EP (1) EP1956581A4 (ko)
JP (1) JP5121136B2 (ko)
KR (1) KR101330486B1 (ko)
CN (1) CN101317211B (ko)
TW (1) TWI423201B (ko)
WO (1) WO2007060842A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10700215B2 (en) 2009-09-04 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102156270B1 (ko) * 2020-04-02 2020-09-15 주식회사 사피엔반도체 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4816686B2 (ja) 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
JP4693009B2 (ja) * 2008-10-07 2011-06-01 奇美電子股▲ふん▼有限公司 アクティブマトリクス型ディスプレイ装置及びこれを備える携帯機器
US20110157322A1 (en) * 2009-12-31 2011-06-30 Broadcom Corporation Controlling a pixel array to support an adaptable light manipulator
KR20120017648A (ko) * 2010-08-19 2012-02-29 삼성전자주식회사 디스플레이장치와, 디스플레이 패널의 구동방법
TWI423239B (zh) * 2010-09-14 2014-01-11 Orise Technology Co Ltd 減少靜態記憶體待機功率消耗的積體電路
JP5687110B2 (ja) 2011-03-29 2015-03-18 株式会社ジャパンディスプレイ 表示装置
JP2013057853A (ja) * 2011-09-09 2013-03-28 Japan Display West Co Ltd 表示装置、表示装置の駆動方法、及び、電子機器
JP5879902B2 (ja) * 2011-10-13 2016-03-08 セイコーエプソン株式会社 電気光学装置および電子機器
JP6111588B2 (ja) * 2011-11-30 2017-04-12 株式会社Ｊｖｃケンウッド 液晶表示装置及びその駆動方法
JP5801734B2 (ja) 2012-03-01 2015-10-28 株式会社ジャパンディスプレイ 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
JP5923343B2 (ja) 2012-03-01 2016-05-24 株式会社ジャパンディスプレイ 表示装置、表示装置の駆動方法、及び、電子機器
JP5865134B2 (ja) * 2012-03-15 2016-02-17 株式会社ジャパンディスプレイ 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
CN102930849A (zh) * 2012-11-05 2013-02-13 黑龙江省电力有限公司信息通信分公司 通过串行通讯接口推送叠加显示内容的显示器
JP6506961B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 液晶表示装置
CA2873476A1 (en) * 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CN106169288B (zh) * 2016-08-30 2018-01-12 武汉华星光电技术有限公司 显示驱动电路及像素结构
JP6846272B2 (ja) 2017-04-19 2021-03-24 株式会社ジャパンディスプレイ 表示装置
JP6978971B2 (ja) * 2017-06-29 2021-12-08 株式会社ジャパンディスプレイ 表示装置
CN110021260B (zh) 2018-06-27 2021-01-26 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN112017597B (zh) * 2019-05-29 2021-10-12 成都辰显光电有限公司 像素电路以及显示装置
JP7133051B2 (ja) * 2021-02-26 2022-09-07 株式会社ジャパンディスプレイ 表示装置
KR20230085413A (ko) * 2021-12-07 2023-06-14 엘지디스플레이 주식회사 표시장치

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6064395A (ja) * 1983-09-20 1985-04-12 セイコーエプソン株式会社 アクティブパネル用集積回路基板
JP3485229B2 (ja) * 1995-11-30 2004-01-13 株式会社東芝 表示装置
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
JP3292093B2 (ja) * 1997-06-10 2002-06-17 株式会社日立製作所 液晶表示装置
JP2000206922A (ja) * 1999-01-14 2000-07-28 Sharp Corp 表示装置
TW573165B (en) 1999-12-24 2004-01-21 Sanyo Electric Co Display device
WO2001052229A1 (fr) * 2000-01-14 2001-07-19 Matsushita Electric Industrial Co., Ltd. Appareil d'affichage a matrice active et procede de commande correspondant
JP2002175039A (ja) * 2000-01-14 2002-06-21 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置及びその駆動方法
JP4954400B2 (ja) 2000-08-18 2012-06-13 株式会社半導体エネルギー研究所 半導体装置
US7180496B2 (en) * 2000-08-18 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
KR100467991B1 (ko) * 2000-09-05 2005-01-24 가부시끼가이샤 도시바 표시 장치
JP2002156953A (ja) 2000-09-05 2002-05-31 Toshiba Corp 表示装置およびその駆動方法
JP3664059B2 (ja) * 2000-09-06 2005-06-22 セイコーエプソン株式会社 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器
TW507192B (en) * 2000-09-18 2002-10-21 Sanyo Electric Co Display device
JP3711006B2 (ja) * 2000-09-18 2005-10-26 三洋電機株式会社 表示装置
KR100823047B1 (ko) 2000-10-02 2008-04-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 자기발광 장치 및 그 구동 방법
JP3705123B2 (ja) * 2000-12-05 2005-10-12 セイコーエプソン株式会社 電気光学装置、階調表示方法および電子機器
JP3618687B2 (ja) * 2001-01-10 2005-02-09 シャープ株式会社 表示装置
JP2002287718A (ja) 2001-01-18 2002-10-04 Sharp Corp 表示装置、携帯機器、基板
JP2002268600A (ja) * 2001-03-13 2002-09-20 Ricoh Co Ltd 階調表示方法、表示コントローラ、及び表示装置
US7009590B2 (en) * 2001-05-15 2006-03-07 Sharp Kabushiki Kaisha Display apparatus and display method
JP3767737B2 (ja) 2001-10-25 2006-04-19 シャープ株式会社 表示素子およびその階調駆動方法
JP2003177717A (ja) * 2001-12-07 2003-06-27 Sharp Corp 表示装置
KR20030083123A (ko) * 2002-04-19 2003-10-30 삼성전자주식회사 평판 표시 장치 및 그 구동 방법
JP2004086154A (ja) 2002-06-28 2004-03-18 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置および電子機器
JP4595296B2 (ja) * 2002-09-18 2010-12-08 セイコーエプソン株式会社 電気光学装置、電子機器及びプロジェクタ
JP2005164814A (ja) * 2003-12-01 2005-06-23 Sony Corp 表示装置及び表示装置の駆動方法
JP4524699B2 (ja) * 2007-10-17 2010-08-18 ソニー株式会社 表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10700215B2 (en) 2009-09-04 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11069817B2 (en) 2009-09-04 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11430899B2 (en) 2009-09-04 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11652174B2 (en) 2009-09-04 2023-05-16 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102156270B1 (ko) * 2020-04-02 2020-09-15 주식회사 사피엔반도체 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치
WO2021201361A1 (ko) * 2020-04-02 2021-10-07 주식회사 사피엔반도체 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
CN101317211A (zh) 2008-12-03
EP1956581A4 (en) 2010-06-23
US8599176B2 (en) 2013-12-03
CN101317211B (zh) 2011-08-10
KR101330486B1 (ko) 2013-11-15
EP1956581A1 (en) 2008-08-13
JP2007147932A (ja) 2007-06-14
JP5121136B2 (ja) 2013-01-16
WO2007060842A1 (ja) 2007-05-31
TWI423201B (zh) 2014-01-11
US20090091579A1 (en) 2009-04-09
TW200731192A (en) 2007-08-16

Similar Documents

Publication Publication Date Title
KR101330486B1 (ko) 화상 표시 장치, 전자 기기, 휴대 기기 및 화상 표시 방법
KR101442839B1 (ko) 화상 표시 장치
US20130063499A1 (en) Display device, driving method of display device, and electronic apparatus
WO2011092944A1 (ja) 多原色表示装置
JP5923343B2 (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP2009175468A (ja) 表示装置
CN103310747A (zh) 液晶显示装置、液晶显示装置的驱动方法以及电子设备
US9728121B2 (en) Organic el display panel with color shutter glass unit selecting a monochromatic, a color, a monochromatic three-dimensional and a color three-dimensional display mode
JP2006171034A (ja) 表示装置および携帯端末
CN111443540B (zh) 显示装置
KR930005369B1 (ko) 많은색의 컬러 표시방법 및 장치
JP2006500613A (ja) アクティブマトリクスディスプレイ
US20130229398A1 (en) Display apparatus and method of driving the same
JP2008151986A (ja) 電気光学装置、走査線駆動回路および電子機器
JP5966537B2 (ja) 電気光学装置及び電子機器
JP2011215635A (ja) 画像表示装置、電子機器、携帯機器及び画像表示方法
JP2007219205A (ja) 電気光学装置および電子機器
JP5079777B2 (ja) 液晶表示装置
JP2009134055A (ja) 表示装置
JP2005309304A (ja) データ線駆動回路、電気光学装置および電子機器
JP5369484B2 (ja) 電気光学装置、その駆動方法および電子機器
JP4367211B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2006098440A (ja) 液晶駆動回路および該液晶駆動回路を備えた液晶表示装置
JP2009075298A (ja) 電気光学装置、駆動回路、駆動方法および電子機器
WO2015137428A1 (ja) 液晶駆動装置及び液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171103

Year of fee payment: 5