JP6111588B2 - 液晶表示装置及びその駆動方法 - Google Patents

Description

本発明は液晶表示装置及びその駆動方法に係り、特にデジタル化した映像信号を入力信号として、１フレームを複数のサブフレームに分割して画像表示する液晶表示装置及びその駆動方法に関する。

液晶表示装置（ＬＣＤ;Liquid Crystal Display）に用いられる液晶表示素子の駆動方式には、画素に印加される電圧値が連続的なアナログ値であるアナログ駆動方式と、画素に印加する電圧の大きさを２値とし、画像の輝度（階調）に対応して、印加電圧の時間幅を変えることにより、液晶の画素に印加する実効電圧値を制御するデジタル駆動方式とがある。デジタル駆動方式では、画素に印加されるのは「０」か「１」の情報（サブフレームデータ）のみであるため、ノイズ等の外部要因により影響を受け難いという特長がある。

また、ＴＮ(Twisted Nematic)型やＶＡ(Vertical Alignment)型等の液晶を用いる場合、極性反転駆動（以下、ＤＣバランス駆動ともいう）が用いられる。これは液晶に長時間一定方向に電圧がかかってしまうと、液晶がイオン化されてしまい、液晶本来の電圧による輝度調整ができなくなってしまう液晶の焼き付き現象を防止するためである。ＤＣバランス駆動では液晶に印加する電圧の方向を正逆交互に反転して、液晶に印加する電圧の直流成分を打ち消す。これにより、液晶に一定方向の電圧が長時間かかることを避けることができるので、ＤＣバランス駆動は信頼性の面から重要である。従って、デジタル駆動方式の液晶表示装置においても、画素電極と共通電極との間の液晶の焼き付きを防止するため、各サブフレーム毎に、液晶に一定方向の電圧がサブフレーム期間以上にかかることを避ける必要がある。

デジタル駆動方式では、例えば１フレームを、１フレーム期間より短い表示期間をもつ複数のサブフレームに分割し、その複数のサブフレームの中から表示すべき階調に応じて選択したサブフレームの組み合わせで画素を駆動する（例えば、特許文献１参照）。デジタル駆動方式では、前述したように画素に印加されるのは「０」か「１」の情報のみであり、それはつまり黒を表示するか白を表示するかの情報のみである。そのため、時間的な積分により階調を生成する必要がある。特許文献１に記載の階調生成方法では、１フレーム期間を複数のサブフレームに分割し、それぞれのサブフレームで表示できる期間が、「１」、「２」、「４」、「８」、「１６」、「３２」、「３２」、「３２」、「３２」、「３２」、「３２」、「３２」という比率となるような期間に設定する。例えば「１００／２５５」というような階調を表示したい場合には、[００１００１１１００００]という情報を順番に画素に書き込むことにより、表示期間「４」のサブフレームと、表示期間「３２」のサブフレーム３つを選択して１００／２５５という階調を表現する。

また、上記のデジタル駆動方式の液晶表示装置には、各画素が、直列に接続された２個のサンプルホールド部と、１個の電圧選択部と、液晶表示素子とから構成されるものが知られている。この画素では、前段のサンプルホールド部に保持した１ビットのデータを、共通転送信号線を介して共通信号が供給されるタイミングで後段のサンプルホールド部に転送し、保持する。保持したデータの値に応じて電圧選択部にて２種類の電圧Ｖ０及びＶ１のうちの一方を選択して液晶表示素子の画素電極に印加する。この画素を備える液晶表示装置によれば、後段のサンプルホールド部に画面一括でデータを転送することができ、立体画像表示装置への応用も可能である。

また、デジタル駆動方式の液晶表示装置として、画素の構成から電圧選択部を取り除き、ラッチ２個を直列に並べた構造の画素を備える液晶表示装置も従来知られている（例えば、特許文献２参照）。

特開２００６−１７１６５１号公報 特表２００１−５２３８４７号公報

ところで、近年は液晶表示装置における高解像度化及び小型化に伴い、画素の小型化が一層求められている。また、立体画像表示装置への要求も高まっており、画面一括書き換えが可能な表示装置への要求も高まっている。

しかしながら、上記の特許文献２記載の従来の液晶表示装置は、階調生成方法に課題があり、前述した各サブフレームで表示を行うために、例えば図１５（Ａ）に模式的に示すようにデータを転送し、同図（Ｂ）に示す期間、液晶表示素子を駆動するため、データの転送に使われないデータ転送休止期間が長くなってしまう。このため、特許文献２記載の従来の液晶表示装置は、非常に効率が低く、結果として、コストも高くなってしまうという課題がある。

また、従来の液晶表示装置では、データ転送休止期間を短くすることが可能であるが、代わりに、駆動休止期間が必要となってしまい、表示が暗くなってしまうという課題があり、また画素内に電圧選択部を有するために特許文献２記載の従来の液晶表示装置に比べて画素の小型化が困難であるという課題もある。

本発明は以上の点に鑑みなされたもので、データ転送休止期間を設けることなく、また駆動休止期間も必要なく、効率の良いデータ転送及び駆動が可能であり、また、電圧選択部を必要としないため、画素の小型化が容易で、低コストで高解像度な表示を行い得る液晶表示装置及びその駆動方法を提供することを目的とする。

上記目的を達成するために、本発明の液晶表示装置は、複数の列データ線と複数の行選択線とが交差する各交差部に配置されると共に共通信号線に共通に接続された、それぞれ液晶素子を備える複数の画素からなる画像表示部と、
供給される映像信号データに対して、時間方向又は空間方向にディザリング処理を行って所定ビット数に丸めたディザリング処理後データを出力するディザリング処理部と、
前記映像信号データの各フレームを前記映像信号データの１フレーム期間より短い表示期間をもつ複数のサブフレームで構成するため、前記ディザリング処理後データから駆動階調テーブルに基づいて前記ディザリング処理後データの各画素値に対応した値の前記複数のサブフレームそれぞれのサブフレームデータを生成するサブフレームデータ生成部と、
前記サブフレームデータをサブフレーム期間毎に極性反転するデータ反転部と、
１水平走査期間毎に行選択信号を前記複数の行選択線に順次に供給し、かつ、１フレーム期間で前記複数の行選択線の全てに前記行選択信号を供給して、前記画像表示部の全ての前記複数の画素をライン単位の画素毎に順次に選択すると共に、１ラインの各画素の前記データ反転部から出力されたサブフレームデータを１ラインの画素単位に前記複数の列データ線に供給することを繰り返して、前記画像表示部の全ての前記複数の画素に、前記データ反転部から出力された前記サブフレームデータを供給した後に、前記共通信号線に共通信号を供給する画像表示駆動部と、
前記データ反転部による極性反転に同期して、前記サブフレーム期間毎にハイレベルの共通電圧とローレベルの共通電圧とを交互に選択して前記液晶素子の共通電極に印加する共通電圧選択部と、
を備え、前記複数の画素はそれぞれ、
前記共通電極と画素電極との間に液晶層が封入された液晶素子と、
前記行選択線を介して前記行選択信号が供給されたときに、前記画像表示部により前記列データ線を介して供給される前記データ反転部から出力されたサブフレームデータをサンプリング保持する第１の保持手段と、
前記共通信号線を介して前記共通信号が供給されたときに、前記第１の保持手段に保持されている前記サブフレームデータを転送する転送手段と、
前記転送手段により転送された前記サブフレームデータを保持して、前記画素電極に画素電圧として印加する第２の保持手段と、
を有し、
前記ディザリング処理部は、
供給される前記映像信号データの対象画素の下位Ｄビット（Ｄは自然数）の情報を、誤差拡散法に従い前記対象画素の周辺画素に拡散することにより生成した（Ｍ＋Ｆ）ビット（Ｍは１フレームを構成するサブフレーム数を２進数で表わした値、Ｆは自然数）に、１ビットの桁上がり用ビットを最上位に付加したデータに変換する誤差拡散部と、
前記誤差拡散部から出力された前記（Ｍ＋Ｆ＋１）ビットのデータの下位Ｆビットの値と、表示エリアでの画素の位置情報及びフレームのカウント情報とから、フレームレートコントロールテーブルを用いて導いた０又は１の値を前記（Ｍ＋Ｆ＋１）ビットのデータの上位（Ｍ＋１）ビットに加算して、フレームレートコントロールされた（Ｍ＋１）ビットのデータを出力するフレームレートコントロール部と、
前記フレームレートコントロール部から出力されたデータの値を、駆動階調の最大値に制限したＭビットのデータを生成して出力するリミッタ部と
から構成されることを特徴とする。

また、上記目的を達成するために、本発明の液晶表示装置の駆動方法は、複数の列データ線と複数の行選択線とが交差する各交差部に配置されると共に共通信号線に共通に接続された複数の画素からなる画像表示部の前記複数の画素がそれぞれ、共通電極と画素電極との間に液晶層が封入された液晶素子と、
前記行選択線を介して前記行選択信号が供給されたときに、前記画像表示部により前記列データ線を介して供給されるデータ反転部から出力されたサブフレームデータをサンプリング保持する第１の保持手段と、
前記共通信号線を介して前記共通信号が供給されたときに、前記第１の保持手段に保持されている前記サブフレームデータを転送する転送手段と、
前記転送手段により転送された前記サブフレームデータを保持して、前記画素電極に画素電圧として印加する第２の保持手段と、
を有する液晶表示装置に対して、
供給される映像信号データに対して、供給される前記映像信号データの対象画素の下位Ｄビット（Ｄは自然数）の情報を、誤差拡散法に従い前記対象画素の周辺画素に拡散することにより生成した（Ｍ＋Ｆ）ビット（Ｍは１フレームを構成するサブフレーム数を２進数で表わした値、Ｆは自然数）に、１ビットの桁上がり用ビットを最上位に付加したデータに変換する誤差拡散処理し、前記（Ｍ＋Ｆ＋１）ビットのデータの下位Ｆビットの値と、表示エリアでの画素の位置情報及びフレームのカウント情報とから、フレームレートコントロールテーブルを用いて導いた０又は１の値を前記（Ｍ＋Ｆ＋１）ビットのデータの上位（Ｍ＋１）ビットに加算して、フレームレートコントロールされた（Ｍ＋１）ビットのデータを出力するフレームレートコントロール処理し、前記フレームレートコントロールされた（Ｍ＋１）ビットのデータの値を、駆動階調の最大値に制限したＭビットのデータを生成して出力するリミッタ処理する、ディザリング処理ステップと、
前記映像信号データの各フレームを前記映像信号データの１フレーム期間より短い表示期間をもつ複数のサブフレームで構成するため、前記ディザリング処理後データから駆動階調テーブルに基づいて前記ディザリング処理後データの各画素値に対応した値の前記複数のサブフレームそれぞれのサブフレームデータを生成するサブフレームデータ生成ステップと、
前記サブフレームデータをサブフレーム期間毎にデータ反転するデータ反転ステップと、
１水平走査期間毎に行選択信号を前記複数の行選択線に順次に供給し、かつ、１フレーム期間で前記複数の行選択線の全てに前記行選択信号を供給して、前記画像表示部の全ての前記複数の画素をライン単位の画素毎に順次に選択すると共に、１ラインの各画素の前記データ反転ステップで処理されたサブフレームデータを１ラインの画素単位に前記複数の列データ線に供給することを繰り返して、前記画像表示部の全ての前記複数の画素に、前記データ反転ステップで処理された前記サブフレームデータを供給した後に、前記共通信号線に共通信号を供給する画像表示駆動ステップと、
前記データ反転ステップによるデータ反転に同期して、前記サブフレーム期間毎にハイレベルの共通電圧とローレベルの共通電圧とを交互に選択して、前記画像表示駆動ステップで駆動されている前記液晶素子の前記共通電極に印加する共通電圧選択ステップと、
を含むことを特徴とする。

本発明によれば、画素の小型化を実現できると共に、効率の良いサブフレームデータ転
送及び駆動ができ、低コストな構成で高解像度あるいは高画質な表示ができる。

反射型液晶表示素子を用いた投射型表示装置の概略構成図である。 本発明の液晶表示装置の一実施の形態の一画素の構成図である。 本発明の第１の実施形態における反射型液晶表示素子のＶddとＶcomの設定方法の一例の説明図である。 本発明の第１の実施形態における液晶表示装置の一実施の形態のブロック図である。 図４の要部のブロックにおける階調表現の一例を説明する図である。 図４中の駆動階調テーブルの一例を示す図である。 図４中の誤差拡散部の動作の一例を説明する図である。 図４中の誤差拡散部の一例の構成図である。 図４中のフレームレートコントロール部の一例の構成図である。 図４中のフレームレートコントロール部により用いるフレームコントロールテーブルを示す図である。 本発明の第１の実施形態における液晶表示装置の駆動パターンの一例の説明図である。 図４の液晶表示装置の動作説明用タイミングチャートである。 反射型の液晶素子における横方向電界の発生メカニズムの説明図である。 図４中のフレームレートコントロール部によるフレームレートコントロールにより、横方向電界が低減されることを説明する図である。 従来の液晶表示装置の課題である長いデータ転送休止期間を説明する図である。 本発明の第２の実施形態における反射型液晶表示素子のＶddとＶcomの設定方法の一例の説明図である。 本発明の第２の実施形態における液晶表示装置の一実施の形態のブロック図である。 図１７の要部のブロックにおける階調表現の一例を説明する図である。 図１７中の駆動階調テーブルの一例を示す図である。 図１７中の誤差拡散部の一例の構成図である。 図１７中のフレームレートコントロール部の一例の構成図である。 図１７中の駆動テーブルの一例を示す図である。 図１７の液晶表示装置の動作説明用タイミングチャートである。

以下、本発明の第１の実施形態における液晶表示装置及びその駆動方法について、図面を参照して詳細に説明する。本発明は、複数の画素がマトリクス状に配列された表示パネルを備えるＬＣＤ,プラズマディスプレイパネル表示装置（ＰＤＰ）、デジタルライトプロセッシング表示装置（ＤＬＰ）の如くのパネル型液晶表示装置に適用できるものであるが、以下では表示パネルとしてアクティブマトリクス型の反射型液晶表示素子を備えた投射型表示装置を例にして説明する。

図１は、液晶表示装置の一例として反射型液晶表示素子を用いた投射型表示装置の概略構成図を示す。図１において、投射型表示装置１０は、反射型液晶表示素子１１、偏光ビームスプリッタ（以下、ＰＢＳという）１６、投射レンズ１７を含んで構成され、投射レンズ１７から出射された光Ｌ２はスクリーン１８に投射される。

反射型液晶表示素子１１は、導電性及び光反射性をそれぞれ有する複数の画素電極１２と、液晶層１３と、複数の画素電極１２に共通の導電性及び光透過性を有する共通電極（透明電極）１４と、画素回路１５とを含む。複数の画素電極１２は、第１の基板（図示せず）の表面に二次元マトリクス状に配置されている。なお、図１では、複数の画素電極１２のうちの任意の一つの画素電極のみを示している。共通電極１４は、第２の基板（図示せず）の表面に形成されている。液晶層１３は、画素電極１２及び共通電極１４が対向するように第１の基板と第２の基板とが離間配置されて形成された基板間の空間内に封入されている。なお、画素電極１２、共通電極１４の各表面には配向膜（図示せず）が被覆されている。

投射型表示装置１０では、図示しない照明光学系から射出したバックライトなどからの入射光Ｌ１がＰＢＳ１６に入射する。入射光Ｌ１は、互いに偏光面が直交するＳ偏光成分とＰ偏光成分とを含んでいる。図１においては、Ｐ偏光成分を線分で、またＳ偏光成分を○でそれぞれ模式的に示す。ＰＢＳ１６は、入射する光のＳ偏光成分を反射し、Ｐ偏光成分を透過する光学特性を有している。従って、ＰＢＳ１６は、入射光Ｌ１のＳ偏光成分を反射し、共通電極１４に入射させる。

反射型液晶表示素子１１は、共通電極１４に入射したＳ偏光成分を液晶層１３を通して画素電極１２に入射して反射させ、更に画素電極１２からの反射光を液晶層１３及び共通電極１４をそれぞれ通して射出する。ここで、反射型液晶表示素子１１は、共通電極１４に入射したＳ偏光成分が画素電極１２で反射して共通電極１４から射出するまでの上記の過程で、画素電極１２に印加される画素データに応じた駆動電圧と、共通電極１４に印加される共通電圧との間の電位差に応じて、共通電極１４に入射したＳ偏光成分を変調し、Ｓ偏光成分の一部をＰ偏光成分として、Ｓ偏光成分とＰ偏光成分とからなる光として射出する。

ＰＢＳ１６は、反射型液晶表示素子１１から射出された上記の光のうち、Ｐ偏光成分を透過して投射レンズ１７に入射し、Ｓ偏光成分は反射して照明光学系へ入射する。投射レンズ１７は、ＰＢＳ１６からのＰ偏光成分を射出光Ｌ２としてスクリーン１８に投射し画像を表示させる。なお、後述する「出力光の強度」とは、スクリーン１８上で測定した出射光Ｌ２の照度をいう。

図２は、本発明になる液晶表示装置の一実施の形態の一画素の構成図を示す。同図中、図１と同一構成部分には同一符号を付してある。図２において、本発明になる液晶表示装置の一実施の形態の一つの画素２０は、画素回路１５と液晶素子ＬＣとからなり、１本の列データ線Ｄと１本の行選択線Ｗとの交差部に配置されている。液晶素子ＬＣは、前述したように、第１の基板に形成された光反射特性を有する画素電極１２と第２の基板に形成された光透過特性を有する共通電極１４とが対向するように第１の基板と第２の基板とが離間配置されることで形成された基板間の空間内に液晶層１３封入された公知の構成である。なお、図２の一つの画素２０は、図１に示した反射型液晶表示素子１１の一つの画素に相当する。

画素回路１５は、図２に示すように、第１のスイッチング部２１、第１のサンプルホールド部２２、第２のスイッチング部２３、及び第２のサンプルホールド部２４からなる。第１のスイッチング部２１は、ドレインが列データ線Ｄに接続され、ゲートが行選択線Ｗに接続され、ソースが第１のサンプルホールド部２２の入力端子に接続されたＮチャネルＭＯＳ型電界効果トランジスタ（以下、ＮＭＯＳトランジスタという）から構成されている。
本発明においては、第１のスイッチング部２１および第１のサンプルホールド部２２からなる構成を第１の保持手段、第２のスイッチング部２３を転送手段、さらに、第２のサンプルホールド部２４を第２の保持手段とする。

第１のサンプルホールド部２２は、ＳＲＡＭ(Static Random Access Memory)構造のフリップフロップよりなり、行選択線Ｗに接続されると共に、第１のスイッチング部２１を介して列データ線Ｄに接続されており、行選択線Ｗを介して印加される行選択信号によりこの画素２０が選択されたときに、第１のスイッチング部２１を通して入力される列データ線Ｄ上のサブフレームデータ（画素データ電圧）をサンプリング及びホールドする。

第２のスイッチング部２３は、ドレインが第１のサンプルホールド部２２の出力端子に接続され、ゲートが共通転送線Ｔに接続され、ソースが第２のサンプルホールド部２４の入力端子に接続されたＮＭＯＳトランジスタから構成されている。第２のスイッチング部２３は、共通転送線Ｔを介してＨレベルの転送用信号が印加されたときにアクティブとされ、第１のサンプルホールド部２２にホールドされているサブフレームデータ（画素データ電圧）を第２のサンプルホールド部２４に転送する。

第２のサンプルホールド部２４は、ＳＲＡＭ構造のフリップフロップよりなり、第２のスイッチング部２３を通して入力されるサブフレームデータ（画素データ電圧）をサンプリング及びホールドして液晶素子ＬＣの画素電極１２に印加する。第２のサンプルホールド部２４が画素電極１２に印加する電圧は、ホールドするデータが「０」であるときはＭＯＳトランジスタの接地電圧であるＶssであり、データが「１」であるときはＭＯＳトランジスタの電源電圧であるＶddである。液晶素子ＬＣの共通電極１４の電圧の値は共通電圧Ｖcomと呼ばれる。

図３は、反射型液晶表示素子１１のＶddとＶcomの設定方法の一例の説明図を示す。図３（Ａ）は、入力電圧と出力光の強度との関係を示した一例である。図３（Ａ）において、横軸は入力電圧であり、画素電極１２と共通電極１４との間の電位差、すなわち、液晶層１３の駆動電圧を示す。また、図３（Ａ）の縦軸は、液晶層１３から射出される出力光の強度を示す。液晶層１３から射出される出力光の強度が一番暗い時の電圧をＶb（黒電圧）とし、出力光の強度が飽和する電圧をＶw（白電圧）とする。

図３（Ｂ）は、白／黒駆動時の極性反転時の動作を説明するための図を示す。前述したように、液晶表示装置では、液晶の焼き付き防止のため極性反転駆動（ＤＣバランス駆動）を行う必要がある。図３（Ｂ）に示すように、画素回路の電源電圧Ｖddには（Ｖw−Ｖb）が設定され、ＶssはＧＮＤに設定される。また、共通電圧ＶcomのローレベルＶcomＬには−Ｖbが、ハイレベルＶcomＨにはＶwが設定される。

図３（Ｂ）に示すように、画素電極電圧から共通電圧を差し引いた液晶印加電圧の極性が＋（ＤＣ＋）の場合、共通電圧ＶcomにはローレベルＶcomＬである−Ｖbを印加することによって、第２のサンプルホールド部２４に「０」がホールドされている場合は、液晶層１３にはＶb（＝Ｖss−VcomL＝０−（−Ｖb））が印加され、黒表示を行う。また、ＤＣ＋の場合、第２のサンプルホールド部２４に「１」がホールドされている場合は、液晶層１３にはＶw(＝Ｖdd−VcomL＝(Ｖw−Ｖb)−（−Ｖb）)が印加され、白表示を行う。

一方、画素電極電圧から共通電極電圧を差し引いた液晶印加電圧の極性が−（ＤＣ−）の場合、共通電圧ＶcomにはハイレベルＶcomＨであるＶwを印加することによって、第２のサンプルホールド部２４に「０」がホールドされている場合は、液晶層１３には−Ｖw(＝Ｖss−ＶcomH＝０−Ｖw)が印加され、白表示を行う。また、ＤＣ−の場合、第２のサンプルホールド部２４に「１」がホールドされている場合は、液晶層１３には−Ｖb（＝Ｖdd−ＶcomH＝(Ｖw−Ｖb)−Ｖw）が印加され、黒表示を行う。

次に、第１の実施形態における液晶表示装置の構成について説明する。

図４は、本発明の第１の実施形態における液晶表示装置の一実施の形態のブロック図を示す。同図中、図１及び図２と同一構成部分には同一符号を付してある。図４に示すように、本実施の形態の液晶表示装置３０は、ルックアップテーブル部３１と、誤差拡散部３２、フレームレートコントロール部３３及びリミッタ部３４からなるディザリング処理部３５と、駆動階調テーブル３７を備えるサブフレームデータ変換部３６と、メモリ制御部３８と、ダブルバッファ構成のフレームバッファ３９Ａ及び３９Ｂと、駆動制御部４０と、データ転送部４１と、データ反転部４２と、共通電圧選択部４３とを有する。更に、液晶表示装置３０は、図１に示した反射型液晶表示素子１１を備えている。

図４において、反射型液晶表示素子１１は、ソースドライバ４４、ゲートドライバ４５、及び画像表示部４６を含んで構成される。なお、反射型液晶表示素子１１の画素２０は、図２に示したように、液晶素子ＬＣが画素回路１５に接続された構成であるが、図４では共通電極１４のみを示し、各画素回路１５毎に接続されている画素電極１２及び液晶層１３の図示は省略している。本発明においては、駆動制御部４０にソースドライバ４４およびゲートドライバ４５を加えた構成を、画像表示駆動部とする。

画像表示部４６は、画面縦方向に延在するｎ＋１本の列データ線Ｄ0〜Ｄnと、画面横方向に延在するｍ＋１本の行選択線Ｗ0〜Ｗmとが交差する各交差部にそれぞれ接続された画素回路１５からなる。画素回路１５は、画像表示部４６に全部で(n+1)×(m+1)個、全体としてマトリクス状に配置されており、それぞれは図２に示した構成である。また、画像表示部４６を構成する全ての画素回路１５は、液晶素子ＬＣに接続されて画素２０をそれぞれ構成しており、液晶素子ＬＣの共通電極１４に共通電圧選択部４３から共通電圧Ｖcomが印加され、また、共通転送線Ｔが共通に接続されている。

ソースドライバ４４は、入力される１行の画素分のサブフレームデータを展開して１行の画素分の列データ線Ｄ0〜Ｄnにそれぞれ出力することを、１水平走査期間（１Ｈ）単位で繰り返す。ゲートドライバ４５は、画像表示部４６を構成する複数の画素回路１５のうち、各行毎の画素回路１５毎に接続された複数本の行選択線Ｗのうち、例えば画面の最上位位置にある行選択線から画面最下位位置にある行選択線方向へ、１本ずつ１Ｈ毎に行選択信号を切替供給し、１フレーム期間で全行選択線Ｗに行選択信号を供給する。行選択信号はソースドライバ４４から列データ線Ｄ0〜Ｄnへ出力されるサブフレームデータの切り替え周期と同期している。

次に、本実施の形態の液晶表示装置３０の構成及び動作について、図４の要部のブロックの出力信号のビット数（階調表現）を説明する図５等と共に説明する。図４において、ルックアップテーブル部３１は、Ｎビットの映像信号データを入力信号として受け、Ｎより大きい（Ｍ＋Ｆ＋Ｄ）ビットのデータに変換する。ここで、Ｍは１フレーム期間のサブフレーム数を２進数で表わしたときのビット数、Ｆはフレームレートコントロール部３３により補間されるビット数、Ｄは誤差拡散部３２により補間されるビット数を示す。なお、Ｍ，Ｆ，Ｄはそれぞれ自然数である。

図５は、入力映像信号データのビット数Ｎが「８」の場合の例で、誤差拡散部３２にて補間されるビット数Ｄは「４」、フレームレートコントロール部３３にて補間されるビット数Ｆは「２」としている。また、サブフレーム数を２進数で表わした場合のビット数Ｍは「４」、駆動階調は１５個（黒を含まない）としている。

ここで、ルックアップテーブル部３１の動作を説明する。一般的に、映像信号はガンマ補正がかけられている。画像表示装置側ではガンマ補正がかけられた映像信号に対し逆ガンマ補正処理を施してリニアな階調に戻すことが必要である。逆ガンマ補正とは、入力Ｘに対して出力がＸの２.２乗となるような補正である。この場合、出力特性は「ガンマ２.２」であると以下表現する。ルックアップテーブル部３１は、反射型液晶表示素子１１の入出力特性を変換してガンマ２.２の出力特性を有する液晶表示装置３０を実現する機能を担っている。

ルックアップテーブル部３１は、１０ビットの出力が、任意の出力特性（例えばガンマ２.２）となるように予め調整されている。例えば、図６の駆動階調テーブルにおける１５個の駆動階調（黒を含まない）のそれぞれの駆動による画像を図１に示した投影表示装置１０においてスクリーン１８に投影し、そのときのスクリーン１８上の照度を照度計等でそれぞれ測定しておく。それぞれの駆動階調間の照度を６ビット（Ｍ＋Ｄ＝６）（６４階調）で直線補間することによって、０〜９６０の階調毎の照度データが予測される。ルックアップテーブル部３１は、それらの照度データから任意の出力特性（例えばガンマ２．２）となるような２５６個のデータを選び、予めルックアップテーブルとして保持しているものとする。

ルックアップテーブル部３１は、２５６ｘ１０ビット（すなわち、「２の８乗」階調ｘ（４＋２＋４）ビット）のルックアップテーブルを有している。ここで、「２の８乗」階調ｘ（４＋２＋４）ビットとは、「２のＮ乗」階調ｘ（Ｍ＋Ｆ＋Ｄ）ビットに対してＮ＝８、Ｍ＝４、Ｆ＝２、Ｄ＝４の値を代入したものに相当する。ルックアップテーブル部３１は、入力された８ビットの画像データを、１０ビットのデータに変換して出力する。

図４に戻って説明する。誤差拡散部３２は、ルックアップテーブル部３１にて（Ｍ＋Ｆ＋Ｄ）ビットに変換された映像信号データの下位Ｄビットの情報を、誤差拡散法に従い周辺画素に拡散することによって、（Ｍ＋Ｆ）ビットのデータに変換する。図５の例では、誤差拡散部３２は、ルックアップテーブル部３１にて変換された１０ビットのデータの下位４ビットの情報を周辺画素に拡散し、上位６ビットのデータに量子化して出力する。なお、この誤差拡散部３２の出力データは６ビットのデータに１ビットの桁上がり用ビットを含む。

ここで、誤差拡散法とは、表示すべき映像信号と実表示値との誤差（表示誤差）を周辺の画素に拡散することで階調不足を補う方法である。本実施の形態においては、誤差拡散部３２は、表示すべき映像信号の注目画素の下位４ビットの値を表示誤差とみなし、図７に示すように注目画素の右隣の画素に表示誤差の７／１６倍の値を、左下の画素に表示誤差の３／１６倍の値を、直下の画素に表示誤差の５／１６倍の値を、右下の画素に表示誤差の１／１６倍の値をそれぞれ加えることで、誤差拡散を行う。

この誤差拡散部３２の構成及び動作について、図８と共に更に詳細に説明する。誤差拡散部３２は、１０ビットの映像信号データのある座標の画素の表示誤差を、図７と共に説明したように周辺の画素に拡散するとともに、周辺の画素から拡散された誤差に加算する。すなわち、図８において、入力された１０ビットの映像信号データは、まず、誤差バッファ３２１から読み出された周辺の画素から拡散された誤差と加算部３２２において加算される。

加算部３２２は、加算の際に桁上がりを考慮して、最上位に加算後の１０ビットのデータに１ビットの桁上がり用ビットを付加した１１ビットのデータを生成する。続いて、加算部３２２から出力された加算後の映像信号データは、上位の７ビットと下位の４ビットに分割され、上位７ビットは加算部３２４に供給され、下位４ビットはスレッショルド比較部３２３に供給される。

分割された下位の４ビットの値を以下に示す。右側の値は表示誤差である。

下位４ビット 表示誤差
００００ ０
０００１ ＋１
００１０ ＋２
００１１ ＋３
０１００ ＋４
０１０１ ＋５
０１１０ ＋６
０１１１ ＋７
１０００ −７
１００１ −６
１０１０ −５
１０１１ −４
１１００ −３
１１０１ −２
１１１０ −１
１１１１ ０
スレッショルド比較部３２３は、分割された下位４ビットの値に対応する表示誤差を、誤差バッファ３２１へ供給して図７に従い周辺の画素に誤差を拡散し、それ以前の表示誤差に加算して保持させる。また、スレッショルド比較部３２３は、分割された下位４ビットの値に対してスレッショルド比較を行い、分割された下位４ビットの値が「１０００」より大きい場合（上記の表における４ビットの値が「１０００」である行以降の行で示した負の表示誤差を示す値）、加算部３２４に「１」を出力して分割された上位７ビットの値に「１」を加算する。加算部３２４は、７ビットのデータを生成し、誤差拡散部３２による誤差拡散後のデータとして出力する。

再び図４に戻って説明する。フレームレートコントロール部３３は、フレームレートコントロールテーブルを備えており、誤差拡散部２３から供給される（Ｍ＋Ｆ）＋１ビットに変換された誤差拡散後の映像信号データを、フレームコントロール方式に従いＭ＋１ビットのデータに変換する。ここで、フレームレートコントロール方式とは、表示素子の１画素の表示に対してｊ（ｊ：ｊ≧２、自然数）フレームを１周期として、その周期のｋ（ｊ：ｋ＞０、ｊ＞ｋ、自然数）フレームではオン表示を行い、残りの（ｊ−ｋ）フレームではオフ表示を行うことにより時間方向に疑似的に階調を表示させるのと同時に、表示素子の複数の画素に対してｊ（ｊ：ｊ＞２、自然数）画素を１グループとして、そのうちのｋ（ｊ：ｋ＞０、ｊ＞ｋ、自然数）画素ではオン表示を行い、残りの（ｊ−ｋ）画素ではオフ表示を行うことにより空間方向に疑似的に階調を表示させる方式である。

すなわち、フレームレートコントロール部３３は、入力される誤差拡散後の映像信号データの下位Ｆビットの値と、画素の位置情報及びフレームのカウント情報とから、フレームレートコントロールテーブル内の位置を特定し、その値（「１」または「０」の値、以下「０／１」と記載する。）を入力される誤差拡散後の映像信号データの上位（Ｍ＋１）ビットに加えて、（Ｍ＋１）ビットのデータに変換する。

図５の例では、フレームレートコントロール部３３は、誤差拡散部２３から出力された７ビットの誤差拡散後の映像信号データの下位２ビットの情報と、表示エリアでの対象画素の位置情報及びフレームカウンタ情報とより、フレームレートコントロールテーブルから０／１の値を導き、入力された７ビットの誤差拡散後の映像信号データから分離された上位５ビットの値に加算する。

このフレームレートコントロール部３３の構成及び動作について、図９及び図１０と共に更に詳細に説明する。図９において、フレームレートコントロール部３３は、入力された７ビットの誤差拡散後の映像信号データを、まず、上位５ビットと下位２ビットに分割し、上位５ビットのデータは加算部３３１に供給し、下位２ビットのデータはフレームレートコントロールテーブル部３３２に供給する。

フレームレートコントロールテーブル部３３２は、入力された７ビットの誤差拡散後の映像信号データの下位２ビットと、表示エリアを縦方向４分割、横方向４分割の計１６分割したときに対象画素がどの分割範囲に含まれるかの位置情報（すなわち、座標データであるＸ座標の下位ビット２ビット及びＹ座標の下位２ビット）と、フレームカウンタの下位２ビットとの合計８ビットの値を用いて、図１０のフレームレートコントロールテーブルで示される"０"か"１"の値を特定する。上記の位置情報は、対象画素の座標位置が例えば（１２４、３６７）の場合は、それぞれの下位２ビットは（００、１１）となり、図１０におけるＸ座標の下位２ビット"０"とＹ座標の下位２ビット"３"の位置の値となる。図１０において、縦方向の「下位２ビット」は入力された７ビットのデータの下位２ビットを示し、横方向の「下位２ビット」はフレームカウンタの下位２ビットを示す。

加算部３３１は、フレーレートコントロールテーブル部３３２にて特定された"０"か"１"の値を、入力された７ビットの誤差拡散後の映像信号データの上位５ビットのデータに加算し、加算後の５ビットのデータをフレームレートコントロール部３３の出力データとして出力する。

図４及び図５に示すリミッタ部３４は、フレームレートコントロール部３３から出力された５ビットデータを、駆動階調の最大値である例えば「１５」に値を制限し、その制限後の４ビットデータをサブフレームデータ変換部３６へ出力する。ここで、誤差拡散部３２、フレームレートコントロール部３３及びリミッタ部３４は、図４に示したようにディザリング処理部３５を構成しており、上記の動作によりルックアップテーブル部３１から供給される階調補間後の１０ビットの映像信号データに対して、時間方向あるいは空間方向に視覚心理演算を施す、所謂ディザリング処理を施して階調を補間した４ビットのデータを生成する。これにより、画質の向上を実現できる。

図４に示すサブフレームデータ変換部３６は、後述する駆動階調テーブル３７を使用して、リミッタ部３４から出力された４ビットデータを、例えば図５に示すように最大階調「１５」を示す１５ビットのデータに変換する。この１５ビットのデータは、１フレーム期間を１５分割した表示期間をそれぞれ有する１５個のサブフレームのうち、ビット位置に対応して割り当てられたサブフレームにおいて対象画素が表示するか否かを示す１ビットのサブフレームデータが１５個からなるデータである。

図６は、サブフレームデータ変換部３６で用いる駆動階調テーブル３７の一具体例を示す。図６において、横軸がサブフレームＳＦ１〜ＳＦ１５のそれぞれにおけるデータ値（１のとき駆動期間、０のときプランキング期間）を示し、縦軸が階調を示す。縦軸の階調は、フレームレートコントロール部３３で生成され、リミッタ部３４で駆動階調の最大値である「１５」に制限された階調を示す。図６に示す駆動階調テーブル３７は、映像信号の１フレームをそれぞれ１フレーム期間よりも短い表示期間を持つ１５個のサブフレームＳＦ１〜ＳＦ１５に分割して、階調０から階調１５までの１６階調表示を行う場合の駆動階調テーブル３７を示す。ＳＦ１〜ＳＦ１５は１フレーム内のサブフレームの順番を示している。

図６に示すように、駆動階調テーブル３７は、表示する階調が増えると駆動するサブフレームがＳＦ１から順に増えていくように設定されている。例えば、階調が「６」の場合は、サブフレームＳＦ１からＳＦ６までの６サブフレームで駆動され、サブフレームＳＦ７〜ＳＦ１４の８サブフレームでは駆動されない。また、階調が「７」の場合は、サブフレームＳＦ１からＳＦ７までの７サブフレームで駆動され、サブフレームＳＦ８〜ＳＦ１４の７サブフレームでは駆動されない。以下、同様にして階調の数が増えるにつれて駆動状態となるサブフレーム数が増えていき、最大階調の「１５」では全てのサブフレームＳＦ１〜ＳＦ１５が駆動される。言い換えると、階調の数が増えるに従い、駆動状態となるサブフレームが時間的に後方に増えていく。

サブフレームデータ変換部３６は、ディザリング処理部３５から供給される４ビットデータが示す階調に対応して、各サブフレームＳＦ１〜ＳＦ１５それぞれにおける１ビットのサブフレームデータを図６に示した駆動階調テーブルを用いて取得して、全部で１５ビットのデータをメモリ制御部３８へ出力する。例えば、ディザリング処理を施された４ビットのデータが、［０１１０］である場合、サブフレームデータ変換部３６は、その４ビット入力データを１０進数へ変換し、その１０進数が示す階調「６」を図６の駆動階調テーブル３７を参照して、ＳＦ１〜ＳＦ１５のそれぞれにおいて駆動するか否かを示す、全部で１５ビットのデータ［１１１１１１０００００００００］に変換する。１５ビットデータの先頭のビットから６番目のビットまでの「１」は、ＳＦ１〜ＳＦ６で駆動することを意味し、７番目から１５番目のビットまでの「０」は、ＳＦ７〜ＳＦ１５では駆動しないことを意味する。

再び図４に戻って説明する。メモリ制御部３８は、サブフレームデータ変換部３６から供給される、例えば１５個のサブフレームデータを２つのフレームバッファ３９Ａ及び３９Ｂに供給する。フレームバッファ３９Ａ及び３９Ｂはダブルバッファの構造になっており、一方のフレームバッファがサブフレームデータを格納中は、他方のフレームバッファに格納されているサブフレームデータがデータ反転部４２を経由して転送され、次のフレームでは、前フレーム期間中に格納された一方のフレームバッファのサブフレームデータがデータ反転部４２を経由して転送され、かつ、他方のフレームバッファにはサブフレームデータ変換部３６からのサブフレームデータが格納される動作を、交互に行う。

駆動制御部４０は、ルックアップテーブル部３１に供給される映像信号データの垂直同期信号VSYNC及び水平同期信号HSYNCが供給され、これらの同期信号に同期してサブフレーム毎の処理のタイミング等を制御しており、データ反転部４２への転送指示及びゲートドライバ４５の制御を行う。データ反転部４２、駆動制御部４０からの転送指示に従い、メモリ制御部３８を指示して、メモリ制御部３８がフレームバッファ３９Ａ又は３９Ｂから読み出したサブフレームデータのうち、指定したサブフレームデータを受け取り、駆動制御部４０からのデータ反転信号に従い、データ反転信号がローレベルの場合は、入力サブフレームデータをデータ反転（「０」の場合は「１」に、「１」の場合は「０」に反転）させ、ソースドライバ４４へ転送する。

ソースドライバ４４は、同じサブフレームにおける１ライン分の画素の１ビットのサブフレームデータをデータ反転部４２より受け取る毎に画像表示部４６の対応する画素の画素回路１５へ列データ線Ｄ0〜Ｄnを用いて同時に転送する。この時、ゲートドライバ４５は、駆動制御部４０からの垂直スタート信号（ＶＳＴ）／垂直シフトクロック信号（ＶＣＫ）により指定された行ｙの行選択線Ｗyをアクティブにし、指定された行ｙの全ての列の（ｎ＋１）個の画素を選択する。選択された行ｙの各画素の画素回路１５は、その第１のスイッチング部２１がアクティブとされ、ソースドライバ４４から列データ線Ｄ0〜Ｄnを介して並列に入力される１ライン分の（ｎ＋１）個のサブフレームデータのうち、接続された列データ線を介して供給されるサブフレームデータをサンプリングして第１のサンプルホールド部２２に画素別にホールドする。

共通電圧選択部４３は、駆動制御部４０からの極性反転信号に従い、前述したように画素２０の液晶素子ＬＣへの印加電圧の極性が＋の期間はローレベルＶcomＬを選択し、極性が−の期間はハイレベルＶcomＨの共通電圧Ｖcomを選択して全ての画素２０の共通電極１４へ出力する。

上記の動作が１ライン単位で繰り返されて画像表示部４６のすべてのラインの画素回路１５内の第１のサンプルホールド部２２への１つのサブフレームのデータ転送及びホールドが完了する毎に、駆動制御部４０が共通信号線Ｔへ転送用信号を出力し、すべてのラインの画素回路１５内の第２のスイッチング部２３を同時にアクティブとし、第１のサンプルホールド部２２にホールドされている１つのサブフレームのデータを、第２のサンプルホールド部２４へ一括転送して、サンプリング及びホールドさせる。第２のサンプルホールド部２４にホールドされて画素電極１２に印加されるサブフレームデータは、その画素で表示されるべき階調に応じて「１」又は「０」の値を有している。

次に、本実施の形態の液晶表示装置３０の駆動パターンについて説明する。

図１１は、本発明になる液晶表示装置の一実施の形態における駆動パターンの一例の説明図を示す。図１１は、１フレーム期間のサブフレーム数が１５個の場合の駆動パターンを示している。図１１（Ａ）は、偶数フレームの極性反転信号、同図（Ｆ）は、奇数フレームの極性反転信号を示す。データ反転部４２及び共通電圧選択部４３に供給される極性反転信号は、図１１（Ａ）、（Ｆ）に示すように、サブフレーム毎に反転しており、また偶数フレームと奇数フレームとでその順番が反転している。

図１１（Ｂ）は、第１のサンプルホールド部２２に書き込まれる偶数フレームのデータの状態を示し、同図（Ｇ）は、第１のサンプルホールド部２２に書き込まれる奇数フレームのデータの状態を示す。図１１（Ｂ）において、例えば"ＳＦ１＋"は１番目のサブフレームのデータがデータ反転部４２で極性＋駆動用にデータ反転されることなく第１のサンプルホールド部２２にホールドされていることを示す。また、図１１（Ｂ）の"ＳＦ２−"は２番目のサブフレームのデータがデータ反転部４２で極性−駆動用にデータ反転され第１のサンプルホールド部２２にホールドされていることを示す。同様に、図１１（Ｇ）において、例えば"ＳＦ１−"は１番目のサブフレームのデータがデータ反転部４２で極性−駆動用にデータ反転され第１のサンプルホールド部２２にホールドされていることを示す。また、図１１（Ｇ）の"ＳＦ２＋"は２番目のサブフレームのデータがデータ反転部４２で極性＋駆動用にデータ反転されることなく第１のサンプルホールド部２２にホールドされていることを示す。図１１（Ｂ）、（Ｇ）から分かるように、第１のサンプルホールド部２２にサブフレーム毎にホールドされる１番目から１５番目のサブフレームＳＦ１〜ＳＦ１５のデータは、サブフレーム毎に反転されている。

図１１（Ｃ）は、第２のサンプルホールド部２４に書き込まれる偶数フレームのデータの状態を示し、同図（Ｈ）は、第２のサンプルホールド部２４に書き込まれる奇数フレームのデータの状態を示す。図１１（Ｃ）、（Ｈ）から分かるように、第２のサンプルホールド部２４にサブフレーム毎にホールドされる１番目から１５番目のサブフレームＳＦ１〜ＳＦ１５のデータは、第１のサンプルホールド部２２にホールドされた１番目から１５番目のサブフレームＳＦ１〜ＳＦ１５のデータに対して、１サブフレーム遅延してホールドされる。

図１１（Ｄ）は、偶数フレームの映像信号入力時の共通電圧Ｖcomの極性、同図（Ｉ）は、奇数フレームの映像信号入力時の共通電圧Ｖcomの極性を示す。図１１（Ｄ）、（Ｉ）において、"Ｈ"は共通電圧ＶcomがハイレベルＶcomＨ、"Ｌ"は共通電圧ＶcomがローレベルＶcomＬであることを示す。また、図１１（Ｄ）、（Ｉ）から分かるように、共通電圧の極性は極性反転信号に同期して、極性反転信号がローレベルの時はＶcomＨ、極性反転信号がハイレベルの時はＶcomＬであり、また偶数フレームと奇数フレームとでその順番が反転している。つまり、極性反転信号がハイレベルの場合は、データを反転し、共通電極にＶcomＬを印加する。また、極性反転信号がローレベルの場合は、データを反転することなく、共通電極にＶcomＨを印加する。なお、上記の動作は、極性反転信号がハイレベルの場合は、データを反転することなく、共通電極にＶcomＨを印加し、極性反転信号がローレベルの場合は、データを反転し、共通電極にＶcomＬを印加する駆動パターンとしてもよい。

図１１（Ｅ）は、偶数フレームの映像信号表示時の液晶素子ＬＣの駆動状態、同図（Ｊ）は、奇数フレームの映像信号表示時の液晶素子ＬＣの駆動状態を示す。図１１（Ｅ）、（Ｊ）において、"ＤＣ＋"は液晶印加電圧の極性を＋として駆動する駆動期間、"ＤＣ−"は液晶印加電圧の極性を−として駆動する駆動期間を示す。また、図１１（Ｅ）、（Ｊ）から分かるように、駆動極性は共通電圧がＶcomＬのとき＋、共通電圧がＶcomＨのとき−であり、また偶数フレームと奇数フレームとでその順番が反転している。

このように、本実施の形態の液晶表示装置３０では、同じフレームでは、サブフレーム毎に駆動極性を反転して、液晶素子ＬＣを交流駆動するようにしているため、これにより液晶層１３の焼き付きを防止でき、更にはフレーム毎にも駆動極性を反転しているので、より一層、焼き付き防止を効果的に行うことができる。

次に、本実施の形態の液晶表示装置３０の動作について、図１２のタイミングチャートを併せ参照して説明する。

駆動制御部４０は、供給される垂直同期信号Vsyncが図１２（Ａ）に示すように時刻Ｔ０でアクティブになると、データ転送部４１を介してメモリ制御部３８を制御してサブフレームバッファ３９Ａ又は３９ＢからサブフレームＳＦ１のサブフレームデータを画素単位に順次に出力させると共に、データ反転信号と極性反転信号を生成してデータ反転部４２及び共通電圧選択部４３へそれぞれ出力する。ここで、時刻Ｔ０以降の１フレームが偶数フレームであるものとすると、駆動制御部４０は図１１（Ａ）と共に説明したように、図１２（Ｂ）に示すように、時刻Ｔ０から時刻Ｔ２までの１サブフレーム期間（転送期間ＷＣ）、ローレベルの極性反転信号を出力する。

メモリ制御部３８はフレームバッファ３９Ａ又は３９Ｂから指定したサブフレームＳＦ１のサブフレームデータを受け取り、データ反転部４２へ転送する。データ反転部４２はこの時供給されている極性反転信号がローレベルであるので、サブフレームＳＦ１のサブフレームデータをデータ反転しないでソースドライバ４４へ出力する。

図１２（Ｃ）は、データ転送部４１から出力される或る座標（ｘ，ｙ）位置の画素における反転処理前の１ビットのサブフレームデータを示し、同図（Ｆ）は、データ反転処理部４２で反転処理されてソースドライバ４４へ供給される或る座標（ｘ，ｙ）位置の画素のサブフレームデータを示す。

なお、ここではデータ転送部４１から出力される或る座標（ｘ，ｙ）位置の画素のＳＦ１〜ＳＦ１５のサブフレームデータは、１フレーム期間内で図１２（Ｃ）に示すように［１１１１０００００００００００］のように変化するものとすると、極性反転信号は同図（Ｂ）に示すようにサブフレーム毎に反転し、［０１０１０１０１０１０１０１０］であるから、データ反転部４２でデータ反転処理されてソースドライバ４４に転送される当該画素のデータは同図（Ｆ）に示すように［１０１００１０１０１０１０１０］となる。

ソースドライバ４４は、１ライン分のＳＦ１のサブフレームデータを格納する毎に、画像表示部４６の対応する画素の画素回路１５へ列データ線Ｄ0〜Ｄnを用いて同時に転送する。この時、ゲートドライバ４５は、駆動制御部４０からの垂直スタート信号（ＶＳＴ）／垂直シフトクロック信号（ＶＣＫ）により指定された行ｙの行選択線Ｗyに行選択信号を供給してアクティブにし、指定された行ｙの全ての列の（ｎ＋１）個の画素を選択する。

選択された行ｙの各画素の画素回路１５は、その第１のスイッチング部２１がアクティブとされ、ソースドライバ４４から列データ線Ｄ0〜Ｄnを介して並列に入力される１ライン分の（ｎ＋１）個のＳＦ１のサブフレームデータのうち、接続された列データ線を介して供給されるサブフレームデータをサンプリングして第１のサンプルホールド部２２に画素別にホールドする。図１２（Ｅ）は、或る指定された行ｙの行選択線Ｗyに時刻Ｔ１で供給される行選択信号を示し、同図（Ｇ）は或る座標（ｘ，ｙ）位置の画素の画素回路１５内の第１のサンプルホールド部２２にホールドされたデータを示す。

上記の動作が１ライン単位で繰り返されて、図１２（Ｄ）にＳＦ１で模式的に示す時刻Ｔ０から時刻Ｔ２までの転送期間ＷＣ内で、サブフレームＳＦ１のすべてのサブフレームデータの画像表示部４６のすべての画素回路１５へのデータ転送が完了すると、駆動制御部４０は時刻Ｔ２で共通転送線Ｔに図１２（Ｈ）に示すようにハイレベルの共通転送信号を出力して画像表示部４６のすべての画素回路１５に同時に供給する。これにより、画像表示部４６のすべての画素回路１５内の第２のスイッチング部２３は同時にアクティブとされ、画像表示部４６のすべての画素回路１５内の第１のサンプルホールド部２２にホールドされていたサブフレームＳＦ１のサブフレームデータが、第２のサンプルホールド部２４に同時に転送されてホールドされる。図１２（Ｉ）は或る座標（ｘ，ｙ）位置の画素の画素回路１５内の第２のサンプルホールド部２４にホールドされたデータを示す。第２のサンプルホールド部２４にホールドされたサブフレームＳＦ１のサブフレームデータは、画素回路１５に接続されている対応する画素電極１２に画素電圧として印加されて液晶素子ＬＣを駆動する。

一方、共通電圧選択部４３は時刻Ｔ０から時刻Ｔ２までのサブフレーム転送期間では、ローレベルの極性反転信号により、図１１（Ａ）〜（Ｅ）と共に説明したように、図１２（Ｊ）に示すハイレベルＶcomＨ（＝Ｖｗ）の共通電圧Ｖcomを発生して、共通電極１４に印加する。ここで、時刻Ｔ０から時刻Ｔ２までのサブフレームＳＦ１のサブフレームデータ転送期間中は、画像表示部４６のすべての画素回路１５内の第２のサンプルホールド部２４には、前フレームの最終サブフレームであるＳＦ１５のデータが格納されている（ここでは明示的に"１"としてある）。従って、時刻Ｔ０から時刻Ｔ２までの最初のサブフレーム期間内では、或る画素の画素回路１５内の画素電極１２には図１２（Ｋ）に示すように"１"の値のデータに対応したＶdd（＝Ｖｗ−Ｖｂ）電圧が印加され、共通電極１４にはＶcomＨ（＝Ｖｗ）が印加されるため、その画素の液晶素子ＬＣの液晶層１３は図１２（Ｌ）に示すように、ＧＮＤ電圧よりもやや低いマイナス電圧−Ｖbが印加され、その画素は図３と共に説明したように黒表示を行う。

続いて、駆動制御部４０は、時刻Ｔ２から時刻Ｔ３までの１サブフレーム期間で、データ転送部４１を介してメモリ制御部３８を制御してフレームバッファ３９Ａ又は３９Ｂから次のサブフレームＳＦ２のサブフレームデータを画素単位に順次に出力させると共に、図１２（Ｂ）に示すようにハイレベルの極性反転信号を生成してデータ反転部４２及び共通電圧選択部４３へそれぞれ出力する。

そして、上記の時刻Ｔ０から時刻Ｔ２までの動作と同様にして図１２（Ｄ）にＳＦ２で模式的に示す時刻Ｔ２から時刻Ｔ３までの転送期間ＷＣ内で、サブフレームＳＦ２のすべてのサブフレームデータの画像表示部４６のすべての画素回路１５への１ライン単位でのデータ書き込みが行われる。上記のデータ書き込みが完了すると、駆動制御部４０は時刻Ｔ３で共通転送線Ｔに図１２（Ｈ）に示すようにハイレベルの共通転送信号を出力して画像表示部４６のすべての画素回路１５に同時に供給する。これにより、画像表示部４６のすべての画素回路１５内の第２のスイッチング部２３は同時にアクティブとされ、画像表示部４６のすべての画素回路１５内の第１のサンプルホールド部２２にホールドされていたサブフレームＳＦ２のサブフレームデータが、第２のサンプルホールド部２４に同時に転送されて更新保持される。

ここで、時刻Ｔ２から時刻Ｔ３直前までの１サブフレーム期間では、第２のサンプルホールド部２４にはサブフレームＳＦ１のサブフレームデータが保持されて、画素回路１５に接続されている対応する画素電極１２に画素電圧として印加されている。一方、上記の時刻Ｔ２から時刻Ｔ３までの１サブフレーム期間では、ハイレベルの極性反転信号により、図１２（Ｊ）に示すようなローレベルＶcomＬ（＝−Ｖｂ）の共通電圧Ｖcomが共通電極１４に印加される。

従って、この時刻Ｔ２から時刻Ｔ３直前までの１サブフレーム期間において、或る画素回路１５内の第２のサンプルホールド部２４にＳＦ１のサブフレームデータとして"１"の値が格納されて、その画素電極１２に図１２（Ｋ）に示すように"１"の値のデータに対応したＶdd（＝Ｖｗ−Ｖｂ）電圧が印加されたものとすると、その画素の液晶層１３には図１２（Ｌ）に示すように、ＧＮＤ電圧よりも高いプラス電圧＋Ｖwが印加されるため、その画素は図３と共に説明したように白表示を行う。すなわち、この時刻Ｔ２から時刻Ｔ３直前までの１サブフレーム期間は、図１２（Ｍ）に「ＳＦ１ＤＣ＋駆動」として模式的に示すように、サブフレームＳＦ１の極性−のＤＣバランス駆動が行われる。

続いて、駆動制御部４０は、時刻Ｔ３から時刻Ｔ４までの１サブフレーム期間で、制御信号CTLによりメモリ制御部３８を制御してフレームバッファ３９Ａ又は３９Ｂから次のサブフレームＳＦ３のサブフレームデータを画素単位に順次に出力させると共に、図１２（Ｂ）に示すようにローレベルの極性反転信号を生成してデータ反転部４２及び共通電圧選択部４３へそれぞれ出力する。

そして、上記の時刻Ｔ２から時刻Ｔ３までの動作と同様にして図１２（Ｄ）にＳＦ３で模式的に示す時刻Ｔ３から時刻Ｔ４までの転送期間ＷＣ内で、サブフレームＳＦ３のすべてのサブフレームデータの画像表示部４６のすべての画素回路１５への１ライン単位でのデータ書き込みが行われる。上記のデータ書き込みが完了すると、駆動制御部４０は時刻Ｔ４で共通転送線Ｔに図１２（Ｈ）に示すようにハイレベルの共通転送信号を出力して画像表示部４６のすべての画素回路１５に同時に供給する。これにより、画像表示部４６のすべての画素回路１５内の第２のスイッチング部２３は同時にアクティブとされ、画像表示部４６のすべての画素回路１５内の第１のサンプルホールド部２２にホールドされていたサブフレームＳＦ３のサブフレームデータが、第２のサンプルホールド部２４に同時に転送されて更新保持される。

一方、上記の時刻Ｔ３から時刻Ｔ４までの１サブフレーム期間では、ローレベルの極性反転信号により、図１２（Ｊ）に示すようなハイレベルＶcomＨ（＝Ｖｗ）の共通電圧Ｖcomが共通電極１４に印加される。

ここで、時刻Ｔ３から時刻Ｔ４直前までの１サブフレーム期間では、第２のサンプルホールド部２４にはサブフレームＳＦ２のサブフレームデータが保持されて、画素回路１５に接続されている対応する画素電極１２に画素電圧として印加されている。従って、画素回路１５内の第２のサンプルホールド部２４にＳＦ２のサブフレームデータとして"０"の値が格納されていた場合は、その画素回路１５内の第２のサンプルホールド部２４には時刻Ｔ３から時刻Ｔ４直前までの１サブフレーム期間において、ＳＦ２のサブフレームデータとして"０"の値が格納されるため、その画素電極１２に図１２（Ｋ）に示すように"０"の値のデータに対応したＶss（＝ＧＮＤ）電圧が印加される。その結果、画素の液晶層１３には図１２（Ｌ）に示すように、ＧＮＤ電圧よりも低いマイナス電圧−Ｖwが印加されるため、その画素は図３と共に説明したように白表示を行う。

すなわち、この時刻Ｔ３から時刻Ｔ４直前までの１サブフレーム期間は、図１２（Ｍ）に「ＳＦ２ＤＣ−駆動」として示すように、サブフレームＳＦ２の極性−のＤＣバランス駆動が行われる。つまり、各画素はＳＦ１とＳＦ２とで液晶層１３に印加される電圧の極性は反転するが、表示に関しては同じ白表示又は黒表示を行う。

以下、上記と同様にして、図１２（Ｍ）に模式的に示すように、極性−のＤＣバランス駆動と極性＋のＤＣバランス駆動とがサブフレーム毎に交互に行われる。この結果、本実施の形態によれば、各画素回路１５内の液晶素子ＬＣの液晶層１３はサブフレーム単位で交互に極性反転した電圧が印加されて交流駆動されるため、焼き付きを防止することができる。なお、図３と共に説明したが、極性−のＤＣバランス駆動期間では、画素電極１２に印加されるサブフレームデータが"０"の場合は白表示期間となり、"１"の場合は黒表示期間となる。また、極性＋のＤＣバランス駆動期間では、画素電極１２に印加されるサブフレームデータが"０"の場合は黒表示期間となり、"１"の場合は白表示期間となる。

このように、サブフレームＳＦ１の場合は期間（時刻Ｔ０から時刻Ｔ２まで）がデータ転送期間となり、駆動期間は１サブフレーム期間遅れて時刻Ｔ２から時刻Ｔ３までの期間となる。このため、ＳＦ１からＳＦ１５までのすべてのサブフレームのサブフレームデータの転送期間は時刻Ｔ０から時刻Ｔ５までの期間となり、駆動期間は時刻Ｔ２から時刻Ｔ６までの期間となる。時刻Ｔ６は時刻Ｔ５より１サブフレーム期間後の時刻である。図１２（Ｌ）に示す期間（時刻Ｔ２から時刻Ｔ６まで）での画素液晶への印加電圧を見ると、サブフレームＳＦ１からＳＦ４までが白表示期間、サブフレームＳＦ５からＳＦ１５までが黒表示期間となり、図１２（Ｃ）に示した反転処理前のデータと一致する。

次に、本実施の形態の液晶表示装置３０の駆動回路にフレームレートコントロール部３３を設けたことによる効果を説明する。

図１３は、反射型の液晶素子ＬＣにおける横方向電界の発生メカニズムの説明図を示す。図１３に示されるように、画素ＰＡの反射型の液晶素子ＬＣの画素電極１２ａと、画素ＰＢの反射型の液晶素子ＬＣの画素電極１２ｂとはシリコン基板５１の上に形成されており、画素ＰＡ及びＰＢの共通電極１４に離間対向配置されている。また、画素電極１２ａ、１２ｂと共通電極１４との間には液晶層１３が封入されている。

デジタル駆動の場合、隣り合った画素間で駆動状態（駆動／ブランキング）が異なることが頻繁に起こる。例えば、図１３に示す隣り合った画素ＰＡ及びＰＢの駆動状態が異なり、画素ＰＡがブランキング状態で、画素ＰＢが駆動状態であるものとする。このとき、例えば極性＋のＤＣバランス駆動のときは、ブランキング状態にある画素ＰＡの画素電極１２ａには画素電圧Ｖssが印加され、駆動状態にある画素ＰＢの画素電極１２ｂには画素電圧Ｖddが印加される。また、共通電極１４に印加される共通電圧ＶcomはＶcomＬ（＝−Ｖb）である。

従って、駆動状態にある画素ＰＢの画素電極１２ｂと共通電極１４との間には電位差が生じ、液晶層１３に電界５２が生じ液晶は所定量の回転をさせられる。このとき、ブランキング状態にある画素ＰＡの画素電極１２ａと画素ＰＢの画素電極１２ｂとの間にも電位差が生じ、電界５２に対して横方向に電界５３が生じてしまう。この現象は極性−のＤＣバランス駆動の場合も同様に発生する。このような、横方向電界５３は、画素間の液晶の動きに意図しない混乱を発生させる。上記の現象は、画質劣化の一因となる。

しかし、本実施の形態の液晶表示装置３０では、フレームレートコントロール部３３によるフレームレートコントロールにより、図１４と共に説明するように、横方向電界を均等に分散することができ、上記の現象を解消することができる。

図１４では、フレームレートコントロール部３３への入力データ（（Ｍ＋Ｆ）ビット）の下位Ｆビットの値が"０１"である場合が例示されている。フレームレートコントロール部３３はフレーム毎に４個のフレームレートコントロールテーブル（フレーム０〜３）を切り替えて用いる。それぞれのフレームにおいて、隣り合った画素間で駆動状態（駆動またはブランキング）が異なる場合、図１３と説明したように、駆動状態が「１」（駆動状態）である画素から駆動状態が「０」（ブランキング状態）である画素の方向に横方向の電界が生じる。従って、図１４の場合、フレーム０では同図（Ａ）に、フレーム１では同図（Ｂ）に、フレーム２では同図（Ｃ）に、フレーム３では同図（Ｄ）に、それぞれ矢印で示す方向に横方向の電界が生じる。

フレームレートコントロール部３３は、前述したように入力される（Ｍ＋Ｆ）ビットの映像信号データの下位Ｆビットの値と、画素の位置情報及びフレームのカウント情報とから、フレームレートコントロールテーブル内の位置を特定し、その値を入力映像信号データの上位Ｍビットに加えてＭビットのデータに変換する。ここで、フレームレートコントロールテーブル内の位置を特定して得られる値は、フレーム０〜フレーム３の計４個のフレームの平均では、これら４個のフレームでの横方向電界の状態を重ね合わせた、図１４（Ｅ）に示す値である。図１４（Ｅ）に示すように、４フレームの平均では、すべての画素間での横方向電界は分散し打ち消しあっている。このように、フレームレートコントロールを用いることにより、画質劣化の一因である横方向電界を分散し打ち消すことが可能である。

以上説明したように、本実施の形態の液晶表示装置３０によれば、図２に示した画素回路１５内のサンプルホールド回路２２及び２４は、それぞれ例えば４個のトランジスタからなるラッチ回路の構成にでき、また、液晶表示装置の画素で必要であった電圧選択部も不要にできるため、従来の液晶表示装置に比べて画素回路のトランジスタ数を少なくでき、よって画素の小型化を実現できると共にコストも低減することができる。

また、本実施の形態の液晶表示装置３０によれば、図１２と共に説明したように、サブフレームデータの休止期間がなくサブフレームデータを転送することができると共に、或るサブフレームのサブフレームデータ転送期間中に、その直前のサブフレームのサブフレームデータに基づく表示を行うため、従来の液晶表示装置に比べて効率の良いデータ転送ができ、駆動休止期間もないので、駆動休止期間による表示が暗くなる現象も防止できる。また、本実施の形態の液晶表示装置３０によれば、フレームレートコントロールにより、横方向電界による画質劣化を改善することができる。

また、本実施の形態の液晶表示装置３０によれば、図１１及び図１２と共に説明したように、極性＋のＤＣバランス駆動と極性−のＤＣバランス駆動とをサブフレーム毎に交互に行うと共に、フレーム毎にもその順番を反転するようにしているため、焼き付きを充分に防止することができる。

従って、以上の特長を有する本実施の形態の液晶表示装置３０を用いることで、低コストで、高解像度、高輝度な立体映像表示装置を実現することが可能である。

次に、本発明の第２の実施形態における液晶表示装置及びその駆動方法について、図面を参照して詳細に説明する。第２の実施形態における液晶表示装置及びその駆動方法について、第１の実施形態と共通する内容については、図面および説明を省略する。

図１６は、第２の実施形態における反射型液晶表示素子１１のＶddとＶcomの設定方法の一例の説明図である。図１６（Ａ）は、入力電圧と出力光の強度との関係を示した一例である。図１６（Ａ）において、横軸は入力電圧であり、画素電極１２と共通電極１４との間の電位差、すなわち、液晶層１３の駆動電圧を示す。また、図１６（Ａ）の縦軸は、液晶層１３から射出される出力光の強度を示す。液晶層１３から射出される出力光の強度が一番暗い時の電圧をＶb（黒電圧）とし、出力光の強度が飽和する電圧をＶw（白電圧）とする。また、Ｖw（白電圧）とＶb（黒電圧）の中間ぐらいで、サンプルホールド部のスレッショルド電圧（サンプルホールドするデータを書き換えるための閾値電圧）であるＶthよりも高い電圧としてＶm（中間電圧）を設定する。

図１６（Ｂ）は、白／黒駆動時の極性反転時の動作を説明するための図を示す。前述したように、液晶表示装置では、液晶の焼き付き防止のため極性反転駆動（ＤＣバランス駆動）を行う必要がある。

図１６（Ｂ）に示すように、画素電極電圧から共通電圧を差し引いた液晶印加電圧の極性が＋（ＤＣ＋）の場合、共通電圧ＶcomにはローレベルＶcomＬである−Ｖbを印加することによって、第２のサンプルホールド部２４に「０」がホールドされている場合は、液晶層１３にはＶb（＝Ｖss−(ＶcomＬ)＝０−（−Ｖb））が印加され、黒表示を行う。また、ＤＣ＋の場合、第２のサンプルホールド部２４に「１」がホールドされている場合は、液晶層１３にはＶw(＝Ｖdd(Ｈ)−(ＶcomＬ)＝(Ｖw−Ｖb)−（−Ｖb）)が印加され、白表示を行う。

一方、画素電極電圧から共通電極電圧を差し引いた液晶印加電圧の極性が−（ＤＣ−）の場合、共通電圧ＶcomにはハイレベルＶcomＨとしてＶcomＨ(Ｈ)であるＶwを印加することによって、第２のサンプルホールド部２４に「０」がホールドされている場合は、液晶層１３には−Ｖw(＝Ｖss−ＶcomＨ(Ｈ)＝０−Ｖw)が印加され、白表示を行う。また、ＤＣ−の場合、第２のサンプルホールド部２４に「１」がホールドされている場合は、液晶層１３には−Ｖb（＝Ｖdd−ＶcomＨ(Ｈ)＝(Ｖw−Ｖb)−Ｖw）が印加され、黒表示を行う。

このように、ＤＣ＋の場合は、第２のサンプルホールド部２４に「０」がホールドされているときには黒表示を、「１」がホールドされているときには白表示を行い、ＤＣ−の場合は、逆に、第２のサンプルホールド部２４に「０」がホールドされているときには白表示を、「１」がホールドされているときには黒表示を行うため、ＤＣ−の場合には第２サンプルホールド部２４にホールドするデータを反転する必要がある。

図３（Ｃ）は、中間／黒駆動時の極性反転時の動作を説明するための図を示す。前述したように、液晶表示装置では、液晶の焼き付き防止のため極性反転駆動（ＤＣバランス駆動）を行う必要がある。

図３（Ｃ）に示すように、画素電極電圧から共通電圧を差し引いた液晶印加電圧の極性が＋（ＤＣ＋）の場合、共通電圧ＶcomにはローレベルＶcomＬである−Ｖbを印加することによって、第２のサンプルホールド部２４に「０」がホールドされている場合は、液晶層１３にはＶb（＝Ｖss−ＶcomＬ＝０−（−Ｖb））が印加され、黒表示を行う。また、ＤＣ＋の場合、第２のサンプルホールド部２４に「１」がホールドされている場合は、液晶層１３にはＶm(＝Ｖdd(Ｌ)−ＶcomＬ＝(Ｖm−Ｖb)−（−Ｖb）)が印加され、中間表示を行う。

一方、画素電極電圧から共通電極電圧を差し引いた液晶印加電圧の極性が−（ＤＣ−）の場合、共通電圧ＶcomにはハイレベルＶcomＨとしてＶcomＨ(Ｌ)であるＶmを印加することによって、第２のサンプルホールド部２４に「０」がホールドされている場合は、液晶層１３には−Ｖm(＝Ｖss−ＶcomＨ(Ｌ)＝０−Ｖm)が印加され、中間表示を行う。また、ＤＣ−の場合、第２のサンプルホールド部２４に「１」がホールドされている場合は、液晶層１３には−Ｖb（＝Ｖdd(Ｌ)−ＶcomＨ(Ｌ)＝(Ｖm−Ｖb)−Ｖm）が印加され、黒表示を行う。

このように、ＤＣ＋の場合は、第２のサンプルホールド部２４に「０」がホールドされているときには黒表示を、「１」がホールドされているときには中間表示を行い、ＤＣ−の場合は、逆に、第２のサンプルホールド部２４に「０」がホールドされているときには中間表示を、「１」がホールドされているときには黒表示を行うため、図３（Ｂ）同様に、ＤＣ−の場合には第２サンプルホールド部２４にホールドするデータを反転する必要がある。

次に、第２の実施形態における液晶表示装置の構成について説明する。図１７において、図４に示した第１の実施形態における液晶表示装置の構成と異なる箇所は、共通電圧Vcomを印加する共通電圧選択部４３に加えてVcomH電圧選択部４３ａ（ハイレベル共通電圧選択部）を備えていることにある。また、画素電圧Ｖｄｄを印加するＶｄｄ電圧選択部４８を備えたことにある。さらに、駆動制御部４０を動作させるための駆動テーブル４１を設けたことにある。

次に、本実施の形態の液晶表示装置３０の構成及び動作について、図１７の要部のブロックの出力信号のビット数（階調表現）を説明する図１８等と共に説明する。図１７において、ルックアップテーブル部３１は、Ｎビットの映像信号データを入力信号として受け、Ｎより大きい（Ｍ＋Ｆ＋Ｄ）ビットのデータに変換する。ここで、Ｍは駆動階調数を２進数で表わしたときのビット数、Ｆはフレームレートコントロール部３３により補間されるビット数、Ｄは誤差拡散部３２により補間されるビット数を示す。なお、Ｍ，Ｆ，Ｄはそれぞれ自然数である。

図１８は、入力映像信号データのビット数Ｎが「８」、駆動階調数が「３１」の場合の例で、誤差拡散部３２にて補間されるビット数Ｄは「４」、フレームレートコントロール部３３にて補間されるビット数Ｆは「２」としている。また、駆動階調数を２進数で表わした場合のビット数Ｍは「５」としている。

ルックアップテーブル部３１は、１１ビットの出力が、任意の出力特性（例えばガンマ２.２）となるように予め調整されている。例えば、図１９の駆動階調テーブルにおける３１個の駆動階調（黒を含まない）のそれぞれの駆動による画像を図１に示した投影表示装置１０においてスクリーン１８に投影し、そのときのスクリーン１８上の照度を照度計等でそれぞれ測定しておく。それぞれの駆動階調間の照度を６ビット（Ｍ＋Ｄ＝６）（６４階調）で直線補間することによって、０〜１９８４（３１ｘ６４）の階調毎の照度データが予測される。ルックアップテーブル部３１は、それらの照度データから任意の出力特性（例えばガンマ２．２）となるような２５６個のデータを選び、予めルックアップテーブルとして保持しているものとする。

ルックアップテーブル部３１は、２５６ｘ１１ビット（すなわち、「２の８乗」階調ｘ（５＋２＋４）ビット）のルックアップテーブルを有している。ここで、「２の８乗」階調ｘ（５＋２＋４）ビットとは、「２のＮ乗」階調ｘ（Ｍ＋Ｆ＋Ｄ）ビットに対してＮ＝８、Ｍ＝５、Ｆ＝２、Ｄ＝４の値を代入したものに相当する。ルックアップテーブル部３１は、入力された８ビットの画像データを、１１ビットのデータに変換して出力する。

図１７に戻って説明する。誤差拡散部３２は、ルックアップテーブル部３１にて（Ｍ＋Ｆ＋Ｄ）ビットに変換された映像信号データの下位Ｄビットの情報を、誤差拡散法に従い周辺画素に拡散することによって、（Ｍ＋Ｆ）ビットのデータに変換する。図１８の例では、誤差拡散部３２は、ルックアップテーブル部３１にて変換された１１ビットのデータの下位４ビットの情報を周辺画素に拡散し、上位７ビットのデータに量子化して出力する。なお、この誤差拡散部３２の出力データは７ビットのデータに１ビットの桁上がり用ビットを含む。

この誤差拡散部３２の構成及び動作について、図２０と共に更に詳細に説明する。誤差拡散部３２は、１１ビットの映像信号データのある座標の画素の表示誤差を、図７と共に説明したように周辺の画素に拡散するとともに、周辺の画素から拡散された誤差に加算する。すなわち、図２０において、入力された１１ビットの映像信号データは、まず、誤差バッファ３２１から読み出された周辺の画素から拡散された誤差と加算部３２２において加算される。加算部３２２は、加算の際に桁上がりを考慮して、最上位に加算後の１１ビットのデータに１ビットの桁上がり用ビットを付加した１２ビットのデータを生成する。図２０において加算器３２２後の１１ビットデータに桁上がりビット０を追加＃続いて、加算部３２２から出力された加算後の映像信号データは、上位の８ビットと下位の４ビットに分割され、上位８ビットは加算部３２４に供給され、下位４ビットはスレッショルド比較部３２３に供給される。

分割された下位の４ビットの値を以下に示す。右側の値は表示誤差である。

下位４ビット 表示誤差
００００ ０
０００１ ＋１
００１０ ＋２
００１１ ＋３
０１００ ＋４
０１０１ ＋５
０１１０ ＋６
０１１１ ＋７
１０００ −７
１００１ −６
１０１０ −５
１０１１ −４
１１００ −３
１１０１ −２
１１１０ −１
１１１１ ０
スレッショルド比較部３２３は、分割された下位４ビットの値に対応する表示誤差を、誤差バッファ３２１へ供給して図７に従い周辺の画素に誤差を拡散しそれ以前の表示誤差に加算して保持させる。また、スレッショルド比較部３２３は、分割された下位４ビットの値に対してスレッショルド比較を行い、分割された下位４ビットの値が「１０００」より大きい場合（上記の表における４ビットの値が「１０００」である行以降の行で示した負の表示誤差を示す値）、加算部３２４に「１」を出力して分割された上位８ビットの値に「１」を加算する。加算部３２４は、８ビットのデータを生成し、誤差拡散部３２による誤差拡散後のデータとして出力する。

図１８の例では、フレームレートコントロール部３３は、誤差拡散部２３から出力された８ビットの誤差拡散後の映像信号データの下位２ビットの情報と、表示エリアでの対象画素の位置情報及びフレームカウンタ情報とより、フレームレートコントロールテーブルから０／１の値を導き、入力された８ビットの誤差拡散後の映像信号データから分離された上位６ビットの値に加算する。

このフレームレートコントロール部３３の構成及び動作について、図２１及び図１０と共に更に詳細に説明する。図２１において、フレームレートコントロール部３３は、入力された８ビットの誤差拡散後の映像信号データを、まず、上位６ビットと下位２ビットに分割し、上位６ビットのデータは加算部３３１に供給し、下位２ビットのデータはフレームレートコントロールテーブル部３３２に供給する。

加算部３３１は、フレーレートコントロールテーブル部３３２にて特定された"０"か"１"の値を、入力された８ビットの誤差拡散後の映像信号データの上位６ビットのデータに加算し、加算後の６ビットのデータをフレームレートコントロール部３３の出力データとして出力する。

図１７及び図１８に示すリミッタ部３４は、フレームレートコントロール部３３から出力された６ビットデータを、駆動階調の最大値である例えば「３１」に値を制限し、その制限後の５ビットデータをサブフレームデータ変換部３６へ出力する。ここで、誤差拡散部３２、フレームレートコントロール部３３及びリミッタ部３４は、図１７に示したようにディザリング処理部３５を構成しており、上記の動作によりルックアップテーブル部３１から供給される階調補間後の１１ビットの映像信号データに対して、時間方向あるいは空間方向に視覚心理演算を施す、所謂ディザリング処理を施して階調を補間した５ビットのデータを生成する。これにより、画質の向上を実現できる。

図１７に示すサブフレームデータ変換部３６は、駆動階調テーブル３７を使用して、リミッタ部３４から出力された５ビットデータを、例えば図５に示すように最大階調「３１」を示す１６ビットのデータに変換する。この１６ビットのデータは、１フレーム期間を１６分割した表示期間をそれぞれ有する１６個のサブフレームのうち、ビット位置に対応して割り当てられたサブフレームにおいて対象画素が表示するか否かを示す１ビットのサブフレームデータが１６個からなるデータである。

図１９は、サブフレームデータ変換部３６で用いる駆動階調テーブル３７の一具体例を示す。図１９において、横軸がサブフレームＳＦ１〜ＳＦ１６のそれぞれにおけるデータ値（１のとき駆動期間、０のときプランキング期間）を示し、縦軸が階調を示す。縦軸の階調は、フレームレートコントロール部３３で生成され、リミッタ部３４で駆動階調の最大値である「３１」に制限された階調を示す。図１９に示す駆動階調テーブル３７は、映像信号の１フレームをそれぞれ１フレーム期間よりも短い表示期間を持つ１６個のサブフレームＳＦ１〜ＳＦ１６に分割して、階調０から階調３１までの３２階調表示を行う場合の駆動階調テーブル３７を示す。ＳＦ１〜ＳＦ１６は１フレーム内のサブフレームの順番を示している。

図１９に示すように、駆動階調テーブル３７は、重み付けが"１"のＳＦ１と、重み付けが"２"のＳＦ２〜ＳＦ１６に分かれていて、重み付けが異なったサブフレームの組み合わせにより階調を表現し、ＳＦ２からＳＦ１６に関しては、表示する階調が増えると駆動するサブフレームがＳＦ２から順に増えていくように設定されている。例えば、階調が「６」の場合は、サブフレームＳＦ２からＳＦ４までの３サブフレームで駆動され、サブフレームＳＦ１とＳＦ５〜ＳＦ１６の１３サブフレームでは駆動されない。また、階調が「７」の場合は、サブフレームＳＦ１からＳＦ４までの４サブフレームで駆動され、サブフレームＳＦ５〜ＳＦ１６の１２サブフレームでは駆動されない。最大階調の「３１」では全てのサブフレームＳＦ１〜ＳＦ１６が駆動される。言い換えると、階調の数が増えるに従い、階調が奇数の場合だけＳＦ１が駆動状態となり、ＳＦ２以降は駆動状態となるサブフレームが時間的に後方に増えていく。

サブフレームデータ変換部３６は、ディザリング処理部３５から供給される５ビットデータが示す階調に対応して、各サブフレームＳＦ１〜ＳＦ１６それぞれにおける１ビットのサブフレームデータを図１９に示した駆動階調テーブルを用いて取得して、全部で１６ビットのデータをメモリ制御部３８へ出力する。例えば、ディザリング処理を施された５ビットのデータが、［００１１１］である場合、サブフレームデータ変換部３６は、その５ビット入力データを図１９のサブフレーム変換テーブルを参照して、ＳＦ１〜ＳＦ１６のそれぞれにおいて駆動するか否かを示す、全部で１６ビットのデータ［１１１１００００００００００００］に変換する。１６ビットデータの先頭のビットから４番目のビットまでの「１」は、ＳＦ１〜ＳＦ４で駆動することを意味し、５番目から１６番目のビットまでの「０」は、ＳＦ５〜ＳＦ１５では駆動しないことを意味する。

再び図１７に戻って説明する。駆動制御部４０は、ルックアップテーブル部３１に供給される映像信号データの垂直同期信号VSYNC及び水平同期信号HSYNCが供給され、これらの同期信号に同期してサブフレーム毎の処理のタイミング等を制御しており、駆動テーブル４１に従って、メモリ制御部へ制御信号CTLを、データ反転部４２へデータ反転信号を、共通電圧選択部４３へ極性反転信号を、ＶｃｏｍＨ電圧選択部４３ａとＶｄｄ電圧選択部４８へ白／中間電圧選択信号を、また、ソースドライバ４４及びゲートドライバ４５の制御を行う。

メモリ制御部３８は、サブフレームデータ変換部３６から供給される、例えば１６個のサブフレームデータを２つのフレームバッファ３９Ａ及び３９Ｂに供給する。フレームバッファ３９Ａ及び３９Ｂはダブルバッファの構造になっており、一方のフレームバッファがサブフレームデータを格納中は、他方のフレームバッファに格納されているサブフレームデータが、駆動制御部４０からの制御信号CTLに従い、メモリ制御部３８を経由して転送され、次のフレームでは、前フレーム期間中に格納された一方のフレームバッファのサブフレームデータが、駆動制御部４０からの制御信号CTLに従い、メモリ制御部３８を経由して転送され、かつ、他方のフレームバッファにはサブフレームデータ変換部３６からのサブフレームデータが格納される動作を、交互に行う。

データ反転部４２は、メモリ制御部３８を経由して転送されたサブフレームデータを、駆動制御部４０からのデータ反転信号に従い、データ反転信号がハイレベルの場合は、入力サブフレームデータをデータ反転（「０」の場合は「１」に、「１」の場合は「０」に反転）し、ソースドライバ４４に供給する。

ソースドライバ４４は、同じサブフレームにおける１ライン分の画素の１ビットのサブフレームデータをデータ反転部４２より受け取る毎に画像表示部４６の対応する画素の画素回路１５へ列データ線Ｄ0〜Ｄnを用いて同時に転送する。この時、ゲートドライバ４５は、駆動制御部４０からの垂直スタート信号（ＶＳＴ）／垂直シフトクロック信号（ＶＣＫ）により指定された行ｙの行選択線Ｗyをアクティブにし、指定された行ｙの全ての列の（ｎ＋１）個の画素を選択する。選択された行ｙの各画素の画素回路１５は、その第１のスイッチング部２１がアクティブとされ、ソースドライバ４４から列データ線Ｄ0〜Ｄnを介して並列に入力される１ライン分の（ｎ＋１）個のサブフレームデータのうち、接続された列データ線を介して供給されるサブフレームデータをサンプリングして第１のサンプルホールド部２２に画素別にホールドする。

ＶｃｏｍＨ電圧選択部４３ａ及びＶｄｄ電圧選択部（電源電圧選択部）４８は、駆動制御部４０からの白／中間電圧選択信号に従い、白電圧選択信号の場合、ＶｃｏｍＨ電圧選択部４３ａはＶｃｏｍＨＨを選択しＶｃｏｍＨとして出力し、Ｖｄｄ電圧選択部４８はＶｄｄＨ（ハイレベル）を選択しＶｄｄとして出力する。中間電圧選択信号の場合、ＶｃｏｍＨ電圧選択部４３ａはＶｃｏｍＨＬを選択しＶｃｏｍＨとして出力し、Ｖｄｄ電圧選択部４８はＶｄｄＬ（ローレベル）を選択しＶｄｄとして出力する。

共通電圧選択部４３は、駆動制御部４０からの極性反転信号に従い、前述したように画素２０の液晶素子ＬＣへの印加電圧の極性が＋の期間はローレベルＶcomＬを選択し、極性が−の期間はハイレベルＶcomＨの共通電圧Ｖcomを選択して全ての画素２０の共通電極１４へ出力する。

次に、第２の実施形態における液晶表示装置３０の駆動パターンについて説明する。

図２２は、駆動制御部４０に保持してある駆動テーブル４１の一例を示す。図２２は、１フレーム期間のサブフレーム数が１６個、ＳＦ１の重み付け"１"、ＳＦ２〜ＳＦ１６の重み付け"２"、リフレッシュレート６０Ｈｚで１フレーム期間１６．６６７［ｍｓ］の場合の駆動テーブルを示している。また、図２２（Ａ）から（Ｆ）までは偶数フレームのための駆動テーブルを表し、図２２（Ｋ）から（Ｐ）までは奇数フレームのための駆動テーブルを表している。

図２２（Ａ）及び（Ｋ）は、駆動サブフレーム順を表しており、上から順番に駆動されるサブフレームを表している。図２２（Ｂ）及び（Ｌ）は、図１７のメモリ制御部３８によりフレームバッファ３９Ａあるいは３９Ｂから読み出され、データ反転部４２を経由して、画像表示部４６に転送されるサブフレームデータを表しており、ＳＦ１からＳＦ１６まで順番に転送される。

図２２（Ｃ）及び（Ｍ）は、各サブフレーム毎の駆動期間を表しており、１フレーム期間を１６等分した１０４１［ｕｓ］が設定される。図２２（Ｄ）及び（Ｎ）は、駆動制御部４０よりデータ反転部４２に出力されるデータ反転信号を表しており、偶数フレームは"０"から、奇数フレームは"１"から交互に設定される。

図２２（Ｅ）及び（Ｏ）は、駆動制御部４０より共通電圧選択部４３に出力され極性反転信号を表しており、データ反転信号の１サブフレーム期間遅れた値が設定され、先頭のサブフレーム期間の場合、偶数フレームの場合は奇数フレームの一番最後のデータ反転信号の、奇数フレームの場合は偶数フレームの一番最後のデータ反転信号の値が設定される。同図（Ｆ）及び（Ｐ）は、駆動制御部４０よりＶｃｏｍＨ電圧選択部４３ａ及びＶｄｄ電圧選択部４８に出力される白／中間電圧選択信号を表しており、ＳＦ１が駆動される駆動順番２だけ"１"が設定される。

また、図２２（Ｇ）から（Ｊ）までと（Ｑ）から（Ｔ）までは、駆動テーブルに直接必要となる情報ではないが、図２２（Ｇ）及び（Ｑ）は、実際に液晶が駆動されるサブフレームを表しており、先頭は前フレームの一番最後に転送されたＳＦ１６が駆動され、その後、ＳＦ１からＳＦ１５までが順番に駆動される。図２２（Ｈ）及び（Ｒ）は、共通電圧選択部４３の出力を表し、図２２（Ｉ）及び（Ｓ）は、ＶｃｏｍＨ電圧選択部４３ａの出力を表し、図２２（Ｊ）及び（Ｓ）は、Ｖｄｄ電圧選択部４８の出力を表している。

このように、本実施の形態の液晶表示装置３０では、同じフレームでは、サブフレーム毎に駆動極性を反転して、液晶素子ＬＣを交流駆動するようにしているため、これにより液晶層１３の焼き付きを防止でき、更にはフレーム毎にも駆動極性を反転しているので、より一層、焼き付き防止を効果的に行うことができる。

次に、本実施の形態の液晶表示装置３０の動作について、図２３のタイミングチャートを併せ参照して説明する。

次に、本実施の形態の液晶表示装置３０の動作について、図２３のタイミングチャートを併せ参照して説明する。

駆動制御部４０は、供給される垂直同期信号Vsyncが図２３（Ａ）に示すように時刻Ｔ０でアクティブになると、図２２（Ｂ）に従い、データ転送部４１を介してメモリ制御部３８を制御してサブフレームバッファ３９Ａ又は３９ＢからサブフレームＳＦ１のサブフレームデータを画素単位に順次に出力させると共に、図２２（Ｄ）に従い、データ反転信号を生成してデータ反転部４２へ出力し、図２２（Ｅ）に従い、極性反転信号を生成して共通電圧選択部４３へ出力し、図２２（Ｆ）に従い、白／中間駆動信号を生成しＶｃｏｍＨ電圧選択部４３ａ及びＶｄｄ電圧選択部４８へ出力する。ここで、時刻Ｔ０以降の１フレームが偶数フレームであるものとすると、駆動制御部４０は図２２と共に説明したように、図２３（Ｂ）、（Ｃ）、（Ｄ）に示すように、時刻Ｔ０から時刻Ｔ２までの１サブフレーム期間（転送期間ＷＣ）、ローレベルのデータ反転信号、極性反転信号、白／中間駆動信号を出力する。

メモリ制御部３８はフレームバッファ３９Ａ又は３９Ｂから指定したサブフレームＳＦ１のサブフレームデータを受け取り、データ反転部４２へ転送する。データ反転部４２はこの時供給されているデータ反転信号がローレベルであるので、サブフレームＳＦ１のサブフレームデータをデータ反転せずそのままソースドライバ４４へ出力する。

図２３（Ｅ）は、データ転送部４１から出力される或る座標（ｘ，ｙ）位置の画素における反転処理前の１ビットのサブフレームデータを示し、同図（Ｈ）は、データ反転処理部４２で反転処理されてソースドライバ４４へ供給される或る座標（ｘ，ｙ）位置の画素のサブフレームデータを示す。

なお、ここではデータ転送部４１から出力される或る座標（ｘ，ｙ）位置の画素のＳＦ１〜ＳＦ１６のサブフレームデータは、１フレーム期間内で図２３（Ｅ）に示すように［１１１１１１１１１１１１００００］のように変化するものとすると、データ反転信号は同図（Ｂ）に示すようにサブフレーム毎に反転し、［１０１０１０１０１０１０１０１０］であるから、データ反転部４２でデータ反転処理されてソースドライバ４４に転送される当該画素のデータは同図（Ｈ）に示すように［１０１０１０１０１０１００１０１］となる。

ソースドライバ４４は、１ライン分のＳＦ１のサブフレームデータを格納する毎に、画像表示部４６の対応する画素の画素回路１５へ列データ線Ｄ0〜Ｄnを用いて同時に転送する。この時、ゲートドライバ４５は、駆動制御部４０からの垂直スタート信号（ＶＳＴ）／垂直シフトクロック信号（ＶＣＫ）により指定された行ｙの行選択線Ｗyに行選択信号を供給してアクティブにし、指定された行ｙの全ての列の（ｎ＋１）個の画素を選択する。

選択された行ｙの各画素の画素回路１５は、その第１のスイッチング部２１がアクティブとされ、ソースドライバ４４から列データ線Ｄ0〜Ｄnを介して並列に入力される１ライン分の（ｎ＋１）個のＳＦ１のサブフレームデータのうち、接続された列データ線を介して供給されるサブフレームデータをサンプリングして第１のサンプルホールド部２２に画素別にホールドする。図２３（Ｇ）は、或る指定された行ｙの行選択線Ｗyに時刻Ｔ１で供給される行選択信号を示し、同図（Ｊ）は或る座標（ｘ，ｙ）位置の画素の画素回路１５内の第１のサンプルホールド部２２にホールドされたデータを示す。

上記の動作が１ライン単位で繰り返されて、図２３（Ｆ）にＳＦ１で模式的に示す時刻Ｔ０から時刻Ｔ２までの転送期間ＷＣ内で、サブフレームＳＦ１のすべてのサブフレームデータの画像表示部４６のすべての画素回路１５へのデータ転送が完了すると、駆動制御部４０は時刻Ｔ２で共通転送線Ｔに図２３（Ｋ）に示すようにハイレベルの共通転送信号を出力して画像表示部４６のすべての画素回路１５に同時に供給する。これにより、画像表示部４６のすべての画素回路１５内の第２のスイッチング部２３は同時にアクティブとされ、画像表示部４６のすべての画素回路１５内の第１のサンプルホールド部２２にホールドされていたサブフレームＳＦ１のサブフレームデータが、第２のサンプルホールド部２４に同時に転送されてホールドされる。図２３（Ｌ）は或る座標（ｘ，ｙ）位置の画素の画素回路１５内の第２のサンプルホールド部２４にホールドされたデータを示す。第２のサンプルホールド部２４にホールドされたサブフレームＳＦ１のサブフレームデータは、画素回路１５に接続されている対応する画素電極１２に画素電圧として印加されて液晶素子ＬＣを駆動する。

続いて、駆動制御部４０は、時刻Ｔ２から時刻Ｔ３までの１サブフレーム期間で、データ転送部４１を介してメモリ制御部３８を制御してフレームバッファ３９Ａ又は３９Ｂから次のサブフレームＳＦ２のサブフレームデータを画素単位に順次に出力させると共に、図２３（Ｂ）に示すようにハイレベルのデータ反転信号を生成してデータ反転部４２へそれぞれ出力する。データ反転部４２はこの時供給されているデータ反転信号がハイレベルであるので、サブフレームＳＦ２のサブフレームデータをデータ反転しソースドライバ４４へ出力する。また、図２３（Ｄ）に示すようにハイレベルの白／中間駆動信号を生成し、ＶｃｏｍＨ電圧選択部４３ａ及びＶｄｄ電圧選択部４８へ出力する。また図２３（Ｃ）に示すようにローレベルの極性反転信号を生成し、共通電圧選択部４３へ出力する。

そして、上記の時刻Ｔ０から時刻Ｔ２までの動作と同様にして図２３（Ｆ）にＳＦ２で模式的に示す時刻Ｔ２から時刻Ｔ３までの転送期間ＷＣ内で、サブフレームＳＦ２のすべてのサブフレームデータの画像表示部４６のすべての画素回路１５への１ライン単位でのデータ書き込みが行われる。上記のデータ書き込みが完了すると、駆動制御部４０は時刻Ｔ３で共通転送線Ｔに図２３（Ｋ）に示すようにハイレベルの共通転送信号を出力して画像表示部４６のすべての画素回路１５に同時に供給する。これにより、画像表示部４６のすべての画素回路１５内の第２のスイッチング部２３は同時にアクティブとされ、画像表示部４６のすべての画素回路１５内の第１のサンプルホールド部２２にホールドされていたサブフレームＳＦ２のサブフレームデータが、第２のサンプルホールド部２４に同時に転送されて更新保持される。

ここで、時刻Ｔ２から時刻Ｔ３直前までの１サブフレーム期間では、第２のサンプルホールド部２４にはサブフレームＳＦ１のサブフレームデータが保持されて、画素回路１５に接続されている対応する画素電極１２に画素電圧として印加されている。一方、上記の時刻Ｔ２から時刻Ｔ３までの１サブフレーム期間では、ローレベルの極性反転信号により、図２３（Ｍ）に示すようなローレベルＶcomＬ（＝−Ｖｂ）の共通電圧Ｖcomが共通電極１４に印加される。また、ハイレベルの白／中間駆動信号により、図２３（Ｉ）に示すようなＶｄｄＬ（ローレベル）が電源電圧としてサンプルホールド部２に印加される。

従って、この時刻Ｔ２から時刻Ｔ３直前までの１サブフレーム期間において、或る画素回路１５内の第２のサンプルホールド部２４にＳＦ１のサブフレームデータとして"１"の値が格納されて、その画素電極１２に図２３（Ｌ）に示すように"１"の値のデータに対応したＶddＬ（Ｖｍ−Ｖｂ）電圧が印加されたものとすると、その画素の液晶層１３には図２３（Ｎ）に示すように、ＧＮＤ電圧よりも高いプラス電圧＋Ｖｍが印加されるため、その画素は図３と共に説明したように中間表示を行う。すなわち、この時刻Ｔ２から時刻Ｔ３直前までの１サブフレーム期間は、図２３（Ｏ）に「ＳＦ１ＤＣ＋駆動」として模式的に示すように、サブフレームＳＦ１の極性＋のＤＣバランス駆動が行われる。

続いて、駆動制御部４０は、時刻Ｔ３から時刻Ｔ４までの１サブフレーム期間で、制御信号CTLによりメモリ制御部３８を制御してフレームバッファ３９Ａ又は３９Ｂから次のサブフレームＳＦ３のサブフレームデータを画素単位に順次に出力させると共に、図２３（Ｃ）に示すようにハイレベルの極性反転信号を生成して共通電圧選択部４３へ出力し、図２３（Ｂ）に示すようにローレベルのデータ反転信号を生成しでデータ反転部４２へ出力する。また、図２３（Ｄ）に示すようにローレベルの白／中間駆動信号を生成してＶｃｏｍＨ電圧選択部４３ａ及びＶｄｄ電圧選択部４８へ出力する。

そして、上記の時刻Ｔ２から時刻Ｔ３までの動作と同様にして図２３（Ｆ）にＳＦ３で模式的に示す時刻Ｔ３から時刻Ｔ４までの転送期間ＷＣ内で、サブフレームＳＦ３のすべてのサブフレームデータの画像表示部４６のすべての画素回路１５への１ライン単位でのデータ書き込みが行われる。上記のデータ書き込みが完了すると、駆動制御部４０は時刻Ｔ４で共通転送線Ｔに図２３（Ｋ）に示すようにハイレベルの共通転送信号を出力して画像表示部４６のすべての画素回路１５に同時に供給する。これにより、画像表示部４６のすべての画素回路１５内の第２のスイッチング部２３は同時にアクティブとされ、画像表示部４６のすべての画素回路１５内の第１のサンプルホールド部２２にホールドされていたサブフレームＳＦ３のサブフレームデータが、第２のサンプルホールド部２４に同時に転送されて更新保持される。

一方、上記の時刻Ｔ３から時刻Ｔ４までの１サブフレーム期間では、ハイレベルの極性反転信号及びローレベルの白／中間駆動信号により、図２３（Ｍ）に示すようなハイレベルＶcomＨ（＝Ｖｗ）の共通電圧Ｖcomが共通電極１４に印加される。また、ローレベルの白／中間駆動信号により、図２３（Ｉ）に示すようなＶｄｄＨ（ハイレベル）が電源電圧としてサンプルホールド部２に印加される。

ここで、時刻Ｔ３から時刻Ｔ４直前までの１サブフレーム期間では、第２のサンプルホールド部２４にはサブフレームＳＦ２のサブフレームデータが保持されて、画素回路１５に接続されている対応する画素電極１２に画素電圧として印加されている。従って、画素回路１５内の第２のサンプルホールド部２４にＳＦ２のサブフレームデータとして"０"の値が格納されていた場合は、その画素回路１５内の第２のサンプルホールド部２４には時刻Ｔ３から時刻Ｔ４直前までの１サブフレーム期間において、ＳＦ２のサブフレームデータとして"０"の値が格納されるため、その画素電極１２に図２３（Ｌ）に示すように"０"の値のデータに対応したＶss（＝ＧＮＤ）電圧が印加される。その結果、画素の液晶層１３には図２３（Ｎ）に示すように、ＧＮＤ電圧よりも低いマイナス電圧−Ｖwが印加されるため、その画素は図３と共に説明したように白表示を行う。

すなわち、この時刻Ｔ３から時刻Ｔ４直前までの１サブフレーム期間は、図２３（Ｏ）に「ＳＦ２ＤＣ−駆動」として示すように、サブフレームＳＦ２の極性−のＤＣバランス駆動が行われる。

以下、上記と同様にして、図２３（Ｏ）に模式的に示すように、極性−のＤＣバランス駆動と極性＋のＤＣバランス駆動とがサブフレーム毎に交互に行われる。この結果、本実施の形態によれば、各画素回路１５内の液晶素子ＬＣの液晶層１３はサブフレーム単位で交互に極性反転した電圧が印加されて交流駆動されるため、焼き付きを防止することができる。なお、図１６と共に説明したが、極性−のＤＣバランス駆動期間では、画素電極１２に印加されるサブフレームデータが"０"の場合は白表示期間となり、"１"の場合は黒表示期間となる。また、極性＋のＤＣバランス駆動期間では、画素電極１２に印加されるサブフレームデータが"０"の場合は黒表示期間となり、"１"の場合は白表示期間となる。

このように、サブフレームＳＦ１の場合は期間（時刻Ｔ０から時刻Ｔ２まで）がデータ転送期間となり、駆動期間は１サブフレーム期間遅れて時刻Ｔ２から時刻Ｔ３までの期間となる。このため、ＳＦ１からＳＦ１６までのすべてのサブフレームのサブフレームデータの転送期間は時刻Ｔ０から時刻Ｔ５までの期間となり、駆動期間は時刻Ｔ２から時刻Ｔ６までの期間となる。時刻Ｔ６は時刻Ｔ５より１サブフレーム期間後の時刻である。図２３（Ｎ）に示す期間（時刻Ｔ２から時刻Ｔ６まで）での画素液晶への印加電圧を見ると、サブフレームＳＦ１が中間表示、ＳＦ２からＳＦ１２までが白表示期間、サブフレームＳＦ１３からＳＦ１６までが黒表示期間となり、図２３（Ｅ）に示した反転処理前のデータと一致する。

このように、第２の実施形態においては、駆動制御部４０を動作させるための駆動テーブル４１を設け、駆動制御部４０によって動作する、VcomH電圧選択部４３ａ（ハイレベル共通電圧選択部）およびＶｄｄ電圧選択部４８を備えたため、ディザリング処理部３５によって生成される駆動階調をさらに約２倍にすることができる。このために、低コストでさらに高解像度あるいは高画質な表示を行うことができる。

１０ 投射表示装置
１１ 反射型液晶表示素子
１２、１２ａ、１２ｂ 画素電極
１３ 液晶層
１４ 共通電極
１５ 画素回路
２０、ＰＡ、ＰＢ 画素
２１ 第１のスイッチング部
２２ 第１のサンプルホールド回路
２３ 第２のスイッチング部
２４ 第２のサンプルホールド回路
３０ 液晶表示装置
３１ ルックアップテーブル部
３２ 誤差拡散部
３３ フレームレートコントロール部
３４ リミッタ部
３５ ディザリング処理部
３６ サブフレームデータ変換部
３７ 駆動階調テーブル
３８ メモリ制御部
３９Ａ、３９Ｂ フレームバッファ
４０ 駆動制御部
４１ データ転送部
４２ データ反転部
４３ 共通電圧制御部
４３ａ ＶｃｏｍＨ電圧選択部
４４ ソースドライバ
４５ ゲートドライバ
４６ 画像表示部
４８ Ｖｄｄ電圧選択部
５２ 電界
５３ 横方向電界
３２１ 誤差バッファ
３２２、３２４、３３１ 加算部
３２３ スレッショルド比較部
３３２ フレームレートコントロールテーブル部
ＬＣ 液晶素子

Claims (7)

1. 複数の列データ線と複数の行選択線とが交差する各交差部に配置されると共に共通信号線に共通に接続された、それぞれ液晶素子を備える複数の画素からなる画像表示部と、
   供給される映像信号データに対して、時間方向又は空間方向にディザリング処理を行って所定ビット数に丸めたディザリング処理後データを出力するディザリング処理部と、 前記映像信号データの各フレームを前記映像信号データの１フレーム期間より短い表示期間をもつ複数のサブフレームで構成するため、前記ディザリング処理後データから駆動階調テーブルに基づいて前記ディザリング処理後データの各画素値に対応した値の前記複数のサブフレームそれぞれのサブフレームデータを生成するサブフレームデータ生成部と、
   前記サブフレームデータをサブフレーム期間毎に極性反転するデータ反転部と、
   １水平走査期間毎に行選択信号を前記複数の行選択線に順次に供給し、かつ、１フレーム期間で前記複数の行選択線の全てに前記行選択信号を供給して、前記画像表示部の全ての前記複数の画素をライン単位の画素毎に順次に選択すると共に、１ラインの各画素の前記データ反転部から出力されたサブフレームデータを１ラインの画素単位に前記複数の列データ線に供給することを繰り返して、前記画像表示部の全ての前記複数の画素に、前記データ反転部から出力された前記サブフレームデータを供給した後に、前記共通信号線に共通信号を供給する画像表示駆動部と、
   前記データ反転部による極性反転に同期して、前記サブフレーム期間毎にハイレベルの共通電圧とローレベルの共通電圧とを交互に選択して前記液晶素子の共通電極に印加する共通電圧選択部と、
   を備え、前記複数の画素はそれぞれ、
   前記共通電極と画素電極との間に液晶層が封入された液晶素子と、
   前記行選択線を介して前記行選択信号が供給されたときに、前記画像表示部により前記列データ線を介して供給される前記データ反転部から出力されたサブフレームデータをサンプリング保持する第１の保持手段と、
   前記共通信号線を介して前記共通信号が供給されたときに、前記第１の保持手段に保持されている前記サブフレームデータを転送する転送手段と、
   前記転送手段により転送された前記サブフレームデータを保持して、前記画素電極に画素電圧として印加する第２の保持手段と、
   を有し、
   前記ディザリング処理部は、
   供給される前記映像信号データの対象画素の下位Ｄビット（Ｄは自然数）の情報を、誤差拡散法に従い前記対象画素の周辺画素に拡散することにより生成した（Ｍ＋Ｆ）ビット（Ｍは１フレームを構成するサブフレーム数を２進数で表わした値、Ｆは自然数）に、１ビットの桁上がり用ビットを最上位に付加したデータに変換する誤差拡散部と、
   前記誤差拡散部から出力された前記（Ｍ＋Ｆ＋１）ビットのデータの下位Ｆビットの値と、表示エリアでの画素の位置情報及びフレームのカウント情報とから、フレームレートコントロールテーブルを用いて導いた０又は１の値を前記（Ｍ＋Ｆ＋１）ビットのデータの上位（Ｍ＋１）ビットに加算して、フレームレートコントロールされた（Ｍ＋１）ビットのデータを出力するフレームレートコントロール部と、
   前記フレームレートコントロール部から出力されたデータの値を、駆動階調の最大値に制限したＭビットのデータを生成して出力するリミッタ部と
   から構成される
   ことを特徴とする液晶表示装置。
2. 前記データ反転部は、前記サブフレームデータに対するデータ反転の順番を１フレーム毎に切り替えることを特徴とする請求項１に記載の液晶表示装置。
3. 前記駆動階調テーブルは、１フレームを構成する前記複数のサブフレームの各サブフレーム毎に駆動期間かブランキング期間かを示す値が、表示する階調毎に割り当てられたテーブルであり、かつ、表示する階調が１増加する毎に駆動期間であるサブフレーム数が１個ずつ増加していくテーブルであることを特徴とする請求項１または２に記載の液晶表示装置。
4. 入力されるＮビットの映像信号データに対して逆ガンマ補正を行って前記Ｎビットより大なるビット数の映像信号データに変換し、その変換後のデータを前記ディザリング処理部に、前記供給される映像信号データとして出力するルックアップテーブル部を更に有することを特徴とする請求項１から請求項３のいずれか１項に記載の液晶表示装置。
5. 前記共通電圧選択部が選択する前記ハイレベルの共通電圧に対して、２種類の異なるハイレベルの共通電圧のうち任意の一方を選択するハイレベル共通電圧選択部をさらに備えることを特徴とする、
   請求項１から請求項４のいずれか１項に記載の液晶表示装置。
6. 前記画素電極に印加される前記画素電圧に対して、ハイレベルの画素電圧とローレベルの画素電圧を選択する電源電圧選択部をさらに備えることを特徴とする、
   請求項１から請求項５のいずれか１項に記載の液晶表示装置。
7. 複数の列データ線と複数の行選択線とが交差する各交差部に配置されると共に共通信号線に共通に接続された複数の画素からなる画像表示部の前記複数の画素がそれぞれ、
   共通電極と画素電極との間に液晶層が封入された液晶素子と、
   前記行選択線を介して前記行選択信号が供給されたときに、前記画像表示部により前記列データ線を介して供給されるデータ反転部から出力されたサブフレームデータをサンプリング保持する第１の保持手段と、
   前記共通信号線を介して前記共通信号が供給されたときに、前記第１の保持手段に保持されている前記サブフレームデータを転送する転送手段と、
   前記転送手段により転送された前記サブフレームデータを保持して、前記画素電極に画素電圧として印加する第２の保持手段と、
   を有する液晶表示装置に対して、
   供給される映像信号データに対して、供給される前記映像信号データの対象画素の下位Ｄビット（Ｄは自然数）の情報を、誤差拡散法に従い前記対象画素の周辺画素に拡散することにより生成した（Ｍ＋Ｆ）ビット（Ｍは１フレームを構成するサブフレーム数を２進数で表わした値、Ｆは自然数）に、１ビットの桁上がり用ビットを最上位に付加したデータに変換する誤差拡散処理し、前記（Ｍ＋Ｆ＋１）ビットのデータの下位Ｆビットの値と、表示エリアでの画素の位置情報及びフレームのカウント情報とから、フレームレートコントロールテーブルを用いて導いた０又は１の値を前記（Ｍ＋Ｆ＋１）ビットのデータの上位（Ｍ＋１）ビットに加算して、フレームレートコントロールされた（Ｍ＋１）ビットのデータを出力するフレームレートコントロール処理し、前記フレームレートコントロールされた（Ｍ＋１）ビットのデータの値を、駆動階調の最大値に制限したＭビットのデータを生成して出力するリミッタ処理する、ディザリング処理ステップと、
   前記映像信号データの各フレームを前記映像信号データの１フレーム期間より短い表示期間をもつ複数のサブフレームで構成するため、前記ディザリング処理後データから駆動階調テーブルに基づいて前記ディザリング処理後データの各画素値に対応した値の前記複数のサブフレームそれぞれのサブフレームデータを生成するサブフレームデータ生成ステップと、
   前記サブフレームデータをサブフレーム期間毎にデータ反転するデータ反転ステップと、
   １水平走査期間毎に行選択信号を前記複数の行選択線に順次に供給し、かつ、１フレーム期間で前記複数の行選択線の全てに前記行選択信号を供給して、前記画像表示部の全ての前記複数の画素をライン単位の画素毎に順次に選択すると共に、１ラインの各画素の前記データ反転ステップで処理されたサブフレームデータを１ラインの画素単位に前記複数の列データ線に供給することを繰り返して、前記画像表示部の全ての前記複数の画素に、前記データ反転ステップで処理された前記サブフレームデータを供給した後に、前記共通信号線に共通信号を供給する画像表示駆動ステップと、
   前記データ反転ステップによるデータ反転に同期して、前記サブフレーム期間毎にハイレベルの共通電圧とローレベルの共通電圧とを交互に選択して、前記画像表示駆動ステップで駆動されている前記液晶素子の前記共通電極に印加する共通電圧選択ステップと、
   を含むことを特徴とする液晶表示装置の駆動方法。
   

Images