JP5824921B2 - 液晶表示装置、液晶表示素子の駆動装置及び駆動方法 - Google Patents

Description

本発明は、液晶表示装置、液晶表示素子の駆動装置及びその駆動方法に係り、特に、デジタル化した映像信号を入力信号として、１フレームを複数のサブフレームに分割して画像表示する液晶表示装置、液晶表示素子の駆動方法及びその駆動方法に関する。

液晶表示装置に用いられる液晶表示素子の駆動方式には、画素に印加される電圧値が連続的なアナログ値であるアナログ方式と、画素に印加する電圧の大きさを２値とし、画像の輝度（階調）に対応して、印加電圧の時間幅を変えることにより、液晶の画素に印加する実効電圧値を制御するデジタル方式がある。デジタル方式の場合、画素に印加されるのは０か１の情報のみであるため、ノイズ等の外部要因により影響を受け難いという特徴がある。

デジタル方式においては、中間階調を得るために、サブフィールド法を用いるのが一般的である。サブフィールド法は、映像信号の１フィールド期間に駆動（発光）期間の相対比を異ならせた所定数のサブフィールドを用意し、表示する映像信号の階調に対応してサブフィールドを適宜選択して表示し、視聴者の視覚積分効果を利用して中間階調の表示を行うものである。

サブフィールド法は、静止画表示の場合には、良好な表示画像を得られるものの、動画像表示時に擬似輪郭が発生することが知られている。擬似輪郭を解決する方法として、画像のデータが変化しても、発光の重心の変化をできるだけ生じさせないサブフィールドの配置の方法が検討されている。
特許文献１には、上位のビットに相当する部分は等しい重み付けの複数サブフィールド、下位ビットに相当する部分をバイナリ重み付けの複数のサブフィールドとして、１フィールド中の中央部にバイナリ重み付けの複数のサブフィールドを配置し、上位ビットに相当する部分の複数のサブフィールドをそれぞれ２分割し、バイナリ重み付けの複数のサブフィールドの両側に配置したサブフィールド法が記載されている。

特開２００６−１７１６５１号公報

ところで、最近の画像表示装置における高解像度化、高コントラスト化等にともない、動画像表示時の擬似輪郭を一層低減が必要させることが必要であるが完全になくすことが難しく、疑似輪郭の解消が求められている。
そこで、本発明は、画質劣化の原因である動画擬似輪郭をほとんど発生させず、動画像でも高画質な液晶表示装置を提供することを目的とする。

本発明は、上述した従来の技術の課題を解決するため、Ｎ、Ｍ、Ｆ、Ｄを整数としたときに、ビット数Ｎの入力映像信号データを逆ガンマ補正および直線補間を行ってＮより大きい（Ｍ＋Ｆ＋Ｄ）ビットのデータに変換するルックアップテーブル部（２１）と、前記ルックアップテーブル部で処理された（Ｍ＋Ｆ＋Ｄ）ビットのデータを誤差拡散処理により（Ｍ＋Ｆ）ビットのデータに変換する誤差拡散部（２３）と、前記誤差拡散部で処理された（Ｍ＋Ｆ）ビットのデータをフレームレートコントロールテーブルにより特定された下位Ｆビットが“０”か“１”の値を上位Ｍビットのデータに加算して、Ｍビットのデータに変換するフレームレートコントロール部（２４）と、前記フレームレートコントロール部で処理されたＭビットのデータを用いるとともに、ステップビットパルスにより全サブフレームを構成し、駆動階調が１のとき任意のサブフレームが駆動状態となり、駆動階調が１増加する毎に駆動状態となるサブフレームが１個ずつ既に駆動状態となっているサブフレームの前または後に向かって増加していく駆動階調テーブル（２７）によりサブフレームデータを作成するサブフレームデータ変換部（２６）と、を備え、隣り合った画素間で駆動状態である画素からブランキング状態の画素への電界方向を定義した場合、前記フレームレートコントロールテーブルは、Ｆビット分のフレームにおいて平均された場合にすべての画素間で前記電界方向が打ち消し合うことを特徴とする液晶表示素子の駆動装置を提供する。

また、Ｎ、Ｍ、Ｆ、Ｄを整数としたときに、ビット数Ｎの入力映像信号データを直線補間してＮより大きい（Ｍ＋Ｆ＋Ｄ）ビットのデータに変換する信号変換部（２２）と、前記信号変換部で処理された（Ｍ＋Ｆ＋Ｄ）ビットのデータを誤差拡散処理により（Ｍ＋Ｆ）ビットのデータに変換する誤差拡散部（２３）と、前記誤差拡散部で処理された（Ｍ＋Ｆ）ビットのデータをフレームレートコントロールテーブルにより特定された下位Ｆビットが“０”か“１”の値を上位Ｍビットのデータに加算して、Ｍビットのデータに変換するフレームレートコントロール部（２４）と、前記誤差拡散部で処理されたＭビットのデータを用い、駆動階調が１のとき任意のサブフレームが駆動状態となり、駆動階調が１増加する毎に駆動状態となるサブフレームが１個ずつ既に駆動状態となっているサブフレームの前または後に向かって増加していくとともに、入力映像信号データに対する液晶の光出力が逆ガンマ特性となるようにサブフレーム毎の駆動期間を異ならせた駆動階調テーブル（２７）によりサブフレームデータを作成するサブフレームデータ変換部（２２）と、を備え、隣り合った画素間で駆動状態である画素からブランキング状態の画素への電界方向を定義した場合、前記フレームレートコントロールテーブルは、Ｆビット分のフレームにおいて平均された場合にすべての画素間で前記電界方向が打ち消し合うことを特徴とする液晶表示素子の駆動装置を提供する。

また、上記のうちいずれかの液晶表示素子の駆動装置と、前記駆動装置で駆動される液晶表示素子（６）と、前記液晶表示素子に照明光を入射させる照明光学系（１）と、前記液晶表示素子から射出された変調光を投射する投射レンズ（１１）と、を備えることを特徴とする液晶表示装置を提供する。

さらに、Ｎ、Ｍ、Ｆ、Ｄを整数としたときに、ビット数Ｎの入力映像信号データを逆ガンマ補正および直線補間を行ってＮより大きい（Ｍ＋Ｆ＋Ｄ）ビットのデータに変換する第１のステップと、前記第１のステップで処理された（Ｍ＋Ｆ＋Ｄ）ビットのデータを誤差拡散処理により（Ｍ＋Ｆ）ビットのデータに変換する第２のステップと、前記第２のステップで処理された（Ｍ＋Ｆ）ビットのデータをフレームレートコントロールテーブルにより特定された下位Ｆビットが“０”か“１”の値を上位Ｍビットのデータに加算して、隣り合った画素間で駆動状態である画素からブランキング状態の画素への電界方向を定義した場合、前記フレームレートコントロールテーブルは、Ｆビット分のフレームにおいて平均された場合にすべての画素間で前記電界方向が打ち消し合うようにＭビットのデータに変換する第３のステップと、上記第３のステップで処理されたＭビットのデータを用いるとともに、ステップビットパルスにより全サブフレームを構成し、駆動階調が１のとき任意のサブフレームが駆動状態となり、駆動階調が１増加する毎に駆動状態となるサブフレームが１個ずつ既に駆動状態となっているサブフレームの前または後に向かって増加していく駆動階調テーブル（２７）によりサブフレームデータを作成する第４のステップと、を含むことを特徴とする液晶表示素子の駆動方法を提供する。

また、Ｎ、Ｍ、Ｆ、Ｄを整数としたときに、ビット数Ｎの入力映像信号データを直線補間してＮより大きい（Ｍ＋Ｆ＋Ｄ）ビットのデータに変換する第１のステップと、前記第１のステップで処理された（Ｍ＋Ｆ＋Ｄ）ビットのデータを誤差拡散処理により（Ｍ＋Ｆ）ビットのデータに変換する第２のステップと、前記第２のステップで処理された（Ｍ＋Ｆ）ビットのデータをフレームレートコントロールテーブルにより特定された下位Ｆビットが“０”か“１”の値を上位Ｍビットのデータに加算して、隣り合った画素間で駆動状態である画素からブランキング状態の画素への電界方向を定義した場合、前記フレームレートコントロールテーブルは、Ｆビット分のフレームにおいて平均された場合にすべての画素間で前記電界方向が打ち消し合うようにＭビットのデータに変換する第３のステップと、上記第３のステップで処理されたＭビットのデータを用い、駆動階調が１のとき任意のサブフレームが駆動状態となり、駆動階調が１増加する毎に駆動状態となるサブフレームが１個ずつ既に駆動状態となっているサブフレームの前または後に向かって増加していくとともに、入力映像信号データに対する液晶の光出力が逆ガンマ特性となるようにサブフレーム毎の駆動期間を異ならせた駆動階調テーブル（２７）によりサブフレームデータを作成する第４のステップと、を含むことを特徴とする液晶表示素子の駆動方法を提供する。

また、上記のうちいずれかの液晶表示素子の駆動装置と、前記駆動装置で駆動される液晶表示素子（６）と、前記液晶表示素子に照明光を入射させる照明光学系（１）と、前記液晶表示素子から射出された変調光を投射する投射レンズ（１１）とを備え、前記液晶表示素子は個々に第１のサンプルホールド部（１６）と第２のサンプルホールド部（１９）を備え、前記第１のサンプルホールド部は所定のサブフレームに対するデータ転送期間に前記所定のサブフレームに対するデータを受け取って保持し、前記所定のサブフレームに対するデータ転送期間終了後、前記所定のサブフレームに対するデータを前記第２のサンプルホールド部に転送し、前記液晶表示素子は前記所定のサブフレームの次のサブフレームに対するデータ転送期間に前記第２のサンプルホールド部が保持するデータを元に前記所定のサブフレームの駆動を行う
ことを特徴とする液晶表示装置を提供する。

本発明によれば、画質劣化の原因である動画擬似輪郭をほとんど発生させず、動画像でも高画質な液晶表示装置を提供することができる。

反射型液晶表示素子を用いた液晶表示装置を示す概略構成図である。 デジタル駆動の反射型液晶表示素子における各画素の駆動回路構成を示す図である。 第１の実施形態における反射型液晶表示素子の入力電圧と出力光の強度との関係を示す図である。 本発明の第１の実施形態に係る駆動回路（駆動装置）を示すブロック図である。 第１の実施形態における階調表現を説明するための図である。 第１の実施形態における駆動パターンを示す図である。 第１の実施形態における駆動階調テーブルを示す図である。 第１の実施形態における誤差拡散図を示す図である。 第１の実施形態における誤差拡散フローを示す図である。 第１の実施形態におけるフレームレートコントロールフローを示す図である。 は第１の実施形態におけるフレームレートコントロールテーブルを示す図である。 従来のデジタル駆動での動画擬似輪郭の発生を説明するための図である。 第１の実施形態の液晶表示装置における動画擬似輪郭を説明するための図である。 第１の実施形形態における信号処理を示す図である。 第１の実施形態における反射型液晶表示素子の極性反転駆動を示す図である。 反射型液晶素子における横方向電界の発生メカニズムを説明する図である。 フレームレートコントロールにより、横方向電界が均等に分散されることを説明する図である。 第２の実施形態における駆動階調テーブルを示す図である。 第１の実施形態と第２の実施形態において、映像信号において高い階調と低い階調が交互に続くような場合を示す。 第３の実施形態における駆動階調テーブルを示す図である。 第３の実施形態における駆動階調テーブルを示す他の図の例である。 第４の実施形態に係る駆動回路（駆動装置）を示すブロック図である。 第４の実施の形態における駆動パターンの１例を示す図である。 第４の実施の形態における各サブフレーム毎の期間が変更されていることを説明した図である。 第４の実施の形態において、各サブフレーム期間を調節して、駆動階調毎の輝度がガンマ２．２の線上にあることを表している図である。 本発明の第５の実施形態に係るデジタル駆動の反射型液晶表示素子における各画素の駆動回路構成を示す図である。 本発明の第５の実施形態に係る駆動回路（駆動装置）を示すブロック図である。 第５の実施形態における駆動パターンを示す図である。 第５の実施形形態における信号処理を示す図である。

以下、本発明に係る画像表示装置及びその駆動方法について、添付図面を参照して説明する。本発明は、複数の画素がマトリクス状に配列された表示パネルを備えるＬＣＤ,ＰＤＰ，ＤＬＰの如くのパネル型画像表示装置に適用できるものであるが、以下では表示パネルとしてアクティブマトリクス型の反射型液晶表示素子を備えた投射型表示装置を例にして説明する。まず、投射型表示装置および反射型液晶表示素子の概略構成について説明する。

図１は、反射型液晶表示素子を用いた液晶表示装置を示す概略構成図である。液晶表示装置は、概略、反射型液晶表示素子６、偏光ビームスプリッタ５（以下、ＰＢＳという）、投射レンズ１１を含んで構成される。反射型液晶表示素子６は、対向電極（透明電極ともいう）１０と、画素電極８との間に液晶９が封止された構造を有する。

照明光学系１から射出したＳ偏光３とＰ偏光４を含む光２はＰＢＳ５に入射する。ＰＢＳ５にて偏光分離される。Ｓ偏光３はＰＢＳ５の偏光分離面で反射され、反射型液晶表示素子６側に進行する。Ｐ偏光はＰＢＳの偏光分離面を透過する。反射型液晶表示素子６の液晶９は、画素回路７によって画素電極８と対向電極１０の間に印加される電圧に応じて入射したＳ偏光を変調する。対向電極１０に入射したＳ偏光は、画素電極８で反射して対向電極１０から射出するまでの過程で変調を受け、Ｐ偏光とＳ偏光からなる光として対向電極１０から射出される。対向電極１０から射出された光は変調された光であるＰ偏光成分のみがＰＢＳ５を通過し、Ｓ偏光成分はＰＢＳ５で反射される。ＰＢＳ５を通過したＰ偏光は投射レンズ１１によって射出され、射出光１２はスクリーン１３上に投射されて画像が表示される。なお、後述する出力光の強度とは、スクリーン１３上で測定した出力光の照度をいう。

図２はデジタル駆動の反射型液晶表示素子６における各画素の駆動回路構成を示す図である。反射型液晶表示素子６の個々の画素は画素電極８と対向電極１０の間に液晶９がはさまれた構造になっている。破線で示した画素回路７は、サンプルホールド部１６と電圧選択回路１７からなる。サンプルホールド部１６はＳＲＡＭ構造のフリップフロップよりなる。サンプルホールド部１６は列データ線Ｄと行選択線Ｗとに接続されている。サンプルホールド部１６の出力は電圧選択回路１７へと接続されている。電圧選択回路１７はブランキング電圧線Ｖ０、駆動電圧線Ｖ１に接続されている。電圧選択回路１７は画素電極８へと接続され、画素電極８に所定の電圧を与える。対向電極１０の電圧の値は共通電圧Ｖｃｏｍと呼ばれている。

図３は以下の各の実施形態における反射型液晶表示素子６の入力電圧と出力光の強度との関係を示す図である。図３において、横軸は入力電圧であり、画素電極８と対向電極１０との間の電位差、すなわち液晶９の駆動電圧を示す。縦軸は、液晶９から射出される出力光の強度を示す。液晶９から射出される出力光の強度が大きくなり始める電圧が閾値電圧Ｖｔｈである。電圧が０（たとえば、画素電極８と対向電極がともにＧＮＤ）のときは、出力光の強度が少なく、黒状態（ブランキング電圧）であり、出力光が飽和し始める電圧が飽和電圧Ｖｗ（白レベルである。）である。

＜第１の実施形態＞
図４は本発明の第１の実施形態に係る駆動回路（駆動装置）を示すブロック図である。図５は第１の実施形態における階調表現を説明するための図である。図５は入力された映像信号データのビット数を８ビットとした場合における各プロセス部における階調表現の例を示している。図６は第１の実施形態における駆動パターンを示す図である。図７は第１の実施形態における駆動階調テーブルを示す図である。図８は第１の実施形態における誤差拡散フローを示す図である。図９は第１の実施形態における誤差拡散図を示す図である。図１０は第１の実施形態におけるフレームレートコントロールフローを示す図である。図１１は第１の実施形態におけるフレームレートコントロールテーブルを示す図である。

図４において、Ｎビットの入力された映像信号データは、ルックアップテーブル部２１にて、Ｎより大きい（Ｍ＋Ｆ＋Ｄ）ビットのデータに変換される。ここで、Ｍはサブフレーム数を２進数で表したときのビット数、Ｄは誤差拡散処理部２３により補間されるビット数、Ｆはフレームレートコントロール部２４により補間されるビット数を表している。なおＮ、Ｍ、Ｆ、Ｄは整数である。

図５の例では、入力された映像信号データのビット数は８ビット（Ｎ＝８）、誤差拡散処理部２３にて補間されるビット数は４ビット（Ｄ＝４）、フレームレートコントロール部２４にて補間されるビット数は２ビット（Ｆ＝２）としている。サブフレーム数を２進数で表した場合のビット数は４ビット（Ｍ＝４）、駆動階調は１２個（黒を含まない）としている。

ここでルックアップテーブル部２１の動作を説明する。一般的に映像信号はガンマ補正がかけられている。画像表示装置側ではガンマ補正がかけられた映像信号に対し逆ガンマ補正処理を施してリニアな階調に戻すことが必要である。逆ガンマ補正とは入力Ｘに対して出力がＸの２．２乗となるような補正である。この場合、出力特性は「ガンマ２．２」であると以下表現する。ルックアップテーブル部２１は反射型液晶表示素子６の入出力特性を変換してガンマ２．２の出力特性を有する液晶表示装置を実現する機能を担っている。ルックアップテーブルは、１０ビットの出力が、任意の出力特性（例えばガンマ２．２）となるようにあらかじめ調整されている。例えば、第１の実施形態では図７に示す１２個の駆動階調（黒を含まない）のそれぞれの駆動による画像を図１に示す液晶表示装置で投影し、スクリーン１３上の照度を照度計等でそれぞれ測定しておく。それぞれの駆動階調間の照度を６ビット（Ｍ＋Ｄ＝６）（６４階調）で直線補間することによって、０〜７６８の階調毎の照度データが予測される。それらの照度データから任意の出力特性（例えばガンマ２．２）となるような２５６個のデータを選び、あらかじめルックアップテーブルとして保持されているものとする。

ルックアップテーブル部２１は、２５６ｘ１０ビット（すなわち、「２の８乗」階調ｘ（４＋２＋４）ビット）のルックアップテーブルを有している。ここで、「２の８乗」階調ｘ（４＋２＋４）ビットとは、「２のＮ乗」階調ｘ（Ｍ＋Ｆ＋Ｄ）ビットに対してＮ＝８、Ｍ＝４、Ｆ＝２、Ｄ＝４の値を代入したものに相当する。ルックアップテーブル部２１は、入力された８ビットの画像データを、１０ビットのデータに変換して出力する。

図４に戻り、ルックアップテーブル部２１にて（Ｍ＋Ｆ＋Ｄ）ビットに変換された映像信号データは、誤差拡散部２３により下位Ｄビットの情報を周辺画素に拡散することによって、（Ｍ＋Ｆ）ビットのデータに変換される。図５の例では、変換された１０ビットのデータは、誤差拡散部２３にて、下位４ビットの情報を周辺画素に拡散し上位６ビットのデータに量子化して出力される。

誤差拡散法とは、表示すべき映像信号と実表示値との誤差（表示誤差）を周辺の画素に拡散することで階調不足を補う方法である。第１の実施形態においては、表示すべき映像信号の下位４ビットを表示誤差とし、図８のように右隣の画素に表示誤差の７／１６を、左下の画素に表示誤差の３／１６を、直下の画素に表示誤差の５／１６を、右下の画素に表示誤差の１／１６を加える。

誤差拡散部２３の動作を図９でより詳しく説明する。ある座標の映像信号は上述のように誤差を拡散するとともに、以前の映像が拡散した誤差が加算される。入力された１０ビットのデータは、まず、以前の映像が拡散した誤差が誤差バッファにより加算される。入力映像信号データは誤差バッファの値が加算された後、上位の６ビットと下位の４ビットに分割される。

分割された下位の４ビットの値を以下に示す。右側の値は表示誤差である。
下位４ビット 表示誤差
００００ ０
０００１ ＋１
００１０ ＋２
００１１ ＋３
０１００ ＋４
０１０１ ＋５
０１１０ ＋６
０１１１ ＋７
１０００ −７
１００１ −６
１０１０ −５
１０１１ −４
１１００ −３
１１０１ −２
１１１０ −１
１１１１ ０

分割された下位の４ビットの値に対応する表示誤差は、図９のように誤差バッファへと加算され保持される。また、分割された下位の４ビットの値に対してスレッショルド比較を行ない、値が１０００以上の場合（上記の左部の値が１０００である行以降の行）、上位６ビットの値に１が加算される。そして、上位の６ビットのデータが誤差拡散部から出力される。

図４に戻り、誤差拡散部２３にて（Ｍ＋Ｆ）ビットに変換された映像信号データは、フレームレートコントロール部２４に入力される。フレームレートコントロール部２４はフレームレートコントロールテーブルを備えている。フレームレートコントロール部２４では、下位Ｆビットの値と、画素の位置情報及びフレームのカウント情報から、フレームレートコントロールテーブル内の位置を特定し、その値（１または０の値、以下０／１と記載する。）が上位Ｍビットに加えられ、Ｍビットのデータに変換される。ここで、フレームレートコントロール方式とは、表示素子の１画素の表示に対してｍ（ｍ：ｍ≧２、自然数）フレームを１周期として、その周期のｎ（ｎ：ｎ＞０、ｍ＞ｎ、自然数）フレームではオン表示を行ない、残りの（ｍ−ｎ）フレームではオフ表示を行うことにより疑似的に階調を表示させる方式である。

図５の例では、誤差拡散部２３により出力された６ビットのデータは、フレームレートコントロール部２４に入力される。フレームレートコントロール部２４は、下位２ビットの情報と、表示エリアでの位置情報およびフレームカウンタ情報より、フレームレートコントロールテーブルから０／１の値を導き、入力された６ビットから分離された上位４ビットの値に加算する。

フレームレートコントロール部２４の動作を図１０で具体的に説明する。入力された６ビットのデータは、上位の４ビットと下位の２ビットに分割される。入力された６ビットデータの下位２ビットと、画素の表示エリアでの位置情報（すなわち、座標データであるＸ座標の下位ビットおよびＹ座標の下位２ビット）と、フレームカウンタの下位２ビットとの合計８ビットの値を用いて、図１１のフレームレートコントロールテーブルで示される“０”か“１”の値を特定する。特定された“０”か“１”の値は上位４ビットのデータに加算して、４ビットデータとして出力される。

図５に戻り、フレームレートコントロール部２４から出力された４ビットデータは図４で示されているリミッタ部２５にて駆動階調の最大値である１２に制限された後、サブフレームデータ変換部２６にて、反射型液晶表示素子６へ転送されるべき１２ビットのデータに変換される。１２ビットのデータへの変換は駆動階調テーブル２７を使用する。

図４に戻り、サブフレームデータ変換部２６から出力された１２ビットのデータは、メモリ制御部２８にて、サブフレーム毎に分割されたフレームバッファ２９に格納される。フレームバッファ２９はダブルバッファの構造になっており、フレームバッファ０にデータを格納中は、フレームバッファ１のデータがデータ転送部を経由して反射型液晶表示素子６に転送されることになり、次のフレームでは、前フレーム期間中に格納されたフレームバッファ０のデータがデータ転送部３０を経由して液晶表示素子６に転送され、フレームバッファ１には入力された映像信号データのサブフレームデータ変換部２６からの出力データが格納される。

駆動制御部３１は、サブフレーム毎の処理のタイミング等を制御しており、データ転送部３０への転送指示およびゲートドライバ３４の制御を行う。データ転送部３０は、駆動制御部３１からの指示に従い、メモリ制御部２８に指示を行ない、指定したサブフレームのデータをメモリ制御部２８から受け取りソースドライバ３３へと転送する。ソースドライバ３３は、１ライン分のデータをデータ転送部３０より受け取る毎に、反射型液晶表示素子６の対応する画素回路７へ列データ線Ｄ０−Ｄｎを用いて同時に転送する。この時、ゲートドライバ３４では、駆動制御部３１からの垂直スタート信号（ＶＳＴ）／垂直シフトクロック信号（ＶＣＫ）により指定された行の行選択線Ｗｙをアクティブにし、指定された行ｙの全ての列の画素へとデータが転送される。

図６を用いて第１の実施形態における駆動パターンについて説明する。図６は、映像信号が１秒あたり６０フレーム、サブフレーム数が１２個の場合について示している。ＷＣは液晶表示素子内の全ての画素にサブフレーム毎のデータを転送するデータ転送期間（ＷＣ期間）を表している。ＤＣは、液晶を駆動する際の駆動期間（ＤＣ期間）を表している。ＷＣ期間は６９４[μs]、ＤＣ期間を６９４[μs]としている。１フレームにおいて、ＷＣ期間とＤＣ期間が交互に１２回連続する。時間的に先頭からＳＦ１、ＳＦ２、…、ＳＦ１１、ＳＦ１２の順番でそれぞれのサブフレームに割り当てられた０または１のデータがＷＣ期間にて転送され、ＤＣ期間に全ての画素の液晶が駆動される。画素内にサンプルホールドされたデータが０の場合は、その画素はブランキング状態となり、１の場合は駆動状態となる。

次に、図７に示す第１の実施形態における駆動階調テーブルについて説明する。図６と同様、映像信号は１秒あたり６０フレーム、サブフレーム数が１２個、データ転送期間（ＷＣ期間）は６９４[μs]、駆動期間（ＤＣ期間）を６９４[μs]としている。図７は駆動階調に対するサブフレーム毎のＤＣ期間の状態を示している。図７の縦の欄の階調とは、フレームレートコントロール部２４で得た４ビットのデータであってリミッタ部２５にて駆動階調の最大値である１２で制限されたものである。ＳＦ１−ＳＦ１２は１フレーム内のサブフレームの順番を表している。ＤＣ期間の欄が１の場合は駆動状態であることを示す。ＤＣ期間の欄が０の場合はブランク状態であることを示す。図７の縦の欄に示す階調が１の場合、第１のサブフィールドであるＳＦ１のみが駆動状態となる。階調が２の場合、ＳＦ１とＳＦ２だけが駆動状態となる。以下、階調の数が増える高くなる毎に駆動状態となるサブフレームが増えていき、最も高い階調である１２の場合、全てのサブフレームが駆動状態となる。言い換えると、階調の数が増えるにしたがい、駆動状態となるサブフレームが時間的に後方に増えていく。

図６、図７での特徴は、動画擬似輪郭の原因となるバイナリビットパルスを用いず、すべて同じ幅のステップビットパルスを用いている点である。バイナリビットパルスとは各サブフィールドに対して重みが２n （ｎ＝０、１、２、３…）で表されるいわゆる“バイナリの重み付け”を行うものである。パルス幅の比が１、２、４、８、１６のパルスがあるような場合、パルス幅の比が［２、１６］のパルスを駆動状態とし、［１、４、８］のパルスをブランキング状態とすることにより、輝度“１８”を表現することができる。この例では、５個のパルスで、３１レベルの輝度を表現でき、少ないパルス数でも、多くの階調を表現することが可能である。一方、ステップビットパルスとは、１、２、４、８、１６のバイナリビットパルスがある場合、３２、３２、３２、３２、３２、３２、３２のような同じ重み付けのパルスのことをいう。すべてバイナリビットパルスにする場合と比較して、ステップビットパルスを併用することで動画擬似輪郭を軽減する効果がある。

ところで第１の実施形態においては、表示素子としてアクティブマトリクス型の反射型液晶表示素子６を備えた投射型表示装置を例にして説明している。ここで、図７の階調駆動テーブルで液晶を駆動する場合の特徴を説明する。図７において、階調がＫであるとする。するとＳＦ１からＳＦＫまでが１（駆動状態）となる。ＳＦ１からＳＦＫまでの１は、ほぼ連続したオン状態とみなされる結果、Ｋ（階調数）と出力光の関係はほぼ図３に示す反射型液晶表示素子６の入力電圧と出力光の強度との関係に近いカーブを描く。これは、ルックアップテーブル部２１の動作に有利に作用する。すなわち、反射型液晶表示素子６の入力電圧と出力光の強度との関係はルックアップテーブル部２１が目標としているガンマ２．２のカーブに比較的近いため、ルックアップテーブル部２１にてガンマ２．２のカーブに変換する負担が少なくなる。以上の特徴は、透過型液晶素子においても同様である。

図１２は、従来のデジタル駆動での動画擬似輪郭の発生を説明するための図である。１フレームあたりのサブフレーム数は１２である。従来のデジタル駆動の場合、階調を多く表現するために、バイナリビットパルスを用いる必要がある。動画擬似輪郭とは、隣り合った画素の似たような階調において、片方の画素でのバイナリビットパルスの多くが駆動状態であり、もう片方の画素でのバイナリビットパルスの多くがブランキング状態である場合、視線を動かした時や、顔のアップ等が動いたときに、意図しない輝度が眼で知覚されることをいう。

図１２にあるように、例えば隣り合った輝度が近い階調の画素が隣り合っているような場合、視線を動かした時に、意図しない輝度が知覚されてしまうことがある。図１２の例では、輝度“１２７”の画素と輝度“１２８”の画素とが隣り合っている場合、視線がＡやＢの場合（視線移動がない場合）は意図した輝度が知覚される。しかしながら、ＣやＦのように視線が動いた場合、Ｃでは輝度“１５９”とし知覚され、Ｆでは輝度“９６”として知覚されてしまう。この現象を動画擬似輪郭と呼ぶ。この現象は、特に、人物の顔が動いたときのような場合に、顔の輪郭に沿って等高線のような線が浮かび上がってしまい、画質劣化の原因であった。

図１３は第１の実施形態の液晶表示装置における動画擬似輪郭を説明するための図である。視線の方向は、図１１の従来例での視線方向と同じにしてある。視線方向を動かした場合でも、輝度が著しく変化しないため、動画擬似輪郭はほとんど知覚されない。

図１４は第１の実施形態における信号処理を示す図である。図１５は第１の実施形態における反射型液晶表示素子６の極性反転駆動を示す図である。

以下図２、図４、図６を参照しつつ、図１４において信号処理を説明する。図１４において、時刻Ｔ０にて垂直同期信号Ｖｓｙｎｃがアクティブになり、最初に、時刻Ｔ０−Ｔ１の期間にてサブフレーム１（ＳＦ１）のデータを反射型液晶表示素子６に転送する。この期間（Ｔ０−Ｔ１）が転送期間ＷＣとなる。転送期間ＷＣの間、反射型液晶表示素子６は画素内のサンプルホールドされた値に関わらず、ブランキング状態とする必要があり、Ｖ０／Ｖ１／Ｖｃｏｍは同じ電圧（ここではＧＮＤ）を設定する。ここで、Ｖ０はブランキング電圧、Ｖ１は駆動電圧、Ｖｃｏｍ（共通電圧）は液晶の対向電極１０の電圧である。時刻Ｔ１にて転送が終わり、次の期間（Ｔ１−Ｔ３）は駆動期間ＤＣとなる。時刻Ｔ２は期間（Ｔ１−Ｔ３）のちょうど中間となり、期間（Ｔ１−Ｔ２）と期間（Ｔ２−Ｔ３）は同じ時間となる。期間（Ｔ１−Ｔ２）ではＶ１がＶｗ、Ｖ０／ＶｃｏｍがＧＮＤとなるように、また、期間（Ｔ２−Ｔ３）では期間（Ｔ１−Ｔ２）とは反対に、Ｖ１がＧＮＤ、Ｖ０／ＶｃｏｍがＶｗとなるように電圧制御部３２にて制御される。

画素回路７内のサンプルホールドの値が“０”の場合、画素回路７内の電圧選択回路１７にてＶ０が画素電極８に印加される。期間Ｔ１−Ｔ２では、画素電極電圧Ｖｐｅと対向電極電圧ＶｃｏｍはともにＧＮＤとなる。液晶９にかかる電圧は０［ｖ］となり、液晶の駆動状態はブランキング状態となる。

画素内のサンプルホールドの値が“１”の場合、画素回路７内の電圧選択回路１７にてＶ１が画素電極８に印加される。期間Ｔ１−Ｔ２では、画素電極電圧ＶｐｅはＶｗ、対向電極電圧ＶｃｏｍはＧＮＤとなる。液晶９にかかる電圧は＋Ｖｗ（対向電極基準）となり、液晶は駆動状態となる。期間Ｔ２−Ｔ３では、画素電極電圧ＶｐｅはＧＮＤ、対向電極電圧ＶｃｏｍはＶｗとなり、液晶９にかかる電圧は−Ｖｗ（対向電極基準）となり、駆動状態となる。

液晶に同じ電圧で方向の異なる電圧（＋Ｖｗ／−Ｖｗ）を同じ期間印加することにより、長時間平均して液晶に印加する電圧を＋Ｖｗ＋（−Ｖｗ）＝０［ｖ］とすることにより、焼き付きを防止している。ＳＦ２−ＳＦ１２もＳＦ１の期間Ｔ０−Ｔ３と同様な電圧制御を行う。図１５において、期間（Ｔ１−Ｔ２）に相当する状態、すなわち、Ｖ１がＶｗ、Ｖ０／ＶｃｏｍがＧＮＤとなるような状態をＤＣバランス＋と表している。また、期間（Ｔ２−Ｔ３）に相当する状態、すなわち、Ｖ１がＧＮＤ、Ｖ０／ＶｃｏｍがＶｗとなるような状態をＤＣバランス−と表している。

次に、反射型液晶表示素子を用いた液晶表示装置の駆動回路にフレームレートコントロール部をもうけたことによる効果を説明する。図１６は、反射型液晶素子における横方向電界の発生メカニズムを説明する図である。図１６に示されるように反射型液晶素子の画素電極８Ａ、８Ｂはシリコン基板４３の上に形成されている。

デジタル駆動の場合、隣り合った画素間で駆動状態（駆動／ブランキング）が異なることが頻繁に起こる。例えば、あるフレームにおいて隣り合った画素の階調がそれぞれ“５”（画素ＰＡ）と“６”（画素ＰＢ）の場合を仮定する。またＤＣバランス＋で、対向電極１０がＶ０の場合を考える。すなわち、図１５においてＤＣバランス＋であるから、Ｖ０＝Ｖｃｏｍ＝０（Ｖ）、V1＝Vｗである。サブフレーム６の時刻では、隣り合った画素の駆動状態が異なる。図７からわかるように、画素ＰＡはブランキング状態なので、画素電極８ＡにはＶ０の電圧がかかり、画素ＰＢは駆動状態なので、画素電極８ＢにはＶ１の電圧がかかっている。

画素電極８ＡにはＶ０の電圧がかかり、画素電極８ＢにはＶ１の電圧がかかっているときの液晶層の電界４１の状態を図１６は示している。画素ＰＢの画素電極８Ｂ（電位：Ｖｗ）と対向電極１０（電位：０（Ｖ））間には電位差が生じ、液晶は所定量の回転をさせられる。このとき、画素ＰＡの画素電極８Ａ（電位：０（Ｖ））と画素ＰＢの画素電極８Ｂ（電位：Ｖｗ）間にも電位差が生じ、横方向に電界が生じてしまう。このような、横方向電界４２は、画素間の液晶の動きに意図しない混乱を発生させる。上記の現象は、画質劣化の一因であった。

フレームレートコントロールを用いることで上記の不具合を解消することができる。図１７はフレームレートコントロールにより、横方向電界が均等に分散されることを説明する図である。

図１７では、フレームレートコントロール部への入力データ（（Ｍ＋Ｆ）ビット）の下位Ｆビットの値が“０１”である場合が例示されている。フレーム毎に４個のテーブル（フレーム０〜３）が用いられる。それぞれのフレームにおいて、隣り合った画素間で駆動状態（駆動またはブランキング）が異なる場合、駆動状態が「１」（駆動状態）である画素から駆動状態が「０」（ブランキング状態）である画素の方向に横方向の電界が生じる。画素間の横方向電界の方向は図１７において矢印で表されている。４個のフレームでの横方向電界の状態を重ね合わせたのが、一番右の状態である。すなわち、４フレームの平均では、すべての画素間での横方向電界は打ち消しあっている。以上のように、フレームレートコントロールを用いることにより、画質劣化の一因である横方向電界を打ち消すことが可能となった。

＜第２の実施形態＞
図１８は第２の実施形態における駆動階調テーブルを示す図である。第２の実施形態においては、階調駆動テーブルが異なる以外は、第１の実施形態と同じである。

図１８は図７同様に、駆動階調に対するサブフレーム毎のＤＣ期間の状態を示している。図７と同様、１秒あたり６０フレームの映像信号で、サブフレーム数が１２個の場合について説明する。データ転送期間（ＷＣ期間）は６９４[μs]、駆動期間（ＤＣ期間）を６９４[μs]とする。すなわち、図１８の縦の欄の階調とは、フレームレートコントロール部２４で得た４ビットのデータであってリミッタ部２５にて駆動階調の最大値である１２で制限されたものである。ＳＦ１−ＳＦ１２は１フレーム内のサブフレームの順番を表している。ＤＣ期間の欄が１の場合は駆動状態であることを示す。ＤＣ期間の欄が０の場合はブランク状態であることを示す。図１８の縦の欄に示す階調が１の場合、最後のサブフレームでああるＳＦ１２のみが駆動状態となる。階調が２の場合、ＳＦ１１とＳＦ１２だけが駆動状態となる。以下、階調の数が増える高くなる毎に駆動状態となるサブフレームが増えていき、最も高い階調である１２の場合、全てのサブフレームが駆動状態となる。言い換えると、階調の数が増えるにしたがい、駆動状態となるサブフレームが時間的に前方に増えていく。

第２の実施形態において、動画疑似輪郭が抑制される効果、ルックアップテーブル部２１にてガンマ２．２のカーブに変換する負担が少なくなるという効果、フレームレートコントロールを用いることにより画質劣化の一因である横方向電界を打ち消すことが可能となったという効果は、第１の実施形態と同等である。

第２の実施形態においては、新たな効果が得られる。図１９は第１の実施形態と第２の実施形態において、映像信号において高い階調と低い階調が交互に続くような場合を示す。図１９においてＦ１はある時点の映像のフレームを示し、Ｆ２はＦ１の次のフレームを示す。Ｈ、Ｆはそれぞれ高い階調の映像信号、低い階調の映像信号が図７の階調駆動テーブルにしたがって表示されている様子を模式的に示している。第１の実施形態の場合（図１９のＡの場合）、高い階調の長い駆動期間（Ｈ）の後のブランキング期間（ＰＡ）が短いため、液晶表示素子の液晶応答の関係で表示される輝度が黒レベルまで落ちきらず、次フレームの低い階調の駆動期間（Ｌ）で表示される輝度を表示されるべき輝度よりも押し上げてしまう。これは、画質劣化の原因となった。第２の実施形態の場合（図１９のＢの場合）、高い階調の長い駆動期間（Ｈ）の後のブランキング期間（ＰＢ）が長いため、第１の実施形態のような画質劣化の原因となるような状態が起こり難いという効果が得られる。

＜第３の実施形態＞
図２０は第３の実施形態における駆動階調テーブルを示す図である。図２１は第３の実施形態における駆動階調テーブルを示す他の図の例である。第３の実施形態においては、階調駆動テーブルが異なる以外は、第１の実施形態と同じである。

図２０、図２１は図７同様に、駆動階調に対するサブフレーム毎のＤＣ期間の状態を示している。図７と同様、１秒あたり６０フレームの映像信号で、サブフレーム数が１２個の場合について説明する。データ転送期間（ＷＣ期間）は６９４[μs]、駆動期間（ＤＣ期間）を６９４[μs]である。すなわち、図２０、図２１の縦の欄の階調とは、フレームレートコントロール部２４で得た４ビットのデータであってリミッタ部２５にて駆動階調の最大値である１２で制限されたものである。ＳＦ１−ＳＦ１２は１フレーム内のサブフレームの順番を表している。ＤＣ期間の欄が１の場合は駆動状態であることを示す。ＤＣ期間の欄が０の場合はブランク状態であることを示す。図２０において、ＳＦ６が「１／０」、ＳＦ７が「０／１」と記載されているのは、ＳＦ６が駆動状態でありＳＦ７がブランキング状態であるかまたはＳＦ６がブランキング状態でありＳＦ７がブランキング状態であることを示している。

図２０の縦の欄に示す階調が１の場合、中央のＳＦ６（あるいはＳＦ７）のみが駆動状態となる。階調が２の場合、ＳＦ６とＳＦ７だけが駆動状態となる。階調が３の場合、ＳＦ５とＳＦ６とＳＦ７（あるいはＳＦ６とＳＦ７とＳＦ８）だけが駆動状態となる。以下、階調の数が増える毎に駆動状態となるサブフレームが前後方向に増えていき、最も高い階調である１２の場合、全てのサブフレームが駆動状態となる。言い換えると、階調の数が増えるにしたがい、駆動状態となるサブフレームが中央部の階調から順次、時間的に前方または後方に増えていく。

図２１の縦の欄に示す階調が１の場合、ＳＦ３のみが駆動状態となる。階調が２の場合、ＳＦ２とＳＦ３、またはＳＦ３とＳＦ４だけが駆動状態となる。階調が３の場合、ＳＦ２とＳＦ３とＳＦ４だけが駆動状態となる。以下、階調の数が増える毎に駆動状態となるサブフレームが前後方向に増えていく。階調が５の場合、ＳＦ１が駆動状態になっているので、駆動状態となるサブフレームを前に増やすことはできない。そこで階調が６以上のときは、階調が５で駆動状態であったＳＦ５の後のフレームであるＳＦ６が駆動状態となる。以下、階調の数が増える毎に駆動状態となるサブフレームが後方向に増えていき、最も高い階調である１２の場合、全てのサブフレームが駆動状態となる。

図２１では縦の欄に示す階調が１の場合、ＳＦ３のみが駆動状態となったが、ＳＦ３以外の他のサブフレームが最初に駆動状態になってもよい。ある階調でＳＦ１またはＳＦ１２が駆動状態になった場合、駆動状態となるサブフレームを前または後に増やすことはできない。そのときは、ある階調で駆動状態になっているサブフレームの後または前のサブフレームが次の上の階調において駆動状態となる。言い換えると、階調が１のときに任意のサブフレームが駆動状態となり、階調の数が増えるにしたがい、駆動状態となるサブフレームが順次、時間的に前方または後方に増えていく。

第３の実施形態の場合、図１９で説明した効果に関しては、第１の実施形態と第２の実施形態との間の程度の効果を有する。それ以外の効果については第１の実施形態と同等の効果を有する。

＜第４の実施形態＞
図２２は本発明の第４の実施形態に係る駆動回路を示すブロック図である。本実施形態に係る駆動回路では、図４に示す第１の実施形態の駆動回路と比較すると、ルックアップテーブル部２１が、信号変換部２２に変更されている点が異なっている。誤差拡散部２３以降の構成は第１の実施形態の駆動回路と同じである。

図２３は、第４の実施の形態における駆動パターンの１例を示す図である。本実施形態の駆動パターンは、第１の実施形態の駆動パターンと同様、映像信号が１秒あたり６０フレーム、サブフレーム数が１２個、データ転送期間（ＷＣ期間）が６９４[μs]である。一方、第１の実施形態の場合、全サブフレームの駆動期間が同じ時間であったのに対し、図２３での各サブフレーム毎の駆動期間（ＤＣ期間）の時間は異なっている。

図２４は第４の実施の形態における各サブフレーム毎の駆動期間（ＤＣ期間）が第１の実施の形態に対して変更されていることを説明した図である。図２３、図２４では、駆動階調の設定は第１の実施形態に従っている。すなわち、第１の実施形態における図７の縦の欄に示す階調が１の場合、第１のサブフレームであるＳＦ１のみが駆動状態となる。階調が２の場合、ＳＦ１とＳＦ２だけが駆動状態となる。以下、階調の数が増える高くなる毎に駆動状態となるサブフレームが増えていき、最も高い階調である１２の場合、全てのサブフレームが駆動状態となる。言い換えると、階調の数が増えるにしたがい、駆動状態となるサブフレームが時間的に後方に増えていく。

図２４において各サブフレーム毎の期間が第１の実施の形態に対して変更されている点について以下に説明する。図４のルックアップテーブル部２１は反射型液晶表示素子６の入出力特性を変換してガンマ２．２の入出力特性を有する液晶表示装置を実現する機能を担っている。第４の実施形態においては、入出力特性の変換機能を「各サブフレーム毎の駆動期間（ＤＣ期間）の時間を異ならせる」ことで果たしている。以下、具体的に説明する。図２５は第４の実施の形態において、各サブフレーム期間を調節して、駆動階調毎の輝度がガンマ２．２の線上にあることを表している図である。第４の実施形態では、例えば駆動階調毎の輝度特性が図２５のようなガンマ２．２の線上になるように、あらかじめ、各サブフレーム毎のＤＣ期間を図２４のように設定してある。

上記の結果、ルックアップテーブル部に対して逆ガンマ補正の機能を省くことができる。その結果、ルックアップテーブルを用いるルックアップテーブル部２１からルックアップテーブルを使用しない信号変換部２２に変更することができる。ルックアップテーブル部２１を信号変換部２２に変更することは、コスト削減の効果を有する。

以下、信号変換部２２を説明する。第４の実施形態においては、補間駆動階調自体にガンマ２．２の輝度特性があるため、

入力階調Ｘ：補間駆動階調Ｙ＝２５５（最大入力階調）：７６８（最大補間駆動階調）

の関係式から、下記に示す演算式を用いることが可能となっている。信号変換部２２は下記演算式を用いて入力される映像信号データを演算する。

出力データＹ：（Ｍ＋Ｆ＋Ｄ）ビット＝入力データＸ × ７６８ ／ ２５５
ここで、７６８：最大補間駆動階調（すなわち、１１００００００００）
２５５：最大駆動階調

ここで、駆動階調とは、図６、７、１８、２０、２１に表される、素子単体での階調を表している。また、補間駆動階調とは、誤差拡散部およびフレームレートコントロール部にて補間される擬似階調を含む階調を表している。

なお、第４の実施形態において、駆動階調の設定は第２、第３の実施形態のような設定も可能である。すなわち、第２の実施形態（図１８）のように、階調の数が増えるにしたがい、駆動状態となるサブフレームが時間的に前方に増えていく設定、および第３の実施形態（図２０、図２１）のように、階調の数が増えるにしたがい、駆動状態となるサブフレームが中央部または任意のサブフレームから順次、時間的に前方および後方に増えていく設定である。その場合、各サブフレームのＤＣ期間は以下のように変更する。

たとえば、第２の実施形態（図１８）に相当する設定の場合、各サブフレーム毎のＤＣ期間は図２０の右の図において数値の並びを上下逆にした順番とする。すなわち、ＳＦ１２が８３３[μs]、ＳＦ１１が７６３[μs]、……ＳＦ２が７９８[μs]、ＳＦ１が８６８[μs]となるようにしておく。

また、たとえば第３の実施形態における図２０に相当する設定の場合、中央のサブフレームから順に図２４の上の方の数値を配分する。具体的には、図２０において、中央のＳＦ６（あるいはＳＦ７）の駆動時間を８３３[μs]とし、ＳＦ７（あるいはＳＦ６）の駆動時間を７６３[μs]、ＳＦ５（またはＳＦ８）の駆動時間を６９４[μs]とする。最後に、ＳＦ１（あるいはＳＦ１２）の駆動期間を７９８[μs]、ＳＦ１２（あるいはＳＦ１）の駆動期間を８６８[μs]とする。

また、第４の実施形態においても、第１の実施形態での効果は同等に有している。第４の実施形態において、駆動階調の設定を第２の実施形態のように設定した場合、図１９で説明した効果が得られる。駆動階調の設定を第３の実施形態のように設定した場合図１９で説明した効果に関しては、第１の実施形態と第２の実施形態との中間程度の効果を有する。

＜第５の実施形態＞
図２６は本実施形態の、デジタル駆動の反射型液晶表示素子６における各画素の駆動回路構成を示す図である。図２で説明した回路構成に対し、サンプルホールド部が２つになっており、転送用スイッチ部と転送用線が追加されている。反射型液晶表示素子６の個々の画素は画素電極８と対向電極１０の間に液晶９がはさまれた構造になっている。破線で示した画素回路７は、サブサンプルホールド部１６、電圧選択回路１７、転送用スイッチ部１８、メインサンプルホールド部１９とからなる。サブサンプルホールド部１６とメインサンプルホールド部１９はＳＲＡＭ構造のフリップフロップよりなる。サブサンプルホールド部１６は列データ線Ｄと行選択線Ｗとに接続されている。サブサンプルホールド部１６の出力は転送用スイッチ部１８へと接続されている。

転送用スイッチ部１８はトランジスタからなり、サブサンプルホールド部１６の出力は転送用スイッチ部１８のソース側に接続され、転送用スイッチ部１８のドレイン側はメインサンプルホールド部１９へと接続される。転送用スイッチ部１８のゲート側は転送用線Ｔに接続されており、転送用線Ｔがハイになることにより、サブサンプルホールド部１６に保持されている情報がメインサンプルホールド部１９に転送される。メインサンプルホールド部１９の出力は電圧選択回路１７へと接続されている。電圧選択回路１７はブランキング電圧線Ｖ０、駆動電圧線Ｖ１に接続されている。電圧選択回路１７は画素電極８へと接続され、画素電極８に所定の電圧を与える。メインサンプルホールド部に保持されてる２値の情報により、例えば、メインサンプルホールド部に保持されている情報が“０”である場合は、ブランキング電圧線Ｖ０が選択され、“１”の場合は、駆動電圧線Ｖ１が選択され、画素電極へと接続される。対向電極１０の電圧の値は共通電圧Ｖｃｏｍと呼ばれている。

図２７は本実施形態に係る駆動回路（駆動装置）を示すブロック図である。図４で説明した駆動回路の構成に対し、転送用線Ｔが追加された以外は同じ構成となっている。

図２８を用いて本実施形態における駆動パターンについて説明する。図２８は、映像信号が１秒あたり６０フレーム、サブフレーム数が１２個の場合について示している。ＷＣは液晶表示素子内の全ての画素にサブフレーム毎のデータを転送するデータ転送期間（ＷＣ期間）を表している。ＤＣは、液晶を駆動する際の駆動期間（ＤＣ期間）を表している。ＷＣ期間を１２８２[μs]、ＤＣ期間を１２８２[μs]としている。１フレームにおいて、最初にＳＦ１のデータ転送（ＷＣ期間）が行われ、画素回路内のサブサンプルホールド部に保持される。すべての画素へのデータ転送が終了した後、転送用信号Ｔがハイとなり、すべての画素のサブサンプルホールド部に保持されているデータがメインサンプルホールド部に転送される。その後、ＳＦ２のデータ転送（ＷＣ期間）行われ、同時にＳＦ１の駆動（ＤＣ期間）がＷＣ期間と同じ期間行われる。

このように、ＷＣ期間とＤＣ期間が並列にＷＣ期間（ＤＣ期間）分だけシフトして１２回連続する。時間的に先頭からＳＦ１、ＳＦ２、…、ＳＦ１１、ＳＦ１２の順番でそれぞれのサブフレームに割り当てられた０または１のデータがＷＣ期間にて転送され、ＤＣ期間に全ての画素の液晶が駆動される。画素内にサンプルホールドされたデータが０の場合は、その画素はブランキング状態となり、データが１の場合は駆動状態となる。

図２９は第５の実施形態における信号処理を示す図である。反射型液晶表示素子６は第１の実施形態と同様に、図１５に示す極性反転駆動を行なう。

以下図２６、図２７、図２８を参照しつつ、図２９において信号処理を説明する。図２９において、時刻Ｔ０にて垂直同期信号Ｖｓｙｎｃがアクティブになり、最初に、時刻Ｔ０−Ｔ２の期間にてサブフレーム１（ＳＦ１）のデータを反射型液晶表示素子６に転送する。この期間（Ｔ０−Ｔ２）が転送期間ＷＣとなる。時刻Ｔ１にてある画素（ｘ，ｙ）にデータが転送され、サブサンプルホールド部に保持される。時刻Ｔ２にて転送用信号Ｔがハイとなり、すべての画素内において、サブサンプルホールド部に保持されているデータがメインサンプルホールド部に転送される。時刻Ｔ２−Ｔ４の期間では、次のサブフレーム２（ＳＦ２）のデータが転送される。同時に、時刻Ｔ２−Ｔ４の期間はサブフレーム１（ＳＦ１）の駆動期間ＤＣとなり、期間（Ｔ２−Ｔ３）では、ＤＣバランス＋駆動が、期間（Ｔ３−Ｔ４）ではＤＣバランス−駆動が行われ、期間（Ｔ２−Ｔ３）では、Ｖ０／ＶｃｏｍがＧＮＤに、Ｖ１がＶｗとなるように、また、期間（Ｔ３−Ｔ４）では、Ｖ１がＧＮＤに、Ｖ０／ＶｃｏｍがＶｗとなるように電圧制御部にて制御される。

上記の結果、データ転送期間をブランキング期間とする必要がなくなるので、高輝度な液晶表示装置を提供することができる。

なお、第５の実施形態において、駆動階調の設定は第１の実施形態の設定に限定されず、第２、第３の実施形態のような設定が可能であることは言うまでもない。また、第４の実施形態のようにルックアップテーブル部の代わりに信号変換部を備え、各サブフィールドの駆動期間の時間を異ならせることにより逆ガンマ補正を行う構成にも対応することができる。この場合、実施形態４で示した各サブフィールド同士の駆動期間の長さの比率は変更せず、各サブフィールドの駆動期間を一定の割合で長く設定する、例えば２倍とすることで、逆ガンマ補正の効果を保った状態で更に高輝度化を行うことができる。

第１〜第５の実施形態において、入力された映像信号データのビット数をＮ、表示素子の駆動可能な階調数を２進数で表したときのビット数をＭ、誤差拡散処理により誤差として拡散されるビット数をＤ、フレームレートコントロールにより擬似的な階調として表現されるビット数をＦとしたとき、Ｎ＝８、Ｍ＝４、 Ｄ＝４、Ｆ＝２である場合について説明した。しかし、Ｎ、Ｍ、Ｄ、Ｆの値は上記の値に限定されず、種々の値を用いて実施することができる。そのなかでも、Ｎ＝８〜１２、Ｍ＝４〜６、Ｄ＝４〜８、Ｆ＝２〜３であることがより好ましい。

１ 照明光学系、２ 光、３ Ｓ偏光、４ Ｐ偏光、
５ 偏光ビームスプリッタ（ＰＢＳ）、６ 反射型液晶表示素子
７ 画素回路、８ 画素電極、９ 液晶、１０ 対向電極（透明電極）、
１１ 投射レンズ、１２ 射出光、１３ スクリーン、
１６ サンプルホールド部、１７ 電圧選択回路、
１８ 転送スイッチ部、 １９ サンプルホールド部
２１ ルックアップテーブル部、２２信号変換部、
２３ 誤差拡散部、２４ フレームレートコントロール部、
２５ リミッタ部、２６ サブフレームデータ変換部、
２７ 駆動階調テーブル、２８ メモリ制御部、２９ フレームバッファ、
３０ データ転送部、３１ 駆動制御部、３２ 電圧制御部、
３３ ソースドライバ、３４ ゲートドライバ
４１電界、４２ 横方向電界、４３ シリコン基板

Claims (14)

1. Ｎ、Ｍ、Ｆ、Ｄを整数としたときに、ビット数Ｎの入力映像信号データを逆ガンマ補正および直線補間を行ってＮより大きい（Ｍ＋Ｆ＋Ｄ）ビットのデータに変換するルックアップテーブル部と、
   前記ルックアップテーブル部で処理された（Ｍ＋Ｆ＋Ｄ）ビットのデータを誤差拡散処理により（Ｍ＋Ｆ）ビットのデータに変換する誤差拡散部と、
   前記誤差拡散部で処理された（Ｍ＋Ｆ）ビットのデータをフレームレートコントロールテーブルにより特定された下位Ｆビットが“０”か“１”の値を上位Ｍビットのデータに加算して、Ｍビットのデータに変換するフレームレートコントロール部と、
   前記フレームレートコントロール部で処理されたＭビットのデータを用いるとともに、ステップビットパルスにより全サブフレームを構成し、駆動階調が１のとき任意のサブフレームが駆動状態となり、駆動階調が１増加する毎に駆動状態となるサブフレームが１個ずつ既に駆動状態となっているサブフレームの前または後に向かって増加していく駆動階調テーブルによりサブフレームデータを作成するサブフレームデータ変換部と、
   を備え、
   隣り合った画素間で駆動状態である画素からブランキング状態の画素への電界方向を定義した場合、前記フレームレートコントロールテーブルは、Ｆビット分のフレームにおいて平均された場合にすべての画素間で前記電界方向が打ち消し合う
   ことを特徴とする液晶表示素子の駆動装置。
2. 前記駆動階調が１のとき駆動状態となるサブフィールドが第１のサブフィールドであることを特徴とする請求項１記載の液晶表示素子の駆動装置。
3. 前記駆動階調が１のとき駆動状態となるサブフィールドが最後のサブフィールドであることを特徴とする請求項１記載の液晶表示素子の駆動装置。
4. Ｎ、Ｍ、Ｆ、Ｄを整数としたときに、ビット数Ｎの入力映像信号データを直線補間してＮより大きい（Ｍ＋Ｆ＋Ｄ）ビットのデータに変換する信号変換部と、
   前記信号変換部で処理された（Ｍ＋Ｆ＋Ｄ）ビットのデータを誤差拡散処理により（Ｍ＋Ｆ）ビットのデータに変換する誤差拡散部と、
   前記誤差拡散部で処理された（Ｍ＋Ｆ）ビットのデータをフレームレートコントロールテーブルにより特定された下位Ｆビットが“０”か“１”の値を上位Ｍビットのデータに加算して、Ｍビットのデータに変換するフレームレートコントロール部と、
   前記誤差拡散部で処理されたＭビットのデータを用い、駆動階調が１のとき任意のサブフレームが駆動状態となり、駆動階調が１増加する毎に駆動状態となるサブフレームが１個ずつ既に駆動状態となっているサブフレームの前または後に向かって増加していくとともに、入力映像信号データに対する液晶の光出力が逆ガンマ特性となるようにサブフレーム毎の駆動期間を異ならせた駆動階調テーブルによりサブフレームデータを作成するサブフレームデータ変換部と、
   を備え、
   隣り合った画素間で駆動状態である画素からブランキング状態の画素への電界方向を定義した場合、前記フレームレートコントロールテーブルは、Ｆビット分のフレームにおいて平均された場合にすべての画素間で前記電界方向が打ち消し合う
   ことを特徴とする液晶表示素子の駆動装置。
5. 前記駆動階調が１のとき駆動状態となるサブフィールドが第１のサブフィールドであることを特徴とする請求項４記載の液晶表示素子の駆動装置。
6. 前記駆動階調が１のとき駆動状態となるサブフィールドが最後のサブフィールドであることを特徴とする請求項４記載の液晶表示素子の駆動装置。
7. 請求項１から請求項６のうちいずれか一項記載の液晶表示素子の駆動装置と、
   前記駆動装置で駆動される液晶表示素子と、
   前記液晶表示素子に照明光を入射させる照明光学系と、
   前記液晶表示素子から射出された変調光を投射する投射レンズと、
   を備えることを特徴とする液晶表示装置。
8. Ｎ、Ｍ、Ｆ、Ｄを整数としたときに、ビット数Ｎの入力映像信号データを逆ガンマ補正および直線補間を行ってＮより大きい（Ｍ＋Ｆ＋Ｄ）ビットのデータに変換する第１のステップと、
   前記第１のステップで処理された（Ｍ＋Ｆ＋Ｄ）ビットのデータを誤差拡散処理により（Ｍ＋Ｆ）ビットのデータに変換する第２のステップと、
   前記第２のステップで処理された（Ｍ＋Ｆ）ビットのデータをフレームレートコントロールテーブルにより特定された下位Ｆビットが“０”か“１”の値を上位Ｍビットのデータに加算して、隣り合った画素間で駆動状態である画素からブランキング状態の画素への電界方向を定義した場合、前記フレームレートコントロールテーブルは、Ｆビット分のフレームにおいて平均された場合にすべての画素間で前記電界方向が打ち消し合うようにＭビットのデータに変換する第３のステップと、
   上記第３のステップで処理されたＭビットのデータを用いるとともに、ステップビットパルスにより全サブフレームを構成し、駆動階調が１のとき任意のサブフレームが駆動状態となり、駆動階調が１増加する毎に駆動状態となるサブフレームが１個ずつ既に駆動状態となっているサブフレームの前または後に向かって増加していく駆動階調テーブルによりサブフレームデータを作成する第４のステップと、
   を含むことを特徴とする液晶表示素子の駆動方法。
9. 前記駆動階調が１のとき駆動状態となるサブフィールドが第１のサブフィールドであることを特徴とする請求項８記載の液晶表示素子の駆動方法。
10. 前記駆動階調が１のとき駆動状態となるサブフィールドが最後のサブフィールドであることを特徴とする請求項８記載の液晶表示素子の駆動方法。
11. Ｎ、Ｍ、Ｆ、Ｄを整数としたときに、ビット数Ｎの入力映像信号データを直線補間してＮより大きい（Ｍ＋Ｆ＋Ｄ）ビットのデータに変換する第１のステップと、
    前記第１のステップで処理された（Ｍ＋Ｆ＋Ｄ）ビットのデータを誤差拡散処理により（Ｍ＋Ｆ）ビットのデータに変換する第２のステップと、
    前記第２のステップで処理された（Ｍ＋Ｆ）ビットのデータをフレームレートコントロールテーブルにより特定された下位Ｆビットが“０”か“１”の値を上位Ｍビットのデータに加算して、隣り合った画素間で駆動状態である画素からブランキング状態の画素への電界方向を定義した場合、前記フレームレートコントロールテーブルは、Ｆビット分のフレームにおいて平均された場合にすべての画素間で前記電界方向が打ち消し合うようにＭビットのデータに変換する第３のステップと、
    上記第３のステップで処理されたＭビットのデータを用い、駆動階調が１のとき任意のサブフレームが駆動状態となり、駆動階調が１増加する毎に駆動状態となるサブフレームが１個ずつ既に駆動状態となっているサブフレームの前または後に向かって増加していくとともに、入力映像信号データに対する液晶の光出力が逆ガンマ特性となるようにサブフレーム毎の駆動期間を異ならせた駆動階調テーブルによりサブフレームデータを作成する第４のステップと、
    を含むことを特徴とする液晶表示素子の駆動方法。
12. 前記駆動階調が１のとき駆動状態となるサブフィールドが第１のサブフィールドであることを特徴とする請求項１１記載の液晶表示素子の駆動方法。
13. 前記駆動階調が１のとき駆動状態となるサブフィールドが最後のサブフィールドであることを特徴とする請求項１１記載の液晶表示素子の駆動方法。
14. 請求項１から請求項６のうちいずれか一項記載の液晶表示素子の駆動装置と、
    前記駆動装置で駆動される液晶表示素子と、
    前記液晶表示素子に照明光を入射させる照明光学系と、
    前記液晶表示素子から射出された変調光を投射する投射レンズと
    を備え、
    前記液晶表示素子は個々に第１のサンプルホールド部と第２のサンプルホールド部を備え、
    前記第１のサンプルホールド部は所定のサブフレームに対するデータ転送期間に前記所定のサブフレームに対するデータを受け取って保持し、前記所定のサブフレームに対するデータ転送期間終了後、前記所定のサブフレームに対するデータを前記第２のサンプルホールド部に転送し、前記液晶表示素子は前記所定のサブフレームの次のサブフレームに対するデータ転送期間に前記第２のサンプルホールド部が保持するデータを元に前記所定のサブフレームの駆動を行うことを特徴とする液晶表示装置。

Images