KR20080048980A - ＧａＮ계 반도체 발광 소자, 발광 장치, 화상 표시 장치,면상 광원 장치 및 액정 표시 장치 조립체 - Google Patents

ＧａＮ계 반도체 발광 소자, 발광 장치, 화상 표시 장치,면상 광원 장치 및 액정 표시 장치 조립체 Download PDF

Info

Publication number
KR20080048980A
KR20080048980A KR1020077010323A KR20077010323A KR20080048980A KR 20080048980 A KR20080048980 A KR 20080048980A KR 1020077010323 A KR1020077010323 A KR 1020077010323A KR 20077010323 A KR20077010323 A KR 20077010323A KR 20080048980 A KR20080048980 A KR 20080048980A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
gan
active layer
semiconductor light
Prior art date
Application number
KR1020077010323A
Other languages
English (en)
Other versions
KR101299996B1 (ko
Inventor
고시 비와
히로유키 오쿠야마
Original Assignee
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼가이샤 filed Critical 소니 가부시끼가이샤
Publication of KR20080048980A publication Critical patent/KR20080048980A/ko
Application granted granted Critical
Publication of KR101299996B1 publication Critical patent/KR101299996B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3141—Constructional details thereof
    • H04N9/315—Modulator illumination systems
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133603—Direct backlight with LEDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133621—Illuminating devices providing coloured light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3086—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure doping of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3086—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure doping of the active layer
    • H01S5/309—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure doping of the active layer doping of barrier layers that confine charge carriers in the laser structure, e.g. the barriers in a quantum well structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Abstract

GaN계(系) 반도체 발광 소자(發光素子)는, (A) n형(型) 도전형(導電型)을 가지는 제1 GaN계 화합물 반도체층(13), (B) 우물층(井戶層; well layer) 및, 우물층과 우물층을 간막이하는 장벽층으로 이루어지는 다중 양자 우물 구조를 가지는 활성층(15) 및, (C) p형 도전형을 가지는 제2 GaN계 화합물 반도체층(17)을 구비하고, 활성층(活性層)(15)에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층(15)에서의 우물층이 배치되어 있다.

Description

ＧａＮ계 반도체 발광 소자, 발광 장치, 화상 표시 장치, 면상 광원 장치 및 액정 표시 장치 조립체{GaN-BASE SEMICONDUCTOR LIGHT EMITTING ELEMENT, LUMINESCENT DEVICE, IMAGE DISPLAY DEVICE, PLANAR LIGHT SOURCE DEVICE, AND LIQUID CRYSTAL DISPLAY DEVICE ASSEMBLY}
본 발명은, GaN계(系) 반도체 발광 소자(發光素子)와, 이러한 GaN계 반도체 발광 소자가 짜넣어진(組入; incorporated, assembled) 발광 장치, 화상(畵像) 표시 장치, 면상 광원 장치(面狀光源裝置) 및 액정(液晶) 표시 장치 조립체(組立體)에 관한 것이다.
질화 갈륨(GaN)계 화합물 반도체로 이루어지는 활성층(活性層)을 구비한 발광 소자(GaN계 반도체 발광 소자)에서는, 활성층의 혼정 조성(混晶組成)이나 두께(厚)에 따라서 밴드갭 에너지를 제어하는 것에 의해, 자외(紫外)에서 적외(赤外)까지의 넓은 범위에 걸치는 발광 파장을 실현할 수 있다. 그리고, 이미, 여러가지(種種) 색을 발광하는 GaN계 반도체 발광 소자가 시판(市販)되고 있으며, 화상 표시 장치나 조명 장치, 검사 장치, 소독용(消毒用) 광원 등, 폭넓은 용도로 이용되 고 있다. 또, 청자색(靑紫色)을 발광하는 반도체 레이저나 발광 다이오드(LED)도 개발되어 있으며, 대용량(大容量) 광 디스크의 기입(書入; write)이나 판독용(讀取用; read) 픽업으로서 사용되고 있다.
일반적으로, GaN계 반도체 발광 소자는, 구동 전류(동작 전류)가 증가하면, 발광 파장이 단파장(短波長) 측으로 시프트하는 것이 알려져 있으며, 예를 들면 구동 전류를 20㎃에서 100㎃로 증가시킨 경우, 청색(靑色)의 발광 영역에서는 -3㎚, 녹색(綠色)의 발광 영역에서는 -19㎚나 되는 발광 파장의 시프트가 보고되어 있다(예를 들면, 니치아 화학공업 주식회사(日亞化學工業株式會社; Nichia Corporation) 제품 사양서(仕樣書; specification) NSPB500S나 니치아 화학 공업 주식회사 제품 사양서 NSPG500S 참조).
그리고, 이와 같은 구동 전류(동작 전류)의 증가에 기인(起因)한 발광 파장의 시프트라고 하는 현상(現象)은, 특히 가시광(可視光) 이상의 발광 파장을 가지는 In 원자(原子)를 함유(含有)하는 GaN계 화합물 반도체로 이루어지는 활성층에 공통되는 문제이며, 활성층을 구성하는 우물층(井戶層; well layer) 내에서의 In 원자에 의한 캐리어의 국재(局在; 국소적으로 존재)(예를 들면, Y.Kawakami, et al., J. Phys. Condens. Matter 13(2001) pp.6993 참조)나, 격자 부정합(格子不整合)에 기인하는 내부 전계(電界) 효과(S. F.Chichibu, Materials Science and Engineering B59(1999) pp.298 참조)가 관여하고 있다고 생각되고 있다.
그리고, 이와 같은 GaN계 반도체 발광 소자의 발광 파장을 제어하는 시도(試)도 이루어져 있으며, 예를 들면 일본 특개(特開) 제2002-237619호 공보에는, 전류값(電流値)을 변화시키는 것에 의해서 발광 파장이 변화하는 발광 다이오드에, 복수(複數)의 피크 전류값을 가지는 펄스 전류를 공급함으로써 복수의 색(色)을 발광시키는, 발광 다이오드의 발광색 제어 방법이 개시되어 있다. 이것에 의해, 이 발광 다이오드의 발광색 제어 방법에서는, 발광원(發光源)을 1개소(箇所)로 해서 소형화를 도모할 수 있음과 동시에, 용이하게 발광색을 제어할 수 있다고 되어 있다.
또, 예를 들면 일본 특개 제2003-22052호 공보에는, 동시에 구동되는 복수의 발광 소자를 구동하는 발광 소자의 구동 회로가 개시되어 있다. 이 발광 소자의 구동 회로는, 복수의 발광 소자 사이(間)의 발광 파장의 편차(deviation, variation, unevenness)를 해당 발광 소자에 공급하는 전류를 제어하는 것에 의해서 보정하는 발광 파장 보정 수단과, 복수의 발광 소자 사이의 휘도(輝度)의 편차를 보정하는 발광 휘도 보정 수단을 구비하고 있다. 이것에 의해, 이 발광 소자의 구동 회로에서는, 제조상(製造上)의 편차로 인해 균일(均一)한 발광이 곤란한 발광 소자이더라도, 발광 소자 사이의 편차를 유효하게 보정할 수 있다고 되어 있다.
그런데, GaN계 반도체 발광 소자에서는, 고효율화(高效率化)를 위해서, 우물층과 장벽층(障壁層; barrier layer)으로 이루어지는 다중 양자 우물 구조(多重量子井戶構造; multiple quantum well structure)를 가지는 활성층에 관해서 여러가지 기술이 제창되어 있으며, 예를 들면 일본 특표(特表) 제2003-520453호 공보에는, 적어도 2개의 발광 활성층 및, 적어도 하나의 배리어층(barrier layer)을 가지는 다중 양자 우물 구조의 활성층에서, 발광 활성층 혹은 배리어층이 처 핑(chirping)된 반도체 발광 소자가 개시되어 있다. 여기서, 처핑이라 함은, 유사(類似)한 복수의 층의 두께 및/또는 조성이 한결같이(一樣; uniformly, uniquely; 똑같이) 되지 않도록, 또는 비대칭(非對稱)으로 되도록, 이와 같은 층을 형성하는 것을 의미한다. 그리고, 이와 같은 구성으로 함으로써, 다중 양자 우물 구조를 가지는 LED에서의 각 우물층의 광 출력 또는 광 생성 효율을 높이고 있다.
보다 구체적으로는, 이 특허 출원 공표(公表) 공보의 단락 번호 [0031]에는, 제1 예로서, LED(30)에서의 활성층(48∼56)의 두께만이 처핑되어 있으며, 활성 영역(36)에서의 활성층(48, 50, 52, 54 및 56)은 각각, 200, 300, 400, 500 및 600옴스트롬의 두께를 가지도록 구성되는 것이 개시되어 있다. 또, 이 특허 출원 공표 공보의 단락 번호 [0032]에는, 제3 예로서, 배리어층(58∼64)의 두께만이 처핑되어 있고, 배리어층은, 거의 10옴스트롬에서 거의 500옴스트롬 이상 사이에 걸치는 두께를 가지고, n형의 하부 밀봉층(封層; sealed layer)(34)에 보다 가까운 곳에 위치하는 배리어층이, n형의 하부 밀봉층(34)로부터 떨어진(離) 곳에 위치하는 배리어층보다도 두껍게 되도록 구성되어 있는 것이 개시되어 있다.
특허 문헌 1: 일본 특개 제2002-237619호 공보
특허 문헌 2: 일본 특개 제2003-22052호 공보
특허 문헌 3: 일본 특표 제2003-520453호 공보
비특허 문헌 1: 니치아 화학 공업 주식회사 제품 사양서 NSPB500S
비특허 문헌 2: 니치아 화학 공업 주식회사 제품 사양서 NSPG500S
비특허 문헌 3: Y. Kawakami, et al., J. Phys. Condens. Matter 13(2001) pp. 6993
비특허 문헌 4: S. F. Chichibu, Materials Science and Engineering B59(1999) pp. 298
비특허 문헌 5: 닛케이(日經) 일렉트로닉스　2004년 12월 20일 제889호의 제128페이지
[발명의 개시]
그런데, GaN계 반도체 발광 소자의 광 출력을 증가시키기 위한 1수단으로서, GaN계 반도체 발광 소자를 높은 구동 전류(동작 전류)로 구동(동작)시키는 방법을 들(擧) 수가 있다. 그렇지만, 이와 같은 수단을 채용한 것에서는, 상술한 대로, 구동 전류(동작 전류)의 증가에 기인한 발광 파장의 시프트라고 하는 문제가 생겨 버린다. 따라서, 종래의 동작 전류 밀도에 대한 발광 파장 변화가 큰 GaN계 반도체 발광 소자에서는, 휘도를 변화시킬 때, 발광색이 변화하지 않도록, 동작 전류 밀도를 일정하게 하고, 동작 전류의 펄스 폭(幅)(혹은 펄스 밀도)을 바꾸는 방식이 일반적이다.
또, 예를 들면 청색의 발광 파장을 가지는 GaN계 반도체 발광 소자(발광 다이오드)와, 녹색의 발광 파장을 가지는 GaN계 반도체 발광 소자(발광 다이오드)와, 적색(赤色)의 발광 파장을 가지는 AlInGaP계의 화합물 반도체 발광 다이오드를, 각 서브 픽셀에 대응시켜서 배열하여 구성되는 화상 표시 장치에 있어서, 각 발광 다이오드의 발광 파장의 시프트에 기인해서 표시 영상에 편차가 생기는 경우가 있다. 이러한 화상 표시 장치에서는, 픽셀(화소(畵素)) 사이의 색도(色度) 좌표나 휘도의 조정이 행해지지만, 상술한 바와 같이, 발광 소자의 발광 파장이 시프트하고, 소망(所望)의 발광 파장과는 다른(異) 발광 파장으로 되어 있는 경우, 조정후의 색 재현(色再現) 범위가 좁게 되어 버린다고 하는 문제가 있다.
나아가서는, GaN계 반도체 발광 소자와 색변환(色變換) 재료로 이루어지는 발광 장치(예를 들면, 자외 또는 청색 발광 다이오드와 형광체 입자(螢光體粒子)를 조합(組合)해서 백색(白色)을 발광하는 발광 장치)에서는, 발광 장치의 휘도(밝기)를 증가시키기 위해서 GaN계 반도체 발광 소자의 구동 전류(동작전류)를 증가시키면, 색변환 재료를 여기(勵起; excitation)하는 GaN계 반도체 발광 소자에서의 발광 파장의 시프트에 의해서, 색변환 재료의 여기 효율이 변화해 버리고, 색도가 변화하고, 색조(色合; tint, hue)가 균일한 발광 장치를 얻는 것이 곤란한 경우가 있다.
또, GaN계 반도체 발광 소자를 이용한 백라이트를 구비한 액정 표시 장치가 제안되어 있지만, 이러한 액정 표시 장치에서도, 백라이트의 휘도(밝기)를 증가시키기 위해서 GaN계 반도체 발광 소자의 구동 전류(동작 전류)를 증가시키면, GaN계 반도체 발광 소자에서의 발광 파장의 시프트에 의해서, 색 재현 범위가 좁아지거나, 변화한다고 하는 문제가 생길 우려가 있다.
GaN계 반도체 발광 소자를 이용한 조명 장치, 백라이트, 디스플레이 등의 코스트 저감이나 고밀도화(高密度化)(고정세화(高精細化; higher definition)를 실현하려면, 발광 소자의 크기를, 종래의 300㎛2(㎛角; ㎛ square)나 1㎜2라고 하는 크기로부터 더욱더 작게 할 필요가 있지만, 같은(同) 동작 전류값이면 동작 전류 밀도가 높아지게 되며, 높은 동작 전류 밀도에서의 발광 파장의 시프트가 문제로 된다. 또, GaN계 반도체 발광 소자의 응용으로서, 미소(微小)한 발광 소자를 배열한 표시 장치를 들 수 있지만, 이와 같은 미소한 발광 소자에서 발광 파장의 시프트를 저감하는 것은 표시 장치에의 응용상(應用上), 중요하다.
상술한 특허 출원 공표 공보에는, 배리어층의 조성을 단계적으로 바꾼 계산예가 나타내어져 있을 뿐이며, 비대칭성과 그 효과는, 구체적으로는 나타내어져 있지 않다. 나아가서는, 상술한 특허 출원 공표 공보, 혹은 상술한 문헌에는, 동작 전류 밀도의 증가에 의해서도 발광 파장이 크게 시프트하는 것을 억제하는 기술은, 전혀 개시되어 있지 않다.
따라서, 본 발명의 목적은, 동작 전류 밀도의 증가에 수반(伴)하는 발광 파장의 큰 시프트를 억제할 수 있는 구조를 가지고, 게다가, 한층더(一層) 광범위한 휘도 제어를 행하는 것을 가능하게 하는 GaN계 반도체 발광 소자와, 이러한 GaN계 반도체 발광 소자가 짜넣어진 발광 장치, 화상 표시 장치, 면상 광원 장치 및 액정 표시 장치 조립체를 제공하는 것에 있다.
상기의 목적을 달성하기 위한 본 발명의 GaN계 반도체 발광 소자는,
(A) n형(型)의 도전형(導電型)을 가지는 제1 GaN계 화합물 반도체층,
(B) 우물층 및, 우물층과 우물층을 간막이(隔; separate; 사이를 떼거나 가름)하는 장벽층으로 이루어지는 다중 양자 우물 구조를 가지는 활성층 및,
(C) p형 도전형을 가지는 제2 GaN계 화합물 반도체층
을 구비한 GaN계 반도체 발광 소자로서,
활성층에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층에서의 우물층이 배치되어 있는 것을 특징으로 한다.
상기의 목적을 달성하기 위한 본 발명의 발광 장치는, GaN계 반도체 발광 소자와, 그(該) GaN계 반도체 발광 소자로부터의 사출광(射出光)이 입사(入射)하고, GaN계 반도체 발광 소자로부터의 사출광이 가지는 파장과 다른 파장을 가지는 광을 사출하는 색변환 재료로 이루어지는 발광 장치로서,
GaN계 반도체 발광 소자는,
(A) n형 도전형을 가지는 제1 GaN계 화합물 반도체층,
(B) 우물층 및, 우물층과 우물층을 간막이하는 장벽층으로 이루어지는 다중 양자 우물 구조를 가지는 활성층 및,
(C) p형 도전형을 가지는 제2 GaN계 화합물 반도체층
을 구비하고 있으며,
활성층에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층에서의 우물층이 배치되어 있는 것을 특징으로 한다.
여기서, 본 발명의 발광 장치에 있어서는, GaN계 반도체 발광 소자로부터의 사출광으로서, 가시광, 자외선(紫外線), 가시광과 자외선의 조합을 들 수가 있다.
본 발명의 발광 장치에 있어서는, GaN계 반도체 발광 소자로부터의 사출광은 청색이며, 색변환 재료로부터의 사출광은, 황색(黃色), 녹색 및 적색으로 이루어지는 군(群)에서 선택된 적어도 1종류의 광인 구성으로 할 수가 있다. 여기서, GaN계 반도체 발광 소자로부터의 청색의 사출광에 의해서 여기되고, 적색을 사출하는 색변환 재료로서, 구체적으로는 적색 발광 형광체 입자, 보다 구체적으로는 (ME:Eu) S[단, 「ME」는 Ca, Sr 및 Ba로 이루어지는 군에서 선택된 적어도 1종류의 원자를 의미하고, 이하에서도 마찬가지이다], (M:Sm)x(Si, Al)12(O, N)16[단,「M」은 Li, Mg 및 Ca로 이루어지는 군에서 선택된 적어도 1종류의 원자를 의미하고, 이하에서도 마찬가지이다], ME2Si5N8:Eu, (Ca:Eu)SiN2, (Ca:Eu) AlSiN3을 들 수가 있다. 또, GaN계 반도체 발광 소자로부터의 청색의 사출광에 의해서 여기되고, 녹색을 사출하는 색변환 재료로서, 구체적으로는 녹색 발광 형광체 입자, 보다 구체적으로는 (ME:Eu)Ga2S4, (M:RE)x(Si, Al)12(O, N)16[단, 「RE」는 Tb 및 Yb를 의미한다], (M:Tb)x(Si, Al)12(O, N)16, (M:Yb)x(Si, Al)12(O, N)16, Si6-zAlzOzN8-z:Eu를 들 수가 있다. 나아가서는, GaN계 반도체 발광 소자로부터의 청색의 사출광에 의해서 여기되고, 황색을 사출하는 색변환 재료로서, 구체적으로는 황색 발광 형광체 입자, 보다 구체적으로는 YAG(이트륨·알루미늄·가넷(garnet))계 형광체 입자를 들 수가 있다. 또한, 색변환 재료는, 1종류이더라도 좋으며, 2종류 이상을 혼합해서 이용해도 좋다. 나아가서는, 색변환 재료를 2종류 이상을 혼합해서 이용함으로써, 황색, 녹색, 적색 이외의 색의 사출광이 색변환 재료 혼합품(混合品)으로부터 사출되는 구성으로 할 수도 있다. 구체적으로는, 예를 들면 시안(Cyan)색을 발광하는 구성으로 해도 좋고, 이 경우에는, 녹색 발광 형광체 입자(예를 들면, LaPO4:Ce, Tb, BaMgAl10O17:Eu, Mn, Zn2SiO4:Mn, MgAl11O19:Ce, Tb, Y2SiO5:Ce, Tb, MgAl11O19:CE, Tb, Mn)와 청색 발광 형광체 입자(예를 들면, BaMgAl10O17:Eu, BaMg2Al16O27:Eu, Sr2P2O7:Eu, Sr5(PO4)3Cl:Eu, (Sr, Ca, Ba, Mg)5(PO4)3Cl:Eu, CaWO4, CaWO4:Pb)를 혼합한 것을 이용하면 좋다.
GaN계 반도체 발광 소자로부터의 사출광인 자외선인 경우, 동작 전류 밀도의 증가에 수반하는 발광 파장의 시프트는 적지만, 우물층 밀도를 규정함으로써, 발광 효율의 향상, 임계값(threshold value) 전류의 저감을 도모하는 것을 기대할 수 있다. 여기서, GaN계 반도체 발광 소자로부터의 사출광인 자외선에 의해서 여기되고, 적색을 사출하는 색변환 재료로서, 구체적으로는 적색 발광 형광체 입자, 보다 구체적으로는 Y2O3:Eu, YVO4:Eu, Y(P, V)O4:Eu, 3.5MgO·0.5MgF2·Ge2:Mn, CaSiO3:Pb, Mn, Mg6AsO11:Mn, (Sr, Mg)3(PO4)3:Sn, La2O2S:Eu, Y2O2S:Eu를 들 수가 있다. 또, GaN계 반도체 발광 소자로부터의 사출광인 자외선에 의해서 여기되고, 녹색을 사출하는 색변환 재료로서, 구체적으로는 녹색 발광 형광체 입자, 보다 구체적으로는 LaPO4:Ce, Tb, BaMgAl10O17:Eu, Mn, Zn2SiO4:Mn, MgAl11O19:Ce, Tb, Y2SiO5:Ce, Tb, MgAl11O19:CE, Tb, Mn, Si6-zAlzOzN8-z:Eu를 들 수가 있다. 나아가서는, GaN계 반도체 발광 소자로부터의 사출광인 자외선에 의해서 여기되고, 청색을 사출하는 색변환 재료로서, 구체적으로는 청색 발광 형광체 입자, 보다 구체적으로는 BaMgAl10O17:Eu, BaMg2Al16O27:Eu, Sr2P2O7:Eu, Sr5(PO4)3Cl:Eu, (Sr, Ca, Ba, Mg)5(PO4)3Cl:Eu, CaWO4, CaWO4:Pb를 들 수가 있다. 나아가서는, GaN계 반도체 발광 소자로부터의 사출광인 자외선에 의해서 여기되고, 황색을 사출하는 색변환 재료로서, 구체적으로는 황색 발광 형광체 입자, 보다 구체적으로는 YAG계 형광체 입자를 들 수가 있다. 또한, 색변환 재료는, 1종류이더라도 좋고, 2종류 이상을 혼합해서 이용해도 좋다. 나아가서는, 색변환 재료를 2종류 이상을 혼합해서 이용함으로써, 황색, 녹색, 적색 이외의 색의 사출광이 색변환 재료 혼합품으로부터 사출되는 구성으로 할 수도 있다. 구체적으로는, 시안색을 발광하는 구성으로 해도 좋고, 이 경우에는, 상기의 녹색 발광 형광체 입자와 청색 발광 형광체 입자를 혼합한 것을 이용하면 좋다.
단, 색변환 재료는, 형광 입자에 한정되지 않고, 예를 들면 나노미터 사이즈의 CdSe/ZnS나 나노미터 사이즈의 실리콘이라고 하는 양자 효과를 이용한 다색(多色)·고효율의 발광 입자를 들 수도 있고, 반도체 재료에 첨가(添加)된 희토류(希土類) 원자는 각내 천이(殼內遷移)에 의해 날카롭게(銳) 발광하는 것이 알려져 있으며, 이와 같은 기술을 적용한 발광 입자를 들 수도 있다.
상기의 바람직한 구성을 포함(含)하는 본 발명의 발광 장치에 있어서는, GaN계 반도체 발광 소자로부터의 사출광과, 색변환 재료로부터의 사출광(예를 들면, 황색;적색 및 녹색;황색 및 적색;녹색, 황색 및 적색)이 혼색(混色)되어, 백색을 사출하는 구성으로 할 수 있지만, 이것에 한정되는 것은 아니며, 가변색(可變色) 조명이나 디스플레이 응용도 가능하다.
상기의 목적을 달성하기 위한 본 발명의 제1 양태(態樣)에 관련된 화상 표시 장치는, 화상을 표시하기 위한 GaN계 반도체 발광 소자를 구비한 화상 표시 장치로서,
그 GaN계 반도체 발광 소자는,
(A) n형 도전형을 가지는 제1 GaN계 화합물 반도체층,
(B) 우물층 및, 우물층과 우물층을 간막이하는 장벽층으로 이루어지는 다중 양자 우물 구조를 가지는 활성층 및,
(C) p형 도전형을 가지는 제2 GaN계 화합물 반도체층
을 구비하고 있으며,
활성층에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층에서의 우물층이 배치되어 있는 것을 특징으로 한다.
여기서, 본 발명의 제1 양태에 관련된 화상 표시 장치로서, 예를 들면 이하에 설명하는 구성, 구조의 화상 표시 장치를 들 수가 있다. 또한, 특별(特)히 명시(斷; 언급)하지 않는 한, 화상 표시 장치 혹은 발광 소자 패널을 구성하는 GaN계 반도체 발광 소자의 수(數)는, 화상 표시 장치에 요구되는 사양(仕樣)에 의거해서, 결정하면 좋다. 또, 화상 표시 장치에 요구되는 사양에 의거해서, 라이트·벌브(light-bulb)를 더 구비하고 있는 구성으로 할 수가 있다.
(1) 제1A 양태에 관련된 화상 표시 장치…
(α) GaN계 반도체 발광 소자가 2차원 매트릭스 모양(狀)으로 배열된 발광 소자 패널
을 구비하고 있고,
GaN계 반도체 발광 소자의 각각의 발광/비발광(非發光) 상태를 제어함으로써, GaN계 반도체 발광 소자의 발광 상태를 직접적으로 시인(視認; 시각적으로 인식)시킴으로써 화상을 표시하는, 패시브 매트릭스 타입 혹은 액티브 매트릭스 타입의 직시형(直視型) 화상 표시 장치.
(2) 제1B 양태에 관련된 화상 표시 장치…
(α) GaN계 반도체 발광 소자가 2차원 매트릭스 모양으로 배열된 발광 소자 패널
을 구비하고 있고,
GaN계 반도체 발광 소자의 각각의 발광/비발광 상태를 제어하고, 스크린에 투영함으로써 화상을 표시하는, 패시브 매트릭스 타입 혹은 액티브 매트릭스 타입의 프로젝션형(型) 화상 표시 장치.
(3) 제1C 양태에 관련된 화상 표시 장치…
(α) 적색을 발광하는 반도체 발광 소자(예를 들면, AlGaInP계 반도체 발광 소자나 GaN계 반도체 발광 소자. 이하에서도 마찬가지)가 2차원 매트릭스 모양으로 배열된 적색 발광 소자 패널,
(β) 녹색을 발광하는 GaN계 반도체 발광 소자가 2차원 매트릭스 모양으로 배열된 녹색 발광 소자 패널 및,
(γ) 청색을 발광하는 GaN계 반도체 발광 소자가 2차원 매트릭스 모양으로 배열된 청색 발광 소자 패널와,
(δ) 적색 발광 소자 패널, 녹색 발광 소자 패널 및 청색 발광 소자 패널로부터 사출된 광을 1개(本)의 광로(光路)에 한데 모으기(纏; collect, grouping) 위한 수단(예를 들면, 다이클로익·프리즘이며, 이하의 설명에서도 마찬가지이다)
을 구비하고 있고,
적색 발광 반도체 발광 소자, 녹색 발광 GaN계 반도체 발광 소자 및 청색 발광 GaN계 반도체 발광 소자의 각각의 발광/비발광 상태를 제어하는 컬러 표시의 화상 표시 장치(직시형 혹은 프로젝션형).
(4) 제1D 양태에 관련된 화상 표시 장치…
(α) GaN계 반도체 발광 소자 및,
(β) GaN계 반도체 발광 소자로부터 사출된 사출광의 통과(通過)/비통과(非通過)를 제어하기 위한 일종(一種)의 라이트·벌브인 광 통과 제어 장치[예를 들면, 액정 표시 장치나 디지털 마이크로미러 디바이스(DMD), LCOS(Liquid Crystal On Silicon)이며, 이하의 설명에서도 마찬가지이다]
를 구비하고 있고,
광 통과 제어 장치에 의해서 GaN계 반도체 발광 소자로부터 사출된 사출광의 통과/비통과를 제어함으로써 화상을 표시하는 화상 표시 장치(직시형 혹은 프로젝션형). 또한, GaN계 반도체 발광 소자의 수는, 화상 표시 장치에 요구되는 사양에 의거해서 결정하면 좋으며, 1 또는 복수로 할 수가 있다. 또, GaN계 반도체 발광 소자로부터 사출된 사출광을 광 통과 제어 장치로 안내하기 위한 수단(광 안내 부재)으로서, 도광 부재(導光部材), 마이크로렌즈 어레이, 미러나 반사판, 집광(集光) 렌즈를 예시할 수가 있다.
(5) 제1E 양태에 관련된 화상 표시 장치…
(α) GaN계 반도체 발광 소자가 2차원 매트릭스 모양으로 배열된 발광 소자 패널 및,
(β) GaN계 반도체 발광 소자로부터 사출된 사출광의 통과/비통과를 제어하기 위한 광 통과 제어 장치(라이트·벌브)
를 구비하고 있고,
광 통과 제어 장치에 의해서 GaN계 반도체 발광 소자로부터 사출된 사출광의 통과/비통과를 제어함으로써 화상을 표시하는 화상 표시 장치(직시형 혹은 프로젝션형).
(6) 제1F 양태에 관련된 화상 표시 장치…
(α) 적색을 발광하는 반도체 발광 소자가 2차원 매트릭스 모양으로 배열된 적색 발광 소자 패널 및, 적색 발광 소자 패널로부터 사출된 사출광의 통과/비통과를 제어하기 위한 적색광 통과 제어 장치(라이트·벌브),
(β) 녹색을 발광하는 GaN계 반도체 발광 소자가 2차원 매트릭스 모양으로 배열된 녹색 발광 소자 패널 및, 녹색 발광 소자 패널로부터 사출된 사출광의 통과/비통과를 제어하기 위한 녹색광 통과 제어 장치(라이트·벌브),
(γ) 청색을 발광하는 GaN계 반도체 발광 소자가 2차원 매트릭스 모양으로 배열된 청색 발광 소자 패널 및, 청색 발광 소자 패널로부터 사출된 사출광의 통과/비통과를 제어하기 위한 청색광 통과 제어 장치(라이트·벌브) 및,
(δ) 적색광 통과 제어 장치, 녹색광 통과 제어 장치 및 청색광 통과 제어 장치를 통과한 광을 1개의 광로에 한데 모으기 위한 수단
을 구비하고 있고,
광 통과 제어 장치에 의해서 이들 발광 소자 패널로부터 사출된 사출광의 통과/비통과를 제어함으로서 화상을 표시하는 컬러 표시의 화상 표시 장치(직시형 혹은 프로젝션형).
(7) 제1G 양태에 관련된 화상 표시 장치…
(α) 적색을 발광하는 반도체 발광 소자,
(β) 녹색을 발광하는 GaN계 반도체 발광 소자 및,
(γ) 청색을 발광하는 GaN계 반도체 발광 소자와,
(δ) 적색 발광 반도체 발광 소자, 녹색 발광 GaN계 반도체 발광 소자 및 청색 발광 GaN계 반도체 발광 소자의 각각으로부터 사출된 광을 1개의 광로에 한데 모으기 위한 수단, 나아가서는,
(ε) 1개의 광로에 한데 모으기 위한 수단으로부터 사출된 광의 통과/비통과를 제어하기 위한 광 통과 제어 장치(라이트·벌브)
를 구비하고 있고,
광 통과 제어 장치에 의해서 이들 발광 소자로부터 사출된 사출광의 통과/비통과를 제어함으로써 화상을 표시하는, 필드 시퀀셜 방식의 컬러 표시의 화상 표시 장치(직시형 혹은 프로젝션형).
(8) 제1H 양태에 관련된 화상 표시 장치…
(α) 적색을 발광하는 반도체 발광 소자가 2차원 매트릭스 모양으로 배열된 적색 발광 소자 패널,
(β) 녹색을 발광하는 GaN계 반도체 발광 소자가 2차원 매트릭스 모양으로 배열된 녹색 발광 소자 패널 및,
(γ) 청색을 발광하는 GaN계 반도체 발광 소자가 2차원 매트릭스 모양으로 배열된 청색 발광 소자 패널과,
(δ) 적색 발광 소자 패널, 녹색 발광 소자 패널 및 청색 발광 소자 패널의 각각으로부터 사출된 광을 1개의 광로에 한데 모으기 위한 수단, 나아가서는,
(ε) 1개의 광로에 한데 모으기 위한 수단으로부터 사출된 광의 통과/비통과를 제어하기 위한 광 통과 제어 장치(라이트·벌브)
를 구비하고 있고,
　광 통과 제어 장치에 의해서 이들 발광 소자 패널로부터 사출된 사출광의 통과/비통과를 제어함으로써 화상을 표시하는, 필드 시퀀셜 방식의 컬러 표시의 화상 표시 장치(직시형 혹은 프로젝션형).
또, 상기의 목적을 달성하기 위한 본 발명의 제2 양태에 관련된 화상 표시 장치는, 청색을 발광하는 제1 발광 소자, 녹색을 발광하는 제2 발광 소자 및, 적색을 발광하는 제3 발광 소자로 구성된, 컬러 화상을 표시하기 위한 발광 소자 유닛이, 2차원 매트릭스 모양으로 배열되어 이루어지는 화상 표시 장치로서,
제1 발광 소자, 제2 발광 소자 및 제3 발광 소자 중의 적어도 하나의 발광 소자를 구성하는 GaN계 반도체 발광 소자는,
(A) n형 도전형을 가지는 제1 GaN계 화합물 반도체층,
(B) 우물층 및, 우물층과 우물층을 간막이하는 장벽층으로 이루어지는 다중 양자 우물 구조를 가지는 활성층 및,
(C) p형 도전형을 가지는 제2 GaN계 화합물 반도체층
을 구비하고 있고,
활성층에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층에서의 우물층이 배치되어 있는 것을 특징으로 한다.
여기서, 본 발명의 제2 양태에 관련된 화상 표시 장치로서, 예를 들면 이하에 설명하는 구성, 구조의 화상 표시 장치를 들 수가 있다. 또한, 발광 소자 유닛의 수는, 화상 표시 장치에 요구되는 사양에 의거해서 결정하면 좋다. 또, 화상 표시 장치에 요구되는 사양에 의거해서, 라이트·벌브를 더 구비하고 있는 구성으로 할 수가 있다.
(1) 제2A 양태에 관련된 화상 표시 장치…
제1 발광 소자, 제2 발광 소자 및 제3 발광 소자의 각각의 발광/비발광 상태를 제어함으로써, 각 발광 소자의 발광 상태를 직접적으로 시인시킴으로써 화상을 표시하는, 패시브 매트릭스 타입 혹은 액티브 매트릭스 타입의 직시형, 컬러 표시의 화상 표시 장치.
(2) 제2B 양태에 관련된 화상 표시 장치…
제1 발광 소자, 제2 발광 소자 및 제3 발광 소자의 각각의 발광/비발광 상태를 제어하고, 스크린에 투영함으로써 화상을 표시하는, 패시브 매트릭스 타입 혹은 액티브 매트릭스 타입의 프로젝션형, 컬러 표시의 화상 표시 장치.
(3) 제2C 양태에 관련된 화상 표시 장치…
2차원 매트릭스 모양으로 배열된 발광 소자 유닛으로부터의 사출광의 통과/비통과를 제어하기 위한 광 통과 제어 장치(라이트·벌브)를 구비하고 있고, 발광 소자 유닛에서의 제1 발광 소자, 제2 발광 소자 및 제3 발광 소자의 각각의 발광/비발광 상태를 시분할(時分割) 제어하고, 또 광 통과 제어 장치에 의해서 제1 발광 소자, 제2 발광 소자 및 제3 발광 소자로부터 사출된 사출광의 통과/비통과를 제어함으로써 화상을 표시하는, 필드 시퀀셜 방식의 컬러 표시의 화상 표시 장치(직시형 혹은 프로젝션형).
상기의 목적을 달성하기 위한 본 발명의 면상 광원 장치는, 투과형(透過型) 혹은 반투과형(半透過型) 액정 표시 장치를 배면(背面)으로부터 조사(照射)하는 면상 광원 장치로서,
면상 광원 장치에 구비된 광원으로서의 GaN계 반도체 발광 소자는,
(A) n형 도전형을 가지는 제1 GaN계 화합물 반도체층,
(B) 우물층 및, 우물층과 우물층을 간막이하는 장벽층으로 이루어지는 다중 양자 우물 구조를 가지는 활성층 및,
(C) p형 도전형을 가지는 제2 GaN계 화합물 반도체층
을 구비하고 있고,
활성층에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층에서의 우물층이 배치되어 있는 것을 특징으로 한다.
상기의 목적을 달성하기 위한 본 발명의 액정 표시 장치 조립체는, 투과형 혹은 반투과형 액정 표시 장치 및, 그 액정 표시 장치를 배면으로부터 조사하는 면상 광원 장치를 구비한 액정 표시 장치 조립체로서,
면상 광원 장치에 구비된 광원으로서의 GaN계 반도체 발광 소자는,
(A) n형 도전형을 가지는 제1 GaN계 화합물 반도체층,
(B) 우물층 및, 우물층과 우물층을 간막이하는 장벽층으로 이루어지는 다중 양자 우물 구조를 가지는 활성층 및,
(C) p형 도전형을 가지는 제2 GaN계 화합물 반도체층
을 구비하고 있고,
활성층에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층에서의 우물층이 배치되어 있는 것을 특징으로 한다.
본 발명의 면상 광원 장치에 있어서는 또, 본 발명의 액정 표시 장치 조립체에서의 면상 광원 장치에 있어서는, 광원은, 청색을 발광하는 제1 발광 소자, 녹색을 발광하는 제2 발광 소자 및, 적색을 발광하는 제3 발광 소자를 구비하고 있고, GaN계 반도체 발광 소자는, 제1 발광 소자, 제2 발광 소자 및 제3 발광 소자 중의 적어도 하나(1종류)의 발광 소자를 구성하는 양태로 할 수가 있지만, 이것에 한정되는 것은 아니며, 면상 광원 장치에서의 광원을 1 또는 복수의 본 발명의 발광 장치로 구성할 수도 있다. 또, 제1 발광 소자, 제2 발광 소자 및, 제3 발광 소자는 각각, 하나이더라도 좋고, 복수이더라도 괜찮다.
본 발명의 제2 양태에 관련된 화상 표시 장치, 본 발명의 면상 광원 장치, 혹은 본 발명의 액정 표시 장치 조립체에 있어서, 광원을 제1 발광 소자, 제2 발광 소자 및 제3 발광 소자로 구성하는 경우, 제1 발광 소자, 제2 발광 소자 및 제3 발광 소자 중의 적어도 하나(1종류)의 발광 소자는 GaN계 반도체 발광 소자에 의해서 구성된다. 바꾸어말(云換)하면, 제1 발광 소자, 제2 발광 소자 및 제3 발광 소자 중의 어느것인가 1종류의 발광 소자는 GaN계 반도체 발광 소자로 구성되고, 나머지(殘) 2종류의 발광 소자는 다른(他) 구성의 반도체 발광 소자로 구성되어 있어도 좋고, 제1 발광 소자, 제2 발광 소자 및 제3 발광 소자 중의 어느것인가 2종류의 발광 소자는 GaN계 반도체 발광 소자로 구성되고, 나머지 1종류의 발광 소자는 다른 구성의 반도체 발광 소자로 구성되어 있어도 좋고, 제1 발광 소자, 제2 발광 소자 및 제3 발광 소자의 모든(全) 발광 소자가 GaN계 반도체 발광 소자로 구성되어 있어도 좋다. 또한, 다른 구성의 반도체 발광 소자로서, 적색을 발광하는 AlGaInP계 반도체 발광 소자를 들 수가 있다.
본 발명의 면상 광원 장치, 혹은 본 발명의 액정 표시 장치 조립체에서의 면상 광원 장치는, 2종류의 면상 광원 장치(백라이트), 즉 예를 들면 일본 실개소(實開昭) 제63-187120호이나 일본 특개 제2002-277870호 공보에 개시된 직하형(直下型) 면상 광원 장치와, 예를 들면 일본 특개 제2002-131552호 공보에 개시된 에지 라이트형(사이드 라이트형이라고도 불린다) 면상 광원 장치로 할 수가 있다. 또한, GaN계 반도체 발광 소자의 수는 본질적으로 임의(任意)이며, 면상 광원 장치에 요구되는 사양에 의거해서 결정하면 좋다.
여기서, 직하형 면상 광원 장치에 있어서는, 액정 표시 장치에 대향(對向)해서, 제1 발광 소자, 제2 발광 소자 및 제3 발광 소자가 배치되고, 액정 표시 장치와 제1 발광 소자, 제2 발광 소자 및 제3 발광 소자와의 사이에는, 확산판, 확산 시트, 프리즘 시트, 편광(偏光) 변환 시트라고 하는 광학(光學) 기능 시트군(群)이나, 반사 시트가 배치되어 있다.
직하형 면상 광원 장치에 있어서는, 보다 구체적으로는, 적색(예를 들면, 파장 640㎚)을 발광하는 반도체 발광 소자, 녹색(예를 들면, 파장 530㎚)을 발광하는 GaN계 반도체 발광 소자 및, 청색(예를 들면, 파장 450㎚)을 발광하는 GaN계 반도체 발광 소자가, 하우징(筐體; housing) 내에 배치, 배열되어 있는 구성으로 할 수 있지만, 이것에 한정되는 것은 아니다. 여기서, 복수의 적색을 발광하는 반도체 발광 소자, 복수의 녹색을 발광하는 GaN계 반도체 발광 소자 및, 복수의 청색을 발광하는 GaN계 반도체 발광 소자가, 하우징내에 배치, 배열되어 있는 경우, 이들 발광 소자의 배열 상태로서, 적색 발광의 반도체 발광 소자, 녹색 발광의 GaN계 반도체 발광 소자 및 청색 발광의 GaN계 반도체 발광 소자를 1조(組)로 한 발광 소자열(素子列)을 액정 표시 장치의 화면 수평 방향으로 복수, 줄지어서(連; 늘어서서, 연속해서 배치되어) 발광 소자열 어레이를 형성하고, 이 발광 소자열 어레이를 액정 표시 장치의 화면 수직 방향으로 복수개, 늘어놓는(竝; align) 배열을 예시할 수가 있다. 또한, 발광 소자열로서, (하나의 적색 발광의 반도체 발광 소자, 하나의 녹색 발광의 GaN계 반도체 발광 소자, 하나의 청색 발광의 GaN계 반도체 발광 소자), (하나의 적색 발광의 반도체 발광 소자, 2개의 녹색 발광의 GaN계 반도체 발광 소자, 하나의 청색 발광의 GaN계 반도체 발광 소자), (2개의 적색 발광의 반도체 발광 소자, 2개의 녹색 발광의 GaN계 반도체 발광 소자, 하나의 청색 발광의 GaN계 반도체 발광 소자) 등의 복수개의 조합을 들 수가 있다. 또한, 적색, 녹색, 청색 이외의 제4번째의 색을 발광하는 발광 소자를 더 구비하고 있어도 좋다. 또, GaN계 반도체 발광 소자에는, 예를 들면 닛케이 일렉트로닉스　2004년 12월 20일 제889호의 제128페이지에 게재된 바와 같은 광 취출(取出; extracing, take-out) 렌즈가 취부(取付; attach)되어 있어도 좋다.
한편, 에지 라이트형의 면상 광원 장치에서는, 액정 표시 장치에 대향해서 도광판이 배치되고, 도광판의 측면(다음에 기술하는 제1 측면)에 GaN계 반도체 발광 소자가 배치된다. 도광판은, 제1 면(바닥면(底面)), 이 제1 면과 대향한 제2 면(꼭대기면(頂面)), 제1 측면, 제2 측면, 제1 측면과 대향한 제3 측면 및, 제2 측면과 대향한 제4 측면을 가진다. 도광판의 보다 구체적인 형상(形狀)으로서, 전체로서, 쐐기모양(楔狀)의 절두 사각뿔(切頭四角錐) 형상을 들 수 있으며, 이 경우, 절두 사각뿔의 2개의 대향하는 측면이 제1 면 및 제2 면에 상당(相當)하고, 절두 사각뿔의 바닥면이 제1 측면에 상당한다. 그리고, 제1 면(바닥면)의 표면부에는 볼록부(凸部) 및/또는 오목부(凹部)가 설치(設)되어 있는 것이 바람직하다. 도광판의 제1 측면으로부터 광이 입사되고, 제2 면(꼭대기면)으로부터 액정 표시 장치를 향해서 광이 사출된다. 여기서, 도광판의 제2 면은, 평활(平活)하게 해도 좋고(즉, 경면(鏡面)으로 해도 좋고), 확산 효과가 있는 블러스트 시보를 설치해도 좋다(즉, 미세(微細)한 오목볼록면으로 할 수도 있다).
도광판의 제1 면(바닥면)에는, 볼록부 및/또는 오목부가 설치되어 있는 것이 바람직하다. 즉, 도광판의 제1 면에는, 볼록부가 설치되고, 혹은 또, 오목부가 설치되며, 혹은 또, 오목볼록부가 설치되어 있는 것이 바람직하다. 오목볼록부가 설치되어 있는 경우, 오목부와 볼록부가 연속해 있어도 좋고, 불연속(不連續)이더라도 좋다. 도광판의 제1 면에 설치된 볼록부 및/또는 오목부는, 도광판에의 광입사 방향과 소정의 각도를 이루는 방향을 따라서 연장(延)하는 연속한 볼록부 및/또는 오목부인 구성으로 할 수가 있다. 이와 같은 구성에 있어서는, 도광판에의 광입사 방향으로서 제1 면과 수직인 가상(假想) 평면에서 도광판을 절단(切斷)했을 때의 연속한 볼록 형상 혹은 오목 형상의 단면 형상으로서, 삼각형; 정방형(正方形), 장방형(長方形), 사다리꼴(台形)을 포함하는 임의의 사각형; 임의의 다각형; 원형(圓形), 타원형(楕圓形), 포물선, 쌍곡선, 카테나리(catenary) 등을 포함하는 임의의 매끄러운(滑) 곡선을 예시할 수가 있다. 또한, 도광판에의 광입사 방향과 소정의 각도를 이루는 방향이라 함은, 도광판에의 광입사 방향을 0도(度)로 했을 때, 60도∼120도의 방향을 의미한다. 이하에서도 마찬가지이다. 혹은 또, 도광판의 제1 면에 설치된 볼록부 및/또는 오목부는, 도광판에의 광입사 방향과 소정의 각도를 이루는 방향을 따라서 연장하는 불연속의 볼록부 및/또는 오목부인 구성으로 할 수가 있다. 이와 같은 구성에 있어서는, 불연속의 볼록 형상 혹은 오목 형상의 형상으로서, 각뿔(角錐), 원뿔(圓錐), 원기둥(圓柱), 삼각기둥이나 사각기둥을 포함하는 다각기둥, 구(球)의 일부, 회전 타원체(楕圓體)의 일부, 회전 포물선체의 일부, 회전 쌍곡선체의 일부라고 하는 각종 매끄러운 곡면을 예시할 수가 있다. 또한, 도광판에서, 경우에 따라서는, 제1 면의 주연부(周緣部; peripheral portion)에는 볼록부나 오목부가 형성되어 있지 않아도 좋다. 나아가서는, 광원으로부터 사출되고, 도광판에 입사한 광이 도광판의 제1 면에 형성된 볼록부 혹은 오목부에 충돌해서 산란(散亂)되지만, 도광판의 제1 면에 설치된 볼록부 혹은 오목부의 높이나 깊이, 피치, 형상을, 일정하게 해도 좋고, 광원으로부터 멀어짐(離; 떨어짐)에 따라서 변화시켜도 좋다. 후자(後者)의 경우, 예를 들면 볼록부 혹은 오목부의 피치를 광원으로부터 멀어짐에 따라서 세세(細)하게 해도 좋다. 여기서, 볼록부의 피치, 혹은 오목부의 피치라 함은, 도광판에의 광입사 방향을 따른 볼록부의 피치, 혹은 오목부의 피치를 의미한다.
도광판을 구비한 면상 광원 장치에서는, 도광판의 제1 면에 대향해서 반사 부재를 배치하는 것이 바람직하다. 도광판의 제2 면에 대향해서 액정 표시 장치가 배치되어 있다. 광원으로부터 사출된 광은, 도광판의 제1 측면(예를 들면, 절두 사각뿔의 바닥면에 상당하는 면)으로부터 도광판에 입사하고, 제1 면의 볼록부 혹은 오목부에 충돌해서 산란되며, 제1 면으로부터 사출되고, 반사 부재에서 반사되며, 제1 면에 다시 입사하고, 제2 면으로부터 사출되고, 액정 표시 장치를 조사한다. 액정 표시 장치와 도광판의 제2 면 사이에, 예를 들면 확산 시트나 프리즘 시트를 배치해도 좋다. 또, 광원으로부터 사출된 광을 직접, 도광판에 인도(導)해도 좋고, 간접적으로 도광판에 이끌어도 좋다. 후자의 경우, 예를 들면 광섬유를 이용하면 좋다.
도광판은, 광원이 사출하는 광을 그다지 흡수하는 일이 없는 재료로 도광판을 제작하는 것이 바람직하다. 구체적으로는, 도광판을 구성하는 재료로서, 예를 들면 유리나 플라스틱 재료(예를 들면, PMMA, 폴리카보네이트 수지(樹脂), 아크릴계 수지, 비정성(非晶性)의 폴리프로필렌계 수지, AS 수지를 포함하는 스틸렌계 수지)를 들 수가 있다.
예를 들면, 투과형 컬러 액정 표시 장치는, 예를 들면 투명 제1 전극을 구비한 프런트·패널, 투명 제2 전극을 구비한 리어·패널, 및, 프런트·패널과 리어·패널 사이에 배치된 액정 재료로 이루어진다.
여기서, 프런트·패널은, 보다 구체적으로는, 예를 들면 유리(glass) 기판(基板)이나 실리콘 기판으로 이루어지는 제1 기판과, 제1 기판의 내면에 설치된 투명 제1 전극(공통 전극이라고도 불리며, 예를 들면 ITO로 이루어진다)과, 제1 기판의 외면에 설치된 편광 필름으로 구성되어 있다. 나아가서는, 프런트·패널은, 제1 기판의 내면에, 아크릴 수지나 에폭시 수지로 이루어지는 오버코트층에 의해서 피복(被覆)된 컬러 필터가 설치되고, 오버코트층 위(上)에 투명 제1 전극이 형성된 구성을 가지고 있다. 투명 제1 전극 위에는 배향막이 형성되어 있다. 컬러 필터의 배치 패턴으로서, 델타 배열, 스트라이프 배열, 다이아고날(diagonal) 배열, 렉탱글(rectangle) 배열을 들 수가 있다. 한편, 리어·패널은, 보다 구체적으로는, 예를 들면, 유리 기판이나 실리콘 기판으로 이루어지는 제2 기판과, 제2 기판의 내면에 형성된 스위칭 소자와, 스위칭 소자에 의해서 도통(導通)/비도통(非導通)이 제어되는 투명 제2 전극(화소 전극이라고도 불리며, 예를 들면 ITO로 이루어진다)와, 제2 기판의 외면에 설치된 편광 필름으로 구성되어 있다. 투명 제2 전극을 포함하는 전면(全面)에는 배향막(配向膜)이 형성되어 있다. 이들 투과형 컬러 액정 표시 장치를 구성하는 각종(各種) 부재나 액정 재료는, 주지의 부재, 재료로 구성할 수가 있다. 또한, 스위칭 소자로서, 단결정 실리콘 반도체 기판에 형성된 MOS형 FET나 박막(薄膜) 트랜지스터(TFT)라고 하는 3단자 소자나, MIM 소자, 배리스터(varistor) 소자, 다이오드 등의 2단자 소자를 예시할 수가 있다.
이상으로 설명한 바람직한 형태(形態), 구성을 포함하는 본 발명의 GaN계 반도체 발광 소자, 발광 장치, 제1 양태 혹은 제2 양태에 관련된 화상 표시 장치, 면상 광원 장치, 혹은 액정 표시 장치 조립체(이하, 이들을 총칭해서, 단지, 본 발명이라고 부르는 경우가 있다)에서, 동작 전류 밀도를 30A/㎠로 했을 때의 활성층의 발광 파장을 λ2(㎚), 동작 전류 밀도를 300A/㎠로 했을 때의 활성층의 발광 파장을 λ3(㎚)으로 할 때,
500(㎚)≤λ2≤550(㎚)
0≤｜λ2-λ3｜≤5(㎚)
를 만족시키는 것이 바람직하고, 혹은 또, 동작 전류 밀도를 1A/㎠로 했을 때의 활성층의 발광 파장을 λ1(㎚), 동작 전류 밀도를 30A/㎠로 했을 때의 활성층의 발광 파장을 λ2(㎚), 동작 전류 밀도를 300A/㎠로 했을 때의 활성층의 발광 파장을 λ3(㎚)으로 할 때,
500(㎚)≤λ2≤550(㎚)
0≤｜λ1-λ2｜≤10(㎚)
0≤｜λ2-λ3｜≤5(㎚)
를 만족시키는 것이 바람직하다.
혹은 또, 상기의 바람직한 구성을 포함하는 본 발명에서, 동작 전류 밀도를 30A/㎠로 했을 때의 활성층의 발광 파장을 λ2(㎚), 동작 전류 밀도를 300A/㎠로 했을 때의 활성층의 발광 파장을 λ3(㎚)으로 할 때,
430(㎚)≤λ2≤480(㎚)
0≤｜λ2-λ3｜≤2(㎚)
를 만족시키는 것이 바람직하고, 혹은 또, 동작 전류 밀도를 1A/㎠로 했을 때의 활성층의 발광 파장을 λ1(㎚), 동작 전류 밀도를 30A/㎠로 했을 때의 활성층의 발광 파장을 λ2(㎚), 동작 전류 밀도를 300A/㎠로 했을 때의 활성층의 발광 파장을 λ3(㎚)으로 할 때,
430(㎚)≤λ2≤480(㎚)
0≤｜λ1-λ2｜≤5(㎚)
0≤｜λ2-λ3｜≤2(㎚)
를 만족시키는 것이 바람직하다.
일반적으로, 반도체 발광 소자는, 특성 측정시의 발열이나 온도 변화에 의해서도 발광 파장에 변화가 생긴다. 따라서, 본 발명에서는, 거의 실온(25℃)에서의 특성을 대상(對象)으로 한다. GaN계 반도체 발광 소자 자신(自身)의 발열이 적은 경우에는, 직류 전류에서의 구동에서도 문제는 생기지 않지만, 발열이 큰 경우, 펄스 전류로 구동하는 등 , GaN계 반도체 발광 소자 자신의 온도(접합 영역의 온도)가 실온으로부터 대폭 변화하지 않는 바와 같은 측정 방법을 채용할 필요가 있다.
또, 발광 파장에 관해서는, 스펙트럼에서의 파워 피크의 파장을 대상으로 한다. 인간의 시감(視感) 특성 등을 고려한 스펙트럼이나, 통상 색조를 표현하기 위해서 이용하는 도미넌트(dominant) 파장(주파장)은 아니다. 나아가서는, 측정 조건에 따라서는, 박막 간섭(干涉) 등에 의해서 활성층으로부터 발(發; emit; 사출)해진 광이 다수회(多數回) 반사함으로써, 외관상(見掛上), 주기적(周期的)인 변동을 가진 스펙트럼으로서 관측되는 경우가 있지만, 이들 주기적인 변동분(變動分)을 없앤, 활성층에서 생긴 광을 반영한 스펙트럼을 대상으로 한다.
또한, GaN계 반도체 발광 소자의 동작 전류 밀도라 함은, 동작 전류값을 활성층 면적(접합 영역 면적)으로 나눈(除; 제산한) 값이다. 즉, 시판의 GaN계 반도체 발광 소자는, 여러가지 패키지 형태를 가질 뿐만 아니라, 용도나 광량(光量)에 의해서 GaN계 반도체 발광 소자의 크기도 다르다. 또, GaN계 반도체 발광 소자의 크기에 따라서 표준적인 구동 전류(동작 전류)가 다른 등, 특성의 전류값 의존성을 직접 비교하는 것은 곤란하다. 본 발명에서는, 일반화를 위해서, 구동 전류의 값 그 자체(自體)가 아니라, 이와 같은 구동 전류값을 활성층 면적(접합 영역 면적)으로 나눈 동작 전류 밀도(단위:암페어/㎠)로 표현한다.
본 발명에서, 우물층 밀도를 다르게 하기 위해서, 우물층의 두께를 일정하게 하고, 장벽층의 두께를 다르게 하는(구체적으로는, 활성층에서의 제2 GaN계 화합물 반도체층 측의 장벽층의 두께를, 제1 GaN계 화합물 반도체층 측의 장벽층의 두께보다도 얇게 하는) 구성으로 하는 것이 바람직하지만, 이것에 한정되는 것은 아니고, 장벽층의 두께를 일정하게 하고, 우물층의 두께를 다르게 하는(구체적으로는, 활성층에서의 제2 GaN계 화합물 반도체층 측의 우물층의 두께를, 제1 GaN계 화합물 반도체층 측의 우물층의 두께보다도 두껍게 하는) 구성으로 해도 좋고, 우물층의 두께 및 장벽층의 두께의 양쪽(兩方; both)을 달리하는 구성으로 해도 좋다.
본 발명에서, 우물층 밀도 d1 및 우물층 밀도 d2를, 이하와 같이 정의한다. 즉, 총두게 t0의 활성층을 두께 방향으로 2개로 분할했을 때, 제1 GaN계 화합물 반도체층 측의 활성층의 영역인 활성층 제1 영역 AR1의 두께를 t1, 제2 GaN계 화합물 반도체층 측의 활성층의 영역인 활성층 제2 영역 AR2의 두께를 t2(단, t0=t1+t2)로 한다. 또, 활성층 제1 영역 AR1에 포함되는 우물층의 수를 WL1(정수(正數)이며, 정수(整數)에는 한정되지 않는다), 활성층 제2 영역 AR2에 포함되는 우물층의 수를 WL2(정수이며, 정수에는 한정되지 않고, 우물층의 총수 WL=WL1+WL2)로 한다. 또한, 활성층 제1 영역 AR1과 활성층 제2 영역 AR2에 걸쳐서(跨) 하나의 우물층(두께 tIF)이 존재하는 경우에는, 활성층 제1 영역 AR1 내에만 포함되는 우물층의 수를 WL′1, 활성층 제2 영역 AR2 내에만 포함되는 우물층의 수를 WL′2로 하고, 활성층 제1 영역 AR1과 활성층 제2 영역 AR2에 걸친 우물층에서의 활성층 제1 영역 AR1에 포함되는 두께를 두께 tIF-1, 활성층 제2 영역 AR2에 포함되는 두께를 두께 tIF-2(tIF=tIF-1+tIF-2)로 했을 때,
WL1=WL′1+ΔWL1
WL2=WL′2+ΔWL2
이다. 단,
ΔWL1+ΔWL2=1
이고,
WL=WL1+WL2
　=WL′1+WL′2+1
ΔWL1=tIF-1/tIF
ΔWL2=tIF-2/tIF
이다.
그리고, 우물층 밀도 d1 및 우물층 밀도 d2는, 이하의 식 (1-1), 식 (1-2)로부터 구할 수가 있다. 단, k≡(t0/WL)이다.
d1=(WL1/WL)/(t1/t0)
=k(WL1/t1)　　　　　　　　　　(1-1)
d2=(WL2/WL)/(t2/t0)
　 =k(WL2/t2)　　　　　　　　　　(1-2)
여기서, 본 발명에서는, 활성층의 총두께(總厚)를 t0으로 하고, 활성층에서의 제1 GaN계 화합물 반도체층측 계면(界面)으로부터 두께(2t0/3)까지의 활성층 제1 영역 AR1 내의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층측 계면으로부터 두께(t0/3)까지의 활성층 제2 영역 AR2 내의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층에서의 우물층이 배치되어 있는 구성으로 할 수 있으며, 혹은 또, 활성층의 총두께를 t0으로 하고, 활성층에서의 제1 GaN계 화합물 반도체층측 계면으로부터 두께(t0/2)까지의 활성층 제1 영역 AR1내의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층측 계면으로부터 두께(t0/2)까지의 활성층 제2 영역 AR2내의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층에서의 우물층이 배치되어 있는 구성으로 할 수 있고, 혹은 또, 활성층의 총두께를 t0으로 하고, 활성층에서의 제1 GaN계 화합물 반도체층측 계면으로부터 두께(t0/3)까지의 활성층 제1 영역 AR1내의 우물층 밀도를 d1 제2 GaN계 화합물 반도체층측 계면으로부터 두께(2t0/3)까지의 활성층 제2 영역 AR2내의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층에서의 우물층이 배치되어 있는 구성으로 할 수가 있다.
이상으로 설명한 여러가지 바람직한 형태, 구성을 포함하는 본 발명에서는, 1〈d2/d1≤20, 바람직하게는, 1.2≤d2/d1≤10, 보다 바람직하게는, 1.5≤d2/d1≤5를 만족시키도록, 활성층에서의 우물층이 배치되어 있는 것이 바람직하다. 여기서, 이와 같은 배치는 장벽층의 두께를 불균일(不均一)하게 함으로써 실현할 수 있고, 구체적으로는, 활성층에서의 장벽층의 두께를, 예를 들면, 제1 GaN계 화합물 반도체층 측으로부터 제2 GaN계 화합물 반도체층 측에 걸쳐서 변화시킴으로써(예를 들면, 다단계로 변화시킴으로써, 혹은 또, 3단계 이상으로 변화시킴으로써), 실현할 수가 있다. 보다 구체적으로는, 활성층에서의 장벽층의 두께를, 예를 들면 제1 GaN계 화합물 반도체층 측으로부터 제2 GaN계 화합물 반도체층 측에 걸쳐서 단계적으로 감소시키는 구조를 채용하면 좋다.
혹은 또, 이상으로 설명한 여러가지 바람직한 형태, 구성을 포함하는 본 발명에서는, 가장(最) 제2 GaN계 화합물 반도체층 측에 위치하는 장벽층의 두께를 20㎚ 이하로 하는 것이 바람직하고, 혹은 또, 가장 제1 GaN계 화합물 반도체층 측에 위치하는 장벽층의 두께가, 가장 제2 GaN계 화합물 반도체층 측에 위치하는 장벽층의 두께의 2배(倍) 이상으로 되도록, 활성층에서의 장벽층의 두께를, 예를 들면 단계적으로 변화시키는 것이 바람직하다.
나아가서는, 이상으로 설명한 여러가지 바람직한 형태, 구성을 포함하는 본 발명에서는, 활성층에는 인듐 원자가 포함되어 있는 형태, 보다 구체적으로는, AlxGa1-x-yInyN(단, x≥0, y＞0, 0〈x+y≤1)로 할 수가 있다. 또, 제1 GaN계 화합물 반도체층, 제2 GaN계 화합물 반도체층으로서, GaN층, AlGaN층, InGaN층, AlInGaN층을 들 수가 있다. 나아가서는, 이들 화합물 반도체층에 붕소(B) 원자나 탈륨(Tl) 원자, 비소(As) 원자, 인(P) 원자, 안티몬(Sb) 원자가 포함되어 있어도 좋다.
나아가서는, 이상으로 설명한 여러가지 바람직한 형태, 구성을 포함하는 본 발명에서, 활성층에서의 우물층의 수(WL)는 2이상, 바람직하게는 4이상인 것 바람직하다.
또, 이상으로 설명한 여러가지 바람직한 형태, 구성을 포함하는 본 발명에서는, GaN계 반도체 발광 소자는,
(D) 제1 GaN계 화합물 반도체층과 활성층 사이에 형성된 In 원자를 함유하는 하지층(下地層; base layer, underlayer, foundation layer) 및,
(E) 활성층과 제2 GaN계 화합물 반도체층 사이에 형성되고, p형 도펀트(dopant)를 함유하는 초격자(超格子) 구조층
을 더 구비하고 있는 구성으로 할 수가 있다. 이와 같은 구성으로 함으로써, 발광 효율의 향상과 동작 전압의 저하를 한층더 도모하면서, 높은 동작 전류 밀도에서의 한층더 안정된 GaN계 반도체 발광 소자의 동작을 달성할 수가 있다.
또한, 이와 같은 구성에서는, 활성층과 초격자 구조층 사이에는, 언도프(undoped) GaN계 화합물 반도체층이 형성되고, 그 언도프 GaN계 화합물 반도체층의 두께는 100㎚ 이하인 것이 바람직하다. 또, 초격자 구조층의 총두께는 5㎚ 이상인 것이 바람직하고, 초격자 구조층에서의 초격자 구조의 주기는, 2원자층 이상, 20㎚ 이하인 것이 바람직하다. 또, 초격자 구조층이 함유하는 p형 불순물의 농도는, 1×1018/㎤ 내지(乃至) 4×1020/㎤인 것이 바람직하다. 혹은 또, 하지층의 두께는 20㎚ 이상인 것이 바람직하고, 하지층과 활성층 사이에는, 언도프 GaN계 화합물 반도체층이 형성되고, 그 언도프 GaN계 화합물 반도체층의 두께는 50㎚ 이하인 것이 바람직하다. 나아가서는, 하지층 및 활성층은 In을 함유하고, 하지층에서의 In 조성 비율(組成割合)은 0.005 이상이며, 또한 활성층에서의 In 조성 비율보다도 낮은 구성으로 할 수도 있고, 또 하지층은, 1×1016/㎤ 내지 1×1021/㎤의 n형 불순물을 함유하는 구성으로 할 수도 있다.
또, 활성층을 구성하는 GaN계 화합물 반도체층은, 언도프의 GaN계 화합물 반도체로 구성되고, 혹은 또, 활성층을 구성하는 GaN계 화합물 반도체층의 n형 불순물 농도는, 2×1017/㎤ 미만인 것이 바람직하다.
이상으로 설명한 여러가지 바람직한 형태, 구성을 포함하는 본 발명에서, 활성층의 단변(短邊)(활성층의 평면 형상이 직사각형(矩形; rectangular shape)인 경우) 혹은 단경(短徑)(활성층의 평면 형상이 원형이나 타원형인 경우)의 길이는 0.1㎜ 이하, 바람직하게는, 0.03㎜ 이하인 구성으로 할 수가 있다. 또한, 활성층의 평면 형상이 다각형 등의, 단변이나 단경으로 규정할 수 없는 형상을 가지는 경우에는, 활성층의 면적과 같은 면적을 가지는 원형을 상정(想定)했을 때의 원형 직경(直徑)을 「단경」이라고 규정한다. 본 발명에서의 GaN계 반도체 발광 소자는, 특히 높은 동작 전류 밀도에서의 발광 파장의 시프트를 저감하는 것이지만, 한층더 작은 사이즈의 GaN계 반도체 발광 소자에서, 발광 파장의 시프트 저감 효과가 현저하다. 따라서, 종래의 GaN계 반도체 발광 소자보다도 작은 사이즈의 GaN계 반도체 발광 소자에의 본 발명의 적용에 의해, 저(低)코스트, 고밀도(고정세)의 GaN계 반도체 발광 소자 및 그것을 이용한 화상 표시 장치를 실현하는 것이 가능하게 된다.
예를 들면, 가정용 텔레비전 수상기에서 일반적인 32인치형 하이비전 수상기(1920×1080×RGB)를 이와 같은 GaN계 반도체 발광 소자를 매트릭스 모양으로 늘어놓아서 실현하는 경우, 서브 픽셀에 상당하는 적색 발광 소자, 녹색 발광 소자, 청색 발광 소자의 조합인 1픽셀(화소)의 크기는, 대체로(大凡) 360㎛2이며, 각 서브 픽셀은 장변(長邊) 300㎛, 단변 100㎛ 이하가 필수(必須)로 된다. 혹은 또, 예를 들면 이와 같은 GaN계 반도체 발광 소자를 매트릭스 모양으로 늘어놓아서 렌즈로 투영하는 프로젝션형 디스플레이의 경우, 종래의 프로젝션형 디스플레이의 액정 표시 장치 혹은 DMD 라이트벌브와 마찬가지로, 1인치 이하의 사이즈가 광학 설계나 코스트의 면(面)에서 바람직하다. 다이클로익 프리즘 등을 이용해서 3판식(3板式)으로 한다고 해도 DVD의 일반적인 해상도 720×480을 대각(對角) 1인치로 실현하려면, GaN계 반도체 발광 소자의 사이즈는 30㎛ 이하가 필요하게 된다. 이와 같이, 단변(단경)을 0.1㎜이하, 보다 바람직하게는 단변(단경)을 0.03㎜ 이하로 함으로써, 이와 같은 치수 영역에서의 발광 파장 시프트를, 종래의 GaN계 반도체 발광 소자보다도 대폭 저감할 수 있으며, 실용상(實用上)의 응용 범위가 넓어지고, 지극히(極) 유용하다.
이상으로 설명한 여러가지 바람직한 형태, 구성을 포함하는 본 발명에서, 제1 GaN계 화합물 반도체층, 활성층, 제2 GaN계 화합물 반도체층 등의 여러가지 GaN계 화합물 반도체층의 형성 방법으로서, 유기(有機) 금속 화학적 기상(氣相) 성장법(MOCVD법)이나 MBE법, 할로겐이 수송(輸送) 혹은 반응에 기여하는 하이드라이드 기상 성장법 등을 들 수가 있다.
MOCVD법에서의 유기 갈륨원(源) 가스로서, 트리메틸갈륨(TMG) 가스나 트리에틸갈륨(TEG) 가스를 들 수 있고, 질소원 가스로서, 암모니아 가스나 히드라진 가스를 들 수가 있다. 또, n형 도전형을 가지는 제1 GaN계 화합물 반도체층의 형성에서는, 예를 들면 n형 불순물(n형 도펀트)로서 규소(Si)를 첨가하면 좋고, p형 도전형을 가지는 제2 GaN계 화합물 반도체층의 형성에서는, 예를 들면 p형 불순물(p형 도펀트)로서 마그네슘(Mg)을 첨가하면 좋다. 또, GaN계 화합물 반도체층의 구성 원자로서 알루미늄(Al) 혹은 인듐(In)이 포함되는 경우, Al원으로서 트리메틸 알루미늄(TMA) 가스를 이용하면 좋고, In원으로서 트리메틸 인듐(TMI) 가스를 이용하면 좋다. 나아가서는, Si원으로서 모노실란 가스(SiH4 가스)를 이용하면 좋고, Mg원으로서 시클로펜타디에닐 마그네슘 가스나 메틸시클로펜타디에닐 마그네슘, 비스시클로펜타디에닐 마그네슘(Cp2Mg)을 이용하면 좋다. 또한, n형 불순물(n형 도펀트)로서, Si 이외에, Ge, Se, Sn, C, Ti를 들 수 있고, p형 불순물(p형 도펀트)로서, Mg 이외에, Zn, Cd, Be, Ca, Ba, O를 들 수가 있다.
p형 도전형을 가지는 제2 GaN계 화합물 반도체층에 접속된 p형 전극은, 팔라듐(Pd), 백금(Pt), 니켈(Ni), Al(알루미늄), Ti(티탄), 금(Au) 및 은(Ag)으로 이루어지는 군에서 선택된 적어도 1종류의 금속을 포함하는, 단층(單層) 구성 또는 다층(多層) 구성을 가지고 있는 것이 바람직하고, 혹은 또, ITO(Indium Tin Oxide) 등의 투명 도전 재료를 이용할 수도 있지만, 그 중에서도, 광을 높은 효율로 반사시킬 수 있는 은(Ag)이나 Ag/Ni, Ag/Ni/Pt를 이용하는 것이 바람직하다. 한편, n형 도전형을 가지는 제1 GaN계 화합물 반도체층에 접속된 n형 전극은, 금(Au), 은(Ag), 팔라듐(Pd), Al(알루미늄), Ti(티탄), 텅스텐(W), Cu(구리), Zn(아연), 주석(錫)(Sn) 및 인듐(In)으로 이루어지는 군에서 선택된 적어도 1종류의 금속을 포함하는, 단층 구성 또는 다층 구성을 가지는 것이 바람직하고, 예를 들면 Ti/Au, Ti/Al, Ti/Pt/Au를 예시할 수가 있다. n형 전극이나 p형 전극은, 예를 들면 진공 증착법(蒸着法)이나 스퍼터링법 등의 PVD법으로 형성할 수가 있다.
n형 전극이나 p형 전극 위에, 외부의 전극 혹은 회로와 전기적(電氣的)으로 접속하기 위해서, 패드 전극을 설치해도 좋다. 패드 전극은, Ti(티탄), 알루미늄(Al), Pt(백금), Au(금), Ni(니켈)로 이루어지는 군에서 선택된 적어도 1종류의 금속을 포함하는, 단층 구성 또는 다층 구성을 가지는 것이 바람직하다. 혹은 또, 패드 전극을, Ti/Pt/Au의 다층 구성, Ti/Au의 다층 구성에 예시되는 다층 구성으로 할 수도 있다.
이상으로 설명한 바람직한 형태, 구성을 포함하는 본 발명에서 GaN계 반도체 발광 소자의 조립품은, 페이스업(face-up) 구조를 가지고 있어도 좋고, 플립칩(flip chip) 구조를 가지고 있어도 좋다.
본 발명에서는, GaN계 반도체 발광 소자의 발광량(發光量)(휘도)의 제어를, 구동 전류의 펄스폭 제어로 행할 수 있고, 혹은 또, 구동 전류의 펄스 밀도 제어로 행할 수 있으며, 혹은 또, 이들의 조합으로 행할 수 있을 뿐만 아니라, 아울러(倂), 구동 전류의 피크 전류값으로 행할 수가 있다. 이것은, 구동 전류의 피크 전류값의 변화가 GaN계 반도체 발광 소자의 발광 파장에 미치는 영향이 작기 때문이다.
구체적으로는, 예를 들면 1종류의 GaN계 반도체 발광 소자에서, 어떤(或) 발광 파장 λ0을 얻을 때의 구동 전류의 피크 전류값을 I0, 구동 전류의 펄스폭을 P0으로 하고, GaN계 반도체 발광 소자, 혹은, 이러한 GaN계 반도체 발광 소자가 짜넣어진 발광 장치, 화상 표시 장치, 면상 광원 장치, 액정 표시 장치 조립체에서의 GaN계 반도체 발광 소자의 동작의 1동작 주기를 TOP로 할 때,
(1) 구동 전류의 피크 전류값 I0을 제어(조정)하는 것에 의해서, GaN계 반도체 발광 소자로부터의 발광량(휘도)을 제어하고, 아울러,
(2) 구동 전류의 펄스폭 P0을 제어하는 것에 의해서(구동 전류의 펄스폭 제어), GaN계 반도체 발광 소자로부터의 사출광의 발광량(밝기, 휘도)을 제어할 수 있으며, 및/또는,
(3) GaN계 반도체 발광 소자의 동작의 1동작 주기 TOP 중에서의 펄스폭 P0을 가지는 펄스의 수(펄스 밀도)를 제어하는 것에 의해서(구동 전류의 펄스 밀도 제어), GaN계 반도체 발광 소자로부터의 사출광의 발광량(밝기, 휘도)을 제어할 수가 있다.
또한, 상술한 GaN계 반도체 발광 소자의 발광량의 제어는, 예를 들면,
(a) GaN계 반도체 발광 소자에 펄스 구동 전류를 공급하는 펄스 구동 전류 공급 수단,
(b) 구동 전류의 펄스폭 및 펄스 밀도를 설정하는 펄스 구동 전류 설정 수단 및,
(c) 피크 전류값을 설정하는 수단,
을 구비하는 GaN계 반도체 발광 소자의 구동 회로에 의해서 달성할 수가 있다. 또한, 이 GaN계 반도체 발광 소자의 구동 회로는, 우물층 밀도에 특징을 가지는 본 발명의 GaN계 반도체 발광 소자에 대해서 적용할 수 있을 뿐만 아니라, 종래의 GaN계 반도체 발광 소자에 대해서 적용할 수도 있다.
본 발명의 GaN계 반도체 발광 소자로서, 구체적으로는 발광 다이오드(LED), 반도체 레이저(LD)를 예시할 수가 있다. 또한, GaN계 화합물 반도체층의 적층 구조가 발광 다이오드 구조 혹은 레이저 구조를 가지는 한, 그 구조, 구성에도 특히 제약은 없다. 또, 본 발명의 GaN계 반도체 발광 소자의 적용 분야로서, 상술한 발광 장치, 화상 표시 장치, 면상 광원 장치, 컬러 액정 표시 장치 조립체를 포함하는 액정 표시 장치 조립체 뿐만이 아니라, 자동차, 전차(電車), 선박, 항공기 등의 수송 수단에서의 등기구(燈具)나 등불(燈火)(예를 들면, 헤드 라이트, 테일 라이트, 하이마운트 스톱 라이트, 스몰 라이트, 턴 시그널 램프, 포그 라이트, 실내등, 미터 패널용 라이트, 각종 버튼에 내장(內藏; built-in)된 광원, 행선지 표시등, 비상등, 비상구 유도등(誘導燈) 등), 건축물에서의 각종 등기구나 등불(외등(外燈), 실내등, 조명기구(照明具), 비상등, 비상구 유도등 등), 가로등, 신호기나 간판, 기계, 장치 등에서의 각종 표시등기구(表示燈具), 터널이나 지하 통로 등에서의 조명 도구나 채광부, 생물 현미경 등의 각종 검사 장치에서의 특수 조명, 광을 이용한 살균 장치, 광 촉매와 조합한 소취(消臭; 냄새제거)·살균 장치, 사진이나 반도체 리소그래피에서의 노광(露光) 장치, 광을 변조해서 공간 혹은 광섬유나 도파로(導波路)를 경유(經由)해서 정보를 전달하는 장치를 들 수가 있다.
본 발명에서는, 활성층에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층에서의 우물층이 배치되어 있고, 발광 효율을 향상시키면서, 동작 전류 밀도의 증가에 수반하는 발광 파장의 큰 시프트를 억제할 수가 있다. 본 발명자의 실험에 따르면, GaN계 반도체 발광 소자에서는, 동작 전류 밀도의 증가와 함께, 발광에 기여하는 우물층이 차츰(次第; 점점) 제2 GaN계 화합물 반도체층 측의 우물층으로 이행(移行)해 가는 것을 알 수 있었다. 그 이유로서, 전자(電子)와 정공(正孔)의 모빌리티(mobility)의 차이(違; difference; 틀림)를 들 수 있다. GaN계 화합물 반도체에서는 정공의 모빌리티가 작기 때문에, 정공은 제2 GaN계 화합물 반도체층 근방의 우물층까지밖에 도달하지 않고, 정공과 전자의 재결합인 발광이 제2 GaN계 화합물 반도체층 측에 치우친다(偏; offset)고 생각된다. 또, 우물층과 장벽층으로 이루어지는 헤테로 장벽의 캐리어에 대한 투과율이라고 하는 점에서도, 유효 질량이 큰 정공은 복수의 장벽층을 넘(越)어서 제1 GaN계 화합물 반도체층 측의 우물층까지 도달하는 것이 곤란하다고 하는 요인(要因)도 생각된다. 즉, 본 발명에 있어서는, 정공이 도달하는 범위(활성층의 제2 GaN계 화합물 반도체층 측)에 존재하는 우물층의 수가 많고, 예를 들면 활성층의 제1 GaN계 화합물 반도체층 측의 장벽층의 두께보다도 활성층의 제2 GaN계 화합물 반도체층 측의 장벽층의 두께가 얇으므로, 정공의 투과율이 향상하고, 정공이 보다 균일하게 배분(配分)되기 쉬워진다고 생각된다. GaN계 반도체 발광 소자에서의 동작 전류 밀도의 증가에 수반하는 발광 파장의 단파장 측으로의 시프트 요인으로서는, 우물층 내의 캐리어 농도 증대에 수반하는 「국재 준위(局在準位)의 밴드 필밍(band filming)」과「피에조 전계의 스크리닝」이 제창되고 있지만, 정공이 유효하게 배분됨으로써 재결합 확률이 향상한 것에 더하여, 정공이 균일하게 배분됨으로서 하나의 우물층 당(當)의 캐리어 농도를 저감할 수 있고, 발광 파장의 단파장 측으로의 시프트를 저감시킬 수 있다고 생각된다.
따라서, GaN계 반도체 발광 소자 광 출력을 증가시키기 위해서 GaN계 반도체 발광 소자의 구동 전류(동작 전류)를 증가시키더라도, 구동 전류(동작 전류)의 증가에 기인한 발광 파장의 시프트라고 하는 문제의 발생을 방지하는 것이 가능하게 된다. 특히, 청색 발광이나 녹색 발광의 GaN계 반도체 발광 소자에서, 동작 전류 밀도를 30A/㎠, 나아가서는 50A/㎠나 100A/㎠ 이상으로 했을 때, 보다 한층더 큰 효과(휘도의 증가 및, 발광 파장의 단파장측으로의 시프트 저감)를 얻을 수가 있다. 본 발명에서는, 활성층의 특정 영역에 치우친 우물층으로부터의 발광을 유효하게 이용하기 때문에, 광 공진기(共振器) 효과 등의 높은 광 취출 기술과의 상승(相乘) 효과에 의해, 더욱더 높은 효율을 실현하는 것이 가능하게 되며, 반도체 레이저의 특성 향상도 기대할 수 있다.
화상 표시 장치, 면상 광원 장치, 컬러 액정 표시 장치 조립체를 포함하는 액정 표시 장치 조립체에서는, 구동 전류의 펄스폭 및/또는 펄스 밀도의 제어를 하는 것에 더하여, 구동 전류(동작 전류)가 높은 피크 전류값으로 GaN계 반도체 발광 소자를 구동함으로써 광 출력을 증가시키는 것에 의해서, 발광 파장의 시프트를 저감한 채, 즉 구동 전류(동작 전류)의 변화에 의해서도 발광 파장이 그다지(左程) 변동하지 않는 상태에서, 휘도의 증가를 도모할 수가 있다. 바꾸어 말하면, 휘도의 제어를, 구동 전류의 펄스폭 및/또는 펄스 밀도의 제어에 더하여, 구동 전류(동작 전류)의 피크 전류값 제어에 의거해서 행할 수 있으므로, 휘도의 제어 파라미터가 종래의 기술보다도 늘어나고, 한층더 광범위한 휘도 제어를 행하는 것이 가능하게 된다. 즉, 휘도의 다이나믹 레인지를 넓게 취하는 것이 가능하게 된다. 구체적으로는, 예를 들면 장치 전체의 휘도 제어를 구동 전류(동작 전류)의 피크 전류값 제어로 행하고, 세세한 휘도 제어를 구동 전류의 펄스폭 및/또는 펄스 밀도의 제어로 행하면 좋으며, 혹은 또, 이것과는 역(逆)으로, 장치 전체의 휘도 제어를 구동 전류의 펄스폭 및/또는 펄스 밀도의 제어로 행하고, 세세한 휘도 제어를 구동 전류(동작 전류)의 피크 전류값 제어로 행하면 좋다. 또, 발광 장치에 있어서는, GaN계 반도체 발광 소자의 발광 파장의 시프트가 작기 때문에, 전류값에 의하지 않고 안정된 색도를 실현할 수 있다. 특히, 청색이나 근자외(近紫外)의 GaN계 반도체 발광 소자와 색변환 재료를 조합한 백색 광원에 유용하다.
도 1은 실시예 1의 GaN계 반도체 발광 소자에서의 층 구성을 개념적으로 도시하는 도면,
도 2는 실시예 1의 GaN계 반도체 발광 소자의 모식적인 단면도,
도 3은 실시예 1및 비교예 1의 GaN계 반도체 발광 소자의 동작 전류 밀도와 광 출력과의 관계를 측정한 결과를 도시하는 그래프,
도 4는 실시예 1및 비교예 1의 GaN계 반도체 발광 소자의 동작 전류 밀도와 발광 피크 파장의 관계를 도시하는 그래프,
도 5는 GaN계 반도체 발광 소자의 평가를 위해서, GaN계 반도체 발광 소자에 구동 전류를 공급하고 있는 상태를 도시하는 개념도,
도 6a는 실시예 1의 GaN계 반도체 발광 소자를 위에서 바라본(眺) 모식도,
도 6b는 도 6a의 화살표 B-B를 따른 모식적인 단면도(단, 사선은 생략),
도 7은 직렬로 접속된 2개의 GaN계 반도체 발광 소자를 위에서 바라본 모식도,
도 8은 실시예 1에서의 활성층 근방의 밴드 다이어그램과 페르미 레벨(fermi level)을 도시하는 그래프,
도 9는 비교예 1에서의 활성층 근방의 밴드 다이어그램과 페르미 레벨을 도시하는 그래프,
도 10은 실시예 1에서의 홀 농도를 산출한 결과를 도시하는 그래프,
도 11은 비교예 1에서의 홀 농도를 산출한 결과를 도시하는 그래프,
도 12는 실시예 1의 구조에서 활성층의 n형 불순물 농도를 바꾼 경우의 홀 농도를 산출한 결과를 도시하는 그래프,
도 13은 실시예 1의 홀 농도의 계산 결과를 도시하는 그래프,
도 14는 실시예 1의 변형예-A의 홀 농도의 계산 결과를 도시하는 그래프,
도 15a는, 실시예 1의 변형예-B에서의 활성층 근방의 밴드 다이어그램과 페르미 레벨을 도시하는 그래프,
도 15b는 실시예 1의 변형예-B에서의 홀 농도의 계산 결과를 도시하는 그래프,
도 16a는 실시예 1의 변형예-C에서의 활성층 근방의 밴드 다이어그램과 페르미 레벨을 도시하는 그래프,
도 16b는 실시예 1의 변형예-C에서의 홀 농도의 계산 결과를 도시하는 그래프,
　도 17a는, 비교예 1-A에서의 활성층 근방의 밴드 다이어그램과 페르미 레벨을 도시하는 그래프,
도 17b는, 비교예 1-A에서의 홀 농도의 계산 결과를 도시하는 그래프,
도 18은 실시예 3 및 비교예 3의 GaN계 반도체 발광 소자의 동작 전류 밀도와 발광 피크 파장의 관계를 도시하는 그래프,
도 19a는, 실시예 4의 GaN계 반도체 발광 소자를 위에서 바라본 모식도,
도 19b는, 도 19a의 화살표 B-B에 따른 모식적인 단면도(단, 사선은 생략),
도 20a는 실시예 4A 및 비교예 4A의 GaN계 반도체 발광 소자에서의 동작 전류 밀도와 피크 파장 시프트량의 관계를 도시하는 그래프,
도 20b는, 실시예 4B 및 비교예 4B의 GaN계 반도체 발광 소자에서의 동작 전류 밀도와 피크 파장 시프트량의 관계를 도시하는 그래프,
도 21a는 실시예 6에서의 패시브 매트릭스 타입의 직시형 화상 표시 장치(제 1A 양태에 관련된 화상 표시 장치)의 회로도,
도 21b는 GaN계 반도체 발광 소자가 2차원 매트릭스 모양으로 배열된 발광 소자 패널의 모식적인 단면도,
도 22는 실시예 6에서의 액티브 매트릭스 타입의 직시형 화상 표시 장치(제1A 양태에 관련된 화상 표시 장치)의 회로도,
도 23은 GaN계 반도체 발광 소자가 2차원 매트릭스 모양으로 배열된 발광 소자 패널을 구비한 프로젝션형 화상 표시 장치(제1B 양태에 관련된 화상 표시 장치)의 개념도,
도 24는 적색 발광 소자 패널, 녹색 발광 소자 패널 및 청색 발광 소자 패널을 구비한 프로젝션형, 컬러 표시의 화상 표시 장치(제1C 양태에 관련된 화상 표시 장치)의 개념도,
도 25는 GaN계 반도체 발광 소자 및, 광 통과 제어 장치를 구비한 프로젝션형 화상 표시 장치(제1D 양태에 관련된 화상 표시 장치)의 개념도,
도 26은 GaN계 반도체 발광 소자 및, 광 통과 제어 장치를 3조 구비한 컬러 표시의 프로젝션형 화상 표시 장치(제1D 양태에 관련된 화상 표시 장치)의 개념도,
도 27은 발광 소자 패널 및, 광 통과 제어 장치를 구비한 프로젝션형 화상 표시 장치(제1E 양태에 관련된 화상 표시 장치)의 개념도,
도 28은 GaN계 반도체 발광 소자 및 광 통과 제어 장치를 3조 구비한 컬러 표시의 프로젝션형 화상 표시 장치(제1F 양태에 관련된 화상 표시 장치)의 개념도,
도 29는 GaN계 반도체 발광 소자를 3조 및, 광 통과 제어 장치를 구비한 컬 러 표시의 프로젝션형 화상 표시 장치(제1G 양태에 관련된 화상 표시 장치)의 개념도,
도 30은 발광 소자 패널을 3조 및, 광 통과 제어 장치를 구비한 컬러 표시의 프로젝션형 화상 표시 장치(제1H 양태에 관련된 화상 표시 장치)의 개념도,
도 31은 실시예 7에서의 액티브 매트릭스 타입의 직시형 컬러 표시의 화상 표시 장치(제2A 양태에 관련된 화상 표시 장치)의 회로도,
도 32a는 실시예 8의 면상 광원 장치에서의 발광 소자의 배치, 배열 상태를 모식적으로 도시하는 도면,
도 32b는 면상 광원 장치 및 컬러 액정 표시 장치 조립체의 모식적인 일부 단면도,
도 33은 컬러 액정 표시 장치의 모식적인 일부 단면도,
도 34는 실시예 9의 컬러 액정 표시 장치 조립체의 개념도,
도 35는 플립칩 구조를 가지는 LED로 이루어지는 GaN계 반도체 발광 소자의 모식적인 단면도,
도 36은 참고품(參考品)-1∼참고품-5의 GaN계 반도체 발광 소자에서, 청색의 발광 피크 성분의 전체에서 차지(占)하는 비율을 플롯한 그래프.
[부호의 설명]
1, 101…GaN계 반도체 발광 소자, UN…발광 소자 유닛, 10…기판, 11…버퍼층, 12…언도프의 GaN층, 13…n형 도전형을 가지는 제1 GaN계 화합물 반도체층, 14…언도프 GaN층, 15…활성층, 16…언도프 GaN층, 17…p형 도전형을 가지는 제2 GaN 계 화합물 반도체층, 18…Mg 도프의 GaN층, 19A…n형 전극, 19B…p형 전극, 21…서브 마운트, 22…플라스틱 렌즈, 23A…금선(金線), 23B…외부 전극, 24…리플렉터 컵, 25…히트 싱크, 26…구동 회로, 27…제어부, 28…구동 전류원(電流源), 29…펄스 생성 회로, 30…드라이버, 41, 43…컬럼·드라이버, 42, 44…로우·드라이버, 45…드라이버, 50…발광 소자 패널, 51…지지체(支持體), 52…X방향 배선, 53…Y방향 배선, 54…투명 기재(基材; base material), 55…마이크로 렌즈, 56…투영 렌즈, 57…다이클로익·프리즘, 58…액정 표시 장치, 59…광 안내 부재, 102…히트 싱크, 200, 200A…컬러 액정 표시 장치 조립체, 210…컬러 액정 표시 장치, 220…프런트·패널, 221…제1 기판, 222…컬러 필터, 223…오버코트층, 224…투명 제1 전극, 225…배향막, 226…편광 필름, 227…액정 재료, 230…리어·패널, 231…제2 기판, 232…스위칭 소자, 234…투명 제2 전극, 235…배향막, 236…편광 필름, 240…면상 광원 장치, 241…하우징, 242A…하우징의 바닥면, 242B…하우징의 측면, 243…외측 프레임, 244…내측 프레임, 245A, 245B…스페이서, 246…가이드 부재, 247…브래킷 부재, 251…확산판, 252…확산 시트, 253…프리즘 시트, 254…편광 변환 시트, 255…반사 시트, 250…면상 광원 장치, 260…광원, 270…도광판, 271…도광판의 제1 면, 272…제1 면에서의 오목볼록부, 273…도광판의 제2 면, 274…도광판의 제1 측면, 275…도광판의 제2 측면, 276…도광판의 제3 측면, 281…반사 부재, 282…확산 시트, 283…프리즘 시트, 301, 302…땜납층(半田層; solder layer), 303…알루미늄층, 304…SiO2층, 304…패시베이션막.
[발명을 실시하기 위한 최량의 형태]
이하, 도면을 참조해서, 실시예에 의거하여 본 발명을 설명하겠지만, 그것에 앞서서(先立), 예비적으로 GaN계 발광 다이오드의 특성을 조사(調査)했다.
즉, 9층의 우물층 및 8층의 장벽층을 가지는 활성층을 구비한 GaN계 반도체 발광 소자(참고품-0)를 제작했다. 이 GaN계 반도체 발광 소자는, 층 구성의 개념도를 도 1에 도시하는 바와 같이, 사파이어로 이루어지는 기판(10) 위에, 버퍼층(11)(두께 30㎚); 언도프의 GaN층(12)(두께 1㎛); n형 도전형을 가지는 제1 GaN계 화합물 반도체층(13)(두께 3㎛); 언도프 GaN층(14)(두께 5㎚); 우물층 및, 우물층과 우물층을 간막이하는 장벽층으로 이루어지는 다중 양자 우물 구조를 가지는 활성층(15)(우물층 및 장벽층의 도시는 생략); 언도프 GaN 층(16)(두께 10㎚); p형 도전형을 가지는 제2 GaN계 화합물 반도체층(17)(두께 20㎚); Mg 도프의 GaN층(컨택트층)(18)(두께 100㎚)이, 순차(順次; sequentially) 적층된 구성, 구조를 가진다. 또한, 도면에서는, 버퍼층(11), 언도프의 GaN층(12), 언도프 GaN층(14), 언도프 GaN층(16), Mg 도프의 GaN층(18)의 도시를 생략하고 있는 경우가 있다. 언도프 GaN층(14)는, 그 위에 결정(結晶) 성장시켜지는 활성층(15)의 결정성(結晶性) 향상을 위해서 설치되어 있으며, 언도프 GaN층(16)은, 제2 GaN계 화합물 반도체층(17) 중의 도펀트(예를 들면, Mg)가 활성층(15) 내로 확산하는 것을 방지하기 위해서 설치되어 있다. 또한, 활성층(15)에서의 우물층은, 두께 3㎚, In 조성 비율 0.23의 InGaN(In0.23Ga0.77N)층으로 이루어지고, 장벽층은, 두께 15㎚의 GaN층으로 이루어진다. 또한, 이와 같은 조성의 우물층을, 편의상(便宜上), 조성-A의 우물층이라고 부르는 경우가 있다.
이 GaN계 반도체 발광 소자(참고품-0)에 있어서는, 동작 전류 밀도 60A/㎠에서의 발광 피크 파장이 515㎚이며, 발광 효율은 180㎽/A였다. 또한, 시판 LED와 같이, 고반사율 마운트 위에 실장(實裝; mount)하고, 고굴절률(高屈折率)의 수지 몰드를 행하면, 전광속(全光束) 측정에서 약 2배 이상의 효율이 얻어진다.
다음에, 마찬가지 층 구조이고, 게다가 9층의 우물층 중, 특정의 1층만의 In 조성 비율을 조정한 GaN계 반도체 발광 소자, 즉 두께 3㎚, In 조성 비율 0.15의 InGaN(In0.15Ga0.85N)층으로 이루어지는 우물층(편의상, 조성-B의 우물층이라고 부르는 경우가 있다)을 1층 구비하고, 다른 8층은 조성-A의 우물층으로 이루어지는 GaN계 반도체 발광 소자를 제작했다. 제1 GaN계 화합물 반도체층 측으로부터, 제1번째 우물층이 조성-B의 우물층으로 이루어지는 GaN계 반도체 발광 소자를 참고품-1이라고 부르고, 제3번째 우물층이 조성-B의 우물층으로 이루어지는 GaN계 반도체 발광 소자를 참고품-2라고 부르고, 제5번째 우물층이 조성-B의 우물층으로 이루어지는 GaN계 반도체 발광 소자를 참고품-3이라고 부르고, 제7번째 우물층이 조성-B의 우물층으로 이루어지는 GaN계 반도체 발광 소자를 참고품-4라고 부르며, 제9번째 우물층이 조성-B의 우물층으로 이루어지는 GaN계 반도체 발광 소자를 참고품-5라고 부른다. 이들 참고품-1∼참고품-5의 GaN계 반도체 발광 소자에 있어서는, 다 른 우물층은 상술한 대로, 조성-A의 우물층으로 구성되어 있다.
이 실험의 목적은 9층의 우물층을 가지는 녹색 발광의 GaN계 반도체 발광 소자(발광 다이오드)를 발광시킨 경우에, 각 우물층으로부터의 발광 비율이 어떻게 되어 있는지를 시각화(視覺化)하는 것에 있다.
이들 참고품-1∼참고품-5의 GaN계 반도체 발광 소자에 있어서도, 동작 전류 밀도 60A/㎠에서의 발광 피크 파장이 515㎚이며, 발광 효율은 180㎽/A이었다. 그렇지만, 몇개(畿)의 참고품에서는, 녹색의 발광(발광 파장: 약 515㎚) 이외에, 조성-B의 우물층의 존재에 기인해서, 청색의 발광 영역(발광 파장: 약 450㎚)에도 작은 발광 피크가 보였다. 이 청색의 발광 피크 성분의 전체에서 차지하는 비율을 도 36에 플롯했다. 또한, 도 36의 횡축의 제1층째, 제3층째, …은, 조성-B의 우물층의 제1 GaN계 화합물 반도체층 측으로부터의 위치를 나타낸다. 즉, 도 36의 횡축의 제Q층째(Q=1, 3, 5, 7, 9)에 해당하는 청색의 발광 피크 성분 전체에서 차지하는 비율의 데이터는, 제Q층째 우물층이 조성-B의 우물층으로 구성된 GaN계 반도체 발광 소자에서의 청색의 발광 피크 성분의 전체에서 차지하는 비율의 동작 전류 밀도마다의 데이터를 나타낸다.
녹색의 발광(발광 파장: 약 515㎚)과 청색의 발광(발광 파장: 약 450㎚)에서는, 밴드갭 에너지로 350meV 다른 점과, 전형적(典型的)인 발광의 감쇠 수명이 다른 점(예를 들면, S.F.Chichibu, et al., Materials Science Engineering B59(1999) p.298의 Fig. 6에서, In 조성 비율 0.15(청색 발광)의 LED에서의 발광 감쇠 수명이 6나노초(秒)인데 대해서, In 조성 비율 0.22(녹색 발광)의 LED에서의 발광 감쇠 수명이 9나노초이다)에 주의(注意)가 필요하지만, 도 36에 도시한 바와 같은 발광의 분포를 실험적으로 나타내는 수법(手法)은, 종래에 없는 수법이다.
도 36으로부터 분명한 바와 같이, 발광은 어느 동작 전류 밀도에서도, 다중 양자 우물 구조를 가지는 활성층에서의 제2 GaN계 화합물 반도체층 측, 활성층의 두께 방향 약 2/3의 영역에 치우쳐 있다. 또, 발광의 80%는, 제2 GaN계 화합물 반도체층 측의 활성층의 두께 방향 1/2까지의 영역으로부터의 발광으로 차지(점유)되어 있다. 이와 같이 발광이 현저하게 치우치는(편중되는) 이유로서, 일본 특표 제2003-520453호 공보에 기술되어 있는 바와 같이, 전자와 정공의 모빌리티의 차이를 들 수 있다. GaN계 화합물 반도체에서는 정공의 모빌리티가 작기 때문에, 정공은 제2 GaN계 화합물 반도체층 근방의 우물층까지밖에 도달하지 않고, 정공과 전자의 재결합인 발광이 제2 GaN계 화합물 반도체층 측에 치우친다고 생각된다. 또, 우물층과 장벽층으로 이루어지는 헤테로 장벽의 캐리어에 대한 투과율이라고 하는 점에서도, 유효 질량이 큰 정공은 복수의 장벽층을 넘어서 제1 GaN계 화합물 반도체층 측의 우물층까지 도달하는 것이 곤란하다고 하는 요인도 생각된다.
이것으로 인해, 제2 GaN계 화합물 반도체층 측에 치우친 발광을 유효하게 이용하기 위해서, 우물층의 분포를 제2 GaN계 화합물 반도체층 측에 치우치게 한 비대칭 분포의 우물층을 가지는 다중 양자 우물 구조를 제창할 수가 있다. 나아가서는, 발광 분포의 피크는, 제2 GaN계 화합물 반도체층 측의 활성층의 두께 방향 1/3 내지 1/4의 영역에 위치하고 있는 것을 알 수 있다. 반도체 레이저나, 광 공진기 효과를 이용한 발광 다이오드(예를 들면, Y.C.Shen, et al., Applied Physics Letters, vol. 82(2003) p.2221 참조)와 같이, 발광층인 우물층을 특정의 좁은 영역에 집중시킴으로써 한층더 효율좋게 유도 방출(放出)이나 광 취출을 실현시키기 위해서는, 제2 GaN계 화합물 반도체층측 활성층의 두께 방향 1/3 정도의 영역에 우물층의 분포를 치우치게 한 다중 양자 우물 구조로 하는 것이 바람직하다는 것을 알 수 있다.
[실시예 1]
실시예 1은, 본 발명의 GaN계 반도체 발광 소자, 보다 구체적으로는, 발광 다이오드(LED)에 관한 것이다. 층 구성을 개념적으로 도 1에 도시하고, 모식적인 단면도를 도 2에 도시하는 바와 같이, 실시예 1의 GaN계 반도체 발광 소자(1)의 층 구성은, 활성층(15)의 구성, 구조를 제외하고, 참고품-0의 층 구성과 같은(同) 구성, 구조를 가진다.
이와 같은 GaN계 반도체 발광 소자(1)가 서브 마운트(21)에 고정되고, GaN계 반도체 발광 소자(1)는, 서브 마운트(21)에 설치된 배선(도시하지 않음), 금선(23A)를 거쳐서(介) 외부 전극(23B)에 전기적으로 접속되고, 외부 전극(23B)은 구동 회로(26)에 전기적으로 접속되어 있다. 또, 서브 마운트(21)는 리플렉터 컵(24)에 취부되고, 리플렉터 컵(24)은 히트 싱크(25)에 취부되어 있다. 나아가서는, GaN계 반도체 발광 소자(1)의 위쪽(上方)에는 플라스틱 렌즈(22)가 배치되고, 플라스틱 렌즈(22)와 GaN계 반도체 발광 소자(1) 사이에는, GaN계 반도체 발광 소자(1)로부터 사출되는 광에 대해서 투명한 에폭시 수지(굴절률: 예를 들면 1.5), 겔(gel)상(狀) 재료[예를 들면, Nye사(社(사)의 상품명 OCK-451(굴절률: 1.51), 상 품명 OCK-433(굴절률: 1.46)], 실리콘 고무, 실리콘 오일 컴파운드라고 하는 오일 컴파운드 재료[예를 들면, 토시바(東芝) 실리콘 주식회사의 상품명 TSK5353(굴절률: 1.45)]로 예시되는 광 투과 매체층(도시하지 않음)이 충전(充塡)되어 있다.
그리고, 활성층(15)에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층(15)에서의 우물층이 배치되어 있다. 활성층(15)을 구성하는 다중 양자 우물 구조의 상세(詳細)를, 이하의 표 1에 나타낸다. 또한, 표 1 혹은 후술하는 표 2, 표 3 중, 우물층의 두께 및 장벽층의 두께의 값(値)의 우측의 괄호내 숫자는, 활성층(15)에서의 제1 GaN계 화합물 반도체층측 계면(보다 구체적으로는, 실시예 1에 있어서는, 언도프 GaN층(14)과 활성층(15)과의 계면)으로부터의 적산(積算; integrating) 두께를 나타낸다.
[표 1]
Figure 112007033770674-PCT00001
실시예 1에 있어서는, 활성층(15)의 총두께를 t0으로 하고, 활성층(15)에서의 제1 GaN계 화합물 반도체층측 계면(보다 구체적으로는, 실시예 1에 있어서는, 언도프 GaN층(14)와 활성층(15)과의 계면)으로부터 두께(2t0/3)까지의 활성층 제1 영역 AR1 내의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층측 계면(보다 구체적으로는, 실시예 1에 있어서는, 언도프 GaN층(16)과 활성층(15)과의 계면)으로부터 두께(t0/3)까지의 활성층 제2 영역 AR2 내의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층(15)에서의 우물층이 배치되어 있다.
구체적으로는, 우물층 밀도 d1 및 우물층 밀도 d2를 식 (1-1), 식 (1-2)에서 구하면, 다음과 같이 된다.
[실시예 1]
d2=(WL2/WL)/(t2/t0)
　 =(4/10)/(50/150)
　 =1.20
d1=(WL1/WL)/(t1/t0)
　 =(6/10)/(100/150)
　 =0.90
비교를 위해서, 표 1에 비교예 1로서 나타내는 활성층을 가지는 GaN계 반도체 발광 소자를 제작(作製)했다.
또한, 실시예 1및 비교예 1의 GaN계 반도체 발광 소자에 있어서는, 평가를 위해서, 또 제조 공정의 간략(簡略)을 위해서, 리소그래피 공정 및 에칭 공정에 의거해서, n형 도전형을 가지는 제1 GaN계 화합물 반도체층(13)을 부분적으로 노출 (露出)시키고, Mg 도프의 GaN층(18) 위에 Ag/Ni로 이루어지는 p형 전극(19B)을 형성하고, 제1 GaN계 화합물 반도체층(13) 위에 Ti/Al로 이루어지는 n형 전극(19A)을 형성하고, 이들 n형 전극(19A) 및 p형 전극(19B)에 프로브로 바늘세우기(針立)를 행하고, 구동 전류를 공급하고, 기판(10)의 이면(裏面)으로부터 방사(放射)되는 광을 검출했다. 이 상태를, 도 5의 개념도에 도시한다. 또, GaN계 반도체 발광 소자(1)를 위에서 바라본 모식도를 도 6a에 도시하고, 도 6a의 화살표 B-B를 따른 모식적인 단면도(단, 사선은 생략)를 도 6b에 도시한다. 여기서, GaN계 반도체 발광 소자의 동작 전류 밀도라 함은, 동작 전류값을 활성층 면적(접합 영역 면적)으로 나눈 값이다. 예를 들면, 도 6a 및 도 6b에 도시하는 GaN계 반도체 발광 소자(1)의 활성층 면적(접합 영역 면적)을 6×10-4㎠로 하고, 20㎃의 구동 전류를 흐르게 한 경우의 동작 전류 밀도는, 33A/㎠로 산출된다. 또, 예를 들면 도 7에 도시하는 바와 같은 GaN계 반도체 발광 소자(1)가 직렬로 접속 된 상태에 있어서도, 동작 전류 밀도는 33A/㎠로 산출된다.
비교예 1에서의 우물층 밀도 d1 및 우물층 밀도 d2를 식 (1-1), 식 (1-2)에서 구하면, 다음과 같이 된다.
[비교예 1]
d2=(WL2/WL)/(t2/t0)
　 =((3+1/3)/10}/(49/147)
　 =1.00
d1=(WL1/WL)/(t1/t0)
　 ={(6+2/3)}/10}/(98/147)
　 =1.00
GaN계 반도체 발광 소자의 동작 전류 밀도와 광 출력과의 관계를 측정한 결과를, 도 3에 도시하지만, 실시예 1의 GaN계 반도체 발광 소자(1)의 광 출력은, 종래의 GaN계 반도체 발광 소자인 비교예 1보다도 증가하고 있다. 그리고, 실시예 1의 GaN계 반도체 발광 소자와 비교예 1의 GaN계 반도체 발광 소자와의 광 출력의 차(差)는, 동작 전류 밀도가 50A/㎠ 이상으로 현저하게 되며, 동작 전류 밀도가 100A/㎠ 이상에서는 1할(割) 이상의 차로 된다. 즉, 실시예 1의 GaN계 반도체 발광 소자(1)는, 동작 전류 밀도가 50A/㎠ 이상, 바람직하게는 동작 전류 밀도가 100A/㎠ 이상으로, 종래의 GaN계 반도체 발광 소자보다도 광 출력이 크게 증가하므로, 동작 전류 밀도가 50A/㎠ 이상, 바람직하게는 동작 전류 밀도가 100A/㎠ 이상에서의 사용이 바람직하다고 할 수 있다.
나아가서는, GaN계 반도체 발광 소자의 동작 전류 밀도와 발광 피크 파장의 관계를, 도 4에 도시한다. 동작 전류 밀도를 0.1A/㎠에서 300A/㎠로 증가시키면, 비교예 1에서는, Δλ=-19㎚인데 대해서, 실시예 1에서는, Δλ=-8㎚로, 작은 발광 파장 시프트가 실현되고 있다. 특히, 동작 전류 밀도가 30A/㎠ 이상에서는, 거의 파장 시프트가 관측되지 않는다. 바꾸어말하면, 동작 전류 밀도를 30A/㎠ 이상으로 하는 경우, 발광 파장의 변화가 아주 조금(僅) 밖에 생기지 않으므로, 발광 파 장이나 발광색의 관리의 면에서 바람직하다. 특히, 동작 전류 밀도가 50A/㎠ 이상, 나아가서는, 100A/㎠ 이상에서, 실시예 1의 GaN계 반도체 발광 소자(1)는, 비교예 1의 종래의 GaN계 반도체 발광 소자보다도 현저하게 파장 시프트가 작고, 우위성(優位性)이 분명하다.
이와 같은 효과를 이론적으로 검증하기 위해서, 실시예 1과 비교예 1의 밴드 다이어그램의 계산을 행했다. 조성, 도핑 농도 등은, 후술하는 [공정-100]∼[공정-140]에서 기술하는 값으로 하고, 활성층에서의 n형 불순물 농도를 1×1017/㎤로 했다. 또, 외부 바이어스를 3볼트로 했다.
계산에 의해 구한 실시예 1 및 비교예 1의 각각에서의 활성층 근방의 밴드 다이어그램과 페르미 레벨을, 도 8 및 도 9에 도시한다. 실시예 1 및 비교예 1의 어느것에서도, 활성층 내에는 우물층이 10층 존재하지만, 우물층 내의 피에조 전계에 의한 밴드의 기울기(傾)(내려감(右肩下; ever-decreasing, downside))와 우물층 전후의 큰 밴드의 구부러짐(曲)(올라감(右肩上; ever-increasing, soaring, upside))이 특징적이다. 실시예 1과 비교예 1의 차이는 그 포락선에 나타나 있으며, 우물층을 균등하게 배분한 비교예 1에서는 완만(緩)한 내려감(하강)이지만, 실시예 1에서는 장벽층의 두께를 바꾼 부분(활성층과 제1 GaN계 화합물 반도체 계면으로부터 약 1/3인 곳)에서 크게 굴곡되어 있다.
이 결과로부터, 실시예 1 및 비교예 1에서의 홀 농도를 산출한 결과를, 도 10 및 도 11에 도시한다. 비교예 1에서는 제2 GaN계 화합물 반도체 계면으로부터 3층째의 우물층까지밖에 홀이 배분되어 있지 않지만, 실시예 1에서는 어느 우물층에서도 홀 농도는 비교예 1보다도 높고, 제2 GaN계 화합물 반도체 계면으로부터 9층째까지 배분되어 있는 것을 알 수 있다. 비교예 1에서의 이와 같은 홀 농도의 분포는, 전술한 바와 같이, 모빌리티나 유효 질량의 점(点)에서 제2 GaN계 화합물 반도체 계면 근방에밖에 홀이 도달하지 않기 때문이라고 생각되지만, 실시예 1에서는, 보다 많은 우물층에, 또 제2 GaN계 화합물 반도체 계면으로부터 한층더 떨어진 우물층에도 홀을 배분할 수 있게 되어 있고, 이것이 발광 소자의 출력 향상과 발광 파장의 시프트 저감을 초래했다고 생각된다.
마찬가지 계산을 이용해서, 실시예 1의 구조에서 활성층의 n형 불순물 농도를 바꾼 경우의 홀 농도를 산출한 결과를 도 12에 도시한다. n형 불순물 농도가 5×1016/㎤에서는 홀이 배분되는 우물층의 수는 적기는 하지만, n형 불순물 농도가 1×1017/㎤인 경우보다도 2자리수(桁) 이상 높은 농도로 4개의 우물층에 홀이 배분되어 있다. 한편, n형 불순물 농도가 2×1017/㎤ 이상인 경우, 제2 GaN계 화합물 반도체 계면 근방의 2층 혹은 3층의 우물층에밖에 홀이 도달하지 않고, 그 농도도 낮다. 따라서, n형 불순물 농도를 2×1017/㎤ 미만 혹은 언도프로 하는 것이 바람직하다. 활성층 전체를, 한결같은 도핑이 아니라, 일부에 델타도핑하는 수법이 있지만, 이 경우에도, 활성층 전체로서 평균한 경우에 n형 불순물 농도를 2×1017/㎤ 미만으로 하는 것이 바람직하다.
실시예 1의 변형예로서, 표 1의 오른쪽란(右欄)에 나타내는 구조를 가지는 GaN계 반도체 발광 소자를 제작했다. 실시예 1의 이 변형예-A에서는, 제1 장벽층의 두께를 배(倍)인 50㎚로 했다. 그리고, 우물층 및 장벽층을 1층 줄여서, 활성층 전체의 두께를 조절했다. 대략적으로는, 단계적으로 장벽층의 두께가 감소해 가는 구조로 되어 있다.
실시예 1 및 실시예 1의 변형예-A의 홀 농도의 계산 결과를, 도 13 및 도 14에 도시한다. 실시예 1에 있어서는, 비교예 1보다도 많은 우물층에 의해 높은 농도의 홀이 분포되었지만, 특히 홀 농도가 높은 우물층은 하나뿐이다. 한편, 실시예 1의 변형예-A에서는, 더욱더 높은 농도의 2개의 우물층이 존재하고 있으며, 발광 효율의 향상이나 발광 파장의 시프트 저감에 보다 유효하다고 생각된다.
또, 우물층의 수를 4로 한 실시예 1의 변형예(실시예 1의 변형예-B 및 실시예 1의 변형예-C) 및, 비교예 1-A의 구조를, 이하의 표 2에 나타낸다. 또, 계산에 의해 구한 실시예 1의 변형예-B, 실시예 1의 변형예-C 및 비교예 1-A의 각각에서의 활성층 근방의 밴드 다이어그램과 페르미 레벨을, 도 15a, 도 16a 및 도 17a에 도시하고, 홀 농도의 계산 결과를, 도 15b, 도 16b 및 도 17b에 도시한다. 실시예 1의 변형예-B에서는, 도 15b에 도시한 제일(一番; 맨) 우측의(제2 GaN계 화합물 반도체 계면에 제일 가까운) 우물층에서의 홀 농도가, 비교예 1-A보다 낮지만, 그 이외에서는 비교예 1-A보다도 높고, 그 중에서도, 중앙의 2개의 우물층에서는 매우 높은 홀 농도로 되어 있다. 또, 실시예 1의 변형예-C에서는, 도 16b에 도시한 제일 우측의(제2 GaN계 화합물 반도체 계면에 제일 가까운) 우물층에서의 홀 농도가, 비교예 1-A와 동등(同等)하고, 그 이외의 우물층에서는 비교예 1-A보다도 높은 농도의 홀이 분포되어 있다. 이상으로부터, 이들 실시예에서도 발광 효율의 향상이나 발광 파장 시프트의 저감에 유효하다고 생각된다.
[표 2]
Figure 112007033770674-PCT00002
이와 같이 GaN계 반도체 발광 소자의 다중 양자 우물로 이루어지는 활성층의 우물층의 분배를 바꿈으로써, 홀 농도의 분포를 여러가지로 바꾸는 것이 가능하다. 본 발명에서는, GaN계 반도체 발광 소자의 청색부터 녹색이라고 하는 가시광의 범위에서 발광 효율의 향상이나 발광 파장의 시프트 저감이라고 하는 효과를 가져왔지만, 원래(元來), 발광 파장의 시프트가 작은 청자색(파장 약 400㎚) 영역에서도 발광 효율 향상에 유효하다고 생각되며, 또 피에조 전계가 더욱더 큰 AlGaN계에 의한 자외선(파장 365㎚ 이하) 영역에서도 발광 파장의 시프트 저감이나 발광 효율 향상에 유효하다고 생각된다.
또한, 이와 같은 GaN계 반도체 발광 소자의 발광량(휘도)의 제어는 구동 전류의 피크 전류값 I0으로 행하는 방법에 더하여, 구동 전류의 펄스폭제어로 행하면 좋고, 혹은 또, 구동 전류의 펄스 밀도 제어로 행하면 좋고, 혹은 또, 이들의 조합으로 행하면 좋다. 후술하는 실시예에 있어도, GaN계 반도체 발광 소자의 발광량(휘도)의 제어는, 마찬가지 방법으로 행하면 좋다.
또한, 활성층(15)의 총두께를 t0으로 하고, 활성층(15)에서의 제1 GaN계 화합물 반도체층측 계면(보다 구체적으로는, 언도프 GaN층(14)과 활성층(15)과의 계면)으로부터 두께(t0/2)까지의 활성층 제1 영역 AR1 내의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층측 계면(보다 구체적으로는, 언도프 GaN층(16)과 활성층(15)과의 계면)으로부터 두께(t0/2)까지의 활성층 제2 영역 AR2 내의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층(15)에서의 우물층이 배치되어 있다고 한 경우의, 우물층 밀도 d1 및 우물층 밀도 d2를 식 (1-1), 식 (1-2)에서 구하면, 다음과 같이 된다.
[실시예 1 상당]
d2=(WL2/WL)/(t2/t0)
　 =(6/10)/(75/150)
　 =1.20
d1=(WL1/WL)/(t1/t0)
　 =(4/10)/(75/150)
　 =0.80
[비교예 1 상당]
d2=(WL2/WL)/(t2/t0)
　 =(5/10)/{(73+1/2)/147}
　 =1.00
d1=(WL1/WL)/(t1/t0)
　 =(5/10)/{(73+1/2)/147}
　 =1.00
또, 활성층(15)의 총두께를 t0으로 하고, 활성층(15)에서의 제1 GaN계 화합물 반도체층측 계면(보다 구체적으로는, 언도프 GaN층(14)과 활성층(15)과의 계면)으로부터 두께(t0/3)까지의 활성층 제1 영역 AR1 내의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층측 계면(보다 구체적으로는, 언도프 GaN층(16)과 활성층(15)과의 계면)으로부터 두께(2t0/3)까지의 활성층 제2 영역 AR2 내의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층(15)에서의 우물층이 배치되어 있다고 한 경우의, 우물층 밀도 d1 및 우물층 밀도 d2를 식 (1-1), 식 (1-2)에서 구하면, 다음과 같이 된다.
[실시예 1 상당]
d2=(WL2/WL)/(t2/t0)
　 =(8/10)/(50/150)
　 =2. 40
d1=(WL1/WL)/(t1/t0)
　 =(2/10)/(100/150)
　 =0.30
[비교예 1 상당]
d2=(WL2/WL)/(t2/t0)
　 ={(6+2/3)/10}/(98/147)
　 =1.00
d1=(WL1/WL)/(t1/t0)
　 ={(3+1/3)/10}/(49/147)
　 =1.00
이상과 같이, 어느 경우에 있어도, 실시예 1에 상당하는 경우, d1〈d2를 만족시키도록 활성층(15)에서의 우물층이 배치되어 있다.
실시예 1에서의 구동 회로(26)는, 도 2에 도시하는 바와 같이, 제어부(27)와, 구동 전류의 공급원(供給源)인 구동 전류원(電流源)(28)과, 소정의 펄스 신호를 생성하는 펄스 생성 회로(29)와, 드라이버(30)를 구비하고 있다. 여기서, 구동 전류원(28), 펄스 생성 회로(29) 및 드라이버(30)가, GaN계 반도체 발광 소자에 펄스 구동 전류를 공급하는 펄스 구동 전류 공급 수단에 상당한다. 또, 제어부(27)가, 펄스 구동 전류의 펄스폭 및 펄스 밀도를 설정하는 펄스 구동 전류 설정 수단 과, 피크 전류값을 설정하는 수단에 상당한다.
그리고, 구동 회로(26)에 있어서는, 제어부(27)의 제어하(制御下)에서, 구동 전류의 피크 전류값 I0을 구동 전류원(28)으로부터 출력한다. 아울러, 제어부(27)의 제어하에서, GaN계 반도체 발광 소자(1)의 펄스폭 P0을 제어하고, 게다가, GaN계 반도체 발광 소자(1)의 동작의 1동작 주기 TOP 중에서의 펄스폭 P0을 가지는 펄스의 수(펄스 밀도)를 제어하기 위해서, 펄스 생성 회로(29)로부터 펄스 신호를 출력한다. 그리고, 이들 구동 전류 및 펄스 신호를 수취(受取)한 드라이버(30)에서는, 구동 전류원(28)으로부터 송출된 구동 전류에 대해서, 펄스 생성 회로(29)로부터 송출된 펄스 신호에 의거해서 펄스 변조가 행해지고, 이 펄스 구동 전류가 GaN계 반도체 발광 소자(1)에 공급된다. 이것에 의해, GaN계 반도체 발광 소자(1)의 발광량의 제어가 행해진다.
이하, 실시예 1의 GaN계 반도체 발광 소자(1)의 제조 방법의 개요를 설명한다.
[공정-100]
우선, C면을 주면(主面)으로 하는 사파이어를 기판(10)으로서 사용하고, 수소로 이루어지는 캐리어 가스중(中), 기판 온도 1050℃에서 10분간의 기판 클리닝을 행한 후, 기판 온도를 500℃까지 저하시킨다. 그리고, MOCVD법에 의거해서, 질소 원료인 암모니아 가스를 공급하면서, 갈륨 원료인 트리메틸 갈륨(Trimethygallium, TMG) 가스의 공급을 행하고, 저온 GaN으로 이루어지는 두께 30㎚의 버퍼층(11)을 기판(10) 위에 결정 성장시킨 후, TMG 가스의 공급을 중단한다.
[공정-110]
그 다음에, 기판 온도를 1020℃까지 상승시킨 후, 다시(再), TMG 가스의 공급을 개시함으로써, 두께 1㎛의 언도프의 GaN층(12)을 버퍼층(11) 위에 결정 성장시키고, 계속해서, 실리콘 원료인 모노실란(SiH4) 가스의 공급을 개시함으로써, Si 도프의 GaN(GaN:Si)으로 이루어지고, n형 도전형을 가지는 두께 3㎛의 제1 GaN계 화합물 반도체층(13)을, 언도프의 GaN층(12) 위에결정 성장시킨다. 또한, 도핑 농도는, 약 5×1018/㎤이다.
[공정-120]
그 후, 일단(一旦), TMG 가스와 SiH4 가스의 공급을 중단하고, 캐리어 가스를 수소 가스에서 질소 가스로 전환(切換)함과 동시에, 기판 온도를 750℃까지 저하시킨다. 그리고, Ga 원료로서 트리에틸 갈륨(Triethylgallium, TEG) 가스, In 원료로서 트리메틸 인듐(Trimethylindium, TMI) 가스를 사용하고, 밸브(valve) 전환에 의해 이들 가스의 공급을 행함으로써, 우선 최초에, 두께 5㎚언도프 GaN층(14)을 결정 성장시키고, 계속해서, 언도프 혹은 n형 불순물 농도가 2×1017/㎤ 미만인 InGaN으로 이루어지는 우물층 및, 언도프 혹은 n형 불순물 농도가 2×1017/㎤ 미만인 GaN으로 이루어지는 장벽층으로 구성된 다중 양자 우물 구조를 가지는 활성층(15)을 형성한다. 또한, 우물층에서의 In 조성 비율은, 예를 들면 0.23이며, 발광 파장λ515㎚에 상당한다. 우물층에서의 In 조성 비율은, 소망으로 하는 발광 파장에 의거해서 결정하면 좋다. 다중 양자 우물 구조의 상세는, 예를 들면 표 1에 나타낸 대로이다.
[공정-130]
다중 양자 우물 구조의 형성 완료후, 계속해서, 언도프의 10㎚의 GaN층(16)을 성장시키면서 기판 온도를 800℃까지 상승시키고, Al 원료로서 트리메틸 알루미늄(Trimethylaluminium, TMA) 가스, Mg 원료로서 비스시클로펜타디에닐 마그네슘(Biscyclopentadienyl Magnesium, Cp2Mg) 가스의 공급을 개시함으로써, Mg 도프 Al 조성 비율 0.20의 AlGaN(AlGaN:Mg)으로 이루어지고, p형 도전형을 가지는 두께 20㎚의 제2 GaN계 화합물 반도체층(17)을 결정 성장시킨다. 또한, 도핑 농도는, 약 5×1019/㎤이다.
[공정-140]
그 후, TEG 가스, TMA 가스, Cp2Mg 가스의 공급 중단과 함께, 캐리어 가스를 질소에서 수소로 전환하고, 850℃까지 기판 온도를 상승시키며, TMG 가스와 Cp2Mg 가스의 공급을 개시함으로써, 두께 100㎚의 Mg 도프의 GaN층(GaN:Mg)(18)을 제2 GaN계 화합물 반도체층(17) 위에 결정 성장시킨다. 또한, 도핑 농도는, 약 5×1019/㎤이다. 그 후, TMG 가스 및 Cp2Mg 가스의 공급 중지와 함께 기판 온도를 저 하시키고, 기판 온도 600℃에서 암모니아 가스의 공급을 중지하고, 실온까지 기판 온도를 내려서(저하시켜서) 결정 성장을 완료시킨다.
여기서, 활성층(15)의 성장후의 기판 온도 TMAX에 관해서는, 발광 파장을 λ㎚로 했을 때, TMAX〈1350-0.75λ(℃), 바람직하게는, TMAX〈1250-0.75λ(℃)를 만족시키고 있다. 이와 같은 활성층(15)의 성장후의 기판 온도 TMAX를 채용함으로써, 일본 특개 제2002-319702호 공보에서도 기술되어 있는 바와 같이, 활성층(15)의 열적(熱的)인 열화(劣化; deterioration, degradation)를 억제할 수가 있다.
이렇게 해서 결정 성장을 완료한 후, 기판을 질소 가스 분위기 중에서 800℃, 10분간의 어닐 처리를 행해서 p형 불순물(p형 도펀트)의 활성화를 행한다. 그 후, 통상의 LED의 웨이퍼 프로세스, 칩화(化) 공정과 마찬가지로, 포토리소그래피 공정이나 에칭 공정, 금속 증착에 의한 p형 전극, n형 전극의 형성 공정을 거쳐(經; 경유해서), 다이싱에 의해 칩화를 행하고, 또 수지 몰드, 패키지화를 행함으로써, 포탄형(砲彈型)이나 면 실장형(面實裝型)이라고 하는 여러 가지 발광 다이오드를 제작할 수가 있다.
[실시예 2]
실시예 2는, 실시예 1의 변형이다. 실시예 2의 GaN계 반도체 발광 소자에 있어서는, 제1 GaN계 화합물 반도체층(13)과 활성층(15) 사이(보다 구체적으로는, 실시예 2에 있어서는, 제1 GaN계 화합물 반도체층(13)과 언도프 GaN층(14) 사이)에, In 원자를 함유하는 하지층이 형성되어 있고, 활성층(15)과 제2 GaN계 화합물 반도체층(17) 사이(보다 구체적으로는, 실시예 2에 있어서는, 언도프 GaN층(16)과 제2 GaN계 화합물 반도체층(17) 사이)에, p형 불순물을 함유하는 초격자 구조층이 형성되어 있다. 이와 같은 구성으로 함으로써, 발광 효율의 향상과 동작 전압의 저하를 한층더 도모하면서, 높은 동작 전류 밀도에서의 한층더 안정된 GaN계 반도체 발광 소자의 동작을 달성할 수가 있다.
여기서, 하지층은, In 조성 비율이 0.03인 두께 150㎚의 Si 도프 InGaN층으로 이루어진다. 도핑 농도는 5×1018/㎤이다. 한편, 초격자 구조층은, 두께 2. 4㎚의 AlGaN층(Mg 도핑)과 두께 1.6㎚의 GaN층(Mg 도핑)을 5주기 적층한 초격자 구조를 가진다. 또한, AlGaN층에서의 Al 조성 비율은 0.15이다. 또, 초격자 구조층이 함유하는 p형 불순물의 농도는, 5×1019/㎤이다.
이상의 점을 제외하고, 실시예 2의 GaN계 반도체 발광 소자는, 실시예 1의 GaN계 반도체 발광 소자와 같은 구성, 구조를 가지므로, 상세한 설명은 생략한다. 또한, 실시예 2의 GaN계 반도체 발광 소자의 구성, 구조를, 후술하는 실시예 3∼실시예 4의 GaN계 반도체 발광 소자에 적용할 수도 있다.
[실시예 3]
실시예 3은, 실시예 1의 변형이다. 실시예 3의 GaN계 반도체 발광 소자에서의 활성층(15)을 구성하는 다중 양자 우물 구조의 상세를, 이하의 표 3에 나타낸다. 또한, 실시예 3 및 비교예 3에 있어서는, 우물층의 In 조성 비율을 조정해서, 발광 파장을 대체로 445㎚로 했다.
[표 3]
Figure 112007033770674-PCT00003
우물층 밀도 d1 및 우물층 밀도 d2를 식 (1-1), 식 (1-2)에서 구하면, 다음과 같이 된다.
[실시예 3]
d2=(WL2/WL)/(t2/t0)
　 ={(5+2/9)/10}/{(40+2/3)/122}
　 =1.57
d1=(WL1/WL)/(t1/t0)
　 ={(4+7/9)/10}/{(81+1/3)/122}
　 =0.72
비교를 위해서, 표 3에 비교예 3으로서 나타내는 활성층을 가지는 GaN계 반도체 발광 소자를 제작했다. 비교예 3에서의 우물층 밀도 d1 및 우물층 밀도 d2를 식 (1-1), 식 (1-2)에서 구하면, 다음과 같이 된다.
[비교예 3]
d2=(WL2/WL)/(t2/t0)
　 =((3+1/3)/10}/{(41+1/2)/(124+1/2)}
　 =1.00
d1=(WL1/WL)/(t1/t0)
　 ={(6+2/3)}/10}/{83/(124+1/2)}
　 =1.00
그리고, 실시예 3 및 비교예 3의 GaN계 반도체 발광 소자를, 실시예 1과 마찬가지 방법에 의거해서 평가했다.
GaN계 반도체 발광 소자의 동작 전류 밀도와 발광 피크 파장의 관계를, 도 18에 도시한다. 동작 전류 밀도를 0.1A/㎠에서 300A/㎠로 증가시키면, 비교예 3에 있어서는, Δλ=-9㎚인데 대해서, 실시예 3에서는, Δλ=-1㎚로, 지극히 작은 발광 파장 시프트가 실현되고 있다. 이와 같이, 청색을 발광하는 실시예 3의 GaN계 반도체 발광 소자(1)는, 비교예 3의 종래의 GaN계 반도체 발광 소자보다도 현저하게 파장 시프트가 작고, 우위성이 분명하다.
[실시예 4]
실시예 4도, 실시예 1의 변형이다. 실시예 4에서는, 실시예 4의 GaN계 반도체 발광 소자(1)를 위에서 바라본 모식도를 도 19a에 도시하고, 도 19a의 화살표 B-B를 따른 모식적인 단면도(단, 사선은 생략)를 도 19b에 도시한다. 실시예 4의 GaN계 반도체 발광 소자(1)는, 도 6a 및 도 6b에 도시한 실시예 1의 GaN계 반도체 발광 소자(1)와, 활성층의 평면 형상이 달라(異) 있다. 즉, 실시예 4에 있어서는, GaN계 반도체 발광 소자(1)의 활성층(15)의 평면 형상은 직경(단경에 상당한다) L2가 14㎛인 원형이며, 면적은 약 1.5×10-6㎠이다. 이 점을 제외하고, 실시예 4의 GaN계 반도체 발광 소자(1)는, 실시예 1의 GaN계 반도체 발광 소자(1)와 같은 구성, 구조를 가진다. 또한, 이 실시예 4의 GaN계 반도체 발광 소자(1)를, 편의상, 실시예 4A의 GaN계 반도체 발광 소자라고 부른다.
또, 도 6a 및 도 6b에 도시한 실시예 1의 GaN계 반도체 발광 소자(1)와 같은 구성, 구조를 가지고, GaN계 반도체 발광 소자의 활성층의 평면 형상이, 한변(一 邊)(단변에 상당한다)의 길이 L1이 300㎛인 정방형의 일부가 빠진(缺; chip off, missing) 형상(면적:약 6. 8×10-4㎠)인 GaN계 반도체 발광 소자(1)를 제작했다. 또한, 이 GaN계 반도체 발광 소자(1)를, 편의상, 실시예 4B의 GaN계 반도체 발광 소자라고 부른다.
[비교예 4]
비교를 위해서, 비교예 4로서, 실시예 4의 GaN계 반도체 발광 소자(1)와 같은 구조를 가지지만, 활성층의 구성은 비교예 1과 같은 구성을 가지는 GaN계 반도체 발광 소자를 제작했다. 또한, 이 비교예 4의 GaN계 반도체 발광 소자를, 편의상, 비교예 4A의 GaN계 반도체 발광 소자라고 부른다. 나아가서는, 비교예 1의 GaN계 반도체 발광 소자와 같은 구성, 구조를 가지고, GaN계 반도체 발광 소자의 활성층의 평면 형상이, 한변(단변에 상당한다)의 길이 L1이 300㎛인 정방형의 일부가 빠진 형상(면적: 약 6. 8×10-4㎠)인 GaN계 반도체 발광 소자를 제작했다. 또한, 이 GaN계 반도체 발광 소자를, 편의상, 비교예 4B의 GaN계 반도체 발광 소자라고 부른다.
실시예 4A 및 비교예 4A와, 실시예 4B 및 비교예 4B의 GaN계 반도체 발광 소자를 동작 전류 밀도 30A/㎠로 구동한 경우, 구동 전류값은 각각, 약 50㎂ 및 약 20㎃로 된다.
실시예 4A 및 비교예 4A의 GaN계 반도체 발광 소자에서의 동작 전류 밀도와 피크 파장 시프트량의 관계를 도 20a에 도시하고, 실시예 4B 및 비교예 4B의 GaN계 반도체 발광 소자에서의 동작 전류 밀도와 피크 파장 시프트량의 관계를 도 20b에 도시한다.
어떠한 크기의 GaN계 반도체 발광 소자이더라도, 동작 전류 밀도가 30A/㎠ 이상인 경우, 실시예 쪽이 비교예에 비해서 발광 파장의 시프트가 작고, 비대칭으로 활성층을 분포시킨 효과는, GaN계 반도체 발광 소자의 크기에 의하지 않고 존재한다고 할 수 있다. 한편, 같은 동작 전류 밀도로 비교한 경우, 실시예 4A 쪽이 실시예 4B보다도, 발광 파장의 시프트가 작은 것을 알 수 있다.
GaN계 반도체 발광 소자의 면내(面內)에는, 예를 들면 양자 우물층의 조성이나 두께, 도핑, 발광, 임계값 전압의 편차가 존재하지만, 이 편차의 최대·최소의 폭은, 보다 면적이 큰 GaN계 반도체 발광 소자일 수록 크다고 생각된다. 또, GaN계 반도체 발광 소자의 사이즈가 크고 횡방향으로 전류가 흐르는 바와 같은 경로(經路)가 존재하는 경우, 그 층의 시트 저항에 의해서 전류를 균일하게 흐르게 하는 것이 곤란하게 되며, 동작 전류 밀도의 얼룩(斑; unevenness, irregularity, nonuniformity, variation)이 면내에 생긴다. 이와 같은 이유에 의해서, 큰 GaN계 반도체 발광 소자에서는 동작 전류 밀도의 변화에 수반하는 발광 파장의 시프트가 보다 강조된다고 생각된다. 역으로, GaN계 반도체 발광 소자의 사이즈가 작은 경우에는, 발광 파장의 시프트를 보다 적게 할 수 있다고 할 수 있다.
이와 같은 발광 파장의 시프트를 더욱더 저감가능하게 한, 활성층의 직경이 예를 들면 14㎛ 정도인 GaN계 반도체 발광 소자를 매트릭스 모양으로 고밀도로 기 판 위에 제작해서, 프로젝션형 디스플레이에 이용하거나, 혹은 또, 대형(大型) 기판에 실장함으로써 직시형 대형 텔레비전 수상기를 실현하는 것이 가능하고, 발광 파장의 시프트의 저감에 의해, GaN계 반도체 발광 소자의 제조 코스트의 저감 뿐만 아니라, 펄스 진폭과 펄스 밀도(펄스폭)를 변조함으로써 다이나믹 레인지와 계조와 색 안정성이 뛰어난 표시 장치를 실현하는 것이 가능하게 된다.
[실시예 5]
실시예 5는, 본 발명의 발광 장치에 관한 것이다. 이 실시예 5의 발광 장치는, GaN계 반도체 발광 소자와, 이 GaN계 반도체 발광 소자로부터의 사출광이 입사하고, GaN계 반도체 발광 소자로부터의 사출광이 가지는 파장과 다른(異) 파장을 가지는 광을 사출하는 색변환 재료로 이루어진다. 실시예 5의 발광 장치의 구조 그 자체는, 종래의 발광 장치와 같은 구조를 가지고, 색변환 재료는, 예를 들면 GaN계 반도체 발광 소자 광 사출부 위에 도포(塗布)되어 있다.
여기서, GaN계 반도체 발광 소자(발광 다이오드)의 기본적인 구성, 구조는, 실시예 1∼실시예 4에서 설명한 것과 같으며,
(A) n형 도전형을 가지는 제1 GaN계 화합물 반도체층(13),
(B) 우물층 및, 우물층과 우물층을 간막이하는 장벽층으로 이루어지는 다중 양자 우물 구조를 가지는 활성층(15) 및,
(C) p형 도전형을 가지는 제2 GaN계 화합물 반도체층(17)
을 구비하고 있고,
활성층(15)에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층(15)에서의 우물층이 배치되어 있다.
실시예 5에 있어서는, GaN계 반도체 발광 소자로부터의 사출광은 청색이며, 색변환 재료로부터의 사출광은 황색이며, 색변환 재료는 YAG(이트륨·알루미늄·가넷)계 형광체 입자로 이루어지고, GaN계 반도체 발광 소자로부터의 사출광(청색)과, 색변환 재료로부터의 사출광(황색)이 혼색되어, 백색을 사출한다.
혹은 또, 실시예 5에 있어서는, GaN계 반도체 발광 소자로부터의 사출광은 청색이며, 색변환 재료로부터의 사출광은 녹색 및 적색으로 이루어지고, GaN계 반도체 발광 소자로부터의 사출광(청색)과, 색변환 재료로부터의 사출광(녹색 및 적색)이 혼색되어, 백색을 사출한다. 여기서, 녹색의 광을 사출하는 색변환 재료는, 구체적으로는 SrGa2S4:Eu라고 하는 GaN계 반도체 발광 소자로부터 사출된 청색의 광에 의해서 여기되는 녹색 발광 형광체 입자로 이루어지고, 적색의 광을 사출하는 색변환 재료는, 구체적으로는 CaS:Eu라고 하는 GaN계 반도체 발광 소자로부터 사출된 청색의 광에 의해서 여기되는 적색 발광 형광체 입자로 이루어진다.
이 실시예 5의 발광 장치에서의 GaN계 반도체 발광 소자의 구동은, 예를 들면 실시예 1에서 설명한 구동 회로(26)에 의해서 행하면 좋고, 소망의 구동 전류의 피크 전류값과, 구동 전류의 펄스폭 제어 및/또는 구동 전류의 펄스 밀도 제어를 행함으로써, 발광 장치의 휘도(밝기)의 제어를 행할 수가 있다. 게다가, 이 경우, 실시예 1∼실시예 4에서 설명한 것과 같은 GaN계 반도체 발광 소자(발광 다이오드)를 이용함으로써, 발광 파장이 큰 시프트의 억제를 달성할 수 있으므로, GaN계 반도체 발광 소자의 발광 파장의 안정화(安定化)를 도모할 수가 있다.
[실시예 6]
실시예 6은, 본 발명의 제1 양태에 관련된 화상 표시 장치에 관한 것이다. 실시예 6의 화상 표시 장치는, 화상을 표시하기 위한 GaN계 반도체 발광 소자를 구비한 화상 표시 장치로서, 이 GaN계 반도체 발광 소자(발광 다이오드)의 기본적인 구성, 구조는, 실시예 1∼실시예 4에서 설명힌 것과 같으며,
(A) n형 도전형을 가지는 제1 GaN계 화합물 반도체층(13),
(B) 우물층 및, 우물층과 우물층을 간막이하는 장벽층으로 이루어지는 다중 양자 우물 구조를 가지는 활성층(15) 및,
(C) p형 도전형을 가지는 제2 GaN계 화합물 반도체층(17)
을 구비하고 있고,
활성층(15)에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층(15)에서의 우물층이 배치되어 있다.
실시예 6의 화상 표시 장치에 있어서는, 화상을 표시하기 위한 GaN계 반도체 발광 소자의 동작 전류 밀도(혹은, 구동 전류)의 제어에 더하여, 구동 전류의 펄스폭 제어 및/또는 구동 전류의 펄스 밀도 제어를 행함으로써, 표시 화상의 휘도(밝 기)의 제어를 행할 수가 있다. 즉, 휘도의 제어 파라미터가 종래의 기술보다도 늘어나고, 한층더 광범위한 휘도 제어를 행하는 것이 가능하게 되며, 휘도의 다이나믹 레인지를 넓게 취하는 것이 가능하게 된다. 구체적으로는, 예를 들면 화상 표시 장치 전체의 휘도 제어를 구동 전류(동작 전류)의 피크 전류값 제어로 행하고, 세세한 휘도 제어를 구동 전류의 펄스폭 및/또는 펄스 밀도의 제어로 행하면 좋고, 혹은 또, 이것과는 역으로, 화상 표시 장치 전체의 휘도 제어를 구동 전류의 펄스폭 및/또는 펄스 밀도의 제어로 행하고, 세세한 휘도 제어를 구동 전류(동작 전류)의 피크 전류값 제어로 행하면 좋다. 게다가, 이 경우, 실시예 1∼실시예 4에서 설명한 것과 같은 GaN계 반도체 발광 소자(발광 다이오드)를 이용함으로써, 발광 파장이 큰 시프트의 억제를 달성할 수 있으므로, GaN계 반도체 발광 소자의 발광 파장의 안정화를 도모할 수가 있다.
여기서, 실시예 6의 화상 표시 장치로서, 예를 들면 이하에 설명하는 구성, 구조의 화상 표시 장치를 들 수가 있다. 또한, 특별히 명시(언급)이 없는 한, 화상 표시 장치 혹은 발광 소자 패널을 구성하는 GaN계 반도체 발광 소자의 수는, 화상 표시 장치에 요구되는 사양에 의거해서, 결정하면 좋다.
[1] 제1A 양태에 관련된 화상 표시 장치
(α) GaN계 반도체 발광 소자(1)가 2차원 매트릭스 모양으로 배열된 발광 소자 패널(50)
을 구비하고 있고,
GaN계 반도체 발광 소자(1)의 각각의 발광/비발광 상태를 제어함으로써, GaN 계 반도체 발광 소자(1)의 발광 상태를 직접적으로 시인시킴으로써 화상을 표시하는, 패시브 매트릭스 타입의 직시형 화상 표시 장치.
이와 같은 패시브 매트릭스 타입의 직시형 화상 표시 장치를 구성하는 발광 소자 패널(50)을 포함하는 회로도를 도 21a에 도시하고, GaN계 반도체 발광 소자(1)가 2차원 매트릭스 모양으로 배열된 발광 소자 패널의 모식적인 단면도를 도 21b에 도시하지만, 각 GaN계 반도체 발광 소자(1)의 한쪽의 전극(p형 전극 혹은 n형 전극)은 컬럼·드라이버(41)에 접속되고, 각 GaN계 반도체 발광 소자(1)의 다른쪽의 전극(n형 전극 혹은 p형 전극)은 로우·드라이버(42)에 접속되어 있다. 각 GaN계 반도체 발광 소자(1)의 발광/비발광 상태의 제어는, 예를 들면 로우·드라이버(42)에 의해서 행해지고, 컬럼·드라이버(41)로부터 각 GaN계 반도체 발광 소자(1)를 구동하기 위한 구동 전류가 공급된다. 컬럼·드라이버(41)의 기능의 하나는, 실시예 1에서의 구동 회로(26)가 가지는 기능과 같다. 각 GaN계 반도체 발광 소자(1)의 선택, 구동, 그 자체는 주지의 방법으로 할 수 있으므로, 상세한 설명은 생략한다.
발광 소자 패널(50)은, 예를 들면 프린트 배선판으로 이루어지는 지지체(支持體)(51), 지지체(51)에 취부된 GaN계 반도체 발광 소자(1), 지지체(51) 위에 형성되고, GaN계 반도체 발광 소자(1)의 한쪽의 전극(p형 전극 혹은 n형 전극)에 전기적으로 접속되고, 또한 컬럼·드라이버(41) 혹은 로우·드라이버(42)에 접속된 X방향 배선(52), GaN계 반도체 발광 소자(1)의 다른쪽의 전극(n형 전극 혹은 p형 전극)에 전기적으로 접속되고, 또한 로우·드라이버(42) 혹은 컬럼·드라이버(41)에 접속된 Y방향 배선(53), GaN계 반도체 발광 소자(1)를 덮는(覆) 투명 기재(基材; base material)(54) 및, 투명 기재(54) 위에 설치된 마이크로 렌즈(55)로 구성되어 있다. 단, 발광 소자 패널(50)은, 이와 같은 구성에 한정되는 것은 아니다.
[2] 제1A 양태에 관련된 화상 표시 장치
(α) GaN계 반도체 발광 소자(1)가 2차원 매트릭스 모양으로 배열된 발광 소자 패널
을 구비하고 있고,
GaN계 반도체 발광 소자(1)의 각각의 발광/비발광 상태를 제어함으로써, GaN계 반도체 발광 소자(1)의 발광 상태를 직접적으로 시인시킴으로써 화상을 표시하는, 액티브 매트릭스 타입의 직시형 화상 표시 장치.
이와 같은 액티브 매트릭스 타입의 직시형 화상 표시 장치를 구성하는 발광 소자 패널을 포함하는 회로도를 도 22에 도시하지만, 각 GaN계 반도체 발광 소자(1)의 한쪽의 전극(p형 전극 혹은 n형 전극)은 드라이버(45)에 접속되고, 드라이버(45)는, 컬럼·드라이버(43) 및 로우·드라이버(44)에 접속되어 있다. 또, 각 GaN계 반도체 발광 소자(1)의 다른쪽의 전극(n형 전극 혹은 p형 전극)은 접지선(接地線)에 접속되어 있다. 각 GaN계 반도체 발광 소자(1)의 발광/비발광 상태의 제어는, 예를 들면 로우·드라이버(44)에 의한 드라이버(45)의 선택에 의해서 행해지고, 컬럼·드라이버(43)로부터 각 GaN계 반도체 발광 소자(1)를 구동하기 위한 휘도 신호가 드라이버(45)에 공급된다. 도시하지 않은 전원(電源)으로부터 소정의 전압이 각각의 드라이버(45)에 별도(別途)로 공급되며, 드라이버(45)는 휘도 신호 에 따른 구동 전류(PDM 제어나 PWM 제어에 의거한다)를 GaN계 반도체 발광 소자(1)에 공급한다. 컬럼·드라이버(43)의 기능의 하나는, 실시예 1에서의 구동 회로(26)가 가지는 기능과 같다. 각 GaN계 반도체 발광 소자(1)의 선택, 구동, 그 자체는 주지의 방법으로 할 수 있으므로, 상세한 설명은 생략한다.
[3] 제1B 양태에 관련된 화상 표시 장치
(α) GaN계 반도체 발광 소자(1)가 2차원 매트릭스 모양으로 배열된 발광 소자 패널(50)
을 구비하고 있고,
GaN계 반도체 발광 소자(1)의 각각의 발광/비발광 상태를 제어하고, 스크린에 투영함으로써 화상을 표시하는, 패시브 매트릭스 타입 혹은 액티브 매트릭스 타입의 프로젝션형 화상 표시 장치.
이와 같은 패시브 매트릭스 타입의 화상 표시 장치를 구성하는 발광 소자 패널을 포함하는 회로도는, 도 21a에 도시한 것과 마찬가지이며, 액티브 매트릭스 타입의 화상 표시 장치를 구성하는 발광 소자 패널을 포함하는 회로도는, 도 22에 도시한 것과 마찬가지이므로, 상세한 설명은 생략한다. 또, GaN계 반도체 발광 소자(1)가 2차원 매트릭스 모양으로 배열된 발광 소자 패널(50) 등의 개념도를 도 23에 도시하지만, 발광 소자 패널(50)로부터 사출된 광은 투영 렌즈(56)를 경유해서, 스크린에 투영된다. 발광 소자 패널(50)의 구성, 구조는, 도 21b를 참조해서 설명한 발광 소자 패널(50)의 구성, 구조로 같게 할 수 있으므로, 상세한 설명은 생략한다.
[4] 제1C 양태에 관련된 화상 표시 장치
(α) 적색을 발광하는 반도체 발광 소자(예를 들면, AlGaInP계 반도체 발광 소자나 GaN계 반도체 발광 소자)(1R)가 2차원 매트릭스 모양으로 배열된 적색 발광 소자 패널(50R),
(β) 녹색을 발광하는 GaN계 반도체 발광 소자(1G)가 2차원 매트릭스 모양으로 배열된 녹색 발광 소자 패널(50G) 및,
(γ) 청색을 발광하는 GaN계 반도체 발광 소자(1B)가 2차원 매트릭스 모양으로 배열된 청색 발광 소자 패널(50B)와,
(δ) 적색 발광 소자 패널(50R), 녹색 발광 소자 패널(50G) 및 청색 발광 소자 패널(50B)로부터 사출된 광을 1개의 광로에 한데 모으기 위한 수단(예를 들면, 다이클로익·프리즘(57))
을 구비하고 있고,
적색 발광 반도체 발광 소자(1R), 녹색 발광 GaN계 반도체 발광 소자(1G) 및 청색 발광 GaN계 반도체 발광 소자(1B)의 각각의 발광/비발광 상태를 제어하는 컬러 표시의 직시형 혹은 프로젝션형 화상 표시 장치.
이와 같은 패시브 매트릭스 타입의 화상 표시 장치를 구성하는 발광 소자 패널을 포함하는 회로도는, 도 21a에 도시한 것과 마찬가지이며, 액티브 매트릭스 타입의 화상 표시 장치를 구성하는 발광 소자 패널을 포함하는 회로도는, 도 22에 도시한 것과 마찬가지이므로, 상세한 설명은 생략한다. 또, GaN계 반도체 발광 소자 (1R, 1G, 1B)가 2차원 매트릭스 모양으로 배열된 발광 소자 패널(50R, 50G, 50B) 등의 개념도를 도 24에 도시하지만, 발광 소자 패널(50R, 50G, 50B)로부터 사출된 광은, 다이클로익·프리즘(57)에 입사하고, 이들 광의 광로는 1개의 광로에 한데 모아지고, 직시형 화상 표시 장치에 있어서는, 직시되고, 혹은 또, 프로젝션형 화상 표시 장치에 있어서는, 투영 렌즈(56)를 경유해서, 스크린에 투영된다. 발광 소자 패널(50R, 50G, 50B)의 구성, 구조는, 도 21b를 참조해서 설명한 발광 소자 패널(50)의 구성, 구조와 같게 할 수 있으므로, 상세한 설명은 생략한다.
또한, 이와 같은 화상 표시 장치에 있어서는, 발광 소자 패널(50R, 50G, 50B)을 구성하는 반도체 발광 소자(1R, 1G, 1B)를, 실시예 1∼실시예 4에서 설명한 GaN계 반도체 발광 소자(1)로 하는 것이 바람직하지만, 경우에 따라서는, 예를 들면 발광 소자 패널(50R)을 구성하는 반도체 발광 소자(1R)를 AlInGaP계의 화합물 반도체 발광 다이오드로 구성하고, 발광 소자 패널(50G, 50B)을 구성하는 반도체 발광 소자(1G, 1B)를, 실시예 1∼실시예 4에서 설명한 GaN계 반도체 발광 소자(1)로 할 수도 있다.
[5] 제1D 양태에 관련된 화상 표시 장치
(α) GaN계 반도체 발광 소자(101) 및,
(β) GaN계 반도체 발광 소자(101)로부터 사출된 사출광의 통과/비통과를 제어하기 위한 일종의 라이트·벌브인 광 통과 제어 장치(예를 들면, 고온(高溫) 폴리 실리콘 타입의 박막 트랜지스터를 구비한 액정 표시 장치(58). 이하에서도 마찬가지)
를 구비하고 있고,
광 통과 제어 장치인 액정 표시 장치(58)에 의해서 GaN계 반도체 발광 소자(101)로부터 사출된 사출광의 통과/비통과를 제어함으로써 화상을 표시하는 직시형 혹은 프로젝션형 화상 표시 장치.
또한, GaN계 반도체 발광 소자의 수는, 화상 표시 장치에 요구되는 사양에 의거해서 결정하면 좋고, 1 또는 복수로 할 수가 있다. 화상 표시 장치의 개념도를 도 25에 도시하는 예에서는, GaN계 반도체 발광 소자(101)의 수는 하나이며, GaN계 반도체 발광 소자(101)는 히트 싱크(102)에 취부되어 있다. GaN계 반도체 발광 소자(101)로부터 사출된 광은, 실리콘 수지나 에폭시 수지, 폴리카보네이트 수지라고 하는 투광성(投光性) 물질에 의한 도광 부재나 미러 등의 반사체로 이루어지는 광 안내 부재(59)에 의해서 안내되고, 액정 표시 장치(58)에 입사한다. 액정 표시 장치(58)로부터 사출된 광은, 직시형 화상 표시 장치에 있어서는, 직시되고, 혹은 또, 프로젝션형 화상 표시 장치에 있어서는, 투영 렌즈(56)를 경유해서, 스크린에 투영된다. GaN계 반도체 발광 소자(101)는, 실시예 1∼실시예 4에서 설명한 GaN계 반도체 발광 소자(1)로 할 수가 있다.
또, 적색을 발광하는 반도체 발광 소자(예를 들면, AlGaInP계 반도체 발광 소자나 GaN계 반도체 발광 소자)(101R) 및, 적색을 발광하는 반도체 발광 소자(101R)로부터 사출된 사출광의 통과/비통과를 제어하기 위한 일종의 라이트·벌브인 광 통과 제어 장치(예를 들면, 액정 표시 장치(58R)), 녹색을 발광하는 GaN계 반도체 발광 소자(101G) 및, 녹색을 발광하는 GaN계 반도체 발광 소자(101G)로부터 사출된 사출광의 통과/비통과를 제어하기 위한 일종의 라이트·벌브인 광 통과 제 어 장치(예를 들면, 액정 표시 장치(58G)), 청색을 발광하는 GaN계 반도체 발광 소자(101B) 및, 청색을 발광하는 GaN계 반도체 발광 소자(101B)로부터 사출된 사출광의 통과/비통과를 제어하기 위한 일종의 라이트·벌브인 광 통과 제어 장치(예를 들면, 액정 표시 장치(58B))와, 이들 GaN계 반도체 발광 소자(101R, 101G, 101B)로부터 사출된 광을 안내하는 광 안내 부재(59R, 59G, 59B) 및, 1개의 광로에 한데 모으기 위한 수단(예를 들면, 다이클로익·프리즘(57))을 구비한 화상 표시 장치로 하면, 컬러 표시의 직시형 혹은 프로젝션형 화상 표시 장치를 얻을 수가 있다. 또한, 도 26에 개념도를 도시하는 예는, 컬러 표시의 프로젝션형 화상 표시 장치이다.
또한, 이와 같은 화상 표시 장치에 있어서는, 반도체 발광 소자(101R, 101G, 101B)를, 실시예 1∼실시예 4에서 설명한 GaN계 반도체 발광 소자(1)로 하는 것이 바람직하지만, 경우에 따라서는, 예를 들면 반도체 발광 소자(101R)를 AlInGaP계의 화합물 반도체 발광 다이오드로 구성하고, 반도체 발광 소자(101G, 101B)를, 실시예 1∼실시예 4에서 설명한 GaN계 반도체 발광 소자(1)로 할 수도 있다.
[6] 제1E 양태에 관련된 화상 표시 장치
(α) GaN계 반도체 발광 소자가 2차원 매트릭스 모양으로 배열된 발광 소자 패널(50) 및,
(β) GaN계 반도체 발광 소자(1)로부터 사출된 사출광의 통과/비통과를 제어하기 위한 광 통과 제어 장치(액정 표시 장치(58))
를 구비하고 있고,
광 통과 제어 장치(액정 표시 장치(58))에 의해서 GaN계 반도체 발광 소자(1)로부터 사출된 사출광의 통과/비통과를 제어함으로써 화상을 표시하는 직시형 혹은 프로젝션형 화상 표시 장치.
발광 소자 패널(50) 등의 개념도를 도 27에 도시하지만, 발광 소자 패널(50)의 구성, 구조는, 도 21b를 참조해서 설명한 발광 소자 패널(50)의 구성, 구조와 같게 할 수 있으므로, 상세한 설명은 생략한다. 또한, 발광 소자 패널(50)로부터 사출된 광의 통과/비통과, 밝기는, 액정 표시 장치(58)의 작동에 의해서 제어되므로, 발광 소자 패널(50)을 구성하는 GaN계 반도체 발광 소자(1)는 상시(常時), 점등(点燈)되어 있어도 좋고, 적절한 주기로 점등/비점등을 되풀이(繰返; 반복)해도 좋다. 그리고, 발광 소자 패널(50)로부터 사출된 광은 액정 표시 장치(58)에 입사하고, 액정 표시 장치(58)로부터 사출된 광은, 직시형 화상 표시 장치에 있어서는, 직시되고, 혹은 또, 프로젝션형 화상 표시 장치에 있어서는, 투영 렌즈(56)를 경유해서, 스크린에 투영된다.
[7] 제1F 양태에 관련된 화상 표시 장치
(α) 적색을 발광하는 반도체 발광 소자(예를 들면, AlGaInP계 반도체 발광 소자나 GaN계 반도체 발광 소자)(1R)가 2차원 매트릭스 모양으로 배열된 적색 발광 소자 패널(50R) 및, 적색 발광 소자 패널(50R)로부터 사출된 사출광의 통과/비통과를 제어하기 위한 적색광 통과 제어 장치(액정 표시 장치(58R)),
(β) 녹색을 발광하는 GaN계 반도체 발광 소자(1G)가 2차원 매트릭스 모양으로 배열된 녹색 발광 소자 패널(50G), 녹색 발광 소자 패널(50G)로부터 사출된 사 출광의 통과/비통과를 제어하기 위한 녹색광 통과 제어 장치(액정 표시 장치(58G)),
(γ) 청색을 발광하는 GaN계 반도체 발광 소자(1B)가 2차원 매트릭스 모양으로 배열된 청색 발광 소자 패널(50B) 및, 청색 발광 소자 패널(50B)로부터 사출된 사출광의 통과/비통과를 제어하기 위한 청색광 통과 제어 장치(액정 표시 장치(58B))와,
(δ) 적색광 통과 제어 장치(58R), 녹색광 통과 제어 장치(58G) 및 청색광 통과 제어 장치(58B)를 통과한 광을 하나의 광로에 한데 모으기 위한 수단(예를 들면, 다이클로익·프리즘(57)),
을 구비하고 있고,
광 통과 제어 장치(58R, 58G, 58B)에 의해서 이들 발광 소자 패널(50R, 50G, 50B)로부터 사출된 사출광의 통과/비통과를 제어함으로써 화상을 표시하는 컬러 표시의 직시형 혹은 프로젝션형 화상 표시 장치.
GaN계 반도체 발광 소자(1R, 1G, 1B)가 2차원 매트릭스 모양으로 배열된 발광 소자 패널(50R, 50G, 50B) 등의 개념도를 도 28에 도시하지만, 발광 소자 패널(50R, 50G, 50B)로부터 사출된 광은, 광 통과 제어 장치(58R, 58G, 58B)에 의해서 통과/비통과가 제어되고, 다이클로익·프리즘(57)에 입사하며, 이들 광의 광로는 1개의 광로에 한데 모아지고, 직시형 화상 표시 장치에 있어서는, 직시되고, 혹은 또, 프로젝션형 화상 표시 장치에 있어서는, 투영 렌즈(56)를 경유해서, 스크린에 투영된다. 발광 소자 패널(50R, 50G, 50B)의 구성, 구조는, 도 21b를 참조해서 설명한 발광 소자 패널(50)의 구성, 구조와 같게 할 수 있으므로, 상세한 설명은 생략한다.
또한, 이와 같은 화상 표시 장치에 있어서는, 발광 소자 패널(50R, 50G, 50B)을 구성하는 반도체 발광 소자(1R, 1G, 1B)를, 실시예 1∼실시예 4에서 설명한 GaN계 반도체 발광 소자(1)로 하는 것이 바람직하지만, 경우에 따라서는, 예를 들면 발광 소자 패널(50R)을 구성하는 반도체 발광 소자(1R)를 AlInGaP계 화합물 반도체 발광 다이오드로 구성하고, 발광 소자 패널(50G, 50B)을 구성하는 반도체 발광 소자(1G, 1B)를, 실시예 1∼실시예 4에서 설명한 GaN계 반도체 발광 소자(1)로 할 수도 있다.
[8] 제1G 양태에 관련된 화상 표시 장치
(α) 적색을 발광하는 반도체 발광 소자(예를 들면, AlGaInP계 반도체 발광 소자나 GaN계 반도체 발광 소자)(1R),
(β) 녹색을 발광하는 GaN계 반도체 발광 소자(1G) 및,
(γ) 청색을 발광하는 GaN계 반도체 발광 소자(1B)와,
(δ) 적색 발광 반도체 발광 소자(1R), 녹색 발광 GaN계 반도체 발광 소자(1G) 및 청색 발광 GaN계 반도체 발광 소자(1B)의 각각으로부터 사출된 광을 1개의 광로에 한데 모으기 위한 수단(예를 들면, 다이클로익·프리즘(57)), 나아가서는,
(ε) 1개의 광로에 한데 모으기 위한 수단(다이클로익·프리즘(57))으로부터 사출된 광의 통과/비통과를 제어하기 위한 광 통과 제어 장치(액정 표시 장 치(58)),
를 구비하고 있고,
광 통과 제어 장치(58)에 의해서 이들 발광 소자로부터 사출된 사출광의 통과/비통과를 제어함으로써 화상을 표시하는, 필드 시퀀셜 방식의 컬러 표시의 화상 표시 장치(직시형 혹은 프로젝션형).
반도체 발광 소자(101R, 101G, 101B) 등의 개념도를 도 29에 도시하지만, 반도체 발광 소자(101R, 101G, 101B)로부터 사출된 광은, 다이클로익·프리즘(57)에 입사하고, 이들 광의 광로는 1개의 광로에 한데 모아지고, 다이클로익·프리즘(57)으로부터 사출한 이들 광은 광 통과 제어 장치(58)에 의해서 통과/비통과가 제어되고, 직시형 화상 표시 장치에 있어서는, 직시되고, 혹은 또, 프로젝션형 화상 표시 장치에 있어서는, 투영 렌즈(56)를 경유해서, 스크린에 투영된다. 이와 같은 화상 표시 장치에 있어서는, 반도체 발광 소자(101R, 101G, 101B)를, 실시예 1∼실시예 4에서 설명한 GaN계 반도체 발광 소자(1)로 하는 것이 바람직하지만, 경우에 따라서는, 예를 들면 반도체 발광 소자(101R)를 AlInGaP계의 화합물 반도체 발광 다이오드로 구성하고, 반도체 발광 소자(101G, 101B)를, 실시예 1∼실시예 4에서 설명한 GaN계 반도체 발광 소자(1)로 할 수도 있다.
[9] 제1H 양태에 관련된 화상 표시 장치
(α) 적색을 발광하는 반도체 발광 소자(예를 들면, AlGaInP계 반도체 발광 소자나 GaN계 반도체 발광 소자)(1R)가 2차원 매트릭스 모양으로 배열된 적색 발광 소자 패널(50R),
(β) 녹색을 발광하는 GaN계 반도체 발광 소자(1G)가 2차원 매트릭스 모양으로 배열된 녹색 발광 소자 패널(50G) 및,
(γ) 청색을 발광하는 GaN계 반도체 발광 소자(1B)가 2차원 매트릭스 모양으로 배열된 청색 발광 소자 패널(50B)과,
(δ) 적색 발광 소자 패널(50R), 녹색 발광 소자 패널(50G) 및 청색 발광 소자 패널(50B)의 각각으로부터 사출된 광을 1개의 광로에 한데 모으기 위한 수단(예를 들면, 다이클로익·프리즘(57)), 나아가서는,
(ε) 1개의 광로에 한데 모으기 위한 수단(다이클로익·프리즘(57))으로부터 사출된 광의 통과/비통과를 제어하기 위한 광 통과 제어 장치(액정 표시 장치(58))
를 구비하고 있고,
광 통과 제어 장치(58)에 의해서 이들 발광 소자 패널(50R, 50G, 50B)로부터 사출된 사출광의 통과/비통과를 제어함으로써 화상을 표시하는, 필드 시퀀셜 방식의 컬러 표시의 화상 표시 장치(직시형 혹은 프로젝션형).
GaN계 반도체 발광 소자(1R, 1G, 1B)가 2차원 매트릭스 모양으로 배열된 발광 소자 패널(50R, 50G, 50B) 등의 개념도를 도 30에 도시하지만, 발광 소자 패널(50R, 50G, 50B)로부터 사출된 광은, 다이클로익·프리즘(57)에 입사하고, 이들 광의 광로는 1개의 광로에 한데 모아지고, 다이클로익·프리즘(57)으로부터 사출한 이들 광은 광 통과 제어 장치(58)에 의해서 통과/비통과가 제어되며, 직시형 화상 표시 장치에 있어서는, 직시되고, 혹은 또, 프로젝션형 화상 표시 장치에 있어서는, 투영 렌즈(56)를 경유해서, 스크린에 투영된다. 발광 소자 패널(50R, 50G, 50B)의 구성, 구조는, 도 21b를 참조해서 설명한 발광 소자 패널(50)의 구성, 구조와 같게 할 수 있으므로, 상세한 설명은 생략한다.
또한, 이와 같은 화상 표시 장치에 있어서는, 발광 소자 패널(50R, 50G, 50B)을 구성하는 반도체 발광 소자(1R, 1G, 1B)를, 실시예 1∼실시예 4에서 설명한 GaN계 반도체 발광 소자(1)로 하는 것이 바람직하지만, 경우에 따라서는, 예를 들면 발광 소자 패널(50R)을 구성하는 반도체 발광 소자(1R)를 AlInGaP계의 화합물 반도체 발광 다이오드로 구성하고, 발광 소자 패널(50G, 50B)을 구성하는 반도체 발광 소자(1G, 1B)를, 실시예 1∼실시예 4에서 설명한 GaN계 반도체 발광 소자(1)로 할 수도 있다.
[실시예 7]
실시예 7은, 본 발명의 제2 양태에 관련된 화상 표시 장치에 관한 것이다. 실시예 7의 화상 표시 장치는, 청색을 발광하는 제1 발광 소자, 녹색을 발광하는 제2 발광 소자 및, 적색을 발광하는 제3 발광 소자로 구성된, 컬러 화상을 표시하기 위한 발광 소자 유닛 UN이, 2차원 매트릭스 모양으로 배열되어 이루어지는 화상 표시 장치로서,
제1 발광 소자, 제2 발광 소자 및 제3 발광 소자 중의 적어도 하나의 발광 소자를 구성하는 GaN계 반도체 발광 소자(발광 다이오드)의 기본적인 구성, 구조는, 실시예 1∼실시예 4에서 설명한 것과 같으며,
(A) n형 도전형을 가지는 제1 GaN계 화합물 반도체층(13),
(B) 우물층 및, 우물층과 우물층을 간막이하는 장벽층으로 이루어지는 다중 양자 우물 구조를 가지는 활성층(15) 및,
(C) p형 도전형을 가지는 제2 GaN계 화합물 반도체층(17)
을 구비하고 있고,
활성층(15)에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층(15)에서의 우물층이 배치되어 있다.
또한, 이와 같은 화상 표시 장치에 있어서는, 제1 발광 소자, 제2 발광 소자 및 제3 발광 소자의 어느것인가를, 실시예 1∼실시예 4에서 설명한 GaN계 반도체 발광 소자(1)로 하면 좋고, 경우에 따라서는, 예를 들면 적색을 발광하는 발광 소자를 AlInGaP계의 화합물 반도체 발광 다이오드로 구성해도 좋다.
실시예 7의 화상 표시 장치에 있어서도, 화상을 표시하기 위한 GaN계 반도체 발광 소자의 동작 전류 밀도(혹은, 구동 전류)의 제어에 더하여, 구동 전류의 펄스폭 제어 및/또는 구동 전류의 펄스 밀도 제어를 행함으로써, 표시 화상의 휘도(밝기)의 제어를 행할 수가 있다. 즉, 휘도의 제어 파라미터가 종래의 기술보다도 늘어나고, 한층더 광범위한 휘도 제어를 행하는 것이 가능하게 되며, 휘도의 다이나믹 레인지를 넓게 취하는 것이 가능하게 된다. 구체적으로는, 예를 들면 화상 표시 장치 전체의 휘도 제어를 구동 전류(동작 전류)의 피크 전류값 제어로 행하고, 세세한 휘도 제어를 구동 전류의 펄스폭 및/또는 펄스 밀도의 제어로 행하면 좋고, 혹은 또, 이것과는 역으로, 화상 표시 장치 전체의 휘도 제어를 구동 전류의 펄스 폭 및/또는 펄스 밀도의 제어에서 행하고, 세세한 휘도 제어를 구동 전류(동작 전류)의 피크 전류값 제어로 행하면 좋다. 게다가, 이 경우, 실시예 1∼실시예 4에서 설명한 것과 같은 GaN계 반도체 발광 소자(발광 다이오드)를 이용함으로써, 발광 파장이 큰 시프트의 억제를 달성할 수 있으므로, GaN계 반도체 발광 소자의 발광 파장의 안정화를 도모할 수가 있다.
여기서, 실시예 7의 화상 표시 장치로서, 예를 들면 이하에 설명하는 구성, 구조의 화상 표시 장치를 들 수가 있다. 또한, 발광 소자 유닛 UN의 수는, 화상 표시 장치에 요구되는 사양에 의거해서, 결정하면 좋다.
[1] 제2A 양태에 관련된 화상 표시 장치 및 제2B 양태에 관련된 화상 표시 장치
제1 발광 소자, 제2 발광 소자 및 제3 발광 소자의 각각의 발광/비발광 상태를 제어함으로써, 각 발광 소자의 발광 상태를 직접적으로 시인시킴으로써 화상을 표시하는, 패시브 매트릭스 타입 혹은 액티브 매트릭스 타입의 직시형 컬러 표시의 화상 표시 장치 및, 제1 발광 소자, 제2 발광 소자 및 제3 발광 소자의 각각의 발광/비발광 상태를 제어하고, 스크린에 투영함으로써 화상을 표시하는, 패시브 매트릭스 타입 혹은 액티브 매트릭스 타입의 프로젝션형 컬러 표시의 화상 표시 장치.
예를 들면, 이와 같은 액티브 매트릭스 타입의 직시형컬러 표시의 화상 표시 장치를 구성하는 발광 소자 패널을 포함하는 회로도를 도 31에 도시하지만, 각 GaN계 반도체 발광 소자(1)(도 31에서는, 적색을 발광하는 반도체 발광 소자를 「R」로 나타내고, 녹색을 발광하는 GaN계 반도체 발광 소자를 「G」로 나타내고, 청색 을 발광하는 GaN계 반도체 발광 소자를 「B」로 나타낸다)의 한쪽의 전극(p형 전극 혹은 n형 전극)은 드라이버(45)에 접속되고, 드라이버(45)는, 컬럼·드라이버(43) 및 로우·드라이버(44)에 접속되어 있다. 또, 각 GaN계 반도체 발광 소자(1)의 다른쪽의 전극(n형 전극 혹은 p형 전극)은 접지선에 접속되어 있다. 각 GaN계 반도체 발광 소자(1)의 발광/비발광 상태의 제어는, 예를 들면 로우·드라이버(44)에 의한 드라이버(45)의 선택에 의해서 행해지고, 컬럼·드라이버(43)로부터 각 GaN계 반도체 발광 소자(1)를 구동하기 위한 휘도 신호가 드라이버(45)에 공급된다. 도시하지 않은 전원으로부터 소정의 전압이 각각의 드라이버(45)에 별도로 공급되고, 드라이버(45)는 휘도 신호에 따른 구동 전류(PDM 제어나 PWM 제어에 의거한다)를 GaN계 반도체 발광 소자(1)에 공급한다. 컬럼·드라이버(43)의 기능의 하나는, 실시예 1에서의 구동 회로(26)가 가지는 기능과 같다. 적색을 발광하는 반도체 발광 소자 R, 녹색을 발광하는 GaN계 반도체 발광 소자 G, 청색을 발광하는 GaN계 반도체 발광 소자 B의 선택은, 드라이버(45)에 의해서 행해지고, 이들 적색을 발광하는 반도체 발광 소자 R, 녹색을 발광하는 GaN계 반도체 발광 소자 G, 청색을 발광하는 GaN계 반도체 발광 소자 B의 각각의 발광/비발광 상태는 시분할 제어되어도 좋고, 혹은 또, 동시에 발광되어도 좋다. 각 GaN계 반도체 발광 소자(1)의 선택, 구동, 그 자체는 주지의 방법으로 할 수 있으므로, 상세한 설명은 생략한다. 또한, 직시형 화상 표시 장치에 있어서는, 직시되고, 혹은 또, 프로젝션형 화상 표시 장치에 있어서는, 투영 렌즈를 경유해서, 스크린에 투영된다.
[2] 제2C 양태에 관련된 화상 표시 장치
2차원 매트릭스 모양으로 배열된 발광 소자 유닛으로부터의 사출광의 통과/비통과를 제어하기 위한 광 통과 제어 장치(예를 들면, 액정 표시 장치)를 구비하고 있고, 발광 소자 유닛에서의 제1 발광 소자, 제2 발광 소자 및 제3 발광 소자의 각각의 발광/비발광 상태를 시분할 제어하고, 또 광 통과 제어 장치에 의해서 제1 발광 소자, 제2 발광 소자 및 제3 발광 소자로부터 사출된 사출광의 통과/비통과를 제어함으로써 화상을 표시하는, 필드 시퀀셜 방식의 컬러 표시의 직시형 혹은 프로젝션형 화상 표시 장치.
또한, 이와 같은 화상 표시 장치의 개념도는 도 23에 도시한 것과 마찬가지이다. 그리고, 직시형 화상 표시 장치에 있어서는, 직시되고, 혹은 또, 프로젝션형 화상 표시 장치에 있어서는, 투영 렌즈를 경유해서, 스크린에 투영된다.
[실시예 8]
실시예 8은, 본 발명의 면상 광원 장치 및 액정 표시 장치 조립체(구체적으로는, 컬러 액정 표시 장치 조립체)에 관한 것이다. 실시예 8의 면상 광원 장치는, 투과형 혹은 반투과형 컬러 액정 표시 장치를 배면으로부터 조사하는 면상 광원 장치이다. 또, 실시예 8의 컬러 액정 표시 장치 조립체는, 투과형 혹은 반투과형의 컬러 액정 표시 장치 및, 이 컬러 액정 표시 장치를 배면으로부터 조사하는 면상 광원 장치를 구비한 컬러 액정 표시 장치 조립체이다.
그리고, 면상 광원 장치에 구비된 광원으로서의 GaN계 반도체 발광 소자(발광 다이오드)의 기본적인 구성, 구조는, 실시예 1∼실시예 4에서 설명한 것과 같으며,
(A) n형 도전형을 가지는 제1 GaN계 화합물 반도체층(13),
(B) 우물층 및, 우물층과 우물층을 간막이하는 장벽층으로 이루어지는 다중 양자 우물 구조를 가지는 활성층(15) 및,
(C) p형 도전형을 가지는 제2 GaN계 화합물 반도체층(17)
을 구비하고 있고,
활성층(15)에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층(15)에서의 우물층이 배치되어 있다.
실시예 8의 면상 광원 장치에 있어서는, 광원으로서의 GaN계 반도체 발광 소자의 동작 전류 밀도(혹은, 구동 전류)의 제어에 더하여, 구동 전류의 펄스폭 제어 및/또는 구동 전류의 펄스 밀도 제어를 행함으로써, 광원으로서의 GaN계 반도체 발광 소자의 휘도(밝기)의 제어를 행할 수가 있다. 즉, 휘도의 제어 파라미터가 종래의 기술보다도 늘어나고, 한층더 광범위한 휘도 제어를 행하는 것이 가능하게 되며, 휘도의 다이나믹 레인지를 넓게 취하는 것이 가능하게 된다. 구체적으로는, 예를 들면 면상 광원 장치 전체의 휘도 제어를 구동 전류(동작 전류)의 피크 전류값 제어로 행하고, 세세한 휘도 제어를 구동 전류의 펄스폭 및/또는 펄스 밀도의 제어로 행하면 좋고, 혹은 또, 이것과는 역으로, 면상 광원 장치 전체의 휘도 제어를 구동 전류의 펄스폭 및/또는 펄스 밀도의 제어로 행하고, 세세한 휘도 제어를 구동 전류(동작 전류)의 피크 전류값 제어로 행하면 좋다. 게다가, 이 경우, 실시 예 1∼실시예 4에서 설명한 것과 같은 GaN계 반도체 발광 소자(발광 다이오드)를 이용함으로써, 발광 파장이 큰 시프트의 억제를 달성할 수 있으므로, GaN계 반도체 발광 소자의 발광 파장의 안정화를 도모할 수가 있다.
실시예 8의 면상 광원 장치에서의 발광 소자의 배치, 배열 상태를 도 32a에 모식적으로 도시하고, 면상 광원 장치 및 컬러 액정 표시 장치 조립체의 모식적인 일부 단면도를 도 32b에 도시하며, 컬러 액정 표시 장치의 모식적인 일부 단면도를 도 33에 도시한다.
실시예 8의 컬러 액정 표시 장치 조립체(200)는, 보다 구체적으로는,
(a) 투명 제1 전극(224)을 구비한 프런트·패널(220),
(b) 투명 제2 전극(234)을 구비한 리어·패널(230) 및,
(c) 프런트·패널(220)과 리어·패널(230) 사이에 배치된 액정 재료(227)
로 이루어지는 투과형 컬러 액정 표시 장치(210)와,
(d) 광원으로서의 반도체 발광 소자(1R, 1G, 1B)를 가지는 면상 광원 장치(직하형 백라이트)(240)
를 구비하고 있다. 여기서, 면상 광원 장치(직하형의 백라이트)(240)는, 리어·패널(230)에 대향(대면(對面))해서 배치되고, 컬러 액정 표시 장치(210)를 리어·패널 측으로부터 조사한다.
직하형 면상 광원 장치(240)는, 외측 프레임(243)과 내측 프레임(244)을 구비한 하우징(241)으로 구성되어 있다. 그리고, 투과형 컬러 액정 표시 장치(210)의 단부(端部)는, 외측 프레임(243)과 내측 프레임(244) 사이에, 스페이서(245A, 245B)를 거쳐서 끼워넣어(挾入; interpose, sandwich)지도록 보존유지(保持; hold)되어 있다. 또, 외측 프레임(243)과 내측 프레임(244) 사이에는, 가이드 부재(246)가 배치되어 있고, 외측 프레임(243)과 내측 프레임(244) 사이에 끼워넣어진 컬러 액정 표시 장치(210)가 어긋나지 않는 구조로 되어 있다. 하우징(241)의 내부로서 상부에는, 확산판(251)이, 스페이서(245C), 브래킷 부재(247)를 거쳐서, 내측 프레임(244)에 취부되어 있다. 또, 확산판(251) 위에는, 확산 시트(252), 프리즘 시트(253), 편광 변환 시트(254)라고 하는 광학 기능 시트군이 적층되어 있다.
하우징(241)의 내부로서 하부에는, 반사 시트(255)가 구비되어 있다. 여기서, 이 반사 시트(255)는, 그의 반사면이 확산판(251)과 대향하도록 배치되고, 하우징(241)의 바닥면(242A)에 도시하지 않은 취부용 부재를 거쳐서 취부되어 있다. 반사 시트(255)는, 예를 들면 시트 기재 위에, 은(銀) 반사막, 저굴절률막(低屈折率膜), 고굴절률막(高屈折率膜)을 차례(順)로 적층한 구조를 가지는 은증(銀增) 반사막으로 구성할 수가 있다. 반사 시트(255)는, 적색을 발광하는 복수의 AlGaInP계 반도체 발광 소자(1R), 녹색을 발광하는 복수의 GaN계 반도체 발광 소자(1G), 청색을 발광하는 복수의 GaN계 반도체 발광 소자(1B)로부터 사출된 광이나, 하우징(241)의 측면(242B)에 의해서 반사된 광을 반사한다. 이렇게 해서, 복수의 반도체 발광 소자(1R, 1G, 1B)로부터 사출된 적색, 녹색 및 청색이 혼색되고, 색순도(色純度)가 높은 백색광을 조명광으로서 얻을 수가 있다. 이 조명광은, 확산판(251), 확산 시트(252), 프리즘 시트(253), 편광 변환 시트(254)라고 하는 광학 기능 시트군을 통과하고, 컬러 액정 표시 장치(210)를 배면으로부터 조사한다.
발광 소자의 배열 상태는, 예를 들면 적색 발광의 AlGaInP계 반도체 발광 소자(1R), 녹색 발광의 GaN계 반도체 발광 소자(1G) 및 청색 발광의 GaN계 반도체 발광 소자(1B)를 1조로 한 발광 소자열을 수평 방향으로 복수, 줄지어서 발광 소자열 어레이를 형성하고, 이 발광 소자열 어레이를 수직 방향으로 복수개, 늘어놓는 배열로 할 수가 있다. 그리고, 발광 소자열을 구성하는 각 발광 소자의 개수(個數)는, 예를 들면 (2개의 적색 발광의 AlGaInP계 반도체 발광 소자, 2개의 녹색 발광의 GaN계 반도체 발광 소자, 하나의 청색 발광의 GaN계 반도체 발광 소자)이며, 적색 발광의 AlGaInP계 반도체 발광 소자, 녹색 발광의 GaN계 반도체 발광 소자, 청색 발광의 GaN계 반도체 발광 소자, 녹색 발광의 GaN계 반도체 발광 소자, 적색 발광의 AlGaInP계 반도체 발광 소자의 순(順; order)으로 배열되어 있다.
도 33에 도시하는 바와 같이, 컬러 액정 표시 장치(210)를 구성하는 프런트·패널(220)은, 예를 들면 유리 기판으로 이루어지는 제1 기판(221)과, 제1 기판(221)의 외면에 설치된 편광 필름(226)으로 구성되어 있다. 제1 기판(221)의 내면에는, 아크릴 수지나 에폭시 수지로 이루어지는 오버코트층(223)에 의해서 피복된 컬러 필터(222)가 설치되고, 오버코트층(223) 위에는, 투명 제1 전극(공통 전극이라고도 불리며, 예를 들면 ITO로 이루어진다)(224)이 형성되고, 투명 제1 전극(224) 위에는 배향막(225)이 형성되어 있다. 한편, 리어·패널(230)은, 보다 구체적으로는, 예를 들면 유리 기판으로 이루어지는 제2 기판(231)과, 제2 기판(231)의 내면에 형성된 스위칭 소자(구체적으로는, 박막 트랜지스터, TFT)(232)와, 스위 칭 소자(232)에 의해서 도통/비도통이 제어되는 투명 제2 전극(화소 전극이라고도 불리며, 예를 들면 ITO로 이루어진다)(234)과, 제2 기판(231)의 외면에 설치된 편광 필름(236)으로 구성되어 있다. 투명 제2 전극(234)을 포함하는 전면에는 배향막(235)이 형성되어 있다. 프런트·패널(220)과 리어·패널(230)은, 그들의 외주부(外周部)에서 봉지재(封止材; sealing member)(도시하지 않음)를 거쳐서 접합되어 있다. 또한, 스위칭 소자(232)는, TFT에 한정되지 않고, 예를 들면 MIM 소자로 구성할 수도 있다. 또, 도면에서의 참조 번호 (237)은, 스위칭 소자(232)와 스위칭 소자(232) 사이에 설치된 절연층이다.
또한, 이들 투과형 컬러 액정 표시 장치를 구성하는 각종 부재나, 액정 재료는, 주지의 부재, 재료로 구성할 수 있으므로, 상세한 설명은 생략한다.
적색 발광의 반도체 발광 소자(1R), 녹색 발광의 GaN계 반도체 발광 소자(1G) 및 청색 발광의 GaN계 반도체 발광 소자(1B)의 각각은, 도 2a에 도시한 구조를 가지고, 구동 회로(26)에 접속되어 있다. 그리고, 실시예 1에서 설명한 것과 마찬가지 방법으로 구동된다.
또한, 면상 광원 장치를, 복수의 영역으로 분할하고, 각 영역을 독립해서 동적(動的)으로 제어함으로써, 컬러 액정 표시 장치의 휘도에 관한 다이나믹 레인지를 한층더 넓히는 것이 가능하다. 즉, 화상 표시 프레임마다 면상 광원 장치를 복수의 영역으로 분할하고, 각 영역마다, 화상 신호에 따라서 면상 광원 장치의 밝기를 변화시킴(예를 들면, 각 영역에 상당하는 화상 영역의 최대 휘도에, 면상 광원 장치의 해당하는 영역의 휘도를 비례(比例)시킴)으로써, 화상의 밝은 영역에 있어 서는 면상 광원 장치의 해당하는 영역을 밝게 하고, 화상의 어두운 영역에 있어서는 면상 광원 장치의 해당하는 영역을 어둡게 하는 것에 의해, 컬러 액정 표시 장치의 콘트라스트비를 대폭 향상시킬 수가 있다. 나아가서는, 평균 소비 전력(消費電力)도 저감할 수 있다. 이 기술에서는, 면상 광원 장치의 영역 사이의 색 얼룩을 저감하는 것이 중요하다. GaN계 반도체 발광 소자는 제조시의 발광색 편차가 생기기 쉽지만, 실시예 8에서 사용하는 GaN계 반도체 발광 소자는, 실시예 1∼실시예 4에서 설명한 GaN계 반도체 발광 소자이며, 영역마다의 발광색 편차가 적은 면상 광원 장치를 달성할 수가 있다. 게다가, 광원으로서의 GaN계 반도체 발광 소자의 동작 전류 밀도(혹은, 구동 전류)의 제어에 더하여, 구동 전류의 펄스폭 제어 및/또는 구동 전류의 펄스 밀도 제어를 행함으로써, 광원으로서의 GaN계 반도체 발광 소자의 휘도(밝기)의 제어를 행할 수 있으므로, 복수의 영역으로 분할하고, 각 영역을 독립해서 동적으로 제어하는 것을, 한층더 확실하게, 또한 용이하게 행할 수가 있다. 즉, 구체적으로는, 예를 들면 면상 광원 장치의 각 영역의 각각의 휘도 제어를 구동 전류(동작 전류)의 피크 전류값 제어로 행하고, 세세한 휘도 제어를 구동 전류의 펄스폭 및/또는 펄스 밀도의 제어로 행하면 좋고, 혹은 또, 이것과는 역으로, 면상 광원 장치 전체의 휘도 제어를 구동 전류의 펄스폭 및/또는 펄스 밀도의 제어로 행하고, 세세한 휘도 제어를 구동 전류(동작 전류)의 피크 전류값 제어로 행하면 좋다.
[실시예 9]
실시예 9는, 실시예 8의 변형이다. 실시예 8에 있어서는, 면상 광원 장치를 직하형으로 했다. 한편, 실시예 9에 있어서는, 면상 광원 장치를 에지 라이트형으로 한다. 실시예 9의 컬러 액정 표시 장치 조립체의 개념도를 도 34에 도시한다. 또한, 실시예 9에서의 컬러 액정 표시 장치의 모식적인 일부 단면도는, 도 33에 도시한 모식적인 일부 단면도와 마찬가지이다.
실시예 9의 컬러 액정 표시 장치 조립체(200A)는,
(a) 투명 제1 전극(224)을 구비한 프런트·패널(220),
(b) 투명 제2 전극(234)을 구비한 리어·패널(230) 및,
c) 프런트·패널(220)과 리어·패널(230) 사이에 배치된 액정 재료(227)
로 이루어지는 투과형 컬러 액정 표시 장치(210)와,
(d) 도광판(270) 및 광원(260)으로 이루어지고, 컬러 액정 표시 장치(210)를 리어·패널 측으로부터 조사하는 면상 광원 장치(에지 라이트형 백라이트)(250)
를 구비하고 있다. 여기서, 도광판(270)은, 리어·패널(230)에 대향(대면)해서 배치되어 있다.
광원(260)은, 예를 들면 적색 발광의 AlGaInP계 반도체 발광 소자, 녹색 발광의 GaN계 반도체 발광 소자 및 청색 발광의 GaN계 반도체 발광 소자로 구성되어 있다. 또한, 이들 반도체 발광 소자는, 구체적으로는 도시하고 있지 않다. 녹색 발광의 GaN계 반도체 발광 소자 및 청색 발광의 GaN계 반도체 발광 소자는, 실시예 1∼실시예 4에서 설명한 GaN계 반도체 발광 소자와 마찬가지로 할 수가 있다. 또, 컬러 액정 표시 장치(210)를 구성하는 프런트·패널(220) 및 리어·패널(230)의 구성, 구조는, 도 33을 참조해서 설명한 실시예 8의 프런트·패널(220) 및 리어·패 널(230)과 마찬가지 구성, 구조로 할 수 있으므로, 상세한 설명은 생략한다.
예를 들면, 폴리카보네이트 수지로 이루어지는 도광판(270)은, 제1 면(바닥면)(271), 이 제1 면(271)과 대향한 제2 면(꼭대기면)(273), 제1 측면(274), 제2 측면(275), 제1 측면(274)과 대향한 제3 측면(276) 및, 제2 측면(275)과 대향한 제4 측면을 가진다. 도광판(270)의 보다 구체적인 형상은, 전체로서, 쐐기모양의 절두 사각뿔 형상이며, 절두 사각뿔의 2개의 대향하는 측면이 제1 면(271) 및 제2 면(273)에 상당하고, 절두 사각뿔의 바닥면이 제1 측면(274)에 상당한다. 그리고, 제1 면(271)의 표면부에는 오목볼록부(272)가 설치되어 있다. 도광판(270)에의 광입사 방향으로 제1 면(271)과 수직인 가상 평면에서 도광판(270)을 절단했을 때가 연속한 오목볼록부의 단면 형상은, 삼각형이다. 즉, 제1 면(271)의 표면부에 설치된 오목볼록부(272)는, 프리즘 모양이다. 도광판(270)의 제2 면(273)은, 평활하게 해도 좋고(즉, 경면으로 해도 좋고), 확산 효과가 있는 블러스트 시보를 설치해도 좋다(즉, 미세한 오목볼록면으로 할 수도 있다). 도광판(270)의 제1 면(271)에 대향해서 반사 부재(281)가 배치되어 있다. 또, 도광판(270)의 제2 면(273)에 대향해서 컬러 액정 표시 장치(210)가 배치되어 있다. 나아가서는, 컬러 액정 표시 장치(210)와 도광판(270)의 제2 면(273) 사이에는, 확산 시트(282) 및 프리즘 시트(283)가 배치되어 있다. 광원(260)으로부터 사출된 광은, 도광판(270)의 제1 측면(274)(예를 들면, 절두 사각뿔의 바닥면에 상당하는 면)으로부터 도광판(270)에 입사하고, 제1 면(271)의 오목볼록부(272)에 충돌해서 산란되고, 제1 면(271)으로부터 사출하고, 반사 부재(281)에서 반사되며, 제1 면(271)에 다시 입사하고, 제2 면(273)으로부터 사출되고, 확산 시트(282) 및 프리즘 시트(283)를 통과해서, 컬러 액정 표시 장치(210)를 조사한다.
이상, 본 발명을 바람직한 실시예에 의거해서 설명했지만, 본 발명은 이들 실시예에 한정되는 것은 아니다. 실시예에서 설명한 GaN계 반도체 발광 소자와, 이러한 GaN계 반도체 발광 소자가 짜넣어진 발광 장치, 화상 표시 장치, 면상 광원 장치, 컬러 액정 표시 장치 조립체의 구성, 구조는 예시이며, 이들을 구성하는 부재, 재료 등도 예시이며, 적당히 변경할 수가 있다. GaN계 반도체 발광 소자에서의 적층의 순서(順序)는, 역(거꾸로)이어도 좋다. 직시형 화상 표시 장치에 있어서는, 사람의 망막에 화상을 투영하는 형식의 화상 표시 장치로 할 수도 있다. 실시예에서는, n형 전극과 p형 전극을 GaN계 반도체 발광 소자의 같은 측(상측)에 형성했지만, 대체적(代替的)으로, 기판(10)을 박리해서, n형 전극과 p형 전극을 GaN계 반도체 발광 소자의 다른(異) 측, 즉 n형 전극을 하측, p형 전극을 상측에 형성해도 좋다. 또, 전극으로서, 투명 전극이 아니라, 은이나 알루미늄 등의 반사 전극을 이용한 형태, 장변(장경(長徑)))이나 단변(단경)의 다른 형태를 채용할 수도 있다.
플립칩 구조를 가지는 LED로 이루어지는 GaN계 반도체 발광 소자(1)의 모식적인 단면도를 도 35에 도시한다. 단, 도 35에서는, 각 구성 요소(要素)에 사선을 부가하는(긋는) 것을 생략했다. GaN계 반도체 발광 소자(1)의 층 구성은, 실시예 1∼실시예 4에서 설명한 GaN계 반도체 발광 소자(1)의 층 구성과 같게 할 수가 있다. 각층의 측면 등은 패시베이션막(305)으로 덮이고, 노출된 제1 GaN계 화합물 반도체층(13)의 부분 위에는 n형 전극(19A)이 형성되고, Mg도프 GaN층(18) 위에는, 광 반사층으로서도 기능하는 p형 전극(19B)이 형성되어 있다. 그리고, GaN계 반도체 발광 소자(1)의 하부는, SiO2층(304), 알루미늄층(303)에 의해서 둘러싸여(圍) 있다. 나아가서는, p형 전극(19B) 및 알루미늄층(303)은, 땜납층(301, 302)에 의해서 서브 마운트(21)에 고정되어 있다. 여기서, 활성층(15)에서 광 반사층으로서도 기능하는 p형 전극(19B)까지의 거리를 L, 활성층(15)과 p형 전극(19B)과의 사이에 존재하는 화합물 반도체층의 굴절률을 n0, 발광 파장을 λ로 했을 때,
0.5(λ／n0)≤L≤(λ／n0)
을 만족시키는 것이 바람직하다.
또, GaN계 반도체 발광 소자에 의해서 반도체 레이저를 구성할 수가 있다. 이와 같은 반도체 레이저의 층 구성으로서, GaN 기판 위에 이하의 층이 순차 형성된 구성을 예시할 수가 있다. 또한, 발광 파장은 약 450㎚이다.
(1) 두께 3㎛, Si도프의 GaN층(도핑 농도는 5×1018/㎤)
(2) 합계 두께 1㎛의 초격자층(두께 2. 4㎚, Si도프의 Al0.1Ga0.9N층과 두께 1.6㎚, Si도프의 GaN층을 1조로 했을 때, 250조가 적층된 구조이며, 도핑 농도는 5×1018/㎤)
(3) 두께 150㎚, Si도프의 In0.03Ga0.97N층(도핑 농도는 5×1018/㎤)
(4) 두께 5㎚의 언도프 In0.03Ga0.97N층
(5) 다중 양자 우물 구조를 가지는 활성층(아래로부터, 두께 3㎚의 In0.15Ga0.85N층으로 이루어지는 우물층/두께 15㎚의 In0.03Ga0.97N층으로 이루어지는 장벽층/두께 3㎚의 In0.15Ga0.85N층으로 이루어지는 우물층/두께 5㎚의 In0.03Ga0.97N층으로 이루어지는 장벽층/두께 3㎚의 In0.15Ga0.85N층으로 이루어지는 우물층/두께 5㎚의 In0.03Ga0.97N층으로 이루어지는 장벽층/두께 3㎚의 In0.15Ga0.85N층으로 이루어지는 우물층)
(6) 두께 10㎚의 언도프 GaN층
(7) 합계 두께 20㎚의 초격자층(두께 2. 4㎚, Mg도프의 Al0.2Ga0.8N층과 두께 1.6㎚, Mg도프의 GaN층을 1조로 했을 때, 5조가 적층된 구조이며, 도핑 농도는 5×1019/㎤)
(8) 두께 120㎚, Mg도프의 GaN층(도핑 농도는 1×1019/㎤)
(9) 합계 두께 500㎚의 초격자층(두께 2. 4㎚, Mg도프의 Al0.1Ga0.9N층과 두께 1.6㎚, Mg도프의 GaN층을 1조로 했을 때, 125조가 적층된 구조이며, 도핑 농도는 5×1019/㎤)
(10) 두께 20㎚, Mg도프의 GaN층(도핑 농도는 1×1020/㎤) 및,
(11) 두께 5㎚, Mg도프의 In0.15Ga0.85N층(도핑 농도는 1×1020/㎤)
AlGaInP계 반도체 발광 소자나 GaN계 반도체 발광 소자의 온도 특성(온도-발광 파장의 관계)을 미리 요구해 두고, 면상 광원 장치 혹은 컬러 액정 표시 장치 조립체에서의 AlGaInP계 반도체 발광 소자나 GaN계 반도체 발광 소자의 온도를 모니터하는 것에 의해서, 전원 투입 직후부터 안정된 AlGaInP계 반도체 발광 소자나 GaN계 반도체 발광 소자의 동작을 실현하는 것이 가능하게 된다.
이상으로 설명한 구동 회로(26)는, 본 발명의 GaN계 반도체 발광 소자의 구동 뿐만 아니라, 종래의 구성, 구조를 가지는 GaN계 반도체 발광 소자(예를 들면, 비교예 1에서 설명한 GaN계 반도체 발광 소자)의 구동에 적용할 수도 있다.
구동 회로로서, 그밖에, 일본 특개 제2003-22052호 공보에 개시된 구동 회로를 이용할 수도 있다. 이 구동 회로는, 복수의 GaN계 반도체 발광 소자 사이의 발광 파장의 편차를 GaN계 반도체 발광 소자에 공급하는 전류를 제어함으로써 보정하는 발광 파장 보정 수단과, GaN계 반도체 발광 소자 사이의 휘도의 편차를 보정하는 발광 휘도 보정 수단을 가진다. 여기서, 발광 파장 보정 수단은 구동되는 GaN계 반도체 발광 소자마다 설치된 커런트 미러 회로를 가지고, 이 커런트 미러 회로에 의해서 GaN계 반도체 발광 소자를 흐르는 전류를 조정하는 구성으로 할 수가 있다. 또한, 커런트 미러 회로의 참조측을 흐르는 전류는, 병렬 접속된 복수의 능동 소자를 흐르는 전류의 제어에 의해서 제어된다. 또, 발광 휘도 보정 수단은 구동되는 GaN계 반도체 발광 소자에 전류를 공급하는 정전류 회로를 가지고, 이 정전류 회로의 스위칭 소자의 온 오프를 제어하는 구성으로 할 수가 있다.
본 발명은, GaN계 반도체 발광 소자와, 이러한 GaN계 반도체 발광 소자가 짜넣어진 발광 장치, 화상 표시 장치, 면상 광원 장치 및 액정 표시 장치 조립체에 관한 기술 분야 등에 이용가능하다.

Claims (29)

  1. (A) n형(型)의 도전형(導電型)을 가지는 제1 GaN계(系) 화합물 반도체층,
    (B) 우물층(井戶層; well layer) 및, 우물층과 우물층을 간막이(隔; separate; 사이를 떼거나 가름)하는 장벽층(障壁層; barrier layer)으로 이루어지는 다중 양자 우물 구조(多重量子井戶構造; multiple quantum well structure)를 가지는 활성층(活性層) 및,
    (C) p형 도전형을 가지는 제2 GaN계 화합물 반도체층
    을 구비한 GaN계 반도체 발광 소자(發光素子)로서,
    활성층에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층에서의 우물층이 배치되어 있는 것을 특징으로 하는 GaN계 반도체 발광 소자.
  2. 제1항에 있어서,　
    동작 전류 밀도를 30A/㎠로 했을 때의 활성층의 발광 파장을 λ2(㎚), 동작 전류 밀도를 300A/㎠로 했을 때의 활성층의 발광 파장을 λ3(㎚)으로 할 때,
    500(㎚)≤λ2≤550(㎚)
    0≤｜λ2-λ3｜≤5(㎚)
    를 만족시키는 것을 특징으로 하는 GaN계 반도체 발광 소자.
  3. 제1항에 있어서,　
    동작 전류 밀도를 1A/㎠로 했을 때의 활성층의 발광 파장을 λ1(㎚), 동작 전류 밀도를 30A/㎠로 했을 때의 활성층의 발광 파장을 λ2(㎚), 동작 전류 밀도를 300A/㎠로 했을 때의 활성층의 발광 파장을 λ3(㎚)으로 할 때,
    500(㎚)≤λ2≤550(㎚)
    0≤｜λ1-λ2｜≤10(㎚)
    0≤｜λ2-λ3｜≤5(㎚)
    를 만족시키는 것을 특징으로 하는 GaN계 반도체 발광 소자.
  4. 제1항에 있어서,　
    동작 전류 밀도를 30A/㎠로 했을 때의 활성층의 발광 파장을 λ2(㎚), 동작 전류 밀도를 300A/㎠로 했을 때의 활성층의 발광 파장을 λ3(㎚)으로 할 때,
    430(㎚)≤λ2≤480(㎚)
    0≤｜λ2-λ3｜≤2(㎚)
    를 만족시키는 것을 특징으로 하는 GaN계 반도체 발광 소자.
  5. 제1항에 있어서,　
    동작 전류 밀도를 1A/㎠로 했을 때의 활성층의 발광 파장을 λ1(㎚), 동작 전류 밀도를 30A/㎠로 했을 때의 활성층의 발광 파장을 λ2(㎚), 동작 전류 밀도를 300A/㎠로 했을 때의 활성층의 발광 파장을 λ3(㎚)으로 할 때,
    430(㎚)≤λ2≤480(㎚)
    0≤｜λ1-λ2｜≤5(㎚)
    0≤｜λ2-λ3｜≤2(㎚)
    를 만족시키는 것을 특징으로 하는 GaN계 반도체 발광 소자.
  6. 제1항에 있어서,　
    활성층의 총두께(總厚)를 t0으로 하고, 활성층에서의 제1 GaN계 화합물 반도체층측 계면(界面)으로부터 두께 (t0/3)까지의 활성층 제1 영역 내의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층측 계면으로부터 두께 (2t0/3)까지의 활성층 제2 영역 내의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층에서의 우물층이 배치되어 있는 것을 특징으로 하는 GaN계 반도체 발광 소자.
  7. 제1항에 있어서,　
    활성층의 총두께를 t0으로 하고,, 활성층에서의 제1 GaN계 화합물 반도체층측 계면으로부터 두께 (t0/2)까지의 활성층 제1 영역 내의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층측 계면으로부터 두께 (t0/2)까지의 활성층 제2 영역 내의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층에서의 우물층이 배치되어 있는 것을 특징으로 하는 GaN계 반도체 발광 소자.
  8. 제1항에 있어서,　
    활성층의 총두께를 t0으로 하고, 활성층에서의 제1 GaN계 화합물 반도체층측 계면으로부터 두께 (2t0/3)까지의 활성층 제1 영역 내의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층측 계면으로부터 두께 (t0/3)까지의 활성층 제2 영역내의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층에서의 우물층이 배치되어 있는 것을 특징으로 하는 GaN계 반도체 발광 소자.
  9. 제1항에 있어서,　
    1.2≤d2/d1≤10을 만족시키도록, 활성층에서의 우물층이 배치되어 있는 것을 특징으로 하는 GaN계 반도체 발광 소자.
  10. 제1항에 있어서,　
    활성층에서의 장벽층의 두께가, 제1 GaN계 화합물 반도체층 측으로부터 제2 GaN계 화합물 반도체층 측에 걸쳐서 변화하고 있는 것을 특징으로 하는 GaN계 반도체 발광 소자.
  11. 제10항에 있어서,　
    활성층에서의 장벽층의 두께가, 제1 GaN계 화합물 반도체층 측으로부터 제2 GaN계 화합물 반도체층 측에 걸쳐서 3단계 이상 변화하고 있는 것을 특징으로 하는 GaN계 반도체 발광 소자.
  12. 제1항에 있어서,　
    가장(最) 제2 GaN계 화합물 반도체층 측에 위치하는 장벽층의 두께가 20㎚ 이하인 것을 특징으로 하는 GaN계 반도체 발광 소자.
  13. 제1항에 있어서,　
    가장 제1 GaN계 화합물 반도체층 측에 위치하는 장벽층의 두께가, 가장 제2 GaN계 화합물 반도체층 측에 위치하는 장벽층의 두께의 2배(倍) 이상인 것을 특징으로 하는 GaN계 반도체 발광 소자.
  14. 제1항에 있어서,　
    활성층에는 인듐 원자(原子)가 포함되어 있는 것을 특징으로 하는 GaN계 반도체 발광 소자.
  15. 제1항에 있어서,　
    활성층에서의 우물층의 수(數)는, 4이상인 것을 특징으로 하는 GaN계 반도체 발광 소자.
  16. 제1항에 있어서,　
    (D) 제1 GaN계 화합물 반도체층과 활성층 사이에 형성된 In 원자를 함유(含有)하는 하지층(下地層; base layer, underlayer, foundation layer) 및,
    (E) 활성층과 제2 GaN계 화합물 반도체층 사이에 형성되고, p형 도펀트(dopant)를 함유하는 초격자(超格子) 구조층
    을 더 구비하고 있는 것을 특징으로 하는 GaN계 반도체 발광 소자.
  17. 제1항에 있어서,　
    활성층을 구성하는 GaN계 화합물 반도체층은 언도프(undoped)의 GaN계 화합물 반도체로 구성되고, 혹은 또, 활성층을 구성하는 GaN계 화합물 반도체층의 n형 불순물 농도는 2×1017/㎤ 미만인 것을 특징으로 하는 GaN계 반도체 발광 소자.
  18. 제1항에 있어서,　
    활성층의 단변(短邊) 혹은 단경(短徑)의 길이는 0.1㎜ 이하인 것을 특징으로 하는 GaN계 반도체 발광 소자.
  19. 제1항에 있어서,　
    활성층의 단변 혹은 단경의 길이는 0.03㎜ 이하인 것을 특징으로 하는 GaN계 반도체 발광 소자.
  20. GaN계 반도체 발광 소자와, 그(該) GaN계 반도체 발광 소자로부터의 사출광(射出光)이 입사(入射)하고, GaN계 반도체 발광 소자로부터의 사출광이 가지는 파장과 다른(異) 파장을 가지는 광을 사출하는 색변환 재료로 이루어지는 발광 장치로서,
    GaN계 반도체 발광 소자는,
    (A) n형 도전형을 가지는 제1 GaN계 화합물 반도체층,
    (B) 우물층 및, 우물층과 우물층을 간막이하는 장벽층으로 이루어지는 다중 양자 우물 구조를 가지는 활성층 및,
    (C) p형 도전형을 가지는 제2 GaN계 화합물 반도체층,
    을 구비하고 있고,
    활성층에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층에서의 우물층이 배치되어 있는 것을 특징으로 하는 발광 장치.
  21. 제20항에 있어서,　
    GaN계 반도체 발광 소자로부터의 사출광은 청색(靑色)이며,
    색변환 재료로부터의 사출광은, 황색(黃色), 녹색(綠色) 및, 적색(赤色)으로 이루어지는 군(群)에서 선택된 적어도 1종류의 광인 것을 특징으로 하는 발광 장치.
  22. 제20항에 있어서,　
    GaN계 반도체 발광 소자로부터의 사출광과, 색변환 재료로부터의 사출광이 혼색(混色)되어, 백색(白色)을 사출하는 것을 특징으로 하는 발광 장치.
  23. 화상(畵像)을 표시하기 위한 GaN계 반도체 발광 소자를 구비한 화상 표시 장치로서,
    그 GaN계 반도체 발광 소자는,
    (A) n형 도전형을 가지는 제1 GaN계 화합물 반도체층,
    (B) 우물층 및, 우물층과 우물층을 간막이하는 장벽층으로 이루어지는 다중 양자 우물 구조를 가지는 활성층 및,
    (C) p형 도전형을 가지는 제2 GaN계 화합물 반도체층
    을 구비하고 있고,
    활성층에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층에서의 우물층이 배치되어 있는 것을 특징으로 하는 화상 표시 장치.
  24. 청색을 발광하는 제1 발광 소자, 녹색을 발광하는 제2 발광 소자 및, 적색을 발광하는 제3 발광 소자로 구성된, 컬러 화상을 표시하기 위한 발광 소자 유닛이, 2차원 매트릭스 모양(狀)으로 배열되어 이루어지는 화상 표시 장치로서,
    제1 발광 소자, 제2 발광 소자 및 제3 발광 소자 중의 적어도 하나의 발광 소자를 구성하는 GaN계 반도체 발광 소자는,
    (A) n형 도전형을 가지는 제1 GaN계 화합물 반도체층,
    (B) 우물층 및, 우물층과 우물층을 간막이하는 장벽층으로 이루어지는 다중 양자 우물 구조를 가지는 활성층 및,
    (C) p형 도전형을 가지는 제2 GaN계 화합물 반도체층
    을 구비하고 있고,
    활성층에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층 에서의 우물층이 배치되어 있는 것을 특징으로 하는 화상 표시 장치.
  25. 제23항 또는 제24항에 있어서,　
    라이트·벌브(light-bulb)를 더 구비하고 있는 것을 특징으로 하는 화상 표시 장치.
  26. 제23항 또는 제24항에 있어서,　
    활성층의 단변 혹은 단경의 길이는 0.1㎜ 이하인 것을 특징으로 하는 화상 표시 장치.
  27. 제23항 또는 제24항에 있어서,　
    활성층의 단변 혹은 단경의 길이는 0.03㎜ 이하인 것을 특징으로 하는 화상 표시 장치.
  28. 투과형(透過型) 혹은 반투과형(半透過型) 액정(液晶) 표시 장치를 배면(背面)으로부터 조사(照射)하는 면상 광원 장치(面狀光源裝置)로서,
    면상 광원 장치에 구비된 광원으로서의 GaN계 반도체 발광 소자는,
    (A) n형 도전형을 가지는 제1 GaN계 화합물 반도체층,
    (B) 우물층 및, 우물층과 우물층을 간막이하는 장벽층으로 이루어지는 다중 양자 우물 구조를 가지는 활성층 및,
    (C) p형 도전형을 가지는 제2 GaN계 화합물 반도체층
    을 구비하고 있고,
    활성층에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층에서의 우물층이 배치되어 있는 것을 특징으로 하는 면상 광원 장치.
  29. 투과형 혹은 반투과형 액정 표시 장치 및, 그 액정 표시 장치를 배면으로부터 조사하는 면상 광원 장치를 구비한 액정 표시 장치 조립체(組立體)로서,
    면상 광원 장치에 구비된 광원으로서의 GaN계 반도체 발광 소자는,
    (A) n형 도전형을 가지는 제1 GaN계 화합물 반도체층,
    (B) 우물층 및, 우물층과 우물층을 간막이하는 장벽층으로 이루어지는 다중 양자 우물 구조를 가지는 활성층 및,
    (C) p형 도전형을 가지는 제2 GaN계 화합물 반도체층
    을 구비하고 있고,
    활성층에서의 제1 GaN계 화합물 반도체층 측의 우물층 밀도를 d1, 제2 GaN계 화합물 반도체층 측의 우물층 밀도를 d2로 했을 때, d1〈d2를 만족시키도록 활성층에서의 우물층이 배치되어 있는 것을 특징으로 하는 액정 표시 장치 조립체.
KR1020077010323A 2005-09-13 2006-09-08 ＧａＮ계 반도체 발광 소자, 발광 장치, 화상 표시 장치,면상 광원 장치 및 액정 표시 장치 조립체 KR101299996B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00264938 2005-09-13
JP2005264938 2005-09-13
PCT/JP2006/317881 WO2007032281A1 (ja) 2005-09-13 2006-09-08 ＧａＮ系半導体発光素子、発光装置、画像表示装置、面状光源装置、及び、液晶表示装置組立体

Publications (2)

Publication Number Publication Date
KR20080048980A true KR20080048980A (ko) 2008-06-03
KR101299996B1 KR101299996B1 (ko) 2013-08-26

Family

ID=37864875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077010323A KR101299996B1 (ko) 2005-09-13 2006-09-08 ＧａＮ계 반도체 발광 소자, 발광 장치, 화상 표시 장치,면상 광원 장치 및 액정 표시 장치 조립체

Country Status (7)

Country Link
US (1) US8168966B2 (ko)
EP (1) EP1926151B1 (ko)
JP (1) JP2007110090A (ko)
KR (1) KR101299996B1 (ko)
CN (1) CN100527457C (ko)
TW (1) TW200802961A (ko)
WO (1) WO2007032281A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101476207B1 (ko) * 2012-06-08 2014-12-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20170014955A (ko) * 2015-07-31 2017-02-08 엘지전자 주식회사 디스플레이 장치

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4276684B2 (ja) * 2007-03-27 2009-06-10 株式会社東芝 半導体発光装置及びその製造方法
EP2240964B1 (en) * 2008-01-31 2012-01-18 Koninklijke Philips Electronics N.V. A light emitting device
JP4640427B2 (ja) * 2008-03-14 2011-03-02 ソニー株式会社 ＧａＮ系半導体発光素子、発光素子組立体、発光装置、ＧａＮ系半導体発光素子の製造方法、ＧａＮ系半導体発光素子の駆動方法、及び、画像表示装置
WO2009146264A1 (en) * 2008-05-30 2009-12-03 Sarnoff Corporation Method for electronically pinning a back surface of a back-illuminated imager fabricated on a utsoi wafer
KR101549811B1 (ko) * 2009-01-09 2015-09-04 삼성전자주식회사 질화물 반도체 발광소자
JP2010185929A (ja) * 2009-02-10 2010-08-26 Victor Co Of Japan Ltd 投射型画像表示装置
JP2010206063A (ja) * 2009-03-05 2010-09-16 Sony Corp ＧａＮ系半導体発光素子の駆動方法、画像表示装置におけるＧａＮ系半導体発光素子の駆動方法、面状光源装置の駆動方法、及び、発光装置の駆動方法
US8247886B1 (en) 2009-03-09 2012-08-21 Soraa, Inc. Polarization direction of optical devices using selected spatial configurations
US8791499B1 (en) 2009-05-27 2014-07-29 Soraa, Inc. GaN containing optical devices and method with ESD stability
CN102341740B (zh) 2009-06-22 2015-09-16 财团法人工业技术研究院 发光单元阵列、其制造方法和投影设备
US20100327300A1 (en) 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
KR101607306B1 (ko) * 2009-08-21 2016-03-29 삼성전자주식회사 렌즈가 집적된 발광 다이오드, 이를 이용한 라인 프린터 헤드 및 발광 다이오드의 제조방법
US9000466B1 (en) 2010-08-23 2015-04-07 Soraa, Inc. Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
CN102630349B (zh) * 2009-09-18 2017-06-13 天空公司 功率发光二极管及利用电流密度操作的方法
US9293644B2 (en) 2009-09-18 2016-03-22 Soraa, Inc. Power light emitting diode and method with uniform current density operation
US8933644B2 (en) 2009-09-18 2015-01-13 Soraa, Inc. LED lamps with improved quality of light
KR101608868B1 (ko) * 2009-10-22 2016-04-04 삼성전자주식회사 조리개를 포함하는 발광다이오드 어레이, 이를 이용한 라인 프린터 헤드 및 발광다이오드 어레이의 제조방법
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US8905588B2 (en) 2010-02-03 2014-12-09 Sorra, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US8740413B1 (en) 2010-02-03 2014-06-03 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
JP4960465B2 (ja) 2010-02-16 2012-06-27 株式会社東芝 半導体発光素子
US9450143B2 (en) 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
JP5676949B2 (ja) * 2010-07-21 2015-02-25 キヤノン株式会社 有機ｅｌ表示装置
JP5044704B2 (ja) 2010-08-26 2012-10-10 株式会社東芝 半導体発光素子
US8803452B2 (en) 2010-10-08 2014-08-12 Soraa, Inc. High intensity light source
KR101700792B1 (ko) * 2010-10-29 2017-01-31 엘지이노텍 주식회사 발광 소자
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
US10036544B1 (en) 2011-02-11 2018-07-31 Soraa, Inc. Illumination source with reduced weight
US8829774B1 (en) 2011-02-11 2014-09-09 Soraa, Inc. Illumination source with direct die placement
WO2013008769A1 (ja) * 2011-07-14 2013-01-17 シャープ株式会社 バックライト装置、表示装置、およびテレビジョン受像機
USD736724S1 (en) 2011-08-15 2015-08-18 Soraa, Inc. LED lamp with accessory
USD736723S1 (en) 2011-08-15 2015-08-18 Soraa, Inc. LED lamp
KR20130022595A (ko) * 2011-08-25 2013-03-07 서울옵토디바이스주식회사 고전류 구동용 발광 소자
US9109760B2 (en) 2011-09-02 2015-08-18 Soraa, Inc. Accessories for LED lamps
US9488324B2 (en) 2011-09-02 2016-11-08 Soraa, Inc. Accessories for LED lamp systems
US8884517B1 (en) 2011-10-17 2014-11-11 Soraa, Inc. Illumination sources with thermally-isolated electronics
US8912025B2 (en) 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process
JP5460754B2 (ja) * 2012-01-25 2014-04-02 株式会社東芝 半導体発光素子
WO2013134432A1 (en) 2012-03-06 2013-09-12 Soraa, Inc. Light emitting diodes with low refractive index material layers to reduce light guiding effects
US8985794B1 (en) 2012-04-17 2015-03-24 Soraa, Inc. Providing remote blue phosphors in an LED lamp
US9310052B1 (en) 2012-09-28 2016-04-12 Soraa, Inc. Compact lens for high intensity light source
US9360190B1 (en) 2012-05-14 2016-06-07 Soraa, Inc. Compact lens for high intensity light source
US10436422B1 (en) 2012-05-14 2019-10-08 Soraa, Inc. Multi-function active accessories for LED lamps
US9995439B1 (en) 2012-05-14 2018-06-12 Soraa, Inc. Glare reduced compact lens for high intensity light source
KR101740531B1 (ko) * 2012-07-02 2017-06-08 서울바이오시스 주식회사 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.
US9461212B2 (en) 2012-07-02 2016-10-04 Seoul Viosys Co., Ltd. Light emitting diode module for surface mount technology and method of manufacturing the same
JP2014038941A (ja) * 2012-08-16 2014-02-27 Toyoda Gosei Co Ltd 半導体発光素子、発光装置
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
US9215764B1 (en) 2012-11-09 2015-12-15 Soraa, Inc. High-temperature ultra-low ripple multi-stage LED driver and LED control circuits
US9178123B2 (en) 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
US9029880B2 (en) * 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US9761763B2 (en) 2012-12-21 2017-09-12 Soraa, Inc. Dense-luminescent-materials-coated violet LEDs
US8802471B1 (en) 2012-12-21 2014-08-12 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
US9267661B1 (en) 2013-03-01 2016-02-23 Soraa, Inc. Apportioning optical projection paths in an LED lamp
US9435525B1 (en) 2013-03-08 2016-09-06 Soraa, Inc. Multi-part heat exchanger for LED lamps
DE102013104046A1 (de) * 2013-04-22 2014-10-23 Osram Opto Semiconductors Gmbh Optische Anordnung und Anzeigegerät
DE102013104351B4 (de) * 2013-04-29 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterschichtenfolge und Verfahren zum Betreiben eines optoelektronischen Halbleiterchips
US8994033B2 (en) 2013-07-09 2015-03-31 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
US9410664B2 (en) 2013-08-29 2016-08-09 Soraa, Inc. Circadian friendly LED light source
JP5629814B2 (ja) * 2013-11-29 2014-11-26 株式会社東芝 半導体発光素子
TWI533467B (zh) * 2014-05-13 2016-05-11 國立中山大學 發光元件之磊晶結構
CN107924966B (zh) * 2014-09-22 2020-12-22 夏普株式会社 氮化物半导体发光元件
US10643981B2 (en) * 2014-10-31 2020-05-05 eLux, Inc. Emissive display substrate for surface mount micro-LED fluidic assembly
TWI603028B (zh) * 2016-10-24 2017-10-21 宏齊科技股份有限公司 薄型平面光源模組
TWI613394B (zh) * 2016-10-24 2018-02-01 宏齊科技股份有限公司 車燈模組
CN112368848A (zh) * 2018-06-21 2021-02-12 新唐科技日本株式会社 白色发光装置
TWI716986B (zh) * 2018-09-03 2021-01-21 國立大學法人大阪大學 氮化物半導體裝置與其基板及添加稀土類元素之氮化物層的形成方法，以及紅色發光裝置
CN113299805B (zh) * 2021-05-25 2022-09-23 南京大学 基于非对称量子阱结构的uv-led及其制备方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63187120U (ko) 1987-05-15 1988-11-30
JP3191363B2 (ja) * 1991-11-06 2001-07-23 ソニー株式会社 多重量子井戸型半導体レーザ
JPH07235732A (ja) 1993-12-28 1995-09-05 Nec Corp 半導体レーザ
JPH08172236A (ja) * 1994-12-15 1996-07-02 Nec Corp Ａｐｃ回路
JP3405334B2 (ja) 1996-05-21 2003-05-12 日亜化学工業株式会社 窒化物半導体素子
JPH11510968A (ja) * 1996-06-11 1999-09-21 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 紫外発光ダイオード及び紫外励起可視光放射蛍光体を含む可視発光ディスプレイ及び該デバイスの製造方法
US5684309A (en) * 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
TW383508B (en) * 1996-07-29 2000-03-01 Nichia Kagaku Kogyo Kk Light emitting device and display
JP3304787B2 (ja) 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
JP3780887B2 (ja) 1996-09-08 2006-05-31 豊田合成株式会社 半導体発光素子及びその製造方法
JP4365898B2 (ja) 1997-03-07 2009-11-18 シャープ株式会社 窒化ガリウム系半導体レーザ素子、及び半導体レーザ光源装置
WO1998039827A1 (fr) 1997-03-07 1998-09-11 Sharp Kabushiki Kaisha Element electroluminescent semi-conducteur a base de nitrure de gallium muni d'une zone active presentant une structure de multiplexage a puits quantique et un dispostif semi-conducteur a sources de lumiere utilisant le laser
JPH10261838A (ja) 1997-03-19 1998-09-29 Sharp Corp 窒化ガリウム系半導体発光素子及び半導体レーザ光源装置
US6555403B1 (en) * 1997-07-30 2003-04-29 Fujitsu Limited Semiconductor laser, semiconductor light emitting device, and methods of manufacturing the same
JP2000072368A (ja) 1998-08-27 2000-03-07 Hitachi Building Systems Co Ltd 乗客コンベアの踏段裏面用塵埃付着阻止装置
JP3703975B2 (ja) 1998-09-10 2005-10-05 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
US6423984B1 (en) 1998-09-10 2002-07-23 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using gallium nitride compound semiconductor
US6608330B1 (en) * 1998-09-21 2003-08-19 Nichia Corporation Light emitting device
JP2000195173A (ja) 1998-12-28 2000-07-14 Toshiba Corp 情報再生装置
JP2000261106A (ja) 1999-01-07 2000-09-22 Matsushita Electric Ind Co Ltd 半導体発光素子、その製造方法及び光ディスク装置
JP2000244070A (ja) * 1999-02-19 2000-09-08 Sony Corp 半導体装置および半導体発光素子
US6504171B1 (en) * 2000-01-24 2003-01-07 Lumileds Lighting, U.S., Llc Chirped multi-well active region LED
JP4556288B2 (ja) 2000-05-18 2010-10-06 ソニー株式会社 半導体素子
JP2001343706A (ja) 2000-05-31 2001-12-14 Sony Corp 映像表示装置
US6600169B2 (en) * 2000-09-22 2003-07-29 Andreas Stintz Quantum dash device
JP2002131552A (ja) 2000-10-24 2002-05-09 Nitto Denko Corp 導光板、面光源装置及び反射型液晶表示装置
JP4027609B2 (ja) 2001-02-13 2007-12-26 独立行政法人科学技術振興機構 発光ダイオードの発光色制御方法
JP2002277870A (ja) 2001-03-06 2002-09-25 Internatl Business Mach Corp <Ibm> 液晶表示装置、表示装置
JP4291960B2 (ja) * 2001-03-09 2009-07-08 日亜化学工業株式会社 窒化物半導体素子
JP2002319702A (ja) 2001-04-19 2002-10-31 Sony Corp 窒化物半導体素子の製造方法、窒化物半導体素子
JP3763754B2 (ja) 2001-06-07 2006-04-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子
JP2003022052A (ja) 2001-07-10 2003-01-24 Sony Corp 発光素子の駆動回路及び画像表示装置
TWI275220B (en) * 2001-11-05 2007-03-01 Nichia Corp Nitride semiconductor device
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
JP4119158B2 (ja) 2002-04-23 2008-07-16 三菱電機株式会社 傾斜状多重量子バリアを用いた半導体発光素子
JP2004172382A (ja) 2002-11-20 2004-06-17 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP4571372B2 (ja) 2002-11-27 2010-10-27 ローム株式会社 半導体発光素子
JP4072632B2 (ja) * 2002-11-29 2008-04-09 豊田合成株式会社 発光装置及び発光方法
KR100516168B1 (ko) 2003-06-30 2005-09-22 삼성전자주식회사 시간적 노이즈 감소 장치 및 방법
JP2005024226A (ja) 2003-07-01 2005-01-27 Asia B & R Network:Kk ハロゲンヒーター（マイナスイオン発生装置付）
JP2005072368A (ja) 2003-08-26 2005-03-17 Sony Corp 半導体発光素子、半導体レーザ素子、及び画像表示装置
US7250715B2 (en) * 2004-02-23 2007-07-31 Philips Lumileds Lighting Company, Llc Wavelength converted semiconductor light emitting devices
JP2005294813A (ja) 2004-03-08 2005-10-20 Showa Denko Kk ｐｎ接合型ＩＩＩ族窒化物半導体発光素子
WO2005086243A1 (en) * 2004-03-08 2005-09-15 Showa Denko K.K. Pn junction type croup iii nitride semiconductor light-emitting device
WO2005096399A1 (ja) * 2004-03-31 2005-10-13 Nichia Corporation 窒化物半導体発光素子
JP2006108585A (ja) * 2004-10-08 2006-04-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
JP3857295B2 (ja) * 2004-11-10 2006-12-13 三菱電機株式会社 半導体発光素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101476207B1 (ko) * 2012-06-08 2014-12-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20170014955A (ko) * 2015-07-31 2017-02-08 엘지전자 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
CN101091262A (zh) 2007-12-19
EP1926151A4 (en) 2014-03-19
US20070284564A1 (en) 2007-12-13
JP2007110090A (ja) 2007-04-26
US8168966B2 (en) 2012-05-01
WO2007032281A1 (ja) 2007-03-22
TW200802961A (en) 2008-01-01
EP1926151B1 (en) 2020-06-10
TWI364117B (ko) 2012-05-11
CN100527457C (zh) 2009-08-12
EP1926151A1 (en) 2008-05-28
KR101299996B1 (ko) 2013-08-26

Similar Documents

Publication Publication Date Title
KR101299996B1 (ko) ＧａＮ계 반도체 발광 소자, 발광 장치, 화상 표시 장치,면상 광원 장치 및 액정 표시 장치 조립체
US10050177B2 (en) GaN based semiconductor light-emitting device and method for producing same
US10084118B2 (en) Semiconductor light-emitting device
KR101570403B1 (ko) ＧａＮ계 반도체 발광 소자, 발광 소자 조립체, 발광 장치,ＧａＮ계 반도체 발광 소자의 제조 방법, ＧａＮ계 반도체발광 소자의 구동 방법 및 화상 표시 장치
US8553740B2 (en) Method of driving GaN-based semiconductor light emitting element, method of driving GaN-based semiconductor light emitting element of image display device, method of driving planar light source device, and method of driving light emitting device
JP4655103B2 (ja) ＧａＮ系半導体発光素子、発光素子組立体、発光装置、ＧａＮ系半導体発光素子の駆動方法、及び、画像表示装置
KR101804408B1 (ko) 발광소자
KR20170031289A (ko) 반도체 발광 소자
JP5230772B2 (ja) 発光素子、発光素子パッケージ及び照明装置
JP4581540B2 (ja) 半導体発光素子とそれを用いた発光装置
KR101827973B1 (ko) 발광소자
JP2007080998A (ja) 画像表示装置、面状光源装置、及び、液晶表示装置組立体
JP4945977B2 (ja) ＧａＮ系半導体発光素子、発光装置、画像表示装置、面状光源装置、及び、液晶表示装置組立体
KR20130075321A (ko) 발광소자
KR20140092958A (ko) 발광 소자
KR102137745B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20130061341A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160812

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190809

Year of fee payment: 7