KR20170014955A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20170014955A
KR20170014955A KR1020150109044A KR20150109044A KR20170014955A KR 20170014955 A KR20170014955 A KR 20170014955A KR 1020150109044 A KR1020150109044 A KR 1020150109044A KR 20150109044 A KR20150109044 A KR 20150109044A KR 20170014955 A KR20170014955 A KR 20170014955A
Authority
KR
South Korea
Prior art keywords
light emitting
barrier
semiconductor light
electrode
quantum well
Prior art date
Application number
KR1020150109044A
Other languages
English (en)
Other versions
KR102328945B1 (ko
Inventor
조진현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020150109044A priority Critical patent/KR102328945B1/ko
Publication of KR20170014955A publication Critical patent/KR20170014955A/ko
Application granted granted Critical
Publication of KR102328945B1 publication Critical patent/KR102328945B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H05B33/145—Arrangements of the electroluminescent material
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/90—Methods of manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 제1실시예를 따르는 디스플레이 장치는, 배리어와 양자우물의 교번적인 적층에 의해 형성되는 다중양자우물(Multiple Quantum Wells)을 갖는 활성층을 포함하고, 상기 배리어는 GaN으로 이루어지고, 상기 양자우물은 InGaN으로 이루어지며, 상기 활성층은 적어도 일부의 배리어에 형성되는 델타 도핑된 레이어(delta doped layer)를 포함한다.
또한 본 발명의 제2실시예를 따르는 디스플레이 장치는, 배리어와 양자우물의 교번적인 적층에 의해 형성되는 다중양자우물을 갖는 활성층을 포함하고, 상기 배리어는 AlGaN 또는 AlInGaN으로 이루어지고, 상기 양자우물은 InGaN으로 이루어진다.

Description

디스플레이 장치{DISPLAY DEVICE}
본 발명은 향상된 광효율을 갖는 발광 다이오드와 상기 발광 다이오드를 갖는 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liguid Crystal Display)와 AMOLED(Active Matrix Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블 디스플레이의 구현이 어렵다는 문제점이 존재한다. 또한 AMOLED의 경우에 수명이 짧고, 양산 수율이 좋지 않을 뿐 아니라 플렉서블의 정도가 약하다는 취약점이 존재한다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 플렉서블 디스플레이를 구현하여, 상기의 문제점을 해결하는 방안이 제시될 수 있다.
상기 발광 다이오드를 이용한 디스플레이는 상기 발광 다이오드의 광효율을 향상시켜야 한다는 필요성이 존재할 수 있다. 따라서, 본 발명에서는 이러한 필요성을 충족시키는 메커니즘에 대하여 제시한다.
본 발명의 일 목적은 발광 다이오드의 광효율(photon efficiency)을 향상시킬 수 있는 활성층의 구조와 상기 발광 다이오드를 갖는 디스플레이 장치를 제공하기 위한 것이다.
다중양자우물에서는 분극 효과(또는 편극 효과, polarization effect)가 발생할 수 있는데, 분극 효과는 발광 다이오드의 광효율을 저하시키는 원인이다. 본 발명은 분극 효과의 발생을 억제하여 발광 다이오드의 광효율을 향상시킬 수 있는 구조를 제공하기 위한 것이다.
이와 같은 본 발명의 일 목적을 달성하기 위하여 본 발명의 제1실시예를 따르는 디스플레이 장치는, 배리어와 양자우물의 교번적인 적층에 의해 형성되는 다중양자우물(Multiple Quantum Wells)을 갖는 활성층을 포함하고, 상기 배리어는 GaN으로 이루어지고, 상기 양자우물은 InGaN으로 이루어지며, 상기 활성층은 적어도 일부의 배리어에 형성되는 델타 도핑된 레이어(delta doped layer)를 포함한다.
본 발명과 관련한 일 예에 따르면, 상기 델타 도핑된 레이어는 실리콘(Si) 도핑에 의해 형성될 수 있다.
상기 실리콘 도핑의 도핑레벨은 1×1011~1×1013cm-2일 수 있다.
본 발명과 관련한 다른 일 예에 따르면, 상기 델타 도핑된 레이어는 저마늄(Ge) 도핑에 의해 형성될 수 있다.
상기 저마늄 도핑의 도핑레벨은 1×1010~1×1013cm-2일 수 있다.
본 발명과 관련한 다른 일 예에 따르면, 상기 델타 도핑된 레이어는 두 양자우물의 사이에 형성되고, 상기 두 양자우물 중 어느 하나에 다른 하나보다 가깝게 배치될 수 있다.
또한 상기한 과제를 실현하기 위하여 본 발명은 제2실시예의 디스플레이 장치를 개시한다. 제2실시예의 디스플레이 장치는, 배리어와 양자우물의 교번적인 적층에 의해 형성되는 다중양자우물을 갖는 활성층을 포함하고, 상기 배리어는 AlGaN 또는 AlInGaN으로 이루어지고, 상기 양자우물은 InGaN으로 이루어질 수 있다.
본 발명과 관련한 일 예에 따르면, 상기 배리어의 두께는 1.5~4㎚일 수 있다.
본 발명과 관련한 다른 일 예에 따르면, 상기 배리어는 AlGaN으로 이루어지고, 상기 배리어에 포함된 알루미늄(Al)의 조성비는 25~30원자%일 수 있다.
본 발명과 관련한 다른 일 예에 따르면, 상기 배리어는 AlInGaN으로 이루어지고, 상기 배리어에 포함된 알루미늄(Al)과 인듐(In)의 조성비의 합은 30원자% 이하이고, 상기 인듐의 조성비는 5원자% 이하이며, 상기 알루미늄의 조성비는 25원자% 이상일 수 있다.
상기와 같은 본 발명의 제1실시예에 의하면, 델타 도핑된 레이어가 다중양자우물의 분극의 발생을 억제한다. 제1실시예의 다중양자우물은 GaN으로 이루어지는 배리어와 InGaN으로 이루어지는 양자우물의 교번적인 적층에 의해 형성되는데, 델타 도핑된 레이어가 분극의 발생을 억제하여 전자-홀 페어(electron-hole pair)를 증가시키고, 캐리어 오버플로우(이송자 범람 또는 운반자 범람, carrier overflow)와 이로 인한 누설 전류 레벨(leakage current level)을 감소시켜 궁극적으로 발광 다이오드의 광효율을 증가시킨다.
또한 본 발명의 제2실시예에 의하면 AlGaN 또는 AlInGaN으로 이루어지는 배리어에 2차원전자가스(Two-Dimensional Election Gas; 2-DEG)가 형성된다. 2차원전자가스는 제1실시예의 델타 도핑된 레이어와 마찬가지로 분극의 발생을 억제하여 궁극적으로 발광 다이오드의 광효율을 증가시킬 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 취한 단면도이다.
도 9는 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
도 10은 반도체 발광 소자의 적층 구조를 도시한 개념도다.
도 11은 빛이 발생하는 원리를 이론적으로 설명하기 위한 다중양자우물의 개념도다.
도 12는 분극을 설명하기 위한 다중양자우물의 개념도와 에너지 다이어그램이다.
도 13a 내지 도 13e는 제1실시예의 다중양자우물을 보인 개념도다.
도 14 및 도 15는 제2실시예의 다중양자우물을 보인 개념도다.
이하, 본 발명에 관련된 디스플레이 장치에 대하여 도면을 참조하여 보다 상세하게 설명한다. 본 명세서에서는 서로 다른 실시예라도 동일, 유사한 구성에 대해서는 동일, 유사한 참조번호를 부여하고, 그 설명은 처음 설명으로 갈음한다. 본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
이하, 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 도면을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이며, 도 4는 도 3a의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
본 도면들을 참조하면, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법도 가능하다. 이러한 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 도시에 의하면, 본 예시에서 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
도시에 의하면, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)가 될 수 있다. 보다 구체적으로, 절연성 베이스부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스부재의 바닥부분에 집중적으로 배치되며, 상기 베이스부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 particle 혹은 nano 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며, 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.
도시에 의하면, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(151) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(151) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(151)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전영역에 사용가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자(150)는 전도성 접착층(130) 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(150)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다. 따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다. 따라서, 이러한 경우, HD화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
본 도면을 참조하면, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 대향하도록 배치한다.
이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head 를 적용하여 열압착될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광 소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법이나 구조는 여러가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 복수의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분(231)과 전도성을 가지지 않는 부분(232)으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(251) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(251) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(251)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
도시에 의하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
도시에 의하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도시에 의하면, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기 설명과 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 따라서, 반도체 발광 소자에 의하여 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이루는 풀 칼라 디스플레이가 구현될 수 있다.
이하에서는 반도체 발광 소자의 적층 구조와 다중양자우물에 대하여 설명한다.
도 10은 반도체 발광 소자의 적층 구조를 도시한 개념도다.
기판(1059) 상에 버퍼 배리어층(1058)이 형성되고, 버퍼 배리어층(1058) 상에 반도체 발광 소자가 형성된다.
기판(1059)은 실리콘(Si), 사파이어(Al2O3), 실리콘 카바이드(SiC), 또는 갈륨나이트라이드(GaN)으로 이루어질 수 있다.
버퍼 배리어층(1058)은 GaN 핵생성층, GaN 핵생성층 상에 형성된 진성 GaN 층(i-GaN)을 포함한다.
반도체 발광 소자는 버퍼 배리어층(1058) 상에 형성된 n형 반도체층(1053), n형 반도체층(1053) 상에 형성된 초격자 층(1057), 초격자 층(1057) 상에 형성되는 활성층(1054) 및 상기 활성층(1054) 상에 형성되는 p형 반도체 층(1055)을 포함한다.
활성층(1054)을 확대하여 도시한 도 10의 우측을 참조하면, 활성층(1054)은 배리어(1054a1)와 양자우물(1054a2)의 교번적인 적층에 의해 형성되는 다중양자우물(1054a)(Multiple Quantum Wells; MQWs)을 포함한다. 교번적인 적층이란 양자우물(1054a2) 위에 배리어(1054a1)가 형성되고, 배리어(1054a1) 위에 양자우물(1054a2)이 형성되는 구조가 반복되어 배리어(1054a1)와 양자우물(1054a2)이 서로 번갈아가며 적층되는 것을 의미한다. 이와 같이 복수의 배리어(1054a1) 사이에 복수의 양자우물(1054a2)이 배치되는 구조를 다중양자우물(1054a)이라 하며, 단일양자우물과 구분되는 개념이다.
다중양자우물(1054a)의 배리어(1054a1)는 갈륨나이트라이드(GaN)으로 이루어진다. 일반적으로 각 배리어(1054a1)는 10㎚ 이하의 두께를 갖는다.
또한 다중양자우물(1054a)의 양자우물(1054a2)은 인듐갈륨나이트라이드(InGaN)로 이루어진다. 일반적으로 각 양자우물(1054a2)은 3㎚ 이하의 두께를 갖는다. 양자우물(1054a2)의 조성비는 최대 45원자%의 인듐을 가질 수 있다.
다중양자우물(1054a)을 갖는 활성층(1054)에서는 발광 재결합(Radiative Recombination)에 의해 빛이 발생한다. 이하에서는 도 11과 도 12를 참조하여 다중양자우물(1054a)에서 빛이 발생하는 원리와 분극에 의해 광효율 저하에 대하여 설명한다.
도 11은 빛이 발생하는 원리를 이론적으로 설명하기 위한 다중양자우물(1054a)의 개념도다.
도 11에 도시된 화살표는 전자의 흐름(전류)를 의미한다. 양자우물(1054a2)이란 이론적으로 전자가 빠져 들어가기 쉬운 구조를 가리킨다. 전자가 양자우물(1054a2)에 빠져 홀(hole)과 결합되어 전자-홀 페어(electron-hole pair)가 형성되는 것을 발광 재결합이라고 하며, 발광 재결합 과정에서 여분의 에너지(hν)가 빛으로 방출된다.
다만, 모든 전자가 우물에 빠져 홀과 결합되는 것은 아니고, 일부 전자는 양자우물(1054a2)에 빠지지 않고 그대로 다중양자우물(1054a)을 지나간다. 따라서 전자는 다중양자우물(1054a)에 빠지는 전자(1)와 다중양자우물(1054a)을 지나가는 전자(2)로 구분할 수 있다.
발광 다이오드의 광효율(photon efficiency)은 다중양자우물(1054a)에 빠져 홀과 결합되는 전자(1)와 다중양자우물(1054a)을 지나가는 전자(2)의 비율에 따라 결정될 수 있다. 다중양자우물(1054a)에 빠져 홀과 결합되는 전자(1)가 다중양자우물(1054a)을 지나가는 전자(2)에 비해 많으면 많을수록 발광 다이오드의 광효율은 높아진다. 반대로 다중양자우물(1054a)에 빠져 홀과 결합되는 전자(1)가 다중양자우물(1054a)을 지나가는 전자(2)에 비해 적으면 적을수록 발광 다이오드의 광효율은 낮아진다.
홀과 결합되는 전자의 양을 늘리기 위해 다중양자우물(1054a)에 더욱 많은 캐리어(carrier)를 주입하게 되면, 높은 전류 밀도에 의해 캐리어 오버플로우(이송자 범람 또는 운반자 범람)가 야기된다. 캐리어 오버플로우는 손실을 의미한다. 또한 캐리어 오버플로우에 의해 누설 전류 레벨(leakage current level)이 증가하게 된다. 다중양자우물(1054a)을 지나가는 전자(2)가 증가하는 것은 곧 누설 전류 레벨이 증가하는 것을 의미한다.
도 11에서 Ec는 전도대 최하위 에너지 준위를 의미하고, EFn은 페르미 준위를 의미한다. 이하에서는 도 12를 참조하여 발광 다이오드의 광효율 저하를 일으키는 분극 효과(polarization effect)에 대해 설명한다.
도 12는 분극을 설명하기 위한 다중양자우물(1054a)의 개념도와 에너지 다이어그램이다.
GaN으로 이루어진 배리어(1054a1)와 InGaN으로 이루어진 양자우물(1054a2)의 교번적인 적층에 의해 형성되는 다중양자우물(1054a)에서는 분극이 발생한다. GaN의 결정 구조는 완전한 정대칭을 갖지 못하고, 살짝 틀어진(tilt) 모양을 갖는다. GaN에 추가된 In은 GaN이 완전한 정대칭을 갖는 것을 더욱 어렵게 만든다. 이에 따라 다중양자우물(1054a)에서는 분극이 발생하게 된다.
분극은 재료가 갖는 고유의 특성과 유기변형의 합으로 표시된다. 도 12에서 Psp(Spontaneous Polarization)는 재료(material)가 가지고 고유(intrinsic)의 특성을 의미한다. Ppz(Piezoelectric Polarization)은 유기변형(induced strain)을 의미한다. 전체 분극(Net polarization) P는 Psp와 Ppz의 합인 P=Psp+Ppz로 표시된다.
다중양자우물(1054a)에 대응되는 에너지 다이어그램을 참조하면, 배리어(1054a1)와 양자우물(1054a2)의 에너지 준위가 도시되어 있다.
에너지 다이어그램에는 가운데에 표시된 2.6eV의 에너지 차이를 두고 홀이 존재할 확률을 의미하는 그래프가 아래의 실선(3)으로 도시되어 있고, 전자가 존재할 확률을 의미하는 그래프가 위의 실선(4)으로 각각 도시되어 있다. 양자우물(1054a2)의 중심이 위치하는 곳(Z=0)을 기준으로 홀이 존재할 확률을 의미하는 실선 (3)은 우측으로 편심되어 있으며, 전자가 존재할 확률을 의미하는 실선 (4)는 좌측으로 편심되어 있다. 에너지 다이어그램으로부터 두 실선 (3), (4)의 위치가 서로 일치하지 않는 것을 확인할 수 있다.
이렇게 두 실선 (3), (4)의 위치가 서로 일치하지 않음으로 인해 나타나는 효과를 분극 효과라 한다. 두 실선 (3), (4) 의 위치가 서로 일치하지 않으면 전자와 홀이 발광 재결합되기 어려워지므로, 전자-홀 분리(electron-hole separation)가 증가한다. 또한 분극 효과는 캐리어 오버플로우를 유발하고 이로 인해 누설 전류 레벨의 증가를 가져온다. 그리고 시간이 지남에 따라 발광 다이오드의 광효율이 감소하는 현상(droop 현상)이 발생한다.
따라서 전자가 존재할 확률이 점선 (5)로 표시된다면 점선 (5)의 위치는 비교적 실선 (3)과 잘 일치하게 된다. 점선 (5)와 실선 (3)의 위치가 서로 일치하는 것은 전자와 홀의 발광 재결합이 보다 쉬워지는 것을 의미한다. 이에 따라 전자-홀 페어(electron-hole pair)가 증가하고, 캐리어 오버플로우와 누설 전류 레벨의 감소를 통해 발광 다이오드의 광효율을 향상시킬 수 있을 것이다.
본 발명에서는 도 12에 도시된 에너지 다이어그램에서 전자가 존재할 확률을 점선 (5)과 같이 표시되도록 하는 다중양자우물(1054a)의 구조를 제안한다. 본 발명에서 제안하는 다중양자우물(1054a)의 구조는 제1실시예와 제2실시예로 구분된다. 이하 각각의 실시예에 대하여 설명한다.
도 13a 내지 도 13e는 제1실시예의 다중양자우물(1054a)을 보인 개념도다.
제1실시예의 배리어(1054a1) 및 양자우물(1054a2)은 각각 도 10의 배리어(1054a1) 및 양자우물(1054a2)과 동일하다. 이를테면, 다중양자우물(1054a)은 배리어(1054a1)와 양자우물(1054a2)의 교번적인 적층에 의해 형성된다.
또한 다중양자우물(1054a)의 배리어(1054a1)는 갈륨나이트라이드(GaN)으로 이루어진다. 일반적으로 각 배리어(1054a1)는 10㎚ 이하의 두께를 갖는다.
다중양자우물(1054a)의 양자우물(1054a2)은 인듐갈륨나이트라이드(InGaN)로 이루어진다. 일반적으로 각 양자우물(1054a2)은 3㎚ 이하의 두께를 갖는다. 양자우물(1054a2)의 조성비는 최대 45원자%의 인듐을 가질 수 있다.
활성층(1054)은 적어도 일부의 배리어(1054a1)에 형성되는 델타 도핑된 레이어(1054a3)(delta doped layer)를 포함한다. 도핑이란 반도체의 성질을 개선하기 위해 불순물을 첨가하는 것을 의미한다. 또한 델타 도핑이란 원자 두께의 얇은 레이어를 형성하는 것을 의미한다.
델타 도핑된 레이어(1054a3)는 실리콘(Si) 도핑에 의해 형성될 수 있다. 실리콘 도핑의 도핑레벨은 1×1011~1×1013cm-2으로 결정될 수 있다. cm-2라는 단위는 단위 센티미터 당 원자의 갯수를 의미한다. 실리콘 도핑의 도핑레벨이 1×1011보다 작으면, 충분한 도핑이 이루어지지 않아 광효율 증가의 효과가 미미하다. 반대로 실리콘 도핑의 도핑레벨이 1×1013보다 크면, 전자가 너무 많아져 전자끼리 스캐터링이 발생하며 전자가 양자우물(1054a2)에 떨어지지 못하여 오히려 광효율의 저하를 유발하게 된다.
또한 델타 도핑된 레이어(1054a3)는 저마늄(또는 게르마늄, Ge) 도핑에 의해 형성될 수 있다. 저마늄 도핑의 도핑레벨은 1×1010~1×1013cm-2으로 결정될 수 있다. Si 도핑과 마찬가지로 저마늄 도핑의 도핑레벨이 1×1010보다 작으면, 충분한 도핑이 이루어지지 않아 광효율 증가의 효과가 미미하다. 저마늄 도핑의 도핑레벨이 1×1013보다 크면, 전자가 너무 많아져 전자끼리 스캐터링이 발생하며 전자가 양자우물(1054a2)에 떨어지지 못하여 오히려 광효율의 저하를 유발하게 된다.
도 13a 내지 도 13e는 각각 제1실시예의 변형례들을 도시한 것이다. 도 13a 내지 도 13e에 도시된 다중양자우물(1054a)은 모두 공통적으로 GaN으로 이루어진 배리어(1054a1), InGaN으로 이루어진 양자우물(1054a2) 및 델타 도핑된 레이어(1054a3)를 갖는다. 다만 델타 도핑된 레이어(1054a3)의 수와 위치는 서로 상이하다.
먼저 도 13a를 참조하면, 상단의 배리어(1054a1)를 제외한 나머지 배리어(1054a1)들에 델타 토핑된 레이어가 형성된다.
다음으로 도 13b를 참조하면, 하단의 배리어(1054a1)를 제외한 나머지 배리어(1054a1)들에 델타 도핑된 레이어(1054a3)가 형성된다.
이어서 도 13c를 참조하면, 상단과 하단의 두 배리어(1054a1)를 제외한 나머지 배리어(1054a1)들에 델타 도핑된 레이어(1054a3)가 형성된다.
그리고 도 13d를 참조하면, 중앙의 두 배리어(1054a1)에만 델타 도핑된 레이어(1054a3)가 형성된다.
마지막으로 도 13e를 참조하면, 상단의 배리어(1054a1)와 그 바로 아래의 배리어(1054a1)에 델타 도핑된 레이어(1054a3)가 형성된다.
이와 같이 델타 도핑된 레이어(1054a3)는 복수의 배리어(1054a1) 중 일부에 선택적으로 형성될 수 있으며, 반드시 모든 배리어(1054a1)에 형성되지 않더라도 발과 다이오드의 광효율을 증가시킬 수 있다. 델타 도핑된 레이어(1054a3)의 수와 위치는 임의로 정해질 수 있다.
도 13a 내지 도 13e에 도시된 델타 도핑된 레이어(1054a3)들은 그 위치에 상관 없이 인접한 두 양자우물(1054a2) 중 어느 하나에 다른 하나보다 가깝게 배치될 수 있다. 예를 들어 도 13a에 도시된 델타 도핑된 레이어(1054a3)는 상대적으로 위의 양자우물(1054a2)에 가깝게 배치된다. 반대로 도 13b에 도시된 델타 도핑된 레이어(1054a3)는 상대적으로 아래의 양자우물(1054a2)에 가깝게 배치된다.
두 양자우물(1054a2) 사이에 형성된 델타 도핑된 레이어(1054a3)가 인접한 두 양자우물(1054a2) 중 어느 하나에만 가깝게 배치되는 것은, 그 양자우물(1054a2)에 전자를 공여하기 위함이다. 전자를 공여받은 양자우물(1054a2)에 전자가 존재할 확률은 도 12에서 설명한 점선 (5)와 같은 모양으로 표시되며, 더욱 많은 전자가 홀과 발광 재결합하여 빛을 생성하게 된다.
제1실시예는 GaN으로 이루어진 배리어(1054a1)와 InGaN으로 이루어진 양자우물(1054a2)을 갖고, 델타 도핑된 레이어(1054a3)를 추가하여 분극 효과의 발생을 억제하였다. 이와 달리 제2실시예는 배리어(1054a1)의 재료를 다른 재료로 교체하는 것이며 제2실시예에 대하여는 도 14 및 도 15를 참조하여 설명한다.
도 14 및 도 15는 제2실시예의 다중양자우물(2054a, 2054a')을 보인 개념도다.
제2실시예의 다중양자우물(2054a, 2054a')도 제1실시예와 마찬가지로 배리어(2054a1, 2054a1')와 양자우물(2054a2)의 교번적인 적층에 의해 형성된다.
제2실시예의 양자우물(2054a2)은 제1실시예와 마찬가지로 InGaN으로 이루어진다. 제2실시예의 양자우물(2054a2)도 3㎚ 이하의 두께를 가질 수 있다. 또한 양자우물(2054a2)의 조성비는 최대 45원자%의 인듐을 가질 수 있다.
제1실시예와 달리 제2실시예의 배리어(도 14의 2054a1, 도 15의 2054a1')는 알루미늄갈륨나이트라이드(AlGaN) 또는 알루미늄인듐갈륨나이트라이드(AlInGaN)로 이루어질 수 있다. 도 14에는 AlGaN으로 이루어진 배리어(2054a1)를 도시하였다. 도 15에는 AlInGaN으로 이루어진 배리어(2054a1')를 도시하였다.
제2실시예의 배리어(2054a1, 2054a1')는 자연스럽게 2차원전자가스(2-Dimensional Electron Gas; 2-DEG)를 형성한다. 2차원전자가스란 얇은 2차원 모양의 공간에 전자를 고밀도로 가둔 상태를 의미하며, 높은 캐리어 이동도를 나타낸다. 배리어(2054a1, 2054a1')가 2차원전자가스를 형성함에 따라 양자우물(2054a2)에 전자를 공여할 수 있다. 전자를 공여받은 양자우물(2054a2)에서 전자가 존재할 확률은 도 12에서 설명한 점선 (5)과 같은 모양으로 표시되며, 더욱 많은 전자가 홀과 발광 재결합하여 빛을 생성하게 된다.
배리어(2054a1, 2054a1')의 두께는 1.5~4㎚으로 형성될 수 있다. 배리어(2054a1, 2054a1')의 두께가 1.5㎚보다 얇으면 양자우물(2054a2)에 전자가 빠질 확률을 저하시키므로, 오히려 발광 다이오드의 광효율이 저하될 수 있다. 반대로 배리어(2054a1, 2054a1')의 두께가 4㎚보다 두꺼우면 결함(defect)의 발생으로 정상적인 레이어의 형성을 제어하기 어려워진다.
AlGaN으로 이루어지는 배리어(2054a1)에는 알루미늄(Al)이 포함된다. 배리어(2054a1)에 포함된 알루미늄의 조성비는 25~30원자%로 결정될 수 있다. 알루미늄의 조성비가 25원자%보다 낮으면 배리어(2054a1)로서의 충분한 기능을 하지 못할 수 있다. 직접 간격(Direct Gap)의 특성을 보이는 갈륨나이트라이드(GaN)나 인듐나이트라이드(InN)과 달리 알루미늄나이트라이드(AlN)는 간접 간격(Indirect Gap)의 특성을 보인다. 따라서 배리어(2054a1)에서 알루미늄의 조성비가 30원자%보다 높으면 포톤(photon)이 형성되지 않고 포논(phonon)이 형성되는 결과가 나타나 발광 다이오드의 특성이 저하될 수 있다.
AlInGaN으로 이루어지는 배리어(2054a1')에는 알루미늄(Al)과 인듐(In)이 포함된다. 배리어(2054a1')에 포함된 알루미늄과 인듐의 조성비의 합은 30원자% 이하로 결정될 수 있다. 인듐의 조성비는 5원자% 이하(0 초과)로 결정될 수 있다. 과량의 인듐은 밴드갭을 수축시킬 수 있으므로 5원자%를 넘지 않는 것이 바람직하다. 알루미늄은 25원자% 이상으로 결정될 수 있으며, 다만 인듐과 조성비의 합이 30원자%를 넘지 않아야 한다. 알루미늄의 조성비가 25원자%보다 낮으면 배리어(2054a1')로서의 충분한 기능을 하지 못할 수 있다. 또한 알루미늄과 인듐의 조성비의 합이 30원자%를 넘으면 포톤(photon)이 형성되지 않고 포논(phonon)이 형성되는 결과가 나타나 발광 다이오드의 특성이 저하될 수 있다.
제2실시예는 제1실시예에 비해 별도의 도핑을 하지 않고서도 분극 효과를 억제하고 발광 다이오드의 광효율을 향상시킬 수 있다는 점에서 의의가 있다.
이상에서 설명한 제1실시예와 제2실시예는 발광 다이오드(LED)뿐만 아니라 마이크로 발광 다이오드(mircro-LED)에도 적용될 수 있다.
이상에서 설명된 디스플레이 장치는 상기 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.

Claims (10)

  1. 배리어와 양자우물의 교번적인 적층에 의해 형성되는 다중양자우물(Multiple Quantum Wells)을 갖는 활성층을 포함하고,
    상기 배리어는 GaN으로 이루어지고,
    상기 양자우물은 InGaN으로 이루어지며,
    상기 활성층은 적어도 일부의 배리어에 형성되는 델타 도핑된 레이어(delta doped layer)를 포함하는 것을 특징으로 하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 델타 도핑된 레이어는 실리콘(Si) 도핑에 의해 형성되는 것을 특징으로 하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 실리콘 도핑의 도핑레벨은 1×1011~1×1013cm-2인 것을 특징으로 하는 디스플레이 장치.
  4. 제1항에 있어서,
    상기 델타 도핑된 레이어는 저마늄(Ge) 도핑에 의해 형성되는 것을 특징으로 하는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 저마늄 도핑의 도핑레벨은 1×1010~1×1013cm-2인 것을 특징으로 하는 디스플레이 장치.
  6. 제1항에 있어서,
    상기 델타 도핑된 레이어는 두 양자우물의 사이에 형성되고, 상기 두 양자우물 중 어느 하나에 다른 하나보다 가깝게 배치되는 것을 특징으로 하는 디스플레이 장치.
  7. 배리어와 양자우물의 교번적인 적층에 의해 형성되는 다중양자우물을 갖는 활성층을 포함하고,
    상기 배리어는 AlGaN 또는 AlInGaN으로 이루어지고,
    상기 양자우물은 InGaN으로 이루어지는 것을 특징으로 하는 디스플레이 장치.
  8. 제7항에 있어서,
    상기 배리어의 두께는 1.5~4㎚인 것을 특징으로 하는 디스플레이 장치.
  9. 제7항에 있어서,
    상기 배리어는 AlGaN으로 이루어지고,
    상기 배리어에 포함된 알루미늄(Al)의 조성비는 25~30원자%인 것을 특징으로 하는 디스플레이 장치.
  10. 제7항에 있어서,
    상기 배리어는 AlInGaN으로 이루어지고,
    상기 배리어에 포함된 알루미늄(Al)과 인듐(In)의 조성비의 합은 30원자% 이하이고,
    상기 인듐의 조성비는 5원자% 이하이며,
    상기 알루미늄의 조성비는 25원자% 이상인 것을 특징으로 하는 디스플레이 장치.
KR1020150109044A 2015-07-31 2015-07-31 디스플레이 장치 KR102328945B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150109044A KR102328945B1 (ko) 2015-07-31 2015-07-31 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150109044A KR102328945B1 (ko) 2015-07-31 2015-07-31 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20170014955A true KR20170014955A (ko) 2017-02-08
KR102328945B1 KR102328945B1 (ko) 2021-11-19

Family

ID=58155895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150109044A KR102328945B1 (ko) 2015-07-31 2015-07-31 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102328945B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112956036A (zh) * 2018-11-02 2021-06-11 株式会社日本显示器 显示装置
CN112956036B (zh) * 2018-11-02 2024-06-07 株式会社日本显示器 显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722031B1 (ko) * 1999-11-19 2007-05-25 오스람 옵토 세미컨덕터스 게엠베하 멀티플 양자 웰 구조를 갖는 광 반도체 장치
KR20080048980A (ko) * 2005-09-13 2008-06-03 소니 가부시끼가이샤 ＧａＮ계 반도체 발광 소자, 발광 장치, 화상 표시 장치,면상 광원 장치 및 액정 표시 장치 조립체

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722031B1 (ko) * 1999-11-19 2007-05-25 오스람 옵토 세미컨덕터스 게엠베하 멀티플 양자 웰 구조를 갖는 광 반도체 장치
KR20080048980A (ko) * 2005-09-13 2008-06-03 소니 가부시끼가이샤 ＧａＮ계 반도체 발광 소자, 발광 장치, 화상 표시 장치,면상 광원 장치 및 액정 표시 장치 조립체

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112956036A (zh) * 2018-11-02 2021-06-11 株式会社日本显示器 显示装置
CN112956036B (zh) * 2018-11-02 2024-06-07 株式会社日本显示器 显示装置

Also Published As

Publication number Publication date
KR102328945B1 (ko) 2021-11-19

Similar Documents

Publication Publication Date Title
KR101521939B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR101771461B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US9837388B2 (en) Display device using semiconductor light emitting device
US9425173B2 (en) Display device using semiconductor light emitting device
KR101629268B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US10368417B2 (en) Display device having semiconductor light-emitting device with inclined portion
KR20170086366A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR101688160B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20170096471A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20170048066A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR101793542B1 (ko) 반도체 발광소자의 이송 헤드, 이송 시스템 및 반도체 발광소자를 이송하는 방법
KR102014258B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20180114439A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102400901B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20160136148A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR101707970B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102442052B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR101987698B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102311687B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102462881B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102328945B1 (ko) 디스플레이 장치
KR101613958B1 (ko) 디스플레이 소자의 제조방법
US20230253374A1 (en) Display device and method of manufacturing the same
KR20190030484A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102434868B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant