KR101613958B1 - 디스플레이 소자의 제조방법 - Google Patents

디스플레이 소자의 제조방법 Download PDF

Info

Publication number
KR101613958B1
KR101613958B1 KR1020140117731A KR20140117731A KR101613958B1 KR 101613958 B1 KR101613958 B1 KR 101613958B1 KR 1020140117731 A KR1020140117731 A KR 1020140117731A KR 20140117731 A KR20140117731 A KR 20140117731A KR 101613958 B1 KR101613958 B1 KR 101613958B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
light emitting
electrode
semiconductor light
Prior art date
Application number
KR1020140117731A
Other languages
English (en)
Other versions
KR20160028774A (ko
Inventor
전기성
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020140117731A priority Critical patent/KR101613958B1/ko
Publication of KR20160028774A publication Critical patent/KR20160028774A/ko
Application granted granted Critical
Publication of KR101613958B1 publication Critical patent/KR101613958B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

본 발명에 따른 디스플레이 소자의 제조방법은, 기판 상에 절연(isolation) 물질을 증착하여 절연막을 형성하는 단계와, 상기 절연막을 선택적으로 제거하여 상기 기판이 노출되는 제1 영역과 노출되지 않는 제2 영역으로 구획하는 에칭 단계와, 상기 제1 영역에 제1 전도성 반도체층 및 제2 전도성 반도체층을 포함하는 에피택셜층(epitaxial layer)을 형성하는 단계와, 상기 제1 전도성 반도체층 및 제2 전도성 반도체층에 각각 제1 전극 및 제2 전극을 형성하는 단계와, 상기 에피택셜층 상에 패시베이션층(passivation layer)을 형성하는 단계, 및 상기 패시베이션층에 배선기판을 합착하는 단계를 포함하고, 상기 절연막 사이에 성장된 에피택셜층은 인접하게 형성된 에피택셜층과 서로 연결되지 않는 것을 특징으로 한다.

Description

디스플레이 소자의 제조방법{MANUFACTURING METHOD FOR DISPLAY DEVICE}
본 발명은 디스플레이 소자의 제조방법에 관한 것으로 특히, 디스플레이 장치에 적용되는 반도체 발광 소자에 관한 것이다.
최근 무선 장치(wireless device)에 대한 관심과 수요가 높아지면서 플렉서블(flexible)한 얇은 디스플레이 광원에 대한 수요가 높아지고 있다. GaN 기반의 소자는 직접밴드갭(direct band gap)을 가진 물질로 주로 빛을 내는 소자로 많이 활용되며, 조명 혹은 백라이트(BLU)용 광원으로써 많이 활용된다. 대부분의 적용은웨이퍼내 LED 에피를 성장시킨 후 제조 공정(fabrication process, FAB process)을 거친 후 무수히 많은 칩 각각을 패키지하는 과정을 거쳐 다양한 분야에 활용된다.
그러나, 최근 LED GaN 소자가 기판 위에 성장된 상태에서 반도체 공정을 거쳐 그 자체를 디스플레이 광원으로 활용하려는 연구 또한 활발하게 진행되고 있고 특히 GaN의 투명성을 활용하여 폴리머 재질에 합착시켜 플렉서블한 디스플레이 광원을 가능하게 한다.
기판 위에 성장된 GaN-based 소자를 직접 디스플레이 소자로 활용하는데 따르는 문제점은 디스플레이의 회로 특성상 한 줄로 묶여 있기 때문에 작은 칩 하나의 불량이 한 줄의 불량으로 나타날 수 있다. 그렇기 때문에 칩과 칩 사이를 차단하는 절연(고립,isolation)공정이 필요하며, 이 공정을 위하여 추가적인 단가가 상승하게 될 뿐만 아니라, 공정 불량으로 인하여 수율 또한 감소할 수 있다
본 발명의 일 목적은 웨이퍼 상태에서 절연(isolation) 공정을 먼저 적용하는 플렉서블 디스플레이 장치를 제공하기 위한 것이다.
본 발명의 일 목적은 절연 공정을 먼저 수행한 후에 에피택셜층을 선택적으로 성장시켜 제조되는 디스플레이 소자의 제조방법을 제공하기 위한 것이다.
본 발명에 따른 디스플레이 소자의 제조방법은, 기판 상에 절연(isolation) 물질을 증착하여 절연막을 형성하는 단계와, 상기 절연막을 선택적으로 제거하여 상기 기판이 노출되는 제1 영역과 노출되지 않는 제2 영역으로 구획하는 에칭 단계와, 상기 제1 영역에 제1 전도성 반도체층 및 제2 전도성 반도체층을 포함하는 에피택셜층(epitaxial layer)을 형성하는 단계와, 상기 제1 전도성 반도체층 및 제2 전도성 반도체층에 각각 제1 전극 및 제2 전극을 형성하는 단계와, 상기 에피택셜층 상에 패시베이션층(passivation layer)을 형성하는 단계, 및 상기 패시베이션층에 배선기판을 합착하는 단계를 포함하고, 상기 절연막 사이에 성장된 에피택셜층은 인접하게 형성된 에피택셜층과 서로 연결되지 않는 디스플레이 소자 제조방법이 제공될 수 있다.
상기 절연 물질은 SiO2 또는 SiNx일 수 있고, 상기 에피택셜층은 상기 기판 상에 형성되는 결함 완화층과, 상기 결함 완화층 상에 형성되는 제1 전도성 반도체층과, 상기 제1 전도성 반도체층 상에 형성되는 활성층과, 상기 활성층 상에 형성되는 제2 전도성 반도체층을 포함하고, 상기 활성층은 양자장벽층 및 양자우물층이 교번하여 형성될 수 있다.
상기 에피택셜층은 질화갈륨(GaN)을 에피택셜 성장(epitaxial growth)시킴으로써 형성될 수 있다.
상기 에피택셜층을 형성하는 단계는 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition, MOCVD), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE), 분자선 성장법(molecular beam epitaxy, MBE) 및 금속 유기 화학 기상 성장법(metalorganic chemical vapor phase epitaxy, MOCVPE) 중 어느 하나의 방법에 의해 수행될 수 있다.
상기 활성층 상에는 AlGaN으로 이루어진 캡층(cap layer)이 형성될 수 있다.
상기 패시베이션층은 전극의 적어도 일부가 노출되도록 형성되고, 상기 배선기판과 전극은 도전볼에 의해 전기적으로 연결될 수 있다.
상기 배선기판을 합착하는 단계 이후에 상기 기판을 제거하는 단계를 포함할 수 있고, 상기 기판을 제거한 이후에는 KOH 용액을 이용하여 텍스처링(texturing)하는 단계를 더 포함할 수 있다.
상기 에피택셜층을 형성하는 단계에서 In 소스 가스는 트리메틸인듐(trimethyl indium,TMI,In(CH3)3)을 사용하고, Ga 소스 가스는 갈륨, 트리메틸갈륨(TMG) 및 트리에틸갈륨(triethyl galiun; TEG) 중 하나 이상을 사용하고, Al 소스 가스는 트리메틸알루미늄(trimethyl aluminum; TMAl, Al(CH3)3)을 사용하며, N 소스 가스는 암모니아(NH3) 또는 디메틸히드라진(DMHy)을 사용할 수 있다.
상기 결함 완화층은 도핑되지 않은 GaN층(u-GaN층)일 수 있고, 상기 절연막 사이에 성장된 에피택셜층은 인접한 에피택셜층과 서로 연결되지 않는 것을 특징으로 한다.
본 발명에 따르면, 기판 상태에서 이미 절연(isolation) 공정을 진행한 후 LED 에피 박막을 선택적으로 성장함에 의해 반도체 제조 공정을 진행하기 전에 절연된 에피 박막을 제공함으로써 추가적인 절연 공정 비용과 어려운 절연 공정에 따른 불량을 사전에 차단할 수 있다
또한, 선 절연 처리가 된 기판을 사용하게 되면 기판과 GaN 사이의 응력이 크게 걸리지 않아 이러한 불량 모드가 제거되게 되어 대구경 전환으로 인해 대량생산이 가능해진다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이다.
도 4는 도 3a의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 C-C를 따라 취한 단면도이다.
도 9은 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
도 10은 본 발명의 일 실시예에 따른 질화물 디스플레이 소자의 에피층 구조를 나타내는 모식 단면도이다.
도 11은 본 발명의 일 실시예에 따른 질화물 디스플레이 소자의 에피층 내 활성층 구조를 나타낸 모식 단면도이다.
도 12는 본 발명의 다른 실시예에 따른 질화물 반도체 발광소자의 구조를 나타내는 모식 단면도이다.
도 13은 본 발명의 일 실시예에 따른 질화물 적용 디스플레이 소자 구조 및 제작 순서를 나타내는 모식 단면도이다.
도 14는 본 발명의 일 실시예에 따른 질화물 적용 디스플레이 소자의 제조 공정의 플로차트이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는 R,G, B의 조합에 의해 형성되는 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
이하, 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 도면을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3은 도 2의 라인 B-B를 따라 취한 단면도이며, 도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
본 도면들을 참조하면, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법도 가능하다. 이러한 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 도시에 의하면, 본 예시에서 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
도시에 의하면, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)가 될 수 있다. 보다 구체적으로, 절연성 베이스부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스부재의 바닥부분에 집중적으로 배치되며, 상기 베이스부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 particle 혹은 nano 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며, 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 조합(또는 그룹화)되어 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.
도시에 의하면, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 반도체 발광 소자들을 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(151) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(151) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(151)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)을 발광하는 단위 화소를 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(183), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전영역에 사용가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자(150)는 전도성 접착층(130) 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(150)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다. 따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다. 따라서, 이러한 경우, HD화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
본 도면을 참조하면, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 대향하도록 배치한다.
이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head 를 적용하여 열압착될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광 소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법이나 구조는 여러가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 C-C를 따라 취한 단면도이며, 도 9는 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 복수의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분(231)과 전도성을 가지지 않는 부분(232)으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(251) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(251) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(251)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
도시에 의하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
도시에 의하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도시에 의하면, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기 설명과 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 따라서, 반도체 발광 소자에 의하여 적색(R), 녹색(G) 및 청색(B)의 반도체 발광소자들이 단위 화소(또는 픽셀)를 이루는 풀 칼라 디스플레이가 구현될 수 있다.
도 4를 참조하여 전술한 바와 같이, 반도체 발광 소자는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153)을 구비한다. 이 경우에, 반도체 발광 소자의 제조과정을 살펴보면, p형 반도체층, 활성층 및 n형 반도체층은 epitaxial하게 기판상에서 성장되며, Mesa 식각 과정과, Isolation 과정을 거치게 된다. 이후에, p형 반도체와 n형 반도체를 절연시키기 위해 SiO2, SiN과 같은 절연체 물질을 이용하여 Passivation layer를 형성하고, 전류 주입을 위한 P, N 전극용 금속막을 증착하게 된다. 이 경우에, Mesa 식각 과정후에 Isolation 과정이 이어지므로, p형 반도체층(155)의 측면과 n형 반도체층(153)의 측면은 단차를 가지게 된다.
본 발명의 일 실시예에서는 반도체 발광소자 간의 고립을 위하여 실시하는 고립(isolation) 공정을 먼저 실시한 다음 반도체층을 형성하는 디스플레이 소자 제조방법이 제공된다.
일반적으로, 발광다이오드(light-emitting diode: LED)는 p-n접합 다이오드의 일종으로, 순방향으로 전압이 걸릴 때 단파장광(monochromatic light)이 방출되는 현상인 전기발광효과(electroluminescence)를 이용한 반도체 소자이다.
이때, 도 10은 본 발명의 일 실시예에 따른 질화물 디스플레이 소자의 에피층 구조를 나타내는 모식 단면도인데, 본 발명의 일 실시예에 따른 반도체층은 도 10a에 도시된 바와 같이, 기판(310) 상에 형성되는 결함 완화층(320)과, 상기 결함 완화층(320) 상에 형성되는 제1 전도성 반도체층(330)과, 상기 제1 전도성 반도체층(330) 상에 형성되는 활성층(340), 및 상기 활성층(340) 상에 형성되는 제2 전도성 반도체층(350)을 포함하여 이루어진다. 이때, 본 발명의 일 실시예에서는 상기 기판(310)은 질화갈륨계 반도체층을 성장시키기 위한 사파이어, Si 기판(310) 혹은 SiC 기판(310)일 수 있으며, 상기 결함 완화층(320)은 도핑되지 않은 GaN(u-GaN)층일 수 있다. 이때, 기판(310)은 모든 방위와 두께를 포함한다.
발광다이오드의 동작은 양극과 음극으로 표현되는 2개의 전극에 전압을 인가하고, 전압의 인가에 따른 전류의 공급에 의해 발광동작이 수행되는 메커니즘이다. 특히, 다중양자우물 구조가 형성된 활성층에는 n형 반도체층과 p형 반도체층이 상하부에 접촉된다. n형 반도체층은 활성층에 전자를 공급하고, p형 반도체층은 활성층에 정공을 공급한다. 다중양자우물 구조에 투입된 전자 및 정공은 양자구속효과에 의해 우물층 내부에 정의되고, 재결합에 의해 발광동작이 수행된다.
질화 갈륨(GaN)으로 대표되는 질화물계 화합물 반도체(Nitride Compound Semiconductor)는 높은 열적 안정성과 폭넓은 밴드갭을 가지고 있어, LED를 포함한 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다. 이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.
도 11은 본 발명의 일 실시예에 따른 질화물 디스플레이 소자(400)의 에피택셜층(300) 내 활성층(340) 구조를 나타낸 모식 단면도인데, 본 발명의 일 실시예에서 상기 활성층(340)은 양자장벽층(341) 및 양자우물층(342)이 교번하여 형성하는데, 활성층(340) 안의 양자장벽층(341)과 양자우물층(342)의 In 조성 및 층 반복 횟수는 목적으로 하는 발광 파장에 따라 임의로 설정할 수 있다.
도 10b에 도시된 바와 같이, 상기 활성층(340) 바로 위에는 AlGaN으로 된 캡층(345)이 존재할 수 있는데, 상기 캡층(345)은 InGaN 의 증발 또는 P형 반도체층으로 부터 N형 불순물의 확산을 방지하는 기능을 한다. 상기 AlGaN층은 두께와 조성을 임의로 설정할 수 있고, 생략하는 것도 가능하다.
구조 및 자세한 성장 조건은 위와 같으며, 본 발명의 일 실시예에서는 절연막(320) 사이에 성장된 에피택셜층(300)은 인접하게 형성된 에피택셜층(300)과 서로 연결되지 않도록 한다. 만약, 절연된 유전막 위로 에피택셜층(300)이 연결된다면 이는 디스플레이를 제작한 후 누설에 의한 불량 모드로 반드시 작용하게 되기 때문이다. 따라서, 도 13에 도시된 바와 같이, 각각 절연된 간격만큼 에피택셜 성장(epitaxial growth)을 시키는 것이 중요하다.
한편, 상기 결함 완화층(320,u-GaN층)은 기판(310)과 제1 전도성 반도체층(330) 사이에서 전위와 같은 결함의 발생을 완화하기 위한 층으로, 상대적으로 고온에서 성장된다. 상기 제1 전도성 반도체층(330)은 제1 전극(440)이 형성되는 층으로, n형 질화물 반도체층인 경우에는 Si 또는 Ge과 같은 n형 불순물이 도핑될 수 있으며, 예컨대 GaN 또는 AlGaN으로 형성될 수 있다. 상기 제1 전도성 반도체층(330)은 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수 있다.
또한, 상기 기판(310)과 결함 완화층(320) 사이에는 핵층(315)이 더 포함될 수 있다. 핵층(315)은 기판(310) 상에 결함 완화층(320)을 안정적으로 성장시키기 위한 것으로서, 저온 또는 고온에서 성장될 수 있다. 상기 핵층(315)은 어떤 기판(310)을 사용하느냐에 따라 다르게 형성되며, 사파이어의 경우는 저온에서 성장되는 GaN층 혹은 고온에서 성장되는 AlN층을 핵층(315)으로 가지며, Si의 경우 상기 핵층(315)은 기판(310) 상에 결함 완화층(320)을 성장시키기 위해 저온 혹은 고온에서 Al(Ga)N 관련 물질을 사용하며 최하부 핵층(315a)은 바람직하게는 AlN로 형성된다. 또한, AlN 바로 위의 핵층(315b)은 응력 제어 역할을 하는 점차적으로 조성이 변화하거나 스텝으로 조성이 변화하는 Al(Ga)N층이 형성될 수 있다.
활성층(340)은 양자장벽층(341)과 양자우물층(342)이 교대로 적층된 다중양자우물 구조를 가지며, 양자우물층(342)은 GaN 혹은 InGaN층을 포함한다. 상기 다중양자우물 구조의 내의 양자장벽층(341)들은 상대적으로 더 두꺼운 장벽층, 밴드갭이 더 넓은 장벽층 또는 p형 불순물이 도핑된 장벽층을 포함할 수 있다.
상기 활성층(340)은 제1 전도성 반도체층(330) 또는 제2 전도성 반도체층(350)과 동종의 결정구조를 가지는 물질로 형성함이 바람직하다. 예를 들어, 제1 전도성 반도체층(330)이 GaN 계열인 경우, 활성층(340)도 GaN 계열로 형성됨이 바람직하다. 또한, 활성층(340)은 단일 양자 우물(Single Quantum Well) 구조 또는 다중 양자 우물(Multi Quantum Well) 구조일 수 있고, 다중 양자 우물 구조가 바람직하다. 다중 양자 우물 구조는 양자장벽층(341)(quantum barrier layer)과 양자우물층(342)(quantum welllayer)이 교대로 적층된 구조를 의미한다. 양자장벽층(341)은 양자우물층(342)의 밴드갭보다 높은 밴드갭을 가진다.
이를 통해 양자우물층(342)에서의 양자구속효과는 유효하게 발현된다. 양자우물층(342) 또는 양자장벽층(341)의 형성은 밴드갭 엔지니어링에 의해 수행된다. 양자우물층(342)은 GaN 혹은 InGaN층을 포함할 수 있다. 또한, 다중 양자 우물 구조 내의 양자장벽층(341)들은 상대적으로 더 두꺼운 장벽층, 밴드갭이 더 넓은 장벽층 또는 p형 불순물이 도핑된 장벽층을 포함할 수 있다.
한편, 결함 완화층(320)은 기판(310) 상에 형성될 수 있다. 결함 완화층(320)은 기판(310)과 제1 전도성 반도체층(330) 사이의 격자상수(lattice constant) 및 열팽창 계수(thermal expansion coefficient)의 불일치에 따른 결정 결함(crystal defect)의 발생을 최소화시키기 위한 층으로서, 상대적으로 고온에서 성장될 수 있다. 제1 전도성 반도체층(330)이 n형 도핑된 GaN층(n-GaN층)인 경우, 결함 완화층(320)은 도핑되지 않은 GaN층(u-GaN층)일 수 있다. 한편, 경우에 따라, 결함 완화층(320)은 생략될 수도 있다.
응력 제어층(335)은 제1 전도성 반도체층(330) 및 활성층(340) 사이에 위치한다. 응력 제어층(335)은 제1 전도성 반도체층(330)에 제1 전도성 반도체층(330)에서 발생되는 응력과 반대되는 응력을 제공하는 역할을 한다. 따라서, 제1 전도성 반도체층(330)의 성장에 따른 응력을 최소화할 수 있다.
예컨대, 실리콘 기판(310) 위에 성장된 질화물 반도체는 n형 질화물 반도체층의 두께와 도핑 농도 증가에 따라 인장응력이 점차적으로 증가한다. 따라서, 두께와 도핑 농도 증가에 따른 n형 질화물 반도체층이 임계 두께에 도달 하기 전에 반대의 압축 응력을 제공할 수 있는 응력 제어층(335)을 형성하여 인장 응력을 감소시킬 수 있다. 이러한 응력 제어층(335)을 통하여 인장응력에 따른 결함을 감소시킬 수 있고, 나아가 n형 질화물 반도체층 다음에 성장되는 활성층(340)의 품질 또한 개선시킬 수 있다.
이하에서는 본 발명의 일 실시예에 따른 디스플레이 소자 제조방법에 대하여 설명하기로 한다.
도 13은 본 발명의 일 실시예에 따른 디스플레이 광원 제조 공정에 따른 모식도이고, 도 14는 본 발명의 일 실시예에 따른 디스플레이 광원 제조방법의 순서도인데, 이하에서는 도 13 및 도 14를 참조하여 설명하기로 한다.
본 발명의 일 실시예에서는 에피택셜층(300)간에 절연되도록 하기 위하여 먼저, 기판(410) 상에 절연(isolation) 물질을 증착(S110)하여 절연막(420)을 형성하고, 상기 절연막(420)을 선택적으로 제거하여 상기 기판(410)이 노출되는 제1 영역(420a)과 노출되지 않는 제2 영역(420b)으로 구획하도록 에칭(S120)한 다음, 상기 제1 영역(420a)에 반도체층을 포함하는 에피택셜층(epitaxial layer)을 에피 성장(S130)시킨 다음, 제1 전도성 반도체층(330)에 제1 전극(440)을 형성하고, 제2 전도성 반도체층(350) 상에 제2 전극(430)을 형성(S140)하고, 상기 에피택셜층(300) 상에 패시베이션층(450)(passivation layer)을 형성(S150)한다. 이후, 상기 패시베이션층(450)에 배선기판(460)을 합착(S160)하고, 상기 기판(310)을 제거(S170)한다.
도 12는 본 발명의 다른 실시예에 따른 질화물 반도체 발광소자의 구조를 나타내는 모식 단면도인데, 상기 에피택셜층(300) 상에 제1 전극(440) 및 제2 전극(430)이 형성된 것을 나타낸 것이다.
도 13a에 도시된 바와 같이, 상기 기판(410) 상에 절연 물질이 증착(S110)되는데, 상기 기판(410) 위에 증착되는 절연 물질은 SiO2 또는 SiNx 가 바람직하나, 반드시 이에 한정할 것은 아니다. 즉, 상기 절연 물질은 절연의 역할을 해줄 수 있는 박막이면 충분하고, 나중에 기판(410)을 제거하는 공정(lift-off)에서 견딜 수 있는 물질이어야 한다. 또한, 본 발명의 일 실시예에서는 상기 제1 전도성 반도체층(330) 및 제2 전도성 반도체층(350)으로 GaN을 성장시키는데, 상기 GaN 성장온도가 1050℃이므로 이 온도에 견딜 수 있는 아주 견고한 절연막(420)이어야 한다. 본 발명의 일 실시예에서 상기 절연막(420)은 칩과 칩 사이의 절연 역할을 해 줄 수 있도록 미리 형성하여 놓은 것이다.
이후, 도 13b에서와 같이, 상기 기판(410) 위에 형성된 절연막(420)을 포토리소그래피(photolithography) 공정을 거쳐 원하는 칩 사이즈 만큼의 PR(photoregist) 패턴을 형성한 후 건식 또는 습힉 식각 방식을 거쳐 칩 사이즈로 기판(410)까지 식각(S120)한다. 즉, 상기 절연막(420)을 상기 기판(410)이 노출되는 제1 영역(420a)과 노출되지 않는 제2 영역(420b)으로 구획하도록 기판(410)까지 식각한다.
이때 주의할 점은 식각된 기판(410) 위에 GaN LED 에피 성장을 해야 하므로 기판(410)에 손상을 입지 않도록 기판(410)까지 식각을 해야 한다는 것이다. 과도한 식각에 의한 기판(410)의 손상은 에피 성장시 원치 않는 결과를 초래하며 불량 모드로 작용할 수 있다.
그리고, 도 13c에 도시된 바와 같이, 절연막(420)으로 패터닝된 기판(310) 위에 GaN LED 에피 성장을 시작하여 반도체층을 포함하는 에피택셜층(300)을 형성(S130)한다. 이때, 상기 에피택셜층(300)은 앞서 설명한 바와 같이, 제1 전도성 반도체층(330), 제2 전도성 반도체층(350) 및 활성층(340)을 포함하고, 본 발명의 일 실시예에서는 질화물(GaN)로 형성하였다.
이때, 상기 기판(410) 위에 형성되는 에피택셜층(300)을 위해 In 소스 가스는 트리메틸인듐(trimethyl indium; TMI, In(CH3)3)을 사용할 수 있으며, Ga 소스 가스는 갈륨, 트리메틸갈륨(TMG) 및/또는 트리에틸갈륨(triethyl galiun; TEG)을 사용할 수 있으며, Al 소스 가스로는 트리메틸알루미늄(trimethyl aluminum; TMAl, Al(CH3)3)을 사용할 수 있으며, N 소스 가스로는 암모니아(NH3) 또는 디메틸히드라진(DMHy)을 사용할 수 있다.
그리고, 상기 에피택셜층(300)은 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition, MOCVD), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE), 분자선 성장법(molecular beam epitaxy, MBE), 또는 금속 유기 화학 기상 성장법(metalorganic chemical vaporphase epitaxy, MOCVPE) 등을 사용하여 형성할 수 있다.
도 13d에 도시된 바와 같이, 각각 절연막(420) 사이에 에피 성장을 완료한 후 제1 전극(440)과 제2 전극(430)을 형성(S140)하는데, 상기 제1 전극(440)은 n-전극일 수 있고, 제2 전극(430)은 p-전극일 수 있다.
상기 에피택셜층(300)은 제2 전도성 반도체층(350)인 p-반도체층만 드러나 있기 때문에 제1 전극(440)을 형성하기 위하여 제1 전극(440)을 형성시킬 일정 부위를 포토리소그래피 공정과 건식식각 공정을 사용하여 제1 전도성 반도체층(330)의 영역까지의 메사 에칭(mesa etching)을 실시하여 제1 전극(440)을 형성시킨다.(도 12 참조)
또한, 식각되어 노출된 상기 제1 반도체층상에 Ti/Al 등의 제1 전극(440)이 리프트오프(lift off) 공정으로 형성될 수 있다. 전극 물질은 n-오믹(ohmic)을 형성시키는데 적합한 메탈 물질이면 충분하다. 또한, 원래 성장 후 드러난 제2 반도체층 위에 제2 전극(430)을 형성하고, 제2 전극(430) 역시 리프트 오프 공정으로 형성할 수 있다.
상기와 같이 제1 전극(440) 및 제2 전극(430)을 형성한 다음에는 도 13e에 도시된 바와 같이, 패시베이션(passivation) 공정(S150)을 실시한다. 상기 패시베이션 공정의 목적은 추후 기판(410)을 제거하는 공정에서 기제작된 소자를 보호함과 동시에, 배선 및 합착 공정에서 단선 및 기제작된 소자를 보호하기 위한 것이다.
이때, 패시베이션 물질은 주로 SiO2 또는 SiNx 물질을 사용할 수 있으며, 본 발명의 목적에 부합하는 한 어떤 절연체 물질을 사용하여도 무방하다. 상기 패시베이션 공정은 제1 전극(440) 및 제2 전극(430) 부위만 남기도 모든 부위를 보호하듯 감싸주도록 한다. 상기 패시베이션 공정은 포토리소그래피 과정과 증착 과정을 거쳐 시행하도록 한다.
이후, 도 13f에 도시된 바와 같이, 배선기판(460)과 합착(S160) 공정을 시행한다. 배선기판(460)은 도전볼(470)을 이용하여 회로와 소자의 제1 전극(440)과 제2 전극(430)을 연결하도록 한다. 이 때, 패시베이션층(450)이 도전볼(470)과 전극(430,440)의 단선을 방지해주는 역할을 하게 한다.
합착 공정을 살펴보면, 첫번째 배선이 완성된 배선기판(460)을 합착하여 전극(430,440)과 배선기판(460)을 도전볼(470)을 이용하여 전기적으로 연결시킨 다음, 배선기판(460) 위에 본딩(bonding) 공정을 실시한다. 이는 기판(410) 제거 후 GaN박막의 내재 응력에 의하여 막의 깨어짐 및 휨을 방지하기 위한 것으로 주로 플렉서블한 본딩 물질을 사용하고 용도에 따라 메탈 본딩이나 기타 동일 사이즈의 Si기판 본딩 혹은 용도에 맞는 어떤 것을 사용하여도 무방하다. 본딩 과정은 합착 물질이 충분히 견고하고 두꺼워서 추후 기판 제거 후 내재하는 응력에 버틸 수 있으면 생략하여도 무방하다.
다음으로 도 13g에 도시된 바와 같이, 초기의 기판(410)을 제거(S170)한다. 상기 기판(410)으로 사파이어 기판을 사용한 경우에는 LLO(Laser Lift Off) 공정에 의하고, 실리콘을 사용한 경우에는 기판 제거시 CLO(Chemical lift off) 공정을 사용하며, 건식 에칭(dry etching) 공정, 폴리싱(Polishing) 또는 LLO 공정을 사용하여도 무방하다. 만약 여기서 LLO를 사용한다면 기판(310)을 재사용할 수 있으며 이는 원가 절감에 상당한 기여를 할 수 있다.
다음에는 용도에 따라 식각(etching) 공정을 실시한다. 이는 Si 기판의 경우 투명도가 떨어지는 Al계열의 AlN 혹은 AlGaN 층을 제거하기 위한 목적으로 원하는 용도에 따라서 AlN부터 nGaN까지 영역까지 실시하며, 건식,습식 모두 가능하지만, 균일성과 표면 상태를 고려하여 건식 식각을 권장한다. 이 식각 공정은 용도에 따라 생략하여도 무방하다.
그리고, 마지막으로 도 13h에 도시된 바와 같이, 텍스처링(texturing) 공정(S180)을 실시한다. 상기 텍스처링 공정은 광효율을 올리기 위한 것으로, 묽은 KOH용액으로 기판(410)이 떨어진 부위의 제1 전도성 반도체층(330)(N-polar GaN) 쪽을 습식 식각하면서 광이 더 많이 추출될 수 있는 모양을 구현한다. 이 공정은 광효율을 올리는 것이 목적으로 용도에 따라 생략하여도 무방하다.
이와 같이 본 발명의 제조방법에 의하면, 여러가지 구조의 디스플레이 소자의 구현이 가능하게 된다.
이상에서 설명한 디스플레이 소자의 제조방법은 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.

Claims (11)

  1. 기판 상에 절연(isolation) 물질을 증착하여 절연막을 형성하는 단계;
    상기 절연막을 선택적으로 제거하여 상기 기판이 노출되는 제1 영역과 노출되지 않는 제2 영역으로 구획하는 에칭 단계;
    상기 제1 영역에 제1 전도성 반도체층 및 제2 전도성 반도체층을 포함하는 에피택셜층(epitaxial layer)을 형성하는 단계;
    상기 제1 전도성 반도체층 및 제2 전도성 반도체층에 각각 제1 전극 및 제2 전극을 형성하는 단계;
    상기 에피택셜층 상에 패시베이션층(passivation layer)을 형성하는 단계; 및
    상기 패시베이션층에 배선기판을 합착하는 단계를 포함하고,
    상기 절연막 사이에 성장된 에피택셜층은 인접하게 형성된 에피택셜층과 서로 연결되지 않고,
    상기 에피택셜층은,
    상기 기판 상에 형성되고 도핑되지 않은 GaN층(u-GaN층)인 결함 완화층; 및
    상기 기판과 결함 완화층 사이에 구비되어 상기 결함 완화층을 안정적으로 성장시키는 핵층을 포함하고,
    상기 핵층은 GaN, AlN 및 Al(Ga)N 중 어느 하나의 물질을 포함하여 이루어지고,
    상기 패시베이션층은 전극의 적어도 일부가 노출되도록 형성되고, 상기 배선기판과 상기 제1 및 제2 전극은 도전볼에 의해 전기적으로 연결되는 디스플레이 소자 제조방법.
  2. 제1항에 있어서,
    상기 절연 물질은 SiO2 또는 SiNx인 것을 특징으로 하는 디스플레이 소자 제조방법.
    단, x>0이다.
  3. 제1항에 있어서,
    상기 에피택셜층은,
    상기 결함 완화층 상에 형성되는 제1 전도성 반도체층;
    상기 제1 전도성 반도체층 상에 형성되는 활성층; 및
    상기 활성층 상에 형성되는 제2 전도성 반도체층을 더 포함하고,
    상기 활성층은 양자장벽층 및 양자우물층이 교번하여 형성되는 것을 특징으로 하는 디스플레이 소자 제조방법.
  4. 제3항에 있어서,
    상기 에피택셜층은 질화갈륨(GaN)을 에피택셜 성장(epitaxial growth)시킴으로써 형성되는 것을 특징으로 하는 디스플레이 소자 제조방법.
  5. 제4항에 있어서,
    상기 에피택셜층을 형성하는 단계는 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition, MOCVD), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE), 분자선 성장법(molecular beam epitaxy, MBE) 및 금속 유기 화학 기상 성장법(metalorganic chemical vapor phase epitaxy, MOCVPE) 중 어느 하나의 방법에 의해 수행되는 것을 특징으로 하는 디스플레이 소자 제조방법.
  6. 제3항에 있어서,
    상기 활성층 상에는 AlGaN으로 이루어진 캡층(cap layer)이 형성되는 것을 특징으로 하는 디스플레이 소자 제조방법.
  7. 삭제
  8. 제1항에 있어서,
    상기 배선기판을 합착하는 단계 이후에 상기 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 디스플레이 소자 제조방법.
  9. 제8항에 있어서,
    상기 기판을 제거한 이후에는 KOH 용액을 이용하여 텍스처링(texturing)하는 단계를 더 포함하는 것을 특징으로 하는 디스플레이 소자 제조방법.
  10. 제3항에 있어서,
    상기 에피택셜층을 형성하는 단계에서 In 소스 가스는 트리메틸인듐(trimethyl indium,TMI,In(CH3)3)을 사용하고, Ga 소스 가스는 갈륨, 트리메틸갈륨(TMG) 및 트리에틸갈륨(triethyl galiun; TEG) 중 하나 이상을 사용하고, Al 소스 가스는 트리메틸알루미늄(trimethyl aluminum; TMAl, Al(CH3)3)을 사용하며, N 소스 가스는 암모니아(NH3) 또는 디메틸히드라진(DMHy)을 사용하는 것을 특징으로 하는 디스플레이 소자 제조방법.
  11. 삭제
KR1020140117731A 2014-09-04 2014-09-04 디스플레이 소자의 제조방법 KR101613958B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140117731A KR101613958B1 (ko) 2014-09-04 2014-09-04 디스플레이 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140117731A KR101613958B1 (ko) 2014-09-04 2014-09-04 디스플레이 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20160028774A KR20160028774A (ko) 2016-03-14
KR101613958B1 true KR101613958B1 (ko) 2016-04-20

Family

ID=55541524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140117731A KR101613958B1 (ko) 2014-09-04 2014-09-04 디스플레이 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101613958B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102089876B1 (ko) * 2018-12-18 2020-03-16 한국광기술원 선택 성장을 이용한 광소자 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183780A (ja) 2003-12-22 2005-07-07 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183780A (ja) 2003-12-22 2005-07-07 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102089876B1 (ko) * 2018-12-18 2020-03-16 한국광기술원 선택 성장을 이용한 광소자 제조방법

Also Published As

Publication number Publication date
KR20160028774A (ko) 2016-03-14

Similar Documents

Publication Publication Date Title
US9425173B2 (en) Display device using semiconductor light emitting device
US9837388B2 (en) Display device using semiconductor light emitting device
US9093629B2 (en) Display device using semiconductor light emitting device and method of fabricating the same
US9406656B2 (en) Display device using semiconductor light emitting device and method of fabricating the same
JP6934812B2 (ja) 発光素子及びそれを含む発光素子アレイ
US9620683B2 (en) Light emitting device, light emitting device array and lighting apparatus including the same
US10368417B2 (en) Display device having semiconductor light-emitting device with inclined portion
US10720086B2 (en) Display device using semiconductor light-emitting diode
US20230117219A1 (en) Method for manufacturing display device using semiconductor light-emitting elements and display device
KR20230039630A (ko) 반도체 소자, 표시패널, 표시장치 및 표시패널 제조방법
US11626554B2 (en) Light emitting device having a stacked structure
KR102014258B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR101707970B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20160136148A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US10276632B2 (en) Display device using semiconductor light-emitting diodes, and manufacturing method therefor
US11450788B2 (en) Semiconductor device
KR101613958B1 (ko) 디스플레이 소자의 제조방법
JPWO2020157811A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
KR20190030482A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102226455B1 (ko) 반도체 발광 소자의 제조방법
KR102328945B1 (ko) 디스플레이 장치
KR20180080932A (ko) 반도체 발광 장치
KR20180137249A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right