CN112956036B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN112956036B
CN112956036B CN201980071079.8A CN201980071079A CN112956036B CN 112956036 B CN112956036 B CN 112956036B CN 201980071079 A CN201980071079 A CN 201980071079A CN 112956036 B CN112956036 B CN 112956036B
Authority
CN
China
Prior art keywords
light emitting
emitting element
light
gradation value
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980071079.8A
Other languages
English (en)
Other versions
CN112956036A (zh
Inventor
池田雅延
伊东理
金谷康弘
尾崎匡史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN112956036A publication Critical patent/CN112956036A/zh
Application granted granted Critical
Publication of CN112956036B publication Critical patent/CN112956036B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

显示装置具有基板、设置于基板的多个像素、设置于多个像素的每一个的多个第一发光元件和多个第二发光元件，第一发光元件的发光层包含添加了铕(Eu)的氮化镓(GaN)，第二发光元件的发光层是氮化铟镓(InGaN)和氮化镓(GaN)层叠为多层的多重量子阱结构。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
已知有使用了无机发光二极管(微型LED(micro LED))作为显示元件的显示装置。在这样的显示装置中，针对每一个显示的颜色使用不同种类的LED。专利文献1所记载的红色LED应用氮化镓(GaN)的多重量子阱结构作为发光层。另外，在专利文献2所记载的红色LED中，使用在氮化镓(GaN)中添加了铕(Eu)的材料作为发光层。
现有技术文献
专利文献
专利文献1：美国专利申请公开第2018/0097033号说明书
专利文献2：日本专利第5388041号公报
发明内容
专利文献1的红色LED的发光效率比蓝色LED、绿色LED的发光效率低。因此，需要增大红色LED的驱动电流，消耗电力有可能增大。另外，在专利文献2的红色LED中，光的光谱的半值宽度比蓝色LED、绿色LED的光的光谱的半值宽度小。因此，仅红色被鲜明地显示，有可能难以良好地显示图像。
本发明的目的在于提供一种能够良好地显示图像的显示装置。
本发明的一个方式的显示装置具有：基板；多个像素，设置于所述基板；多个第一发光元件和多个第二发光元件，设置于多个所述像素的每一个，所述第一发光元件的发光层包含添加了铕(Eu)的氮化镓(GaN)，所述第二发光元件的发光层是氮化铟镓(InGaN)和氮化镓(GaN)层叠为多层的多重量子阱结构。
附图说明
图1是示意性地表示实施方式所涉及的显示装置的俯视图。
图2是表示多个像素的俯视图。
图3是表示像素电路的电路图。
图4是将实施方式所涉及的显示装置的两个像素放大表示的俯视图。
图5是沿着图4的V-V’线的剖视图。
图6是沿着图4的VI-VI’线的剖视图。
图7是表示实施方式所涉及的第一发光元件的剖视图。
图8是表示实施方式所涉及的第二发光元件的剖视图。
图9是示意性地表示各发光元件的发光强度与波长的关系的曲线图。
图10是示意性地表示信号处理电路的结构的框图。
图11是用于说明输入灰度值与被驱动的发光元件的关系的说明图。
图12是用于说明第一变形例所涉及的各发光元件的输出灰度值的设定方法的流程图。
图13是示意性地表示第二变形例所涉及的信号处理电路的结构的框图。
图14是用于说明第二变形例所涉及的各发光元件的输出灰度值的设定方法的流程图。
图15是用于说明第三变形例所涉及的各发光元件的输出灰度值的设定方法的流程图。
图16A是表示第四变形例所涉及的一个像素组中的各发光元件的第一配置模式的俯视图。
图16B是表示一个像素组中的各发光元件的第二配置模式的俯视图。
图16C是表示一个像素组中的各发光元件的第三配置模式的俯视图。
图17A是表示第五变形例所涉及的两个像素组中的各发光元件的第四配置模式的俯视图。
图17B是表示两个像素组中的各发光元件的第五配置模式的俯视图。
图17C是表示两个像素组中的各发光元件的第六配置模式的俯视图。
图18是表示第六变形例所涉及的发光元件的剖视图。
具体实施方式
参照附图对用于实施本发明的方式(实施方式)进行详细说明。本发明并不限定于以下的实施方式所记载的内容。另外，在以下所记载的构成要素中，包含本领域技术人员能够容易想到的要素、实质上相同的要素。此外，以下所记载的构成要素能够适当组合。需要说明的是，公开仅是一例，本领域技术人员能够容易地想到的在保证本发明的主旨的情况下的适当变更，当然也包含在本发明的范围内。另外，附图为了使说明更加清楚，与实际的方式相比，有时示意性地表示各部分的宽度、厚度、形状等，但仅是一例，并不限定本发明的解释。另外，在本说明书和各图中，对于与关于已出现的图所述的要素相同的要素，有时标注相同的符号，并适当省略详细的说明。
(实施方式)
图1是示意性地表示实施方式所涉及的显示装置的俯视图。如图1所示，显示装置1包括阵列基板2、像素Pix(像素组)、驱动电路12、驱动IC(Integrated Circuit：集成电路)210和阴极布线60。阵列基板2是用于驱动各像素Pix的驱动电路基板，也被称为背板或有源矩阵基板。阵列基板2具有基板21、多个晶体管、多个电容以及各种布线等。
如图1所示，显示装置1具有显示区域AA和周边区域GA。显示区域AA是与多个像素Pix重叠地配置并显示图像的区域。周边区域GA是不与多个像素Pix重叠的区域，配置在显示区域AA的外侧。
多个像素Pix在显示区域AA中沿第一方向Dx以及第二方向Dy排列。需要说明的是，第一方向Dx以及第二方向Dy是与基板21的表面平行的方向。第一方向Dx与第二方向Dy正交。但是，第一方向Dx也可以不与第二方向Dy正交而交叉。第三方向Dz是与第一方向Dx以及第二方向Dy正交的方向。第三方向Dz例如与基板21的法线方向对应。需要说明的是，以下，俯视表示从第三方向Dz观察时的位置关系。
驱动电路12是基于来自驱动IC210的各种控制信号来驱动多条栅极线(例如，复位控制信号线L5、输出控制信号线L6、像素控制信号线L7、初始化控制信号线L8(参照图3))的电路。驱动电路12依次或同时选择多条栅极线，并向所选择的栅极线供给栅极驱动信号(例如像素控制信号SG)。由此，驱动电路12选择与栅极线连接的多个像素Pix。
驱动IC210是控制显示装置1的显示的电路。驱动IC210以COG(Chip On Glass：玻璃上芯片))方式安装于基板21的周边区域GA。并不限定于此，驱动IC210也可以在与基板21的周边区域GA连接的布线基板的上方以COF(Chip On Film：覆晶膜)方式安装。布线基板例如是柔性印刷基板、刚性基板。
阴极布线60设置于基板21的周边区域GA。阴极布线60包围显示区域AA的多个像素Pix以及周边区域GA的驱动电路12而设置。换言之，阴极布线60配置在形成于基板10上的周边电路与基板21的外缘之间。多个发光元件3的阴极(阴极端子22t(参照图5))与共用的阴极布线60连接，被供给固定电位(例如，接地电位)。更具体而言，发光元件3的阴极端子22t(参照图5)经由阴极电极22与阴极布线60连接。需要说明的是，阴极布线60不限于沿着基板10的3个边连续形成的一条布线，也可以由在基板21上任一边具有狭缝的两条部分布线构成，只要是沿着基板21的至少一个边配置的布线即可。
图2是表示多个像素的俯视图。如图2所示，一个像素Pix包括多个像素49。例如，像素Pix具有第一像素49Ra、第二像素49Rb、第三像素49G和第四像素49B。第一像素49Ra显示作为第一颜色的原色的第一红色。第二像素49Rb显示作为第一颜色的原色的第二红色。第三像素49G显示作为第二颜色的原色的绿色。第四像素49B显示作为第三颜色的原色的蓝色。第一红色和第二红色均为红色光，但发光强度以及光的光谱的半值宽度不同。
如图2所示，在一个像素Pix中，第一像素49Ra和第二像素49Rb在第二方向Dy上排列。第一像素49Ra和第四像素49B在第一方向Dx上排列。第二像素49Rb和第三像素49G在第一方向Dx上排列。另外，第三像素49G和第四像素49B在第二方向Dy上排列。需要说明的是，第一颜色、第二颜色、第三颜色分别不限于红色、绿色、蓝色，能够选择补色等任意的颜色。以下，在不需要分别区分第一像素49Ra、第二像素49Rb、第三像素49G以及第四像素49B的情况下，称为像素49。
像素49分别具有发光元件3和阳极电极23。具体而言，第一像素49Ra、第二像素49Rb、第三像素49G以及第四像素49B分别具有第一发光元件3Ra、第二发光元件3Rb、第三发光元件3G以及第四发光元件3B。即，第一发光元件3Ra和第二发光元件3Rb在第二方向Dy上排列。第一发光元件3Ra和第四发光元件3B在第一方向Dx上排列。第二发光元件3Rb和第三发光元件3G在第一方向Dx上排列。另外，第三发光元件3G和第四发光元件3B在第二方向Dy上排列。第一发光元件3Ra射出第一红色光。第二发光元件3Rb射出第二红色光。第三发光元件3G射出绿色光。第四发光元件3B射出蓝色光。需要说明的是，以下，在不需要分别区分第一发光元件3Ra、第二发光元件3Rb、第三发光元件3G以及第四发光元件3B的情况下，称为发光元件3。
发光元件3是在俯视时具有大约3μm以上且300μm以下的大小的无机发光二极管(LED：Light Emitting Diode)芯片，被称为微型LED(micro LED)或迷你LED(mini LED)。在各像素中具备微型LED的显示装置1也被称为微型LED显示装置。需要说明的是，微型LED的微型并不限定发光元件3的大小。
需要说明的是，多个发光元件3也可以射出四种颜色以上的不同的光。需要说明的是，第一颜色、第二颜色、第三颜色分别不限于红色、绿色、蓝色，能够选择补色等任意的颜色。另外，配置于一个像素Pix的像素49的数量不限于4个，也可以是5个以上，也可以使5个以上的像素49分别对应不同的颜色。此外，像素49的排列不限于此，也可以以第一像素49Ra、第二像素49Rb、第三像素49G以及第四像素49B在第一方向Dx以及第二方向Dy中的任一方排列的方式排列。
图3是表示像素电路的电路图。图3表示设置于一个像素49的像素电路PICA，像素电路PICA设置于多个像素49的每一个。如图3所示，像素电路PICA包括发光元件3、五个晶体管和两个电容。具体而言，像素电路PICA包括驱动晶体管DRT、输出晶体管BCT、初始化晶体管IST、像素选择晶体管SST以及复位晶体管RST。驱动晶体管DRT、输出晶体管BCT、初始化晶体管IST、像素选择晶体管SST以及复位晶体管RST分别由n型TFT(Thin Film Transistor：薄膜晶体管)构成。另外，像素电路PICA包括第一电容Cs1以及第二电容Cs2。
发光元件3的阴极(阴极端子22t)与阴极电源线L10连接。另外，发光元件3的阳极(阳极端子23t)经由驱动晶体管DRT以及输出晶体管BCT与阳极电源线L1连接。向阳极电源线L1供给阳极电源电位PVDD。与阴极布线60以及阴极电极22对应，向阴极电源线L10供给阴极电源电位PVSS。阳极电源电位PVDD是比阴极电源电位PVSS高的电位。
阳极电源线L1向像素49供给作为驱动电位的阳极电源电位PVDD。具体而言，理想的是通过阳极电源电位PVDD与阴极电源电位PVSS的电位差(PVDD-PVSS)向发光元件3供给正向电流(驱动电流)而发光。即，阳极电源电位PVDD相对于阴极电源电位PVSS具有使发光元件3发光的电位差。发光元件3的阳极端子23t与阳极电极23连接，在阳极电极23与阳极电源线L1之间连接有第二电容Cs2。
驱动晶体管DRT的源极电极经由阳极电极23与发光元件3的阳极端子23t连接，漏极电极与输出晶体管BCT的源极电极连接。驱动晶体管DRT的栅极电极与第一电容Cs1、像素选择晶体管SST的漏极电极以及初始化晶体管IST的漏极电极连接。
输出晶体管BCT的栅极电极与输出控制信号线L6连接。向输出控制信号线L6供给输出控制信号BG。输出晶体管BCT的漏极电极与阳极电源线L1连接。
初始化晶体管IST的源极电极与初始化电源线L4连接。向初始化电源线L4供给初始化电位Vini。初始化晶体管IST的栅极电极与初始化控制信号线L8连接。向初始化控制信号线L8供给初始化控制信号IG。即，初始化电源线L4经由初始化晶体管IST连接到驱动晶体管DRT的栅极电极。
像素选择晶体管SST的源极电极与影像信号线L2连接。向影像信号线L2供给影像信号Vsig。像素控制信号线L7连接到像素选择晶体管SST的栅极电极。向像素控制信号线L7供给像素控制信号SG。
复位晶体管RST的源极电极与复位电源线L3连接。向复位电源线L3供给复位电源电位Vrst。复位晶体管RST的栅极电极与复位控制信号线L5连接。向复位控制信号线L5供给复位控制信号RG。复位晶体管RST的漏极电极与阳极电极23(发光元件3的阳极端子23t)以及驱动晶体管DRT的源极电极连接。通过复位晶体管RST的复位动作，由第一电容Cs1以及第二电容Cs2保持的电压被复位。
在复位晶体管RST的漏极电极与驱动晶体管DRT的栅极电极之间设置有第一电容Cs1。像素电路PICA能够通过第一电容Cs1以及第二电容Cs2，来抑制由驱动晶体管DRT的寄生电容和漏电流引起的栅极电压的变动。
需要说明的是，在以下的说明中，有时将阳极电源线L1以及阴极电源线L10仅表示为电源线。有时将影像信号线L2、复位电源线L3以及初始化电源线L4表示为信号线。有时将复位控制信号线L5、输出控制信号线L6、像素控制信号线L7以及初始化控制信号线L8表示为栅极线。
向驱动晶体管DRT的栅极电极供给与影像信号Vsig(或灰度信号)对应的电位。即，驱动晶体管DRT基于经由输出晶体管BCT供给的阳极电源电位PVDD，向发光元件3供给与影像信号Vsig对应的电流。这样，供给到阳极电源线L1的阳极电源电位PVDD因驱动晶体管DRT以及输出晶体管BCT而下降，因此，向发光元件3的阳极端子23t供给比阳极电源电位PVDD低的电位。
经由阳极电源线L1向第二电容Cs2的一个电极供给阳极电源电位PVDD，向第二电容Cs2的另一个电极供给比阳极电源电位PVDD低的电位。即，向第二电容Cs2的一个电极供给比第二电容Cs2的另一个电极高的电位。第二电容Cs2的一个电极例如是阳极电源线L1，第二电容Cs2的另一个电极是与驱动晶体管DRT的源极连接的阳极电极23以及与其连接的阳极连接电极24。
在显示装置1中，驱动电路12(参照图1)从开头行(例如，在图1中的显示区域AA中位于最上部的像素行)依次选择多个像素行。驱动IC210向所选择的像素行的像素49写入影像信号Vsig(影像写入电位)，使发光元件3发光。驱动IC210在每一个水平扫描期间，向影像信号线L2供给影像信号Vsig，向复位电源线L3供给复位电源电位Vrst，向初始化电源线L4供给初始化电位Vini。显示装置1针对每一帧的图像重复这些动作。
接着，参照图4至图6，对各晶体管以及各布线的具体结构例进行说明。图4是将实施方式所涉及的显示装置的两个像素放大表示的俯视图。
图4表示在第一方向Dx上相邻的两个像素49(例如，第二像素49Rb和第三像素49G)。如图4所示，阳极电源线L1、影像信号线L2、复位电源线L3以及初始化电源线L4在第二方向Dy上延伸。复位控制信号线L5、输出控制信号线L6、像素控制信号线L7、初始化控制信号线L8沿第一方向Dx延伸，在俯视时分别与阳极电源线L1、影像信号线L2、复位电源线L3以及初始化电源线L4交叉。另外，在第一方向Dx上相邻的两条阳极电源线L1之间设置有连接布线L9。连接布线L9将驱动晶体管DRT、像素选择晶体管SST以及初始化晶体管IST连接。
在图4中，为了区分各布线以及半导体层，对阳极电源线L1、影像信号线L2、复位电源线L3以及初始化电源线L4标注了斜线。复位控制信号线L5、输出控制信号线L6、像素控制信号线L7以及初始化控制信号线L8由虚线表示。另外，对各半导体层61、65、71、75、79也标注了斜线。阳极连接电极24由双点划线表示。
阳极电源线L1、影像信号线L2、复位电源线L3、初始化电源线L4以及连接布线L9由设置于与各栅极线(复位控制信号线L5、输出控制信号线L6、像素控制信号线L7、初始化控制信号线L8)不同的层的金属层形成。
作为各种布线的材料，使用钛(Ti)、钼(Mo)、钨(W)、钽(Ta)、铌(Nb)、铟锡氧化物(ITO)、铝(Al)、银(Ag)、Ag合金、铜(Cu)、碳纳米管、石墨、石墨烯或碳纳米棒。在此，阳极电源线L1、影像信号线L2、复位电源线L3、初始化电源线L4以及连接布线L9的薄层电阻值为各栅极线的薄层电阻值以下。另外，阳极电源线L1的薄层电阻值为各信号线(影像信号线L2、复位电源线L3、初始化电源线L4)以及连接布线L9的薄层电阻值以下。例如，阳极电源线L1的薄层电阻值为30mΩ/sq以上且120mΩ/sq以下。各信号线以及连接布线L9的薄层电阻值为120mΩ/sq以上且300mΩ/sq以下。另外，各栅极线的薄层电阻值为300mΩ/sq以上且3000mΩ/sq以下。由此，显示装置1能够抑制施加于阳极电源线L1的驱动电压的电压降，抑制显示性能的降低。
需要说明的是，各种布线分别不限定于单层，也可以由层叠膜构成。例如，各电源线以及信号线可以是Ti/Al/Ti或Mo/Al/Mo的层叠结构，也可以是Al的单层膜。另外，Ti、Al、Mo也可以是合金。
半导体层61、65、71、75、79例如由非晶硅、微晶氧化物半导体、非晶氧化物半导体、多晶硅、低温多晶硅(LTPS：Low Temperature Polycrystalline Silicone)或氮化镓(GaN)构成。作为氧化物半导体，例示了IGZO、氧化锌(ZnO)、ITZO。IGZO是铟镓锌氧化物。ITZO是铟锡锌氧化物。半导体层61、65、71、75、79均可以由相同的材料，例如多晶硅构成。
如图4所示，复位电源线L3以及初始化电源线L4由在第一方向Dx上相邻的两个像素49共享。即，在图4的左侧所示的第二像素49Rb中，不设置初始化电源线L4，而沿着影像信号线L2设置有复位电源线L3。在图4的右侧所示的第三像素49G中，不设置复位电源线L3，而沿着影像信号线L2设置有初始化电源线L4。由此，与在各像素49设置了复位电源线L3以及初始化电源线L4的情况相比，能够减少布线的数量而高效地配置布线。
驱动晶体管DRT具有半导体层61、源极电极62以及栅极电极64。半导体层61、源极电极62以及栅极电极64在俯视时至少一部分重叠地配置，设置于由在第一方向Dx上相邻的两条阳极电源线L1、输出控制信号线L6以及像素控制信号线L7包围的区域。在半导体层61中的与栅极电极64重叠的区域的一部分形成沟道区域。驱动晶体管DRT是与半导体层61重叠地设置了一个栅极电极64的单栅极结构。
半导体层61具有第一部分半导体层61a。第一部分半导体层61a与半导体层61在同一层，使用相同的半导体材料。第一部分半导体层61a是从半导体层61向第一方向Dx突出的部分。第一部分半导体层61a的第一方向Dx的宽度比半导体层61中的与输出晶体管BCT的半导体层65连接的部分的第一方向Dx的宽度大。半导体层61经由第一部分半导体层61a与源极电极62连接。半导体层61以及第一部分半导体层61a与第一绝缘膜91(参照图5)以及栅极电极64重叠地设置，在第一部分半导体层61a与栅极电极64之间形成第一电容Cs1。需要说明的是，半导体层61和第一部分半导体层61a也可以分别形成为矩形状并经由连接部电连接。
输出晶体管BCT具有半导体层65。半导体层65与驱动晶体管DRT的半导体层61连接，在俯视时与输出控制信号线L6交叉。在半导体层65中的与输出控制信号线L6重叠的区域中形成沟道区域。输出控制信号线L6中的与半导体层65重叠的部分作为输出晶体管BCT的栅极电极66发挥功能。半导体层65的一端侧与阳极电源线连接部L1a电连接。阳极电源线连接部L1a是从阳极电源线L1向第一方向Dx分支的部分。由此，从阳极电源线L1向驱动晶体管DRT以及输出晶体管BCT供给阳极电源电位PVDD。
在图4的右侧所示的第三像素49G中，初始化晶体管IST具有半导体层71。在图4的左侧所示的第二像素49Rb中，初始化晶体管IST具有半导体层71A。半导体层71、71A分别在俯视时与初始化控制信号线L8以及分支信号线L8a交叉。在半导体层71、71A中的与初始化控制信号线L8以及分支信号线L8a重叠的区域中形成沟道区域。分支信号线L8a从初始化控制信号线L8分支，沿第一方向Dx延伸。初始化控制信号线L8以及分支信号线L8a中的与半导体层71、71A重叠的部分分别作为初始化晶体管IST的栅极电极74发挥功能。即，初始化晶体管IST是分别与半导体层71、71A重叠地设置有两个栅极电极74的双栅极结构。
在图4的右侧所示的第三像素49G中，半导体层71向第二方向Dy延伸，一端与连接布线L9电连接，另一端与初始化电源线连接部L4a连接。初始化电源线连接部L4a是从初始化电源线L4向第一方向Dx分支的部分。另外，在图4的左侧所示的第二像素49Rb中，半导体层71A具有在第二方向Dy上延伸的部分和在第一方向Dx上延伸的部分。半导体层71A中的沿第二方向Dy延伸的部分的一端与连接布线L9电连接。半导体层71A中的沿第一方向Dx延伸的部分在俯视时与阳极电源线L1以及影像信号线L2交叉而延伸至第三像素49G，并与初始化电源线连接部L4a电连接。通过以上那样的结构，一个初始化电源线L4与两个初始化晶体管IST电连接，由在第一方向Dx上相邻的两个像素49共享。
像素选择晶体管SST具有半导体层75。半导体层75在第一方向Dx上延伸，在俯视时与两条分支信号线L7a交叉。在半导体层75中的与两条分支信号线L7a重叠的区域中形成沟道区域。两条分支信号线L7a是从像素控制信号线L7向第二方向Dy分支的部分。两条分支信号线L7a中的与半导体层75重叠的部分分别作为像素选择晶体管SST的栅极电极78发挥功能。即，像素选择晶体管SST是与半导体层75重叠地设置有两个栅极电极78的双栅极结构。半导体层75的一端与影像信号线连接部L2a连接，另一端与连接布线L9连接。影像信号线连接部L2a是从影像信号线L2向第一方向Dx分支的部分。
复位晶体管RST具有半导体层79。半导体层79沿第二方向Dy延伸，在俯视时与复位控制信号线L5以及分支信号线L5a交叉。在半导体层79中，在与复位控制信号线L5以及分支信号线L5a重叠的区域中形成沟道区域。分支信号线L5a从复位控制信号线L5分支，在第一方向Dx上延伸。复位控制信号线L5以及分支信号线L5a中的与半导体层79重叠的部分分别作为复位晶体管RST的栅极电极发挥功能。即，复位晶体管RST是双栅极结构。
在复位电源线L3上连接有在第一方向Dx上延伸的复位电源线连接部L3a、L3b以及桥接部L3c。复位电源线连接部L3a、L3b由与复位电源线L3在同一层的金属层形成，桥接部L3c由与复位电源线连接部L3a、L3b不同的层，例如与各种栅极线在同一层的金属层形成。复位电源线连接部L3a设置于第二像素49Rb，复位电源线连接部L3b设置于第三像素49G。在复位电源线连接部L3a与复位电源线连接部L3b之间设置有阳极电源线L1、影像信号线L2以及初始化电源线L4。桥接部L3c在俯视时与阳极电源线L1、影像信号线L2以及初始化电源线L4交叉，将复位电源线连接部L3a与复位电源线连接部L3b连接。
在第二像素49Rb中，半导体层79的一端与复位电源线连接部L3a连接。另外，在第三像素49G中，半导体层79的一端与复位电源线连接部L3b连接。另外，半导体层79的另一端分别与驱动晶体管DRT的半导体层61电连接。即，复位晶体管RST的半导体层79的另一端经由半导体层61、源极电极62与发光元件3的阳极端子23t电连接。通过以上那样的结构，一个复位电源线L3与两个复位晶体管RST电连接，由在第一方向Dx上相邻的两个像素49共享。
第一电容Cs1(参照图3)形成在半导体层61(第一部分半导体层61a)与栅极电极64之间。阳极连接电极24与驱动晶体管DRT电连接，至少与阳极电源线L1重叠地配置。在阳极连接电极24与连接于阳极电源线L1以及阳极电源线L1的各种布线之间形成有第二电容Cs2(参照图3)。由第二像素49Rb形成的第二电容Cs2和由第三像素49G形成的第二电容Cs2为相同程度的大小，分别例如为250fF左右。
另外，在本实施方式中，用于向发光元件3供给驱动电流的驱动晶体管DRT以及输出晶体管BCT是单栅极结构。初始化晶体管IST、像素选择晶体管SST以及复位晶体管RST是双栅极结构。由此，能够抑制初始化晶体管IST、像素选择晶体管SST以及复位晶体管RST的漏电流。
接着，对显示装置1的截面结构进行说明。图5是沿着图4的V-V’线的剖视图。图6是沿着图4的VI-VI’线的剖视图。需要说明的是，在图6中，示意性地示出了设置在周边区域GA中的阴极布线60以及晶体管Tr。
如图5所示，发光元件3设置在阵列基板2的上方。阵列基板2具有基板21、各种晶体管、各种布线以及各种绝缘膜。基板21是绝缘基板，例如使用玻璃基板、树脂基板或树脂膜等。
在本说明书中，在与基板21的表面垂直的方向上，将从基板21朝向平坦化膜27的方向设为“上侧”。另外，将从平坦化膜27朝向基板21的方向设为“下侧”。
驱动晶体管DRT、输出晶体管BCT、初始化晶体管IST、像素选择晶体管SST以及复位晶体管RST设置在基板21的一个面的一侧。在基板21的一个面上，依次层叠有底涂层膜90、各栅极线、第一绝缘膜91、半导体层61、65、71、75、第二绝缘膜92、各信号线以及电源线、第三绝缘膜93、阳极连接电极24以及屏蔽电极26、第四绝缘膜94。
在阳极连接电极24以及屏蔽电极26上，隔着第四绝缘膜94设置有阳极电极23以及发光元件3。
在显示装置1中，阵列基板2包括从基板21到阳极电极23的各层。阵列基板2不包括平坦化膜27、阴极电极22以及发光元件3。
底涂层膜90、第一绝缘膜91、第二绝缘膜92以及第四绝缘膜94使用氧化硅膜(SiO)、氮化硅膜(SiN)或氮氧化硅膜(SiON)等无机绝缘材料。另外，各无机绝缘膜并不限定于单层，也可以是层叠膜。另外，也可以不设置底涂层膜90。第三绝缘膜93以及平坦化膜27是有机绝缘膜或无机有机混合绝缘膜(在Si-O主链上例如结合有有机基团(甲基或苯基)的材料)。
栅极电极64、66、74、78隔着底涂层膜90设置在基板21的上方。第一绝缘膜91覆盖栅极电极64、66、74、78而设置在底涂层膜90的上方。半导体层61、65、71、75设置在第一绝缘膜91的上方。第二绝缘膜92覆盖半导体层61、65、71、75而设置在第一绝缘膜91的上方。
在图5所示的例子中，各晶体管是所谓的底栅结构。不过，各晶体管可以是在半导体层的上侧设置有栅极电极的顶栅结构，也可以是在半导体层的上侧以及下侧双方设置有栅极电极的双栅极结构。
连接布线L9、源极电极62、72以及漏极电极67设置在第二绝缘膜92的上方。源极电极62经由设置于第二绝缘膜92的接触孔与第一部分半导体层61a(半导体层61)电连接。
漏极电极67经由设置于第二绝缘膜92的接触孔与半导体层65电连接。另外，初始化晶体管IST的源极电极72经由设置于第二绝缘膜92的接触孔与半导体层71电连接。
连接布线L9的一端侧经由设置于第二绝缘膜92的接触孔与像素选择晶体管SST的半导体层75电连接。连接布线L9中的与半导体层75重叠的部分作为漏极电极77发挥功能。另外，连接布线L9的另一端侧经由设置于第二绝缘膜92的接触孔与初始化晶体管IST的半导体层71电连接。连接布线L9中的与半导体层71重叠的部分作为漏极电极73发挥功能。通过这样的结构，像素选择晶体管SST的漏极与初始化晶体管IST的漏极经由连接布线L9电连接。
第三绝缘膜93覆盖源极电极62、72以及漏极电极67、73、77而设置在第二绝缘膜92的上方。在第三绝缘膜93的上方设置有阳极连接电极24以及屏蔽电极26。阳极连接电极24经由设置于第三绝缘膜93的接触孔与源极电极62连接。屏蔽电极26设置在阳极电极23以及发光元件3的下方。
第四绝缘膜94覆盖阳极连接电极24以及屏蔽电极26，设置在第三绝缘膜93的上方。阳极电极23设置在第四绝缘膜94的上方。阳极电极23经由设置于第四绝缘膜94的接触孔与阳极连接电极24电连接。
发光元件3设置在阳极电极23的上方，发光元件3的阳极端子23t与阳极电极23连接。由此，发光元件3的阳极端子23t与驱动晶体管DRT的源极电极62电连接。
平坦化膜27覆盖发光元件3的至少侧面3a而设置在第四绝缘膜94的上方。阴极电极22设置在平坦化膜27的上方，与发光元件3的阴极端子22t连接。阴极电极22从显示区域AA遍及周边区域GA地设置，与多个像素49的发光元件3电连接。
如图6所示，在基板21的周边区域GA设置有作为多个晶体管的驱动电路12(参照图1)中包含的晶体管Tr以及阴极布线60。阴极布线60与阳极电源线L1设置在同一层，在周边区域GA中设置于第二绝缘膜92的上方。图5所示的阴极电极22经由设置于第三绝缘膜93、第四绝缘膜94以及平坦化膜27的接触孔与阴极布线60电连接。另外，图3所示的阴极电源线L10包括阴极布线60以及阴极电极22。
晶体管Tr包括半导体层81、源极电极82、漏极电极83以及栅极电极84。晶体管Tr具有与像素电路PICA中包含的各晶体管相同的层结构，省略详细的说明。半导体层81与第二绝缘膜92的上方，即各半导体层61、65、71、75、79设置在同一层。但是，晶体管Tr也可以设置在与像素49的各晶体管不同的层。
如图6所示，阳极电源线L1、影像信号线L2以及复位电源线L3设置在第二绝缘膜92的上方。阳极电源线L1的宽度比影像信号线L2以及复位电源线L3各自的宽度大。另外，阳极电源线L1的厚度t2比栅极电极64的厚度t1(参照图5)厚。另外，阳极电源线L1的厚度t2与影像信号线L2以及复位电源线L3的厚度相等。由此，能够减小阳极电源线L1的电阻值。需要说明的是，阳极电源线L1的厚度t2也可以与影像信号线L2以及复位电源线L3的厚度不同。
各布线的层结构能够适当变更。例如，也可以将阳极电源线L1、影像信号线L2以及复位电源线L3等各信号线设置于不同的层。
在阳极电源线L1与各种栅极线之间形成的电容被用作去耦电容器。由此，去耦电容器能够吸收阳极电源电位PVDD的变动，使驱动IC210稳定地动作。另外，去耦电容器能够抑制在显示装置1产生的电磁噪声向外部泄漏。
需要说明的是，上述的图3所示的像素电路PICA的结构能够适当变更。例如，一个像素49中的布线的数量以及晶体管的数量也可以不同。
图7是表示实施方式所涉及的第一发光元件的剖视图。在本实施方式的显示装置1中，第一发光元件3Ra是在下侧设置有阳极端子23t且在上侧设置有阴极端子22t的所谓的面朝上构造。
如图7所示，第一发光元件3Ra具有多个部分发光元件3s、覆盖多个部分发光元件3s的保护层39、p型电极37和n型电极38。多个部分发光元件3s在p型电极37与n型电极38之间分别形成为柱状。多个部分发光元件3s具有n型包覆层33、发光层34和p型包覆层35。n型电极38与n型包覆层33电连接。p型电极37与p型包覆层35电连接。在p型电极37的上方依次层叠有p型包覆层35、发光层34、n型包覆层33。n型包覆层33以及p型包覆层35例如使用氮化镓(GaN)、铝铟磷(AlInP)等化合物半导体。第一发光元件3Ra的发光层34是添加了铕(Eu)的氮化镓(GaN)。
n型电极38是ITO(Indium Tin Oxide：铟锡氧化物)等透光性的导电性材料。n型电极38是第一发光元件3Ra的阴极端子22t，与阴极电极22连接。另外，p型电极37是第一发光元件3Ra的阳极端子23t，具有Pt层37a和通过镀敷形成的厚膜Au层37b。厚膜Au层37b与阳极电极23的载置面23a连接。
保护层39例如是SOG(Spin on Glass：旋涂玻璃)。保护层39的侧面成为第一发光元件3Ra的侧面3a。平坦化膜27以包围保护层39的侧面的方式设置。
图8是表示实施方式所涉及的第二发光元件的剖视图。射出第二红色光的第二发光元件3Rb具有与射出第一红色光的第一发光元件3Ra不同的结构。具体而言，如图8所示，第二发光元件3Rb的发光层34A是氮化铟镓(InGaN)和氮化镓(GaN)层叠为多层的多重量子阱结构。需要说明的是，第三发光元件3G以及第四发光元件3B具有与第一发光元件3Ra以及第二发光元件3Rb相同的层叠结构，也可以与第一发光元件3Ra同样地具有单层的发光层34，也可以与第二发光元件3Rb同样地具有多层的发光层34。
图9是示意性地表示各发光元件的发光强度与波长的关系的曲线图。在分别从第一发光元件3Ra、第二发光元件3Rb、第三发光元件3G以及第四发光元件3B射出的光的光谱中，极大发光波长分别为620nm、645nm、530nm、450nm左右。
第一发光元件3Ra的极大发光波长在第二发光元件3Rb的极大发光波长的附近，第一发光元件3Ra以及第二发光元件3Rb均射出红色光(第一红色、第二红色)。第一红色光的光谱的波长区域与第二红色光的光谱的波长区域重叠。另外，第一红色光的光谱的半值宽度比第二红色光的光谱的半值宽度小。第一红色光的光谱的发光强度比第二红色光的光谱的发光强度大。在本实施方式中，通过利用具有不同的光的光谱的第一发光元件3Ra以及第二发光元件3Rb来显示红色，能够良好地显示图像。
接着，参照图10以及图11，对各发光元件的输出灰度值的设定方法进行说明。图10是示意性地表示信号处理电路的结构的框图。图11是用于说明输入灰度值与被驱动的发光元件的关系的说明图。
如图10所示，信号处理电路100具有第一处理电路110、存储器115和缓冲器125。信号处理电路100基于影像信号Vsig对4个像素49各自的输出灰度值SoRa、SoRb、SoG、SoB进行运算。影像信号Vsig包含每一个像素Pix的输入灰度值SiR、SiG、SiB。输入灰度值SiR、SiG、SiB分别是红色、绿色、蓝色的灰度值。输出灰度值SoRa是与第一像素49Ra对应的灰度值。输出灰度值SoRb是与第二像素49Rb对应的灰度值。输出灰度值SoG是与第三像素49G对应的灰度值。输出灰度值SoB是与第四像素49B对应的灰度值。信号处理电路100例如可以包含于图1所示的驱动IC210，也可以作为与驱动IC210不同的电路芯片而设置于基板21。以下，在不需要分别区分输出灰度值SoRa、SoRb、SoG、SoB的情况下，称为输出灰度值So。另外，在不需要分别区分输入灰度值SiR、SiG、SiB的情况下，称为输入灰度值Si。
缓冲器125是存储输入灰度值Si的电路。需要说明的是，缓冲器125可以存储包含1帧的影像信号Vsig中包含的输入灰度值SiR、SiG、SiB的输入灰度值Si，也可以取得1帧的影像信号Vsig中的一部分影像信号Vsig中包含的输入灰度值Si。
存储器115包含表示输入灰度值SiR、SiG、SiB与4个像素49各自的输出灰度值SoRa、SoRb、SoG、SoB的关系的信息的数据LUT。数据LUT例如是查找表(Look Up Table)那样的表数据。
在输入灰度值SiR为0以上且第一阈值Lth(参照图11)以下的范围内，数据LUT与仅使第一发光元件3Ra点亮的输出灰度值SoRa、SoRb相对应。即，在输入灰度值SiR为0以上且第一阈值Lth以下的范围内，输出灰度值SoRb为0(灰度值0)。另外，在输入灰度值SiR比第一阈值Lth大且比第二阈值Hth(参照图11)小的范围内，数据LUT与使第一发光元件3Ra以及第二发光元件3Rb两者点亮的输出灰度值SoRa、SoRb相对应。第二阈值Hth是比第一阈值Lth大的灰度值。另外，在输入灰度值SiR为第二阈值Hth以上的范围内，数据LUT与仅使第一发光元件3Ra点亮的输出灰度值SoRa、SoRb相对应。即，在输入灰度值SiR为第二阈值Hth以上的范围内，输出灰度值SoRb为0(灰度值0)。需要说明的是，第二阈值Hth是输入灰度值SiR的最大灰度值m(例如，m＝255)以下的规定的数值。
第一处理电路110参照从存储器115读出的数据LUT，特定与输入灰度值SiR、SiG、SiB对应的输出灰度值SoRa、SoRb、SoG、SoB。第一处理电路110将输出灰度值SoRa、SoRb、SoG、SoB输出到像素Pix。各像素49基于输出灰度值SoRa、SoRb、SoG、SoB而点亮。
如图11所示，在输入灰度值SiR为0以上且第一阈值Lth以下的范围内时，基于输出灰度值SoRa、SoRb，第一发光元件3Ra点亮，第二发光元件3Rb不点亮。在输入灰度值SiR比第一阈值Lth大且比第二阈值Hth小的范围内时，基于输出灰度值SoRa、SoRb，第一发光元件3Ra以及第二发光元件3Rb两者点亮。在输入灰度值SiR为第二阈值Hth以上的范围内，基于输出灰度值SoRa、SoRb，仅第一发光元件3Ra点亮，第二发光元件3Rb不点亮。
这样，在本实施方式中，在低灰度以及高灰度的显示中，通过仅使发光效率高的第一发光元件3Ra点亮，能够抑制驱动电流的增大而良好地进行显示。另外，在中间灰度的显示中，通过使第一发光元件3Ra以及第二发光元件3Rb两者点亮，能够良好地进行显示。另外，由于能够抑制供给到第二发光元件3Rb的驱动电流的增大，因此能够使由第二像素49Rb形成的第二电容Cs2成为与其他像素49相同程度的大小。
(第一变形例)
图12是用于说明各发光元件的输出灰度值的设定方法的流程图。在第一实施方式中，信号处理电路100基于预先确定的数据LUT来运算输出灰度值SoRa、SoRb、SoG、SoB，但并不限定于此。如图12所示，首先，信号处理电路100取得1帧图像(步骤ST1)。具体而言，缓冲器125取得1帧的影像信号Vsig，存储分别与红色、绿色、蓝色对应的输入灰度值SiR、SiG、SiB。
第一处理电路110针对每一个像素Pix，判断输入灰度值SiR是否大于0(步骤ST2)。换言之，针对每一个像素Pix，判断是否有红色的显示。在输入灰度值SiR为0的情况下(步骤ST2，否)，第一处理电路110将灰度值0设定为输出灰度值SoRa、SoRb(步骤ST3)。需要说明的是，灰度值0是将像素Pix设为非点亮状态的灰度值。所设定的输出灰度值SoRa、SoRb被输出到像素Pix，第一发光元件3Ra以及第二发光元件3Rb成为非点亮状态。另一方面，在输入灰度值SiR大于0的情况下(步骤ST2，是)，即在输入灰度值SiR为1以上的值的情况下，第一处理电路110将输入灰度值SiR与第一阈值Lth以及第二阈值Hth进行比较(步骤ST4)。
在输入灰度值SiR大于0且为第一阈值Lth以下的情况下，或者在输入灰度值SiR为第二阈值Hth以上的情况下(步骤ST4，是)，第一处理电路110设定仅使第一发光元件3Ra点亮的输出灰度值SoRa、SoRb(步骤ST5)。更具体而言，将基于输入灰度值SiR的大于0的值(灰度值SioRa)设定为输出灰度值SoRa，将灰度值0设定为输出灰度值SoRb。所设定的输出灰度值SoRa、SoRb被输出到像素Pix，第一发光元件3Ra点亮，第二发光元件3Rb成为非点亮状态。
在输入灰度值SiR比第一阈值Lth大且比第二阈值Hth小的情况下(步骤ST4，否)，第一处理电路110设定使第一发光元件3Ra以及第二发光元件3Rb点亮的输出灰度值SoRa、SoRb(步骤ST6)。更具体而言，将基于输入灰度值SiR的大于0的值(灰度值SioRa)设定为输出灰度值SoRa，将基于输入灰度值SiR的灰度值SioRb设定为输出灰度值SoRb。灰度值SioRb具有大于0的值。所设定的输出灰度值SoRa、SoRb被输出到像素Pix，第一发光元件3Ra以及第二发光元件3Rb点亮。
在步骤ST3、步骤ST5或步骤ST6的处理完成的情况下，第一处理电路110判断输入灰度值SiG是否大于0(步骤ST7)。换言之，第一处理电路110判断是否有绿色的显示。在输入灰度值SiG为0的情况下(步骤ST7，否)，第一处理电路110将灰度值0设定为输出灰度值SoG(步骤ST8)。所设定的输出灰度值SoG被输出到像素Pix，第三发光元件3G成为非点亮状态。在输入灰度值SiG大于0的情况下(步骤ST7，是)，即在输入灰度值SiG为1以上的值的情况下，第一处理电路110将基于输入灰度值SiG的灰度值(灰度值SioG)设定为输出灰度值SoG(步骤ST9)。所设定的输出灰度值SoG被输出到像素Pix，第三发光元件3G点亮。
在步骤ST8或步骤ST9的处理完成的情况下，第一处理电路110判断输入灰度值SiB是否大于0(步骤ST10)。换言之，第一处理电路110判断是否有蓝色的显示。在输入灰度值SiB为0的情况下(步骤ST10，否)，第一处理电路110将灰度值0设定为输出灰度值SoB(步骤ST11)。所设定的输出灰度值SoB被输出到像素Pix，第四发光元件3B成为非点亮状态。在输入灰度值SiB大于0的情况下(步骤ST10，是)，即在输入灰度值SiB为1以上的值的情况下，第一处理电路110将基于输入灰度值SiB的灰度值(灰度值SioB)设定为输出灰度值SoB(步骤ST12)。所设定的输出灰度值SoB被输出到像素Pix，第四发光元件3B点亮。
在步骤ST11或步骤ST12的处理完成的情况下，第一处理电路110判断是否设定了1帧的所有像素Pix的输出灰度值SoRa、SoRb、SoG、SoB(步骤ST13)。在没有设定所有像素Pix的输出灰度值So的情况下(步骤ST13，否)，对下一个像素Pix执行从步骤ST2起的处理。在设定了所有像素Pix的输出灰度值So的情况下(步骤ST13，是)，完成输出灰度值So的设定处理。需要说明的是，在设定处理完成之后，将输出灰度值SoRa、SoRb、SoG、SoB输出至像素Pix，配置于各个像素Pix的发光元件3基于所设定的输出灰度值SoRa、SoRb、SoG、SoB进行点亮控制。
需要说明的是，在设定输出灰度值So之后输出到像素Pix的定时可以在1帧的所有像素的输出灰度值So的设定完成之后，也可以在与共用的栅极线连接的1行的像素组的设定完成的阶段输出到像素Pix。另外，也可以以像素Pix为单位设定了输出灰度值So的顺序，依次输出到像素Pix。
(第二变形例)
图13是示意性地表示第二变形例所涉及的信号处理电路的结构的框图。图14是用于说明第二变形例所涉及的各发光元件的输出灰度值的设定方法的流程图。如图13所示，信号处理电路100A还具备第二处理电路120。在以下的说明中，将相邻的两个像素Pix表示为第一像素组Pix1、第二像素组Pix2。信号处理电路100A基于第一像素组Pix1的输入灰度值SiR、SiG、SiB，除了第一像素组Pix1的各像素49以外，还使第二像素组Pix2的一部分像素49点亮。
第一处理电路110进行与图12所示的处理相同的处理，将输出灰度值SoRa、SoRb1、SoG、SoB向第二处理电路120输出。第二处理电路120对与从第一处理电路110接收到的输出灰度值SoRb1对应的驱动电流与规定的阈值电流进行比较，并设定基于比较结果的输出灰度值SoRb2。信号处理电路100A将所设定的输出灰度值SoRb2输出到像素Pix。具体而言，第二处理电路120基于输出灰度值SoRb1运算供给到第二发光元件3Rb的驱动电流。然后，第二处理电路120以第二发光元件3Rb的驱动电流不超过规定的阈值电流的方式设定输出灰度值SoRb2。更具体而言，在驱动电流超过规定的阈值电流的情况下，将输出灰度值SoRb1分为基准灰度值SotRb和保持灰度值SorRb，将基准灰度值SotRb设定为输出灰度值SoRb2。基准灰度值SotRb是与阈值电流或阈值电流以下的驱动电流对应的灰度值，被设定为输出灰度值SoRb2，并输出到第一像素组Pix1的第二发光元件3Rb1。另外，保持灰度值SorRb被输入到存储器115。
当在存储器115中保持有保持灰度值SorRb的情况下，第二处理电路120根据基于保持灰度值SorRb以及第二像素组Pix2的输入灰度值SiR的灰度值SioRb，设定输出灰度值SoRb2。需要说明的是，在将与第一像素组Pix1的输入灰度值SiR对应的灰度值SioRb分为基准灰度值SotRb和保持灰度值SorRb的情况下，将使第二发光元件3Rb1以输出灰度值SoRb1发光的情况下的亮度，以及使第二发光元件3Rb1和第二像素组Pix2的第二发光元件3Rb2分别以基准灰度值SotRb和保持灰度值SorRb发光的情况下的亮度设定为实质上相等。另外，基于灰度值SioRb和保持灰度值SorRb，设定针对第二像素组Pix2的第二发光元件3Rb2的输出灰度值SoRb2，所述灰度值SioRb基于第二像素组Pix2的输入灰度值SiR，所述保持灰度值SorRb是从基于第一像素组Pix1的输入灰度值SiR的灰度值SioRb划分出的。
图14的步骤ST21至步骤ST26以及步骤ST7至步骤ST13与图12相同，因此省略详细的说明。如图14所示，在步骤ST23、步骤ST25的处理完成之后，第二处理电路120从第一处理电路110接收输出灰度值SoRb1，判断在存储器115中是否保持有保持灰度值SorRb(步骤ST31)。当在存储器115中保持有保持灰度值SorRb的情况下(步骤ST31，是)，第二处理电路120将保持灰度值SorRb设定为输出灰度值SoRb2(步骤ST32)。所设定的输出灰度值SoRb2被输出到像素Pix，像素Pix中包含的第二发光元件3Rb点亮。另外，在存储器115中没有保持保持灰度值SorRb的情况下(步骤ST31，否)，第二处理电路120将输出灰度值SoRb1(灰度值0)设定为输出灰度值SoRb2(步骤ST33)。所设定的输出灰度值SoRb2被输出到像素Pix，像素Pix中包含的第二发光元件3Rb成为非点亮状态。
在步骤ST26的处理完成之后，第二处理电路120从第一处理电路110接收输出灰度值SoRb1，判断在存储器115中是否保持有保持灰度值SorRb(步骤ST34)。当在存储器115中保持有保持灰度值SorRb的情况下(步骤ST34，是)，第二处理电路120使输出灰度值SoRb1(基于输入灰度值SiR的灰度值SioRb)加上保持灰度值SorRb(步骤ST35)。当在存储器115中没有保持保持灰度值SorRb的情况下(步骤ST34，否)，第二处理电路120判断与输出灰度值SoRb1(灰度值SioRb)对应的驱动电流是否为阈值电流以下(步骤ST36)。
在与输出灰度值SoRb1对应的驱动电流为阈值电流以下的情况下(步骤ST36，是)，第二处理电路120将输出灰度值SoRb1设定为输出灰度值SoRb2(步骤ST37)。所设定的输出灰度值SoRb2被输出到像素Pix，像素Pix中包含的第二发光元件3Rb点亮。
需要说明的是，在步骤ST35的处理完成的情况下也同样地，第二处理电路120判断与加上了保持灰度值SorRb的输出灰度值SoRb1(灰度值SioRb+保持灰度值SorRb)对应的驱动电流是否为阈值电流以下(步骤ST36)。在与输出灰度值SoRb1对应的驱动电流为阈值电流以下的情况下(步骤ST36，是)，第二处理电路120将加上了保持灰度值SorRb的输出灰度值SoRb1设定为输出灰度值SoRb2(步骤ST37)。所设定的输出灰度值SoRb2被输出到像素Pix，在与加上了保持灰度值SorRb的输出灰度值SoRb1对应的灰度下，像素Pix中包含的第二发光元件3Rb点亮。
在与输出灰度值SoRb1对应的驱动电流比阈值电流大的情况下(步骤ST36，否)，第二处理电路120将比输出灰度值SoRb1(灰度值SioRb)小的基准灰度值SotRb设定为输出灰度值SoRb2(步骤ST38)。更具体而言，第二处理电路120基于输出灰度值SoRb1来运算基准灰度值SotRb和保持灰度值SorRb，将基准灰度值SotRb设定为输出灰度值SoRb2。在步骤ST38的处理完成之后，第二处理电路120将保持灰度值SorRb记录在存储器115中(步骤ST39)。所设定的输出灰度值SoRb2被输出到像素Pix，像素Pix中包含的第二发光元件3Rb点亮。
需要说明的是，在步骤ST35的处理完成的情况下也同样地，第二处理电路120在与加上了保持灰度值SorRb的输出灰度值SoRb1(灰度值SioRb+保持灰度值SorRb)对应的驱动电流比阈值电流大的情况下(步骤ST36，否)，第二处理电路120将比加上了保持灰度值SorRb的输出灰度值SoRb1小的基准灰度值SotRb设定为输出灰度值SoRb2(步骤ST38)。更具体而言，第二处理电路120基于加上了保持灰度值SorRb的输出灰度值SoRb1来运算基准灰度值SotRb和保持灰度值SorRb，将基准灰度值SotRb设定为输出灰度值SoRb2(步骤ST38)。在步骤ST38的处理完成之后，第二处理电路120将保持灰度值SorRb记录在存储器115中(步骤ST39)。所设定的输出灰度值SoRb2被输出到像素Pix，像素Pix中包含的第二发光元件3Rb点亮。
在步骤ST32、步骤ST33、步骤ST37或步骤ST39的处理完成之后，与图12同样地，信号处理电路100A实施步骤ST7至步骤ST13的处理。需要说明的是，各步骤ST的实施顺序能够适当变更，例如，步骤ST38以及步骤ST39可以同时实施，也可以在步骤ST38之前实施步骤ST39。另外，在步骤ST36中，比较与输出灰度值SoRb1对应的驱动电流和阈值电流，但不限于此，也可以记录与阈值电流对应的基准灰度值SotRb，判定输出灰度值SoRb1是否为基准灰度值SotRb以下。需要说明的是，基准灰度值SotRb既可以是所有的像素Pix共用的值，也可以每一个像素Pix具有不同的值。
在第二变形例中，在向基于第一像素组Pix1的输入灰度值Si运算出的第二发光元件3Rb供给的驱动电流比阈值电流大的情况下，第一像素组Pix1的第二发光元件3Rb以比与输入灰度值SiR对应的灰度值SioRb1低的输出灰度值(基准灰度值SotRb)点亮，保持灰度值SorRb被保持。在设定相邻的第二像素组Pix2的输出灰度值So时，通过加上保持灰度值SorRb，第二发光元件3Rb以比与输入灰度值SiR对应的灰度值SioRb2高的输出灰度值(灰度值SioRb2+保持灰度值SorRb)点亮。由此，能够通过相邻的第一像素组Pix1、第二像素组Pix2的两个第二发光元件3Rb来维持合计的发光强度，并且抑制流过第一像素组Pix1的第二发光元件3Rb的驱动电流。
(第三变形例)
图15是用于说明第三变形例所涉及的各发光元件的输出灰度值的设定方法的流程图。在第二变形例中，第一处理电路110进行步骤ST22至步骤ST26的处理，第二处理电路120进行步骤ST31至步骤ST39的处理，但不限于此。也可以调换第一处理电路110以及第二处理电路120进行的处理。在第三变形例中，第一处理电路110判定在存储器115中是否保持有保持灰度值SorRb。需要说明的是，在各步骤ST中，省略与第二变形例共同的记载。
第一处理电路110取得1帧的输入灰度值Si(步骤ST121)，判断保持灰度值SorRb是否被保持在存储器115中(步骤ST122)。在保持灰度值SorRb未被保持的情况下(步骤ST122，否)，第一处理电路110进行与图12的步骤ST2至步骤ST6相同的处理。具体而言，在输入灰度值SiR为0的情况下(步骤ST123，否)，以及在输入灰度值SiR为第一阈值Lth以下或者输入灰度值SiR为第二阈值Hth以上的情况下(步骤ST125，是)，第一处理电路110不经由第二处理电路120而将灰度值0设定为输出灰度值SoRb2(步骤ST124，步骤ST126)。另外，在输入灰度值SiR比第一阈值Lth大且比第二阈值Hth小的情况下(步骤ST125，否)，第一处理电路110将基于输入灰度值SiR的灰度值SioRb作为输出灰度值SoRb1输出到第二处理电路120(步骤ST127)。
在保持灰度值SorRb被保持于存储器115的情况下(步骤ST122，是)，第一处理电路110在加上保持灰度值SorRb之后，实施与步骤ST123至步骤ST127相同的处理。第一处理电路110判断输入灰度值SiR是否大于0(步骤ST128)。具体而言，在输入灰度值SiR为0的情况下(步骤ST128，否)，以及在输入灰度值SiR为第一阈值Lth以下或者输入灰度值SiR为第二阈值Hth以上的情况下(步骤ST130，是)，第一处理电路110不经由第二处理电路120而设定保持灰度值SorRb作为输出灰度值SoRb2(步骤ST129，步骤ST131)。另外，在输入灰度值SiR比第一阈值Lth大且比第二阈值Hth小的情况下(步骤ST130，否)，第一处理电路110将使基于输入灰度值SiR的灰度值SioRb加上保持灰度值SorRb而得到的值作为输出灰度值SoRb1输出到第二处理电路120(步骤ST132)。
当从第一处理电路110接收到输出灰度值SoRb1时(步骤ST132、步骤ST127)，第二处理电路120实施与图14的步骤ST36至步骤ST39相同的处理。具体而言，第二处理电路120判断与输出灰度值SoRb1对应的驱动电流是否为阈值电流以下(步骤ST133)。在与输出灰度值SoRb1对应的驱动电流为阈值电流以下的情况下(步骤ST133，是)，第二处理电路120将输出灰度值SoRb1设定为输出灰度值SoRb2(步骤ST134)。在与输出灰度值SoRb1对应的驱动电流比阈值电流大的情况下(步骤ST133，否)，第二处理电路120基于输出灰度值SoRb1，分为基准灰度值SotRb和保持灰度值SorRb，将基准灰度值SotRb设定为输出灰度值SoRb2(步骤ST135)，将保持灰度值SorRb记录在存储器115中(步骤ST136)。
在步骤ST124、步骤ST126、步骤ST129、步骤ST131、步骤ST134或步骤ST136的处理完成之后，与图12同样地，信号处理电路100A实施步骤ST7至步骤ST13的处理。
这样，通过利用第一处理电路110对于保持灰度值SorRb是否被保持进行处理，能够在一部分的步骤ST(步骤ST124、步骤ST126、步骤ST129、步骤ST131)中不经由第二处理电路120而完成处理，能够简化处理。
(第四变形例)
图16A至图16C是表示一个像素组中的各发光元件的配置模式的变形例的俯视图。在实施方式中，在一个像素Pix中，如图2所示，配置有第一发光元件3Ra、第二发光元件3Rb、第三发光元件3G、第四发光元件3B，但各发光元件3的配置模式不限于此。图16A是表示第四变形例所涉及的一个像素组中的各发光元件的第一配置模式的俯视图。如图16A所示，在第一配置模式AP1中，第一发光元件3Ra和第二发光元件3Rb在第二方向Dy上排列。第一发光元件3Ra和第三发光元件3G在第一方向Dx上排列。第二发光元件3Rb和第四发光元件3B在第一方向Dx上排列。另外，第三发光元件3G和第四发光元件3B在第二方向Dy上排列。
需要说明的是，在第一配置模式AP1中，可以调换第一发光元件3Ra和第二发光元件3Rb的配置，或者也可以调换第三发光元件3G和第四发光元件3B的配置。优选在与第二发光元件3Rb在第一方向Dx或第二方向上相邻的位置设置有波长接近的第一发光元件3Ra或第三发光元件3G。
图16B是表示一个像素组中的各发光元件的第二配置模式的俯视图。如图16B所示，在第二配置模式AP2中，第一发光元件3Ra和第二发光元件3Rb在第一方向Dx上排列。第一发光元件3Ra和第三发光元件3G在第二方向Dy上排列。第二发光元件3Rb和第四发光元件3B在第二方向Dy上排列。另外，第三发光元件3G和第四发光元件3B在第一方向Dx上排列。
需要说明的是，在第二配置模式AP2中，可以调换第一发光元件3Ra和第二发光元件3Rb的配置，或者也可以调换第三发光元件3G和第四发光元件3B的配置。另外，也可以调换第一发光元件3Ra和第二发光元件3Rb的配置，并且也可以调换第三发光元件3G和第四发光元件3B的配置。即，第一发光元件3Ra和第二发光元件3Rb在第一方向Dx上排列，第二发光元件3Rb与第三发光元件3G或第四发光元件3B在第二方向Dy上排列。优选在与第二发光元件3Rb在第一方向Dx或第二方向上相邻的位置设置有波长接近的第一发光元件3Ra或第三发光元件3G。
图16C是表示一个像素组中的各发光元件的第三配置模式的俯视图。如图16C所示，在第三配置模式AP3中，第一发光元件3Ra和第四发光元件3B在第一方向Dx上排列。第一发光元件3Ra和第三发光元件3G在第二方向Dy上排列。第四发光元件3B和第二发光元件3Rb在第二方向Dy上排列。另外，第三发光元件3G和第二发光元件3Rb在第一方向Dx上排列。换言之，第一发光元件3Ra和第二发光元件3Rb在与第一方向Dx以及第二方向Dy中的任一个都交叉的倾斜方向上排列。
需要说明的是，在第三配置模式AP3中，可以调换第一发光元件3Ra和第二发光元件3Rb的配置，或者也可以调换第三发光元件3G和第四发光元件3B的配置。另外，也可以调换第一发光元件3Ra和第二发光元件3Rb的配置，并且也可以调换第三发光元件3G和第四发光元件3B的配置。即，第一发光元件3Ra与第三发光元件3G或第四发光元件3B中的一方在第一方向Dx上排列，第二发光元件3Rb与第三发光元件3G或第四发光元件3B中的一方在第二方向Dy上排列。
(第五变形例)
图17A至图17C是表示两个像素组中的各发光元件的配置模式的变形例的俯视图。在实施方式以及第四变形例中，记载了各发光元件的配置模式，但在配置成矩阵状的所有像素Pix为该配置的情况下，各第一发光元件3Ra、第二发光元件3Rb、第三发光元件3G、第四发光元件3B分别配置在一定的方向上。在这样的情况下，特别是如果容易成为第二发光元件3Rb那样的非点亮状态的像素在一个方向上排列，则有可能被视觉辨认为条纹不均。因此，在第五变形例中，配置各发光元件3的配置模式不同的两种像素Pix。由此，能够抑制被视觉辨认为条纹不均的情况。
图17A是表示第五变形例所涉及的两个像素组中的各发光元件的第四配置模式的俯视图。如图17A所示，在第四配置模式AP4中，在第一方向Dx上排列的两个第一像素组Pix1以及第二像素组Pix2的发光元件3的配置不同。图17A左侧的第一像素组Pix1是与图16A所示的第一配置模式AP1相同的发光元件3的配置，图17A右侧的第二像素组Pix2是调换了第一像素组Pix1的第一发光元件3Ra和第二发光元件3Rb的结构。这样，也可以针对多个像素Pix的每一个而使用不同的发光元件3的配置。
图17B是表示两个像素组中的各发光元件的第五配置模式的俯视图。如图17B所示，在第五配置模式AP5中，第一像素组Pix1以及第二像素组Pix2是与图16B所示的第二配置模式AP2相同的发光元件3的配置。图17B左侧的第一像素组Pix1是在图16B所示的第二配置模式AP2中，调换了第一发光元件3Ra和第二发光元件3Rb的配置，并且调换了第三发光元件3G和第四发光元件3B的配置的结构。图17B右侧的第二像素组Pix2是调换了第一像素组Pix1的第一发光元件3Ra和第二发光元件3Rb的配置的结构。
图17C是表示两个像素组中的各发光元件的第六配置模式的俯视图。如图17C所示，在第六配置模式AP6中，第一像素组Pix1以及第二像素组Pix2是与图16C所示的第三配置模式AP3相同的发光元件3的配置。图17C左侧的第一像素组Pix1是与图16C所示的第三配置模式AP3相同的发光元件3的配置。图17C右侧的第二像素组Pix2是调换了第一像素组Pix1的第一发光元件3Ra和第二发光元件3Rb的配置的结构。
(第六变形例)
图18是表示第六变形例所涉及的发光元件的剖视图。在显示装置1中，发光元件3并不限定于面朝上构造，也可以是发光元件3的下部与阳极电极23以及阴极电极22连接的所谓的面朝下构造。
如图18所示，发光元件3A在透光性基板31上依次层叠有缓冲器层32、n型包覆层33、发光层34、p型包覆层35、p型电极36。发光元件3A以透光性基板31成为上侧、p型电极36成为下侧的方式安装。另外，在n型包覆层33中，在与阴极电极22对置的面的一侧设置有从发光层34露出的区域。在该区域设置有n型电极38A。
p型电极36由对来自发光层的光进行反射的具有金属光泽的材料形成。p型电极36经由凸块39A与阳极电极23连接。n型电极38A经由凸块39B与阴极电极22连接。绝缘膜97覆盖阴极电极22以及阳极电极23，在绝缘膜97的开口部分，凸块39A、39B分别与阳极电极23以及阴极电极22连接。
在发光元件3A中，p型包覆层35与n型包覆层33不直接接合，而在其间导入有其他层(发光层34)。由此，能够使电子、空穴这样的载流子集中在发光层34中，能够高效地再结合(发光)。在本变形例中，在第一发光元件3Ra中，添加了铕(Eu)的氮化镓(GaN)也被用作发光层34。另外，在第二发光元件3Rb中，采用使由数个原子层构成的阱层和势垒层周期性地层叠而成的多重量子阱结构(MQW结构)作为发光层34。需要说明的是，第三发光元件3G以及第四发光元件3B可以与第一发光元件3Ra同样地具有单层的发光层34，也可以与第二发光元件3Rb同样地具有多层的发光层34。
以上，对本发明的优选实施方式进行了说明，但本发明并不限定于这样的实施方式。在实施方式中公开的内容仅是一例，在不脱离本发明的主旨的范围内能够进行各种变更。在不脱离本发明的主旨的范围内进行的适当的变更当然也属于本发明的技术范围。在不脱离上述的各实施方式以及各变形例的主旨的范围内，能够进行构成要素的各种省略、置换以及变更中的至少一个。
附图标记说明：
1…显示装置，2…阵列基板，3、3A…发光元件，3Ra…第一发光元件，3Rb…第二发光元件，3G…第三发光元件，3B…第四发光元件，12…驱动电路，21…基板，49Ra…第一像素，49Rb…第二像素，49G…第三像素，49B…第四像素，61、65、71、71A、75、79…半导体层，64、66、74、78…栅极电极，62、72…源极电极，67、73、77…漏极电极，61a…第一部分半导体层，210…驱动IC，91…第一绝缘膜，92…第二绝缘膜，93…第三绝缘膜，94…第四绝缘膜，100…信号处理电路，110…第一处理电路，115…存储器，120…第二处理电路，125…缓冲器，DRT…驱动晶体管，BCT…输出晶体管，IST…初始化晶体管，SST…像素选择晶体管，RST…复位晶体管，PVDD…阳极电源电位，PVSS…阴极电源电位，L1…阳极电源线，L2…影像信号线，L3…复位电源线，L4…初始化电源线，L5…复位控制信号线，L6…输出控制信号线，L7…像素控制信号线，L8…初始化控制信号线，L9…连接布线。

Claims (10)

1.一种显示装置，具有：
基板；
多个像素，设置于所述基板；
多个第一发光元件和多个第二发光元件，设置于多个所述像素的每一个；
射出绿色光的第三发光元件；以及
射出蓝色光的第四发光元件，
所述第一发光元件的发光层包含添加了铕(Eu)的氮化镓(GaN)，所述第二发光元件的发光层是氮化铟镓(InGaN)和氮化镓(GaN)层叠为多层的多重量子阱结构，
所述第一发光元件和所述第二发光元件在第一方向上排列，
所述第二发光元件与所述第三发光元件或所述第四发光元件在与所述第一方向交叉的第二方向上排列。
2.根据权利要求1所述的显示装置，其中，
所述第一发光元件射出第一红色光，
所述第二发光元件射出第二红色光，
所述第一红色光的光谱的半值宽度比所述第二红色光的光谱的半值宽度小。
3.根据权利要求1或2所述的显示装置，其中，
在所述像素的输入灰度值为第一阈值以下的情况下，所述第一发光元件点亮，
在所述像素的输入灰度值比所述第一阈值大且比大于所述第一阈值的第二阈值小的情况下，所述第一发光元件以及所述第二发光元件点亮。
4.根据权利要求3所述的显示装置，其中，
在所述像素的输入灰度值为所述第二阈值以上的情况下，所述第一发光元件点亮。
5.根据权利要求1或2所述的显示装置，
所述显示装置具有相邻排列的第一像素组以及第二像素组，所述第一像素组以及第二像素组均具有所述第一发光元件以及所述第二发光元件，
在基于所述第一像素组的输入灰度值运算出的供给到所述第二发光元件的驱动电流比阈值电流大的情况下，所述第一像素组的所述第二发光元件以比与输入灰度值对应的灰度值低的输出灰度值点亮，所述第二像素组的所述第二发光元件以比与输入灰度值对应的灰度值高的输出灰度值点亮。
6.一种显示装置，具有：
基板；
多个像素，设置于所述基板；
多个第一发光元件和多个第二发光元件，设置于多个所述像素的每一个；
射出绿色光的第三发光元件；以及
射出蓝色光的第四发光元件，
所述第一发光元件的发光层包含添加了铕(Eu)的氮化镓(GaN)，所述第二发光元件的发光层是氮化铟镓(InGaN)和氮化镓(GaN)层叠为多层的多重量子阱结构，
所述第一发光元件与所述第三发光元件和所述第四发光元件中的一者在第一方向上排列，
所述第二发光元件与所述第三发光元件和所述第四发光元件中的所述一者在与所述第一方向交叉的第二方向上排列。
7.根据权利要求6所述的显示装置，其中，
所述第一发光元件射出第一红色光，
所述第二发光元件射出第二红色光，
所述第一红色光的光谱的半值宽度比所述第二红色光的光谱的半值宽度小。
8.根据权利要求6或7所述的显示装置，其中，
在所述像素的输入灰度值为第一阈值以下的情况下，所述第一发光元件点亮，
在所述像素的输入灰度值比所述第一阈值大且比大于所述第一阈值的第二阈值小的情况下，所述第一发光元件以及所述第二发光元件点亮。
9.根据权利要求8所述的显示装置，其中，
在所述像素的输入灰度值为所述第二阈值以上的情况下，所述第一发光元件点亮。
10.根据权利要求6或7所述的显示装置，
所述显示装置具有相邻排列的第一像素组以及第二像素组，所述第一像素组以及第二像素组均具有所述第一发光元件以及所述第二发光元件，
在基于所述第一像素组的输入灰度值运算出的供给到所述第二发光元件的驱动电流比阈值电流大的情况下，所述第一像素组的所述第二发光元件以比与输入灰度值对应的灰度值低的输出灰度值点亮，所述第二像素组的所述第二发光元件以比与输入灰度值对应的灰度值高的输出灰度值点亮。
CN201980071079.8A 2018-11-02 2019-08-08 显示装置 Active CN112956036B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018207671 2018-11-02
JP2018-207671 2018-11-02
PCT/JP2019/031531 WO2020090183A1 (ja) 2018-11-02 2019-08-08 表示装置

Publications (2)

Publication Number Publication Date
CN112956036A CN112956036A (zh) 2021-06-11
CN112956036B true CN112956036B (zh) 2024-06-07

Family

ID=70464407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980071079.8A Active CN112956036B (zh) 2018-11-02 2019-08-08 显示装置

Country Status (5)

Country Link
US (1) US11811002B2 (zh)
JP (1) JP6987273B2 (zh)
CN (1) CN112956036B (zh)
TW (1) TWI808248B (zh)
WO (1) WO2020090183A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990212A (zh) * 2020-07-27 2022-01-28 北京芯海视界三维科技有限公司 发光模组及显示器件
WO2023039842A1 (en) * 2021-09-17 2023-03-23 Boe Technology Group Co., Ltd. Array substrate and display apparatus
CN114203109B (zh) * 2021-12-20 2022-12-13 长沙惠科光电有限公司 像素驱动电路及其补偿方法、显示面板
CN114898690A (zh) * 2022-01-24 2022-08-12 北京京东方技术开发有限公司 显示面板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201183A (zh) * 2010-03-26 2011-09-28 索尼公司 图像显示装置
JP2016181550A (ja) * 2015-03-23 2016-10-13 三菱化学株式会社 発光装置、照明装置及び画像表示装置
CN106098720A (zh) * 2016-06-20 2016-11-09 深圳市华星光电技术有限公司 微发光二极管显示器
KR20170014955A (ko) * 2015-07-31 2017-02-08 엘지전자 주식회사 디스플레이 장치
CN106816502A (zh) * 2017-04-12 2017-06-09 京东方科技集团股份有限公司 一种led芯片、led发光基板、显示装置及彩色显示控制方法
CN108074522A (zh) * 2016-11-08 2018-05-25 株式会社日本显示器 显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6513949B1 (en) * 1999-12-02 2003-02-04 Koninklijke Philips Electronics N.V. LED/phosphor-LED hybrid lighting systems
CN101589478B (zh) * 2006-09-08 2013-01-23 新加坡科技研究局 可调波长发光二极管
JP2009065137A (ja) * 2007-08-09 2009-03-26 Toshiba Lighting & Technology Corp 発光装置
US8415870B2 (en) * 2008-08-28 2013-04-09 Panasonic Corporation Semiconductor light emitting device and backlight source, backlight source system, display device and electronic device using the same
WO2010128643A1 (ja) 2009-05-07 2010-11-11 国立大学法人大阪大学 赤色発光半導体素子および赤色発光半導体素子の製造方法
JP5896454B2 (ja) * 2011-12-07 2016-03-30 国立大学法人大阪大学 赤色発光半導体素子とその製造方法
JP2015177019A (ja) * 2014-03-14 2015-10-05 シチズン電子株式会社 Ｌｅｄ発光装置
US10177195B2 (en) * 2016-09-30 2019-01-08 Intel Corporation Micro-LED displays
JP6760141B2 (ja) * 2017-03-07 2020-09-23 信越半導体株式会社 発光素子及びその製造方法
TWI621277B (zh) * 2017-03-08 2018-04-11 錼創科技股份有限公司 顯示裝置與磊晶晶圓
TWI640075B (zh) * 2017-10-31 2018-11-01 友達光電股份有限公司 像素發光裝置
US10586829B2 (en) * 2018-01-23 2020-03-10 Light Share, LLC Full-color monolithic micro-LED pixels

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201183A (zh) * 2010-03-26 2011-09-28 索尼公司 图像显示装置
JP2016181550A (ja) * 2015-03-23 2016-10-13 三菱化学株式会社 発光装置、照明装置及び画像表示装置
KR20170014955A (ko) * 2015-07-31 2017-02-08 엘지전자 주식회사 디스플레이 장치
CN106098720A (zh) * 2016-06-20 2016-11-09 深圳市华星光电技术有限公司 微发光二极管显示器
CN108074522A (zh) * 2016-11-08 2018-05-25 株式会社日本显示器 显示装置
CN106816502A (zh) * 2017-04-12 2017-06-09 京东方科技集团股份有限公司 一种led芯片、led发光基板、显示装置及彩色显示控制方法

Also Published As

Publication number Publication date
TWI808248B (zh) 2023-07-11
JPWO2020090183A1 (ja) 2021-09-24
US11811002B2 (en) 2023-11-07
JP6987273B2 (ja) 2021-12-22
CN112956036A (zh) 2021-06-11
US20210265530A1 (en) 2021-08-26
TW202018967A (zh) 2020-05-16
WO2020090183A1 (ja) 2020-05-07

Similar Documents

Publication Publication Date Title
CN112956036B (zh) 显示装置
TWI738058B (zh) 顯示裝置及陣列基板
US11362078B2 (en) Display device
TWI719570B (zh) 顯示裝置
US11410595B2 (en) Display device and driving method for display device
US20210167266A1 (en) Display device and array substrate
CN112419908A (zh) 显示装置和半导体器件
JP2021179571A (ja) 表示装置
US20220115475A1 (en) Display device and manufacturing method thereof
CN112166466B (zh) 显示装置
CN112489569B (zh) 显示装置及显示装置的制造方法
US20240258484A1 (en) Display Device and Method for Manufacturing the Same
WO2023281626A1 (ja) 表示装置
US20240194843A1 (en) Light emitting display device
US20220399320A1 (en) Display device
WO2021059783A1 (ja) 表示装置の補修方法及び表示装置
CN116130484A (zh) 阵列基板和包括阵列基板的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant