JP2003022052A

JP2003022052A - 発光素子の駆動回路及び画像表示装置

Info

Publication number: JP2003022052A
Application number: JP2001209255A
Authority: JP
Inventors: Yoshimitsu Tanaka; 義光田中; Hideharu Nakajima; 英晴中嶋
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-07-10
Filing date: 2001-07-10
Publication date: 2003-01-24

Abstract

(57)【要約】【課題】製造上のばらつきから均一な発光が難しい発
光素子であっても素子間のばらつきを有効に補正するよ
うな発光素子の駆動回路及び画像表示装置を提供するこ
とを目的とする。【解決手段】画像表示装置の発光素子の駆動回路は、
複数の発光素子間の発光波長のばらつきを該発光素子に
供給する電流を制御することで補正する発光波長補正手
段と、前記複数の発光素子間の輝度のばらつきを補正す
る発光輝度補正手段を有し、これらの各補正手段によっ
て波長のばらつきと輝度のばらつきの双方を微調整によ
って解決する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は発光ダイオードなど
の発光素子を駆動して所要の表示を可能とさせる発光素
子の駆動回路及び複数の発光素子をマトリクス状に配列
した画像表示装置に関する。

【０００２】

【従来の技術】画像を表示するためのディスプレイ装置
の１つとして、発光ダイオードをアレイ状に配列させた
構造の発光ダイオードアレイ型表示装置が知られてい
る。この発光ダイオードアレイ型表示装置は、一般に、
一画素を赤色発光ダイオード、緑色発光ダイオード及び
青色発光ダイオードの三色で構成し、このような各画素
を所定の間隔でマトリクス状に配列した上で、画像表示
を行うものである。

【０００３】各発光ダイオードは通常、化合物半導体層
を基板上に積層して多層構造を形成し、所要の電極を形
成することで構成される。各発光ダイオードの発光波長
や輝度は、当該発光ダイオードの各層の膜厚、組成比、
結晶性などに応じてばらつきが発生することがあり、多
数の画素からなる発光ダイオードアレイ型表示装置では
素子間のばらつきを低減することが画質を向上させる条
件の１つとされる。

【０００４】このような発光ダイオード間の素子のばら
つきを補正する装置として、例えば特開平９−２４４５
８１号公報にはLED（発光ダイオード）表示画面が白っ
ぽくなるのを補正すると共に輝度むらを生じさせないよ
うにしたフルカラーLED表示装置についての記載があ
り、その中で映像情報補正手段はフレームメモリに保存
されたRGBデジタル情報を入力し、テレビジョン映像系
でのγ係数を逆補正すると共にLED表示画面でのRGBデー
タ輝度特性が線形になるように補正する。具体的には、
RGBデジタル情報に対応させて、テレビジョン映像系で
のγ係数を逆補正する補正係数と、LED表示画面でのRGB
データ輝度特性が線形になるように補正する補正係数と
を輝度情報に乗算している。

【０００５】また、輝度に限らず、発光むらや色調むら
についての素子間のばらつきを補正する装置として、例
えば特開平７−２８４２７号公報に記載されるLED平面
ディスプレイが知られており、各素子毎の補正係数記憶
手段（ROM）から点灯すべき素子に対応した補正係数が
読み出され、その補正係数に基づく処理から各素子の発
光強度が可変に制御されるようになっている。このよう
な補正を行うことにより、各素子のばらつきが補正さ
れ、均一な発光を得ることができる。

【０００６】

【発明が解決しようとする課題】しかしながら、上述の
各公報に記載されるフルカラーLED表示装置やLED平面デ
ィスプレイでは、発光強度のばらつきを補正して発光む
ら、輝度むらを抑える構成となっており、製造上のばら
つきから各素子の発光波長がずれている場合などでは、
その有効な補正ができないでいる。

【０００７】これに対して特開２０００−１５５５４８
号公報に記載される表示装置においては、色度補正デー
タメモリに記憶された色度補正係数を利用して発光波長
（色度）のばらつきによって生ずる色むらを補正するよ
うに構成されているが、CIE色度図上での色の識別がし
にくい範囲で発光しているように見せかけて発光させる
ものであり、LEDの発光波長のばらつきを抑えるように
は機能するものの、本質的な発光波長自体を補正するよ
うには構成されていない。

【０００８】そこで、本発明は上述の技術的な課題に鑑
み、製造上のばらつきから均一な発光が難しい発光素子
であっても素子間のばらつきを有効に補正するような発
光素子の駆動回路、及び画像表示装置を提供することを
目的とする。

【０００９】

【課題を解決するための手段】本発明の発光素子の駆動
回路は、同時に駆動される複数の発光素子を駆動する発
光素子の駆動回路において、前記複数の発光素子間の発
光波長のばらつきを該発光素子に供給する電流を制御す
ることで補正する発光波長補正手段と、前記複数の発光
素子間の輝度のばらつきを補正する発光輝度補正手段を
有することを特徴とする。

【００１０】発光素子として発光ダイオードの如き半導
体発光素子を用いた場合、その発光素子に供給する電流
を変化させることで発光波長を微調整することができ
る。従って、本発明の発光素子の駆動回路の発光波長補
正手段によって発光素子に供給する電流を制御すること
で、発光波長の微調整が可能となり、素子間のばらつき
を補正した発光が各素子で行われる。発光輝度補正手段
は、素子間の輝度のばらつきを補正するものであり、例
えば時間軸方向での制御によって輝度のばらつきを補正
できるものである。

【００１１】本発明の画像表示装置は、複数の発光素子
がマトリクス状に配列され、三発色光に対応する画素毎
に前記発光素子間のばらつきを補正する駆動回路が配設
されることを特徴とする。この画像表示装置において
は、前記駆動回路は前記複数の発光素子間の発光波長の
ばらつきを該発光素子に供給する電流を制御することで
補正する発光波長補正手段と、前記複数の発光素子間の
輝度のばらつきを補正する発光輝度補正手段を有する構
成とすることが可能である。

【００１２】本発明の画像表示装置においては、各画素
ごとに素子間のばらつきを補正する駆動回路が設けられ
るため、例えば、素子に供給される電流量の微調整が画
素ごと更には素子ごとにも可能であり、駆動回路自体に
送られる信号はシリアル伝送のごとき、配線のパターン
の負担とならない伝送方法を選ぶことが可能となる。

【００１３】

【発明の実施の形態】本発明の実施の形態について、図
面を参照しながら説明する。本実施形態は、RGB（赤、
緑、青）の３色の発光を行う３種の発光ダイオードによ
って１画素を構成し、このような画素をマトリクス状に
配列した構造を有する画像表示装置に関する。

【００１４】図１は本実施形態の画像表示装置のブロッ
ク図である。画像表示装置１０は、マトリクス状に配列
される画素部１１を有する表示部１２と、各画素部１１
に電源を供給するための電源回路１５と、各画素内の発
光素子の補正データを格納する読み出し専用記憶装置１
４と、各画素部１１内の各発光素子に補正データを反映
したシリアル信号を供給するための信号処理回路１３と
からなる。

【００１５】各画素部１１は、それぞれ赤色発光ダイオ
ードの樹脂パッケージ１７R、緑色発光ダイオードの樹
脂パッケージ１７G、及び青色発光ダイオードの樹脂パ
ッケージ１７Bを並べた構成を有し、さらに駆動回路を
形成した素子としてアクティブ素子１６Ａが形成されて
いる。このような各樹脂パッケージ１７R、１７G、１７
Bは、例えば、素子形成基板上に密に形成した後、転写
などによって離間し、その離間後に所要の比較的融点が
高い材質の合成樹脂材で周囲を包み込むことで形成され
る。

【００１６】信号処理回路１３は、外部からの映像入力
信号Vinに基づき表示部１２の各画素を制御する信号を
出力するための回路である。この信号処理回路１３に
は、各画素内の発光素子の補正データを格納する読み出
し専用記憶装置（ROM）１４が接続されており、該読み
出し専用記憶装置（ROM）１４から読み出されたデータ
によって信号処理回路１３には輝度及び波長についての
補正が含まれた信号が信号処理回路１３から出力され
る。この信号処理回路１３からの出力信号は垂直方向の
各列ごとのデータ信号（DATA）、ラッチ回路のタイミン
グを与えるラッチ信号（LATCH）、及び回路動作のタイ
ミングを与えるクロック信号（CLOCK）とからなり、特
にデータ信号は垂直方向にシリアル伝送される。データ
信号の具体的な形式については、後述するが、波長のば
らつきを補正するデータと、輝度のばらつきを補正する
ためのデータとから構成される。波長のばらつきを補正
するデータは、発光ダイオードに供給される電流を微調
整するためのデータであり、輝度のばらつきを補正する
データは発光ダイオードに供給される電流の時間軸方向
で微調整するためのデータである。このような信号は表
示部１２の各画素部１１に供給され、各樹脂パッケージ
１７R、１７G、１７B内に保持された各発光ダイオード
を駆動するのに用いられる。

【００１７】電源回路１５は各画素部１１のアクティブ
素子１６Ａ、及び各樹脂パッケージ１７R、１７G、１７
B内の各発光ダイオードに電源電圧Vcc、ダイオード用電
圧V_L _ED、及び接地電圧GNDを与えるための回路である。
これらの電源電圧Vcc、ダイオード用電圧V_LED、及び接
地電圧GNDの各電圧は水平方向の配線によって供給され
ることになり、水平方向の一方向のみであるために配線
パターンは比較的に加工しやすい形状になる。

【００１８】図２は一画素の平面レイアウトである１画
素内には、赤、青、緑の３色それぞれの発光源となる発
光ダイオードを内包した赤色発光樹脂パッケージ１７
R、緑色発光樹脂パッケージ１７G、青色発光樹脂パッケ
ージ１７B、及びこれら発光ダイオードを駆動するため
の駆動トランジスタを有するアクティブ素子１６Ａが例
えば透明ガラス製のディスプレイ基板２５上に配置され
ている。各樹脂パッケージ１７R、１７G、１７Bが固定
される配列ピッチは、約２００μｍ程度であり、一画素
のサイズは約６００μｍ角程度である。また、ディスプ
レイ基板２５には、これら樹脂パッケージ１７R、１７
G、１７B内の各発光ダイオード及びアクティブ素子１６
Ａの配線を行うための配線パターンが予め形成されてい
る。配線パターンは、水平方向を長手方向とする電源電
圧（Vcc）線２６、ダイオード用電圧（V_LED）線２７、
及び接地電圧（GND）線２８と、垂直方向を長手方向と
するクロック（CLOCK）信号線２９、データ（DATA）信
号線３０、及びラッチ（LATCH）信号線３１とからな
り、赤色発光樹脂パッケージ１７R、緑色発光樹脂パッ
ケージ１７G、青色発光樹脂パッケージ１７B、及び各発
光ダイオードを駆動するための駆動トランジスタを有す
るアクティブ素子１６Ａは、これら配線パターンと接続
され、相互に電気的に接続されている。なお、データ信
号線３０は、データ入力側とデータ出力側に分けられて
おり、接続部分としては一方のみ図示している。

【００１９】ここで改めて各樹脂パッケージの構造を説
明すると、樹脂パッケージ３２は、その模式的な平面図
を図３に示すように、樹脂製のチップ３３のほぼ中央に
発光ダイオード３４が埋め込まれてなるものである。そ
の大きさは、例えば１６０μｍ角、厚さ約４０μｍ程度
である。また、チップ３３の表面には、各樹脂パッケー
ジに含まれる発光ダイオード３４に電流を流すための略
正方形の電極ランド３５ａ、３５ｂがチップ３３の中心
に対してほぼ点対称となる位置に設けられている。

【００２０】各樹脂パッケージは、上記の通りディスプ
レイ基板上に形成された配線パターンと接続されるが、
樹脂パッケージと配線パターンの接続状態の一例を図４
に示す。図４は、樹脂パッケージ３２と配線パターンの
接続状態を示す断面図であり、樹脂パッケージ３２や配
線パターン（ここでは電源電圧（Vcc）線２６、ダイオ
ード用電圧（V_LED）線２７）は、例えば透明樹脂製の絶
縁層３６、３７を介してディスプレイ基板２５上に積層
され、更に樹脂パッケージ３２は透明樹脂製の絶縁層３
８に被覆され、絶縁層３６、３７の間は他の絶縁層４３
が形成されている。また、絶縁層３６、３７、３８に対
して鉛直方向にビアホールを開け、ここに導電性物質を
充填して層間接続用配線３９、４０を形成するととも
に、これら層間接続用配線３９、４０と接続される引き
出し配線４１、４２を配することにより、樹脂パッケー
ジ３２の電極ランド３５ａはアクティブ素子１６Ａと、
電極ランド３５ｂはダイオード用電圧（V_LED）線２７と
それぞれ電気的に接続されている。

【００２１】図５は表示部の回路構成を示すブロック図
である。マトリクス状に画素部が配列されており、各画
素部の内部にはアクティブ素子５１と、該アクティブ素
子５１によって駆動される３つの発光ダイオード５２
R、５２G、５２Bがアクティブ素子５１に接続される。
アクティブ素子５１はシリコンチップなどからなる集積
回路であるが、アクティブ素子５１自体もパッケージ化
された後に転写されたものであっても良い。

【００２２】図５の横方向である水平方向には、前述の
ように、水平方向を長手方向とする電源電圧（Vcc）線
５３、ダイオード用電圧（V_LED）線５４、及び図示しな
い接地電圧（GND）線が延長されている。電源電圧線５
３はアクティブ素子５１に給電するための電圧線であ
り、ダイオード用電圧線５４は各発光ダイオード５２
R、５２G、５２Bに給電するための電圧線である。図５
のブロック図では水平方向の１ラインで共通の電源電圧
線５３とダイオード用電圧線５４が使用されているが、
水平２ラインでそれぞれ共通の電源電圧線５３とダイオ
ード用電圧線５４を交互に形成すれば、電源電圧線５３
とダイオード用電圧線５４の配線本数を約半分にするこ
とができる。

【００２３】図５の垂直方向では、クロック（CLOCK）
信号線５５、データ（DATA）信号線５６、及びラッチ
（LATCH）信号線５７がそれぞれ延長されるように形成
されており、それぞれの信号線はシリアル伝送されるよ
うに設定されている。すなわち、赤色発光ダイオード５
２R、緑色発光ダイオード５２G、青色発光ダイオード５
２Bのそれぞれは共通のデータ（DATA）信号線５６の信
号を用いて発光動作する。例えば、水平ラインの数を１
７１本とした場合では、１７１個の画素部が垂直方向に
並ぶことになる。

【００２４】発光ダイオードは、本実施形態において
は、例えばGaN系の発光ダイオードであり、サファイア
基板上にバッファ層を介して形成したｎ型GaN層と、InG
aNなどからなる活性層と、該活性層上に形成されたｐ型
GaN層などからなる積層構造を有している。ｎ型GaN層は
成長阻害膜を開口した窓からの選択成長によってピラミ
ッド形状に形成されるものであっても良く、特にS面を
傾斜面とするストライプ状や六角錐形状の成長層を有し
ていても良い。ここで簡単に、発光ダイオードに供給さ
れる電流Iとその発光波長λの関係について図６を参照
しながら説明する。

【００２５】一般に、発光ダイオードは化合物半導体膜
を積層することによって形成され、その膜厚、組成比、
不純物濃度、結晶性などの種々の要因によってその発光
波長がばらついたり、輝度がばらついたりする。そこで
本実施形態においては、波長のばらつきを補正すると共
に輝度のばらつきも補正するが、特に発光波長の素子間
のばらつきを補正するために、本実施形態の発光素子の
駆動回路では、発光ダイオードに供給する電流を制御す
ることで補正する。図６のように、順電流に対して波長
特性は必ずしも一定ではなく、順電流Iｆが増加するに
従って発光波長λが徐々に短波長側にシフトして行く。
従って、このような発光波長の電流依存性を利用するこ
とで、製造上の発光波長が短波長側にずれていた場合に
は、供給する電流を小さくすることで長波長側に戻すこ
とができ、同様に製造上の発光波長が長波長側にずれて
いた場合には、供給する電流を大きくすることで短波長
側に戻すことができる。

【００２６】図７は１個のアクティブ素子の具体的な回
路構成であり、複数のレジスタ回路６１と、複数のラッ
チ回路６２と、三発光色に対応した定電流部６３R、６
３G、６３Bと、各発光色ごとの比較器部６４R、６４G、
６４Bと、各比較器に参照用のデータを送るためのカウ
ンター回路６５と主な構成要素としている。

【００２７】複数のレジスタ回路６１は、それぞれ１ビ
ット分のデータを保持する回路であり、全部で４８個の
レジスタ回路６１が直列に接続された構成を有する。こ
の４８個のうち、入力側の１６個（ｂ００〜ｂ１５）が
青色発光ダイオード５２B用のレジスタ回路６１であ
り、出力側の１６個（ｇ００〜ｇ１５）が緑色発光ダイ
オード５２G用のレジスタ回路６１であり、これらの中
間に位置する１６個（ｒ００〜ｒ１５）が赤色発光ダイ
オード５２R用のレジスタ回路６１である。これらレジ
スタ回路６１は直列に接続されている。各レジスタ回路
６１にはクロック信号線５５が接続されていて、当該ク
ロック信号線５５を介して供給されるクロック信号（CL
OCK）に応じて直列接続された４８個のレジスタ回路６
１中をデータ信号線５６を介して供給されたデータ信号
（DATA）がシリアル伝送される。このような４８個のレ
ジスタ回路６１は、各画素部ごとにシフトレジスタを構
成し、垂直方向で隣接する画素部では直列に接続されて
いる。従って、例えば水平ライン数を１７１本とした場
合では、１７１個のシフトレジスタが直列接続された構
成となり、その間をデータがシリアル伝送されることに
なる。なお、青色発光ダイオード、赤色発光ダイオー
ド、緑色発光ダイオードの並べ方は任意であり、例えば
赤色発光ダイオード用の回路構成を画素の入力側や出力
側に配置しても良い。

【００２８】ラッチ回路６２は、前述のレジスタ回路６
１に対応して各レジスタ回路６１毎に設けられており、
各画素部ごとに４８個形成されている。ラッチ回路６２
は、対応するレジスタ回路６１の出力端子に当該ラッチ
回路６２の入力端子が接続され、ラッチ信号（LATCH）
の立ち上がり若しくは立下りのタイミングで各レジスタ
回路６１の出力レベルを保持し、その出力レベルを当該
ラッチ回路６２の出力データとして次段の定電流部６３
R、６３G、６３B及び比較器部６４R、６４G、６４Bに送
るように構成されている。

【００２９】定電流部６３R、６３G、６３Bは、赤色発
光ダイオード５２R、緑色発光ダイオード５２G、青色発
光ダイオード５２Bに電流を供給する回路であり、定電
流部６３R、６３G、６３Bが赤色発光ダイオード５２R、
緑色発光ダイオード５２G、青色発光ダイオード５２Bを
駆動する。定電流部６３Bは青色発光ダイオード用の波
長補正データとしてレジスタ回路６１のｂ１２〜ｂ１５
までの４ビットをラッチ回路６２を介して入力する。定
電流部６３Rは赤色発光ダイオード用の波長補正データ
としてレジスタ回路６１のｒ１２〜ｒ１５までの４ビッ
トをラッチ回路６２を介して入力する。定電流部６３G
は緑色発光ダイオード用の波長補正データとしてレジス
タ回路６１のｇ１２〜ｇ１５までの４ビットをラッチ回
路６２を介して入力する。特に、定電流部６３R、６３
G、６３Bは、それぞれ各発光ダイオードの波長のばらつ
きを補正するようにその供給する電流量を微調整するこ
とができる。従って、赤色発光ダイオード５２R、緑色
発光ダイオード５２G、青色発光ダイオード５２Bのそれ
ぞれが製造上のばらつきを伴っている場合でも、電流の
調整によって波長に関しばらつきを有効に補正すること
ができる。これら定電流部６３R、６３G、６３Bの具体
的な構造例については後述する。

【００３０】各発光色毎の比較器６４R、６４G、６４B
は、パルス幅変調（PWM）方式で送られてくる輝度信号
を読み出すための回路であり、当該比較器６４R、６４
G、６４Bの出力に基づき定電流部６３R、６３G、６３B
を時間軸方向でオンオフ制御することで、輝度制御を行
い且つその輝度の補正も行う。比較器６４Bは青色発光
ダイオード用の輝度データとしてレジスタ回路６１のｂ
００〜ｂ１１までの１２ビットをラッチ回路６２を介し
て入力する。比較器６４Rは赤色発光ダイオード用の輝
度データとしてレジスタ回路６１のｒ００〜ｒ１１まで
の１２ビットをラッチ回路６２を介して入力する。比較
器６４Gは緑色発光ダイオード用の輝度データとしてレ
ジスタ回路６１のｇ００〜ｇ１１までの１２ビットをラ
ッチ回路６２を介して入力する。比較器６４R、６４G、
６４Bは、参照用データとしてカウンター回路６５から
のデータも入力する。カウンター回路６５は各画素部で
１つ形成されており、カウンター回路６５の出力ｃ１〜
ｃ１２は、青色発光ダイオード用の比較器６４B、赤色
発光ダイオード用の比較器６４G、及び緑色発光ダイオ
ード用の比較器６４Gで共通に入力されて使用される。
ここでカウンター回路６５は、クロック信号（CLOCK）
とラッチ信号（LATCH）が入力するように構成されてお
り、ラッチ信号のパルス入力をトリガーして各比較器６
４R、６４G、６４Bに参照用データを送る。カウンター
回路６５のパラレル出力ｃ１〜ｃ１２を受けながら各発
光色毎の比較器６４R、６４G、６４Bはパルス幅変調（P
WM）されたデータに基づき定電流部６３R、６３G、６３
Bを時間軸方向でオンオフ制御する信号を対応する定電
流部６３R、６３G、６３Bに送る。

【００３１】図８は定電流部の回路構成を示す図であ
る。この定電流部は各色の定電流部６３R、６３G、６３
Bで共通の構成とされる。定電流部はｎｐｎバイポーラ
型のトランジスタ７３とｎｐｎバイポーラ型のトランジ
スタ７１とがベース共通接続とされてカレントミラー回
路を構成する。このためトランジスタ７３の電流量をト
ランジスタ７１に反映させて、発光ダイオードの駆動電
流を調整させることができる。トランジスタ７４はコレ
クタが端子８５を介して供給される電源電圧Vccとさ
れ、エミッタがカレントミラー回路を構成するトランジ
スタ７３、７１のベースに共通に接続され、トランジス
タ７４とトランジスタ７３、７１はダーリントン接続と
なる。

【００３２】カレントミラー回路構成するトランジスタ
７１は、そのコレクタが端子７９を介して発光ダイオー
ド５２R、５２G、５２Bの負極側に接続される。なお、
発光ダイオード５２R、５２G、５２Bの正極側にはダイ
オード用電圧V_LEDが供給される。この発光ダイオードの
駆動用トランジスタ７１のエミッタ側にはスイッチとし
て機能するトランジスタ７２がエミッタ接地で設けられ
ている。トランジスタ７２のベースには、抵抗９３を介
して接地されているが、抵抗９４及び端子８０を介して
比較器６４R、６４G、６４Bからの比較器出力が付与さ
れる。比較器６４R、６４G、６４Bからの出力は、パル
ス幅変調（PWM）されたデータに基づく出力であり、ト
ランジスタ７２をオンオフ制御することで駆動用トラン
ジスタ７１がオンオフ制御される。

【００３３】もう一方のカレントミラー回路構成するト
ランジスタ７３は、ベースがトランジスタ７１のべース
と共通接続され、エミッタは端子８６を介して接地電圧
GNDとされる。そして、このトランジスタ７３のコレク
タには、電源電圧Vccとの間で並列に４つのｐｎｐバイ
ポーラ型のトランジスタ７５、７６、７７、７８が接続
される。先ず、トランジスタ７５のベースには、レジス
タ回路６１及びラッチ回路６２で保持された各色で第１
３番目のビットデータであるｂ１２、ｒ１２、ｇ１２の
ビットのデータが入力する。トランジスタ７６のベース
には、レジスタ回路６１及びラッチ回路６２で保持され
た各色で第１４番目のビットデータであるｂ１３、ｒ１
３、ｇ１３のビットのデータが入力する。更にトランジ
スタ７７のベースには、レジスタ回路６１及びラッチ回
路６２で保持された各色で第１５番目のビットデータで
あるｂ１４、ｒ１４、ｇ１４のビットのデータが入力す
る。最後にトランジスタ７８のベースには、レジスタ回
路６１及びラッチ回路６２で保持された各色で第１６番
目のビットデータであるｂ１５、ｒ１５、ｇ１５のビッ
トのデータが入力する。

【００３４】これらの第１３〜第１６番目のビットに
は、波長を補正するためのデータが含まれており、例え
ば通常は４つのうちの２つのトランジスタをオン状態と
し、トランジスタ７４のベース側の電流経路も併用する
ことで作動させる。発光ダイオード５２R、５２G、５２
Bの発光波長を短波長にシフトさせる場合には通常の2個
のトランジスタをオンする状態よりは多くのすなわち３
個若しくは４個のトランジスタをオン状態とすること
で、トランジスタ７３を流れる電流を大きくし、カレン
トミラー動作するトランジスタ７１の電流も大きくして
該トランジスタ７１に接続される発光ダイオードを大き
な電流で駆動することで発光ダイオード５２R、５２G、
５２Bの発光波長を短波長にシフトさせる。逆に、発光
ダイオード５２R、５２G、５２Bの発光波長を長波長に
シフトさせる場合には通常の2個のトランジスタをオン
する状態よりは少ないすなわち０個若しくは１個のトラ
ンジスタをオン状態とすることで、トランジスタ７３を
流れる電流を抑え、カレントミラー動作するトランジス
タ７１の電流も小さくして該トランジスタ７１に接続さ
れる発光ダイオードを小さな電流で駆動することで発光
ダイオード５２R、５２G、５２Bの発光波長を長波長に
シフトさせる。並列に４つのｐｎｐバイポーラ型のトラ
ンジスタ７５、７６、７７、７８は、それぞれ同じ特性
のトランジスタとすることが可能であるが、異なる利得
のトランジスタを組み合わせたものであっても良い。ト
ランジスタ７５、７６、７７、７８の各ベースは抵抗９
０を介して電源電圧Vccに接続され且つ抵抗９１を介し
てレジスタ回路６１及びラッチ回路６２で保持された波
長補正データがビット毎にベースに入力する。

【００３５】このような回路構成の定電流部は、並列接
続されるトランジスタ７５、７６、７７、７８の切り替
えによってトランジスタ７３を流れる電流を制御でき、
従って、そのトランジスタ７３に対してカレントミラー
接続されるトランジスタ７１を流れる電流も制御できる
ことから、発光ダイオード５２R、５２G、５２Bの波長
を流れる駆動電流の調整によって微調整できることにな
る。また同時に、発光ダイオード５２R、５２G、５２B
の輝度調整も、トランジスタ７２をオンオフ制御するこ
とで駆動用トランジスタ７１がオンオフ制御されること
から、容易に行うことができ、トランジスタ７２を輝度
補正情報を含む比較器６４R、６４G、６４Bの出力で制
御することで発光ダイオード５２R、５２G、５２Bの輝
度調整を有効に行われる。

【００３６】図９はライン数を１７１本とした場合のデ
ータ信号（DATA）のシリアル伝送を説明するための図で
あり、図９中、横方向が時間軸方向とされる。図９の
（ｃ）が全体のタイミングチャートであり、（ｃ）の部
分には２フィールド分のデータブロックが図示されてい
る。（ｃ）の下側のパルス信号はラッチ信号（LATCH）
若しくはパルス幅変調（PMW）信号であり、８クロック
分のLで示すパルスのタイミングで、全画素部での輝度
信号の読み出しが行われる。このパルスLのタイミング
が発光周期と対応することになり、フリッカーを除去す
る目的で発光周期はNTSC方式で１２０Hｚ、PAL方式で１
００Hｚに設定される。

【００３７】図９の（ｂ）は１フィールド分のデータブ
ロックを示しており、全部で画素数が垂直方向に１７１
個であるため、データブロックの数はｙ０００からｙ１
７０の１７１個であり、これら１７１個のデータブロッ
クが図１の信号処理回路１３からシリアル伝送されるデ
ータ信号線を介して各画素部に供給される。各データブ
ロックは次に説明するように４８クロック分の長さを有
し、全部で１７１ブロックであるため、１フィールドは
８２０８クロックとなり、それが１／１２０秒、若しく
は１／１００秒のサイクルで繰り返される。

【００３８】図９の（ａ）は１ブロック内のデータを示
しており、１ブロックは４８クロックの長さである。１
ブロック内で最初の１６ビットは青色発光ダイオード用
のデータであり、ｂ００からｂ１１での１２ビットで輝
度信号がPMW方式で供給され、続く４ビットのｂ１２か
らｂ１５までが定電流補正の信号である。同様に、最初
の１６ビットに続く１６ビットは赤色発光ダイオード用
のデータであり、ｒ００からｒ１１での１２ビットで輝
度信号がPMW方式で供給され、続く４ビットのｒ１２か
らｒ１５までが定電流補正の信号である。更に最後の１
６ビットは緑色発光ダイオード用のデータであり、ｇ０
０からｇ１１での１２ビットで輝度信号がPMW方式で供
給され、続く４ビットのｇ１２からｇ１５までが定電流
補正の信号である。

【００３９】前述のように、４ビットの定電流補正の信
号ｂ１２〜ｂ１５、ｒ１２〜ｒ１５、ｇ１２〜ｇ１５
は、定電流部の並列接続されるトランジスタ７５〜７８
の制御に用いられ、発光ダイオード５２R、５２G、５２
Bの波長を流れる駆動電流の調整によって、発光ダイオ
ードの発光波長が微調整されることになる。更に、PMW
方式で供給される輝度信号は、時間軸方向の微調整デー
タを含んだ信号であり、この信号によって定電流部の駆
動トランジスタのオンオフ制御ができ、確実な輝度制御
が可能である。

【００４０】図１０は定電流部の変形例を示す回路図で
ある。図１０は、定電流部を構成するトランジスタを電
界効果型トランジスタとした場合の例を示す。図１０に
示すように、それぞれ抵抗１１９、１２０、１２１、１
２２がそれぞれドレインに接続された４つのｐチャンネ
ル電界効果型トランジスタ１０１、１０２、１０３、１
０４が並列接続するように設けられている。電界効果型
トランジスタ１０１のゲートには波長補正を行うための
ビットとして抵抗１１５を介してビットｂ１２、ｒ１
２、ｇ１２の信号が入力し、電界効果型トランジスタ１
０２のゲートには波長補正を行うためのビットとして抵
抗１１６を介してビットｂ１３、ｒ１３、ｇ１３の信号
が入力し、電界効果型トランジスタ１０３のゲートには
波長補正を行うためのビットとして抵抗１１７を介して
ビットｂ１４、ｒ１４、ｇ１４の信号が入力し、電界効
果型トランジスタ１０４のゲートには波長補正を行うた
めのビットとして抵抗１１８を介してビットｂ１５、ｒ
１５、ｇ１５の信号が入力する。なお、ｐチャンネル電
界効果型トランジスタ１０１、１０２、１０３、１０４
の各ゲートはそれぞれ抵抗１１１、１１２、１１３、１
１４を介して電源電圧Vccにも接続されている。

【００４１】ｎチャンネル電界効果型トランジスタ１０
６、１０７はカレントミラー回路を構成する。これら電
界効果型トランジスタ１０６、１０７の共通接続された
ゲートには、ドレインが電源電圧Vccとされたｎチャン
ネル電界効果型トランジスタ１０５のソースが接続さ
れ、該ｎチャンネル電界効果型トランジスタ１０５のゲ
ートは前記ｐチャンネル電界効果型トランジスタ１０
１、１０２、１０３、１０４のドレインに接続される。
カレントミラー回路の参照側となるｎチャンネル電界効
果型トランジスタ１０６のドレインは、前記ｐチャンネ
ル電界効果型トランジスタ１０１、１０２、１０３、１
０４のドレインに接続されると共に抵抗１２３を介して
電源電圧Vccに接続され、及び該ｎチャンネル電界効果
型トランジスタ１０５のゲートにも接続する。従って、
ｎチャンネル電界効果型トランジスタ１０６を流れる電
流は、前記ｐチャンネル電界効果型トランジスタ１０
１、１０２、１０３、１０４の内の波長補正用のビット
に対応した電流であり、この電界効果型トランジスタ１
０６にカレントミラー接続される電界効果型トランジス
タ１０７は、信号ｂ１２〜ｂ１５、ｒ１２〜ｒ１５、ｇ
１２〜ｇ１５に含まれる波長補正データに忠実な発光ダ
イオード１００用の駆動電流の修正を行うことができ
る。

【００４２】駆動トランジスタであるｎチャンネル電界
効果型トランジスタ１０７のソース側には、スイッチン
グ用のｎチャンネル電界効果型トランジスタ１０８が接
地電圧GNDとの間に接続される。電界効果型トランジス
タ１０８のゲートには、比較器の出力が入力されパルス
幅変調信号に応じた輝度信号の補正を含む制御が行われ
る。

【００４３】このように定電流部の回路構成をバイポー
ラ型ではなくMOS−FETのごとき電界効果型トランジスタ
にすることも可能であり、電界効果型トランジスタによ
って定電流部を構成した場合であっても波長の補正と輝
度の補正を行う発光ダイオードの制御が実現される。

【００４４】図１１は定電流部の更なる変形例であり、
デコーダー１３１に波長補正データとしての信号ｂ１２
〜ｂ１５、ｒ１２〜ｒ１５、ｇ１２〜ｇ１５が入力し、
このデコーダー１３１の出力は梯子状のスイッチ群SW１
〜SW１６に送られ、これらスイッチ群SW１〜SW１６の各
スイッチを選択的に閉開する。スイッチ群SW１〜SW１６
の各スイッチは電源電圧側に抵抗R１〜R１６を直列に接
続している。カレントミラー回路がベース共通接続され
たトランジスタ１３３、１３４によって構成され、ダー
リントン接続されるトランジスタ１３２も共通接続され
るベースに接続される。

【００４５】このカレントミラー回路では、梯子状のス
イッチ群SW１〜SW１６の選択的動作に応じた電流が参照
用のトランジスタ１３３を流れ、それと同じ駆動電流が
トランジスタ１３４を介して発光ダイオード１００を流
れる。駆動用トランジスタ１３４のエミッタ側にはスイ
ッチ用のバイポーラトランジスタ１３５が配され、この
トランジスタ１３５のベースには抵抗R１９を介して比
較器の出力すなわち輝度信号の補正を含む輝度信号が供
給される。なお、トランジスタ１３２、１３５のベース
は抵抗R１７、R１８を介して電源電圧Vccと接地電圧GND
がバイアスされる。

【００４６】このように定電流部の波長調整側の構成を
デコーダー１３１とスイッチ群SW１〜SW１６による構成
とすることもでき、このような回路構成であっても波長
の補正と輝度の補正を行う発光ダイオード１００の制御
が実現される。

【００４７】図１２は定電流部の更なる変形例であり、
図１１の定電流部と同様に、デコーダー１３１に波長補
正データとしての信号ｂ１２〜ｂ１５、ｒ１２〜ｒ１
５、ｇ１２〜ｇ１５が入力し、このデコーダー１３１の
出力は梯子状のスイッチ群SW１〜SW１６に送られ、これ
らスイッチ群SW１〜SW１６の各スイッチを選択的に閉開
する。スイッチ群SW１〜SW１６の各スイッチは電源電圧
側に抵抗R１〜R１６を直列に接続している。カレントミ
ラー回路がゲート共通接続された電界効果型トランジス
タ１４３、１４４によって構成され、ダーリントン接続
されるトランジスタ１４２も共通接続されるゲートに接
続される。

【００４８】このカレントミラー回路では、梯子状のス
イッチ群SW１〜SW１６の選択的動作に応じた電流が参照
用のトランジスタ１４３を流れ、それと同じ駆動電流が
トランジスタ１４４を介して発光ダイオード１００を流
れる。駆動用トランジスタ１４４のソース側にはスイッ
チ用のバイポーラトランジスタ１４５が配され、このト
ランジスタ１４５のゲートには抵抗R１９を介して比較
器の出力すなわち輝度信号の補正を含む輝度信号が供給
される。なお、トランジスタ１４２、１４５のゲートは
抵抗R１７、R１８を介して電源電圧Vccと接地電圧GNDが
バイアスされる。

【００４９】このように定電流部の波長調整側の構成を
デコーダー１３１とスイッチ群SW１〜SW１６による構成
とすることもでき、さらに電界効果型トランジスタを用
いた回路構成であっても波長の補正と輝度の補正を行う
発光ダイオード１００の制御が実現される。

【００５０】図１３乃至図１８はそれぞれカレントミラ
ー回路の変形例である。図１３乃至図１８においては、
発光ダイオードＤ１と波長補正データの入力部は可変抵
抗Ｒrefとして表されている。

【００５１】図１３の回路は、電源電圧Vccと接地電圧G
NDの間の直列に発光ダイオードD１、発光ダイオードの
駆動トランジスタ２０２、及び抵抗２０４が接続され、
カレントミラー回路の参照側構成としてトランジスタ２
０１と、該トランジスタ０１のエミッタと接地電圧GND
との間に接続される抵抗２０３とを有している。トラン
ジスタ２０１のベースはコレクタに接続されると共にト
ランジスタ２０２のベースに接続される。この回路で
は、波長調整用のビットに応じて可変抵抗Ｒrefの抵抗
を変えることで、駆動トランジスタ２０２を流れる電流
値を調整できる。

【００５２】図１４の回路は、図１３と同様の回路構成
であるが、エミッタ側の抵抗がない形で一対のトランジ
スタ２０５、２０６が設けられている。このような回路
構成においても、波長調整用のビットに応じて可変抵抗
Ｒrefの抵抗を変えることで、駆動トランジスタ２０６
を流れる電流値を調整できる。

【００５３】図１５の回路は、ベースが共通に接続され
る一対のトランジスタ２０８、２０９と、その共通接続
されるベースにエミッタが接続されるトランジスタ２０
７とを有する。トランジスタ２０７は一対のトランジス
タ２０８、２０９に対してダーリントン接続となり、電
流増幅率を高めるように機能する。

【００５４】図１６の回路は、図１５の回路構成を電界
効果型トランジスタで構成した例であり、ゲートが共通
に接続される一対のトランジスタ２１１、２１２と、そ
の共通接続されるゲートにドレインが接続されるトラン
ジスタ２１０とを有する。トランジスタ２１０は一対の
トランジスタ２１１、２１２に対してダーリントン接続
となり、電流増幅率を高めるように機能する。

【００５５】図１７の回路は、図１４の回路の電源電圧
Vccと接地電圧GNDとの関係を置き換え、接地電圧GND側
に発光ダイオードD1や可変抵抗Ｒrefを形成したもので
ある。エミッタ側の抵抗がない形で一対のトランジスタ
２１３、２１４が設けられるが、本例において形成され
るのはｐｎｐ型バイポーラトランジスタである。

【００５６】図１８の回路は、図１５の回路構成に、電
源電圧Vccと接地電圧GNDとの関係を置き換え、接地電圧
GND側に発光ダイオードD1や可変抵抗Ｒrefを形成したも
のである。ベースが共通に接続される一対のトランジス
タ２１５、２１６と、その共通接続されるベースにエミ
ッタが接続されるトランジスタ２１７とを有する。

【００５７】以上のような各種のカレントミラー回路に
よっても定電流部の駆動トランジスタ部分を構成するこ
とができ、波長の補正と輝度の補正を行う発光ダイオー
ドの制御が実現される。

【００５８】なお、上述の実施形態においては、データ
信号をシリアル伝送するものとして説明したが、パラレ
ル伝送にすることも可能であり、輝度信号についての変
調方式もパルス幅変調（PMW）信号に限らず、パルス周
波数変調信号、パルス位置変調信号、パルス数変調信
号、パルス符号変調信号、定差変調信号、又は差分パル
ス符号変調信号などの種々の信号を用いることができ
る。また、本実施形態では、表示装置を構成する素子を
発光ダイオードとしたが、レーザー素子やその他の発光
素子などを用いて表示装置を構成しても良い。また、本
実施形態では、発光素子のばらつきに関する情報がROM
に格納されて、表示のための信号ごとに信号処理回路か
らシリアル伝送されていくものとしているが、画素自体
に不揮発性記憶装置を設けて、その画素ごとに設けられ
た不揮発性記憶装置から波長や輝度に関する補正データ
を読み出すようにすることも可能である。また、本実施
形態ではデータ信号をシリアル伝送する方向を垂直方向
としているが、水平方向とすることも可能である。

【００５９】

【発明の効果】本発明の発光素子の駆動回路及び画像表
示装置によれば、発光素子を駆動する際に、発光波長の
補正情報を含んだ電流値での制御によって、発光素子の
駆動電流の微調整が可能であり、発光波長の均一化が可
能となる。また、同時に輝度信号についても時間軸方向
での微調整が可能であり、素子間のばらつきを有効に補
正できる。

【図面の簡単な説明】

【図１】本発明の画像表示装置の一実施形態を示すブロ
ック図である。

【図２】本発明の画像表示装置の一実施形態の画素部の
平面図である。

【図３】本発明の画像表示装置の一実施形態の発光ダイ
オードを内包する樹脂パッケージの平面図である。

【図４】本発明の画像表示装置の一実施形態の画素部の
断面図である。

【図５】本発明の画像表示装置の一実施形態の表示部の
ブロック回路図である。

【図６】発光ダイオードの順電流と発光波長の関係を示
す特性図である。

【図７】本発明の画像表示装置の一実施形態のアクティ
ブ素子の回路構成を示すブロック図である。

【図８】本発明の画像表示装置の一実施形態の定電流部
の構成を示す回路図である。

【図９】本発明の画像表示装置の一実施形態に供給され
る信号のフォーマットを示す図である。

【図１０】本発明の画像表示装置の一実施形態における
定電流部の変形例を示す回路図である。

【図１１】本発明の画像表示装置の一実施形態における
定電流部の他の変形例を示す回路図である。

【図１２】本発明の画像表示装置の一実施形態における
定電流部の更に他の変形例を示す回路図である。

【図１３】本発明の画像表示装置の一実施形態における
カレントミラー回路の変形例を示す回路図である。

【図１４】本発明の画像表示装置の一実施形態における
カレントミラー回路の他の変形例を示す回路図である。

【図１５】本発明の画像表示装置の一実施形態における
カレントミラー回路の更に他の変形例を示す回路図であ
る。

【図１６】本発明の画像表示装置の一実施形態における
カレントミラー回路のまた更に他の変形例を示す回路図
である。

【図１７】本発明の画像表示装置の一実施形態における
カレントミラー回路の他の変形例を示す回路図である。

【図１８】本発明の画像表示装置の一実施形態における
カレントミラー回路のまた更に他の変形例を示す回路図
である。

【符号の説明】

１０画像表示装置１１画素部１２表示部１３信号処理回路１４ ROM １５電源回路１６A、５１アクティブ素子１７R、１７G、１７B 樹脂パッケージ５２R、５２G、５２B 発光ダイオード６１レジスタ回路６２ラッチ回路６３R、６３G、６３B 定電流部６４R、６４G、６４B 比較器６５カウンター回路７１、７２、７３、７４、７５、７６、７７、７８ト
ランジスタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６４１Ｄ６４２６４２ＢＨ０１Ｌ 33/00 Ｈ０１Ｌ 33/00 ＪＦターム(参考） 5C080 AA07 BB05 CC03 DD05 EE28 FF11 HH14 JJ02 JJ03 JJ05 JJ06 5F041 AA10 BB06 BB13 BB22 BB26 BB27 BB33 FF06

Claims

【特許請求の範囲】

【請求項１】同時に駆動される複数の発光素子を駆動
する発光素子の駆動回路において、前記複数の発光素子
間の発光波長のばらつきを該発光素子に供給する電流を
制御することで補正する発光波長補正手段と、前記複数
の発光素子間の輝度のばらつきを補正する発光輝度補正
手段を有することを特徴とする発光素子の駆動回路。
【請求項２】前記発光波長補正手段は駆動される発光
素子毎に設けられたカレントミラー回路を有し、該カレ
ントミラー回路によって該発光素子を流れる電流を調整
することを特徴とする請求項１記載の発光素子の駆動回
路。
【請求項３】前記カレントミラー回路の参照側を流れ
る電流は、並列接続された複数の能動素子を流れる電流
の制御によって制御されることを特徴とする請求項２記
載の発光素子の駆動回路。
【請求項４】前記発光輝度補正手段は駆動される発光
素子に電流を供給する定電流回路を有し、該定電流回路
のスイッチング素子のオンオフを制御することを特徴と
する請求項１記載の発光素子の駆動回路。
【請求項５】前記発光輝度補正手段に供給される制御
信号はパルス変調信号であることを特徴とする請求項４
記載の発光素子の駆動回路。
【請求項６】前記パルス変調信号はパルス幅変調信
号、パルス周波数変調信号、パルス位置変調信号、パル
ス数変調信号、パルス符号変調信号、定差変調信号、又
は差分パルス符号変調信号のいずれかであることを特徴
とする請求項５記載の発光素子の駆動回路。
【請求項７】前記パルス変調信号は比較回路を用いて
読み出されるパルス幅変調信号であることを特徴とする
請求項５記載の発光素子の駆動回路。
【請求項８】前記発光素子は発光ダイオードであるこ
とを特徴とする請求項１記載の発光素子の駆動回路。
【請求項９】複数の発光素子がマトリクス状に配列さ
れ、三発色光に対応する画素毎に前記発光素子間のばら
つきを補正する駆動回路が配設されることを特徴とする
画像表示装置。
【請求項１０】前記駆動回路は前記複数の発光素子間
の発光波長のばらつきを該発光素子に供給する電流を制
御することで補正する発光波長補正手段と、前記複数の
発光素子間の輝度のばらつきを補正する発光輝度補正手
段を有することを特徴とする請求項９記載の画像表示装
置。
【請求項１１】前記駆動回路に供給される信号は前記
発光輝度補正手段に供給される輝度補正信号と、前記発
光波長補正手段に供給される定電流補正信号とからなる
ことを特徴とする請求項１０記載の画像表示装置。
【請求項１２】前記駆動回路に供給される信号は、行
方向若しくは列方向にシリアル伝送されることを特徴と
する請求項９記載の画像表示装置。
【請求項１３】前記駆動回路は各画素毎の１チップ構
成とされることを特徴とする請求項９記載の画像表示装
置。
【請求項１４】前記発光素子は樹脂パッケージに保持
されて装置基板上に転写されたものであることを特徴と
する請求項９記載の画像表示装置。
【請求項１５】前記駆動回路は各発光素子毎に配設さ
れることを特徴とする請求項９記載の画像表示装置。
【請求項１６】前記発光素子は発光ダイオードである
ことを特徴とする請求項９記載の画像表示装置。