KR20080025109A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20080025109A
KR20080025109A KR1020080018486A KR20080018486A KR20080025109A KR 20080025109 A KR20080025109 A KR 20080025109A KR 1020080018486 A KR1020080018486 A KR 1020080018486A KR 20080018486 A KR20080018486 A KR 20080018486A KR 20080025109 A KR20080025109 A KR 20080025109A
Authority
KR
South Korea
Prior art keywords
film
substrate
gas
reaction chamber
raw material
Prior art date
Application number
KR1020080018486A
Other languages
English (en)
Other versions
KR100838436B1 (ko
Inventor
마사유끼 아사이
히사시 노무라
사다요시 호리이
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002372910A external-priority patent/JP4090346B2/ja
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20080025109A publication Critical patent/KR20080025109A/ko
Application granted granted Critical
Publication of KR100838436B1 publication Critical patent/KR100838436B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 고속 어닐처리나 빈번한 클리닝 처리를 필요로 하지 않고, 불순물 함유량이 적은 비정질 박막을 기판상에 효율적으로 형성하기 위한 반도체 장치의 제조방법에 관한 것이다. 본 발명에 따른 반도체 장치의 제조방법은, 성막공정과 개질공정을 구비한다. 성막공정에서는, 성막원료 공급 유닛(9)으로부터의 성막가스를 샤워헤드(6)에 의해 반응실(1)내로 공급하여, 회전하는 기판(4)상에 산화하프늄막(HfO2 막)을 포함하는 비정질 박막을 형성한다. 개질공정에서는, 반응물 활성화 유닛(11)에서 생성된 라디칼을, 성막가스를 공급하는 것과 동일한 샤워헤드(6)로부터 공급하여, 성막공정에 있어서 형성한 막중의 불순물이 되는 특정원소를 제거한다. 제어장치(25)에 의해, 동일 반응실(1)내에서 상기 성막공정과 개질공정을 연속하여 복수회 반복하여 반도체 장치를 형성한다.
Figure P1020080018486
반도체 장치, 제조방법, 성막공정, 개질공정, 샤워헤드, 비정질 박막

Description

반도체 장치의 제조방법{Manufacturing method of semiconductor apparatus}
본 발명은 기판상에 박막을 형성하는 반도체 장치의 제조방법에 관한 것이다.
반도체 제조공정의 하나로 기판(실리콘 웨이퍼나 유리 등을 베이스로 하는 미세한 전기회로의 패턴이 형성된 피처리기판)의 표면에 소정의 성막처리를 실시하는 CVD(Chemical Vapor Deposition) 공정이 있다. 이것은 기밀한 반응실에 기판을 장진하고, 실내에 설치된 가열수단에 의해 기판을 가열하며, 성막가스를 기판상으로 도입하면서 화학반응을 일으키고, 기판상에 설치된 미세한 전기회로의 패턴상으로 박막을 균일하게 형성하는 것이다. 이와 같은 반응실에서는, 박막은 기판이외의 구조물에도 형성된다. 도 19에 나타내는 CVD장치에서는, 반응실(1)내에 샤워헤드(6)와 서셉터(2, suscepter)를 설치하고, 서셉터(2)상에 기판(4)을 올려놓고 있다. 성막가스는 샤웨헤드(6)에 접속된 원료공급관(5)을 통하여 반응실(1)내로 도입되고, 샤워헤드(6)에 설치된 다수의 홀(8)에 의해 기판(4)상으로 공급된다. 기판(4)상으로 공급된 가스는 배기관(7)을 통해 배기처리된다. 또한, 기판(4)은 서셉터(2)의 아래쪽에 설치된 히터(3)에 의해 가열된다.
이와 같은 CVD장치로 하여, 성막원료에 유기화학재료를 사용하여 비정질 HfO2막이나 비정질 Hf 실리케이트막(이하, 간단히 HfO막이라 칭함)을 형성하는 MOCVD(Metal Organic Chemical Vapor Deposition)장치나, ALD(Atomic Layer Deposition) 장치가 있다. 여기서, MOCVD장치에서 실시하는 CVD법과, ALD장치에서 실시하는 ALD법과의 차이는 다음과 같다. ADL법은 처리온도, 압력이 낮고, 막은 1원자층씩 형성한다. 이에 비해, CVD법은, ALD법보다도 처리온도, 압력은 높고, 막은 약 1/6 원자층∼십수 원자층씩 형성한다.
성막원료로서는,
Hf[OC(CH3)3]4 (이하, Hf-(OtBu)4 라 칭함),
Hf[OC(CH3)2CH2OCH3]4 (이하, Hf-(MMP)4 라 칭함),
단, MMP : 메틸메톡시프로폭시
Hf[O-Si-(CH3)3]4
등이 사용되고 있다.
이 중에서, 예를 들어 Hf-(OtBu)4, Hf-(MMP)4 등, 많은 유기재료는 상온상압에 있어서 액상이다. 이 때문에, 예를 들어 Hf-(MMP)4 는 가열하여 증기압에 의해 기체로 변환하여 이용되고 있다. 이와 같은 원료를 이용하여 상기 CVD법을 이용하여 예를 들어 기판온도 450℃이하에서 HfO막을 형성한다. 이 HfO막은 유기재료에 기인하는 CH, OH 등의 불순물이 수%로 다량으로 함유되어 있다. 그 결과, 물질의 전기적 성질을 나타내는 구분으로서는, 절연체를 확보하고자하는 의도에 반하여 반도체 또는 도체에 속하게 된다.
이와 같은 박막의 전기적 절연성, 및 그 안정성을 확보하기 위해, HfO막을 O2나 N2 분위기중에서 650℃∼800℃ 전후의 고속 어닐(anneal) 처리(이하, RTA[래피드 써멀 어닐링(rapid thermal annealing)]이라고 칭함)를 실시함으로써, C나 H를 이탈시켜 치밀화하고 안정한 절연체 박막으로 변환시키도록 하는 시도로, 종래부터 실시되고 있다. 여기서, RTA의 목적은 막중의 C, H 등의 불순물을 이탈시킴과 동시에, 치밀화하는 것이다. 치밀화는 결정화까지 시키지 않지만, 비정질 상태의 평균 원자간 거리를 줄이기 위해 실시한다.
도 20에, HfO막을 형성하는 종래방법에 있어서의 클러스터 장치구성을 나타낸다. 기판을 장치밖으로부터 로드록실(32)로 반입하고, 제1반응실(33)에서 RCA세정(과산화수소를 베이스로 한 전형적인 세청법) 등의 기판표면처리를 실시하고, 제2반응실(34)에서 상술한 종래상당의 방법에 의해 HfO막을 형성하고, 제3반응실(35)에서 RTA처리(불순물제거, 열 어닐처리)를 실시하며, 제4반응실(36)에서 전극(Poly-Si 박막 등)을 형성한다. 전극을 형성한 기판은 로드록실(32)에서 장치밖으로 반출된다. 상기 반입·반출은 기판반송실(30)에 설치된 기판반송 로봇(31)을 이용하여 실시한다.
제3반응실(35)에서는, RTA처리에 의해 HfO막으로부터 C, H를 이탈시키면, 그 표면상태는 평탄성을 잃은 요철의 표면상태로 변화한다는 문제가 생긴다. 또한 RTA 처리에 의해 HfO막은 부분적으로 쉽게 결정화되고, 그 결정입계를 통해 큰 전류가 쉽게 흐르며, 절연성이나 그 안정성이 오히려 손상된다는 문제가 생긴다. 이러한 문제는 절연물에 한정되지 않고 모든 유기화학 재료를 이용한 MOCVD법 또는 ALD법을 이용하여 박막퇴적방법에 공통한다.
또한, 제2반응실(34)에서는, 기판이외의 구조물에도 박막이 형성된다. 이것은 누적막이라고 부르고, 이 누적막에도 C, H가 다량으로 혼입되어 있다. 이 때문에, 처리한 기판 매수의 증가와 함께, 누적막으로부터 이탈하는 C, H량은 증가하고 기판상에 형성되는 HfO막에 포함되는 C, H 혼입량은 처리 기판 매수의 증가와 함께 서서히 증가하게 된다. 이 현상에 의해, 연속하여 생산되는 HfO막의 품질을 일정하게 하는 것이 상당히 어렵게 되고 있다. 이와 같은 우려되는 사상을 해결하기 위해, 셀프 클리닝(selfcleaning)에 의한 누적막의 제거처리를 빈번히 실시할 필요가 있고, 이것이 생산성을 저하시키는 요인이 되고 있다.
상술한 바와 같이, 비정질 박막을 형성하는 종래의 기술에서는, RTA처리에 의해 HfO막의 표면상태가 평탄성을 잃은 요철의 표면상태로 변화하기도 하고, HfO막이 부분적으로 결정화하여 결정입계가 발생하며, 절연성이나 그 안정성이 낮아지는 문제가 있었다.
또한, 연속하여 생산된 HfO막의 품질을 일정하게 하기 위해, C, H가 다량으로 혼입되는 누적막의 클리닝 처리를 빈번히 실시할 필요가 있고, 생산성이 저하된다는 문제가 있었다.
또한, HfO막에 관한 것은 아니지만 박막형성기술로서, Ta2O5 성막과 개질처리를 동일 반응실내에서 복수회 반복하는 방법(예를 들어, 특허문헌 1 참조), 고 유전율 산화막, 강유전체 산화막의 성막과, 산화분위기 가스를 이용하여 생성한 플라즈마를 이용한 열처리를 동일 반응실내에서 복수회 반복하는 방법(예를 들어, 특허문헌 2 참조), 금속막의 형성과 질화제 가스도입에 따른 금속질화물막 형성을 복수회 반복하는 방법(예를 들어, 특허문헌 3 참조)이 알려져 있다.
[특허문헌 1]
일본국 특개 제2002-50622호 공보
[특허문헌 2]
일본국 특개평 11-177057호 공보
[특허문헌 3]
일본국 특개평 11-217672호 공보
그러나, 상술한 특허문헌 1∼3에 기재된 종래기술을 이용하여, 금속산화막을 형성하고자 하여도, 성막공정시, 원료가스 이외에 산소원자를 포함하는 가스를 이용하여 금속산화막을 형성하기 때문에, 개질공정시 금속산화막중의 특정원소를 효과적으로 제거할 수 없고, 막의 개질이 충분하지 않았다.
또한, 성막가스와 반응물이 다른 공급구로부터 공급되기 때문에, 공급구의 내부에 부착된 이물이 기판상으로 떨어지는 것을 막을 수 없고, 또한 클리닝하여도 공급구 내부에 흡착되어 있는 부생성물이나 클리닝 가스의 제거가 충분하지 않았다.
또한, 하나의 장치에서 박막을 형성하는 어닐을 실시한 후, 하나의 장치에서 기판을 꺼내어 다른 장치에서 전극을 형성하면, 쓰루풋(throughput)이 저하된다는 문제가 있었다.
본 발명의 과제는 상술한 종래기술의 문제점을 해소하여, 개질공정시, 금속산화막중의 특정원소를 유효하게 제거하는 것이 가능한 반도체 장치의 제조방법을 제공하는데 있다. 또한, 본 발명의 과제는 공급구의 내부에 부착한 이물이 기판상으로 떨어지는 것을 억제할 수 있고, 클리닝에 의해 공급구 내부에 흡착되고 있는 부생성물이나 클리닝 가스를 제거할 수 있는 반도체 장치의 제조방법을 제공하는데 있다. 또한, 본 발명의 과제는 Hf를 포함하는 막중의 특정원소를 빠르게 제거할 수 있는 반도체 장치의 제조방법을 제공하는데 있다. 더욱 본 발명의 과제는 쓰루풋을 향상시킬 수 있는 반도체 장치의 제조방법을 제공하는데 있다.
제1의 발명은, 산소원자와 금속원자를 포함하는 원료를 기화한 원료가스를 이용하고, 상기 원료 가스이외에는 산소원자를 포함하는 가스를 이용하는 일없이 기판상에 금속산화막을 형성하는 성막공정; 및 상기 원료가스와는 다른 반응물을 이용하여 성막공정에 있어서 형성한 금속산화막의 개질을 실시하는 개질공정;을 연속하여 복수회 반복하는 것을 특징으로 하는 반도체 장치의 제조방법이다. 성막공정에서, 원료가스 이외에는 산소원자를 포함하는 가스를 이용하는 일없이 기판상에 금속산화막을 형성하기 때문에, 막중에 특정원소가 쉽게 포함되는 산소원자와 금속원자를 포함하는 원료를 기화한 원료가스를 이용하여도, 막중의 특정원소를 유효하게 제거하여 막을 쉽게 개질할 수 있다. 또한, 성막공정과 개질공정을 연속하여 실시하기 때문에, 성막공정에 있어서 형성한 막중의 특정원소를 빠르게 제거하여 막을 개질할 수 있다. 또한, 성막공정과 개질공정을 연속하여 복수회 반복하기 때문에, 용이하게 소정의 막두께의 막을 형성할 수 있음과 동시에, 한번에 소정의 막두께의 막을 형성하기 때문에 개질공정을 실시하는 경우에 비해, 형성한 막중의 특정원소의 제거량을 증가시켜 막을 충분히 개질할 수 있다.
제2의 발명은, 제1의 발명에 있어서, 상기 성막공정과 개질공정은 동일 반응실내에서 실시되는 것을 특징으로 하는 반도체 장치의 제조방법이다. 성막공정과 개질공정이 동일 반응실내에서 실시되면, 공정간에서 기판의 온도가 내려가는 일이 없기 때문에, 다시 기판을 처리하기 위한 승온시간이 불필요해지고, 기판의 승온시 간을 절약할 수 있어, 처리효율이 좋다. 또한, 동일 반응실내에서 기판이 머무르기 때문에, 성막표면이 오염되기 어려워진다.
제3의 발명은, 제1의 발명에 있어서, 상기 금속원자라는 것은 Hf이고, 상기 금속산화막이라는 것은 Hf를 포함하는 막인 것을 특징으로 하는 반도체 장치의 제조방법이다. 원료에 금속원자를 포함하는 원료를 이용하는 경우, 통상 산소가스 등의 산소원자를 포함하는 가스도 함께 이용되지만, 특히 금속원자가 Hf이며, 금속산화막이 Hf를 포함하는 막인 경우, 산소원자를 포함하는 가스는 이용하지 않는 편이 막중의 특정원소를 유효하게 제거하여 막을 개질할 수 있다.
제4의 발명은, 제1의 발명에 있어서, 상기 원료라는 것은 Hf[OC(CH3)2CH2OCH3]4이고, 상기 금속산화막이라는 것은 Hf를 포함하는 막인 것을 특징으로 하는 반도체 장치의 제조방법이다. 원료에 유기원료를 이용한 경우, 통상 산소원자를 포함하는 가스도 함께 이용되지만, 특히 Hf[OC(CH3)2CH2OCH3]4를 이용하는 경우, 산소원자를 포함하는 가스는 이용하지 않는 편이 C, H등의 특정원소(불순물)의 혼입량을 적게 할 수 있다.
제5의 발명은, 제1의 발명에 있어서, 상기 금속원자라는 것은 Hf이고 상기 금속산화막이라는 것은 Hf를 포함하는 막이며, 1회의 성막공정에서 형성된 금속산화막의 막두께가 0.5Å∼30Å인 것을 특징으로 하는 반도체 장치의 제조방법이다. 1회의 성막공정에서 형성하는 Hf 포함하는 막의 막두께가 0.5Å∼30Å(1/6 원자층∼10원자층)이면, 불순물이 포함되어 있어도 결정화하기 어려운 상태를 유지할 수 있고, 이 상태에서 개질처리를 실시하는 것에 의해 불순물을 제거하여 막을 쉽게 개질할 수 있다.
제6의 발명은, 제2의 발명에 있어서, 상기 성막공정에서 기판에 공급하는 원료가스와, 개질공정에서 기판에 공급하는 반응물을 동일한 공급로로부터 공급하는 것을 특징으로 하는 반도체 장치의 제조방법이다. 성막공정에서 기판에 공급하는 원료가스와, 개질공정에서 기판에 공급하는 공급물을 동일한 공급구로부터 공급하면, 공급구의 내부에 부착된 이물을 금속산화막으로 덮어서 퇴적시킬 수 있고, 이물이 기판상으로 떨어지는 것을 억제할 수 있다. 또한, 반응실을 클리닝 가스로 클리닝한 경우, 공급구 내부에 흡착되어 있는 부생성물이나 클리닝 가스의 제거를 실시할 수 있다.
제7의 발명은, 제2의 발명에 있어서, 상기 성막공정에서 기판에 공급하는 원료가스와, 개질공정에서 기판에 공급하는 반응물은 각각 다른 공급구로부터 공급함과 동시에 성막공정에서 원료가스용의 공급구로부터 기판에 원료가스를 공급할 때는 반응물용의 공급구에 비반응성 가스를 공급하고, 개질공정에서 반응물용의 공급구로부터 기판에 반응물을 공급할 때는 원료가스용의 공급구에 비반응성 가스를 공급하는 것을 특징으로 하는 반도체 장치의 제조방법이다. 이와 같이, 원료가스와 반응물을 별도의 공급구로부터 공급하고, 각 공정에서 서로 관여하지 않는 공급구로부터 불활성가스 등의 비반응성 가스를 공급하도록 하여도, 더욱 공급구의 내부로의 누적막형성을 억제할 수 있다.
제8의 발명은, 제2의 발명에 있어서, 성막공정에서 기판에 원료가스를 공급 할 때는, 개질공정에서 사용하는 반응물은 그 공급을 정지시키는 일 없이 반응실을 바이패스하도록 배기해 두고, 개질공정에서 기판에 반응물을 공급할 때는 성막공정에서 사용하는 원료가스는 그 공급을 정지시키는 일 없이 반응실을 바이패스하도록 배기하고 있는 것을 특징으로 하는 반도체 장치의 제조방법이다. 이와 같이, 성막공정에서의 반응물, 개질공정에서의 성막가스의 공급을 각각 정지시키지 않고, 반응실을 바이패스하도록 흘려두면, 흐름을 변환하는 것만으로, 바로 성막가스 또는 반응물을 기판에 공급할 수 있다. 따라서, 쓰루풋을 향상시킬 수 있다.
제9의 발명은, 제2의 발명에 있어서, 성막공정에서 반응실내를 배기하는 배기라인과, 개질공정에서 반응실내를 배기하는 배기라인에는 양공정 공용으로 사용되는 트랩(trap)이 설치되는 것을 특징으로 하는 반도체 장치의 제조방법이다. 배기라인에 트랩이 설치되기 때문에, 배기라인에 연결되는 배기펌프나 제해(除害)장치로의 원료유입을 적게 할 수 있고, 장치의 유지보수 사이클을 연장할 수 있다. 또한, 트랩을 양공정에서 공용하여 사용하기 때문에, 유지보수가 간단해진다.
제10의 발명은, 제2의 발명에 있어서, 더욱 반응실내에 부착된 막을 플라즈마에 의해 활성화시킨 클리닝 가스를 이용하여 제거하는 클리닝 공정을 갖고, 개질공정에서 사용하는 반응물은 플라즈마에 의해 활성화시킨 가스이며, 개질공정에서 가스를 활성화시키기 위해서 사용하는 플라즈마원과 클리닝 공정에서 클리닝 가스를 활성화시키기 위해서 이용되는 플라즈마원이 공용인 것을 특징으로 하는 반도체 장치의 제조방법이다. 반응물 활성화용과 클리닝 가스 활성화용의 플라즈마원이 공용이기 때문에, 플라즈마원의 관리가 용이해지고, 반도체 장치를 싼값으로 제조할 수 있다.
제11의 발명은, 제1의 발명에 있어서, 상기 반응물이라는 것은 산소원자를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법이다. 반응물이 산소원자를 포함하면, 금속산화막 형성직후에 특정원소의 개질공정을 효율적으로 실시할 수 있다.
제12의 발명은, 제1의 발명에 있어서, 상기 반응물이라는 것은 산소원자를 포함하는 가스를 플라즈마에 의해 활성화한 가스를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법이다. 반응물이 산소원자를 포함하는 가스를 플라즈마에 의해 활성화한 가스이면, 금속산화막 형성직후에 특정원소의 개질공정을 보다 효율적으로 실시할 수 있다.
제13의 발명은, 제1의 발명에 있어서, 상기 성막공정 및/또는 개질공정은 기판을 회전시키면서 실시하는 것을 특징으로 하는 반도체 장치의 제조방법이다. 기판을 회전시키면서 실시하기 때문에, 막중의 특정원소를 재빠르고 균일하게 제거하여 막을 개질할 수 있다.
제14의 발명은, 제2의 발명에 있어서, 성막공정과 개질공정을 반복하는 것으로 기판상에 금속산화막을 형성한 후, 기판을 대기에 노출시키는 일없이 반응실로부터 반송실을 통해 다른 반응실로 반송하는 공정과, 다른 반응실내에서 기판상에 형성된 금속산화막상에 전극을 형성하는 공정을 갖고, 금속산화막의 형성후, 전극형성공정과는 별도의 공정으로서 어닐공정을 실시하는 일없이 전극을 형성함과 동시에, 금속산화막의 형성으로부터 전극형성까지를 동일장치내에서 실시하는 것을 특징으로 하는 반도체 장치의 제조방법이다. 금속산화막의 형성으로부터 전극형성까지를 동일장치에서 실시하기 때문에, 전극형성을 다른 장치에서 실시하는 경우와 비교하여, 기판의 승온시간을 절약할 수 있다. 또한, 막의 표면을 세정한 상태대로 전극을 형성할 수 있다. 또한, 전극형성시에 실시하는 열어닐로 금속산화막이 치밀화되기 때문에 막이 오염되기 어려워진다.
제15의 발명은, 기판상에 성막가스를 공급하여 박막을 형성하는 성막공정과, 상기 성막가스와는 다른 반응물을 공급하여 성막공정에 있어서 형성한 박막의 개질을 실시하는 개질공정을 동일 반응실내에서 연속하여 복수회 반복하는 반도체 장치의 제조방법에 있어서, 상기 성막공정에서 기판에 공급하는 성막가스와, 개질공정에서 기판에 공급하는 반응물을 동일한 공급구로부터 공급하는 것을 특징으로 한다. 성막공정과 개질공정을 연속하여 실시하기 때문에, 성막공정에 있어서 형성한 막중의 특정원소를 빠르게 제거하여 막을 개질할 수 있다. 또한, 성막공정과 개질공정을 연속하여 복수회 반복하기 때문에, 용이하게 소정의 막두께의 막을 형성할 수 있음과 동시에, 한번에 소정의 막두께의 막을 형성하고 나서 개질공정을 실시하는 경우와 비교하여, 형성한 막중의 특정원소의 제거량을 증가하여 막을 개질할 수 있다. 또한, 성막공정에서 기판에 공급하는 원료가스와, 개질공정에서 기판에 공급하는 반응물을 동일한 공급구로부터 공급하면, 공급구의 내부에 부착된 이물을 박막으로 덮어 퇴적할 수 있고, 이물이 기판상으로 떨어지는 것을 억제할 수 있다. 또한 반응실을 클리닝 가스로 클리닝한 경우, 공급구내부에 흡착되어 있는 부생성물이나 클리닝 가스의 제거를 실시할 수 있다.
제16의 발명은, Hf를 포함하는 원료를 기화한 원료가스를 이용하여 기판상에 Hf를 포함하는 막을 형성하는 성막공정과, 상기 원료가스와는 다른 반응물을 이용하여 성막공정에 있어서 형성한 Hf를 포함하는 막의 개질을 실시하는 개질공정,을 연속하여 복수회 반복하는 것을 특징으로 하는 반도체 장치의 제조방법이다. 성막공정과 개질공정을 연속하여 실시하기 때문에, 성막공정에 있어서 형성한 Hf를 포함하는 막중의 특정원소를 빠르게 제거하여 막을 개질시킬 수 있다. 또한, 성막공정과 개질공정을 연속하여 복수회 반복하기 때문에, 용이하게 소정의 막두께의 Hf를 포함하는 막을 형성할 수 있음과 동시에, 한번에 소정의 막두께의 Hf를 포함하는 막을 형성하고나서 개질공정을 실시하는 경우에 비해, 형성한 막중의 특정원소의 제거량을 증가하여 Hf를 포함하는 막을 개질할 수 있다.
제17의 발명은, 제16발명에 있어서, 1회의 성막공정에서 형성하는 Hf를 포함하는 막의 막두께가 0.5Å∼30Å인 것을 특징으로 하는 반도체 장치의 제조방법이다. 1회의 성막공정에서 형성하는 Hf를 포함하는 막의 막두께가 0.5Å∼30Å, 즉 1/6 원자층∼10원자층이면, 불순물이라도 결정화하기 어려운 상태를 유지할 수 있고, 이 상태에서 개질처리를 실시함으로써 불순물을 제거하여 막을 개질하기 쉽게 할 수 있다.
제18의 발명은, 기판상에 성막가스를 공급하여 박막을 형성하는 성막공정과, 상기 성막가스와는 다른 반응물을 공급하여 성막공정에 있어서 형성한 박막의 개질을 실시하는 개질공정을 동일 반응실내에서 연속하여 복수회 반복하는 것에 의해 기판상에 박막을 형성한 후, 기판을 대기에 노출시키는 일없이 반응실로부터 반송 실을 통해 다른 반응실로 반송하는 공정과, 다른 반응실내에서 기판상에 형성된 박막상에 전극을 형성하는 공정을 갖고, 박막의 형성후, 전극형성공정과는 다른 공정으로서 어닐 공정을 실시하는 일없이 전극을 형성함과 동시에 박막의 형성으로부터 전극형성까지를 동일 장치내에서 실시하는 것을 특징으로 하는 반도체 장치의 제조방법이다. 박막의 형성으로부터 박막의 개질, 전극형성까지를 동일한 장치내에서 실시하기 때문에, 박막의 개질이나 전극형성을 다른 장치에서 실시하는 경우와 비교하여, 기판의 승온시간을 절약할 수 있다. 또한 막중의 특정원소를 빠르게 제거하여 막을 개질할 수 있고, 박막의 표면을 세정한 상태대로 전극형성할 수 있다. 또한, 전극형성시에 실시하는 열 어닐로 박막이 치밀화되기 때문에, 박막이 오염되기 어려워진다.
제19의 발명은, 기판을 처리하는 반응실과, 상기 반응실내에 산소원자와 금속원자를 포함하는 원료를 기화한 원료가스를 공급하는 제1공급구와, 상기 반응실내에서 상기 가스와는 다른 반응물을 공급하는 제2공급구와, 상기 반응실내를 배기하는 배기구를 구비하고, 상기 반응실내에서 상기 원료가스이외에는 산소원자를 포함하는 가스를 이용하는 일없이 상기 기판상에 금속산화막을 형성하는 성막공정과, 상기 원료가스와는 다른 반응물을 이용하여 상기 성막공정에 있어서 형성한 상기 금속산화막의 개질을 실시하는 개질공정을 연속하여 복수회 반복하도록 제어하는 제어장치를 갖는 기판처리장치이다. 성막공정과 개질공정을 연속하여 복수회 반복하도록 제어하는 제어수단을 가짐으로써, 상술한 반도체 장치의 제조방법을 용이하게 실시할 수 있다.
상술한 제1의 발명∼제2의 발명, 제6의 발명∼제15의 발명, 제18, 제19의 발명에서는, 성막공정에서 형성되는 막은 Hf를 포함하는 막에 한정되지 않지만, 제3의 발명∼제5의 발명, 제16의 발명∼제17의 발명에서는, 성막공정에서 형성되는 막은 Hf를 포함하는 막에 한정된다. Hf를 포함하는 막의 예로서, HfO2, HfON, HfSiO, HfSiON, HfAlO, HfAlON 등이 있다. 또한, Hf를 포함하는 막이외의 막의 예로서는, 하기의 것이 있다.
PET(Ta(OC2H5)5)를 이용한 TaO막 (산화탄탈막)
Zr·(MMP)4를 이용한 ZrO막 (산화지르코늄막)
Al·(MMP)3를 이용한 AlO막 (산화알루미늄막)
Zr·(MMP)4와 Si·(MMP)4를 이용한 ZrSiO막 (산화 Zr 실리케이트막)이나 ZrSiON막(산질화 Zr 실리케이트막)
Zr·(MMP)4와 Al·(MMP)3를 이용한 ZrAlO막이나 ZrAlON막
Ti·(MMP)4를 이용한 TiO막 (산화티탄막)
Ti·(MMP)4와 Si·(MMP)4를 이용한 TiSiO이나 TiSiON막
Ti·(MMP)4와 Al·(MMP)3를 이용한 TiAlO막이나 TiAlON막
본 발명에 따르면, 성막공정시, 산소원자를 포함하는 가스를 이용하는 일없 이 금속산화막을 형성하기 때문에, 개질공정시, 금속산화막중의 특정원소를 유효하게 제거하여 막을 개질하기 쉽게 할 수 있다.
또한, 성막가스와 반응물을 동일한 공급구로부터 공급하기 때문에, 공급구의 내부에 부착한 이물을 박막으로 덮어서, 이물이 기판상으로 떨어지는 것을 억제할 수 있고, 클리닝하는 것으로 공급구 내부에 흡착되어 있는 부생성물이나 클리닝 가스의 제거를 실시할 수 있다.
또한, 특히 Hf를 포함하는 막의 형성과, 반응물을 이용한 막의 개질을 연속하여 실시하면, 성막공정에 있어서 형성한 Hf를 포함하는 막중의 특정원소를 빠르게 제거하여 막을 개질할 수 있다. 이 경우에 있어서, 1회에 형성하는 Hf를 포함하는 막의 막두께를 0.5Å∼30Å(1/6원자층∼10원자층)으로 하면, 결정화하기 어려운 상태에서 개질처리를 실시할 수 있고, 불순물을 유효하게 제거하여 막을 개질할 수 있다.
또한, 박막의 형성후, 전극형성 공정과는 별도의 공정으로서 어닐 공정을 실시하는 일없이 전극을 형성함과 동시에 박막의 형성으로부터 전극형성까지를 동일 장치내에서 실시하면, 쓰루풋을 향상시킬 수 있다.
이하에, 본 발명의 실시형태를 설명한다. 실시형태에서는, CVD법, 보다 구체적으로는 MOCVD법을 사용하여, HfO막 중 특히 비정질 상태의 HfO2막(이하, 간단히 HfO2막이라 칭함)을 형성하는 경우에 관하여 설명한다.
도 1은 실시형태에 관한 기판처리장치인 매엽식 CVD장치의 일예를 나타내는 개략도이다. 종래의 반응실(1)(도 19)에 비해, 플라즈마원이 되는 반응물 활성화 유닛(11), 기판회전 유닛(12), 불활성가스 공급유닛(10), 바이패스관(14)을 주로 추가하고 있다.
도 1에 나타난 바와 같이, 반응실(1)내에서, 상부개구가 서셉터(2)에 의해 덮힌 중공의 히터 유닛(18)이 설치된다. 히터 유닛(18)의 내부에는 히터(3)가 설치되고, 히터(3)에 의해 서셉터(2)상에 놓이는 기판(4)을 가열하도록 되어 있다. 서셉터(2)상에 놓이는 기판(4)은 예를 들어 반도체 실리콘 웨이퍼, 유리 등이 있다.
반응실(1)외에 기판회전 유닛(12)이 설치되고, 기판회전 유닛(12)에 의해 반응실(1)내의 히터 유닛(18)을 회전시켜, 서셉터(2)상의 기판(4)을 회전할 수 있도록 되어 있다. 기판(4)을 회전시키는 것은, 후술하는 성막공정, 개질공정에 있어서의 기판으로의 처리를 기판면내에 있어서 재빠르고 균일하게 실시하기 위함이다.
또한, 반응실(1)내의 서셉터(2)의 위쪽에 다수의 홀(8)을 갖는 샤워헤드(6)가 설치된다. 이 샤워헤드(6)에는 성막가스를 공급하는 원료공급관(5)과 라디칼을 공급하는 라디칼 공급관(13)이 공통으로 접속되어, 성막가스 또는 라디칼을 샤워헤드(6)로부터 샤워상으로 반응실(1)내로 분출시킬 수 있도록 되어 있다. 여기서, 샤워헤드(6)는 성막공정에서 기판(4)에 공급하는 성막가스와, 개질공정에서 기판(4)에 공급하는 라디칼을 각각 공급하는 동일한 공급구를 구성한다.
반응실(1)외에, 성막원료로서의 유기액체원료를 공급하는 성막원료 공급유닛(9)과, 성막원료의 액체공급 유량을 제어하는 유량제어수단으로서의 액체유량 제어장치(28)와, 성막원료를 기화하는 기화기(29)가 설치된다. 비반응가스로서의 불활성가스를 공급하는 불활성가스 공급유닛(10)과, 불활성가스의 공급유량을 제어하는 유량제어수단으로서의 매스플로우 콘트롤러(massflow controller, 46)가 설치된다. 성막원료로서는 Hf-(MMP)4 등의 유기재료를 이용한다. 또한, 불활성가스로서는 Ar, He, N2 등을 이용한다. 성막원료 공급유닛(9)에 설치된 원료가스 공급관(5b)과, 불활성가스 공급유닛(10)에 설치된 불활성가스 공급관(5a)를 일체화하여, 샤워헤드(6)에 접속되는 원료공급관(5)이 설치된다. 원료공급관(5)은 기판(4)상에 HfO2막을 형성하는 성막공정에서, 샤워헤드(6)에서 성막가스와 불활성가스와의 혼합가스를 공급하도록 되어 있다. 원료가스 공급관(5b), 불활성가스 공급관(5a)에는 각각 밸브(21, 20)를 설치하고, 이들 밸브(21, 20)를 개폐하는 것에 의해, 성막가스와 불활성가스와의 혼합가스의 공급을 제어하는 것이 가능하게 되어 있다.
또한 반응실(1)외에, 가스를 플라즈마에 의해 활성화시켜서 반응물로서의 라디칼을 형성하는 플라즈마원이 되는 반응물 활성화 유닛(리모트 플라즈마 유닛, remote plasma unit)(11)이 설치된다. 개질공정에서 이용하는 라디칼은 원료로서 Hf-(MMP)4 등의 유기재료를 이용하는 경우는, 예를 들어 산소라디칼이 좋다. 이것은 산소라디칼에 의해, HfO2막 형성직후에 C나 H 등의 불순물 제거처리를 효율적으로 실시할 수 있기 때문이다. 또한 클리닝 공정에서 이용되는 라디칼은 ClF3 라디칼이 좋다. 개질공정에 있어서, 산소 함유가스(O2, N2O, NO 등)을 플라즈마에 의해 분해한 산소라디칼 분위기중에서, 막을 산화시키는 처리를 리모트 플라즈마 산화처리(RPO [remote plasma oxidation] 처리)라 한다.
반응물 활성화 유닛(11)의 상류측에는, 가스공급관(37)이 설치된다. 이 가스공급관(37)에서는, 산소(O2)를 공급하는 산소 공급유닛(47), 플라즈마를 발생시키는 가스인 아르곤(Ar)을 공급하는 Ar 공급유닛(48), 및 불화염소(ClF3)를 공급하는 ClF3 공급유닛(49)이, 공급관(52, 53, 54)을 통해 접속되어, 개질공정에서 사용하는 O2와 Ar, 및 클리닝 공정에서 사용하는 ClF3를 반응물 활성화 유닛(11)에 대해 공급하도록 되어 있다. 산소 공급유닛(47), Ar 공급유닛(48) 및 ClF3 공급유닛(49)에는, 각각의 가스 공급유량을 제어하는 유량제어수단으로서의 매스플로우 콘트롤러(55, 56, 57)가 설치되어 있다. 공급관(52, 53, 54)에는 각각 밸브(58, 59, 60)을 설치하고, 이들의 밸브(58, 59, 60)을 개폐하는 것에 의해, O2 가스, Ar 가스, 및 ClF3의 공급을 제어하는 것이 가능하게 되어 있다.
반응물 활성화 유닛(11)의 하류측에는, 샤워헤드(6)에 접속되는 라디칼 공급관(13)이 설치되고, 개질공정 또는 클리닝 공정에서, 샤워헤드(6)에 산소라디칼 또는 불화염소라디칼을 공급하도록 되어 있다. 또한, 라디칼 공급관(13)에는 밸브(24)를 설치하고, 밸브(24)를 개폐하는 것에 의해, 라디칼의 공급을 제어하는 것 이 가능해지고 있다.
반응실(1)에 배기구(7a)가 설치되고, 그 배기구(7a)는 제해장치(도시되지 않음)에 연통하는 배기관(7)에 접속되어 있다. 배기관(7)에는, 성막원료를 회수하기 위한 원료회수 트랩(16)이 설치된다. 이 원료회수 트랩(16)은, 성막공정과 개질공정에 공용으로 이용된다. 상기 배기구(7a) 및 배기관(7)으로 배기라인을 구성한다.
또한, 원료가스 공급관(5b) 및 라디칼 공급관(13)에는, 배기관(7)에 설치된 원료회수 트랩(16)에 접속되는 원료가스 바이패스관(14a) 및 라디칼 바이패스관(14b)(이들을 간단히, 바이패스관(14)이라고 말하는 경우도 있다)이 각각 설치된다. 원료가스 바이패스관(14a) 및 라디칼 바이패스관(14b)에, 각각 밸브(22, 23)을 설치한다. 이러한 밸브의 개폐에 의해, 성막공정에서 반응실(1)내의 기판(4)에 성막가스를 공급할 때는, 개질공정에서 사용하는 라디칼의 공급은 정지시키지 않고 반응실(1)을 바이패스하도록 라디칼 바이패스관(14b), 원료회수 트랩(16)을 통해 배기하여 둔다. 또한, 개질공정에서 기판(4)에 라디칼을 공급할 때는, 성막공정에서 사용하는 성막가스의 공급은 정지시키지 않고 반응실(1)을 바이패스하도록 원료가스 바이패스관(14), 원료회수 트랩(16)을 통해 배기해 둔다.
그리고, 반응실(1)내에서 기판(4)상에 HfO2막을 형성하는 성막공정과, 성막공정에서 형성한 HfO2막중의 특정원소인 C, H 등의 불순물을 반응물 활성화 유닛(11)을 이용한 플라즈마 처리에 의해 제거하는 개질공정을, 상기 밸브(20∼24)의 개폐 등을 제어하는 것으로, 연속하여 복수회 반복하도록 제어하는 제어장치(25)가 설치되어 있다.
계속하여, 상술한 도 1과 같은 구성의 매엽식 CVD 장치를 이용하여, 종래와는 다른 고품질의 HfO2막을 퇴적하기 위한 순서를 나타낸다. 이 순서에서는, 승온공정, 성막공정, 퍼지공정, 개질공정이 포함된다.
우선, 도 1에 나타난 반응실(1)내의 서셉터(2)상에서 기판(4)을 놓고, 기판(4)을 기판회전 유닛(12)에 의해 회전시키면서, 히터(3)에 전력을 공급하여 기판(4)의 온도를 350∼550℃로 균일하게 가열한다(승온공정). 또한, 기판온도는 이용하는 유기재료의 반응성에 의해 달라지지만, Hf-(MMP)4에 있어서는, 390∼450℃의 범위내가 좋다. 또한, 기판(4)의 반송시나 기판가열시는, 불활성가스 공급관(5a)에 설치된 밸브(20)을 열어서, Ar, He, N2 등의 불활성가스를 항상 흘려두면 미립자나 금속오염물의 기판(4)으로의 부착을 방지할 수 있다.
승온공정 종료후, 성막공정에 들어간다. 성막공정에서는, 성막원료 공급유닛(9)으로부터 공급한 유기액체 원료 예를 들어 Hf-(MMP)4를, 액체유량 제어수단(28)으로 유량제어하고, 기화기(29)로 공급하여 기화시킨다. 원료가스 공급관(5b)에 설치된 밸브(21)를 열는 것에 의해, 기화한 원료가스를 샤워헤드(6)를 통해 기판(4)상으로 공급한다. 이 때도, 밸브(20)를 연 채로 하여, 불활성가스 공급유닛(10)으로부터 불활성가스(N2 등)을 항상 흘려, 성막가스를 교반시키도록 한다. 성막가스는 불활성가스로 희석하면 교반하기 쉬워진다. 원료가스 공급관(5b)으로부 터 공급되는 성막가스와, 불활성가스 공급관(5a)으로부터 공급되는 불활성가스는 원료공급관(5)에서 혼합되고, 혼합가스로서 샤워헤드(6)에 인도되며, 다수의 홀(8)을 경유하여, 서셉터(2)상의 기판(4)상에 샤워상으로 공급된다. 또한, 이 때 O2 등의 산소원자를 포함하는 가스는 공급하지 않고, 반응성 가스로서는 Hf-(MMP)4 가스만 공급한다.
이 혼합가스의 공급을 소정시간 실시하는 것으로써, 기판(4)상에 기판과의 계면층(제1의 절연층)으로서의 HfO2막을 0.5Å∼30Å, 예를 들어 15Å 형성한다. 이 사이, 기판(4)은 회전하면서 히터(3)에 의해 소정온도(성막온도)로 유지되고 있기 때문에, 기판면내에 걸쳐서 균일한 막을 형성할 수 있다. 계속하여, 원료가스 공급관(5b)에 설치된 밸브(21)를 닫아서, 원료가스의 기판(4)으로의 공급을 정지한다. 또한, 이때, 원료가스 바이패스관(14a)에 설치된 밸브(22)를 열고, 성막가스의 공급을 원료가스 바이패스관(14a)에서 반응실(1)을 바이패스하여 배기하고, 성막원료 공급유닛(9)으로부터의 성막가스의 공급을 정지하지 않도록 한다. 액체원료를 기화하여, 기화한 원료가스를 안정공급하기까지에는 시간이 걸리기 때문에, 성막가스의 공급을 정지하지 않고, 반응실(1)을 바이패스하도록 흘려두면, 다음의 성막공정에서는 흐름을 바꾸는 것만으로, 바로 성막가스를 기판(4)에 공급할 수 있다.
성막공정 종료후, 퍼지 공정에 들어간다. 퍼지공정에서는, 반응실(1)내를 불활성가스에 의해 퍼지하여 잔류가스를 제거한다. 또한, 성막공정에서는 밸브(20)는 연채로 하여 두고, 반응실(1)내에서는 불활성가스 공급유닛(10)으로부터 불활성 가 스(N2 등)가 항상 흐르고 있기 때문에, 밸브(21)를 닫아서 원료가스의 기판(4)으로의 공급을 정지함과 동시에 퍼지가 실시되는 것이 된다.
퍼지공정 종료후, 개질공정에 들어간다. 개질공정은 RPO(remote plasma oxidation) 처리에 의해 실시한다. 여기서, RPO처리라는 것은, 산소 함유가스(O2, N2O, NO 등)을 플라즈마에 의해 활성화시켜서 발생시킨 반응물로서의 산소 라디칼을 이용하여, 막을 산화시키는 리모트 플라즈마 산화처리의 것이다. 개질공정에서는, 공급관(53)에 설치된 밸브(59)를 열고, Ar 공급유닛(48)으로부터 공급한 Ar을 매스플로우 콘트롤러(56)에서 유량제어하여 반응물 활성화 유닛(11)으로 공급하고, Ar 플라즈마를 발생시킨다. Ar 플라즈마를 발생시킨 후, 공급관(52)에 설치된 밸브(58)를 열고, 산소 공급유닛(47)으로부터 공급한 O2를 매스플로우 콘트롤러(55)로 유량제어하여 Ar 플라즈마를 발생시켜고 있는 반응물 활성화 유닛(11)으로 공급하고, O2를 활성화시킨다. 이에 의해 산소 라디칼이 생성된다. 라디칼 공급관(13)에 설치된 밸브(24)를 열고, 반응물 활성화 유닛(11)으로부터 산소 라디칼을 포함하는 가스를, 샤워헤드(6)를 통해 기판(4)상으로 공급한다. 이 사이, 기판(4)은 회전하면서 히터(3)에 의해 소정온도(성막온도와 동일한 온도)로 유지되고 있기 때문에, 성막공정에 있어서 기판(4)상에 형성된 15Å의 HfO2막으로부터 C, H 등의 불순물을 재빠르고 균일하게 제거할 수 있다.
그 후, 라디칼 공급관(13)에 설치된 밸브(24)를 닫아서, 산소라디칼의 기 판(4)으로의 공급을 정지한다. 또한, 이 때, 라디칼 밸브관(14b)에 설치된 밸브(23)를 열음으로써, 산소 라디칼을 함유하는 가스의 공급을, 라디칼 바이패스관(14b)에서 반응실(1)을 바이패스하여 배기하고, 산소 라디칼의 공급을 정지하지 않도록 한다. 산소 라디칼은 생성에서 안정공급하기까지에 시간이 걸리기 때문에, 산소 라디칼의 공급을 정지하지 않고, 반응실(1)을 바이패스하도록 흘려두면, 다음의 개질공정에서는 흐름을 바꾸는 것 만으로, 바로 라디칼을 기판(4)에 공급할 수 있다.
개질공정 종료후, 다시 퍼지공정에 들어간다. 퍼지 공정에서는, 반응실(1)내를 불활성 가스에 의해 퍼지하여 잔류가스를 제거한다. 또한, 개질공정에서도 밸브(20)는 연 채로 해 두고, 반응실(1)내에서는 불활성가스 공급유닛(10)으로부터 불활성가스(N2 등)가 항상 흐르고 있기 때문에, 산소 라디칼의 기판(4)으로의 공급을 정지하면 동시에 퍼지가 실시되는 것이 된다.
퍼지공정 종료후, 다시 성막공정에 들어가고, 원료가스 바이패스관(14a)에 설치된 밸브(22)를 닫아서, 원료가스 공급관(5b)에 설치된 밸브(21)를 여는 것에 의해, 성막가스를 샤워헤드(6)를 통해 기판(4)상으로 공급하고, 또한 15Å의 HfO2막을 전회의 성막공정에서 형성한 박막상에서 퇴적한다.
이상과 같은, 성막공정→퍼지공정→개질공정→퍼지공정을 복수회 반복한다는 사이클 처리에 의해, CH, OH의 혼입이 극히 작은 소정의 막두께를 형성할 수 있다.
여기서, Hf-(MMP)4를 이용한 경우의 바람직한 성막조건은 다음과 같다. 온도 범위는 400∼450℃, 압력범위는 100Pa 정도이하이다. 온도에 대해서는, 400℃보다 낮아지면 막중에 붙는 불순물(C, H)의 양이 급격히 많아진다. 400℃이상이 되면, 불순물이 이탈하기 쉬워지며, 막중에 붙는 불순물이 감소한다. 또한, 450℃보다 높아지면 스텝 커버리지(step coverage)가 나빠지지만, 450℃이하의 온도이면 양호한 스텝 커버리지가 얻어지고, 또한 비정질 상태를 유지할 수도 있다.
또한, 압력에 대해서는, 예를 들어 1Torr(133Pa)이상의 높은 압력으로 하면 가스는 점성류가 되며, 패턴 홈의 속까지 가스가 들어가지 않게 된다. 그런데, 100Pa 정도 이하의 압력으로 하는 것으로서, 분자흐름으로 할 수 있고, 패턴홈의 속까지 가스가 들어간다.
또한, Hf-(MMP)4를 이용한 성막공정에 연속하여 실시하는 개질공정인 RPO(remote plasma oxidation) 처리의 바람직한 조건은, 온도범위는 390∼450℃ 정도(성막온도와 거의 동일한 온도), 압력범위는 100∼1000Pa 정도이다. 또한 라디칼용의 O2 유량은 100sccm, 불활성 가스 Ar 유량은 1slm 이다.
성막공정과, 개질공정은 거의 동일한 온도에서 실시하는 것이 바람직하다(히터의 설정온도는 변경하지 않고 일정하게 하는 것이 바람직하다). 이것은 온도변동을 일으키지 않음으로써, 샤워헤드나 서셉터 등의 주변부재의 열팽창에 의한 미립자가 발생하기 어려워지며, 또한 금속부품으로부터의 금속의 도출(금속오염)을 억제할 수 있기 때문이다.
또한, 클리닝 가스 라디칼에 의한 누적막의 셀프클리닝 공정을 실시하는데는 반응물 활성화 유닛(11)에서 클리닝 가스(Cl2 나 ClF3 등)를 라디칼로 하여 반응실(1)에 도입한다. 이 셀프클리닝에 의해, 반응실(1)에서 클리닝 가스와 누적막을 반응시키고, 누적막을 염화금속 등으로 변환시켜 휘발시켜서 이것을 배기한다. 이에 의해 반응실내의 누적막이 제거된다.
상술한 실시형태에 따르면, HfO2 막형성→개질처리(RPO처리)→HfO2 막형성→…을 복수회 반복한다는 사이클 처리를 하고 있기 때문에, CH, OH의 혼입이 극히 작은 소정 막두께의 HfO2 막을 형성할 수 있다. 이하, 이것을 다음 관점으로부터 구체적으로 설명한다.
(1) 성막시 O2의 불사용
(2) RPO 처리
(3) 사이클 처리
(4) 회전기구
(5) 샤워헤드의 공유
(6) 바이패스관
(7) 트랩의 공유
(8) 플라즈마원의 용도
(9) 동일장치내에서 실시하는 처리
(10) 변형예
(1) 성막시 O2의 불사용
성막공정에 있어서 HfO2 막의 성막시에, 원료가스 이외에는 산소(O2) 등의 산소원자를 포함하는 가스를 이용하지 않도록 하면, 막중의 CH, OH의 혼입량을 적게 할 수 있다.
HfO2 막을 형성할 때, 원료가스와 불활성 가스의 혼합가스중에 O2를 혼합하는 경우도 있다. 이것은 하지에 대한 밀착성, 성막속도를 고려하면, 일반적으로 원료가스와 함께 O2를 넣는 편이 좋기 때문이다. 그러나, 본 발명자들은, 실험에 의해 Hf-(MMP)4에 대해서는, O2를 넣지 않는 편이 불순물의 혼입량을 줄이고 막질이 향상하며, 역으로 O2를 넣는 편이 불순물의 혼입량이 증가하고 막질이 저하하는 것을 발견하였다. 따라서, 성막원료로서 Hf-(MMP)4를 이용하는 실시형태에서는, O2를 혼입하지 않는 편이 막중의 CH, OH의 혼입량을 적게 할 수 있기 때문에, O2를 혼합하지 않았다.
Hf-(MMP)4를 이용하는 경우에, 산소를 공급하지 않는 편이 불순물의 혼입량을 적게 할 수 있는 메카니즘은 다음과 같다. Hf-(MMP)4를 이용하여 산소를 혼합하는 경우(이하, 산소 있음이라 함), 산소를 혼합하지 않은 경우(이하, 산소 없음이라 함)에 이상적인 화학반응식을 비교하면 다음과 같이 된다.
A. 산소없음에서 이상적인 반응이 일어난 경우(열만에 의한 이상적인 자기분 해반응):
Figure 112008014861428-PAT00001
Figure 112008014861428-PAT00002
B. 산소있음에서 이상적인 반응이 일어난 경우(완전연소의 경우):
Figure 112008014861428-PAT00003
단, ↑는 휘발성 물질을 의미한다.
상기 반응화학식에서, 대문자의 수치는 그대로 기판상에 있어서의 원료의 몰비로 생각되며, 산소없음에서는,
HfO2 : (그외의 불순물) = 1 : (4+2) = 1 : 6
이 된다. 산소있음에서는,
HfO2 : (그외의 불순물) = 1 : (16+22) = 1 : 38 이 된다.
따라서, 1몰의 HfO2를 생성할 때에 발생하는 불순물의 총몰수는 산소있음의 쪽이 커진다.
더욱이 각 결합을 절단하기 위한 화학식상의 절단회수를 비교하면,
산소없음의 경우 : O-C, C-H, O-H의 절단이 각 4회, 계 12회
산소있음의 경우 : O-C가 12회, C-H가 44회, 계 56회
이 절단회수가 많을수록, 라디칼량이 많아지기 때문에, 막중에 불순물이 혼입되기 쉬어진다.
결론으로 산소없음으로 성막하고, 상기 반응식 1의 [C(CH3)2CH2OCH3]를 분해시키지 않는 온도에서 휘발시키고, HfO2막을 성막하면 좋다.
또한 FTIP(프리 공변환 적외분광법)을 이용하여 O2 첨가량에 따른 박막에의 영향을 측정한 도 2 및 도 3으로부터도, 산소없음으로 HfO2막을 형성하는 쪽이 바람직하다는 것이 뒷받침된다.
도 2는 산소없음의 경우와 산소있음의 경우에서 비교한 박막의 막질특성을 나타낸다. 횡축에 파수(cm-1), 종축에 성막온도가 425℃와 440℃에서의 흡광도를 나타내고 있다. 또한, 산소있음의 경우는, 산소유량은 0.5SLM이다. 도 2에서 나타낸 바와 같이, 특히, 파수 752cm-1 부근의 스트렛치 모드(stretch mode)를 여기함으로써, Hf-O-Hf결합을 나타내는 X-O-X 결합을 반영하는 흡광도가, 산소없음의 경우는 산소 있음의 경우와 비교하여 많다. 즉, 산소없음의 경우의 쪽이 막질이 좋은 것을 나타내고 있다.
도 3은, 산소없음의 경우와 산소있음의 경우에서 비교한 막중에 포함되는 불순물량 특성을 나타낸다. 횡축에 파수(cm-1), 종축에 성막온도가 425℃와 440℃에서의 흡광도를 나타내고 있다. 또한, 산소있음의 경우는, 산소유량은 0.5SLM이다. 도 3에서 나타낸 바와 같이, 스트렛치 및 웨깅 모드(stretch, wagging mode)를 여기함으로써, 불순물량(-OH, C-H, C-O)을 반영하는 흡광도가, 산소있음의 경우는 산소없음의 경우와 비교하여 커지고, 산소있음의 성막은 산소없음의 성막에 비교하여 약 5배가 되는 것이 판명되었다. 이에 의해 산소없음의 경우의 쪽이 불순물량이 적고, 막질이 좋은 것을 나타내고 있다. 따라서, HfO2막의 성막시에, O2를 사용하지 않으면, 막중의 CH, OH의 혼입량을 적게 할 수 있고, 막을 충분히 개질할 수 있다. 또한, 본 발명은 O2 있음을 전혀 배제하는 것이 아니라, 성막시에 O2를 도입하지 않는 경우와 실질적으로 변하지 않는 정도의 소량의 O2를 도입하는 경우도 포함되며, 그 경우에도 막의 개질은 충분히 가능해진다.
여기서, 원료의 자기분해반응, 반자기분해반응, 흡착반응을 이용한 각각의 성막의 메카니즘, 온도대에 대해서, 본 발명과의 관계를 설명한다. 모든 CVD 반응은 자기분해반응, 흡착반응이 겹쳐져서 있는 상태로 되어 있다. 기판온도를 내리면 흡착반응이 주체적이 되며, 온도를 높이면 자기분해반응이 주체적이 된다. 그 중간의 온도로 하면 반자기분해반응도 일어난다. Hf-(MMP)4를 이용한 경우에는, 300℃ 이하가 흡착반응주체가 되고, 그보다 온도가 높으면 자기분해반응이 주체적이 된다고 생각된다. 그러나, 어느 온도대에서도 흡착반응이 전혀 없어질 이유는 없다. Hf-(MMP)4의 자기분해 반응의 반응식은 상기 반응식 1, 2대로이다. 또한, 흡착반응에 의해 기판상에 Hf-(MMP)4를 흡착시키고, RPO 처리등에 의해 산화시켜 성막반응을 일으키는 경우의 반응식은, 상술의 기상에서 Hf-(MMP)4와 O2가 반응하는 경우(기상반응)와 동일하고, 상기 반응식 3의 대로이다. 본 발명에 있어서의 MOCVD에서는, 상기 모든 반응이 주체적이라도 RPO에 따른 불순물 제거효과가 얻어지기 때문에, 특히 반응형식을 특정하는 것이 아니지만, 자기분해반응을 주체적으로 한 편이 불순물이 보다 적게 할 수 있다는 실험결과가 얻어져있다.
(2) RPO 처리
성막후의 개질공정에서 이용하는 RPO처리에 의해, 막중의 수소(H)나 탄소(C) 등의 불순물을 유효하게 제거할 수 있고, 그 농도를 저감할 수 있기 때문에, 전기적 특성을 향상시킬 수 있다. 또한, 수소(H)의 이탈에 의해 Hf 원자의 이동이 억제되고 결정화를 막으며, 전기특성을 향상시킬 수 있다. 또한, 막의 산화를 촉진하는 것도 가능하고, 더욱 막중의 산소결함을 보수(補修)할 수 있다. 또한, 반응실 내벽이나 서셉터 등의 기판이외의 부분에 퇴적한 누적막으로부터 이탈가스를 재빨리 제거할 수 있고, 재현성이 높은 막두께 제어가 가능해진다.
또한, 실시형태에서는, 개질공정에서 RPO처리를 이용하고 있지만, 본 발명은 이것에 한정되지 않는다. RPO처리(하기 ①)의 대체물로서는, 예를 들어 하기와 같은 것이 있다(하기 ②∼⑧).
① Ar(불활성가스)에 O2를 혼합시켜 실시하는 RPO 처리
② Ar에 N2를 혼합시켜 실시하는 RPN 처리
③ Ar에 N2와 H2를 혼합시켜 실시하는 RPHN 처리
④ Ar에 H2를 혼합시켜 실시하는 RPH 처리
⑤ Ar에 H2O를 혼합시켜 실시하는 RPOH 처리
⑥ Ar에 O2와 H2를 혼합시켜 실시하는 RPOH 처리
⑦ Ar에 N2O를 혼합시켜 실시하는 RPON 처리
⑧ Ar에 N2와 O2를 혼합시켜 실시하는 RPON 처리
또한, 실시형태에서는 동일 반응실에서 HfO2막 형성과 RPO처리를 실시하고 있지만, 그 잇점은 다음과 같다. HfO2막을 성막하면 반응실 내벽이나 샤워헤드나 서셉터 등에서도 HfO2막이 형성된다. 이것을 누적형성막이라고 부른다. 다른 반응실에서 실시하는 경우, RPO 처리를 실시하지 않는 HfO2막 반응실에서는, 이 누적형성막으로부터 C, H가 나와서 반응실내가 오염되게 된다. 또한, 누적형성막으로부터 나오는 C, H량은 그 두께의 증가와 함께 많아져 간다. 따라서, 모든 피처리기판의 C, H량을 일정하게 하는 것이 어렵다.
이에 비해, HfO2막 형성과 RPO처리를 동일 반응실에서 실시하는 경우에 있어서는, 기판상에 형성한 막중의 C, H만 아니라, 반응실내에 부착된 누적형성막으로부터도 C, H를 제거할 수 있기 때문에(클리닝 효과), 모든 기판에 대해서 C, H 함유량을 일정하게 할 수 있다.
(3) 사이클 처리
사이클 처리에 의해, 기술한 바와 같이, 막중의 불순물 제거 효율을 향상시킬 수 있다. 또한 막을 비정질 상태로 유지할 수 있고, 결과로서 리크 전류를 저감할 수 있다. 또한, 막표면의 평탄성을 개선할 수 있고, 막두께 균일성을 향상시킬 수 있다. 이 외, 막을 치밀화할 수도 있고(결함보수 효과의 최대화), 퇴적속도의 정밀한 제어도 가능해진다. 더욱이, 성막의 하지와, 퇴적하는 막의 계면에 형성되는 바람직하지 않은 계면층을 얇게 할 수 있다.
사이클 처리로 형성한 HfO2막(예를 들어, 막두께 10nm)에 함유되어 있는 C, H의 불순물량은 도 4와 같이 사이클 수의 증가에 따라서 대폭 감소시킬 수 있다. 횡축에 사이클수, 종축에 C, H의 총량(임의단위)를 나타내고 있다. 또한, 사이클수가 1일 때가 종래방법에 의한 것에 상당한다.
도 4에 따르면, 사이클 처리에 의해 형성하는 HfO2막의 총 막두께가 10nm(100Å)일 때 3사이클 정도이고 CH, OH 등의 HfO2막중의 불순물량의 저감효과가 커지기 때문에, 1사이클당 형성되는 막두께는 30Å 정도 이하가 바람직하다. 또한, CVD에서는 1도의 성막으로 형성할 수 있는 막두께는 0.5Å정도이기 때문에, 1사이클당 형성되는 막두께는 0.5Å∼30Å로 하는 것이 바람직하다. 특히, 7사이클 정도에서 CH, OH 등의 HfO2막중의 불순물량의 저감효과는 극히 커지며, 그이상 사이클수를 증가하여도 불순물량의 저감효과는 약간 좋아지지만, 거의 변화는 없어지기 때문에, 1사이클당 형성되는 막두께는 15Å정도(5 원자층)가 보다 바람직하다고 생각된다. 1사이클당 형성되는 막두께는 30Å이상 퇴적하면 막중의 불순물이 많아지고, 즉석에서 결정화하여 다결정 상태가 되어 버린다. 다결정상태라는 것은 극간이 없는 상태이기 때문에, C, H등을 제거하기 어려워진다. 그러나, 1사이클에 의해 형성된 막두께가 30Å보다 얇은 경우는, 결정화 구조를 만들기 어려워지며, 불순물이 있어도 박막을 비정질상태로 유지할 수 있다. 비정질상태라는 것은 극간이 많기(성긴 상태) 때문에, 비정질 상태를 유지하여 박막을 퇴적하고, 박막이 결정화하기 전에 RPO처리를 실시함으로써 막중의 C, H등의 불순물을 제거하기 쉬워진다. 즉, 1사이클당 형성되는 막두께를 0.5Å∼30Å 정도로서 복수회 사이클 처리로 얻어진 막은 결정화하기 어려운 상태가 된다. 또한, 비정질 상태의 쪽이 다결정 상태보다도 리크 전류가 흐르기 어려운 잇점이 있다.
또한, HfO2막형성→RPO처리를 복수회 반복함으로써, HfO2막중의 불순물의 제거효율을 높일 수 있는 것은, 다음의 이유에 따른다. 깊은 패턴홈에 대해 커버리지 좋게 형성된 HfO2막에 대해 RPO처리(C, H등의 개질처리)를 실시하는 경우, 1도에 HfO2막을 두껍게, 예를 들어 100Å 형성하고나서 RPO처리를 실시하면, 도 5의 홈의 속(b)의 부분에 대해 산소라디칼이 공급되기 어려워진다. 이것은 산소라디칼이 홈의 속(b)까지 도달하는 과정에 있어서, 도 5의 표면(a)의 부위에서 C, H와 반응해버리는 확률이 높아지고(막두께가 100Å로 두꺼워 그 부분 불순물량도 많아지기 때문), 상대적으로 홈의 속(b)에 도달하는 라디칼량이 감소해버리기 때문이다. 따라서, 단시간에 균일한 C, H 제거를 실시하는 것이 어려워진다.
이에 비해, 100Å의 HfO2막을 형성할 때, HfO2막 형성→RPO 처리를 7회로 나 누어서 실시하는 경우는, RPO처리는 15Å당 HfO2막에 대해서만 C, H 제거처리를 실시하면 좋게 된다. 이 경우, 산소라디칼이 도 5의 평면(a)의 부위에서 C, H와 반응하는 확률은 높지 않기 때문에(막두께가 15Å로 얇은 그 부분 불순물량도 작기 때문), 홈의 속(b)에서 균일하게 라디칼이 도달하게 된다. 따라서, HfO2막 형성→RPO처리를 복수회 반복함으로써 단시간에 균일한 C, H 제거를 실시할 수 있다.
더욱, 성막공정과 개질공정을 연속하여 복수회 반복하는 사이클 처리를 실시함으로써, 반응실내에서 부착한 누적막에 포함되는 C, H등의 불순물의 혼입량을 대폭 저감할 수 있고, 또한 누적막으로부터 이탈가스를 대폭 저감할 수 있기 때문에, 연속하여 생성된 HfO2막의 품질을 일정하게 보관유지할 수 있는 것이 가능해진다. 따라서, 종래와 비교하여 셀프클리닝에 의한 누적막의 제거처리를 빈번하게 실시하지 않아도 좋아지며, 생산 코스트의 절감을 도모할 수 있다.
(4) 회전기구
실시형태에서는, 기판회전 유닛(12)에 의해 기판(4)을 회전시키고 있기 때문에, 성막원료 공급유닛으로부터 도입하는 원료가스 및 반응물 활성화 유닛(11)으로부터 도입하는 반응물로서의 플라즈마에 의해 활성화한 가스(이하, 라디칼이라 함)가 각각 기판면내에서 재빨리 균일하게 골고루 퍼지고, 막을 기판면내에 걸쳐서 균일하게 퇴적시킬 수 있으며, 또한 막중의 불순물을 기판면내에서 재빨리 제거하여, 막전체를 개질할 수 있다.
(5) 샤워헤드의 공유
성막공정에서 기판에 공급하는 성막가스와, 개질공정에서 기판에 공급하는 반응물로서의 라디칼을 동일한 공급구가 되는 샤워헤드(6)로부터 공급하면, 샤워헤드(6) 내부에 부착된 이물(미립자원)을 HfO2막으로 덮어서 코팅할 수 있고, 이물이 기판(4)상으로 떨어지는 것을 억제할 수 있다. 또한, 샤워헤드 내부에 코팅된 막은 코팅후 반응물에 노출되어, 이에 의해 샤워헤드 내부의 코팅막에 포함되는 C, H등의 불순물의 혼입량을 대폭 저감할 수 있다. 또한, 반응실(1)을 ClF3 등의 Cl을 포함하는 가스로 클리닝한 경우, 반응실(1)내나 샤워헤드(6) 내부에 잔류한 부생성물이나 클리닝 가스가 흡착되어 있지만(이것을 클리닝 잔사라 함), 원료가스와 반응물의 공급구를 공용함으로써, 이 클리닝 잔사를 유효하게 제거할 수 있다.
(6) 바이패스관
실시형태에서는, 성막가스, 라디칼 공급계의 각각에 바이패스관(14)(14a, 14b)를 설치하고, 가스/라디칼 공급중에 다음 공정에서 이용하는 라디칼/가스를 정지하지 않고 바이패스관(14)으로 배기하도록 하고 있다. 원료가스/라디칼의 공급에는 준비가 필요하고, 무엇보다 공급개시까지 시간이 걸린다. 따라서, 처리중은 원료가스/라디칼의 공급은 정지시키지 않고 항상 공급을 계속하며, 사용하지 않을 때는 바이패스관(14)으로 배기함으로써 사용시에 밸브(21∼24)를 바꾸는 것만으로, 바로 원료가스/라디칼의 공급을 개시할 수 있고, 쓰루풋을 향상시킬 수 있다.
(7) 트랩의 공유
실시형태에서는, 성막가스, 라디칼 배기계에서 트랩(16)을 공용하고 있다. 즉, 도 1과 같이, 원료를 회수하기 위한 원료회수 트랩(16)을 배기관(7)에 설치하고, 이 원료 회수트랩(16)에 바이패스관(14)을 접속하고 있기 때문에, 트랩된 액체원료를 산소라디칼로 고체로 변환하고, 배기펌프(도시되지 않고)로의 원료의 재기화에 따른 유입을 방지할 수 있다. 이에 의해, 원료회수율을 향상시키고, 배기펌프나 제해장치(도시되지 않음)로의 원료유입을 적게 할 수 있고, 기판처리장치의 유지보수 사이클을 대폭 연장할 수 있다.
(8) 플라즈마원의 용도
실시형태에서는, 개질공정의 RPO처리로 가스를 활성화시키기 위해 이용하는 플라즈마원과 클리닝 공정에서 클리닝 가스를 활성시키기 위해 이용하는 플라즈마원이 공용되고 있다. 클리닝 공정에서는, 반응물 활성화 유닛(11)에서 생성한 플라즈마에 의해 활성화시킨 클리닝 가스를 이용하여 반응물(1)내에 부착된 막을 제거하고, 개질공정에서도 반응물 활성화 유닛(11)에서 생성한 플라즈마에 의해 활성화시킨 반응물을 이용하여 막을 개질시키고 있고, 반응물 활성화용과 클리닝 가스활성화용의 플라즈마원이 공용이기 때문에, 플라즈마원의 관리가 용이해지며, 반도체 장치를 싼값으로 제조할 수 있다.
(9) 동일 장치내에서 실시하는 처리
실시형태에 따르면, (HfO2 성막→RPO 처리)×n 사이클에 따른 금속산화막의 형성으로부터 전극형성까지를 동일 장치내에서 실시하기 때문에, 전극형성을 다른 장치에서 실시하는 경우에 비하여, 기판의 승온시간을 절약할 수 있다. 또한 막의 표면을 세정한 상태대로 전극형성할 수 있다. 또한, 전극형성시에 실시하는 열어닐로 금속산화막이 치밀화되기 때문에, 금속산화막 형성후, 금속산화막의 전극형성공정과는 다른 공정으로서 어닐공정을 실시하는 일없이 전극을 형성할 수 있고, 또한 막이 오염되기 어려워진다.
이하 이것을 좀 더 구체적으로 설명한다.
도 6은 실시형태의 7사이클 처리(본 발명)에 의해 얻어진 HfO2막과, 1사이클 처리(종래방법)에 의해 얻어진 HfO2막에 대해서, RTA처리 전후의 전기적 절연특성을 나타낸다. 횡축은 HfO2막(10nm)으로 인가한 전계(임의단위), 종축에 리크전류(임의단위)를 나타내고 있다. 또한, 여기에서의 RTA 처리라는 것은, 기판을 700℃ 전후로 가열하면서 대기압(O2 분위기중)에서 고속으로 열어닐 처리를 실시하는 것이다. 도에 있어서, 종래 HfO2막이라는 것은, 1사이클 처리에 의해 얻어진 HfO2막을 나타내고, 본 발명 HfO2막이라는 것은 7사이클 처리에 의해 얻어진 HfO2막을 나타내고 있다. 또한, RTA없다는 것은, RTA처리전의 것, RTA 있다는 것은 RTA 처리후의 것을 나타내는 것이다. 도 6에 따르면, 1사이클 처리에 의해 얻어지는 것(종래 HfO2(RTA 없음))은, CH, OH 혼입량이 많이 절연특성이 RTA 전후에서 대폭으로 변하지만, 이에 비하여 실시형태의 7사이클 처리에 의해 얻어지는 절연막(본 발명의 HfO2(RTA 없음)은 CH, OH 혼입량이 적기 때문에, 초기(장시간의 전기적 스트레스가 걸리지 않는 상태)에서의 절연특성이 RTA 전후에서 거의 변하지 않는 것을 알 수 있다. 이보 다 본 실시형태의 사이클 처리를 실시함으로써, 박막의 전기적 절연성의 향상, 및 그 안정성을 확보하기 위해 요구되는 RTA처리를 삭제할 수 있다.
이 RTA처리를 삭제함으로써, 클러스터 장치 구성을 간소화할 수 있다. 이것을 클러스터 장치 구성을 나타낸 도 7을 이용하여 설명한다.
클러스터 장치는 기판반송 로봇(41)을 설치한 기판반송실(40), 장치에 대해 기판을 반입/반출하는 로드록실(42), 기판을 표면처리(RCA 세정등)하는 제1반응실(43), 도 1에 나타낸 CVD 반응실로서의 HfO2막을 형성하는 제2반응실(44), 및 박막상에서 전극을 형성하는 제3반응실(45)을 구비한다.
종래 클러스터 장치구성(도 20 참조)에서는, 제1반응실(33)에서 기판 표면처리를 실시하고, 제2반응실(34)에서 HfO2막을 형성하고, 제3반응실(35)에서 RTA처리를 실시하며, 제4반응실(36)에서 전극을 형성하고 있었다. 이에 비해, 도 7의 실시형태에 따르면, 기판을 장치외로부터 로드록실(42)로 반입한 후, 제1반응실(43)에서 RCA 세정등의 기판 표면처리를 실시하며, 제2반응실(44)에서 HfO2막 형성과 개질처리를 반복하여(HfO2막 형성→개질처리→HfO2막 형성→개질처리→…), 소정 막두께의 HfO2막 형성을 실시하며, 제3반응실(45)에서 전극(poly-Si 박막형성, 및 열어닐 처리)를 형성한다. 그리고, 전극을 형성한 기판은 로드록실(42)로부터 장치외로 반출한다.
도 8에 상술한 종래예와 실시형태의 클러스터 장치구성에 의해 얻어진 기판 의 HfO2막의 전기적 특성을 비교한 도를 나타낸다. 횡축에 정전용량(임의담위), 종축에 HfO2막두께가 약 5nm, 약 10nm, 약 15nm 시의 리크전류(임의단위)를 나타내고 있다. 도 8에 의해, 도 20에 나타난 종래의 클러스터 장치(1사이클 처리)에서 얻어진 HfO2 막특성보다(도중 흰점), 도 7에 나타난 실시형태의 클러스터 장치(HfO2막은 7사이클 처리)에 의해 얻어지는 특성(도중 흑점)의 쪽이 우수함을 나타내고 있다. 이 결과는 RTA처리가 불필요해지고 있음을 나타내고 있으며, 이와 같은 RTA 처리가 불필요한 클러스터 구성으로 할 수 있는 것은, 도 7의 제2반응실(44)에 있어서, HfO2막으로부터 CH, OH 제거처리가 본 실시형태에 따른 프로세스에 의해 충분히 실시되고 있기 때문이라고 생각된다.
따라서, 본 실시형태에서는, 클러스터 장치로부터 RTA 용의 반응실을 생략하여, 구성의 간소화를 꾀할 수 있다. 또한, CH, OH를 제거하기 위한 RTA 처리를 실시하지 않기 때문에, HfO2막의 표면상태가 평탄성을 잃는 일없고, HfO2막이 부분적으로 결정화하여 절연성이나 그 안정성이 낮아지는 일도 없다.
실시형태에서는, HfO2막을 제2반응실(44)에서 형성한 후에, RTA처리를 실시하는 일없이 동일한 클러스터 장치내의 제3반응실(45)에서 전극을 형성하도록 하고 있다. 이와 같이, HfO2막을 형성(제2반응실)한 후, 동일 장치내에서 전극형성(제3반응실)까지를 실시하도록 하는 경우에는,
① 하나의 장치로부터 기판을 꺼내어, 다른 장치에 장진한 후, 다시 기판을 승온하는 재승온시간을 절약할 수 있다.
② 전극형성시에 실시되는 700℃이상의 열어닐에 의해, HfO2막이 치밀화되기 때문에, 막표면이 오염되기 어려워진다.
③ HfO2막의 표면을 청정한 상태대로 전극형성할 수 있다.
는 잇점이 있다.
또한 HfO2막을 형성(제2반응실) 후에 기판을 장치외로 꺼내어, 다른 장치에서 전극을 형성하도록 해도 좋다. 단, 이와 같이 다른 장치에서 전극을 형성하는 경우에는,
① 기판을 장치외로 꺼낸 경우는, 기판을 다시 가열하기 위한 승온시간이 필요하게 되고 불필요한 처리시간이 발생한다.
② 저온에서 형성한 HfO2막은 장치외의 분위기에 의해 표면이 오염되기 쉬우며, 또한 시간에 따라 쉽게 변화한다.(디바이스의 전기특성 노화의 원인이 된다).
는 디메리트가 있다.
이러한 디메리트를 해소하는데는, 전극형성전에 RTA처리를 실시하면 좋다. 도 7에 나타내는 클러스터 장치의 경우에 있어서도, HfO2막을 형성(제2반응실(44))후, 예를 들어 제3반응실(45)에서 RTA처리를 실시하도록 하며, 그 후의 전극형성은 별도의 장치에서 실시해도 문제가 없다. 일반적으로 고온에서 치밀화된만큼 원자간의 극간이 적어지며, 오염물질(H2O나 유기물질 등)이 HfO2막중에 확산하기 어려운 상태가 된다. 따라서, HfO2막이 RTA처리에 의해 고온 어닐되어 치밀화되어 있기 때문에, 장치외의 분위기에서 오염되거나 경시변화되기 어려워지기 때문이다.
(10) 변형예
또한, 상술한 실시형태에서는 성막공정에서 기판에 공급하는 원료가스와, 개질공정에서 기판에 공급하는 반응물로서의 산소라디칼을 샤워헤드의 공용화로 동일한 공급구로부터 반응실내로 공급하도록 하였지만, 샤워헤드의 내부공간을 성막용과 반응물용으로 분할하여, 원료가스와 반응물은 각각 별도의 공급구로부터 공급하도록 하여도 좋다. 이 경우, 성막공정에서 원료가스용의 공급구보다 기판에 원료가스를 공급할 때는 반응물용의 공급구에 비반응성 가스를 공급하고, 개질공정에서 반응물용의 공급구로부터 기판에 반응물을 공급할 때는, 원료가스용의 공급구에 비반응성 가스를 공급하여도 좋다. 이와 같이, 원료가스와 반응물을 별도의 공급구로부터 공급하도록 하여, 각 공정에서 서로 관여하지 않는 공급구로부터 불활성 가스등의 비반응성가스를 공급하면, 공급구의 내부로의 누적막형성을 충분히 억제할 수 있다. 이하, 이것을 도 9를 이용하여 상술한다. 또한, 도 9에 나타낸 구성은, 샤워헤드(6)에 칸막이판(15)을 설치한 점을 제외하고 도 1의 구성과 동일하다.
샤워헤드(6)의 내부에 흡착되어 있는 원료와, 반응물로서의 산소라디칼이 반응하면 샤워헤드(6)의 내부에서도 누적막이 형성된다. 이 누적막의 형성을 억제하기 위해, 샤워헤드(6)를 칸막이판(15)으로 2개(6a, 6b)로 칸막음한다. 원료가스와 산소라디칼이 공급되는 샤워헤드(6)를 칸막이함으로써, 원료와 산소라디칼의 반응 을 효과적으로 방지할 수 있다.
샤워헤드(6)를 칸막이하는 것에 더하여, 더욱 성막가스를 기판(4)으로 흘리는 경우에는, 라디칼 공급측(반응물 활성화 유닛(11)으로부터 활성화 가스 샤워헤드부(6b)로 불활성가스를 흘리고, 산소라디칼을 기판(4)으로 흘리는 경우는, 원료공급측(성막원료 공급유닛(9), 불활성 가스공급 유닛(10))으로부터 성막 샤워헤드부(6a)로 불활성가스를 흘리는 것이 좋다. 이와 같이 성막공정과 개질공정에서 각각 사용하지 않는 쪽의 샤워헤드부(6a, 6b)에 불활성가스를 흘리도록 하면, 더욱 효과적으로 샤워헤드(6)부로의 누적막형성을 억제할 수 있다.
도 9에 적용되는 샤워헤드(6)는 각종의 형상으로 구성할 수 있다. 도 10에 그와 같은 샤워헤드(6)의 각종 형상을 나타낸다. 도 10(a)∼(e)에 나타낸 각종의 형상의 샤워헤드는 그 구성이 다음의 점에서 공통하고 있다. 샤워헤드(6)는 다수의 홀(8)을 갖는 샤워판(19), 배판(17) 및 주벽(26)과, 이들에 따라 내부에 형성된 가스공간(27)과, 가스공간(27)을 칸막이하여 2개의 샤워헤드(6a, 6b)로 분할하는 칸막이판(15)으로 구성된다. 이와 같이 구성된 샤워헤드(6)의 배판(17)측으로부터 2개의 샤워헤드부(6a, 6b)에 각각 원료공급관(5), 라디칼 공급관(13)이 접속되어 있다.
도 10(a)에서는 가스공간(27)이 원반상으로 되어 있고, 칸막이판(15)이 원반상의 가스공간(27)의 직경방향으로 설치되어, 샤워헤드부(6a, 6b)가 좌우로 설치되어 있다. 도 10(b)에서는 원반상의 가스공간과 동심원상으로 설치되어, 샤워헤드부(6a, 6b)가 동축의 2중관상으로 설치되어 있다.
전술한 도 10(a), (b)에서는 샤워헤드(6)의 기본형상을 점대칭이 되는 원형으로 하였지만, 본 실시형태에서는 기판을 회전시키기 때문에, 점대칭이 되는 원형이 아니라, 선대칭이 되는 반원이나 장방형과 같은 형으로 하는 것도 가능하다. 도 10(c)∼도 10(e)는 이와 같은 예이다.
도 10(c)에서는, 가스공간이 반원반상으로 되어 있고, 칸막이판(15)은 반원반상의 가스공간의 반경방향으로 설치되어, 샤워헤드부(6a, 6b)가 좌우로 설치되어 있다. 도 10(d)에서는, 가스 공간이 장방향 반상을 하고 있고, 칸막이판(15)은 중앙부에 설치되어, 샤워헤드부(6a, 6b)가 좌우에 설치되어 있다. 도 10(e)는 사각형 반상을 하고 있고, 칸막이판(15)는 중앙부에 설치되어 샤워헤드부(6a, 6b)가 좌우에 설치되어 있다. 이와 같이, 샤워헤드(6)는 각각의 형상으로 구성하는 것이 가능하다.
또한, 상술한 실시형태에서는, 특히 다음의 (1)∼(3)을 포함하는 구성에 있어서, 기판상에 HfO2막을 형성하는 경우에 대해서 설명하였다.
(1) 성막공정에서 사용하는 성막가스와, 개질공정에서 사용하는 반응물로서의 라디칼을 동일한 공급구(샤워헤드)로부터 공급하여, 양자가 혼합하도록 한다. 변형예에서는, 다른 공급구(분리된 샤워헤드)에서 공급하여, 양자가 혼합되지 않도록 한다.
(2) 성막가스 또는 반응물로서의 산소 라디칼의 공급중에, 다음 공정에서 이용하는 반응물로서의 산소라디칼 또는 성막가스를 바이패스관으로부터 배기하여 두 고, 밸브를 바꾸는 것만으로, 바로 다음 공정에서 이용하는 산소라디칼 또는 성막가스의 공급을 개시할 수 있도록 한다.
(3) 성막공정과 개질공정에서 공용의 트랩을 사용하여, 유지보수를 간단히 한다.
그러나, 본 발명은 상기 3개의 구성점에 대해서는, HfO2막의 성막에 한정되지 않는다. 예를 들어 Ta2O5 막 등의 다른 종류의 막의 성막에서도 적용가능하다.
**실시예
도 11에서, 본 실시예에 있어서의 주기적인 리모트 플라즈마 산화(RPO)를 이용한 새로운 MOCVD수법의 성막 시퀀스(MOCVD에 따른 성막과 RPO을 복수회 반복하는 사이클 수법의 순서)를 나타낸다. 여기서, 도 1의 기판처리장치를 이용하여 처리를 실시하였다.
반응실내의 서셉터상에 기판으로서의 실리콘 웨이퍼를 놓고, 실리콘 웨이퍼의 온도가 안정화되면,
(1) 기화기에서 기화시킨 기체상의 Hf-(MMP)4 원료(MO-Precursor)가 희석 N2와 함께 반응실내로 △Mt 초간 도입된다.
(2) 그 후, 기체상의 Hf-(MMP)4 원료의 도입이 정지되고, 반응실내는 희석 N2에 의해 △It 초간 퍼지된다.
(3) 반응실내의 퍼지후, 리모트 플라즈마 유닛에 의해 활성화된 산소(Remote Plasma Oxygen)가 반응실내에서 △Rt 초간 도입된다. 이 사이도 희석 N2는 계속 도입되고 있다.
(4) 리모트 플라즈마에서 활성화된 산소의 도입이 정지된 후, 반응실내는 다시 희석 N2에 의해 △It 초간 퍼지된다.
(5) 이 (1)부터 (4)까지의 스텝(1 사이클)은, 막두께가 원하는 값(두께)에 도달할 때까지 (n 사이클) 반복된다.
본 실시예에서는 Hf-(MMP)4의 유량을 0.05g/min, 희석가스 N2의 유량을 0.5SLM(standard liter per minute), 리모트 플라즈마 유닛에 도입되는 산소의 유량을 0.1SLM으로 하였다. 또한, 반응실내의 압력은 배기라인에 설치된 APC(auto pressure control) 밸브에 의해, 100Pa에 유지되도록 콘트롤하였다. HfO2막의 데포레이트(성막속도)를 측정하기 위해, 실리콘 기판은 그 표면의 자연 산화막을 1% 희석 HF 용액으로 제거하여 이용하였다.
도 12에서, 전류-전압특성(I-V 특성)과 캐패시터 시스-전압특성(C-V 특성)을 측정하기 위한 n-MOS 캐패시터 구조와 그 제조 프로세스 플로우를 나타낸다.
n-MOS 캐패시터의 제작에서는, 우선 LOCOS법에 의해 소자분리된 p형 실리콘 웨이퍼를 이용하였다. HfO2막의 성막전에, 실리콘 표면은, 자연산화막과 오염물질을 제거하기 위해, 1% 희석 HF 용액에 따른 에칭이 실시된다(Cleaning-DHF+DIW+IPA). 계속하여, NH3 분위기내에서 600℃에서 30초간, 열어닐(rapid thermal annealing)하는 것에 의해 실리콘 표면을 질화하였다(Surface nitridation). 그 후, 상기 사이클 처리(HfO2막 deposition by MOCVD via cyclic RPO)에 의해 HfO2막을 성막하고, N2 분위기중에서, 650℃에서 15분간, 어닐처리를 실시하였다(post deposition annealing). 계속하여, 게이트 전극형성을 위해 막두께 80nm의 TiN막을, TiCl4과 NH3을 이용하여 650℃에서 CVD(chemical vapor deposition)법에 의해 성장시키고(Gate Electrode-CVD TiN), 포토리소그래피에 의한 마스크제작과 에칭에 의해 면적 1000∼10000㎛2이 MOS 캐패시터의 게이트 전극을 형성하였다. HfO2막의 산화막 전환막두께(EOT)는 면적 10000㎛2의 전극에서 측정한 C-V 커브에, NCSU에서 개발된 CVC 프로그램을 이용하여 구하였다. I-V 특성은, 면적 1000㎛2의 전극을 이용하여, 온도 100℃에서 측정하였다. 또한, 막의 품질을 조사하기 위해, TDS(thermal desorption spectroscopy) 특성과 SIMS(Secondary Ion Mass Spectroscopy) 프로파일도 측정하였다. 또한, 막의 결정구조를 조사하기 위해, 고분해능 TEM([HRTEM] cross-section high-resolution transmission electron microscopy) 화상도 관측하였다.
도 13에서 상기 사이클법을 이용하여 성막한 HfO2박막의 성장속도의 기판온도 의존성을 나타낸다(도중의 흑점). 종축은 성장속도(Growth Rate), 횡축은 온 도(Temperature)을 나타내고 있다. 사이클법에 있어서의 △Mt, △It, △Rt의 각각의 스텝시간은 30초로 하였다. 비교예로서 Cho 등이 실시한 HfCl4와 H2O를 이용하여 ALD에 의해 HfO2를 형성한 데이터(도중의 흰점)도 나타내고 있다. 성막속도는 Cho 등의 데이터와 비교하기 위해 nm/min의 단위로 고쳐 표현하였다.
*HfCl4와 H2O를 이용한 ALD의 경우, 성막속도는 기판온도(성막온도)를 180℃로부터 400℃로 변화(상승)시키는 것에 따라, 1.2nm/min으로부터 0.36nm/min으로 감소하였다. 왜냐하면, ALD의 경우, 웨이퍼 표면으로의 원료의 흡착량이 기판온도를 올리는 것에 의해 감소하기 때문이다. 그러나, 본 발명자들이 발명한 새로운 사이클 수법의 경우, 성막속도는 기판온도(성막온도)를 300℃에서 490℃로 올림에 따라, 0.3nm/min(0.6nm/cycle)로부터 1.5nm/min(3nm/cycle)로 증가하였다. 이것은 성막온도를 상승시킴으로써, 원료의 자기분해가 촉진되기 때문이다. 또한, 사용한 액체 매스플로우 콘트롤러에서는 유량이 안정화하기까지 시간이 걸리기 때문에, 30초의 △Mt 중, 성막에 실제로 기여하고 있는 것은 8초만인 것을 알 수 있다. 그 때문에, 저온에서는 ALD보다도 성막속도가 낮아지고 있다. 원료가 실제로 성막에 기여하는 시간을 증가시키면 성막속도는 저온에서도 ALD보다 크게 할 수 있다.
사이클 수법을 이용하여, 다른 사이클수에서 성막한 막두께 30nm의 HfO2박막을 TDS에 의해 평가하였다. 도 14(a), (b), (c)는 각각 HfO2박막의 수소, H2O, CO의 TDS 스펙트럼을 나타내고 있다. 도 14(a), (b), (c) 중의 4개의 스펙트럼은 각각 425℃에서, 1, 10, 20, 40 사이클에서 사이클법에 의해 성막한 HfO2박막에 관한 것이다. 또한, 1, 10, 20, 40 사이클처리의 스텝시간은, 각각 1200, 120, 60, 30초이다. 바꾸어 말하면, 1, 10, 20, 40 사이클에서 성막된 막은 각각 30, 3, 1, 5, 0.75nm마다 RPO처리하게 된다.
도 14(a)로부터 1사이클의 샘플에 비교하여, 10, 20, 40 사이클의 샘플로부터의 수소의 이탈은 극적으로 감소하고 있음을 알 수 있다. 또한 도 14(b) 및 (c)로부터는, CO의 이탈이 사이클수에 의해, 거의 변화하지 않는데 비해, H2O의 이탈은 사이클수의 증가에 따라, 서서히 감소하고 있음을 알 수 있다. 본 발명자들은 이전의 RPO 처리를 실시한 샘플과 그렇지 않은 샘플의 TDS스펙트럼의 비교를 실시하고, HfO2박막 성막후의 RPO는, 수소와 H2O의 혼입을 감소시키는데 효과가 있음을 알아내었다. 이러한 사실로부터, 주기적인 RPO는 수소나 H2O의 혼입을 감소시키는데 효과가 있다고 말할 수 있다.
또한, Hf-(MMP)4에 의한 HfO2박막중으로의 불순물 혼입의 메카니즘을 조사하기 위해, Hf-(MMP)4의 자기분해반응을 이하와 같이 하여 조사하였다.
우선, Hf-(MMP)4 용액을 300℃에서, 5시간 Ar가스중에 방치하고, 그 후 톨루엔으로 희석하고, GC-MS(Gas Chromatography-Mass Spectroscopy)로 분석하였다. 검출된 부생성물은 Hf-(MMP)4, (CH3)2C=CHOCH3(올레핀), (CH3)2CHCHO(이소부틸알데히드 ), (CH3)2CHCH2OH(이소부탄올), CH3OH(메탄올), CH3C(=O)CH3(아세톤)이었다. 올레핀은 HfO-C 결합의 분리와, MMP의 β위의 탄소(C)에 결합하고 있는 수소(H)의 분리에 의해 생성된 것이다. 이소부틸알데히드, 이소부탄올, 메탄올, 아세톤은 H-MP와 올레핀이 분해하여 생긴 것이라고 생각된다. Hf-(MMP)4의 반응모델로서, 이하의 식이 적합하다고 생각된다.
Figure 112008014861428-PAT00004
또는
Figure 112008014861428-PAT00005
여기서 상기 반응식 4로부터, Hf-(MMP)4를 이용하여 MOCVD로 성막한 HfO2에는 수소가 들어가기 쉬움이 예상된다. 이것은, 이전에 측정한 MOCVD에서 성막한 HfO2막의 TDS 스펙트럼으로부터도 확인되고, 사실과 일치하고 있다. 그러나, 도 14로부터, 3nm이하의 막두께마다에 RPO처리를 실시한 막은 거의 수소가 혼입되어 있지 않기 때문에, RPO처리는 완전히 Hf(OH)를 이하에 나타낸 식과 같이 산화하여 있는 것 같다.
Figure 112008014861428-PAT00006
또는,
Figure 112008014861428-PAT00007
또한 O*는 산소라디칼이다.
여기서, 만약 퇴적된 막의 표면에서 하기 반응식 7의 반응이 일어나고 있어도, 박막표면으로부터 발생한 H2O가 배기되기 때문에, 막중에 받기 어렵다고 생각된다. 그러나, 산소라디칼(O*)은 막중에 존재하는 Hf(OH)로도 반응하기 때문에 HfO2박막중에서는 H2O가 거두어지게 된다. 그 결과, 도 14에 나타낸 바와 같이, 사이클 수법을 이용하여 성막된 HfO2박막에서조차도 막중에서는 H2O는 존재하고, 그 H2O의 혼입에 따른 오염은 RPO 처리를 실시하는 1사이클의 막두께가 감소하는 것에 따르고, 감소한다.
도 15는 종래의 MOCVD법에 의해 425℃에서 성막된 HfO2의 샘플(MOCVD at 425℃)와, 사이클 수법에 의해 300℃ 및 425℃에서 성막된 HfO2의 샘플(Cyclic Method at 300℃, 425℃)의 탄소((a)carbon) 과 수소((b)hydrogen)의 SIMS 프로파일을 나타내는 것이다. 이들의 샘플의 막두께는 약 5nm이다. 300℃와 425℃의 샘플은 각각 100 및 10사이클이고, 30초의 스텝의 시간에서 성막하였다.
도 15로부터, MOCVD법, 사이클 수법의 300℃, 사이클 수법의 425℃의 샘플의 탄소(C)의 혼입량은 각각 1.4, 0.54, 0.28 at. %이다. 또한, MOCVD, 사이클 수법의 300℃, 사이클 수법의 425℃의 샘플의 수소(H)의 혼입량은 각각 2.6, 0.8, 0.5 at.% 이다. C와 H의 혼입이 MOCVD법보다도 사이클 수법의 쪽이 작다는 결과는, 사이클 수법이 C나 H의 혼입을 감소시키는데 효과적인 것이라고 볼 수 있다. Kukli들의 보고에 따르면 ALD에서 300℃ 및 400℃에서 성막한 막중의 수소혼입량은 각각 1.5 및 0.5at.%이었다. 이것에 의해 사이클수법에서 성막한 막의 수소혼입량은 ALD와 비교하여도 많은 것이 아님을 알 수 있다. 탄소의 혼입량이 감소한 원인은 이하와 같다. 상기 반응식 4 및 반응식 5에 나타난 바와 같이, Hf-(MMP)4를 도입한 후, 올레핀이나 H-(MMP)가 생성된다. 또한, 여러 가지 종류의 알콜이 올레핀 및 H-MMP의 분해에 의해 생성된다. 대부분의 이들의 부생성물은 박막의 표면으로부터 배기되지만, 어느정도는 박막표면에 흡착된다. 여기서, RPO 스텝에 의해, 이들의 흡착물은 CO, CO2, H2O등에 분해되고, 다음의 퍼지 스텝에 의해 박막표면으로부터 배기된다. Chen 등은 MO원료와 산소를 15초의 배기를 통해 도입한다고 하는, 「펄스모드」로 ZrO2박막을 성막하여, C의 혼입량이 0.1at.%이하라고 보고하고 있지만, 이것도 산소도입 스텝에서의 유기물의 분해와, 그후의 배기스텝에서의 배기에 기인한다고 생각된다. 그러나, 본 발명은 Chen들의 수법에 대해, 산소보다도 활성인 리모트 플라즈마 산소를 이용하고 있고, 알콜 등의 분해효율이 높다는 점에서 유리하다. 더욱, 사이클 수법의 불순물량이 성막온도를 상승시킴으로써, 감소하고 있음을 알 수 있다. 이 이유는 성막온도가 상승함에 따라, 부생성물의 흡착량이 감소하고 있는데 기인한다. 이러한 이유로부터 사이클 수법에 있어서, 원료도입시간 △Mt는 짧게, 그리고 리모트 플라즈마 도입시간 △Rt는 길게 한 쪽이 좋다는 결론에 도달하였다. 또한 성막온도는 원료가 기상으로 분해하지 않는 한, 높은 쪽이 좋다고 말할 수 있다.
HfO2 막등의 많은 산화금속은 도 16에 나타낸 바와 같이 온도를 상승시키면, 막중에 결정화 구조를 쉽게 만드는 성질이 있다. 종래의 MOCVD 방법에서는 300℃ 이상에 있어서의 퇴적에서 이미 막중에 결정화한 부분이 다수 포함되어 있었다. 그러나, 본 발명에서는 도 16과 같이 결정화 온도는 고온쪽에서 시프트하고 있고, 결정화하기 어려운 HfO2막이 얻어지는 것이 판명되었다. 도 17에 나타낸 TEM 사진은 그 일예를 나타내는 것이며, 종래에서는 결정화하여 있는 온도에 있어서도 비정질 구조를 유지하고 있음이 판명되었다.
도 17(a) 및 (b)는 425℃에서 1 및 4사이클에서, 각각 스텝시간 120초 및 30초에서 성막한 샘플의 HRTEM 화상이다. HfO2 박막성막전에, NH3 어닐에 의해 0.8nm의 계면층이 형성되어 있다. TEM 화상에서, 검게 보이는 부분이 Hf를 포함하는 HfO2막이다(무거운 원자일수록 검게 보인다). 일반적으로 그 부분에 규칙성이 없으면 비정질이라고 부르고, 규칙성이 있으면 결정화되어 있다고 말한다. 그러나, 막전체(큰 의미)에서 보면 부분적으로 결정하고 있어도 비정질이라고 하여도 좋다고 생 각된다.
도 17(a), (b)로부터 1 및 4사이클의 계면층은 1.7nm 및 1.6nm이기 때문에, RPO 처리의 스텝시간은 계면층의 형성에서는 영향을 주지 않는다고 생각된다. 단, 다른 실험에서는, 사이클법에 의해, 하지와 HfO2막의 사이에 형성된 바람직하지 않은 계면층을 종래 MOCVD법에 의한 성막보다도 얇게 할 수 있는 것이 확인되었다. 도 17로부터 1사이클에서 성막한 HfO2박막이 보다 결정하고 있는데 비해, 4사이클에서 성막한 HfO2박막은 비정질 구조인 것임을 알 수 있다. Kukli 등은 ALD 에 의해 성막한 ZrO2막은 210℃에서는 비정질 구조이었지만, 300℃에서 결정화하였다고 보고하고 있다. 또한, Aarik 등은 ALD에 의해 300℃에서 성막한 HfO2막은 결정화하고 있다고 보고하고 있다. 이들의 것으로부터 본 발명의 사이클 수법은 막을 비정질 구조로 유지하는데 적합한 수법이라고 말할 수 있다. 또한, 막두께 균일성에 대해서 조사한 바, 1사이클에서 성막한 경우와 비교하여, 4사이클에서 성막한 경우의 경우가 양호한 것도 확인할 수 있다.
도 18에, MOCVD법과 사이클 수법에 의해 425℃에서 성막한 HfO2 캐패시터의 EOT와 -1V에서 측정한 리크 전류의 관계를 나타낸다. 종축은 리크전류(Jg@-1V), 횡축은 EOT를 나타내고 있다. HfO2박막성막전에 NH3 어닐에 의해, 0.8nm의 계면층이 형성되어 있다. 사이클 수법에서 성막한 HfO2박막의 막두께는 각각, 2.3, 3.1, 3.8, 4.6nm이다. MOCVD법에 의해 다른 막두께로 성막한 HfO2막 중, C-V특성이 얻어지는 것은, 막두께가 5nm 이상의 것뿐이었다. 흰점, 흑점은 각각 MOCVD법, 사이클수법에 의해 성막한 경우의 결과를 나타내고 있다.
도 18에 의해 사이클 수법에서 성막한 HfO2박막의 리크전류는 MOCVD법에서 성막한 막의 100분의 1이하인 것을 알 수 있다. 그 리크 전류가 사이클 수법에 의해 감소한 원인은 HfO2막 중의 불순물의 감소와 그 박막구조가 비정질 상태인 것이다.
*이상과 같이 본 발명자들은 주기적인 RPO를 이용한 새로운 MOCVD법의 잇점을 발견하였다. 즉, 사이클 수법의 경우, 성막온도를 올리고, 원료의 도입시간을 줄여서, 막중에 포함되는 불순물의 양를 감소시킬 수 있음을 발견하였다. 또한, 사이클 수법으로 성막한 막은 비정질 구조이며, 사이클 수법은 비정질 구조를 유지하는데 바람직한 것도 판명되었다. 그 결과, HfO2막의 리크 전류는 감소하였다. 또한, 사이클 수법에 의해 종래의 MOCVD에 의한 성막보다도 막두께의 균일성을 향상할 수 있고, 더욱이는 성막의 하지와 HfO2막의 사이에 형성된 계면층의 두께도 적게 할 수 있음도 판명되었다.
도 1은 본 발명에 따른 실시형태에 있어서의 반응실 개요설명도이다.
도 2는 Hf-O-Hf 결합의 결합정도를, HfO2막을 형성할 때, 산소없이 형성한 경우와 산소있이 형성한 경우로 비교한 도이다.
도 3은 HfO2막중에 포함되는 불순물량(-OH, C-H, C-O)을, HfO2막을 형성할 때에, 산소없이 형성한 경우와 산소있이 형성한 경우로 비교한 도이다.
도 4는 사이클수와 HfO2막중의 C, H 불순물 총량의 관계를 나타내는 그래프이다.
도 5는 기판상에 HfO2막을 형성한 상태를 나타내는 단면도이다.
도 6은 사이클수와 절연특성의 관계를 나타내는 그래프이다.
도 7은 본 발명에 따른 실시형태에 있어서의 클러스터(cluster) 장치구성을 나타내는 개념도이다.
도 8은 종래예와 실시형태에 있어서의 클러스터 장치구성에 따른 HfO2막의 전기적 특성을 나타내는 그래프이다.
도 9는 변형예에 있어서의 반응실의 개념설명도이다.
도 10은 본 발명의 실시형태에 따른 샤워헤드 형상의 각종예를 나타내는 설명도이다.
도 11은 실시예에 있어서의 MOCVD와 RPO의 사이클 처리에 의한 성막 시퀀스 를 나타내는 도이다.
도 12는 실시예에 있어서의 C-V특성 및 I-V특성의 측정에 이용한 n-MOS 캐패시터 구조와 그 제작순서를 설명하는 도이다.
*도 13은 사이클 처리에 의해 성막한 HfO2막의 성장속도의 기판 온도 의존성을 나타내는 도이다.
도 14는 사이클수를 바꾸어 성막한 HfO2막중의 수소, H2O, CO의 TDS 스펙트럼을 나타내는 도이다.
도 15는 종래의 MOCVD법과 실시예에 있어서의 사이클 처리에 의해 형성한 샘플의 (a)탄소(carbon)와 (b)수소(hydrogen)의 SIMS 프로파일을 나타내는 도이다.
도 16은 결정화 정도의 온도특성을 나타내는 종래예와 본 발명의 비교도이다.
도 17은 1사이클과 4사이클로 형성한 샘플의 HRTEM 화상을 나타내는 도이다.
도 18은 종래의 MOCVD법과 실시예에 있어서의 사이클 처리에 의해 형성한 HfO2 캐패시터의 EOT와 리크(leak) 전류의 관계를 나타내는 도이다.
도 19는 종래예에 있어서의 CVD 반응실의 개념설명도이다.
도 20은 종래예에 있어서의 클러스터 장치구성을 나타내는 개념도이다.

Claims (9)

  1. 산소원자를 포함하며, 상온 상압에 있어서 액상인 원료를 기화한 원료가스를 사용하고, 상기 원료가스 이외에 상기 산소원자를 포함하는 가스를 사용하는 일 없이 기판상에 산화막을 형성하는 성막 공정과,
    상기 원료가스와는 다른 반응물을 사용하여 상기 성막 공정에 있어서 형성한 상기 산화막의 개질을 실시하는 개질 공정을 연속하여 적어도 1회 이상 실시하는 공정을 갖는 반도체 장치의 제조방법에 있어서,
    상기 성막 공정에서 사용하는 상기 원료가스는 상기 산소원자와 하프늄원자를 포함하는 원료를 기화한 원료가스를 포함하고, 상기 성막 공정에서 형성하는 상기 산화막은 막두께가 0.5Å~30Å의 하프늄을 포함하는 산화막인 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 비산소분위기하에서 기판에 대하여 산소원자와 하프늄원자를 포함하는 기화한 원료가스를 공급하고, 상기 기판상에 막두께가 0.5Å~30Å의 하프늄을 포함하는 산화막을 형성하는 성막 공정과,
    상기 원료가스와는 다른 반응물을 사용하여 상기 성막 공정에 있어서 형성한 상기 하프늄을 포함하는 상기 산화막의 개질을 실시하는 개질 공정을 연속하여 적어도 1회 이상 실시하는 반도체 장치의 제조방법.
  3. 산소원자와 하프늄원자를 포함하는 원료를 기화한 원료가스를 사용하고, 산화가스를 사용하는 일 없이 기판상에 막두께가 0.5Å~30Å의 하프늄을 포함하는 산화막을 성형하는 성막 공정과,
    상기 원료가스와는 다른 반응물을 사용하여 상기 성막공정에 있어서 형성한 상기 하프늄을 포함하는 상기 산화막의 개질을 실시하는 개질공정을 연속하여 적어도 1회 이상 실시하는 반도체 장치의 제조방법.
  4. 제1항에 있어서, 상기 성막 공정에서는 상기 기판의 온도는 400℃이상부터 450℃이하의 범위에 있는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제1항에 있어서, 상기 산소원자와 하프늄원자를 포함하는 상기 원료가 Hf[OC(CH3)2CH2OCH3]4인 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제1항에 있어서, 상기 산소원자와 하프늄원자를 포함하는 상기 원료가 Hf[OC(CH3)2CH2OCH3]4이며, 상기 성막 공정에서는 상기 원료가스의 C(CH3)2CH2OCH3를 분해시키는 일 없이 성막하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. Hf[OC(CH3)2CH2OCH3]4를 기화한 원료가스를 사용하여 기판상에 Hf를 포함하는 막을 형성하는 성막 공정과,
    상기 원료가스와 다른 반응물을 사용하여 상기 성막 공정에 있어서 형성한 상기 Hf를 포함하는 상기 막의 개질을 실시하는 개질공정을 연속하여 적어도 1회이상 실시하는 반도체장치의 제조방법에 있어서,
    상기 성막 공정에서는 상기 원료가스의 C(CH3)2CH2OCH3를 분해시키는 일 없이 성막하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 기판을 처리하는 반응실과,
    상기 반응실내에 산소원자와 하프늄원자를 포함하는 원료를 기화한 원료가스를 공급하는 공급관과,
    상기 반응실내에 상기 원료가스와는 다른 반응물을 공급하는 공급관과,
    상기 반응실내에 비산소분위기하에서 상기 원료가스를 공급하여 상기 기판상에 막두께가 0.5Å~30Å의 하프늄을 포함하는 산화막을 형성하고, 상기 반응실내에 상기 반응물을 공급하여 상기 기판상에 형성된 상기 하프늄을 포함하는 상기 산화막의 개질을 실시하고, 이를 연속하여 적어도 1회 이상 실시하도록 제어하는 제어장치를 갖는 것을 특징으로 하는 기판처리장치.
  9. 기판을 처리하는 반응실과,
    상기 반응실내에 Hf[OC(CH3)2CH2OCH3]4를 기화한 원료가스를 공급하는 공급관 과,
    상기 반응실내에 상기 원료가스와는 다른 반응물을 공급하는 공급관과,
    상기 반응실내에 상기 원료가스를 공급하여 상기 원료가스의 C(CH3)2CH2OCH3를 분해시키는 일 없이 상기 기판상에 하프늄을 포함하는 산화막을 형성하고, 상기 반응실내에 상기 반응물을 공급하여 상기 기판상에 형성된 상기 하프늄을 포함하는 상기 산화막의 개질을 실시하고, 이를 연속하여 적어도 1회 이상 실시하도록 제어하는 제어장치를 갖는 것을 특징으로 하는 기판처리장치.
KR1020080018486A 2002-02-28 2008-02-28 반도체 장치의 제조방법 KR100838436B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002053626 2002-02-28
JPJP-P-2002-00053626 2002-02-28
JPJP-P-2002-00372910 2002-12-24
JP2002372910A JP4090346B2 (ja) 2002-02-28 2002-12-24 半導体装置の製造方法及び基板処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060021043A Division KR100819318B1 (ko) 2002-02-28 2006-03-06 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20080025109A true KR20080025109A (ko) 2008-03-19
KR100838436B1 KR100838436B1 (ko) 2008-06-16

Family

ID=30117341

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020030012803A KR100574150B1 (ko) 2002-02-28 2003-02-28 반도체 장치의 제조방법
KR1020060021043A KR100819318B1 (ko) 2002-02-28 2006-03-06 반도체 장치의 제조방법
KR1020080018486A KR100838436B1 (ko) 2002-02-28 2008-02-28 반도체 장치의 제조방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020030012803A KR100574150B1 (ko) 2002-02-28 2003-02-28 반도체 장치의 제조방법
KR1020060021043A KR100819318B1 (ko) 2002-02-28 2006-03-06 반도체 장치의 제조방법

Country Status (2)

Country Link
US (1) US6787481B2 (ko)
KR (3) KR100574150B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269568B2 (en) 2009-07-27 2016-02-23 Wonik Ips Co., Ltd Method of manufacturing semiconductor device using the same

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7101813B2 (en) * 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
JP4294976B2 (ja) * 2003-02-27 2009-07-15 東京エレクトロン株式会社 基板処理装置
KR100964270B1 (ko) * 2003-04-29 2010-06-16 주식회사 하이닉스반도체 원자층 증착법을 이용한 이산화하프늄 유전체 형성방법
KR100532434B1 (ko) * 2003-05-09 2005-11-30 삼성전자주식회사 반도체 메모리 소자의 커패시터 제조 방법
US6844271B2 (en) * 2003-05-23 2005-01-18 Air Products And Chemicals, Inc. Process of CVD of Hf and Zr containing oxynitride films
KR100560666B1 (ko) * 2003-07-07 2006-03-16 삼성전자주식회사 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법
US7205247B2 (en) * 2003-09-30 2007-04-17 Aviza Technology, Inc. Atomic layer deposition of hafnium-based high-k dielectric
KR100568256B1 (ko) 2003-12-11 2006-04-07 삼성전자주식회사 반도체 소자 제조 장비의 세정 방법
KR100519798B1 (ko) * 2003-12-11 2005-10-10 삼성전자주식회사 향상된 생산성을 갖는 박막 형성 방법
JP4607474B2 (ja) * 2004-02-12 2011-01-05 東京エレクトロン株式会社 成膜装置
US7208401B2 (en) * 2004-03-12 2007-04-24 Hewlett-Packard Development Company, L.P. Method for forming a thin film
US20050227502A1 (en) * 2004-04-12 2005-10-13 Applied Materials, Inc. Method for forming an ultra low dielectric film by forming an organosilicon matrix and large porogens as a template for increased porosity
KR100604845B1 (ko) 2004-04-12 2006-07-26 삼성전자주식회사 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
DE602005016933D1 (de) 2004-06-28 2009-11-12 Cambridge Nanotech Inc Atomlagenabscheidungssystem und -verfahren
US7588988B2 (en) * 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7179759B2 (en) * 2004-09-30 2007-02-20 Taiwan Semiconductor Manufacturing Company Barrier layer and fabrication method thereof
KR100631951B1 (ko) * 2004-11-08 2006-10-04 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US20060264066A1 (en) * 2005-04-07 2006-11-23 Aviza Technology, Inc. Multilayer multicomponent high-k films and methods for depositing the same
US20070010072A1 (en) * 2005-07-09 2007-01-11 Aviza Technology, Inc. Uniform batch film deposition process and films so produced
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
KR100644410B1 (ko) * 2005-08-05 2006-11-10 삼성전자주식회사 금속 산화막의 형성 방법 및 이를 이용한 반도체커패시터의 제조 방법
KR20070110748A (ko) * 2006-05-15 2007-11-20 주식회사 하이닉스반도체 커패시터 형성 방법
WO2007138937A1 (en) 2006-05-26 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7727908B2 (en) * 2006-08-03 2010-06-01 Micron Technology, Inc. Deposition of ZrA1ON films
US7759747B2 (en) * 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
US7776765B2 (en) * 2006-08-31 2010-08-17 Micron Technology, Inc. Tantalum silicon oxynitride high-k dielectrics and metal gates
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
US20080057659A1 (en) * 2006-08-31 2008-03-06 Micron Technology, Inc. Hafnium aluminium oxynitride high-K dielectric and metal gates
US20080237694A1 (en) * 2007-03-27 2008-10-02 Michael Specht Integrated circuit, cell, cell arrangement, method for manufacturing an integrated circuit, method for manufacturing a cell, memory module
US9157152B2 (en) * 2007-03-29 2015-10-13 Tokyo Electron Limited Vapor deposition system
US8235001B2 (en) 2007-04-02 2012-08-07 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method for manufacturing semiconductor device
US7635634B2 (en) * 2007-04-16 2009-12-22 Infineon Technologies Ag Dielectric apparatus and associated methods
JP5015705B2 (ja) * 2007-09-18 2012-08-29 ルネサスエレクトロニクス株式会社 層間絶縁膜形成方法、層間絶縁膜、半導体デバイス、および半導体製造装置
US7943527B2 (en) * 2008-05-30 2011-05-17 The Board Of Trustees Of The University Of Illinois Surface preparation for thin film growth by enhanced nucleation
JP5287592B2 (ja) * 2009-08-11 2013-09-11 東京エレクトロン株式会社 成膜装置
US20140174359A1 (en) * 2011-09-09 2014-06-26 Toshiba Mitsubishi-Electric Industrial Systems Corporation Plasma generator and cvd device
KR101427726B1 (ko) * 2011-12-27 2014-08-07 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
FR3003684B1 (fr) * 2013-03-25 2015-03-27 Soitec Silicon On Insulator Procede de dissolution d'une couche de dioxyde de silicium.
JP5859586B2 (ja) * 2013-12-27 2016-02-10 株式会社日立国際電気 基板処理システム、半導体装置の製造方法および記録媒体
JP6410622B2 (ja) * 2014-03-11 2018-10-24 東京エレクトロン株式会社 プラズマ処理装置及び成膜方法
JP5764228B1 (ja) 2014-03-18 2015-08-12 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラム及び記録媒体
US10100407B2 (en) * 2014-12-19 2018-10-16 Lam Research Corporation Hardware and process for film uniformity improvement
JP7296699B2 (ja) * 2018-07-02 2023-06-23 東京エレクトロン株式会社 ガス供給システム、プラズマ処理装置およびガス供給システムの制御方法
FI129501B (en) 2019-04-25 2022-03-31 Beneq Oy Gas distribution unit in connection with the ALD reactor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2764472B2 (ja) 1991-03-25 1998-06-11 東京エレクトロン株式会社 半導体の成膜方法
JPH05221644A (ja) 1992-02-13 1993-08-31 Matsushita Electric Ind Co Ltd 酸化タンタル薄膜の製造方法
JPH06252065A (ja) * 1993-03-01 1994-09-09 Fuji Electric Co Ltd 絶縁膜製造方法
JPH0982696A (ja) 1995-09-18 1997-03-28 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JPH11177057A (ja) 1997-12-09 1999-07-02 Nec Corp 半導体装置の製造方法
JPH11217672A (ja) 1998-01-30 1999-08-10 Sony Corp 金属窒化物膜の化学的気相成長方法およびこれを用いた電子装置の製造方法
JP2000256860A (ja) * 1999-03-08 2000-09-19 Micro System:Kk 有機金属気相成長装置用二重ゾーン反応器
US6200893B1 (en) * 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
JP2001024169A (ja) 1999-07-08 2001-01-26 Hitachi Ltd 半導体装置およびその製造方法
US6103567A (en) * 1999-08-10 2000-08-15 Vanguard International Semiconductor Corp. Method of fabricating dielectric layer
DE60125338T2 (de) * 2000-03-07 2007-07-05 Asm International N.V. Gradierte dünne schichten
JP4449226B2 (ja) 2000-05-22 2010-04-14 東京エレクトロン株式会社 金属酸化膜の改質方法、金属酸化膜の成膜方法及び熱処理装置
US6613695B2 (en) * 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
KR100384850B1 (ko) * 2000-12-14 2003-05-22 주식회사 하이닉스반도체 탄탈륨옥사이드 유전막 형성 방법
US6828218B2 (en) * 2001-05-31 2004-12-07 Samsung Electronics Co., Ltd. Method of forming a thin film using atomic layer deposition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269568B2 (en) 2009-07-27 2016-02-23 Wonik Ips Co., Ltd Method of manufacturing semiconductor device using the same

Also Published As

Publication number Publication date
US6787481B2 (en) 2004-09-07
US20040009678A1 (en) 2004-01-15
KR100838436B1 (ko) 2008-06-16
KR20030071582A (ko) 2003-09-03
KR20060029254A (ko) 2006-04-05
KR100819318B1 (ko) 2008-04-03
KR100574150B1 (ko) 2006-04-25

Similar Documents

Publication Publication Date Title
KR100838436B1 (ko) 반도체 장치의 제조방법
JP4505494B2 (ja) 半導体装置の製造方法及び基板処理装置
US6806145B2 (en) Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
US7972977B2 (en) ALD of metal silicate films
US7727911B2 (en) Method for forming a gate insulating film
US7491654B2 (en) Method of forming a ZrO2 thin film using plasma enhanced atomic layer deposition and method of fabricating a capacitor of a semiconductor memory device having the thin film
KR20080011236A (ko) 유전체 물질의 플라즈마 처리
JP2005536063A (ja) Ｈｉｇｈ−ｋ金属酸化物の原子層堆積
WO2005034196A2 (en) Atomic layer deposition of hafnium-based high-k dielectric
GB2355727A (en) Atomic layer deposition method
KR102004046B1 (ko) 산화티타늄 막의 성막 방법 및 하드 마스크의 형성 방법
US20060051506A1 (en) Nitridation of high-k dielectrics
US20070287248A1 (en) Method for manufacturing capacity element, method for manufacturing semiconductor device and semiconductor-manufacturing apparatus
Chae et al. New high-k SrTa2O6 gate dielectrics prepared by plasma-enhanced atomic layer chemical vapor deposition
JP4224044B2 (ja) 半導体装置の製造方法
JP2004296820A (ja) 半導体装置の製造方法及び基板処理装置
JP2004296887A (ja) 半導体装置の製造方法及び基板処理装置
US20090317982A1 (en) Atomic layer deposition apparatus and method for preparing metal oxide layer
JP2005129819A (ja) 半導体装置の製造方法
KR100490658B1 (ko) 반도체 소자의 절연박막 형성방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
TWI841680B (zh) 於反應腔室中藉由循環沉積製程於基板上沉積鉿鑭氧化物膜之方法
KR100766007B1 (ko) 하프늄 금속 유기물을 이용한 하프늄 산화막 형성 방법
KR100780605B1 (ko) 탄탈륨지르코늄산화막을 구비한 반도체소자 및 그의 제조방법
LUJAN et al. ISSUES, ACHIEVEMENTS AND CHALLENGES TOWARDS INTEGRATION OF HIGH-K DIELECTRICS M. CAYMAX, S. DE GENDT, W. VANDERVORST, M. HEYNS H. BENDER, R. CARTER, T. CONARD, R. DEGRAEVE, G. GROESENEKEN, S. KUBICEK, G.

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 12