KR102004046B1 - 산화티타늄 막의 성막 방법 및 하드 마스크의 형성 방법 - Google Patents

산화티타늄 막의 성막 방법 및 하드 마스크의 형성 방법 Download PDF

Info

Publication number
KR102004046B1
KR102004046B1 KR1020170129657A KR20170129657A KR102004046B1 KR 102004046 B1 KR102004046 B1 KR 102004046B1 KR 1020170129657 A KR1020170129657 A KR 1020170129657A KR 20170129657 A KR20170129657 A KR 20170129657A KR 102004046 B1 KR102004046 B1 KR 102004046B1
Authority
KR
South Korea
Prior art keywords
titanium oxide
oxide film
film
forming
gas
Prior art date
Application number
KR1020170129657A
Other languages
English (en)
Other versions
KR20180041067A (ko
Inventor
나오키 신도
도시오 하세가와
다오타카 노로
미야코 가네코
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180041067A publication Critical patent/KR20180041067A/ko
Application granted granted Critical
Publication of KR102004046B1 publication Critical patent/KR102004046B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 높은 성막 레이트를 유지하면서 실리콘 부분의 계면 산화막을 얇게 할 수 있는 산화티타늄 막의 성막 방법, 및 그러한 산화티타늄 막을 사용한 하드 마스크의 형성 방법을 제공한다. 표면에 실리콘 부분을 갖는 피처리 기판에 산화티타늄 막을 형성하는 산화티타늄 막의 성막 방법으로서, 피처리 기판의 실리콘 부분을 포함하는 표면에, 티타늄 함유 가스와, H2O 가스를 교대로 공급해서 열 ALD에 의해 제1 산화티타늄 막을 성막하는 제1 단계의 산화티타늄 막 성막 공정(스텝 2)과, 제1 산화티타늄 막 상에 티타늄 함유 가스와, 산화제인 O2 플라즈마를 교대로 공급해서 플라즈마 ALD에 의해 제2 산화티타늄 막을 성막하는 제2 단계의 산화티타늄 막 성막 공정(스텝 3)을 갖는다.

Description

산화티타늄 막의 성막 방법 및 하드 마스크의 형성 방법{METHOD OF FORMING TITANIUM OXIDE FILM AND METHOD OF FORMING HARD MASK}
본 발명은 산화티타늄 막의 성막 방법 및 하드 마스크의 형성 방법에 관한 것이다.
반도체 프로세스에 있어서, 산화티타늄 막은, 절연막이나 유전체막으로서 널리 사용되고 있으며, 실리콘 상에 산화티타늄 막을 형성하는 프로세스가 존재한다. 이 프로세스는, 예를 들어 포토리소그래피법의 해상 한계 이하의 미세 패턴을 형성하기 위한 더블 패터닝이라 불리는 기술에 사용된다. 더블 패터닝에서는, 예를 들어 포토리소그래피법을 사용해서 소정의 패턴 폭으로 Si로 이루어지는 코어재를 형성하고, 그 위에 최상층의 하드 마스크가 되는 산화티타늄 막을 성막한다. 계속해서 산화티타늄 막을 에칭하여, 실리콘으로 이루어지는 코어재의 측벽에 산화티타늄 막으로 이루어지는 측벽 스페이서가 형성된 상태로 한다. 계속해서, 코어재를 에칭 제거함으로써, 산화티타늄 막으로 이루어지는 측벽 스페이서가 하드 마스크로 해서 잔존한다. 이것을 에칭마스크로 하여, 그 아래에 형성된 가공 대상 막을 이방성 에칭한다. 이에 의해, 코어재의 패턱 폭의 절반의 패턴 폭으로 가공 대상 막을 에칭할 수 있다.
산화티타늄의 형성 방법으로서는, TiCl4 가스와 산화제를 교대로 공급해서 성막하는 원자층 성막(ALD)법이 알려져 있다. 예를 들어, 특허문헌 1에는, Ti 원료 가스인 TiCl4 가스와, O2 가스와 같은 산소 함유 가스의 플라즈마를 교대로 공급하는 플라즈마 ALD 프로세스에 의해 산화티타늄 막을 성막하는 것이 기재되어 있다.
일본 특허 공표 제2012-517101호 공보
그러나, 상기 특허문헌 1에 기재된 방법에서는, 높은 성막 레이트로 산화티타늄 막이 얻어지지만, 산화티타늄 막 형성 후, 실리콘 부분에 계면 산화막(SiO2막)이 비교적 두껍게 형성되어버려, 산화티타늄 막을, 소정의 막을 에칭하기 위한 하드 마스크로서 사용한 경우, 에칭 대상 막의 패턴 치수에 오차가 발생할 우려가 있다.
따라서, 본 발명은, 높은 성막 레이트를 유지하면서 실리콘 부분의 계면 산화막을 얇게 할 수 있는 산화티타늄 막의 성막 방법, 및 그러한 산화티타늄 막을 사용한 하드 마스크의 형성 방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 관점은, 표면에 실리콘 부분을 갖는 피처리 기판에 산화티타늄 막을 형성하는 산화티타늄 막의 성막 방법으로서, 상기 피처리 기판의 상기 실리콘 부분을 포함하는 표면에, 티타늄 함유 가스와, 산화제인 수소 및 산소를 포함하는 가스를 교대로 공급해서 열 ALD에 의해 제1 산화티타늄 막을 성막하는 제1 단계의 산화티타늄 막 성막 공정과, 상기 제1 산화티타늄 막 상에, 티타늄 함유 가스와, 산화제인 산소 함유 가스의 플라즈마를 교대로 공급해서 플라즈마 ALD에 의해 제2 산화티타늄 막을 성막하는 제2 단계의 산화티타늄 막 성막 공정을 갖는 산화티타늄 막의 성막 방법을 제공한다.
상기 제1 관점에 있어서, 상기 제1 단계의 산화티타늄 막 성막 공정은, 상기 실리콘 부분의 표면 산화가 억제되도록 행하여져, 상기 제1 산화티타늄 막은, 상기 제2 단계의 산화티타늄 막 성막 공정 시에서의 상기 실리콘 부분의 표면 산화의 배리어로서 기능한다.
본 발명의 제2 관점은, 표면에 소정의 패턴의 실리콘 부분을 갖고, 또한 피 에칭막을 갖는 피처리 기판에 있어서, 상기 피 에칭막을 패턴 에칭하기 위한 하드 마스크의 형성 방법으로서, 상기 피처리 기판의 상기 실리콘 부분을 포함하는 표면에, 티타늄 함유 가스와, 산화제인 수소 및 산소를 포함하는 가스를 교대로 공급해서 열 ALD에 의해 제1 산화티타늄 막을 성막하는 제1 단계의 산화티타늄 막 성막 공정과, 상기 제1 산화티타늄 막 상에, 티타늄 함유 가스와, 산화제인 산소 함유 가스의 플라즈마를 교대로 공급해서 플라즈마 ALD에 의해 제2 산화티타늄 막을 성막하는 제2 단계의 산화티타늄 막 성막 공정과, 상기 제1 단계의 산화티타늄 막 성막 공정에서 성막된 상기 제1 산화티타늄 막과, 상기 제2 단계의 산화티타늄 막 성막 공정에서 성막된 상기 제2 산화티타늄 막으로 구성된 산화티타늄 막을 에칭해서 소정 패턴의 하드 마스크를 형성하는 공정을 갖는 하드 마스크의 형성 방법을 제공한다.
상기 제2 관점에 있어서, 상기 실리콘 부분은 볼록부를 갖고, 상기 하드 마스크를 형성하는 공정은, 상기 볼록부의 측벽 스페이서로서 하드 마스크를 형성할 수 있다. 이때, 상기 제1 산화티타늄 막 및 상기 제2 산화티타늄 막은, 상기 볼록부 상에 콘포멀하게 퇴적된다. 또한, 상기 하드 마스크를 형성하는 공정 후, 상기 실리콘 부분을 에칭 제거하는 공정을 더 가질 수 있다.
상기 제1 관점 및 제2 관점에 있어서, 상기 제1 단계의 산화티타늄 막 성막 공정에서 산화제로서 사용되는 수소 및 산소를 포함하는 가스로서, H2O 가스를 적합하게 사용할 수 있다. 또한, 상기 제2 단계의 산화티타늄 막 성막 공정에서 산화제로서 사용되는 산소 함유 가스의 플라즈마로서, O2 가스의 플라즈마를 적합하게 사용할 수 있다.
상기 제1 단계의 산화티타늄 막의 성막과, 상기 제2 단계의 산화티타늄 막의 성막은, 동일한 챔버 내에서 행하는 것이 바람직하다.
본 발명에 따르면, 피처리 기판의 실리콘 부분을 포함하는 표면에, 티타늄 함유 가스와, 산화제인 수소 및 산소를 포함하는 가스를 교대로 공급해서 열 ALD에 의해 제1 산화티타늄 막을 성막한 후, 티타늄 함유 가스와, 산화제인 산소 함유 가스의 플라즈마를 교대로 공급해서 플라즈마 ALD에 의해 제2 산화티타늄 막을 성막하므로, 제1 산화티타늄 막을 성막한 시점에서 실리콘 부분에 계면 산화가 발생하기 어려워, 그 후 플라즈마 ALD에 의한 제2 산화티타늄 막을 성막해도 제1 산화티타늄 막이 배리어가 되어, 실리콘 부분의 계면 산화를 진행시키지 않고 고 레이트로 티타늄막을 성막할 수 있다.
도 1은 본 발명에 따른 TiO2막의 성막 방법의 일 실시 형태를 나타내는 흐름도이다.
도 2는 본 발명의 하드 마스크의 형성 방법의 일례가 적용 가능한 피처리 기판의 구조를 설명하기 위한 도면이다.
도 3은 도 2의 피처리 기판에 최상층의 하드 마스크가 되는 TiO2막을 성막한 상태를 도시하는 단면도이다.
도 4는 도 3의 상태로부터 TiO2막을 건식 에칭해서 코어재인 Si막의 양측에 하드 마스크가 되는 측벽 스페이서가 형성된 상태를 도시하는 단면도이다.
도 5는 도 4의 상태로부터 코어재인 Si막을 에칭 제거한 상태를 도시하는 단면도이다.
도 6은 하드 마스크로서의 측벽 스페이서를 에칭 마스크로 하여, 하층의 TEOS막을 이방성 에칭해서 측벽 스페이서의 패턴을 전사한 상태를 도시하는 단면도이다.
도 7은 도 6의 패턴을 TiN막에 전사한 상태를 도시하는 단면도이다.
도 8은 도 7에서 얻어진 패턴의 TiN막을 에칭 마스크로 하여, 에칭 대상 막인 Low-k막을 에칭한 상태를 도시하는 단면도이다.
도 9는 Si막 상에 TiO2막을 성막할 때, 산화제로서 O2 플라즈마와 같은 산소 함유 가스에 의한 플라즈마를 사용한 플라즈마 ALD만으로 성막했을 때의 상태를 도시하는 단면도이다.
도 10은 도 9의 상태로부터, TiO2막을 건식 에칭하여, 측벽 스페이서를 형성한 후, Si막을 에칭 제거한 상태를 도시하는 단면도이다.
도 11은 Si막 상에 TiO2막을 성막할 때, 본 발명의 일 실시 형태의 2단계의 성막에 의해 성막하고, 그 후 TiO2막을 건식 에칭하여, 측벽 스페이서를 형성한 후, Si막을 에칭 제거한 상태를 도시하는 단면도이다.
도 12는 산화제로서 H2O를 사용해서 열 ALD에 의해 Si 상에 TiO2막을 성막한 경우와, 산화제로서 O2 플라즈마를 사용해서 플라즈마 ALD에 의해 Si 상에 TiO2막을 성막한 경우에 있어서의, Si 상에 성막된 계면 SiO2막의 두께를 도시하는 도면이다.
도 13은 본 발명의 TiO2막의 성막 방법에 적합한 성막 장치의 일례를 나타내는 단면도이다.
도 14는 도 13의 성막 장치에 있어서, 제1 단계의 TiO2막의 성막을 행할 때의 성막 시퀀스를 나타내는 타이밍 차트이다.
도 15는 도 13의 성막 장치에 있어서, 제2 단계의 TiO2막의 성막을 행할 때의 성막 시퀀스를 나타내는 타이밍 차트이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해서 구체적으로 설명한다.
<산화티타늄 막의 성막 방법>
최초로, 본 발명에 따른 산화티타늄 막(TiO2막)의 성막 방법의 일 실시 형태에 대해서 도 1의 흐름도를 참조하여 설명한다.
본 실시 형태에서는, 표면에 실리콘(Si) 부분을 갖는 피처리 기판을 준비한다(스텝 1). 피처리 기판으로서는 Si 기판 등의 반도체 기판을 적합하게 사용할 수 있다. 표면의 Si 부분은, Si 기판 그 자체이어도 되고, Si막이어도 된다. Si막으로서는, 화학 증착법(CVD)으로 형성된 폴리 Si막을 들 수 있다.
이어서, Si 부분을 포함하는 피처리 기판 상에, 제1 단계의 TiO2막의 성막을 행한다(스텝 2). 제1 단계의 TiO2막의 성막은, Ti 원료 가스가 되는 Ti 함유 가스, 예를 들어 TiCl4 가스와, 산화제로서 사용되는 수소 및 산소를 포함하는 가스, 예를 들어 H2O 가스를 교대로 공급하는 열 ALD법에 의해 행한다. 이에 의해, 제1 TiO2막을 콘포멀하게 성막한다. Ti 함유 가스의 공급과, H2O 가스의 공급과의 사이에는, 피처리 기판 상에 잔류하는 가스를 제거하는 처리, 예를 들어 퍼지 처리를 행하는 것이 바람직하다.
이어서, 제1 TiO2막 상에 제2 단계의 TiO2막의 성막을 행한다(스텝 3). 제2 단계의 TiO2막의 성막은, Ti 원료 가스가 되는 Ti 함유 가스, 예를 들어 TiCl4 가스와, O2 가스의 플라즈마(O2 플라즈마)를 교대로 공급하는 플라즈마 ALD법에 의해 행한다. 이에 의해, 제2 TiO2막을 콘포멀하게 성막한다. Ti 함유 가스의 공급과, O2 플라즈마의 공급과의 사이에는, 피처리 기판 상에 잔류하는 가스를 제거하는 처리, 예를 들어 퍼지 처리를 행하는 것이 바람직하다.
이러한 2단계의 성막에 의해, 높은 성막 레이트를 유지하면서 Si 부분의 계면 산화막을 얇게 할 수 있다.
종래, Si 부분에 TiO2막을 형성하는 방법으로서, Ti 원료 가스인 TiCl4 가스와, O2 플라즈마를 교대로 공급하는 플라즈마 ALD법이 제안되어 있으며, 이것에 의해 높은 성막 레이트로 TiO2막을 성막하고 있었다.
그러나, 이 방법에서는, O2 플라즈마는 산화력이 높아, TiO2막을 성막했을 때, Si 부분에 계면 SiO2막이 비교적 두껍게 형성되어버리는 것으로 판명되었다. 이 때문에, 이러한 TiO2막을 소정의 막을 에칭하기 위한 하드 마스크로서 사용한 경우에, 패턴 치수에 오차가 발생해버린다.
그래서, 본 실시 형태에서는, 제1 단계의 성막에서는, Ti 원료 가스가 되는 Ti 함유 가스와, 산화제로서 H2O 가스를 교대로 공급하는 열 ALD법에 의해 제1 TiO2막을 성막하고, 그 후의 제2 단계의 성막에서는, Ti 원료 가스가 되는 Ti 함유 가스와 O2 플라즈마를 교대로 공급하는 플라즈마 ALD법에 의해 제2 TiO2막을 성막한다.
제1 단계의 성막 시에는, 플라즈마를 사용하지 않고, 게다가 산화제로서 산화력이 비교적 약한 H2O 가스를 사용하므로, Si 부분의 산화를 억제할 수 있다. 이 때문에, Si 부분의 계면 SiO2막을 종래보다도 얇게 할 수 있다. 단, 제1 단계의 성막에서는, 산화제로서 산화력이 약한 H2O 가스를 사용하기 때문에, 제1 TiO2막의 성막 레이트는 제2 TiO2막보다도 낮아진다.
제1 단계의 성막 후의 제2 단계의 성막은, 종래와 마찬가지로, 산화제로서 O2 플라즈마와 같은 산소 함유 가스의 플라즈마를 사용해서 고 레이트로 성막하는데, 제1 TiO2막이 배리어로서 기능하여, 제2 단계 성막 시의 계면 SiO2막의 형성을 억제할 수 있다.
이와 같이, 제1 단계의 성막 시의 산화제인 H2O 가스의 약한 산화력과, 제1 단계의 성막에 의한 제1 TiO2막의 배리어 기능이 어우러져, 그 후에, 성막 레이트가 높은 제2 단계의 성막을 행했을 때도, Si 부분의 계면 SiO2막을 얇게 유지할 수 있다. 이 때문에, 높은 성막 레이트를 유지하면서, 계면 SiO2막을 억제한 TiO2막을 성막할 수 있다. 따라서, 이러한 TiO2막을, 소정의 막을 패턴 에칭할 때의 하드 마스크로서 사용한 경우, 에칭 대상 막의 패턴 치수의 오차를 작게 할 수 있다.
스텝 2의 제1 단계의 성막은, 제1 TiO2막의 두께가 배리어 기능을 유지할 수 있는 두께로 되도록 행하여진다. 그러한 관점에서, 제1 TiO2막의 두께는 1nm 이상인 것이 바람직하다. 또한, 제1 TiO2막이 너무 두꺼워져도 전체의 성막 레이트가 낮아질 뿐이므로, 그 두께는 6nm 이하인 것이 바람직하다.
또한, 제1 단계의 성막 시의 피처리 기판의 온도는, 실온 내지 250℃의 범위 내인 것이 바람직하다.
또한, 제1 단계의 성막에 있어서, 산화제로서 H2O 가스가 적합하지만, H2O 가스 대신에, 다른 산소(O) 및 수소(H)를 포함하는 가스, 예를 들어 과산화수소(H2O2) 가스 등을 사용할 수도 있다.
스텝 3의 제2 단계의 성막은, 제2 TiO2막의 두께가 소정의 두께로 될 때까지 행하여진다.
또한, 제2 단계의 성막 시의 피처리 기판의 온도는, 50 내지 250℃의 범위 내인 것이 바람직하다.
제2 단계의 성막에 있어서, O2 플라즈마는, 산화에 기여하는 산소 라디칼을 생성하기 위해 형성되고, 플라즈마는 특별히 한정되지 않고 평행 평판 플라즈마, 유도 결합 플라즈마, 마이크로파 플라즈마, 리모트 플라즈마 등, 다양한 플라즈마를 적용할 수 있다.
또한, 제2 단계에 있어서, 플라즈마 생성 가스로서는 O2 가스가 적합하지만, 오존 가스 등의 다른 산소 함유 가스를 사용할 수도 있다.
제1 단계 및 제2 단계의 성막에 있어서, Ti 원료 가스가 되는 Ti 함유 가스로서는, TiCl4 가스가 바람직하지만, 테트라(이소프로폭시)티타늄(TTIP), 4브롬화티타늄(TiBr4), 4요오드화티타늄(TiI4), 테트라키스에틸메틸아미노티타늄(TEMAT), 테트라키스디메틸아미노티타늄(TDMAT), 테트라키스디에틸아미노티타늄(TDEAT) 등의 다른 Ti 함유 가스를 사용할 수도 있다.
제1 단계 및 제2 단계의 성막은, 각각 별도의 챔버 내에서 행해도 되지만, 고 스루풋으로 처리를 행하는 관점에서는 동일한 챔버 내에서 행하는 것이 바람직하다.
<하드 마스크의 제조 방법>
상술한 바와 같이, 본 실시 형태에서 성막한 TiO2막은, 소정의 막을 패턴 에칭할 때의 하드 마스크에 적용하는 것이 바람직하다. 그때의 하드 마스크의 제조 방법은, 하층의 Si 상에 상술한 스텝 2의 제1 단계의 TiO2막의 성막을 행하고, 또한 상술한 스텝 3의 제2 단계의 TiO2막의 성막을 행한 후, 소정의 패터닝을 행하여 소정 패턴의 하드 마스크를 제조한다. 이때, 제1 단계의 성막과 제2 단계의 성막은 콘포멀하게 성막하는 것이 바람직하다.
일례로서, 본 실시 형태의 TiO2막을 더블 패터닝의 최상층의 하드 마스크로서 사용한 경우의 예에 대해서 설명한다.
먼저, 도 2에 도시한 바와 같이, 실리콘 기체(201) 상에 에칭 대상 막인 저유전율막(Low-k막)(202), 반사 방지막(ARC)(203), TiN막(204), TEOS막(SiO2막)(205)이 형성되고, 또한 그 위에 포토리소그래피에 의해 소정의 패턴으로 형성된 코어재가 되는 Si막(206)이 형성된 피처리 기판인 반도체 웨이퍼(W)를 준비한다. Si막(206)으로서는, CVD에 의해 성막된 폴리 Si막을 적합하게 사용할 수 있다.
계속해서, 도 3에 도시한 바와 같이, 소정 패턴의 Si막(206) 상에 최상층의 하드 마스크가 되는 TiO2막(207)을 성막한다. 이때, TiO2막(207)은, 상술한 바와 같은, 제1 단계의 성막과 제2 단계의 성막의 2단계의 성막 방법에 의해 성막된다.
계속해서, 도 4에 도시한 바와 같이, TiO2막(207)을 건식 에칭해서 코어재인 Si막(206)의 양측에, 코어재인 Si막(206)의 패턱 폭의 절반의 패턴 폭의 측벽 스페이서(208)를 형성하고, 계속해서, 도 5에 도시한 바와 같이, 코어재인 Si막(206)을 에칭 제거하여, 잔존하는 측벽 스페이서(208)를 하드 마스크로서 사용한다.
계속해서, 도 6에 도시한 바와 같이, 하드 마스크로서의 측벽 스페이서(208)를 에칭 마스크로 하여, 하층의 TEOS막(SiO2막)(205)을 이방성 에칭해서 측벽 스페이서(208)의 패턴을 전사하고, 계속해서, 도 7에 도시한 바와 같이, 그 패턴을 TiN막(204)에 전사하고, 또한 도 8에 도시한 바와 같이, TiN막(204)을 에칭 마스크로 하여, 에칭 대상 막인 Low-k막(202)을 에칭한다.
이러한 더블 패터닝에 있어서, 최상층의 TiO2막(207)을 성막하고, 에칭한 후의 측벽 스페이서(208)의 패턴 폭이, 패턴 정밀도를 높임에 있어서 매우 중요하다. 그러나, 도 9에 도시한 바와 같이, 산화제로서 O2 플라즈마와 같은 산소 함유 가스에 의한 플라즈마를 사용한 플라즈마 ALD만으로 TiO2막(207')을 성막하면, Si막(206)의 외주에 계면 SiO2막(210)이 비교적 두껍게 형성된다. 그렇게 하면, 도 10에 도시한 바와 같이, TiO2막(207')을 건식 에칭하고, 측벽 스페이서(208')를 형성한 후, Si막(206)을 에칭 제거했을 때, 계면 SiO2막(210)이 에칭되지 않고 잔존한다. 이 때문에, 패턴 폭은, 하드 마스크로서의 측벽 스페이서(208')의 본래의 패턴 폭 B보다도 큰 B'가 되어, 패턴 치수에 오차가 발생해버린다.
이에 반해, 본 실시 형태의 2단계 성막에 의해 TiO2막(207)을 성막함으로써, Si막(206)의 계면 산화를 억제할 수 있어, 그 후 TiO2막(207)을 건식 에칭해서 측벽 스페이서(208)를 형성한 후, Si막(206)을 에칭 제거했을 때, 도 11에 도시한 바와 같이, 계면 SiO2막은 거의 잔존하지 않는 상태로 할 수 있다. 이 때문에 패턴 치수의 오차를 매우 작게 할 수 있다.
<실험예>
이하, 실험예에 대해서 설명한다.
여기에서는, Ti 원료 가스로서 TiCl4 가스를 사용하고, 산화제로서 H2O를 사용해서 열 ALD에 의해 Si 상에 TiO2막을 성막한 경우(케이스 A)와, Ti 원료 가스로서 TiCl4 가스를 사용하고, 산화제로서 O2 플라즈마를 사용해서 플라즈마 ALD에 의해 Si 상에 TiO2막을 성막한 경우(케이스 B)의 Si 상의 계면 SiO2막의 두께를 조사하였다.
케이스 A, B일 때의 구체적인 성막 조건은, 이와 같이 하였다.
(1) 케이스 A
H2O=300sccm, TiCl4=20sccm, 4Torr
(2) 케이스 B
O2 가스=1000sccm, TiCl4=50sccm,
RF=300W, 2Torr
결과를 도 12에 나타내었다. 이 도에 도시한 바와 같이, 산화제로서 H2O를 사용한 열 ALD에 의해 TiO2막을 성막한 케이스 A에서는, 계면 산화막이 형성되지 않은 것에 반해, 산화제로서 O2 플라즈마를 사용한 플라즈마 ALD에 의해 TiO2막을 성막한 케이스 B에서는, 계면 산화막의 두께가 58Å로 되었다. 이 결과로부터, 제1 단계의 성막 시에, 산화제로서 O2 플라즈마를 사용하지 않고, H2O를 사용함으로써, Si 상의 계면 SiO2막의 생성을 억제할 수 있음이 확인되었다.
<TiO2막의 성막 장치>
이어서, 상기 TiO2막의 성막 방법에 적합한 성막 장치의 일례에 대해서 설명한다. 도 13은 본 발명의 TiO2막의 성막 방법에 적합한 성막 장치의 일례를 나타내는 단면도이다.
도 13에 도시한 바와 같이, 성막 장치(100)는, 챔버(1)와, 챔버(1) 내에서 피처리 기판인 반도체 웨이퍼(이하, 간단히 웨이퍼라 기재함)(W)를 수평으로 지지하기 위한 서셉터(2)와, 챔버(1) 내에 처리 가스를 샤워 형상으로 공급하기 위한 샤워 헤드(3)와, 챔버(1)의 내부를 배기하는 배기부(4)와, 샤워 헤드(3)에 처리 가스를 공급하는 처리 가스 공급 기구(5)와, 플라즈마 생성 기구(6)와, 제어부(7)를 갖고 있다.
챔버(1)는, 알루미늄 등의 금속에 의해 구성되고, 대략 원통 형상을 갖고 있다. 챔버(1)의 측벽에는 웨이퍼(W)를 반출입하기 위한 반입출구(11)가 형성되고, 반입출구(11)는 게이트 밸브(12)로 개폐 가능하게 되어 있다. 챔버(1)의 본체 상에는, 단면이 사각 형상을 이루는 원환 형상의 배기 덕트(13)가 설치되어 있다. 배기 덕트(13)에는, 내주면을 따라서 슬릿(13a)이 형성되어 있다. 또한, 배기 덕트(13)의 외벽에는 배기구(13b)가 형성되어 있다. 배기 덕트(13)의 상면에는 챔버(1)의 상부 개구를 막도록 천장벽(14)이 설치되어 있다. 천장벽(14)의 외주에는 절연 링(16)이 감입되어 있고, 절연 링(16)과 배기 덕트(13)의 사이는 시일 링(15)으로 기밀하게 시일되어 있다.
서셉터(2)는, 웨이퍼(W)에 대응한 크기의 원판 형상을 이루고, 지지 부재(23)에 지지되어 있다. 이 서셉터(2)는, 질화알루미늄(AlN) 등의 세라믹스 재료나, 알루미늄이나 니켈 기 합금 등의 금속 재료로 구성되어 있고, 내부에 웨이퍼(W)를 가열하기 위한 히터(21)가 매립되어 있다. 히터(21)는, 히터 전원(도시하지 않음)으로부터 급전받아 발열하도록 되어 있다. 그리고, 서셉터(2)의 상면의 웨이퍼 적재면 근방에 설치된 열전쌍(도시하지 않음)의 온도 신호에 의해 히터(21)의 출력을 제어함으로써, 웨이퍼(W)를 소정의 온도로 제어하도록 되어 있다.
서셉터(2)에는, 웨이퍼 적재면의 외주 영역 및 서셉터(2)의 측면을 덮도록 알루미나 등의 세라믹스로 이루어지는 커버 부재(22)가 설치되어 있다.
서셉터(2)를 지지하는 지지 부재(23)는, 서셉터(2)의 저면 중앙으로부터 챔버(1)의 저벽에 형성된 구멍부를 관통해서 챔버(1)의 하방으로 연장되고, 그 하단이 승강 기구(24)에 접속되어 있어, 승강 기구(24)에 의해 서셉터(2)가 지지 부재(23)를 통해서, 도 13에 나타내는 처리 위치와, 그 하방의 이점쇄선으로 나타내는 웨이퍼의 반송이 가능한 반송 위치와의 사이에서 승강 가능하게 되어 있다. 또한, 지지 부재(23)의 챔버(1)의 하방 위치에는, 플랜지 부재(25)가 설치되어 있고, 챔버(1)의 저면과 플랜지 부재(25)의 사이에는, 챔버(1) 내의 분위기를 외기와 구획하고, 서셉터(2)의 승강 동작에 수반하여 신축하는 벨로우즈(26)가 설치되어 있다.
챔버(1)의 저면 근방에는, 승강판(27a)으로부터 상방으로 돌출되도록 3개(2개만 도시)의 웨이퍼 지지 핀(27)이 설치되어 있다. 웨이퍼 지지 핀(27)은, 챔버(1)의 하방에 설치된 승강 기구(28)에 의해 승강판(27a)을 개재해서 승강 가능하게 되어 있고, 반송 위치에 있는 서셉터(2)에 형성된 관통 구멍(2a)에 삽입 관통되어 서셉터(2)의 상면에 대하여 돌출 함몰 가능하게 되어 있다. 이렇게 웨이퍼 지지 핀(27)을 승강시킴으로써, 웨이퍼 반송 기구(도시하지 않음)와 서셉터(2)와의 사이에서 웨이퍼(W)의 수수가 행하여진다.
샤워 헤드(3)는, 금속제이며, 서셉터(2)에 대향하도록 설치되어 있고, 서셉터(2)와 거의 동일한 직경을 갖고 있다. 샤워 헤드(3)는, 챔버(1)의 천장벽(14)에 고정된 본체부(31)와, 본체부(31) 아래에 접속된 샤워 플레이트(32)를 갖고 있다. 본체부(31)와 샤워 플레이트(32)와의 사이에는 가스 확산 공간(33)이 형성되어 있고, 이 가스 확산 공간(33)에는, 본체부(31) 및 챔버(1)의 천장벽(14)의 중앙을 관통하도록 형성된 가스 도입 구멍(36)이 접속되어 있다. 샤워 플레이트(32)의 주연부에는 하방으로 돌출되는 환상 돌기부(34)가 형성되고, 샤워 플레이트(32)의 환상 돌기부(34)의 내측 평탄면에는 가스 토출 구멍(35)이 형성되어 있다.
서셉터(2)가 처리 위치에 존재한 상태에서는, 샤워 플레이트(32)와 서셉터(2)와의 사이에 처리 공간(37)이 형성되고, 환상 돌기부(34)와 서셉터(2)의 커버 부재(22)의 상면이 근접해서 환상 간극(38)이 형성된다.
배기부(4)는, 배기 덕트(13)의 배기구(13b)에 접속된 배기 배관(41)과, 배기 배관(41)에 접속된, 진공 펌프나 압력 제어 밸브 등을 갖는 배기 기구(42)를 구비하고 있다. 처리 시에는, 챔버(1) 내의 가스는 슬릿(13a)을 통해서 배기 덕트(13)에 이르고, 배기 덕트(13)로부터 배기부(4)의 배기 기구(42)에 의해 배기 배관(41)을 통해서 배기된다.
처리 가스 공급 기구(5)는, Ti 원료 가스인 TiCl4 가스를 공급하는 TiCl4 가스 공급원(51)과, H2O 가스를 공급하는 H2O 가스 공급원(52)과, O2 가스를 공급하는 O2 가스 공급원(53)과, 캐리어 가스, 퍼지 가스, 플라즈마 생성 가스 등으로서 기능하는 Ar 가스를 공급하는 제1 Ar 가스 공급원(54) 및 제2 Ar 가스 공급원(55)을 갖고, 또한 TiCl4 가스 공급원(51)으로부터 연장되는 TiCl4 가스 공급 배관(61)과, H2O 가스 공급원(52)으로부터 연장되는 H2O 가스 공급 배관(62)과, O2 가스 공급원(53)으로부터 연장되는 O2 가스 공급 배관(63)과, 제1 Ar 가스 공급원(54)으로부터 연장되는 제1 Ar 가스 공급 배관(64)과, 제2 Ar 가스 공급원(55)으로부터 연장하는 제2 Ar 가스 공급 배관(65)을 갖는다.
TiCl4 가스 공급 배관(61)과 H2O 가스 공급 배관(62)은 합류 배관(66)에 합류되어 있고, 합류 배관(66)은, 상술한 가스 도입 구멍(36)에 접속되어 있다. 또한, 제1 Ar 가스 공급 배관(64)은 TiCl4 가스 공급 배관(61)에 접속되고, O2 가스 공급 배관(63) 및 제2 Ar 가스 공급 배관(65)은 H2O 가스 공급 배관(62)에 접속되어 있다. TiCl4 가스 공급 배관(61)에는 유량 제어기인 매스 플로우 컨트롤러(71a) 및 개폐 밸브(71b)가 설치되어 있고, H2O 가스 공급 배관(62)에는 매스 플로우 컨트롤러(72a) 및 개폐 밸브(72b)가 설치되어 있고, O2 가스 공급 배관(63)에는 매스 플로우 컨트롤러(73a) 및 개폐 밸브(73b)가 설치되어 있고, 제1 Ar 가스 공급 배관(64)에는 매스 플로우 컨트롤러(74a) 및 개폐 밸브(74b)가 설치되어 있고, 제2 Ar 가스 공급 배관(65)에는 매스 플로우 컨트롤러(75a) 및 개폐 밸브(75b)가 설치되어 있다.
그리고, 개폐 밸브(71b, 72b, 73b, 74b, 75b)의 전환에 의해, 후술하는 바와 같은 원하는 ALD 프로세스를 행할 수 있게 되어 있다.
또한, 제1 Ar 가스 공급 배관(64) 및 제2 Ar 가스 공급 배관(65)으로부터 각각 분기해서, 퍼지할 때만 Ar 가스의 유량을 증가하는 배관을 설치해서 퍼지 공정 시에 Ar 가스 유량을 증가시켜도 된다. 또한, 퍼지 가스 등으로서는, Ar 가스에 한하지 않고, N2 가스나 Ar 이외의 희가스 등, 다른 불활성 가스이어도 된다.
플라즈마 생성 기구(6)는, 샤워 헤드(3)의 본체부(31)에 접속된 급전선(81)과, 급전선(81)에 접속된 정합기(82) 및 고주파 전원(83)과, 서셉터(2)에 매설된 전극(84)을 갖고 있다. 이 고주파 전원(81)으로부터 샤워 헤드(3)에 고주파 전력이 공급됨으로써, 샤워 헤드(3)와 전극(84)과의 사이에 고주파 전계가 형성되고, 이 고주파 전계에 의해, 소정의 처리 가스의 플라즈마가 생성된다. 고주파 전원(83)의 주파수는 200kHz 내지 13.56MHz로 설정되는 것이 바람직하고, 전형적으로는 450kHz가 사용된다.
제어부(7)는, 성막 장치의 각 구성부, 예를 들어 밸브, 매스 플로우 컨트롤러, 전원, 히터, 진공 펌프 등을 제어하는 컴퓨터(CPU)를 갖는 주 제어부와, 입력 장치, 출력 장치, 표시 장치 및 기억 장치를 갖고 있다. 기억 장치에는, 성막 장치(100)에서 실행되는 각종 처리의 파라미터가 기억되어 있고, 또한 성막 장치(100)에서 실행되는 처리를 제어하기 위한 프로그램, 즉 처리 레시피가 저장된 기억 매체가 세팅되도록 되어 있다. 주 제어부는, 기억 매체에 기억되어 있는 소정의 처리 레시피를 호출하고, 그 처리 레시피에 기초하여 성막 장치(100)에 의해 소정의 처리가 행해지도록 제어한다.
이렇게 구성된 성막 장치(100)에서는, 먼저, 게이트 밸브(12)를 개방해서 반송 장치(도시하지 않음)에 의해 반입출구(11)를 통해서 챔버(1) 내에 웨이퍼(W)를 반입하여, 서셉터(2) 상에 적재하고, 반송 장치를 퇴피시키고, 서셉터(2)를 처리 위치까지 상승시킨다. 그리고, 게이트 밸브(12)를 폐쇄하고, 챔버(1) 내를 소정의 감압 상태로 유지함과 함께, 히터(21)에 의해 서셉터(2)의 온도를 소정 온도로 제어한다.
이 상태에서, 상술한 제1 단계의 성막 및 제2 단계의 성막에 의해 TiO2막을 성막한다.
제1 단계의 성막에서는, O2 가스 공급 배관(63)의 개폐 밸브(73b)를 폐쇄한 상태로 두고, 개폐 밸브(74b 및 75b)를 열어서 제1 Ar 가스 공급원(54) 및 제2 Ar 가스 공급원(55)으로부터 Ar 가스를 연속적으로 공급하면서, TiCl4 가스 공급 배관(61)의 개폐 밸브(71b) 및 H2O 가스 공급 배관(62)의 개폐 밸브(72b)를 교대로 간헐적으로 개폐시킴으로써, 도 14에 도시한 바와 같이, Ar 가스+TiCl4 가스의 공급 기간(T1), Ar 가스만의 공급 기간(T2), Ar 가스+H2O 가스의 공급 기간(T3), Ar 가스만의 공급 기간(T4)을 순차적으로, 반복해서 행한다. 이에 의해, TiCl4 가스의 공급→챔버 내의 퍼지→H2O 가스의 공급→챔버 내의 퍼지를 반복해서 열 ALD에 의해 제1 TiO2막을 성막한다.
제1 단계의 성막 후의 제2 단계의 성막에서는, 개폐 밸브(74b 및 75b)를 개방한 상태로 두고, 제1 Ar 가스 공급원(54) 및 제2 Ar 가스 공급원(55)으로부터 Ar 가스를 연속적으로 공급하고, 또한 개폐 밸브(73b)를 열어, O2 가스 공급원(53)으로부터 O2 가스를 연속적으로 공급하면서, TiCl4 가스 공급 배관(61)의 개폐 밸브(71b)의 개폐 및 고주파 전원의 ON·OFF를 간헐적으로 행함으로써, 도 15에 도시한 바와 같이, Ar 가스+O2 가스+TiCl4 가스의 공급 기간(T11), Ar 가스+O2 가스의 공급 기간(T12), O2 가스의 플라즈마 공급 기간(T13), Ar 가스+O2 가스의 공급 기간(T14)을 순차적으로, 반복해서 행한다. 이에 의해, TiCl4 가스의 공급→챔버 내의 퍼지→O2 플라즈마의 공급→챔버 내의 퍼지를 반복해서 플라즈마 ALD에 의해 제2 TiO2막을 성막한다. 또한, T13의 O2 플라즈마의 공급 후의 퍼지 기간(T14)은 짧아도 되고, 경우에 따라서는 생략할 수도 있다.
이와 같이 하여 2단계의 TiO2막의 성막을 행한 후, 챔버(1) 내를 퍼지하고, 서셉터(2)를 하강시켜, 게이트 밸브(12)를 개방하고, 웨이퍼(W)를 반출한다.
이때의 처리 조건으로서는, 이하와 같은 조건이 예시된다.
(1) 제1 단계의 성막
압력: 1 내지 10Torr(133 내지 1,333Pa)
온도: 실온 내지 250℃
TiCl4 가스 유량: 5 내지 100sccm(mL/min)
H2O 가스 유량: 50 내지 1,000sccm(mL/min)
Ar 가스 유량: 1,000 내지 10,000sccm(mL/min)
T1의 시간(1회당): 0.01 내지 0.5sec
T3의 시간(1회당): 0.2 내지 5sec
T2(퍼지)의 시간(1회당): 0.05 내지 2sec
T4(퍼지)의 시간(1회당): 0.2 내지 5sec
(2) 제2 단계의 성막
압력: 0.1 내지 10Torr(13 내지 1,333Pa)
온도: 50 내지 250℃
TiCl4 가스 유량: 10 내지 100sccm(mL/min)
O2 가스 유량: 250 내지 2,500sccm(mL/min)
고주파 전력: 100 내지 1,000W
Ar 가스 유량: 2,000 내지 10,000sccm(mL/min)
T11의 시간(1회당): 0.01 내지 0.5sec
T13의 시간(1회당): 0.1 내지 1.0sec
T12(퍼지)의 시간(1회당): 0.05 내지 1.0sec
T14(퍼지)의 시간(1회당): 0 내지 0.5sec
성막 장치(100)에 의해, 제1 단계의 TiO2막의 성막과 제2 단계의 TiO2막의 성막을 연속해서 실시할 수 있으므로, 고 스루풋으로 성막할 수 있다.
<다른 적용>
이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은 상기 실시 형태에 한정되지 않고 다양하게 변형 가능하다. 예를 들어, 상기 실시 형태에서는, 피처리체로서 반도체 웨이퍼를 사용한 경우를 나타냈지만, 본 발명에서는, 피처리체는 적어도 표면이 실리콘인 것이면 되고, 예를 들어 화합물 반도체나 유리 기판, 세라믹스 기판 상에 실리콘막이 형성된 것이어도 된다.
또한, 상기 실시 형태에서는 본 발명의 TiO2막의 성막 방법을, 더블 패터닝 시의 상층의 하드 마스크의 형성에 적용한 경우에 대해서 나타냈지만, 이에 한정하지 않고 Si 상에 소정 패턴의 하드 마스크를 형성하는 경우에 적용 가능하다. 또한, 하드 마스크의 형성에 한하지 않고, Si 상에 TiO2막을 성막했을 때, Si의 계면 산화를 억제할 필요가 있는 용도 전반에 적용 가능하다.
1; 챔버 2; 서셉터
3; 샤워 헤드 4; 배기부
5; 가스 공급 기구 6; 플라즈마 생성 기구
7; 제어부 100; 성막 장치
201; 실리콘 기체 202; Low-k막(에칭 대상 막)
203; 반사 방지막 204; TiN막
205; TEOS막 206; Si막
207; TiO2막 208; 측벽 스페이서(하드 마스크)
210; 계면 SiO2막 W; 반도체 웨이퍼(피처리 기판)

Claims (13)

  1. 표면에 실리콘 부분을 갖는 피처리 기판에 산화티타늄 막을 형성하는 산화티타늄 막의 성막 방법으로서,
    상기 피처리 기판의 상기 실리콘 부분을 포함하는 표면에, 티타늄 함유 가스와, 산화제인 수소 및 산소를 포함하는 가스를 교대로 공급해서 열 ALD에 의해 제1 산화티타늄 막을 성막하는 제1 단계의 산화티타늄 막 성막 공정과,
    상기 제1 산화티타늄 막 상에, 티타늄 함유 가스와, 산화제인 산소 함유 가스의 플라즈마를 교대로 공급해서 플라즈마 ALD에 의해 제2 산화티타늄 막을 성막하는 제2 단계의 산화티타늄 막 성막 공정
    을 포함하는 산화티타늄 막의 성막 방법.
  2. 제1항에 있어서,
    상기 제1 단계의 산화티타늄 막 성막 공정은, 상기 실리콘 부분의 표면 산화가 억제되도록 행하여져, 상기 제1 산화티타늄 막은, 상기 제2 단계의 산화티타늄 막 성막 공정 시에서의 상기 실리콘 부분의 표면 산화의 배리어로서 기능하는 산화티타늄 막의 성막 방법.
  3. 제1항에 있어서,
    하드 마스크가 되는 산화티타늄 막을 성막하는 산화티타늄 막의 성막 방법.
  4. 제1항에 있어서,
    상기 제1 단계의 산화티타늄 막 성막 공정에서 산화제로서 사용되는 수소 및 산소를 포함하는 가스는, H2O 가스인 산화티타늄 막의 성막 방법.
  5. 제1항에 있어서,
    상기 제2 단계의 산화티타늄 막 성막 공정에서 산화제로서 사용되는 산소 함유 가스의 플라즈마는, O2 가스의 플라즈마인 산화티타늄 막의 성막 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 단계의 산화티타늄 막의 성막과, 상기 제2 단계의 산화티타늄 막의 성막은, 동일한 챔버 내에서 행하여지는 산화티타늄 막의 성막 방법.
  7. 표면에 미리 결정된 패턴의 실리콘 부분을 갖고, 또한 피 에칭막을 포함하는 피처리 기판에 있어서, 상기 피 에칭막을 패턴 에칭하기 위한 하드 마스크의 형성 방법으로서,
    상기 피처리 기판의 상기 실리콘 부분을 포함하는 표면에, 티타늄 함유 가스와, 산화제인 수소 및 산소를 포함하는 가스를 교대로 공급해서 열 ALD에 의해 제1 산화티타늄 막을 성막하는 제1 단계의 산화티타늄 막 성막 공정과,
    상기 제1 산화티타늄 막 상에, 티타늄 함유 가스와, 산화제인 산소 함유 가스의 플라즈마를 교대로 공급해서 플라즈마 ALD에 의해 제2 산화티타늄 막을 성막하는 제2 단계의 산화티타늄 막 성막 공정과,
    상기 제1 단계의 산화티타늄 막 성막 공정에서 성막된 상기 제1 산화티타늄 막과, 상기 제2 단계의 산화티타늄 막 성막 공정에서 성막된 상기 제2 산화티타늄 막으로 구성된 산화티타늄 막을 에칭해서 미리 결정된 패턴의 하드 마스크를 형성하는 공정
    을 포함하는 하드 마스크의 형성 방법.
  8. 제7항에 있어서,
    상기 실리콘 부분은 볼록부를 갖고, 상기 하드 마스크를 형성하는 공정은, 상기 볼록부의 측벽 스페이서로서 하드 마스크를 형성하는 하드 마스크의 형성 방법.
  9. 제8항에 있어서,
    상기 제1 산화티타늄 막 및 상기 제2 산화티타늄 막은, 상기 볼록부 상에 콘포멀하게 퇴적되는 하드 마스크의 형성 방법.
  10. 제7항에 있어서,
    상기 하드 마스크를 형성하는 공정 후, 상기 실리콘 부분을 에칭 제거하는 공정을 더 포함하는 하드 마스크의 형성 방법.
  11. 제7항에 있어서,
    상기 제1 단계의 산화티타늄 막 성막 공정에서 산화제로서 사용되는 수소 및 산소를 포함하는 가스는, H2O 가스인 하드 마스크의 형성 방법.
  12. 제7항에 있어서,
    상기 제2 단계의 산화티타늄 막 성막 공정에서 산화제로서 사용되는 산소 함유 가스의 플라즈마는, O2 가스의 플라즈마인 하드 마스크의 형성 방법.
  13. 제7항 내지 제12항 중 어느 한 항에 있어서,
    상기 제1 단계의 산화티타늄 막의 성막과, 상기 제2 단계의 산화티타늄 막의 성막은, 동일한 챔버 내에서 행하여지는 하드 마스크의 형성 방법.
KR1020170129657A 2016-10-13 2017-10-11 산화티타늄 막의 성막 방법 및 하드 마스크의 형성 방법 KR102004046B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016201538A JP6815158B2 (ja) 2016-10-13 2016-10-13 酸化チタン膜の成膜方法およびハードマスクの形成方法
JPJP-P-2016-201538 2016-10-13

Publications (2)

Publication Number Publication Date
KR20180041067A KR20180041067A (ko) 2018-04-23
KR102004046B1 true KR102004046B1 (ko) 2019-07-25

Family

ID=61904064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170129657A KR102004046B1 (ko) 2016-10-13 2017-10-11 산화티타늄 막의 성막 방법 및 하드 마스크의 형성 방법

Country Status (3)

Country Link
US (1) US10535528B2 (ko)
JP (1) JP6815158B2 (ko)
KR (1) KR102004046B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7094154B2 (ja) * 2018-06-13 2022-07-01 東京エレクトロン株式会社 成膜装置および成膜方法
US20190390341A1 (en) 2018-06-26 2019-12-26 Lam Research Corporation Deposition tool and method for depositing metal oxide films on organic materials
JP2020063470A (ja) * 2018-10-16 2020-04-23 東京エレクトロン株式会社 パターニングスペーサ用酸化チタン膜を成膜する方法およびパターン形成方法
JP2020066764A (ja) * 2018-10-23 2020-04-30 東京エレクトロン株式会社 成膜装置および成膜方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008088015A1 (ja) * 2007-01-19 2008-07-24 Nec Corporation 映像音声ストリーム配信システム、配信方法、および配信用プログラム
US8557702B2 (en) * 2009-02-02 2013-10-15 Asm America, Inc. Plasma-enhanced atomic layers deposition of conductive material over dielectric layers
US9390909B2 (en) * 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
DE102012214411B4 (de) * 2012-08-14 2022-05-25 Osram Oled Gmbh Vorrichtung und verfahren zum herstellen hermetisch dichter kavitäten
US8623770B1 (en) * 2013-02-21 2014-01-07 HGST Netherlands B.V. Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide
JP6145626B2 (ja) * 2013-05-01 2017-06-14 株式会社昭和真空 成膜方法

Also Published As

Publication number Publication date
KR20180041067A (ko) 2018-04-23
JP6815158B2 (ja) 2021-01-20
US20180108534A1 (en) 2018-04-19
US10535528B2 (en) 2020-01-14
JP2018064031A (ja) 2018-04-19

Similar Documents

Publication Publication Date Title
KR101618560B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR100819318B1 (ko) 반도체 장치의 제조방법
KR101850201B1 (ko) 텅스텐막의 성막 방법
KR102004046B1 (ko) 산화티타늄 막의 성막 방법 및 하드 마스크의 형성 방법
US9163309B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
JP7242837B2 (ja) 選択的な酸化アルミニウム膜の堆積
JP2018142698A (ja) エアギャップの形成方法
WO2019229785A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TW201702417A (zh) 經由原子層沉積(ald)循環之選擇性沉積金屬矽化物的方法
KR20200010099A (ko) 유전체 재료의 식각을 위한 사전 세척
CN107863289B (zh) 半导体装置的制造方法、基板处理装置和存储介质
TWI815891B (zh) 薄膜及沉積薄膜的方法
US20200258747A1 (en) Substrate Processing Method and Film Forming System
US9502236B2 (en) Substrate processing apparatus, non-transitory computer-readable recording medium and method of manufacturing semiconductor device
KR101759769B1 (ko) Ｔｉ막의 성막 방법
TWI750364B (zh) 形成鈦矽化物區域之方法
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2022055462A (ja) 成膜方法及び成膜装置
TW202229582A (zh) 改良阻障性質之鈦材料的氮化物覆蓋
US20220122848A1 (en) Selective etch using a sacrificial mask
JP7110468B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法。
WO2020079901A1 (ja) パターニングスペーサ用酸化チタン膜を成膜する方法およびパターン形成方法
JP2024001464A (ja) エッチング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right