JP2018064031A - 酸化チタン膜の成膜方法およびハードマスクの形成方法 - Google Patents

酸化チタン膜の成膜方法およびハードマスクの形成方法 Download PDF

Info

Publication number
JP2018064031A
JP2018064031A JP2016201538A JP2016201538A JP2018064031A JP 2018064031 A JP2018064031 A JP 2018064031A JP 2016201538 A JP2016201538 A JP 2016201538A JP 2016201538 A JP2016201538 A JP 2016201538A JP 2018064031 A JP2018064031 A JP 2018064031A
Authority
JP
Japan
Prior art keywords
titanium oxide
oxide film
film
forming
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016201538A
Other languages
English (en)
Other versions
JP6815158B2 (ja
Inventor
新藤　尚樹
Naoki Shindo
尚樹 新藤
敏夫 長谷川
Toshio Hasegawa
敏夫 長谷川
尚孝 野呂
Naotaka Noro
尚孝 野呂
都 金子
Miyako Kaneko
都 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016201538A priority Critical patent/JP6815158B2/ja
Priority to US15/730,127 priority patent/US10535528B2/en
Priority to KR1020170129657A priority patent/KR102004046B1/ko
Publication of JP2018064031A publication Critical patent/JP2018064031A/ja
Application granted granted Critical
Publication of JP6815158B2 publication Critical patent/JP6815158B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

【課題】高い成膜レートを維持しつつシリコン部分の界面酸化膜を薄くすることができる酸化チタン膜の成膜方法、およびそのような酸化チタン膜を用いたハードマスクの形成方法を提供する。【解決手段】表面にシリコン部分を有する被処理基板に酸化チタン膜を形成する酸化チタン膜の成膜方法であって、被処理基板のシリコン部分を含む表面に、チタン含有ガスと、Ｈ２Ｏガスとを交互に供給して熱ＡＬＤにより第１の酸化チタン膜を成膜する第１段階の酸化チタン膜成膜工程（ステップ２）と、第１の酸化チタン膜の上に、チタン含有ガスと、酸化剤であるＯ２プラズマとを交互に供給してプラズマＡＬＤにより第２の酸化チタン膜を成膜する第２段階の酸化チタン膜成膜工程（ステップ３）とを有する。【選択図】 図１

Description

本発明は、酸化チタン膜の成膜方法およびハードマスクの形成方法に関する。
半導体プロセスにおいて、酸化チタン膜は、絶縁膜や誘電体膜として広く用いられており、シリコン上に酸化チタン膜を形成するプロセスが存在する。このプロセスは、例えば、フォトリソグラフィ法の解像限界以下の微細パターンを形成するためのダブルパターニングと称される技術に用いられる。ダブルパターニングでは、例えば、フォトリソグラフィ法を用いて所定のパターン幅でＳｉからなる芯材を形成し、その上に最上層のハードマスクとなる酸化チタン膜を成膜する。次いで酸化チタン膜をエッチングして、シリコンからなる芯材の側壁に酸化チタン膜からなる側壁スペーサが形成された状態とする。次いで、芯材をエッチング除去することにより、酸化チタン膜からなる側壁スペーサがハードマスクとして残存する。これをエッチングマスクとして、その下に形成された加工対象膜を異方性エッチングする。これにより、芯材の半分のパターン幅で加工対象膜をエッチングすることができる。
酸化チタンの形成方法としては、ＴｉＣｌ４ガスと酸化剤とを交互に供給して成膜する原子層成膜（ＡＬＤ）法が知られている。例えば、特許文献１には、Ｔｉ原料ガスであるＴｉＣｌ４ガスと、Ｏ２ガスのような酸素含有ガスのプラズマとを交互に供給するプラズマＡＬＤプロセスにより酸化チタン膜を成膜することが記載されている。
特表２０１２−５１７１０１号公報
しかしながら、上記特許文献１に記載された方法では、高い成膜レートで酸化チタン膜が得られるものの、酸化チタン膜形成後、シリコン部分に界面酸化膜（ＳｉＯ２膜）が比較的厚く形成されてしまい、酸化チタン膜を、所定の膜をエッチングするためのハードマスクとして用いた場合、エッチング対象膜のパターン寸法に誤差が生じるおそれがある。
したがって、本発明は、高い成膜レートを維持しつつシリコン部分の界面酸化膜を薄くすることができる酸化チタン膜の成膜方法、およびそのような酸化チタン膜を用いたハードマスクの形成方法を提供することを課題とする。
上記課題を解決するため、本発明の第１の観点は、表面にシリコン部分を有する被処理基板に酸化チタン膜を形成する酸化チタン膜の成膜方法であって、前記被処理基板の前記シリコン部分を含む表面に、チタン含有ガスと、酸化剤である水素および酸素を含むガスとを交互に供給して熱ＡＬＤにより第１の酸化チタン膜を成膜する第１段階の酸化チタン膜成膜工程と、前記第１の酸化チタン膜の上に、チタン含有ガスと、酸化剤である酸素含有ガスのプラズマとを交互に供給してプラズマＡＬＤにより第２の酸化チタン膜を成膜する第２段階の酸化チタン膜成膜工程とを有することを特徴とする酸化チタン膜の成膜方法を提供する。
上記第１の観点において、前記第１段階の酸化チタン膜成膜工程は、前記シリコン部分の表面酸化が抑制されるように行われ、前記第１の酸化チタン膜は、前記第２段階の酸化チタン膜成膜工程の際における前記シリコン部分の表面酸化のバリアとして機能することを特徴とする。
本発明の第２の観点は、表面に所定のパターンのシリコン部分を有し、かつ被エッチング膜を有する被処理基板において、前記被エッチング膜をパターンエッチングするためのハードマスクの形成方法であって、前記被処理基板の前記シリコン部分を含む表面に、チタン含有ガスと、酸化剤である水素および酸素を含むガスとを交互に供給して熱ＡＬＤにより第１の酸化チタン膜を成膜する第１段階の酸化チタン膜成膜工程と、前記第１の酸化チタン膜の上に、チタン含有ガスと、酸化剤である酸素含有ガスのプラズマとを交互に供給してプラズマＡＬＤにより第２の酸化チタン膜を成膜する第２段階の酸化チタン膜成膜工程と、前記第１段階の酸化チタン膜成膜工程で成膜された前記第１の酸化チタン膜と、前記第２段階の酸化チタン膜成膜工程で成膜された前記第２の酸化チタン膜とで構成された酸化チタン膜をエッチングして所定パターンのハードマスクを形成する工程とを有することを特徴とするハードマスクの形成方法を提供する。
上記第２の観点において、前記シリコン部分は凸部を有し、前記ハードマスクを形成する工程は、前記凸部の側壁スペーサとしてハードマスクを形成することができる。このとき、前記第１の酸化チタン膜および前記第２の酸化チタン膜は、前記凸部上にコンフォーマルに堆積する。また、前記ハードマスクを形成する工程の後、前記シリコン部分をエッチング除去する工程をさらに有することができる。
上記第１の観点および第２の観点において、前記第１段階の酸化チタン膜成膜工程において酸化剤として用いられる水素および酸素を含むガスとして、Ｈ２Ｏガスを好適に用いることができる。また、前記第２段階の酸化チタン膜成膜工程において酸化剤として用いられる酸素含有ガスのプラズマとして、Ｏ２ガスのプラズマを好適に用いることができる。
前記第１段階の酸化チタン膜の成膜と、前記第２段階の酸化チタン膜の成膜とは、同一のチャンバー内で行うことが好ましい。
本発明によれば、被処理基板のシリコン部分を含む表面に、チタン含有ガスと、酸化剤である水素および酸素を含むガスとを交互に供給して熱ＡＬＤにより第１の酸化チタン膜を成膜した後、チタン含有ガスと、酸化剤である酸素含有ガスのプラズマとを交互に供給してプラズマＡＬＤにより第２の酸化チタン膜を成膜するので、第１の酸化チタン膜を成膜した時点でシリコン部分に界面酸化が生じ難く、その後プラズマＡＬＤによる第２の酸化チタン膜を成膜しても第１の酸化チタン膜がバリアとなって、シリコン部分の界面酸化を進行させることなく高レートでチタン膜を成膜することができる。
本発明に係るＴｉＯ２膜の成膜方法の一実施形態を示すフローチャートである。 本発明のハードマスクの形成方法の一例が適用可能な被処理基板の構造を説明するための図である。 図２の被処理基板に最上層のハードマスクとなるＴｉＯ２膜を成膜した状態を示す断面図である。 図３の状態からＴｉＯ２膜をドライエッチングして芯材であるＳｉ膜の両側にハードマスクとなる側壁スペーサが形成された状態を示す断面図である。 図４の状態から芯材であるＳｉ膜をエッチング除去した状態を示す断面図である。 ハードマスクとしての側壁スペーサをエッチングマスクとして、下層のＴＥＯＳ膜を異方性エッチングして側壁スペーサのパターンを転写した状態を示す断面図である。 図６のパターンをＴｉＮ膜に転写した状態を示す断面図である。 図７で得られたパターンのＴｉＮ膜をエッチングマスクとして、エッチング対象膜であるＬｏｗ−ｋ膜をエッチングした状態を示す断面図である。 Ｓｉ膜上にＴｉＯ２膜を成膜する際に、酸化剤としてＯ２プラズマのような酸素含有ガスによるプラズマを用いたプラズマＡＬＤのみで成膜した際の状態を示す断面図である。 図９の状態から、ＴｉＯ２膜をドライエッチングし、側壁スペーサを形成した後、Ｓｉ膜をエッチング除去した状態を示す断面図である。 Ｓｉ膜上にＴｉＯ２膜を成膜する際に、本発明の一実施形態の二段階の成膜により成膜し、その後ＴｉＯ２膜をドライエッチングし、側壁スペーサを形成した後、Ｓｉ膜をエッチング除去した状態を示す断面図である。 酸化剤としてＨ２Ｏを用いて熱ＡＬＤによりＳｉ上にＴｉＯ２膜を成膜した場合と、酸化剤としてＯ２プラズマを用いてプラズマＡＬＤによりＳｉ上にＴｉＯ２膜を成膜した場合における、Ｓｉ上に成膜された界面ＳｉＯ２膜の厚さを示す図である。 本発明のＴｉＯ２膜の成膜方法に好適な成膜装置の一例を示す断面図である。 図１３の成膜装置において、第１段階のＴｉＯ２膜の成膜を行う際の成膜シーケンスを示すタイミングチャートである。 図１３の成膜装置において、第２段階のＴｉＯ２膜の成膜を行う際の成膜シーケンスを示すタイミングチャートである。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜酸化チタン膜の成膜方法＞
最初に、本発明に係る酸化チタン膜（ＴｉＯ２膜）の成膜方法の一実施形態について図１のフローチャートを参照して説明する。
本実施形態では、表面にシリコン（Ｓｉ）部分を有する被処理基板を準備する（ステップ１）。被処理基板としてはＳｉ基板等の半導体基板を好適に用いることができる。表面のＳｉ部分は、Ｓｉ基板そのものであってもよいし、Ｓｉ膜であってもよい。Ｓｉ膜としては、化学蒸着法（ＣＶＤ）で形成されたポリＳｉ膜を挙げることができる。
次に、Ｓｉ部分を含む被処理基板の上に、第１段階のＴｉＯ２膜の成膜を行う（ステップ２）。第１段階のＴｉＯ２膜の成膜は、Ｔｉ原料ガスとなるＴｉ含有ガス、例えばＴｉＣｌ４ガスと、酸化剤として用いられる水素および酸素を含むガス、例えばＨ２Ｏガスとを交互に供給する熱ＡＬＤ法により行う。これにより、第１のＴｉＯ２膜をコンフォーマルに成膜する。Ｔｉ含有ガスの供給と、Ｈ２Ｏガスの供給との間には、被処理基板上に残留するガスを除去する処理、例えばパージ処理を行うことが好ましい。
次に、第１のＴｉＯ２膜の上に、第２段階のＴｉＯ２膜の成膜を行う（ステップ３）。第２段階のＴｉＯ２膜の成膜は、Ｔｉ原料ガスとなるＴｉ含有ガス、例えばＴｉＣｌ４ガスと、Ｏ２ガスのプラズマ（Ｏ２プラズマ）とを交互に供給するプラズマＡＬＤ法により行う。これにより、第２のＴｉＯ２膜をコンフォーマルに成膜する。Ｔｉ含有ガスの供給と、Ｏ２プラズマの供給との間には、被処理基板上に残留するガスを除去する処理、例えばパージ処理を行うことが好ましい。
このような二段階の成膜により、高い成膜レートを維持しつつＳｉ部分の界面酸化膜を薄くすることができる。
従来、Ｓｉ部分にＴｉＯ２膜を形成する手法として、Ｔｉ原料ガスであるＴｉＣｌ４ガスと、Ｏ２プラズマとを交互に供給するプラズマＡＬＤ法が提案されており、これにより高い成膜レートでＴｉＯ２膜を成膜していた。
しかし、この手法では、Ｏ２プラズマは酸化力が高く、ＴｉＯ２膜を成膜した際に、Ｓｉ部分に界面ＳｉＯ２膜が比較的厚く形成されてしまうことが判明した。このため、このようなＴｉＯ２膜を所定の膜をエッチングするためのハードマスクとして用いた場合に、パターン寸法に誤差が生じてしまう。
そこで、本実施形態では、第１段階の成膜では、Ｔｉ原料ガスとなるＴｉ含有ガスと、酸化剤としてＨ２Ｏガスとを交互に供給する熱ＡＬＤ法により第１のＴｉＯ２膜を成膜し、その後の第２段階の成膜では、Ｔｉ原料ガスとなるＴｉ含有ガスとＯ２プラズマとを交互に供給するプラズマＡＬＤ法により第２のＴｉＯ２膜を成膜する。
第１段階の成膜の際には、プラズマを用いず、しかも酸化剤として酸化力が比較的弱いＨ２Ｏガスを用いるので、Ｓｉ部分の酸化を抑制することができる。このため、Ｓｉ部分の界面ＳｉＯ２膜を従来よりも薄くすることができる。ただし、第１段階の成膜では、酸化剤として酸化力が弱いＨ２Ｏガスを用いるため、第１のＴｉＯ２膜の成膜レートは第２のＴｉＯ２膜よりも低くなる。
第１段階の成膜後の第２段階の成膜は、従来と同様、酸化剤としてＯ２プラズマのような酸素含有ガスのプラズマを用いて高レートで成膜するが、第１のＴｉＯ２膜がバリアとして機能して、第２段階成膜時の界面ＳｉＯ２膜の形成を抑制することができる。
このように、第１段階の成膜の際の酸化剤であるＨ２Ｏガスの弱い酸化力と、第１段階の成膜による第１のＴｉＯ２膜のバリア機能とが相俟って、その後に、成膜レートが高い第２段階の成膜を行った際にも、Ｓｉ部分の界面ＳｉＯ２膜を薄く維持することができる。このため、高い成膜レートを維持しつつ、界面ＳｉＯ２膜を抑制したＴｉＯ２膜を成膜することができる。したがって、このようなＴｉＯ２膜を、所定の膜をパターンエッチングする際のハードマスクとして用いた場合、エッチング対象膜のパターン寸法の誤差を小さくすることができる。
ステップ２の第１段階の成膜は、第１のＴｉＯ２膜の厚さがバリア機能を保持できる厚さになるように行われる。そのような観点から、第１のＴｉＯ２膜の厚さは１ｎｍ以上であることが好ましい。また、第１のＴｉＯ２膜が厚くなりすぎても全体の成膜レートが低くなるだけであるから、その厚さは６ｎｍ以下であることが好ましい。
また、第１段階の成膜の際の被処理基板の温度は、室温〜２５０℃の範囲内であることが好ましい。
なお、第１段階の成膜において、酸化剤としてＨ２Ｏガスが好適であるが、Ｈ２Ｏガスの代わりに、他の酸素（Ｏ）および水素（Ｈ）を含むガス、例えば過酸化水素（Ｈ２Ｏ２）ガス等を用いることもできる。
ステップ３の第２段階の成膜は、第２のＴｉＯ２膜の厚さが所定の厚さになるまで行われる。
また、第２段階の成膜の際の被処理基板の温度は、５０〜２５０℃の範囲内であることが好ましい。
第２段階の成膜において、Ｏ２プラズマは、酸化に寄与する酸素ラジカルを生成するために形成され、プラズマは特に限定されず、平行平板プラズマ、誘導結合プラズマ、マイクロ波プラズマ、リモートプラズマ等、種々のプラズマを適用することができる。
なお、第２段階において、プラズマ生成ガスとしてはＯ２ガスが好適であるが、オゾンガス等の他の酸素含有ガスを用いることもできる。
第１段階および第２段階の成膜において、Ｔｉ原料ガスとなるＴｉ含有ガスとしては、ＴｉＣｌ４ガスが好ましいが、テトラ（イソプロポキシ）チタン（ＴＴＩＰ）、四臭化チタン（ＴｉＢｒ４）、四ヨウ化チタン（ＴｉＩ４）、テトラキスエチルメチルアミノチタン（ＴＥＭＡＴ）、テトラキスジメチルアミノチタン（ＴＤＭＡＴ）、テトラキスジエチルアミノチタン（ＴＤＥＡＴ）等の他のＴｉ含有ガスを用いることもできる。
第１段階および第２段階の成膜は、それぞれ別のチャンバー内で行ってもよいが、高スループットで処理を行う観点からは同一のチャンバー内で行うことが好ましい。
＜ハードマスクの製造方法＞
上述したように、本実施形態で成膜したＴｉＯ２膜は、所定の膜をパターンエッチングする際のハードマスクに適用することが好ましい。その際のハードマスクの製造方法は、下層のＳｉの上に上述したステップ２の第１段階のＴｉＯ２膜の成膜を行い、さらに上述したステップ３の第２段階のＴｉＯ２膜の成膜を行った後、所定のパターニングを行い所定パターンのハードマスクを製造する。このとき、第１段階の成膜と第２段階の成膜はコンフォーマルに成膜することが好ましい。
一例として、本実施形態のＴｉＯ２膜をダブルパターニングの最上層のハードマスクとして用いた場合の例について説明する。
まず、図２に示すように、シリコン基体２０１上にエッチング対象膜である低誘電率膜（Ｌｏｗ−ｋ膜）２０２、反射防止膜（ＡＲＣ）２０３、ＴｉＮ膜２０４、ＴＥＯＳ膜（ＳｉＯ２膜）２０５が形成され、さらに、その上にフォトリソグラフィにより所定のパターンで形成された芯材となるＳｉ膜２０６が形成された被処理基板である半導体ウエハＷを準備する。Ｓｉ膜２０６としては、ＣＶＤにより成膜されたポリＳｉ膜を好適に用いることができる。
次いで、図３に示すように、所定パターンのＳｉ膜２０６の上に最上層のハードマスクとなるＴｉＯ２膜２０７を成膜する。このとき、ＴｉＯ２膜２０７は、上述したような、第１段階の成膜と第２段階の成膜の二段階の成膜方法により成膜される。
次いで、図４に示すように、ＴｉＯ２膜２０７をドライエッチングして芯材であるＳｉ膜２０６の両側に、芯材であるＳｉ膜２０６の半分のパターン幅の側壁スペーサ２０８を形成し、次いで、図５に示すように、芯材であるＳｉ膜２０６をエッチング除去して、残存する側壁スペーサ２０８をハードマスクとして用いる。
次いで、図６に示すように、ハードマスクとしての側壁スペーサ２０８をエッチングマスクとして、下層のＴＥＯＳ膜（ＳｉＯ２膜）２０５を異方性エッチングして側壁スペーサ２０８のパターンを転写し、次いで、図７に示すように、そのパターンをＴｉＮ膜２０４に転写し、さらに、図８に示すように、ＴｉＮ膜２０４をエッチングマスクとして、エッチング対象膜であるＬｏｗ−ｋ膜２０２をエッチングする。
このようなダブルパターニングにおいて、最上層のＴｉＯ２膜２０７を成膜し、エッチングした後の側壁スペーサ２０８のパターン幅が、パターン精度を高める上で極めて重要である。しかし、図９に示すように、酸化剤としてＯ２プラズマのような酸素含有ガスによるプラズマを用いたプラズマＡＬＤのみでＴｉＯ２膜２０７′を成膜すると、Ｓｉ膜２０６の外周に界面ＳｉＯ２膜２１０が比較的厚く形成される。そうすると、図１０に示すように、ＴｉＯ２膜２０７′をドライエッチングし、側壁スペーサ２０８′を形成した後、Ｓｉ膜２０６をエッチング除去した際に、界面ＳｉＯ２膜２１０がエッチングされずに残存する。このため、パターン幅は、ハードマスクとしての側壁スペーサ２０８′の本来のパターン幅Ｂよりも大きいＢ′となり、パターン寸法に誤差が生じてしまう。
これに対して、本実施形態の二段階の成膜によりＴｉＯ２膜２０７を成膜することにより、Ｓｉ膜２０６の界面酸化を抑制することができその後ＴｉＯ２膜２０７をドライエッチングして側壁スペーサ２０８を形成した後、Ｓｉ膜２０６をエッチング除去した際に、図１１に示すように、界面ＳｉＯ２膜はほとんど残存しない状態とすることができる。このためパターン寸法の誤差を極めて小さくすることができる。
＜実験例＞
以下、実験例について説明する。
ここでは、Ｔｉ原料ガスとしてＴｉＣｌ４ガスを用い、酸化剤としてＨ２Ｏを用いて熱ＡＬＤによりＳｉ上にＴｉＯ２膜を成膜した場合（ケースＡ）と、Ｔｉ原料ガスとしてＴｉＣｌ４ガスを用い、酸化剤としてＯ２プラズマを用いてプラズマＡＬＤによりＳｉ上にＴｉＯ２膜を成膜した場合（ケースＢ）のＳｉ上の界面ＳｉＯ２膜の厚さを調査した。
ケースＡ、Ｂの際の具体的な成膜条件は、以下のとおりとした。
（１）ケースＡ
Ｈ２Ｏ＝３００ｓｃｃｍ、ＴｉＣｌ４＝２０ｓｃｃｍ、４Ｔｏｒｒ
（２）ケースＢ
Ｏ２ガス＝１０００ｓｃｃｍ、ＴｉＣｌ４＝５０ｓｃｃｍ、
ＲＦ＝３００Ｗ、２Ｔｏｒｒ
結果を図１２に示す。この図に示すように、酸化剤としてＨ２Ｏを用いた熱ＡＬＤによりＴｉＯ２膜を成膜したケースＡでは、界面酸化膜が形成されなかったのに対し、酸化剤としてＯ２プラズマを用いたプラズマＡＬＤによりＴｉＯ２膜を成膜したケースＢでは、界面酸化膜の厚さが５８Ａとなった。この結果から、第１段階の成膜の際に、酸化剤としてＯ２プラズマを用いずに、Ｈ２Ｏを用いることにより、Ｓｉ上の界面ＳｉＯ２膜の生成を抑制できることが確認された。
＜ＴｉＯ２膜の成膜装置＞
次に、上記ＴｉＯ２膜の成膜方法に好適な成膜装置の一例について説明する。図１３は本発明のＴｉＯ２膜の成膜方法に好適な成膜装置の一例を示す断面図である。
図１３に示すように、成膜装置１００は、チャンバー１と、チャンバー１内で被処理基板である半導体ウエハ（以下、単にウエハと記す。）Ｗを水平に支持するためのサセプタ２と、チャンバー１内に処理ガスをシャワー状に供給するためのシャワーヘッド３と、チャンバー１の内部を排気する排気部４と、シャワーヘッド３に処理ガスを供給する処理ガス供給機構５と、プラズマ生成機構６と、制御部７とを有している。
チャンバー１は、アルミニウム等の金属により構成され、略円筒状を有している。チャンバー１の側壁にはウエハＷを搬入出するための搬入出口１１が形成され、搬入出口１１はゲートバルブ１２で開閉可能となっている。チャンバー１の本体の上には、断面が矩形状をなす円環状の排気ダクト１３が設けられている。排気ダクト１３には、内周面に沿ってスリット１３ａが形成されている。また、排気ダクト１３の外壁には排気口１３ｂが形成されている。排気ダクト１３の上面にはチャンバー１の上部開口を塞ぐように天壁１４が設けられている。天壁１４の外周には絶縁リング１６が嵌め込まれており、絶縁リング１６と排気ダクト１３の間はシールリング１５で気密にシールされている。
サセプタ２は、ウエハＷに対応した大きさの円板状をなし、支持部材２３に支持されている。このサセプタ２は、窒化アルミニウム（ＡｌＮ）等のセラミックス材料や、アルミニウムやニッケル基合金等の金属材料で構成されており、内部にウエハＷを加熱するためのヒーター２１が埋め込まれている。ヒーター２１はヒーター電源（図示せず）から給電されて発熱するようになっている。そして、サセプタ２の上面のウエハ載置面近傍に設けられた熱電対（図示せず）の温度信号によりヒーター２１の出力を制御することにより、ウエハＷを所定の温度に制御するようになっている。
サセプタ２には、ウエハ載置面の外周領域、およびサセプタ２の側面を覆うようにアルミナ等のセラミックスからなるカバー部材２２が設けられている。
サセプタ２を支持する支持部材２３は、サセプタ２の底面中央からチャンバー１の底壁に形成された孔部を貫通してチャンバー１の下方に延び、その下端が昇降機構２４に接続されており、昇降機構２４によりサセプタ２が支持部材２３を介して、図１３に示す処理位置と、その下方の一点鎖線で示すウエハの搬送が可能な搬送位置との間で昇降可能となっている。また、支持部材２３のチャンバー１の下方位置には、鍔部材２５が取り付けられており、チャンバー１の底面と鍔部材２５の間には、チャンバー１内の雰囲気を外気と区画し、サセプタ２の昇降動作にともなって伸縮するベローズ２６が設けられている。
チャンバー１の底面近傍には、昇降板２７ａから上方に突出するように３本（２本のみ図示）のウエハ支持ピン２７が設けられている。ウエハ支持ピン２７は、チャンバー１の下方に設けられた昇降機構２８により昇降板２７ａを介して昇降可能になっており、搬送位置にあるサセプタ２に設けられた貫通孔２ａに挿通されてサセプタ２の上面に対して突没可能となっている。このようにウエハ支持ピン２７を昇降させることにより、ウエハ搬送機構（図示せず）とサセプタ２との間でウエハＷの受け渡しが行われる。
シャワーヘッド３は、金属製であり、サセプタ２に対向するように設けられており、サセプタ２とほぼ同じ直径を有している。シャワーヘッド３は、チャンバー１の天壁１４に固定された本体部３１と、本体部３１の下に接続されたシャワープレート３２とを有している。本体部３１とシャワープレート３２との間にはガス拡散空間３３が形成されており、このガス拡散空間３３には、本体部３１およびチャンバー１の天壁１４の中央を貫通するように設けられたガス導入孔３６が接続されている。シャワープレート３２の周縁部には下方に突出する環状突起部３４が形成され、シャワープレート３２の環状突起部３４の内側の平坦面にはガス吐出孔３５が形成されている。
サセプタ２が処理位置に存在した状態では、シャワープレート３２とサセプタ２との間に処理空間３７が形成され、環状突起部３４とサセプタ２のカバー部材２２の上面が近接して環状隙間３８が形成される。
排気部４は、排気ダクト１３の排気口１３ｂに接続された排気配管４１と、排気配管４１に接続された、真空ポンプや圧力制御バルブ等を有する排気機構４２とを備えている。処理に際しては、チャンバー１内のガスはスリット１３ａを介して排気ダクト１３に至り、排気ダクト１３から排気部４の排気機構４２により排気配管４１を通って排気される。
処理ガス供給機構５は、Ｔｉ原料ガスであるＴｉＣｌ４ガスを供給するＴｉＣｌ４ガス供給源５１と、Ｈ２Ｏガスを供給するＨ２Ｏガス供給源５２と、Ｏ２ガスを供給するＯ２ガス供給源５３と、キャリアガス、パージガス、プラズマ生成ガス等として機能するＡｒガスを供給する第１Ａｒガス供給源５４および第２Ａｒガス供給源５５とを有し、さらに、ＴｉＣｌ４ガス供給源５１から延びるＴｉＣｌ４ガス供給配管６１と、Ｈ２Ｏガス供給源５２から延びるＨ２Ｏガス供給配管６２と、Ｏ２ガス供給源５３から延びるＯ２ガス供給配管６３と、第１Ａｒガス供給源５４から延びる第１Ａｒガス供給配管６４と、第２Ａｒガス供給源５５から延びる第２Ａｒガス供給配管６５とを有する。
ＴｉＣｌ４ガス供給配管６１とＨ２Ｏガス供給配管６２とは合流配管６６に合流しており、合流配管６６は、上述したガス導入孔３６に接続されている。また、第１Ａｒガス供給配管６４はＴｉＣｌ４ガス供給配管６１に接続され、Ｏ２ガス配管６３および第２Ａｒガス供給配管６５はＨ２Ｏガス供給配管６２に接続されている。ＴｉＣｌ４ガス供給配管６１には流量制御器であるマスフローコントローラ７１ａおよび開閉バルブ７１ｂが設けられており、Ｈ２Ｏガス供給配管６２にはマスフローコントローラ７２ａおよび開閉バルブ７２ｂが設けられており、Ｏ２ガス供給配管６３にはマスフローコントローラ７３ａおよび開閉バルブ７３ｂが設けられており、第１Ａｒガス供給配管６４にはマスフローコントローラ７４ａおよび開閉バルブ７４ｂが設けられており、第２Ａｒガス供給配管６５にはマスフローコントローラ７５ａおよび開閉バルブ７５ｂが設けられている。
そして、開閉バルブ７１ｂ，７２ｂ，７３ｂ，７４ｂ，７５ｂの切り替えにより、後述するような所望のＡＬＤプロセスを行えるようになっている。
なお、第１Ａｒガス供給配管６４および第２Ａｒガス供給配管６５からそれぞれ分岐してパージのときのみＡｒガスの流量を増加する配管を設けてパージ工程の際にＡｒガス流量を増加させてもよい。また、パージガス等としては、Ａｒガスに限らず、Ｎ２ガスやＡｒ以外の希ガス等、他の不活性ガスであってもよい。
プラズマ生成機構６は、シャワーヘッド３の本体部３１に接続された給電線８１と、給電線８１に接続された整合器８２および高周波電源８３と、サセプタ２に埋設された電極８４とを有している。この高周波電源８１からシャワーヘッド３に高周波電力が供給されることにより、シャワーヘッド３と電極８４との間に高周波電界が形成され、この高周波電界により、所定の処理ガスのプラズマが生成される。高周波電源８３の周波数は２００ｋＨｚ〜１３．５６ＭＨｚに設定されることが好ましく、典型的には４５０ｋＨｚが用いられる。
制御部７は、成膜装置の各構成部、例えば、バルブ、マスフローコントローラ、電源、ヒーター、真空ポンプ等を制御するコンピュータ（ＣＰＵ）を有する主制御部と、入力装置、出力装置、表示装置、および記憶装置を有している。記憶装置には、成膜装置１００で実行される各種処理のパラメータが記憶されており、また、成膜装置１００で実行される処理を制御するためのプログラム、すなわち処理レシピが格納された記憶媒体がセットされるようになっている。主制御部は、記憶媒体に記憶されている所定の処理レシピを呼び出し、その処理レシピに基づいて成膜装置１００により所定の処理が行われるように制御する。
このように構成された成膜装置１００においては、まず、ゲートバルブ１２を開放して搬送装置（図示せず）により搬入出口１１を介してチャンバー１内にウエハＷを搬入し、サセプタ２上に載置し、搬送装置を退避させ、サセプタ２を処理位置まで上昇させる。そして、ゲートバルブ１２を閉じ、チャンバー１内を所定の減圧状態に保持するとともに、ヒーター２１によりサセプタ２の温度を所定温度に制御する。
この状態で、上述した第１段階の成膜および第２段階の成膜によりＴｉＯ２膜を成膜する。
第１段階の成膜においては、Ｏ２ガス供給配管６３の開閉バルブ７３ｂを閉じたままとし、開閉バルブ７４ｂおよび７５ｂを開けて第１Ａｒガス供給源５４および第２Ａｒガス供給源５５からＡｒガスを連続的に供給しつつ、ＴｉＣｌ４ガス供給配管６１の開閉バルブ７１ｂおよびＨ２Ｏガス供給配管６２の開閉バルブ７２ｂを交互に間欠的に開閉させることにより、図１４に示すように、Ａｒガス＋ＴｉＣｌ４ガスの供給期間（Ｔ１）、Ａｒガスのみの供給期間（Ｔ２）、Ａｒガス＋Ｈ２Ｏガスの供給期間（Ｔ３）、Ａｒガスのみの供給期間（Ｔ４）を順次、繰り返し行う。これにより、ＴｉＣｌ４ガスの供給→チャンバー内のパージ→Ｈ２Ｏガスの供給→チャンバー内のパージを繰り返して熱ＡＬＤにより第１のＴｉＯ２膜を成膜する。
第１段階の成膜後の第２段階の成膜においては、開閉バルブ７４ｂおよび７５ｂを開けたままとして第１Ａｒガス供給源５４および第２Ａｒガス供給源５５からＡｒガスを連続的に供給し、かつ、開閉バルブ７３ｂを開けて、Ｏ２ガス供給源５３からＯ２ガスを連続的に供給しつつ、ＴｉＣｌ４ガス供給配管６１の開閉バルブ７１ｂの開閉、および高周波電源のＯＮ・ＯＦＦを間欠的に行うことにより、図１５に示すように、Ａｒガス＋Ｏ２ガス＋ＴｉＣｌ４ガスの供給期間（Ｔ１１）、Ａｒガス＋Ｏ２ガスの供給期間（Ｔ１２）、Ｏ２ガスのプラズマ供給期間（Ｔ１３）、Ａｒガス＋Ｏ２ガスの供給期間（Ｔ１４）を順次、繰り返し行う。これにより、ＴｉＣｌ４ガスの供給→チャンバー内のパージ→Ｏ２プラズマの供給→チャンバー内のパージを繰り返してプラズマＡＬＤにより第２のＴｉＯ２膜を成膜する。なお、Ｔ１３のＯ２プラズマの供給の後のパージ期間（Ｔ１４）は短くてよく、場合によっては省略することもできる。
このようにして２段階のＴｉＯ２膜の成膜を行った後、チャンバー１内をパージし、サセプタ２を下降させ、ゲートバルブ１２を開放し、ウエハＷを搬出する。
このときの処理条件としては、以下のような条件が例示される。
（１）第１段階の成膜
圧力：１〜１０Ｔｏｒｒ（１３３〜１３３３Ｐａ）
温度：室温〜２５０℃
ＴｉＣｌ４ガス流量：５〜１００ｓｃｃｍ（ｍＬ／ｍｉｎ）
Ｈ２Ｏガス流量：５０〜１０００ｓｃｃｍ（ｍＬ／ｍｉｎ）
Ａｒガス流量：１０００〜１００００ｓｃｃｍ（ｍＬ／ｍｉｎ）
Ｔ１の時間（１回あたり）：０．０１〜０．５ｓｅｃ
Ｔ３の時間（１回あたり）：０．２〜５ｓｅｃ
Ｔ２（パージ）の時間（１回あたり）：０．０５〜２ｓｅｃ
Ｔ４（パージ）の時間（１回あたり）：０．２〜５ｓｅｃ
（２）第２段階の成膜
圧力：０．１〜１０Ｔｏｒｒ（１３〜１３３３Ｐａ）
温度：５０〜２５０℃
ＴｉＣｌ４ガス流量：１０〜１００ｓｃｃｍ（ｍＬ／ｍｉｎ）
Ｏ２ガス流量：２５０〜２５００ｓｃｃｍ（ｍＬ／ｍｉｎ）
高周波電力：１００〜１０００Ｗ
Ａｒガス流量：２０００〜１００００ｓｃｃｍ（ｍＬ／ｍｉｎ）
Ｔ１１の時間（１回あたり）：０．０１〜０．５ｓｅｃ
Ｔ１３の時間（１回あたり）：０．１〜１．０ｓｅｃ
Ｔ１２（パージ）の時間（１回あたり）：０．０５〜１．０ｓｅｃ
Ｔ１４（パージ）の時間（１回あたり）：０〜０．５ｓｅｃ
成膜装置１００により、第１段階のＴｉＯ２膜の成膜と第２段階のＴｉＯ２膜の成膜とを連続して実施することができるので、高スループットで成膜することができる。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、被処理体として半導体ウエハを用いた場合を示したが、本発明では、被処理体は少なくとも表面がシリコンであるものであればよく、例えば、化合物半導体やガラス基板、セラミックス基板の上にシリコン膜が形成されたものであってもよい。
さらに、上記実施形態では本発明のＴｉＯ２膜の成膜方法を、ダブルパターニングの際の上層のハードマスクの形成に適用した場合について示したが、これに限らずＳｉ上に所定パターンのハードマスクを形成する場合に適用可能である。また、ハードマスクの形成に限らず、Ｓｉ上にＴｉＯ２膜を成膜した際に、Ｓｉの界面酸化を抑制する必要がある用途全般に適用可能である。
１；チャンバー
２；サセプタ
３；シャワーヘッド
４；排気部
５；ガス供給機構
６；プラズマ生成機構
７；制御部
１００；成膜装置
２０１；シリコン基体
２０２；Ｌｏｗ−ｋ膜（エッチング対象膜）
２０３；反射防止膜
２０４；ＴｉＮ膜
２０５；ＴＥＯＳ膜
２０６；Ｓｉ膜
２０７；ＴｉＯ２膜
２０８；側壁スペーサ（ハードマスク）
２１０；界面ＳｉＯ２膜
Ｗ；半導体ウエハ（被処理基板）

Claims (13)

  1. 表面にシリコン部分を有する被処理基板に酸化チタン膜を形成する酸化チタン膜の成膜方法であって、
    前記被処理基板の前記シリコン部分を含む表面に、チタン含有ガスと、酸化剤である水素および酸素を含むガスとを交互に供給して熱ＡＬＤにより第１の酸化チタン膜を成膜する第１段階の酸化チタン膜成膜工程と、
    前記第１の酸化チタン膜の上に、チタン含有ガスと、酸化剤である酸素含有ガスのプラズマとを交互に供給してプラズマＡＬＤにより第２の酸化チタン膜を成膜する第２段階の酸化チタン膜成膜工程と
    を有することを特徴とする酸化チタン膜の成膜方法。
  2. 前記第１段階の酸化チタン膜成膜工程は、前記シリコン部分の表面酸化が抑制されるように行われ、前記第１の酸化チタン膜は、前記第２段階の酸化チタン膜成膜工程の際における前記シリコン部分の表面酸化のバリアとして機能することを特徴とする請求項１に記載の酸化チタン膜の成膜方法。
  3. ハードマスクとなる酸化チタン膜を成膜することを特徴とする請求項１または請求項２に記載の酸化チタン膜の成膜方法。
  4. 前記第１段階の酸化チタン膜成膜工程において酸化剤として用いられる水素および酸素を含むガスは、Ｈ２Ｏガスであることを特徴とする請求項１から請求項３のいずれか１項の記載の酸化チタン膜の成膜方法。
  5. 前記第２段階の酸化チタン膜成膜工程において酸化剤として用いられる酸素含有ガスのプラズマは、Ｏ２ガスのプラズマであることを特徴とする請求項１から請求項４のいずれか１項に記載の酸化チタン膜の成膜方法。
  6. 前記第１段階の酸化チタン膜の成膜と、前記第２段階の酸化チタン膜の成膜とは、同一のチャンバー内で行われることを特徴とする請求項１から請求項５のいずれか１項に記載の酸化チタン膜の成膜方法。
  7. 表面に所定のパターンのシリコン部分を有し、かつ被エッチング膜を有する被処理基板において、前記被エッチング膜をパターンエッチングするためのハードマスクの形成方法であって、
    前記被処理基板の前記シリコン部分を含む表面に、チタン含有ガスと、酸化剤である水素および酸素を含むガスとを交互に供給して熱ＡＬＤにより第１の酸化チタン膜を成膜する第１段階の酸化チタン膜成膜工程と、
    前記第１の酸化チタン膜の上に、チタン含有ガスと、酸化剤である酸素含有ガスのプラズマとを交互に供給してプラズマＡＬＤにより第２の酸化チタン膜を成膜する第２段階の酸化チタン膜成膜工程と、
    前記第１段階の酸化チタン膜成膜工程で成膜された前記第１の酸化チタン膜と、前記第２段階の酸化チタン膜成膜工程で成膜された前記第２の酸化チタン膜とで構成された酸化チタン膜をエッチングして所定パターンのハードマスクを形成する工程と
    を有することを特徴とするハードマスクの形成方法。
  8. 前記シリコン部分は凸部を有し、前記ハードマスクを形成する工程は、前記凸部の側壁スペーサとしてハードマスクを形成することを特徴とする請求項７に記載のハードマスクの形成方法。
  9. 前記第１の酸化チタン膜および前記第２の酸化チタン膜は、前記凸部上にコンフォーマルに堆積することを特徴とする請求項８に記載のハードマスクの形成方法。
  10. 前記ハードマスクを形成する工程の後、前記シリコン部分をエッチング除去する工程をさらに有することを特徴とする請求項７から請求項９のいずれか１項に記載のハードマスクの形成方法。
  11. 前記第１段階の酸化チタン膜成膜工程において酸化剤として用いられる水素および酸素を含むガスは、Ｈ２Ｏガスであることを特徴とする請求項７から請求項１０のいずれか１項の記載のハードマスクの形成方法。
  12. 前記第２段階の酸化チタン膜成膜工程において酸化剤として用いられる酸素含有ガスのプラズマは、Ｏ２ガスのプラズマであることを特徴とする請求項７から請求項１１のいずれか１項に記載のハードマスクの形成方法。
  13. 前記第１段階の酸化チタン膜の成膜と、前記第２段階の酸化チタン膜の成膜とは、同一のチャンバー内で行われることを特徴とする請求項７から請求項１２のいずれか１項に記載のハードマスクの形成方法。
JP2016201538A 2016-10-13 2016-10-13 酸化チタン膜の成膜方法およびハードマスクの形成方法 Active JP6815158B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016201538A JP6815158B2 (ja) 2016-10-13 2016-10-13 酸化チタン膜の成膜方法およびハードマスクの形成方法
US15/730,127 US10535528B2 (en) 2016-10-13 2017-10-11 Method of forming titanium oxide film and method of forming hard mask
KR1020170129657A KR102004046B1 (ko) 2016-10-13 2017-10-11 산화티타늄 막의 성막 방법 및 하드 마스크의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016201538A JP6815158B2 (ja) 2016-10-13 2016-10-13 酸化チタン膜の成膜方法およびハードマスクの形成方法

Publications (2)

Publication Number Publication Date
JP2018064031A true JP2018064031A (ja) 2018-04-19
JP6815158B2 JP6815158B2 (ja) 2021-01-20

Family

ID=61904064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016201538A Active JP6815158B2 (ja) 2016-10-13 2016-10-13 酸化チタン膜の成膜方法およびハードマスクの形成方法

Country Status (3)

Country Link
US (1) US10535528B2 (ja)
JP (1) JP6815158B2 (ja)
KR (1) KR102004046B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020079901A1 (ja) * 2018-10-16 2020-04-23 東京エレクトロン株式会社 パターニングスペーサ用酸化チタン膜を成膜する方法およびパターン形成方法
WO2020085215A1 (ja) * 2018-10-23 2020-04-30 東京エレクトロン株式会社 成膜装置および成膜方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7094154B2 (ja) * 2018-06-13 2022-07-01 東京エレクトロン株式会社 成膜装置および成膜方法
US20190390341A1 (en) 2018-06-26 2019-12-26 Lam Research Corporation Deposition tool and method for depositing metal oxide films on organic materials

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014218684A (ja) * 2013-05-01 2014-11-20 株式会社昭和真空 成膜方法、成膜装置および電子デバイス
JP2015111668A (ja) * 2013-11-07 2015-06-18 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 先進のパターニングのためのソフトランディング・ナノラミネート

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5003690B2 (ja) * 2007-01-19 2012-08-15 日本電気株式会社 映像音声ストリーム配信システム、配信方法、および配信用プログラム
US8557702B2 (en) * 2009-02-02 2013-10-15 Asm America, Inc. Plasma-enhanced atomic layers deposition of conductive material over dielectric layers
DE102012214411B4 (de) * 2012-08-14 2022-05-25 Osram Oled Gmbh Vorrichtung und verfahren zum herstellen hermetisch dichter kavitäten
US8623770B1 (en) * 2013-02-21 2014-01-07 HGST Netherlands B.V. Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014218684A (ja) * 2013-05-01 2014-11-20 株式会社昭和真空 成膜方法、成膜装置および電子デバイス
JP2015111668A (ja) * 2013-11-07 2015-06-18 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 先進のパターニングのためのソフトランディング・ナノラミネート

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020079901A1 (ja) * 2018-10-16 2020-04-23 東京エレクトロン株式会社 パターニングスペーサ用酸化チタン膜を成膜する方法およびパターン形成方法
WO2020085215A1 (ja) * 2018-10-23 2020-04-30 東京エレクトロン株式会社 成膜装置および成膜方法
JP2020066764A (ja) * 2018-10-23 2020-04-30 東京エレクトロン株式会社 成膜装置および成膜方法
US11658008B2 (en) 2018-10-23 2023-05-23 Tokyo Electron Limited Film forming apparatus and film forming method

Also Published As

Publication number Publication date
US20180108534A1 (en) 2018-04-19
KR20180041067A (ko) 2018-04-23
US10535528B2 (en) 2020-01-14
JP6815158B2 (ja) 2021-01-20
KR102004046B1 (ko) 2019-07-25

Similar Documents

Publication Publication Date Title
KR101618560B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6416679B2 (ja) タングステン膜の成膜方法
US9028648B1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
JP5944429B2 (ja) 基板処理装置、半導体装置の製造方法、プログラム及び記録媒体
JP5971870B2 (ja) 基板処理装置、半導体装置の製造方法及び記録媒体
JP5800969B1 (ja) 基板処理装置、半導体装置の製造方法、プログラム、記録媒体
JP6851173B2 (ja) 成膜装置および成膜方法
JP5921591B2 (ja) 基板処理装置及び半導体装置の製造方法
JP6124477B2 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
JP2018024927A (ja) 成膜装置、およびそれに用いるガス吐出部材
JP6815158B2 (ja) 酸化チタン膜の成膜方法およびハードマスクの形成方法
JP7336884B2 (ja) 表面処理方法及び処理システム
US9502236B2 (en) Substrate processing apparatus, non-transitory computer-readable recording medium and method of manufacturing semiconductor device
JPWO2007102333A1 (ja) ルテニウム膜の成膜方法およびコンピュータ読取可能な記憶媒体
JP2015124397A (ja) コンタクト層の形成方法
TWI401760B (zh) 基板處理裝置及半導體裝置之製造方法
KR102179260B1 (ko) 성막 방법
US10199451B2 (en) Lower electrode of DRAM capacitor and manufacturing method thereof
US12009217B2 (en) Substrate processing method and substrate processing apparatus
WO2020079901A1 (ja) パターニングスペーサ用酸化チタン膜を成膜する方法およびパターン形成方法
WO2022080169A1 (ja) 埋め込み方法及び成膜装置
JP2013082995A (ja) 半導体装置の製造方法、半導体装置および基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201027

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201027

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201106

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201222

R150 Certificate of patent or registration of utility model

Ref document number: 6815158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250