JPH06252065A - 絶縁膜製造方法 - Google Patents

絶縁膜製造方法

Info

Publication number
JPH06252065A
JPH06252065A JP3913593A JP3913593A JPH06252065A JP H06252065 A JPH06252065 A JP H06252065A JP 3913593 A JP3913593 A JP 3913593A JP 3913593 A JP3913593 A JP 3913593A JP H06252065 A JPH06252065 A JP H06252065A
Authority
JP
Japan
Prior art keywords
film
insulating film
sputtering
substrate
vacuum container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3913593A
Other languages
English (en)
Inventor
Akio Shimizu
明夫 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP3913593A priority Critical patent/JPH06252065A/ja
Publication of JPH06252065A publication Critical patent/JPH06252065A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】ECRプラズマCVDによる絶縁膜製造方法と
して、内部応力の小さい均質な膜で段差部全体を一様に
覆うことのできる絶縁膜製造方法を提供する。 【構成】成膜工程とスパッタ工程を交互に繰り返しなが
ら被成膜面に膜を堆積させて行く方法とし、かつスパッ
タ工程を少なくとも2回含む方法とする。基板近傍のプ
ラズマの改質、ならびに段差部での水平膜と垂直膜との
均質化と垂直膜断面の形状制御のため、両工程間でRF
バイアスの大きさを変える。また、スパッタ工程でエッ
チングガスを添加することにより、連続成膜時の,基板
に付着するパーティクル数の増加を抑制可能とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体集積回路、特
にIC等の微細加工によるLSI製造工程中の絶縁膜製
造工程に、装置としてマイクロ波プラズマ装置、ここで
は、軸対称の筒状体に形成され一方の端面に該筒状体と
同軸にマイクロ波導入窓を備えるとともに他方の端面に
該筒状体と同軸に開口が形成され前記一方の端面側でマ
イクロ波伝達手段を介してマイクロ波発生用電源と結合
される第1の真空容器と、該第1の真空容器の前記開口
を介して該第1の真空容器と連通し内部に被成膜基板が
配される第2の真空容器と、被成膜基板に高周波バイア
スを印加するための高周波電源と、前記第1,第2の真
空容器内を所定の圧力に維持するための排気手段とを備
えてなるマイクロ波プラズマ装置を用い、被成膜基板に
高周波バイアスを印加しつつ前記第1,第2の真空容器
内へそれぞれ組成の異なる原料ガスを導入し、あるいは
第1の真空容器内のみに原料ガスを導入して被成膜基板
表面にSiN絶縁膜またはSiO絶縁膜を形成する絶縁
膜製造方法に関する。
【0002】
【従来の技術】図8に本発明が対象とした絶縁膜製造装
置であるマイクロ波プラズマ装置の概要を示す。装置
は、軸対称の筒状体に形成され一方の端面にマイクロ波
導入窓2を備えるとともにこの端面側でマイクロ波伝達
手段である導波管1を介して図示されないマイクロ波発
生用電源と結合される第1の真空容器3と、第1の真空
容器3内に導入されたマイクロ波との電子サイクロトロ
ン共鳴磁界をマイクロ波導入窓2の近傍に形成するため
に真空容器3を同軸に包囲するように配置されたソレノ
イド4と、第1の真空容器3の他方端面位置の軸線上の
開口6を通して第1の真空容器3と内部空間同志が連通
する第2の真空容器7と、第2の真空容器7内にあって
被成膜基板(以下単に基板とも記す)10を載置する基
板ホールダ9と、基板ホールダ9を介して基板10に高
周波バイアスを印加する高周波電源14と、第1,第2
の真空容器3,7内を所定の圧力に維持するための図示
されない排気手段とを主要構成要素として備えている。
【0003】基板表面に例えば、SiN絶縁膜を形成す
る場合には、第1の真空容器3内にN2 またはNH3
どのプラズマ原料ガスを導入するとともに第2の真空容
器7内にSiH4 またはSi2 6 などの反応ガスを導
入し、各ガスの流れが安定したところで真空容器3内に
マイクロ波を導入するとともに、ソレノイド4に電流を
流してマイクロ波導入窓2の近傍に電子サイクロトロン
共鳴磁界を形成し、かつ高周波電源14から基板ホール
ダ9を介して基板10に高周波バイアスを印加する。
【0004】
【発明が解決しようとする課題】従来、前記構成による
マイクロ波プラズマ装置、いわゆるECRプラズマCV
D装置を用いて成膜をする場合、基板近傍のプラズマや
活性化された反応ガスが、基板への高周波バイアス印加
により基板表面に現れる負電位により基板に垂直に入射
する異方性成膜のため、基板に垂直な面や、下地の前処
理時のオーバエッチングで生じた逆テーパ面およびオー
バハング状の横穴部分に対して特性の良い膜を成膜する
ことができず、また、カバー膜として下地全面に付着で
きなかったりする欠点があり、カバー膜全体として耐透
水性および耐汚損性に欠けるという問題があった。
【0005】そこで、基板に垂直な面に特性の良い膜を
成膜するために、基板への高周波バイアス印加により、
基板へ向かって加速されたプラズマおよび活性化された
反応ガスのスパッタ作用を利用し、基板と平行な面に堆
積した膜をスパッタして、基板と垂直な面に膜を堆積さ
せようとした場合、基板に平行な面の膜質と同等の膜質
を得るとともに垂直膜の断面形状制御可能とするために
は、高周波バイアス電力として、基板表面の単位面積当
り1.0W/cm2 以上を必要とする。一方、形成する
絶縁膜がSiO膜である場合には、高周波バイアス電力
が1.0W/cm2 以上でも、基板に垂直な面を有す
る,例えばAl 合金配線による段差部での頂面や底面の
膜の内部応力は、Al 合金配線のダメージが急増しはじ
める10×109 dyne/cm2 より十分小さい値に
収まるものの、形成する絶縁膜がSiN膜である場合
は、段差部頂面や底面に堆積した水平膜の内部応力(圧
縮応力)が高周波バイアス電力に比例して大きくなり、
この電力がこのような大きさになると、1010dyne
/cm2 以上の応力となるため、基板と平行方向の1μ
m以下の微細部分で膜が剥離したり、膜応力により下地
のAl 合金配線を断線させるストレスマイグレーション
を生じるという問題があった。
【0006】この発明の目的は、基板と平行な面に堆積
した膜の内部応力が十分小さく、かつ基板と垂直な面を
特性の良好な膜で十分厚く覆うことのできるSiN絶縁
膜またはSiO絶縁膜の製造方法を提供することであ
る。
【0007】
【課題を解決するための手段】上記課題を解決するため
に、本発明においては、被成膜基板に高周波バイアスを
印加しつ絶縁膜を形成する絶縁膜製造方法を、マイクロ
波発生用電源と結合される第1の真空容器内へ導入する
一方の原料ガスを、SiN絶縁膜用としてN2またはN
3 、SiO絶縁膜用としてO2 またはN2 Oとし、被
成膜基板が配された第2の真空容器内へ導入する他方の
原料ガスをSiH4 またはSi2 6 とする成膜工程
と、前記一方の原料ガスを、SiN絶縁膜およびSiO
絶縁膜用としてAr,N2 ,NH3 ,O2 ,N2 Oまた
はこれらを適宜に組み合わせた混合ガスとし、前記他方
の原料ガスは使用しないで前記成膜工程で成膜した絶縁
膜をスパッタするスパッタ工程とを交互に行いながら被
成膜基板表面に絶縁膜を堆積させて行く方法であって少
なくとも該スパッタ工程を2回含む絶縁膜製造方法とす
る。
【0008】ここで、一方の原料ガスをN2 またはNH
3 とする成膜工程では被成膜基板に供給する高周波バイ
アス電力を被成膜基板の単位面積当り0.1〜0.5W
/cm2 、一方の原料ガスをO2 またはN2 Oとする成
膜工程では被成膜基板に供給する高周波バイアス電力を
被成膜基板の単位面積当り0.5W/cm2 以上とする
とともに、成膜工程と交互に行うスパッタ工程では被成
膜基板に供給する高周波バイアス電力を被成膜基板の単
位面積当り1.0W/cm2 以上とする。 また、この
絶縁膜製造方法では、最初の成膜工程で成膜する膜の厚
さを1500Å以下とし、次のスパッタ工程でのスパッ
タ量を、被成膜基板に平行な面での深さ方向に300Å
以上とするのがよい。
【0009】さらに、スパッタ工程での総スパッタ量
を、被成膜基板に平行な面での深さ方向に500Å以上
とする。さらに、上記成膜工程とスパッタ工程と交互に
繰り返す絶縁膜製造方法において、スパッタ工程に用い
る原料ガスにSi原子およびSi−N分子と反応してS
iを成分としたガス状化合物をつくるエッチングガスを
添加するようにすれば極めて好適である。
【0010】この場合には、スパッタ工程に用いる原料
ガスをArとするとともにこれに添加するエッチングガ
スをNF3 , CF4 ,C2 6 またはCCl4 とする。
【0011】
【作用】まず、従来の通常の絶縁膜製造方法により、S
i基板上に形成したPSG層上の高さ,幅ともに1μm
のAl 合金配線をSiN絶縁膜で被覆した場合の被覆状
況を図2(a)に示す。成膜が異方性成膜であり、かつ
基板と平行な面上の膜の内部応力を十分小さい値とする
ために、Si基板に印加する高周波バイアスを大きくと
れないことから、Al 合金配線側壁上の膜は、厚さが薄
くかつ不均質で欠陥の多い膜となる。この様子の一例を
図3(a)に示す。そして、このまま成膜をつづける
と、図2(b)に示すように、側壁上の膜は巣の入っ
た,緻密さに欠ける膜となり、また側壁上の膜とPSG
層上の膜との間に断層が生じ、ここから水分が浸透しや
すくなり、カバー膜として絶縁性が低くなる。
【0012】そこで、本発明の方法に従い、図2(a)
の被覆状態となった所で一旦成膜をやめ、第1の真空容
器3に導入するガス,すなわちAr,N2 ,NH3 ,O
2 ,N2 Oまたはこれらを適宜に組み合わせた混合ガス
によるスパッタ工程で、基板に平行な膜の深さ方向に適
宜の深さ(本発明者らの実験では500Åとした)のス
パッタを行って図2(c)のようにAl 合金配線の側壁
に膜を堆積させるようにすると、このスパッタ工程で、
さきに形成された側壁上の粗な膜が叩き落とされつつP
SG層上の水平膜がスパッタされ、この水平膜からスパ
ッタガスの進行方向と45°以上の角度でスパッタ粒子
が飛散して側壁に到達し、側壁上に緻密性が良く、水平
膜に近い組成比の膜が形成され、カバー膜として全体が
均質となり、特に複雑な工程を必要とせずAl 合金配線
による段差部を水平膜と同等の良質な膜で覆うことがで
きる。このときの膜質を図3(b)に示す。側壁膜には
わずかに巣が残留するものの、膜質が水平膜と均質とな
っていることがわかる。
【0013】このとき重要なことは、絶縁膜として有用
な特性を得るために、反応エネルギーとして、1つは基
板温度として150℃以上を与えること、いま1つは、
基板近傍のプラズマの改質のために基板にRFバイアス
電力を与えることが必要である。絶縁膜がSiN膜であ
る場合には、基板近傍のプラズマを改質して膜質を良好
にするとともに、内部応力をAl 合金配線のダメージを
防止可能な大きさとするためにRFバイアス電力として
基板表面の単位面積当たり0.1〜0.5W/cm2 とす
ることが必要であり、また、絶縁膜がSiO膜である場
合には、良好な膜質を得るために0.5W/cm2 以上と
することが必要である。またスパッタによる垂直膜の膜
質を水平膜と同等とするとともに垂直膜の断面形状を制
御可能とするためにSiN膜,SiO膜ともに、1.0
W/cm2 が必要である。
【0014】いまひとつ重要なことは,第1の成膜工程
で膜を厚くつけてしまうと、側壁上により多くの巣や水
平膜との間に断層を有する,より分厚い膜が形成され、
つづくスパッタ工程で側壁膜の微細な隙間を埋めること
ができない点である。実験によれば、最初の成膜工程で
成膜する膜の厚さを1500Å以下とし、次のスパッタ
工程でのスパッタ量を、被成膜基板に平行な面での深さ
方向に300Å以上とするのがよいことが確かめられ
た。
【0015】また、上記本発明者らの実験では500Å
のスパッタ深さによる側壁膜の厚さは、一方の側壁上の
厚さ約250Åと、スパッタ工程中に残留した第1の成
膜工程時の側壁膜の厚さの和となり、段差部全体を30
0Å以上の膜圧で密に覆うことができた。この膜がAl
合金配線等の,熱による変形を抑える機能を有し、以後
の工程で基板温度を300℃として成膜を行っても、A
l 合金配線上のヒロック形成を防止することができるこ
とを確認できた。
【0016】基板に平行な膜と、基板に垂直な膜との膜
厚を近似したものとするには、図2のような、アスペク
ト比1の段差の場合、スパッタによる側壁膜の成長はス
パッタ量の半分以下によるものであるから、スパッタ量
は、スパッタ後に残る水平膜の膜厚の2倍以上が必要と
考えられる。すなわち、水平膜を相対値で3の厚みに成
膜した後、2の厚み分をスパッタすれば、水平膜は1の
厚みが残ってこの厚み分厚くなり、側壁膜は1の厚み分
近く厚くなる。しかし、相対値で2の厚み分のスパッタ
量を1の厚み分に減らし、水平膜の成長速度と等しい
値、例えば成長速度1000Å/minと等しい100
0Å/minのスパッタ量とすると、相対値では2の厚
みに成長した後、1の厚み分をスパッタすることになる
から、側壁膜の成長か遅くなり、特に膜の厚さを厚く付
ける場合に問題と考えられる。
【0017】しかし、本発明者らの研究によれば、EC
RプラズマCVDにおいては、粒子が基板面に垂直方向
に加速されて入射するために、側壁の面が5〜10°傾
くだけで良質な膜が側壁に形成されることが確かめられ
た。すなわち、最初に側壁部にある程度のテーパ角をつ
けてやれば、以後の成膜は、スパッタ工程を入れること
なく通常の成膜工程のみで側壁膜が成長する。このとき
の側壁膜の堆積速度は水平膜の堆積速度に対して20〜
30%落ちるにすぎず、絶縁膜製造方法として非常に実
用的である。
【0018】以下、テーパ角を付ける方法の原理を説明
する。説明を分りやすくするために、仮に、成膜を20
00Å行い、スパッタを1000Å行うものとする。2
000Åの成膜では、図1(a)のように、水平面に厚
さ2000Åの膜が堆積する。側壁膜はこれより厚さが
薄くかつ緻密性に欠けた粗な膜となる。段差の最低部の
膜厚と最高部すなわちAl 合金配線頂面上の膜厚とは等
しいから、段差の最低部と最高部との差、すなわち段差
の高さは常に一定である。段差の最低部を原点として段
差部側壁面上の任意の1点に至る高さをhで表すと、ス
パッタ工程でスパッタされる粒子が全て側壁面に付着す
るとしたときの側壁面上h点の成膜速度は、図1(c)
における点xからhへの飛散確率から求めることができ
る。いま、点xから粒子が等方的に飛散するとすれば、
△hとAl 合金配線の紙面に垂直な長さと積による面積
が点xに作る立体角に比例した量が△h幅の面に供給さ
れるので、簡単な計算の後、高さhでの成長速度F
(h)を求めると、F(h)は次式:
【0019】
【数1】 となる。ここで、αは比例定数,yは段差部の紙面前後
方向の長さである。この式を計算すると、成長速度F
(h)はhが小さいほど大きく、F(0.1)/F(1)は
約6となる。従ってスパッタ工程で側壁部に堆積する膜
は図1(b)に示すようにテーパ状となる。
【0020】実際には、スパッタされた粒子のうち、途
中で失われるものもあり、(1)式で与えられる以上の
テーパが付くはずである。このテーパ角を実験的に求め
た結果では、1000Åのスパッタ総量を3回に分けて
スパッタ工程を3回とし、成膜とスパッタとを交互に行
ったときの側壁膜のテーパ角は約10°であった。この
後は、通常の成膜工程のみで側壁膜へも良好な膜が形成
されることを確認した。実際には約5°から成膜可能で
あることを考えると、最小必要なスパッタ量は500Å
であることが容易に推定できる。
【0021】なお、被成膜面が図4(a)のようなオー
バエッチされた面であっても、本発明の成膜工程とスパ
ッタ工程とを行うことにより、図4(b)のように均一
な膜質で被覆することができ、絶縁破壊等の問題が解決
でき、この方法の有効性が確認できた。一方、このよう
に、高周波バイアス印加の下で成膜工程とスパッタ工程
とを交互に繰り返す絶縁膜製造方法では、複数の基板を
連続して成膜処理すると、処理枚数の増加とともに被成
膜基板に付着するパーティクル数が増加する。この様子
を図6(a)に示す。
【0022】この原因を調査したところ、成膜工程で
は、図6(b)に示すように、処理枚数が増加してもパ
ーティクル数の増加が無いことから、パーティクル数の
増加はスパッタ工程に起因する現象であることを確認す
ることができた。そして、スパッタ工程において基板上
の膜表面から弾かれたSi原子やSi−N分子が真空容
器内に飛散し、これがパーティクルの発生原因であると
考えた。従って、スパッタ工程ではスパッタ工程に用い
る原料ガスにSi原子およびSi−N分子と反応してS
iを成分としたガス状化合物をつくるエッチングガスを
添加することにより、パーティクル数を効果的に低減さ
せることができるはずであり、実際にエッチングガスを
添加すると、実施例の項で説明するように、パーティク
ル数が顕著に低減することが確認された。
【0023】従って、スパッタ工程で、スパッタ用原料
ガスとして、スパッタ効果の大きいArを用いるととも
に、これに添加するエッチングガスを、NF3 ,C
4 ,C 2 6 またはCCl4 とすれば、Si原子やS
i−N分子がこれらのエッチングガスと衝突して発揮性
のSiF4 あるいはSiCl4 とN2 とになり、さら
に、エッチングガスをCF4 ,C2 6 ,あるいはCC
4 とした場合には、これらのエッチングガスにO2
添加することにより、エッチングガスのもつCが、真空
容器内に存在するHやNのほかにOとも結合して完全に
ガス化されて真空排気系から排気され、エッチングガス
添加の目的を完全に果たすことができる。
【0024】以上のように、エッチングガスの添加によ
り、パーティクルの発生原因となるSi原子やSi−N
分子が真空容器内に付着することがなくなるため、処理
枚数が増えてもパーティクルの発生量を抑制することが
できる。また、これらの反応は、本発明による絶縁膜形
成時の圧力(数mTorrオーダ)では、粒子の平均自
由工程が約1mmであり、一方、Al合金配線等のパタ
ーンは1μmのオーダであるから、エッチングガスとの
反応が被覆の表面で行われる確率は小さく、エッチング
ガスがミクロなパターンの被覆形状に影響を及ぼすこと
はない。
【0025】
【実施例】以下、本発明の実施例につき説明する。図5
は本発明の方法を適用した絶縁膜製造装置の構成を示
す。この装置は、図8の装置に加え、平坦な被成膜面に
成膜したときの膜厚をより均一にするために、被成膜基
板近傍にカプス磁界を形成するためのサブソレノイド1
3を基板10の背面側にソレノイド4と同軸に配設して
構成されている。具体的諸元を説明すると、第1の真空
容器内へ導入するマイクロ波の周波数は2.45GHz
とし、このマイクロ波との電子サイクロトロン共鳴磁界
875ガウス以上の磁界を形成できるようソレノイド4
の設計諸元が設定されている。また、図示されない圧力
制御手段と排気手段とにより、第1,第2の真空容器
3,7内の圧力は0.8mTorr〜3.5Torrの
範囲内で制御される。
【0026】第1の真空容器3内で生成されたプラズマ
は開口6を通って第2の真空容器(反応室)7内へ移動
し、ガス導入手段8を通して導入され図示されないガス
均一吹出しシャワーから第2の真空容器7内へ放出され
たSiH4 などの水素化シリコンガスを活性化する。活
性化された水素化シリコンガスはプラズマ化されたプラ
ズマ生成用ガスと反応しながら基板10に吸着される。
このとき、〔作用〕の項で述べたごとく、絶縁膜として
有用な特性を得るために、反応エネルギーとして、1つ
はこのエネルギーを基板温度で与えることとして基板温
度を150℃以上に保つことと、基板近傍のプラズマの
改質のために、基板に高周波バイアス電力を供給するこ
とが重要である。SiO膜形成時にはプラズマ改質のた
めの高周波バイアス電力として、基板の単位面積当たり
0.5W/cm2 以上のエネルギーを必要とし、SiN
膜形成時には0.1〜0.5W/cm2 範囲の高周波バ
イアス電力が必要である。また、この範囲外だと、膜内
に生じる内部応力も引張り応力であったり、圧縮応力で
はあるが実用範囲外まで大きくなってしまう。以上の理
由から、SiN膜では、成膜プロセスとスパッタ工程に
よる側壁膜の成膜プロセスとを単一のプロセスに集約す
ることはできない。また、SiO膜の場合は、成膜プロ
セスのみよりも、成膜およびスパッタの複合プロセスと
することにより、絶縁膜製造方法として形状制御性能が
著しく向上する。従って本実施例では、SiN絶縁膜の
場合、水平膜の成膜プロセスとスパッタによる側壁膜の
成膜プロセスとを、それぞれ次の如く行った。
【0027】直径6インチ基板への成膜プロセスとし
て、ガス流量を、N2 :30SCCM,SiH4 :28
SCCM,マイクロ波電力を800W,高周波バイアス
電力を30W,各真空容器内圧力すなわち反応圧力を2
mTorrとして成膜を行い、成膜速度として約100
0Å/minが得られた。このとき、サブソレノイドと
ソレノイドとで作られる磁界のカプス面は基板からその
前面側で約10mm離れていた。
【0028】スパッタによる側壁膜の成長プロセスとし
て、スパッタガスにArを用いるとともに、これに添加
するエッチングガスをNF3 とし、Arの流量を30S
CCM,NF3 の流量を5SCCM,マイクロ波電力を
800W,高周波バイアス電力を700W,各真空容器
内圧力を2.3mTorrとし、カプス面の位置は、基
板からその背面側5〜30mmの範囲内でスパッタ量の
面分布が最良となる位置をさがしてスパッタを行った。
この結果、スパッタ速度として約1000Å/minが
得られた。
【0029】これら2つのプロセスを用い 第1ステップ 1000Å成膜 第2ステップ 400Åスパッタ 第3ステップ 1500Å成膜 第4ステップ 500Åスパッタ 第5ステップ 1500Å成膜 第6ステップ 500Åスパッタ 第7ステップ 1500Å成膜 第8ステップ 500Åスパッタ 第9ステップ 1500Å成膜 第10ステップ 500Åスパッタ を行い、所望のカバレッジの膜を得た。この膜を400
℃,30分のアニール処理をして段差部の形状異常の有
無を検査したが、Al等のヒロックの発生もなく良好な
結果が得られた。
【0030】上記成膜は第1,第2真空容器のクリーニ
ング後に行ったものであり、この成膜によるパーティク
ル発生量を測定したのが図7である。50枚の連続成膜
においても、0.3μm以上のパーティクル数を50個
未満にすることができた。
【0031】
【発明の効果】本発明の絶縁膜製造方法によれば、成膜
工程と側壁膜の形状を出すスパッタ工程とが完全に分離
されるので、成膜工程では膜特性のみを良くする成膜条
件を選ぶことが可能となったため、非常に良質の膜を得
ることができるようになった。これにより、LSIに要
求される耐透水性が向上するとともに、従来より低温で
成膜できるので、Al 合金配線のダメージが防止され、
かつスパッタ工程で発生するパーティクルも低減できる
ので、量産工場での連続成膜時の歩留りが向上し、半導
体工場の生産性を向上させることができた。
【図面の簡単な説明】
【図1】本発明による絶縁膜製造方法の一実施例により
絶縁膜を製造したときの該絶縁膜による段差部の被覆状
態を示す図であって、同図(a)は最初の成膜工程後の
被覆状態を示す図、同図(b)はつづくスパッタ工程の
みの回数3回後の被覆状態を示す図、同図(c)は同図
(b)の被覆状態が得られる原理を説明する図
【図2】従来の通常の絶縁膜製造方法と本発明による絶
縁膜製造方法とを対比して示す図であって、同図(a)
は従来の方法による成膜工程の初期段階での成膜状態を
示す図、同図(b)は従来の方法による成膜工程の中期
以降の段階での成膜状態を示す図、同図(c)は本発明
の方法における第1回目のスパッタ工程後の成膜状態の
一例を示す図
【図3】本発明による絶縁膜製造方法の一実施例により
SiN絶縁膜を製造したときの該絶縁膜による段差部の
被覆状態を示す図であって、同図(a)は最初の成膜工
程後の被覆状態を示す図、同図(b)はつづくスパッタ
工程後の被覆状態と段差部側壁膜の膜質の同図(a)と
の相異を示す図
【図4】オーバエッチングされたAl 合金配線下地層を
有する段差部を本発明の絶縁膜製造方法により被覆した
ときの第1層カバー膜の状態を示す図であって、同図
(a)は成膜開始前の段差部の状態を示す断面図、同図
(b)は第1回目のスパッタ工程後の第1層カバー膜に
よる被覆状態例を示す断面図
【図5】本発明による絶縁膜製造方法を適用した絶縁膜
製造装置であるマイクロ波プラズマ装置の構成を示す縦
断面図
【図6】本発明の方法により複数の被成膜基板に連続し
てSiN絶縁膜を成膜したときに被成膜基板に付着する
パーティクル数が成膜枚数とともに変化する状況を示す
図であって、同図(a)は本発明の方法によるもスパッ
タ工程にエッチングガスを用いないときの成膜枚数とパ
ーティクル数との関係を示す図、同図(a)は本発明の
方法における成膜工程のみを用いて成膜したときの成膜
枚数とパーティクル数との関係を示す図
【図7】本発明の方法により、かつスパッタ工程時にエ
ッチングガスを添加して複数の被成膜基板に連続してS
iN絶縁膜を成膜したときに被成膜基板に付着するパー
ティクル数が成膜枚数とともに変化する状況を示す図
【図8】本発明の絶縁膜製造方法が適用されるマイクロ
波プラズマ装置の構成例を示す縦断面図
【符号の説明】
1 導波管(マイクロ波伝達手段) 3 第1の真空容器 4 ソレノイド 6 開口 7 第2の真空容器 10 基板(被成膜基板) 12 排気孔 13 サブソレノイド 14 高周波電源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 // H01L 21/203 S 8122−4M

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】軸対称の筒状体に形成され一方の端面に該
    筒状体と同軸にマイクロ波導入窓を備えるとともに他方
    の端面に該筒状体と同軸に開口が形成され前記一方の端
    面側でマイクロ波伝達手段を介してマイクロ波発生用電
    源と結合される第1の真空容器と、該第1の真空容器の
    前記開口を介して該第1の真空容器と連通し内部に被成
    膜基板が配される第2の真空容器と、被成膜基板に高周
    波バイアスを印加するための高周波電源と、前記第1,
    第2の真空容器内を所定の圧力に維持するための排気手
    段とを備えてなるマイクロ波プラズマ装置を用い、被成
    膜基板に高周波バイアスを印加しつつ前記第1,第2の
    真空容器内へそれぞれ組成の異なる原料ガスを導入し、
    あるいは第1の真空容器内のみに原料ガスを導入して被
    成膜基板表面にSiN絶縁膜またはSiO絶縁膜を形成
    する絶縁膜製造方法において、前記第1の真空容器内へ
    導入する一方の原料ガスを、SiN絶縁膜用としてN2
    またはNH3 、SiO絶縁膜用としてO2 またはN2
    とし、前記第2の真空容器内へ導入する他方の原料ガス
    をSiH4 またはSi2 6 とする成膜工程と、前記一
    方の原料ガスを、SiN絶縁膜およびSiO絶縁膜用と
    してAr,N2 ,NH3 ,O2 ,N2 Oまたはこれらを
    適宜に組み合わせた混合ガスとし、前記他方の原料ガス
    は使用しないで前記成膜工程で成膜した絶縁膜をスパッ
    タするスパッタ工程とを交互に行いながら被成膜基板表
    面に絶縁膜を堆積させて行く方法であって少なくとも該
    スパッタ工程を2回含むことを特徴とする絶縁膜製造方
    法。
  2. 【請求項2】請求項第1項に記載の絶縁膜製造方法にお
    いて、一方の原料ガスをN2 またはNH3 とする成膜工
    程では被成膜基板に供給する高周波バイアス電力を被成
    膜基板の単位面積当り0.1〜0.5W/cm2 、一方
    の原料ガスをO2 またはN2 Oとする成膜工程では被成
    膜基板に供給する高周波バイアス電力を被成膜基板の単
    位面積当り0.5W/cm2 以上とするとともに、成膜
    工程と交互に行うスパッタ工程では被成膜基板に供給す
    る高周波バイアス電力を被成膜基板の単位面積当り1.
    0W/cm2 以上とすることを特徴とする絶縁膜製造方
    法。
  3. 【請求項3】請求項第1項に記載の絶縁膜製造方法にお
    いて、最初の成膜工程で成膜する膜の厚さを1500Å
    以下とし、次のスパッタ工程でのスパッタ量を、被成膜
    基板に平行な面での深さ方向に300Å以上とすること
    を特徴とする絶縁膜製造方法。
  4. 【請求項4】請求項第1項に記載の絶縁膜製造方法にお
    いて、スパッタ工程での総スパッタ量を、被成膜基板に
    平行な面での深さ方向に500Å以上とすることを特徴
    とする絶縁膜製造方法。
  5. 【請求項5】請求項第1項に記載の絶縁膜製造方法にお
    いて、スパッタ工程に用いる原料ガスにSi原子および
    Si−N分子と反応してSiを成分としたガス状化合物
    をつくるエッチングガスを添加することを特徴とする絶
    縁膜製造方法。
  6. 【請求項6】請求項第5項に記載の絶縁膜製造方法にお
    いて、スパッタ工程に用いる原料ガスをArとするとと
    もにこれに添加するエッチングガスをNF3, CF4
    2 6 またはCCl4 とすることを特徴とする絶縁膜
    製造方法。
JP3913593A 1993-03-01 1993-03-01 絶縁膜製造方法 Pending JPH06252065A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3913593A JPH06252065A (ja) 1993-03-01 1993-03-01 絶縁膜製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3913593A JPH06252065A (ja) 1993-03-01 1993-03-01 絶縁膜製造方法

Publications (1)

Publication Number Publication Date
JPH06252065A true JPH06252065A (ja) 1994-09-09

Family

ID=12544669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3913593A Pending JPH06252065A (ja) 1993-03-01 1993-03-01 絶縁膜製造方法

Country Status (1)

Country Link
JP (1) JPH06252065A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130731A (ja) * 1993-10-29 1995-05-19 Nec Corp 半導体装置ならびにその製造方法および製造装置
KR100819318B1 (ko) * 2002-02-28 2008-04-03 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조방법
US8278211B2 (en) 2008-07-11 2012-10-02 Canon Anelva Corporation Thin film forming method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130731A (ja) * 1993-10-29 1995-05-19 Nec Corp 半導体装置ならびにその製造方法および製造装置
KR100819318B1 (ko) * 2002-02-28 2008-04-03 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조방법
KR100838436B1 (ko) * 2002-02-28 2008-06-16 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조방법
US8278211B2 (en) 2008-07-11 2012-10-02 Canon Anelva Corporation Thin film forming method

Similar Documents

Publication Publication Date Title
US5120680A (en) Method for depositing dielectric layers
TWI328618B (en) High-throughput hdp-cvd processes for advanced gapfill applications
JP3402972B2 (ja) 半導体装置の製造方法
EP0478174B1 (en) Silicon dioxide deposition method
US7259079B2 (en) Methods for filling high aspect ratio trenches in semiconductor layers
US5872401A (en) Deposition of an inter layer dielectric formed on semiconductor wafer by sub atmospheric CVD
EP0933802B1 (en) Process for the production of semiconductor device
KR20020086642A (ko) 플라즈마 성막 방법 및 그 장치
JPH0766186A (ja) 誘電体の異方性堆積法
JPH06252065A (ja) 絶縁膜製造方法
JPH05129276A (ja) 絶縁膜製造方法
JP2003059918A (ja) プラズマ処理方法、プラズマ処理装置及び半導体装置の製造方法
US20220301823A1 (en) Substrate processing method
JPH0835067A (ja) 成膜装置および成膜方法
TWI278531B (en) Microcontamination abatement in semiconductor processing
EP1126511A1 (en) Plasma film forming method
JP2916119B2 (ja) 薄膜形成方法
JPH08330293A (ja) 絶縁膜の作成方法及びこの方法に使用されるプラズマ気相成長装置
US20230096453A1 (en) Substrate processing method
JPH03247767A (ja) 絶縁膜形成方法
JPH10125669A (ja) プラズマcvd装置及び酸化膜の成膜方法
EP3617342B1 (en) Method of depositing silicon nitride
KR100245094B1 (ko) 반도체 배선 형성 방법
JP3336402B2 (ja) 薄膜の形成方法
US20050079731A1 (en) Plasma enhanced chemical vapor deposition methods and semiconductor processing methods of forming layers and shallow trench isolation regions