KR20080024081A - 회로기판간 접속 구조체 - Google Patents

회로기판간 접속 구조체 Download PDF

Info

Publication number
KR20080024081A
KR20080024081A KR1020070092015A KR20070092015A KR20080024081A KR 20080024081 A KR20080024081 A KR 20080024081A KR 1020070092015 A KR1020070092015 A KR 1020070092015A KR 20070092015 A KR20070092015 A KR 20070092015A KR 20080024081 A KR20080024081 A KR 20080024081A
Authority
KR
South Korea
Prior art keywords
conductor
circuit board
thickness
insulating layer
flexible circuit
Prior art date
Application number
KR1020070092015A
Other languages
English (en)
Inventor
혼모 시
히로키 마루오
Original Assignee
가부시키가이샤후지쿠라
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤후지쿠라 filed Critical 가부시키가이샤후지쿠라
Publication of KR20080024081A publication Critical patent/KR20080024081A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

기판 접속 구조체는, 제1 전도체가 위에 설치된 연성 회로 기판(flexible circuit board), 상기 제1 전도체에 대향하도록 제2 전도체가 설치된 강성 회로 기판(rigid circuit board), 상기 제1 전도체와 상기 제2 전도체 중 하나 이상에 배치된 솔더 플레이트(solder plating), 및 상기 제1 전도체 사이와 상기 제2 전도체 사이에 배치되는 하나 이상의 절연층으로서, 상기 하나 이상의 절연층은 상기 제1 전도체의 두께와 상기 제2 전도체의 두께를 합한 것보다 두꺼운 두께를 가지지만, 상기 제1 전도체의 두께와 상기 제2 전도체의 두께에 상기 솔더 플레이트의 두께를 합한 것보다는 얇은 두께를 가지는, 상기 하나 이상의 절연층을 포함한다.
연성 회로 기판, 강성 회로 기판, 절연층, 전도체, 솔더 플레이트

Description

회로기판간 접속 구조체{SOLDERING STRUCTURE BETWEEN CIRCUIT BOARDS}
본 발명은 인쇄 회로 기판들을 접속하는 기술에 관한 것이며, 특히 강성 회로 기판과 연성 회로 기판에서 복수의 단자를 접속하는 기판 접속 구조체에 관한 것이다.
강성 회로 기판과 연성 회로 기판 등의 인쇄 회로 기판을 전기적으로 접속하는 방법으로는, 한 쌍의 인쇄 회로 기판 위에 전도체들을 서로 땜납하는 방법이 있다. 더욱 구체적으로, 상기 한 쌍의 인쇄 회로 기판 위의 전도체들 중 하나 이상의 표면에 솔더 플레이트를 제공하고, 땜납(soldering)을 용이하게 하는 플럭스(flux)를 추가로 적용한다. 그후, 상기 양쪽의 인쇄 회로 기판 위의 전도체들을 서로 겹치게 한다. 따라서, 상기 인쇄 회로 기판들을 소정의 온도로 가열하면서 압력을 가함으로써 상기 인쇄 회로 기판들을 접속시킨다.
최근 인쇄 회로 기판의 소형화 및 미세 피치 배선 패턴(fine-pitched wiring patters)의 실현으로 솔더 브리지(solder bridge)가 형성됨으로써, 접속될 전도체 패턴들 사이에 단락이 발생할 우려가 있다.
그 결과, 상기 접속될 전도체 패턴들 사이에 단락이 발생하는 것을 방지하기 위한 기판 접속 방법으로 다음과 같은 접속 방법이 개시되어 있다(예를 들어, 일본특허출원 제P2004-342969호를 참조하라). 구체적으로, 기판 접속 구조체는, 복수의 전도체 패턴으로서 제1 접속 랜드들이 위에 형성되어 있는 회로 기판; 및 상기 회로 기판에 대향하도록 배치되어 있고, 상기 회로 기판 위에서 상기 제1 접속 랜드들에 대향하도록 배치되어 있는 제2 접속 랜드들과 상기 제2 접속 랜드들의 주변부를 적어도 부분적으로 에워싸도록 형성된 절연층들을 포함하는 연성 회로 기판을 포함한다. 상기 기판 접속 구조체에서는, 본딩 부재(bonding members)를 사용하여 상기 제1 접속 랜드들과 상기 제2 접속 랜드들을 본딩하고, 상기 절연층들은 상기 제1 접속랜드의 두께와 상기 제2 접속 랜드의 두께의 합보다 두꺼운 두께를 가지도록 형성된다. 이러한 기판 접속 구조체에서는, 접속 랜드들을 소형화하여도 솔더와 같은 본딩 부재의 흐름으로 인한 단락은 결코 발생하지 않는다.
그렇지만, 땜납 시, 상기 접속 랜드들과 상기 솔더 사이의 접착력이 빈약하면, 열 전도성도 빈약하기 때문에 히터 칩(heater chip)으로부터 열이 전달되기 어렵다. 따라서, 솔더가 용해되지 않거나 불충분하게 용해되기 때문에 우수한 금속/금속 본딩이 이루어지지 않는다. 그러므로 본딩 강도가 불충분하게 된다. 일본특허출원 제P2004-342969호에 개시된 기판 접속 구조체에 있어서는, 접속될 회로 기판 위의 전도체 층들의 두께의 합보다 절연층의 두께가 두껍다는 것에 대해서만 개시되어 있다. 이러한 기판 접속 구조체에서는, 히터 칩으로부터 접속 랜드들로 열이 전달되지 않는다. 그러므로 전도체 패턴들 사이의 본딩 강도가 불충분하여 박리(peel-off)가 발생할 우려가 있다.
본 발명의 관점에 따르면, 기판 접속 구조체가 제공되며, 상기 기판 접속 구조체는, 제1 전도체가 위에 설치된 연성 회로 기판(flexible circuit board), 상기 제1 전도체에 대향하는 제2 전도체가 위에 설치된 강성 회로 기판(rigid circuit board), 상기 제1 전도체와 상기 제2 전도체 중 하나 이상에 배치된 솔더 플레이트(solder plating), 및 상기 제1 전도체 사이와 상기 제2 전도체 사이에 배치되는 하나 이상의 절연층으로서, 상기 하나 이상의 절연층은 상기 제1 전도체의 두께와 상기 제2 전도체의 두께를 합한 것보다 두꺼운 두께를 가지지만, 상기 제1 전도체의 두께와 상기 제2 전도체의 두께에 상기 솔더 플레이트의 두께를 합한 것보다는 얇은 두께를 가지는, 상기 하나 이상의 절연층을 포함한다.
본 발명의 기판 접속 구조체에 따르면, 히터 칩으로부터의 열이 절연층에 의해 접속부에 균등하게 전달되어, 전도체 패턴들 사이의 불충분한 본딩 강도로 인해 박리 등이 발생하는 것을 방지할 수 있으며, 또한, 절연층에 의해 솔더 저장소가 형성되기 때문에 과도한 솔더로 인한 전도체 패턴들 사이의 단락을 방지할 수 있다.
또한, 본 발명의 기판 접속 구조체에 따르면, 절연층을 배치함으로써 제1 전도체와 제2 전도체의 위치선정을 용이하게 실시할 수 있다.
첨부된 도면들을 참조하여 본 발명의 비제한적인 실시예들에 대해 설명한다. 도면에서 동일하거나 유사한 도면부호들은 동일하거나 유사한 부분들 및 소자들을 나타내며 그 동일하거나 유사한 부분들 및 소자들에 대해서는 설명을 생략하거나 간략히 한다는 것에 유념하라.
이하의 설명에서는, 본 발명에 대한 완전한 이해를 위해, 특정한 신호값 등과 같이 수치상의 특정한 상세에 대해 설명한다. 그렇지만, 이러한 특정한 상세 없이도 본 발명을 실현할 수 있다는 것은 당업자에게는 자명할 것이다.
도 1에 도시된 바와 같이, 본 발명의 비제한적인 제1 실시예에 따른 기판 접속 구조체는, 제1 전도체(12)를 구비하는 연성 회로 기판(10); 상기 제1 전도체(12)에 대향하는 제2 전도체(22)를 구비하는 강성 회로 기판(20); 상기 제1 전도 체(12)와 상기 제2 전도체(22) 중 하나 이상에 배치된 솔더 플레이팅(30); 및 상기 제1 전도체(12) 사이와 상기 제2 전도체(22) 사이에 배치되며, 상기 제1 전도체(12)의 두께와 상기 제2 전도체(22)의 두께를 합한 것보다 두꺼운 두께를 가지지만, 상기 제1 전도체(12)의 두께와 상기 제2 전도체(22)의 두께에 상기 솔더 플레이팅(30)의 두께를 합한 것보다는 얇은 두께를 가지는 절연층들(40)을 포함한다.
상기 연성 회로 기판(10)은 예를 들어, 폴리이미드 회로 기판, 폴리에틸렌 테레프탈레이트(PET) 회로 기판 및 폴리에틸렌 나프탈레이트(PEN) 회로 기판과 같은 가요성을 갖는다. 상기 연성 회로 기판(10)의 두께로는 25㎛, 12.5㎛, 8㎛, 6㎛ 등의 두께를 채택할 수 있다.
상기 강성 회로 기판(20)은 예를 들어, 유리 에폭시 회로 기판, 유리 합성 회로 기판 및 페이퍼 에폭시 회로 기판과 같은 강성 회로 기판이다. 상기 강성 회로 기판(20)의 두께로는, 2.4㎜, 1.6㎜, 1.2㎜, 1.0㎜, 0.8㎜, 0.6㎜, 0.4㎜ 등의 두께를 채택할 수 있다.
제1 전도체(12)는 연성 회로 기판(10)의 표면 위에 설계된 전도체 패턴이다. 마찬가지로, 제2 전도체(22)는 강성 회로 기판(20)의 표면 위에 설계된 전도체 패턴이다. 제1 전도체(12) 및 제2 전도체(22)는 감겨진 동박(rolled copper foil)이나 전해질 동박 등을 연성 회로 기판(10) 및 강성 회로 기판(20) 위에 패터닝함으로써 형성된다. 제1 전도체(12) 및 제2 전도체(22)로서는, 동박이 아닌 금속박(metal foil)을 사용할 수도 있다. 제1 전도체(12) 및 제2 전도체(22)의 피치 폭(pitch width)은 10 내지 500㎛로 설정되고, 패턴 폭도 10 내지 500㎛로 설정된 다. 제1 전도체(12)의 두께로는, 35㎛, 18㎛, 12㎛, 9㎛ 등의 두께를 채택할 수 있다. 제1 전도체(12)의 두께가 얇을수록 상기 제1 전도체를 더욱 용이하게 미세 피치화할 수 있어 더 유연하게 할 수 있다. 제2 전도체(22)의 두께로는 일반적으로 35㎛의 두께를 채택한다.
상기 제1 전도체(12) 및 상기 제2 전도체(22) 위에, 커버래이 필름(cover lay film)을 커버층(도시되지 않음)으로서 적층한다. 구체적으로, 상기 커버레이 필름은 기본 재료로서, 본딩 후에도 우수한 유연성을 갖는 폴리이미드 절연막 등을 포함한다. 상기 커버층은 일반적으로 25㎛의 두께를 갖는다. 상기 커버층을 서로 부착시키기 위해 사용된 접착제는 일반적으로 10 내지 30㎛의 두께를 갖는다. 이것은 상기 커버층의 두께와 상기 접착제의 두께를 합한 것이 상기 제1 전도체(12)의 두께와 상기 제2 전도체(22)의 두께를 합한 것보다 두껍다는 것을 의미한다. 또한, 상기 커버층에 의해 보호되지 않는, 상기 제1 전도체(12) 및 상기 제2 전도체(22)의 노출된 부분에 대해서는, 프리-플럭스 프로세싱(pre-flux processing), 핫 에어 레벨링(hot air leveling)(HAL), 전해질 솔더 플레이팅(electrolytic solder plating) 및 무전해 솔더 플레이팅(electroless solder plating)과 같은 표면 처리를 실시한다.
솔더 플레이팅(30)으로는, 납 함유 솔더 페이스트, 무연 솔더 페이스트, 솔더 플레이팅, 주석 플레이팅 등을 사용할 수 있다.
프린트법, 드로잉법, 포토리소그래피법 등을 이용하여 절연층(40)을 형성할 수 있다. 절연층(40)으로는, 에폭시 수지나 아크릴 수지 등을 사용할 수 있다.
도 1을 참조하면, 절연층(40)의 두께의 형성이 도시되어 있다. 도 1에 도시된 바와 같이, 제1 전도체(12)의 두께를 a, 솔더 플레이팅(30)의 두께를 b, 제2 전도체(22)의 두께를 c, 절연층(40)의 두께를 d라고 하자. 이 경우, 절연층(40)의 두께 d는 이하의 수학식 1, 2를 만족하도록 설정된다.
d<a+b+c
d>a+c
절연층(40)의 두께 d가 수학식 1을 만족하면, 도 2에 도시된 바와 같이, 솔더 플레이팅(30)과 제2 전도체(22) 사이뿐만 아니라 제1 전도체(12)와 솔더 플레이팅(30) 사이를, 상기 제1 전도체(12)와 상기 제2 전도체(22)를 서로 대향시키면서 히터 칩(heater chip)(50)과 같은 히터를 이용하여 압력을 가하여 접착시킬 수 있다. 그러므로 히터 칩(50)으로부터의 열이 접속부에 균등하게 전달될 수 있다.
절연층(40)의 두께 d가 수학식 2를 만족하면, 도 3에 도시된 바와 같이, 솔더 플레이팅(30)이 히터 칩(50)에 의해 가열되어 용해될 때에도 연성 회로 기판(10)과 강성 회로 기판(20) 사이의 갭은 절연층(40)에 의해 안전하다. 그러므로 솔더 플레이팅(30)을 용해하여 접속층(32)을 형성할 때, 연성 회로 기판(10)과 강성 회로 기판(20) 사이의 갭에는 솔더 저장소(solder reservoir)가 형성된다. 또한, 연성 회로 기판(10)과 강성 회로 기판(20)은 절연층(4)과 접촉함으로써 솔더의 흐름으로 인한 접속층(32)의 단락이 방지된다.
본 발명의 비제한적인 제1 실시예에 따른 기판 접속 구조체에서는, 히터 칩(50)로부터의 열이 절연층(40)에 의해 접속부에 균등하게 전달될 수 있다. 그러므로 전도체 패턴들 사이의 불충분한 본딩 강도로 인해 박리 등이 발생하는 것을 방지할 수 있다. 또한, 절연층(40)에 의해 솔더 저장소가 형성되기 때문에 과도한 솔더로 인한 전도체 패턴들 사이의 단락을 방지할 수 있다.
또한, 본 발명의 비제한적인 제1 실시예에 따른 기판 접속 구조체에서는, 연성 회로 기판(10)과 강성 회로 기판(20)이 서로 접속될 때, 철면(凸面)과 요면(凹面)을 맞추어 서로 접속되는, 제1 전도체(12)와 제2 전도체(22)의 위치선정은 절연층(40)을 배치함으로써 용이하게 실시할 수 있게 된다.
본 발명의 비제한적인 제2 실시예에 따른 기판 접속 구조체는, 연성 회로 기판(10)과 강성 회로 기판(20) 위에 절연층(42 및 44)을 각각 별도로 배치한다는 점에서 상기 비제한적인 제1 실시예에 따른 기판 접속 구조체와는 다르다. 그 이외에는, 비제한적인 제2 실시예에 따른 기판 접속 구조체와 도 1에 도시된 비제한적인 제1 실시예에 따른 기판 접속 구조체는 실질적으로 동일하다. 그러므로 불필요한 설명은 생략한다.
도 4를 참조하면, 절연층(42 및 44)의 두께의 형성에 대해 도시되어 있다. 도 4에 도시된 바와 같이, 제1 전도체(12)의 두께를 a, 솔더 플레이팅의 두께를 b, 제2 전도체(22)의 두께를 c, 절연층(42)의 두께를 d1, 절연층(44)의 두께를 d2라고 하자. 이 경우, 절연층(42 및 44)의 두께 d1 및 d2는 이하의 수학식 3, 4를 만족하 도록 설정된다.
d1+d2<a+b+c
d1+d2>a+c
절연층(42 및 44)의 두께 d1 및 d2가 수학식 3을 만족하면, 도 5에 도시된 바와 같이, 솔더 플레이팅(30)과 제2 전도체(22) 사이뿐만 아니라 제1 전도체(12)와 솔더 플레이팅(30) 사이를, 상기 제1 전도체(12)와 상기 제2 전도체(22)를 서로 대향시키면서 히터 칩(heater chip)(50)과 같은 히터를 이용하여 압력을 가하여 접착시킬 수 있다. 그러므로 히터 칩(50)으로부터의 열이 접속부에 균등하게 전달될 수 있다.
절연층(40)의 두께 d1 및 d2가 수학식 4를 만족하면, 도 6에 도시된 바와 같이, 솔더 플레이팅(30)이 히터 칩(50)에 의해 가열되어 용해될 때에도 연성 회로 기판(10)과 강성 회로 기판(20) 사이의 갭은 절연층(42 및 44)에 의해 안전하다. 그러므로 솔더 플레이팅(30)을 용해하여 접속층(32)을 형성할 때, 연성 회로 기판(10)과 강성 회로 기판(20) 사이의 갭에는 솔더 저장소가 형성된다. 또한, 연성 회로 기판(10)과 강성 회로 기판(20)은 절연층(42 및 44)과 접촉함으로써 솔더의 흐름으로 인한 접속층(32)의 단락이 방지된다.
본 발명의 비제한적인 제2 실시예에 따른 기판 접속 구조체에서는, 히터 칩(50)로부터의 열이 절연층(42 및 44)에 의해 접속부에 균등하게 전달될 수 있다. 그러므로 전도체 패턴들 사이의 불충분한 본딩 강도로 인해 박리 등이 발생하는 것을 방지할 수 있다. 또한, 절연층(42 및 44)에 의해 솔더 저장소가 형성되기 때문에 과도한 솔더로 인한 전도체 패턴들 사이의 단락을 방지할 수 있다.
또한, 본 발명의 비제한적인 제2 실시예에 따른 기판 접속 구조체에서는, 연성 회로 기판(10)과 강성 회로 기판(20)이 서로 접속될 때, 절연층(42 및 44)이 서로 대향할 수 있도록 철면(凸面)과 요면(凹面)을 맞추어 서로 접속되는, 제1 전도체(12)와 제2 전도체(22)의 위치선정은 절연층(42 및 44)을 배치함으로써 용이하게 실시할 수 있게 된다.
또한, 수학식 3 및 4가 강성 회로 기판(20) 위에 배치된 절연층(44)에 의해서만 재료 선택의 범위 내에서 만족될 수 없을 때는, 연성 회로 기판(10) 위에 배치된 절연층(42) 위에 절연층(44)을 겹치게 하여 수학식 3 및 4를 만족시킬 수 있다.
이상 비제한적인 실시예들에 따라 본 발명을 설명하였다. 그렇지만, 본 발명은 본 명세서의 일부를 구성하는 상세한 설명 및 도면에 제한되는 것이 아님을 이해해야 한다. 본 명세서로부터, 다양한 대안의 실시예나, 예 및 동작 기술은 당업자에게는 자명하다.
예를 들어, 비제한적인 제1 실시예의 기판 결합 구조체에 있어서는, 절연층(40)을 강성 회로 기판(20) 위에 배치하는 경우에 대해 서술하였다. 그렇지만, 연성 회로 기판(10) 위에 절연층(40)을 배치할 수도 있다. 더욱 구체적으로, 연성 회로 기판(10) 위에 배치된 제1 전도체(12)의 두께가 18㎛이면, 수학식 1 및 2는 25㎛의 두께를 갖는 절연층(40)을 커버층으로서 배치함으로써 용이하게 만족된다.
본 발명의 정신 및 범주를 벗어남이 없이 본 명세서를 읽은 후 당업자는 다양한 변형을 실시할 수 있을 것이다.
도 1은 본 발명의 비제한적인 제1 실시예에 따른 기판 접속 구조체의 개략적인 제1 단면도이다.
도 2는 본 발명의 비제한적인 제1 실시예에 따른 기판 접속 구조체의 개략적인 제2 단면도이다.
도 3은 본 발명의 비제한적인 제1 실시예에 따른 기판 접속 구조체의 개략적인 제3 단면도이다.
도 4는 본 발명의 비제한적인 제2 실시예에 따른 기판 접속 구조체의 개략적인 제1 단면도이다.
도 5는 본 발명의 비제한적인 제2 실시예에 따른 기판 접속 구조체의 개략적인 제2 단면도이다.
도 6은 본 발명의 비제한적인 제2 실시예에 따른 기판 접속 구조체의 개략적인 제3 단면도이다.

Claims (9)

  1. 기판 접속 구조체에 있어서,
    제1 전도체가 위에 설치된 연성 회로 기판(flexible circuit board);
    상기 제1 전도체에 대향하는 제2 전도체가 위에 설치된 강성 회로 기판(rigid circuit board);
    상기 제1 전도체와 상기 제2 전도체 중 하나 이상에 배치된 솔더 플레이트(solder plating); 및
    상기 제1 전도체 사이와 상기 제2 전도체 사이에 배치되는 하나 이상의 절연층으로서, 상기 하나 이상의 절연층은 상기 제1 전도체의 두께와 상기 제2 전도체의 두께를 합한 것보다 두꺼운 두께를 가지지만, 상기 제1 전도체의 두께와 상기 제2 전도체의 두께에 상기 솔더 플레이트의 두께를 합한 것보다는 얇은 두께를 가지는, 상기 하나 이상의 절연층
    을 포함하는 기판 접속 구조체.
  2. 제1항에 있어서,
    상기 하나 이상의 절연층은 상기 강성 회로 기판 위에 제공되는, 기판 접속 구조체.
  3. 제1항에 있어서,
    상기 하나 이상의 절연층은 상기 연성 회로 기판과 상기 강성 회로 기판에 별도로 제공된 두개 이상의 절연층을 포함하는, 기판 접속 구조체.
  4. 제1항에 있어서,
    상기 하나 이상의 절연층은 상기 연성 회로 기판 위에 제공되는, 기판 접속 구조체.
  5. 기판 접속 방법에 있어서,
    제1 전도체가 위에 설치된 연성 회로 기판을 제공하는 단계;
    상기 제1 전도체에 대향하는 제2 전도체가 위에 설치된 강성 회로 기판을 제공하는 단계;
    상기 제1 전도체와 상기 제2 전도체 중 하나 이상에 솔더 플레이트를 배치하는 단계; 및
    상기 제1 전도체 사이와 상기 제2 전도체 사이에 하나 이상의 절연층을 제공하되, 상기 하나 이상의 절연층은 상기 제1 전도체의 두께와 상기 제2 전도체의 두께를 합한 것보다 두꺼운 두께를 가지지만, 상기 제1 전도체의 두께와 상기 제2 전도체의 두께에 상기 솔더 플레이트의 두께를 합한 것보다는 얇은 두께를 가지는, 상기 하나 이상의 절연층을 제공하는 단계
    를 포함하는 기판 접속 방법.
  6. 제5항에 있어서,
    상기 하나 이상의 절연층은 상기 강성 회로 기판 위에 제공되는, 기판 접속 방법.
  7. 제5항에 있어서,
    상기 하나 이상의 절연층은 상기 연성 회로 기판과 상기 강성 회로 기판에 별도로 제공된 두개 이상의 절연층을 포함하는, 기판 접속 방법.
  8. 제5항에 있어서,
    상기 하나 이상의 절연층은 상기 연성 회로 기판 위에 제공되는, 기판 접속 방법.
  9. 제5항에 있어서,
    상기 솔더 플레이트를 가열하여 상기 연성 회로 기판과 상기 강성 회로 기판 사이의 갭에 접속층을 형성하는 단계를 더 포함하는 기판 접속 방법.
KR1020070092015A 2006-09-12 2007-09-11 회로기판간 접속 구조체 KR20080024081A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-246974 2006-09-12
JP2006246974A JP2008071812A (ja) 2006-09-12 2006-09-12 基板間接続構造

Publications (1)

Publication Number Publication Date
KR20080024081A true KR20080024081A (ko) 2008-03-17

Family

ID=39208624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070092015A KR20080024081A (ko) 2006-09-12 2007-09-11 회로기판간 접속 구조체

Country Status (5)

Country Link
US (1) US20080251280A1 (ko)
JP (1) JP2008071812A (ko)
KR (1) KR20080024081A (ko)
CN (1) CN101146405A (ko)
TW (1) TW200830964A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5556309B2 (ja) * 2010-03-31 2014-07-23 日本電気株式会社 電子部品実装装置及び電子部品並びに基板
KR101134171B1 (ko) * 2011-12-27 2012-04-13 (주)성호전자 메탈 피씨비와 연성회로를 접합시키는 방법 및 그 장치
JP6319447B2 (ja) * 2014-09-09 2018-05-09 株式会社村田製作所 樹脂多層基板
US9331043B1 (en) * 2015-01-30 2016-05-03 Invensas Corporation Localized sealing of interconnect structures in small gaps
WO2019131647A1 (ja) 2017-12-28 2019-07-04 株式会社村田製作所 基板、および基板接合構造
CN108807428A (zh) * 2018-04-26 2018-11-13 武汉高芯科技有限公司 带隔离栏的焦平面阵列及其制备方法
JP7078113B2 (ja) * 2018-06-19 2022-05-31 株式会社村田製作所 回路部材の接合構造、回路部材の接合方法
KR20200130550A (ko) * 2019-05-08 2020-11-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP7380483B2 (ja) * 2020-08-27 2023-11-15 株式会社オートネットワーク技術研究所 車載用配線モジュール
CN114501792B (zh) * 2021-07-09 2023-07-21 荣耀终端有限公司 一种电路板组件及电子设备

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6127089Y2 (ko) * 1980-09-03 1986-08-13
EP0360971A3 (en) * 1988-08-31 1991-07-17 Mitsui Mining & Smelting Co., Ltd. Mounting substrate and its production method, and printed wiring board having connector function and its connection method
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5086558A (en) * 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
JP2789270B2 (ja) * 1991-11-14 1998-08-20 シャープ株式会社 ヒートシールフィルム基板の端子接続方法
US5318651A (en) * 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
JPH06296080A (ja) * 1993-04-08 1994-10-21 Sony Corp 電子部品実装基板及び電子部品実装方法
JPH06296083A (ja) * 1993-04-09 1994-10-21 Hitachi Chem Co Ltd 配線板の製造法
US5456004A (en) * 1994-01-04 1995-10-10 Dell Usa, L.P. Anisotropic interconnect methodology for cost effective manufacture of high density printed circuit boards
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies, Inc. Halbleiter-flipchippackung und herstellungsverfahren dafür
JP3655452B2 (ja) * 1997-12-25 2005-06-02 株式会社東芝 ヘッドサスペンションアッセンブリ、これを備えた磁気ディスク装置、および中継プリント回路基板とメインプリント回路基板との接続方法
JP3813766B2 (ja) * 1999-07-08 2006-08-23 秋田日本電気株式会社 プリント配線基板の接続構造
TWI242398B (en) * 2000-06-14 2005-10-21 Matsushita Electric Ind Co Ltd Printed circuit board and method of manufacturing the same
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
US7080445B2 (en) * 2001-10-31 2006-07-25 Denso Corporation Method for connecting printed circuit boards and connected printed circuit boards
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
CN100512604C (zh) * 2002-11-27 2009-07-08 住友电木株式会社 电路板、多层布线板及其制造方法
CN1765161B (zh) * 2003-04-18 2011-06-22 揖斐电株式会社 刚挠性电路板
US7141874B2 (en) * 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
JP4389471B2 (ja) * 2003-05-19 2009-12-24 パナソニック株式会社 電子回路の接続構造とその接続方法
JP4060806B2 (ja) * 2004-01-09 2008-03-12 日本オプネクスト株式会社 硬質回路基板とフレキシブル基板との接続構造、接続方法及びそれを用いた回路モジュール
US7263769B2 (en) * 2004-10-20 2007-09-04 Matsushita Electric Industrial Co., Ltd. Multi-layered flexible print circuit board and manufacturing method thereof
US7543376B2 (en) * 2004-10-20 2009-06-09 Panasonic Corporation Manufacturing method of flexible printed wiring board
TWI287805B (en) * 2005-11-11 2007-10-01 Ind Tech Res Inst Composite conductive film and semiconductor package using such film

Also Published As

Publication number Publication date
US20080251280A1 (en) 2008-10-16
TW200830964A (en) 2008-07-16
JP2008071812A (ja) 2008-03-27
CN101146405A (zh) 2008-03-19

Similar Documents

Publication Publication Date Title
KR20080024081A (ko) 회로기판간 접속 구조체
KR101052021B1 (ko) 기판간 접속 구조
US8345436B2 (en) Printed wiring board and connection configuration of the same
US8003892B2 (en) Print circuit substrate and connection configuration of the same
CN101657070B (zh) 用于形成印刷线路板的方法
JP5075568B2 (ja) シールド付回路配線基板及びその製造方法
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2007258410A (ja) 配線基板接続構造体及びその製造方法
JP2007188979A (ja) 基板間接続構造及びプリント配線板
CN110972413B (zh) 复合电路板及其制作方法
JP2007258618A (ja) 接続部補強構造、プリント配線板及び接続部補強構造形成方法
JP2007220960A (ja) プリント配線板及びその接続構造
JPH0548262A (ja) 複合形混成集積回路
JP2000312061A (ja) フレキシブル基板
JP3948250B2 (ja) プリント配線基板の接続方法
JP2007305863A (ja) 基板間接続構造及びプリント配線板
JP2004327605A (ja) プリント基板の接続構造
CN114980572A (zh) 一种软硬结合电路板及加工方法
JP2008066458A (ja) 配線基板の接続構造
JP2006013251A (ja) プリント配線板、該プリント配線板を用いた情報処理装置、該プリント配線板の製造方法、該プリント配線板の半田付け方法
JP2007317852A (ja) プリント配線板及び基板間接続構造
JPH05129061A (ja) 電気的接続方法
JP2010192731A (ja) プリント配線基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100127

Effective date: 20101223