JP5556309B2 - 電子部品実装装置及び電子部品並びに基板 - Google Patents

電子部品実装装置及び電子部品並びに基板 Download PDF

Info

Publication number
JP5556309B2
JP5556309B2 JP2010081311A JP2010081311A JP5556309B2 JP 5556309 B2 JP5556309 B2 JP 5556309B2 JP 2010081311 A JP2010081311 A JP 2010081311A JP 2010081311 A JP2010081311 A JP 2010081311A JP 5556309 B2 JP5556309 B2 JP 5556309B2
Authority
JP
Japan
Prior art keywords
electronic component
protrusion
insulating resin
mounting apparatus
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010081311A
Other languages
English (en)
Other versions
JP2011216558A (ja
Inventor
寛嗣 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010081311A priority Critical patent/JP5556309B2/ja
Publication of JP2011216558A publication Critical patent/JP2011216558A/ja
Application granted granted Critical
Publication of JP5556309B2 publication Critical patent/JP5556309B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92143—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、電子部品実装装置及び電子部品並びに基板に関する。
近年、電子機器の小型化、高密度化、薄型化が急速に進んでいる。そして、ＢＧＡ、ＣＳＰなどのボール電極端子を備えた電子部品（以下、ＢＧＡ部品という）と比較し、電極端子がボール状に形成されていない分、低背化が図れるため、ＬＧＡ、ＱＦＮなどの平面電極端子（電極パッド）を備えた電子部品（以下、ＬＧＡ部品という）を採用するケースが増えてきている。また、今後、さらなる電子機器の小型化、高密度化、薄型化の要望に応えるために、より低背実装を狙えるＬＧＡ部品の使用が主流になると考えられている。
この一方で、ＬＧＡ部品を使用した実装装置（電子部品実装装置）は、ＢＧＡ部品を使用した実装装置と比べ、耐熱衝撃性（耐熱性、耐衝撃性）が低くなることが知られている。また、電極端子が平坦であるが故に、ＢＧＡ部品を使用した実装装置と比べてハンダ接続部（ハンダ実装部）の信頼性が低く、また、実装時に未接続が発生しやすい。このため、さらなる低背化を図る上で、ＬＧＡ部品を使用した実装装置の耐熱衝撃性、ハンダ接続部の信頼性、実装時の未接続発生の課題を解決することが強く望まれている。
これに対し、特許文献１には、ＬＧＡ部品と基板の間（ＬＧＡ型基板とプリント基板の間）に中継基板を介設し、高融点ハンダと低融点ハンダを用いて中継基板と基板の間を電気的に接続するように構成した実装装置が開示されている。この実装装置においては、熱膨張率の違いによってＬＧＡ部品、中継基板、プリント基板の各部材間に応力が発生したり、衝撃によって各部材間に応力が発生した際に、ハンダ接続部の高融点ハンダが塑性変形することで応力を緩和させる。これにより、ＬＧＡ部品を使用した実装装置の耐熱衝撃性を確保できる。
また、特許文献２には、ＬＧＡなどの電極端子を備えた電子部品とプリント基板を電気的に接続するためのハンダとして耐熱性樹脂粉末を混入したハンダを用いて構成した実装装置が開示されている。この実装装置においては、耐熱性樹脂粉末を混入することでＬＧＡ実装高さを保持しつつハンダ接続部の弾性及び強度を向上させることができる。これにより、ＬＧＡ部品を使用した実装装置の耐熱衝撃性を確保できる。
特開平１１−１２６９５４号公報 特開平１１−２３８９６３号公報
しかしながら、特許文献１の実装装置においては、中継基板を介設し、且つ２種類のハンダを用いてハンダ接続部が構成されるため、耐熱衝撃性を確保できる反面、さらなる低背化の実現が困難になってしまう。
一方、特許文献２の実装装置においては、耐熱性樹脂粉末を混入したハンダを用いることで、実装高さを保持しつつ耐熱衝撃性を確保することができるが、ハンダ接続部の信頼性、実装時の未接続発生の課題を解決することが困難であり、やはり、さらなる低背化を実現することが難しい。
本発明は、上記事情に鑑み、電極端子の平坦性が招くハンダ接続部の信頼性低下や実装時の未接続発生の防止、耐熱衝撃性の確保を可能にし、さらなる低背化を実現することを可能にする電子部品実装装置及び電子部品並びに基板を提供することを目的とする。
上記の目的を達するために、この発明は以下の手段を提供している。
本発明の電子部品実装装置は、下面に露出した第１の平面電極端子を備える電子部品と、上面に露出した第２の平面電極端子を備え、前記電子部品が搭載される基板と、前記第１の平面電極端子と前記第２の平面電極端子を電気的に接続するハンダ接続部とを備えており、前記電子部品は、パッケージ部の下面に第１の絶縁樹脂層を一体に積層して形成されるとともに、前記第１の絶縁樹脂層が、下面から下方に突出し、下面に露出した前記第１の平面電極端子を囲繞するように配設された第１の突部を備えて形成され、前記基板は、配線層の上面に第２の絶縁樹脂層を一体に積層して形成されるとともに、前記第２の絶縁樹脂層が、上面から上方に突出し、上面に露出した前記第２の平面電極端子を囲繞するように配設された第２の突部を備えて形成され、前記第１の突部と前記第２の突部を嵌合させ、前記第１の絶縁樹脂層の前記第１突部及び／又は前記第２の絶縁樹脂層の前記第２の突部と、前記第１の絶縁樹脂層と前記第２の絶縁樹脂層の他の部分とで囲まれた空間内に前記第１の平面電極端子と前記第２の平面電極端子と前記ハンダ接続部を内包して、前記基板に前記電子部品が搭載されていることを特徴とする。
また、本発明の電子部品実装装置においては、前記第１の突部と前記第２の突部のいずれか一方の突部が、突出方向先端から基端に向けて凹む嵌合溝を備えて形成され、該嵌合溝に他方の突部を嵌合させて、前記基板に前記電子部品が搭載されていることが望ましい。
さらに、本発明の電子部品実装装置においては、前記他方の突部が、突出方向基端から先端に向かうに従い漸次その幅が小となるテーパー状に形成されるとともに、該他方の突部が嵌合する前記一方の突部の嵌合溝が先端から基端に向かうに従い漸次その幅が小となるテーパー状に形成されていることがより望ましい。
また、本発明の電子部品実装装置においては、前記第１の絶縁樹脂層と前記第２の絶縁樹脂層の互いの接続面が非導電性接着材料を用いて接着されていてもよい。
さらに、本発明の電子部品実装装置においては、前記第１の突部と前記第２の突部が嵌合して前記基板に前記電子部品を搭載するとともに形成されて前記第１の平面電極端子と前記第２の平面電極端子と前記ハンダ接続部を内包する空間の内面部分に、金属めっきが施されていることが望ましい。
また、本発明の電子部品実装装置においては、前記第１の突部及び／又は前記第２の突部の突出方向基端側に対して先端側の幅が小さくなるように、前記第１の突部及び／又は前記第２の突部が多段構造で形成されるとともに、少なくとも前記第１の突部及び／又は前記第２の突部の先端側が、前記第１の絶縁樹脂層と前記第２の絶縁樹脂層の他の部分を形成する絶縁樹脂よりも高弾性の弾性絶縁樹脂を用いて形成されていてもよい。
本発明の電子部品は、上記のいずれかの電子部品実装装置が具備する電子部品であることを特徴とする。
本発明の基板は、上記のいずれかの電子部品実装装置が具備する基板であることを特徴とする。
本発明の電子部品実装装置及び電子部品並びに基板においては、電子部品に第１の絶縁樹脂層を設け、基板に第２の絶縁樹脂層を設け、第１の突部と第２の突部を嵌合させて、基板に電子部品を搭載するように構成されているため、すなわち、電子部品と基板を接続するハンダ接続部間に絶縁樹脂が介在しているため、熱負荷時に実装装置全体の熱膨張に伴ってハンダ接続部にかかる応力を緩和することができる。これにより、ハンダクラックの発生や進展、破壊を生じにくくすることができ、耐熱衝撃性を確保することが可能になる。
さらに、第１の絶縁樹脂層の第１の突部と第２の絶縁樹脂層の第２の突部を嵌合させて、電子部品を基板に搭載するとともに、第１の平面電極端子と第２の平面電極端子を互いに対向する所定位置に位置決めして配置することができる。また、第１の突部及び／又は第２の突部で囲まれた空間内で、第１の平面電極端子と第２の平面電極端子をハンダによって電気的に接続することができる。これにより、電子部品の平坦性が招くハンダ接続部の信頼性低下や実装時の未接続発生を防止できる。
そして、このように電極端子の平坦性が招くハンダ接続部の信頼性低下や実装時の未接続発生の防止、耐熱衝撃性の確保が可能になるとともに、第１の絶縁樹脂層や第２の絶縁樹脂層の厚さ、第１の突部や第２の突部の長さを調整することによって、さらなる実装高さの低背化を実現することが可能になる。
本発明の一実施形態に係る電子部品実装装置を示す断面図である。 本発明の一実施形態に係る電子部品実装装置の電子部品（ＬＧＡ部品）と基板を示す断面図である。 本発明の一実施形態に係る電子部品実装装置の製造方法（実装プロセス）を示す図である。 本発明の一実施形態に係る電子部品実装装置の変形例を示す断面図である。 本発明の一実施形態に係る電子部品実装装置の変形例を示す断面図である。 本発明の一実施形態に係る電子部品実装装置の変形例を示す断面図である。 本発明の一実施形態に係る電子部品実装装置の変形例を示す断面図である。
［第一実施形態］
以下、図１から図３を参照し、本発明の一実施形態に係る電子部品実装装置及び電子部品並びに基板について説明する。
本実施形態の電子部品実装装置Ａは、図１及び図２に示すように、下面に露出した第１の平面電極端子１を備えるＬＧＡ部品（電子部品）２と、上面に露出した第２の平面電極端子３を備え、ＬＧＡ部品２が搭載（実装）される基板４と、互いに対向する第１の平面電極端子１と第２の平面電極端子３を電気的に接続するハンダ５（ハンダ接続部６）とを備えて構成されている。
ＬＧＡ部品２は、パッケージ部（パッケージ層）７と、パッケージ部７の下面に一体に積層形成された第１の絶縁樹脂層８とを備えて形成され、パッケージ部７に繋がる複数の第１の平面電極端子１をそれぞれ、第１の絶縁樹脂層８の下面に露出させつつ第１の絶縁樹脂層８で封止して構成されている。また、このＬＧＡ部品２は、第１の絶縁樹脂層８が、下面から下方に突出し、下面に露出した各第１の平面電極端子１のパッド面を囲繞するように配設された第１の突部９を備えて形成されている。
基板４は、配線層１０と、配線層１０の上面に一体に積層形成された第２の絶縁樹脂層１１とを備えて形成され、配線層１０に繋がる複数の第２の平面電極端子３をそれぞれ、第２の絶縁樹脂層１１の上面に露出させつつ第２の絶縁樹脂層１１で封止して構成されている。また、この基板４は、第２の絶縁樹脂層１１が、上面から上方に突出し、上面に露出した各第２の平面電極端子３のパッド面を囲繞するように配設された第２の突部１２を備えて形成されている。また、各第２の突部（一方の突部）１２は、突出方向先端から基端に向けて凹む嵌合溝（嵌合孔）１３を備えて形成されている。
そして、嵌合溝１３が第１の突部９と同形同大で形成され、この第２の突部１２の嵌合溝１３に第１の突部（他方の突部）９を嵌合させて、ＬＧＡ部品２が基板４に一体に搭載されている。また、このように嵌合溝１３に第１の突部９を嵌合させた状態で、ＬＧＡ部品２と基板４の一対の第１の平面電極端子１と第２の平面電極端子３が対向配置されている。さらに、第２の突部１２の先端面がＬＧＡ部品２の第１の絶縁樹脂層８の下面に密着して、第２の突部１２と第２の絶縁樹脂層１１の上面と第１の絶縁樹脂層８の下面で囲まれた空間Ｈ内に、一対の第１の平面電極端子１と第２の平面電極端子３が上下に対向して内包されている。そして、これら一対の第１の平面電極端子１と第２の平面電極端子３が空間Ｈ内に設けられたハンダ５によって電気的に接続されている。すなわち、第１の平面電極端子１と第２の平面電極端子３を電気的に接続するハンダ接続部６が空間Ｈ内に内包されている。
上記構成からなる本実施形態の電子部品実装装置Ａを製造する際には、図３（ａ）に示すように、パッケージ部７の下面に第１の絶縁樹脂層８を一体に積層形成して、ＬＧＡ部品２を製作する。このとき、パッケージ部７に繋がる第１の平面電極端子１のパッド面を下面に露出させ、且つ第１の平面電極端子１のパッド面を囲繞する第１の突部９を設けて、第１の絶縁樹脂層８を形成する。
また、配線層１０の上面に第２の絶縁樹脂層１１を一体に積層形成して、基板４を製作する。このとき、配線層１０に繋がる第２の平面電極端子３のパッド面を上面に露出させ、且つ第２の平面電極端子３のパッド面を囲繞する第２の突部１２を設けて、第２の絶縁樹脂層１１を形成する。
次に、図３（ｂ）に示すように、ＬＧＡ部品２の第１の突部９と、基板４の第２の突部１２の先端をそれぞれ研削し、第１の突部９と第２の突部１２を所定の長さにする。さらに、図３（ｃ）に示すように、レーザー加工によってＬＧＡ部品２の第１の突部９を所定の厚さに形成する。また、レーザー加工によって基板４の第２の突部１２に嵌合溝１３を形成する。
なお、第１の絶縁樹脂層８と第２の絶縁樹脂層１１を形成する際には、絶縁樹脂の２段階塗布によって第１の突部９、嵌合溝１３を備えた第２の突部１２を形成するようにしてもよい。この場合には、レーザー加工工程が不要になるため、工程の削減効果が得られる。
このようにＬＧＡ部品２と基板４をそれぞれ製作した段階で、図３（ｄ）に示すように、基板４の第２の平面電極端子３を埋設するように、基板４の第２の突部１２で囲まれた空間Ｈ内にハンダ５を供給する。これとともに、図３（ｅ）に示すように、基板４にＬＧＡ部品２を搭載する。このとき、第２の突部１２の嵌合溝１３に第１の突部９を嵌合させて基板４にＬＧＡ部品２を搭載することで、ＬＧＡ部品２が確実に基板４に一体に搭載される。また、ＬＧＡ部品２と基板４の一対の第１の平面電極端子１と第２の平面電極端子３が上下方向に対向して空間Ｈ内の所定位置に配置され、上下一対の第１の平面電極端子１と第２の平面電極端子３が空間Ｈ内に供給したハンダ５によって電気的に接続される。
そして、このようにＬＧＡ部品２を基板４に搭載した後に、リフロー工程を施すことにより、図３（ｆ）に示すように、本実施形態の電子部品実装装置Ａの製造が完了する。
［実施例］
ここで、本実施形態の電子部品実装装置Ａ及び電子部品実装装置Ａの製造方法のより具体的な実施例を説明する。
本実施例の電子部品実装装置Ａでは、フルグリッドタイプのＬＧＡ部品２を使用した。なお、ＬＧＡ部品２として、ベアチップ（チップ形状のもの）を使用してもよい。さらに、半導体パッケージだけでなく、モジュール部品を使用してもよい。また、フルグリッドタイプだけでなく、パッケージ中央一帯に電極１を持たないタイプや、パッケージ外周部のみに電極１を持つタイプのいずれを使用してもよい。
そして、本実施例のＬＧＡ部品２は、パッド径を０．２４ｍｍ、パッドピッチを０．４ｍｍ、パッド間隔を０．１６ｍｍとしている。また、ＬＧＡ部品２のパッケージ部７の下面に積層形成した第１の絶縁樹脂層８は、最大厚さを０．０２ｍｍとし、第１の突部９を０．０１ｍｍの長さで形成した。
次に、本実施例において、基板４には、電極パッド（電極３のパッド面）にＮｉめっきを施したものを使用した。電極パッドの直径はいずれも０．２ｍｍとした。また、電極パッドの間隔は０．２ｍｍと十分に広く、ＬＧＡ部品２の搭載に対して十分な大きさにして形成した。また、第２の絶縁樹脂層１１は、最大厚さを０．０２ｍｍとし、第２の突部１２を０．０１ｍｍの長さで形成した。
次に、ハンダ５には、鉛フリーハンダを使用するとともに、その構成（組成）がＳｎ−３．０Ａｇ−０．５Ｃｕのものを使用した。これは、電子機器に一般的に多用されているものである。
そして、この電子部品実装装置Ａを製造する際には、まず、ＬＧＡ部品２及び基板４の第１の絶縁樹脂層８及び第２の絶縁樹脂層１１の厚さを０．０２ｍｍになるように平坦に研削した。次に、第１の絶縁樹脂層８及び第２の絶縁樹脂層１１をレーザー加工して、第１の突部９及び第２の突部１２の嵌合溝１３を形成した。このとき、嵌合溝１３を深さが０．０１ｍｍとなるように形成した。
次に、基板４の電極パッド３上に、ハンダ（ハンダペースト）５を印刷供給した。なお、ハンダ供給は印刷法に限らず、ジェットディスペンサーを用いた方法であってもよい。そして、搭載機を用い、第１の絶縁樹脂層８の第１の突部９を第２の絶縁樹脂層１１の第２の突部１２の嵌合溝１３に嵌合させてＬＧＡ部品２を基板４に搭載した。また、これとともに、リフロー加熱により基板４上の電極パッド３に供給したハンダ５をＬＧＡ部品２の電極パッド１に接続させて、電子部品実装装置Ａを製造した。
そして、上記構成からなる本実施形態の電子部品実装装置Ａにおいては、ＬＧＡ部品２が、第１の絶縁樹脂層８の第１の突部９を基板４の第２の絶縁樹脂層１１の第２の突部１２の嵌合溝１３に嵌合させて、基板４に一体に搭載されるため、すなわち、ＬＧＡ部品２と基板４を接続するハンダ接続部６間に絶縁樹脂８、１１（９、１２）が介在するため、熱負荷時に実装装置Ａ全体の熱膨張に伴ってハンダ接続部６にかかる応力を緩和することができる。そして、このように第１の絶縁樹脂層８と第２の絶縁樹脂層１１が一般的にＬＧＡ実装で耐熱衝撃のために用いられるアンダーフィル材のような役目を果たすため、ハンダクラックの発生や進展、破壊を生じにくくすることができ、耐熱衝撃性を確保することが可能になる。
さらに、第１の絶縁樹脂層８の第１の突部９を第２の絶縁樹脂層１１の第２の突部１２の嵌合溝１３に嵌合させて、ＬＧＡ部品２を基板４に搭載するとともに、第１の平面電極端子１と第２の平面電極端子３を互いに対向する所定位置に位置決めして配置することができる。また、ＬＧＡ部品２を基板４に搭載するとともに、第２の突部１２と第２の絶縁樹脂層１１の上面と第１の絶縁樹脂層８の下面で囲まれた空間Ｈ内で、第１の平面電極端子１と第２の平面電極端子３をハンダ５によって電気的に接続することができる。これにより、ＬＧＡ部品２の平坦性が招くハンダ接続部６の信頼性低下や実装時の未接続発生を防止できる。
よって、本実施形態の電子部品実装装置Ａ及びＬＧＡ部品（電子部品）２並びに基板４によれば、上記のように電極端子１、３の平坦性が招くハンダ接続部６の信頼性低下や実装時の未接続発生の防止、耐熱衝撃性の確保が可能になり、第１の絶縁樹脂層８や第２の絶縁樹脂層１１の厚さ、第１の突部９や第２の突部１２の長さを調整することによって、さらなる実装高さの低背化を実現することが可能になる。
また、第１の絶縁樹脂層８と第２の絶縁樹脂層１１が一般的にＬＧＡ実装で耐熱衝撃のために用いられるアンダーフィル材の役目を果たしているため、従来、耐熱衝撃性を確保するために必須であったアンダーフィル塗布工程を不要にすることができる。さらに、ＬＧＡ部品２の故障や不具合が発生した場合に、一般のＬＧＡ実装装置ではアンダーフィル材とＬＧＡ部品２及び基板４が接着されているため、部品交換を行うリペア作業ができないのに対し、本実施形態の実装装置Ａにおいては、アンダーフィル材を使用しないため、リペア作業を行うことが可能になる。
以上、本発明に係る電子部品実装装置及び電子部品並びに基板の一実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更可能である。
例えば図４に示すように、第１の絶縁樹脂層８の第１の突部９を突出方向基端から先端に向かうに従い漸次その幅が小となるテーパー状に形成し、この第１の突部９が嵌合する第２の絶縁樹脂層１１の第２の突部１２の嵌合溝１３を突出方向先端から基端に向かうに従い漸次その幅が小となるテーパー状に形成するようにしてもよい。そして、この場合には、第１の突部９を第２の突部１２の嵌合溝１３に容易に嵌合させることが可能になるとともに、ＬＧＡ部品２を基板４に搭載する際の位置合わせ精度を高めることが可能になる。さらに、実装プロセスにおいて、通常のリフロー工法から圧接工法への転用も可能になり、製造時間の縮小化を図ることが可能になる。
また、例えば図５に示すように、第１の絶縁樹脂層８と第２の絶縁樹脂層１１の互いの接続面、すなわち、第１の突部９の外面と嵌合溝１３の内面、第２の突部１２の先端面と第１の突部９を挟んで両側の第１の絶縁樹脂層８の下面を、非導電性接着材料１５を用いて接着するようにしてもよい。この場合には、ＬＧＡ部品２を基板４に実装する前に、すなわち、基板４の第２の平面電極端子３を囲む第２の突部１２の空間Ｈにハンダ５を供給するとともに、第１の絶縁樹脂層８と第２の絶縁樹脂層１１の接続面に非導電性接着材料１５を塗布することで、実装装置Ａ全体の接続強度を向上させることが可能になる。このため、実装装置Ａ全体の機械的信頼性を向上させることが可能になる。また、非導電性接着材料１５を塗布することで、第１の突部９を第２の突部１２の嵌合溝１３に嵌合させた際に、第１の突部９の外面と嵌合溝１３の内面の間、第２の突部１２の先端面と第１の絶縁樹脂層８の下面の間に生じる隙間を埋めることが可能になる。これにより、第１の突部９や第２の突部１２（嵌合溝１３）の形成精度を粗くしても、要求される実装高さを容易に且つ確実に実現することが可能になる。
さらに、例えば図６に示すように、ハンダ接続部に近接する第２の絶縁樹脂層１１の最周辺面に、すなわち、第１の突部９と第２の突部１２が嵌合して基板４にＬＧＡ部品２を搭載するとともに形成されて第１の平面電極端子１と第２の平面電極端子３とハンダ接続部６を内包する空間Ｈの内面部分に、Ｎｉ／Ａｕめっきなどの金属めっき１６を施してもよい。この場合には、基板４及びＬＧＡ部品２を繋ぐハンダ接合面積を増大させることができるため、ハンダ接続部６に加わる荷重が同じであれば応力を低減することが可能になる。このため、耐熱衝撃性だけでなく耐落下衝撃性などのハンダ接続部６の機械的信頼性を確保することが可能になる。
また、例えば図７に示すように、第１の突部９や第２の突部１２を、突出方向基端側に対して先端側の幅が小さくなるように（第２の突部１２の嵌合溝１３を突出方向基端側に対して先端側の幅が大きくなるように）、多段構造で形成するようにしてもよい。さらに、少なくとも、第１の突部９の嵌合溝１３に嵌合する部分（２段目以降の部分、先端側の部分９ａ）や、第２の突部１２の基端側が嵌合する部分（２段目以降の部分、先端側の部分１２ａ）を、弾性絶縁樹脂（第１の弾性絶縁樹脂、第２の弾性絶縁樹脂）を用いて形成するようにしてもよい。
ここで、弾性絶縁樹脂（第１の弾性絶縁樹脂、第２の弾性絶縁樹脂）とは、第１の絶縁樹脂層８や第２の絶縁樹脂層１１の他の部分を形成する絶縁樹脂よりも高弾性の絶縁樹脂であることを意味する。
そして、このように第１の弾性絶縁樹脂及び第２の弾性絶縁樹脂を用いて第１の突部９や第２の突部１２を形成すると、さらに、第１の弾性絶縁樹脂及び第２の弾性絶縁樹脂を用いて第１の突部９や第２の突部１２を多段構造で形成すると、第１の弾性絶縁樹脂及び第２の弾性絶縁樹脂の持つ弾性作用によって隙間量を低減させることが可能になる。また、第１の突部９や第２の突部１２（嵌合溝１３）の形成精度を粗くしても、要求される実装高さを実現することが可能になる。
１ 第１の平面電極端子（電極パッド）
２ ＬＧＡ部品（電子部品）
３ 第２の平面電極端子（電極パッド）
４ 基板
５ ハンダ
６ ハンダ接続部（ハンダ実装部）
７ パッケージ部（パッケージ層）
８ 第１の絶縁樹脂層
９ 第１の突部（他方の突部）
９ａ 先端側（第１の弾性絶縁樹脂）
１０ 配線層
１１ 第２の絶縁樹脂層
１２ 第２の突部（一方の突部）
１２ａ 先端側（第２の弾性絶縁樹脂）
１３ 嵌合溝
１５ 非導電性接着材料
１６ 金属めっき
Ａ 電子部品実装装置
Ｈ 空間

Claims (8)

  1. 下面に露出した第１の平面電極端子を備える電子部品と、上面に露出した第２の平面電極端子を備え、前記電子部品が搭載される基板と、前記第１の平面電極端子と前記第２の平面電極端子を電気的に接続するハンダ接続部とを備えており、
    前記電子部品は、パッケージ部の下面に第１の絶縁樹脂層を一体に積層して形成されるとともに、前記第１の絶縁樹脂層が、下面から下方に突出し、下面に露出した前記第１の平面電極端子を囲繞するように配設された第１の突部を備えて形成され、
    前記基板は、配線層の上面に第２の絶縁樹脂層を一体に積層して形成されるとともに、前記第２の絶縁樹脂層が、上面から上方に突出し、上面に露出した前記第２の平面電極端子を囲繞するように配設された第２の突部を備えて形成され、
    前記第１の突部と前記第２の突部を嵌合させ、前記第１の絶縁樹脂層の前記第１突部及び／又は前記第２の絶縁樹脂層の前記第２の突部と、前記第１の絶縁樹脂層と前記第２の絶縁樹脂層の他の部分とで囲まれた空間内に前記第１の平面電極端子と前記第２の平面電極端子と前記ハンダ接続部を内包して、前記基板に前記電子部品が搭載されていることを特徴とする電子部品実装装置。
  2. 請求項１記載の電子部品実装装置において、
    前記第１の突部と前記第２の突部のいずれか一方の突部が、突出方向先端から基端に向けて凹む嵌合溝を備えて形成され、該嵌合溝に他方の突部を嵌合させて、前記基板に前記電子部品が搭載されていることを特徴とする電子部品実装装置。
  3. 請求項２記載の電子部品実装装置において、
    前記他方の突部が、突出方向基端から先端に向かうに従い漸次その幅が小となるテーパー状に形成されるとともに、該他方の突部が嵌合する前記一方の突部の嵌合溝が先端から基端に向かうに従い漸次その幅が小となるテーパー状に形成されていることを特徴とする電子部品実装装置。
  4. 請求項１から請求項３のいずれかに記載の電子部品実装装置において、
    前記第１の絶縁樹脂層と前記第２の絶縁樹脂層の互いの接続面が非導電性接着材料を用いて接着されていることを特徴とする電子部品実装装置。
  5. 請求項１から請求項４のいずれかに記載の電子部品実装装置において、
    前記第１の突部と前記第２の突部が嵌合して前記基板に前記電子部品を搭載するとともに形成されて前記第１の平面電極端子と前記第２の平面電極端子と前記ハンダ接続部を内包する空間の内面部分に、金属めっきが施されていることを特徴とする電子部品実装装置。
  6. 請求項１から請求項５のいずれかに記載の電子部品実装装置において、
    前記第１の突部及び／又は前記第２の突部の突出方向基端側に対して先端側の幅が小さくなるように、前記第１の突部及び／又は前記第２の突部が多段構造で形成されるとともに、少なくとも前記第１の突部及び／又は前記第２の突部の先端側が、前記第１の絶縁樹脂層と前記第２の絶縁樹脂層の他の部分を形成する絶縁樹脂よりも高弾性の弾性絶縁樹脂を用いて形成されていることを特徴とする電子部品実装装置。
  7. 請求項１から請求項６のいずれかに記載の電子部品実装装置が具備する電子部品であることを特徴とする電子部品。
  8. 請求項１から請求項６のいずれかに記載の電子部品実装装置が具備する基板であることを特徴とする基板。
JP2010081311A 2010-03-31 2010-03-31 電子部品実装装置及び電子部品並びに基板 Expired - Fee Related JP5556309B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010081311A JP5556309B2 (ja) 2010-03-31 2010-03-31 電子部品実装装置及び電子部品並びに基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010081311A JP5556309B2 (ja) 2010-03-31 2010-03-31 電子部品実装装置及び電子部品並びに基板

Publications (2)

Publication Number Publication Date
JP2011216558A JP2011216558A (ja) 2011-10-27
JP5556309B2 true JP5556309B2 (ja) 2014-07-23

Family

ID=44946022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010081311A Expired - Fee Related JP5556309B2 (ja) 2010-03-31 2010-03-31 電子部品実装装置及び電子部品並びに基板

Country Status (1)

Country Link
JP (1) JP5556309B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57146364U (ja) * 1981-03-11 1982-09-14
JP2002246512A (ja) * 2001-02-16 2002-08-30 Nec Corp Ｂｇａパッケージの構造及び実装基板の構造
JP2003273160A (ja) * 2002-03-15 2003-09-26 Matsushita Electric Ind Co Ltd 半導体実装モジュール
JP2008071812A (ja) * 2006-09-12 2008-03-27 Fujikura Ltd 基板間接続構造
US8487428B2 (en) * 2007-11-20 2013-07-16 Fujitsu Limited Method and system for providing a reliable semiconductor assembly

Also Published As

Publication number Publication date
JP2011216558A (ja) 2011-10-27

Similar Documents

Publication Publication Date Title
JP7397357B2 (ja) 異方導電性フィルムの製造方法及び異方導電性フィルム
JP5649805B2 (ja) 半導体装置の製造方法
WO2009116517A1 (ja) 電子装置及びその製造方法
KR20100084684A (ko) 부품 내장 배선판, 부품 내장 배선판의 제조 방법
JP6064705B2 (ja) 半導体装置の製造方法および半導体実装基板
JP2008288489A (ja) チップ内蔵基板の製造方法
KR102574011B1 (ko) 반도체 소자의 실장 구조 및 반도체 소자와 기판의 조합
JP4814196B2 (ja) 回路基板
US7994638B2 (en) Semiconductor chip and semiconductor device
JP2009105209A (ja) 電子装置及びその製造方法
JP5036397B2 (ja) チップ内蔵基板の製造方法
JP5556309B2 (ja) 電子部品実装装置及び電子部品並びに基板
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
CN105990155A (zh) 芯片封装基板、芯片封装结构及其制作方法
JP2008270303A (ja) 積層型半導体装置
JP2009070898A (ja) 部品実装用基板、電子装置及び部品実装方法
JP4946965B2 (ja) 電子部品実装装置及びその製造方法
JP2009188026A (ja) 電子部品
JP2006216842A (ja) メモリカードおよびプリント配線板
JP5775010B2 (ja) 配線基板
JP5387616B2 (ja) 半導体装置、および半導体装置の製造方法
JP2006310415A (ja) モジュール
KR101300571B1 (ko) 반도체 장치
JP5775009B2 (ja) 配線基板
TWI522018B (zh) 印刷電路板及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140520

R150 Certificate of patent or registration of utility model

Ref document number: 5556309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees