KR20070115666A - 질화물 결정의 표면 처리 방법, 질화물 결정 기판,에피택셜층이 부착된 질화물 결정 기판 및 반도체 디바이스및 에피택셜층이 부착된 질화물 결정 기판 및 반도체디바이스의 제조 방법 - Google Patents

질화물 결정의 표면 처리 방법, 질화물 결정 기판,에피택셜층이 부착된 질화물 결정 기판 및 반도체 디바이스및 에피택셜층이 부착된 질화물 결정 기판 및 반도체디바이스의 제조 방법 Download PDF

Info

Publication number
KR20070115666A
KR20070115666A KR1020070051858A KR20070051858A KR20070115666A KR 20070115666 A KR20070115666 A KR 20070115666A KR 1020070051858 A KR1020070051858 A KR 1020070051858A KR 20070051858 A KR20070051858 A KR 20070051858A KR 20070115666 A KR20070115666 A KR 20070115666A
Authority
KR
South Korea
Prior art keywords
nitride crystal
crystal substrate
plane
nitride
abrasive grains
Prior art date
Application number
KR1020070051858A
Other languages
English (en)
Inventor
게이지 이시바시
다카유키 니시우라
마사토 이리쿠라
세이지 나카하타
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20070115666A publication Critical patent/KR20070115666A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명에 따른 질화물 결정의 표면 처리 방법은 질화물 결정(1)의 표면을 화학 기계적으로 폴리싱하는 표면 처리 방법으로서, 산화물의 지립(16)이 이용되고, 지립(16)의 표준 생성 자유 에너지가 산소 분자 1 mol 당의 환산값으로 -850 kJ/mol 이상이며, 또한 지립(16)의 모스 경도가 4 이상이다. 이러한 표면 처리 방법에 따르면, 반도체 디바이스에 이용할 수 있는 질화물 결정 기판을 효율적으로 얻기 위하여 질화물 결정에 평활하고 품질이 좋은 표면을 형성하는 질화물 결정이 효율적으로 제공된다.

Description

질화물 결정의 표면 처리 방법, 질화물 결정 기판, 에피택셜층이 부착된 질화물 결정 기판 및 반도체 디바이스 및 에피택셜층이 부착된 질화물 결정 기판 및 반도체 디바이스의 제조 방법{SURFACE TREATMENT METHOD FOR NITRIDE CRYSTAL, NITRIDE CRYSTAL SUBSTRATE, NITRIDE CRYSTAL SUBSTRATE WITH EPITAXIAL LAYER AND SEMICONDUCTOR DEVICE, AND METHOD OF MANUFACTURING NITRIDE CRYSTAL SUBSTRATE WITH EPITAXIAL LAYER AND SEMICONDUCTOR DEVICE}
도 1은 본 발명에 따른 질화물 결정의 표면 처리 방법의 일 실시 형태를 도시한 개략 단면도.
도 2는 본 발명에 따른 질화물 결정의 표면 처리 방법의 다른 실시 형태를 도시한 개략 단면도.
도 3은 본 발명에 따른 질화물 결정의 표면 처리 방법에 포함될 수 있는 염기성 용액 또는 산성 용액에 의한 폴리싱의 일 실시 형태를 도시한 개략 단면도.
도 4는 본 발명에 따른 질화물 결정의 표면 처리 방법에 포함될 수 있는 폴리싱의 일 실시 형태를 도시한 개략 단면도.
도 5는 본 발명에 따른 질화물 결정의 표면 처리 방법에 포함될 수 있는 랩핑의 일 실시 형태를 도시한 개략 단면도.
도 6은 본 발명에 따른 반도체 디바이스의 일 실시 형태를 도시한 개략 단면 도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 질화물 결정
15 : 정반
16 : 지립
17 : 슬러리
18 : 폴리싱 패드
본 발명은 발광 소자, 전자 소자, 반도체 센서 등의 반도체 디바이스의 기판 등에 이용되는 질화물 결정의 표면 처리 방법에 관한 것이다. 또한, 본 발명은 질화물 결정의 표면 처리 방법에 의해 얻어진 질화물 결정 기판과, 그 질화물 결정 기판을 포함하는 반도체 디바이스 및 그 제조 방법에 관한 것이다.
질화물 결정, 특히 GaN 결정, AlN 결정 등의 III족 질화물 결정은 발광 소자, 전자 소자, 반도체 센서 등의 반도체 디바이스의 기판을 형성하기 위한 재료로서 매우 유용한 것이다. 여기서, 질화물 결정이란, 질화물에 의해 형성되어 있는 결정을 말하지만, 대표적인 것으로서 III족 질화물 결정을 들 수 있다. III족 질화물 결정이란, III족 원소와 질소에 의해 형성되어 있는 결정, 예컨대 GaxAlyIn1-x-yN 결정(0≤x, 0≤y, x＋y≤1) 등을 말한다.
반도체 디바이스의 기판으로서 이용되는 질화물 결정 기판은 질화물 결정의 외주에 형상 형성 가공을 실시한 후에 소정의 두께로 슬라이스하고, 표면을 그라인딩 또는 랩핑함으로써 얻어지지만, 이러한 슬라이스, 그라인딩 또는 랩핑에 의해 질화물 결정의 표면측 영역에 두꺼운 가공 변질층(결정 표면의 연삭 또는 연마에 의해 결정 표면측 영역에 형성되는 결정 격자가 흐트러진 층을 말함, 이하 동일)이 형성되고, 또는 질화물 결정의 표면 거칠기가 커진다. 이 질화물 결정 기판의 가공 변질층의 두께가 두꺼워질수록, 또한 그 표면 거칠기가 커질수록 기판 표면의 품질이 저하하고, 이 질화물 결정 표면 상에 에피택셜 성장시킨 III족 질화물 결정층의 표면은 요철이 커지며, 또한 결정성이 저하한다. 그 때문에, 양질의 반도체 디바이스를 형성할 수 없다.
이 때문에, 질화물 결정으로부터 질화물 결정 기판을 형성하는 방법으로서, 질화물 결정을 소정의 두께로 슬라이스하고, 표면을 그라인딩 또는 랩핑한 후에 추가로 표면을 드라이 에칭(예컨대, 일본 특허 공개 제2001-322899호 공보를 참조) 또는 화학적 기계적 폴리싱(Chemical Mechanical Polishing, 이하 CMP라고 함)(예컨대, 미국 특허 제6596079호 명세서 및 미국 특허 제6488767호 명세서를 참조)을 행함으로써, 상기 가공 변질층을 제거하고, 표면 거칠기를 더욱 저감하는 것이 널리 행해지고 있었다.
그러나, III족 질화물 결정 기판의 표면을 드라이 에칭하는 방법에서는 상기 가공 변질층을 제거할 수 있지만, 표면 거칠기를 더욱 작게 하는 것이 곤란하였다.
또한, 종래의 CMP는 피연마물인 질화물 결정의 경도 이하로 경도가 낮은 지립을 함유하는 슬러리를 폴리싱 패드에 공급하면서, 질화물 결정을 폴리싱 패드에 가압함으로써 질화물 결정의 표면을 연마하고 있지만, 질화물 결정은 경질이며 반응성이 부족하기 때문에, 종래의 CMP에서는 폴리싱 속도가 매우 낮고, 비효율적이었다.
본 발명은 반도체 디바이스에 이용할 수 있는 질화물 결정 기판을 효율적으로 얻기 위해, 효율적으로 질화물 결정에 평활하고 품질이 좋은 표면을 형성하는 질화물 결정의 표면 처리 방법을 제공하는 것을 목적으로 한다.
본 발명은 질화물 결정의 표면을 화학 기계적으로 폴리싱하는 표면 처리 방법으로서, 산화물의 지립이 이용되고, 지립의 표준 생성 자유 에너지가 산소 분자 1 mol 당 환산값으로 -850 kJ/mol 이상이며, 또한 지립의 모스 경도가 4이상인 질화물 결정의 표면 처리 방법이다.
본 발명에 따른 질화물 결정의 표면 처리 방법에 있어서, 지립은 용매에 분산되어 슬러리로서 이용되고, 슬러리의 pH 값 x와 산화 환원 전위의 값 y(mV)가 이하의 식(i) 및 식(ii)
y≥-50x＋1000 … (i)
y≤-50x＋1900 … (ii)
의 모든 관계를 만족시킬 수 있다. 또한, 슬러리의 pH를 5 이하 또는 9 이상 으로 할 수 있다. 또한, 지립을 Fe2O3, Fe3O4, NiO, ZnO, CoO, CO3O4, GeO2, Ga2O3, In2O3, Cr2O3 및 SnO2로 이루어지는 군으로부터 선택되는 적어도 1 종류의 화학종을 함유하는 지립으로 할 수 있다.
또한, 본 발명에 따른 질화물 결정의 표면 처리 방법에 있어서, 화학 기계적으로 폴리싱된 질화물 결정의 표면이 중성 세제를 이용하여 스크럽 세정(scrub-cleaned)되는 것, 화학 기계적으로 폴리싱된 질화물 결정의 표면이 염기성 용액 또는 산성 용액을 이용하여 폴리싱되는 것 및 화학 기계적으로 폴리싱된 질화물 결정의 표면이 순수를 이용하여 세정되는 것 중 적어도 어느 하나를 행할 수 있다.
또한, 본 발명에 따른 질화물 결정의 표면 처리 방법에 있어서, 화학 기계적으로 폴리싱되기 전에, 질화물 결정의 표면이 그라인딩 또는 랩핑될 수 있다.
또한, 본 발명은 상기 표면 처리 방법에 의해 얻어진 질화물 결정 기판이다. 본 발명에 따른 질화물 결정 기판에 있어서, 표면 거칠기(Ry)를 30 nm 이하 및/또는 표면 거칠기(Ra)를 3 nm 이하로 할 수 있다. 또한, 질화물 결정 기판의 주요면과, 우르차이트형 구조(wurtzite structure)에 있어서의 {0001}면, {11-20}면, {01-12}면, {10-10}면, {10-11}면, {11-21}면 및 {11-22}면 중 어느 하나의 면과 이루는 각인 오프각을 15°이하로 할 수 있다.
또한, 본 발명은 전술한 질화물 결정 기판 중 적어도 한쪽의 주요면측에 에피택셜 성장에 의해 형성된 1층 이상의 III족 질화물층을 갖는 에피택셜층이 부착된 질화물 결정 기판이다. 또한, 본 발명은 전술한 질화물 결정 기판과, 이 질화물 결정 기판 중 적어도 한쪽의 주요면측에 형성되어 있는 1층 이상의 III족 질화물층을 포함하는 반도체 디바이스이다. 또한, 본 발명은 기판으로서 전술한 질화물 결정 기판을 선택하고, 이 질화물 결정 기판 중 적어도 한쪽의 주요면측에 1층 이상의 III족 질화물층을 성장시키는 에피택셜층이 부착된 질화물 결정 기판의 제조 방법이다. 또한, 본 발명은 기판으로서 전술한 질화물 결정 기판을 선택하고, 이 질화물 결정 기판 중 적어도 한쪽의 주요면측에 1층 이상의 III족 질화물층을 성장시키는 반도체 디바이스의 제조 방법이다.
본 발명에 의하면, 반도체 디바이스에 이용할 수 있는 질화물 결정 기판을 효율적으로 얻기 위해, 효율적으로 질화물 결정에 평활하며, 품질이 좋은 표면을 형성하는 질화물 결정의 표면 처리 방법을 제공할 수 있다.
본 발명의 상기 및 다른 목적, 특징, 양태 및 이점은 첨부 도면을 참고로 하는 본 발명의 이하의 상세한 설명으로부터 명확하게 될 것이다.
(실시 형태 1)
도 1을 참조하면, 본 발명에 따른 질화물 결정의 표면 처리 방법의 일 실시 형태는 질화물 결정(1)의 표면을 화학 기계적으로 폴리싱하는 표면 처리 방법으로서, 산화물의 지립(16)이 이용되고, 지립(16)의 표준 생성 자유 에너지가 산소 분자 1 mol 당 환산값으로 -850 kJ/mol 이상이며, 또한, 지립(16)의 모스 경도가 4 이상인 것을 특징으로 한다.
본 실시 형태에 있어서, 화학 기계적으로 폴리싱(이하, CMP라고 함)하는 것은 피연마물의 표면을 화학적 및/또는 기계적으로 평활화하는 것을 말하며, 예컨 대, 도 1을 참조하면, 정반(15) 상에 고정된 폴리싱 패드(18)를 회전축(15c)을 중심으로 하여 회전시키면서, 슬러리 공급구(19)로부터 폴리싱 패드(18) 상에 지립(16)을 분산한 슬러리(17)를 공급하는 동시에, 질화물 결정(1)을 고정한 결정 홀더(11) 상에 추(14)를 얹어 그 회전축(11c)을 중심으로 하여 회전시키면서 질화물 결정(1)을 상기 폴리싱 패드(18)에 가압함으로써, 질화물 결정(1)의 표면을 화학 기계적으로 폴리싱할 수 있다. 여기서, 폴리싱(연마)이란, 비교적 약한 부하로 표면을 가는 것을 말하며, 표면의 제거량이 극히 적은 것을 포함하고, 피연마물의 마무리 연마로서 행해지는 경우가 많다. 또한, 폴리싱에 대하여 거칠게 연마하는 것을 랩핑(거친 연마)이라고도 말한다.
본 실시 형태에 있어서, 질화물 결정(1)이란, 질화물에 의해 형성되어 있는 결정을 말하지만, 대표적인 것으로서 III족 질화물 결정을 들 수 있다. III족 질화물 결정이란, III족 원소와 질소에 의해 형성되어 있는 결정, 예컨대 GaxAlyIn1-x-yN 결정(0≤x, 0≤y, x＋y≤1) 등을 말한다.
본 실시 형태의 CMP에 이용되는 지립은 산화물이며, 그 표준 생성 자유 에너지는 산소 분자 1 mol 당 환산값으로 -850 kJ/mol 이상이다. 이와 같이 산화물로 형성되고, 산소 분자 1 mol 당 환산의 표준 생성 자유 에너지(이하, 환산 표준 생성 자유 에너지라고 함)가 -850 kJ/mol 이상으로 높은 지립은 질화물 결정의 표면을 산화시키는 힘이 크기 때문에, 질화물 결정의 표면에 대한 높은 화학적인 폴리싱 효과를 갖는다.
여기서, 표준 생성 자유 에너지는 표준 생성 깁스(Gibbs) 에너지라고도 하고, 표준 상태(1×105 Pa)에 있는 1 몰의 물질(단체, 화합물)을 기준의 표준 상태에 있는 원소로부터 등온적으로(본원에 있어서는 통상대로 298.15 K로) 생성하는 반응의 깁스 에너지 변화로, 기호 ΔGf 0로 표시된다. 이 양은 이하의 식(iv)
ΔGf 0＝Hf 0-TΔSf 0 …(iv)
에 기초하여 표준 생성 엔탈피(ΔHf 0) 및 표준 생성 엔트로피(ΔSf 0)로부터 산출된다. 또한, 식(iv)에 있어서, T는 절대 온도를 나타낸다.
상기 표준 생성 자유 에너지(ΔGf 0)는 그 정의로부터, M 원자의 가수(m)의 차이에 의해, 이하의 식(v)∼(viii)으로 표시되는 반응에 있어서의 자유 에너지 변화를 나타낸다.
m＝1일 때, 2M(s)＋(1/2)O2(g)→M2O(s) (v)
m＝2일 때, M(s)＋(1/2)O2(g)→MO(s) (vi)
m＝3일 때, 2M(s)＋(3/2)O2(g)→M2O3(s) (vii)
m＝4일 때, M(s)＋ O2(g)→MO2(s) (viii)
즉, M 원자의 가수가 1인 경우는 M20, M 원자의 가수가 2인 경우는 MO, M 원 자의 가수가 3인 경우는 M2O3, M 원자의 가수가 4인 경우는 MO2의 분자 1 mol이 생성하는 자유 에너지 변화를 의미하기 때문에, 산화물 분자 1 mol 중에 함유되는 M 원자 및 산소 원자의 수가 각각 다르다.
이 때문에, M 원자가 산소 분자 1 mol과 반응하여 MpOq(p, q는 양의 정수)를 생성할 때의 표준 생성 자유 에너지를, 산소 분자 1 mol 당 환산의 표준 생성 자유 에너지(즉, 환산 표준 생성 자유 에너지)로 정의하고, 기호 ΔGf02 0으로 나타낸다. 즉, 환산 표준 생성 자유 에너지는 M 원자의 가수를 m으로 할 때, 이하의 식(ix)∼(xii)으로 표시되는 반응의 자유 에너지 변화를 나타낸다.
m＝1일 때, 4M(s)＋O2(g)→2M2O(s) (ix)
m＝2일 때, 2M(s)＋O2(g)→2MO(s) (x)
m＝3일 때, (4/3)M(s)＋O2(g)→(2/3)M2O3(s) (xi)
m＝4일 때, M(s)＋O2(g)→MO2(s) (xii)
따라서, 환산 표준 생성 자유 에너지(ΔGf02 0)는 표준 생성 자유 에너지(ΔGf 0)로부터 식(v)∼(xii)에 있어서의 산소 분자의 계수를 고려하여 산출된다. 또한, 식(v)∼(xii)에 있어서, 각 단체 또는 각 화합물 뒤에 나타내는 기호 (s) 및 기호 (g)는 각각, 그 단체 또는 그 화합물이 고체 상태 및 기체 상태에 있는 것을 나타 낸다.
이러한 화학적인 폴리싱 효과를 높이는 관점으로부터, 지립의 환산 표준 생성 자유 에너지는 -800 kJ/mol 이상이 바람직하고, -700 kJ/mol 이상이 보다 바람직하며, -600 kJ/mol 이상이 더 바람직하다. 여기서, 지립의 환산 표준 생성 자유 에너지가 -700 kJ/mol 이상이 되면, 폴리싱 속도를 현저히 저감시키지 않고, 소입경이며 저경도인 지립의 사용이 가능해지며, 질화물 결정에 가공 변질층을 형성하지 않고, 결정 표면을 효율적으로 폴리싱할 수 있다.
본 실시 형태의 CMP에 있어서 이용되는 지립의 모스 경도는 4 이상이다. 모스 경도가 4 이상인 지립은 질화물 결정의 표면에 대한 기계적인 폴리싱 효과를 갖는다. 이러한 기계적인 폴리싱 효과를 높이는 관점으로부터 지립의 모스 경도는 5 이상이 바람직하고, 7 이상이 보다 바람직하며, 8 이상이 더 바람직하다. 특히, 지립의 모스 경도를 7 이상으로 하면, 가공 변질층의 두께가 두꺼워지지만, 폴리싱 속도가 보다 높아진다.
폴리싱 및 랩핑에 있어서 일반적으로 이용되는 지립은 다이아몬드, SiC, BN, Al2O3, SiO2, ZrO2 등으로 형성되어 있다. 이들 화학종에 의해 형성되는 지립은 기계적인 폴리싱 효과를 높이는 관점으로부터 선정되는 것이다. 폴리싱 속도를 높이는 관점으로부터 고경도이며, 대입경인 지립이 이용된다. 표면 거칠기 및/또는 가공 변질층을 저감하는 관점으로부터 저경도이며, 소입경인 지립이 이용된다. 폴리싱 시간을 단축하여 평활하며, 품질이 좋은 표면을 얻기 위해서는 대입경 지립에서 소 입경 지립으로 복수의 지립을 이용하여 다단계적으로 연마된다.
반도체 디바이스용 기판은 매우 높은 표면 품질이 요구되기 때문에, 그 연마에는 주로 SiO2 지립이 이용된다. SiO2 지립은 구형으로 얻어질 수 있고, 또한 고도한 입도 관리가 가능하므로, 가공 변질층을 저감하는 동시에 평활한 표면이 얻어진다. 또한, 유리의 연마에는 주로 CeO2 지립이 이용된다. CeO2 지립에 의한 유리의 연마에 있어서는 Ce가 유리의 Si로 치환된다고 생각되고 있다.
그러나, 질화물 결정은 화학적으로 안정적이고, 고경도이기 때문에, 전술한 일반적인 지립만을 이용해서는 질화물 결정에 대하여 화학적인 폴리싱 효과가 없다. 예컨대, 다이아몬드 지립, SiC 지립 및 BN 지립은 모두 산화물이 아니며, 질화물 결정의 표면에 대하여 산화 작용에 의한 화학적인 폴리싱 효과를 갖지 않는다. 또한, Al2O3 지립, SiO2 지립, CeO2 지립 및 ZrO2 지립은 모두 산화물이지만 환산 표준 생성 자유 에너지가 -850 kJ/mol보다 작기 때문에, 질화물 결정의 표면에 대하여 산화 작용에 의한 화학적인 폴리싱 효과가 매우 낮다.
본 실시 형태에 있어서 이용되는 지립은 산화물이고, 그 환산 표준 생성 자유 에너지가 -850 kJ/mol 이상이며, 또한 그 모스 경도가 4 이상이면, 특별히 제한은 없지만, 표면 품질을 높게 하고, 또한 폴리싱 속도를 높이는 관점으로부터 Fe2O3, Fe3O4, NiO, ZnO, CoO, CO3O4, GeO2, Ga2O3, In2O3, Cr2O3 및 SnO2로 이루어지는 군으로부터 선택되는 적어도 1 종류의 화학종을 함유하는 지립인 것이 바람직하다.
여기서, Fe2O3의 환산 표준 생성 자유 에너지는 -570 kJ/mol이고, 모스 경도는 6이며, Fe3O4의 환산 표준 생성 자유 에너지는 -580 kJ/mol이고, 모스 경도는 6이며, NiO의 환산 표준 생성 자유 에너지는 -500 kJ/mol이고, 모스 경도는 5.5이며, ZnO의 환산 표준 생성 자유 에너지는 -720 kJ/mol이고, 모스 경도는 4이며, Co0의 환산 표준 생성 자유 에너지는 -51O kJ/mol이고, 모스 경도는 5이며, CO3O4의 환산 표준 생성 자유 에너지는 -470 kJ/mol이고, 모스 경도는 5이며, GeO2의 환산 표준 생성 자유 에너지는 -570 kJ/mol이고, 모스 경도는 5이며, Ga2O3의 환산 표준 생성 자유 에너지는 -740 kJ/mol이고, 모스 경도는 5이며, In2O3의 환산 표준 생성 자유 에너지는 -770 kJ/mol이고, 모스 경도는 5이며, Cr2O3의 환산 표준 생성 자유 에너지는 -770 kJ/mol이고, 모스 경도는 8.5이며, SnO2의 환산 표준 생성 자유 에너지는 -600 kJ/mol이고, 모스 경도는 6.8이다.
여기서, 지립(16)은 1 종류의 단산화물(단일 금속 원소를 함유하는 산화물을 말함, 이하 동일)뿐만 아니라 2 종류 이상의 단산화물이 혼합되어 있어도 좋다. 또한, 복합 산화물(2 종류 이상의 금속 원소를 함유하는 산화물을 말함, 이하 동일)이어도 좋다. 복합 산화물에는, 예컨대 페라이트, 페로브스카이트, 스피넬 또는 일메나이트 등의 구조를 갖는 것이 있다. 구체적인 복합 산화물로서는 NiFe2O4(이것은 화학종으로서 NiO 및 Fe2O3을 함유), ZnFe2O4(이것은 화학종으로서 ZnO 및 Fe2O3을 함 유), FeWO4(이것은 화학종으로서 FeO 및 WO3을 함유) 등을 바람직하게 들 수 있다. 또한, NiFe2O4의 환산 표준 생성 자유 에너지는 -560 kJ/mol이고, 모스 경도는 5이며, ZnFe2O4의 환산 표준 생성 자유 에너지는 -610 kJ/mol이고, 모스 경도는 6이며, FeWO4의 환산 표준 생성 자유 에너지는 -620 kJ/mol이고, 모스 경도는 4이다.
본 실시 형태의 질화물 결정의 표면 처리 방법에 있어서, 도 1을 참조하여, 지립(16)은 용매에 분산되어 슬러리(17)로서 이용되고, 슬러리(17)의 pH 값 x와 산화 환원 전위(이하, ORP라고 함)의 값 y(mV)이 이하의 식(i) 및 식(ii)
y≥-50x＋1000 …(i)
y≤-50x＋1900 …(ii)
의 모든 관계를 만족시키는 것이 바람직하다.
본 실시 형태의 슬러리(17)는 구체적으로는, 분산 매체인 물 중에, 상기 지립(16)이 분산되어 있는 것이다. 슬러리(17)에 있어서의 지립(16)의 함유량은 특별히 제한은 없지만, 질화물 결정의 표면을 효율적으로 폴리싱하는 관점으로부터, 1 질량% 이상 30 질량% 이하인 것이 바람직하고, 2 질량% 이상 20 질량% 이하인 것이 보다 바람직하다.
또한, ORP란, 용액 중에 공존하는 산화체와 환원체 사이의 평형 상태에 의해 정해지는 에너지 레벨(전위)을 의미한다. 측정에 의해 얻어지는 ORP는 비교 전극에 대한 값이며, 비교 전극의 종류가 다르면, 동일 용액의 측정값은 외관상 다르다. 일반적인 학술 논문 등에서는 비교 전극으로서 표준 수소 전극(N. H. E)이 이용되 는 경우가 많다. 본원에 있어서의 ORP는 표준 수소 전극(N. H. E)을 비교 전극으로 한 값으로서 나타낸다.
본 실시 형태의 슬러리(17)의 pH 값 x과 ORP의 값 y(mV)가 y＜-50x＋1000이면, 슬러리(17)의 산화력이 약하고, 질화물 결정(1) 표면의 폴리싱 속도가 낮아진다. 한편, y＞-50x＋1900이면, 슬러리(17)의 산화력이 지나치게 강해져 폴리싱 패드, 정반 등의 폴리싱 설비에 대한 부식 작용이 강해지고, 안정된 CMP가 곤란해진다.
또한, 폴리싱 속도를 보다 높이는 관점으로부터, 또한, y≥-50x＋1300인 것이 바람직하다. 즉, 슬러리(17)의 pH 값 x와 ORP의 값 y(mV)가 이하의 식(ii) 및 식(iii)
y≤-50x＋1900 …(ii)
y≥-50x＋1300 …(iii)
의 모든 관계를 만족시키는 것이 바람직하다.
통상의 슬러리에 함유되는 염산, 황산 등의 산, KOH, NaOH 등의 염기는 화학적으로 안정된 질화물 결정의 표면을 산화하는 힘이 약하다. 이 때문에, 본 실시 형태의 슬러리는 산화제가 첨가되어, ORP가 높은, 즉 산화력이 높아지는 것이 바람직하다. 산화제의 첨가량은 슬러리(17)의 pH 값 x와 ORP의 값 y(mV)가 y≥50 x＋1000(식(i)) 및 y≤-50x＋1900(식(ii))의 모든 관계를 만족시키도록 조절된다.
여기서, 슬러리에 첨가하는 산화제로서는, 특별히 제한은 없지만, 폴리싱 속도를 높이는 관점으로부터 차아염소산, 트리클로로이소시아눌산 등의 염소화이소시 아눌산, 디클로로이소시아눌산나트륨 등의 염소화이소시아눌산염, 과망간산칼륨 등의 과망간산염, 니크롬산칼륨 등의 니크롬산염, 브롬산칼륨 등의 브롬산염, 티오황산나트륨 등의 티오황산염, 과황산암모늄, 과황산칼륨 등의 과황산염, 질산, 과산화수소수, 오존 등이 바람직하게 이용된다. 또한, 이들의 산화제는 단독으로 이용하여도 2 이상을 병용하여도 좋다.
또한, 본 실시 형태의 슬러리(17)의 pH는 5 이하 또는 9 이상인 것이 바람직하다. pH가 5 이하인 산성 슬러리 또는 pH가 9 이상인 염기성 슬러리를 질화물 결정에 접촉시켜 질화물 결정의 가공 변질층(1a)의 산화를 촉진함으로써, 폴리싱 속도를 높일 수 있다. 이러한 관점으로부터, 슬러리(17)의 pH는 4 이하가 보다 바람직하고, 2 이하가 보다 바람직하다. 또한, 슬러리(17)의 pH는 10 이상인 것이 보다 바람직하다.
여기서, pH 조정제로서 이용되는 산 및 염기에는 특별히 제한은 없고, 예컨대 염산, 질산, 황산, 인산, 탄산 등의 무기산, 포름산, 초산, 시트르산, 사과산, 타르타르산, 호박산, 프탈산, 푸마르산 등의 유기산, KOH, NaOH, NH4OH, 아민 등의 염기 외에, 이들의 산 또는 염기를 함유하는 염을 이용할 수 있다. 또한, 상기 산화제의 첨가에 의해 pH를 조정할 수도 있다.
특히, pH 조정제로서 상기 유기산 및/또는 이것의 염을 이용함으로써, 상기 무기산 및/또는 이것의 염을 이용하여 동일한 pH로 한 경우에 비해서, 질화물 결정에 대한 폴리싱 속도가 커진다. 폴리싱 속도를 높게 하는 관점으로부터 상기 유기 산 및/또는 이것의 염은 각각 1분자 중에 2개 이상의 카르복실기를 함유하는 카르복실산 및/또는 이것의 염인 것이 바람직하다. 디카르복실산으로서는 사과산, 호박산, 프탈산, 타르타르산 등을 바람직하게 들 수 있다. 트리카르복실산으로서는 시트르산 등을 바람직하게 들 수 있다. 따라서, 슬러리는 상기 지립과, 상기 산화제와, 상기 유기산 및/또는 이들의 염을 함유하는 것이 바람직하다.
(실시 형태 2)
본 발명에 따른 질화물 결정의 표면 처리 방법의 다른 실시 형태는 도 2를 참조하여, 질화물 결정(1)의 표면을 화학 기계적으로 폴리싱하는 표면 처리 방법으로서, 산화물의 지립(26)이 이용되고, 지립(26)의 환산 표준 생성 자유 에너지가 -850 kJ/mol 이상이며, 또한, 지립(26)의 모스 경도가 4 이상인 것을 특징으로 한다. 여기서, 본 실시 형태의 지립은 실시 형태 1의 지립과 동일하다.
본 실시 형태에 있어서의 CMP는 지립을 실시 형태 1의 슬러리와 같은 액체형으로서 습식으로 행하는 것은 아니며, 지립 그대로 또는 지립을 바인더로 고정하여 고체형으로서 건식으로 행하는 것을 특징으로 한다. 본 실시 형태의 지립은 그 환산 표준 생성 자유 에너지가 -850 kJ/mol 이상이기 때문에, 실시 형태 1과 같은 슬러리로 하지 않아도 지립 자체가 질화물 결정의 표면에 대하여 산화 작용에 의한 높은 화학적인 폴리싱 효과를 갖는다. 또한, 본 실시 형태의 지립은 그 모스 경도가 4 이상이기 때문에, 상기 화학적인 폴리싱 효과와 함께 기계적인 폴리싱 효과도 갖는다. 따라서, 전술한 건식 폴리싱에 의해서도 질화물 결정에 대한 CMP가 가능해진다.
본 실시 형태의 CMP는 예컨대, 도 2를 참조하여 이하와 같이 행할 수 있다. 지립(26)을 바인더(27)에 의해 고정하여 지석, 폴리싱 패드, 폴리싱 테이프 등의 지립 고정체(28)를 형성한다. 정반(25) 상에 고정된 지립 고정체(28)를 회전축(25c)을 중심으로 하여 회전시키면서, 질화물 결정(1)을 고정한 결정 홀더(21) 상에 추(24)를 얹고, 그 회전축(21c)을 중심으로 하여 회전시키면서 질화물 결정(1)을 상기 지립 고정체(28)에 가압함으로써, 질화물 결정(1)의 표면을 화학 기계적으로 폴리싱할 수 있다.
여기서, 바인더(27)는 지립(26)을 고정할 수 있는 것이면 특별히 제한은 없지만, 지립 유지력과 강도의 관점으로부터 페놀 수지, 폴리이미드 수지, 폴리아미드 수지, 폴리에스테르 수지, 폴리비닐알콜 수지, 폴리우레탄 수지 등이 바람직하게 이용된다. 또한, 지립 고정체(28)는 그 형태에 제한은 없으며, 지석, 폴리싱 패드, 폴리싱 테이프 등 각종 형태를 취할 수 있다.
또한, 본 실시 형태의 건식 CMP에 있어서는 도 2에 도시하는 지립(26)을 바인더(27)로 고정한 지립 고정체(28)를 이용하는 고정 지립 방식의 CMP뿐만 아니라 CMP 중에 지립 고정체(28)로부터 지립(26)이 유리되는 반고정 지립 방식의 CMP, 지립 그대로를 이용하는 유리 지립 방식의 CMP를 행할 수 있다. 또한, 유리 지립 방식의 CMP에 있어서, 지립을 바인더를 이용하여 결합한 복합 지립을 이용할 수도 있다. 지립을 결합하기 위한 바인더로서는 특별히 제한은 없고, 지립 유지력의 관점으로부터 폴리에스테르 수지, 폴리비닐알콜 수지 등이 바람직하게 이용된다.
또한, 실시 형태 1 또는 실시 형태 2의 표면 처리 방법에 있어서, 상기 CMP 후에, 화학 기계적으로 폴리싱된(이하, CMP되었다고 함) 질화물 결정의 표면을 중성 세제를 이용하여 스크럽 세정하는 것(이하, 중성 세제에 의한 스크럽 세정이라고 함)이 바람직하다. 중성 세제에 의한 스크럽 세정에 의해, CMP 시에 질화물 결정 표면에 부착된 불순물(예컨대, 지립에 연유되는 금속 원소 등)을 용이하게 제거할 수 있다. 또한, 기판의 주요면에 부착된 불순물뿐만 아니라, 기판의 외주 측면에 부착된 불순물도 제거할 수 있다.
여기서, 중성 세제란, pH가 중성 부근(예컨대, pH가 5∼8.5의 범위)인 세제를 말한다. 중성 세제의 사용법에는 특별히 제한은 없지만, 세정 효과가 높고, 세제의 제거가 용이한 관점으로부터 중성 세제를 물로 희석한 수용액으로서 바람직하게 이용할 수 있다. 중성 세제의 농도는 0.01 질량% 이상 2 질량% 이하가 바람직하다. 또한, 이 중성 세제는 산 또는 알칼리와 혼합함으로써, 세정 효과를 더욱 높일 수 있다.
또한, 스크럽 세정이란, 예컨대 회전하는 브러시(브러시로서, 식모, 스폰지 등이 이용됨)에 세정액을 도포하면서, 결정 표면에 가압하여 이동시켜 결정 표면에 부착되어 있는 불순물을 세정하는 것을 말한다. 또한, 스크럽 세정은 직물(cloth), 폴리싱 패드를 이용하여 수동으로 행할 수도 있다.
또한, 실시 형태 1의 CMP(습식 CMP) 후에 중성 세제에 의한 스크럽 세정을 행할 경우에는 습식 CMP 후 기판이 건조되기 전에 세정을 행하는 것이 효과적이다.
전술한 실시 형태 1 또는 실시 형태 2의 표면 처리 방법에 있어서, 상기 CMP 후에, CMP된 질화물 결정의 표면을 염기성 용액 또는 산성 용액을 이용하여 폴리싱 하는 것(이하, 염기성 또는 산성 용액에 의한 폴리싱이라고 함)이 바람직하다. 염기성 용액 또는 산성 용액과 같이 지립 등의 고형물을 함유하지 않는 폴리싱액을 이용하여 폴리싱함으로써, CMP시에 질화물 결정의 표면에 부착된 불순물을 용이하게 제거할 수 있다.
여기서, 폴리싱 방법에는 특별히 제한은 없지만, 예컨대 도 3을 참조하여, 정반(35) 상에 고정된 폴리싱 패드(38)를 회전축(35c)을 중심으로 하여 회전시키면서, 폴리싱액 공급구(39)로부터 폴리싱 패드(38) 상에 폴리싱액(37)을 공급하는 동시에, 질화물 결정(1)을 고정한 결정 홀더(31) 상에 추(34)를 얹어 그 회전축(31c)을 중심으로 하여 회전시키면서 질화물 결정(1)을 상기 폴리싱 패드(38)에 가압함으로써, 질화물 결정(1) 표면의 불순물을 효율적으로 제거할 수 있다.
또한, 폴리싱액(37)은 pH가 5 이하인 산성 용액 또는 pH가 9 이상인 염기성 용액이 바람직하다. 여기서, 산성 용액에는 특별히 제한은 없지만, 염산, 질산, 황산, 인산 등의 무기산 수용액, 포름산, 초산, 시트르산, 사과산, 타르타르산, 호박산, 프탈산, 푸마르산 등의 유기산 수용액, 또는 상기 무기산 및 유기산으로부터 2이상의 산을 함유하는 수용액 등이 바람직하게 이용된다. 또한, 염기성 용액에는 특별히 제한은 없지만, KOH, NaOH, NH4OH, 아민 등의 염기 수용액이 바람직하게 이용된다.
또한, 실시 형태의 질화물 결정의 표면 처리 방법에 있어서, 상기 CMP 후에 CMP된 질화물 결정의 표면을 순수를 이용하여 세정하는 것(이하, 순수에 의한 세정 이라고 함)이 바람직하다. 질화물 결정의 표면을 순수를 이용하여 세정함으로써, CMP시에 질화물 결정의 표면에 부착된 불순물을 제거할 수 있다. 질화물 결정의 순수에 의한 세정 방법은, 특별히 제한은 없지만, 기계적인 작용에 의해 효과적으로 불순물을 제거할 수 있는 관점으로부터 초음파 세정 방법, 스크럽 세정 방법 등이 바람직하게 이용된다.
또한, 본 실시 형태 1 또는 실시 형태 2의 질화물 결정의 표면 처리 방법에 있어서, CMP 후에 중성 세제에 의한 스크럽 세정, 염기성 또는 산성 용액에 의한 폴리싱, 순수에 의한 세정을 조합시킬 수 있다. 이들 3개의 세정 또는 폴리싱의 조합 방법에 특별히 제한은 없지만, 마지막에 순수에 의한 세정을 행하는 것이 염기성 용액, 산성 용액 또는 중성 세제에 연유되는 불순물도 제거하여 질화물 결정 표면의 불순물을 효율적으로, 또한 최대한으로 제거할 수 있는 관점으로부터 바람직하다.
예컨대, 중성 세제에 의한 스크럽 세정 또는 염기성 혹은 산성 용액에 의한 폴리싱 후에 순수에 의한 세정을 행하는 방법 및 중성 세제에 의한 스크럽 세정, 염기성 또는 산성 용액에 의한 폴리싱 및 순수에 의한 세정을 순서대로 행하는 방법 등이 있다. 특히, 염기성 또는 산성 용액에 의한 폴리싱 후에 순수에 의한 세정을 행하는 경우는 염기성 용액 및 산성 용액 중 금속 이온 및 원자 번호가 1에서 18까지의 경원소를 함유하는 이온을 효율적으로 제거하는 관점으로부터 초음파 세정 방법이 바람직하게 이용된다.
또한, 전술한 중성 세제에 의한 스크럽 세정, 염기성 또는 산성 용액에 의한 폴리싱 및 순수에 의한 세정에 있어서의 세정성을 높이는 관점으로부터 CMP에서 이용되는 지립에 함유되는 금속 원소는 이온화 경향이 큰 것이 바람직하고, 이온화 경향이 H보다 큰 것이 보다 바람직하다.
또한, 실시 형태 1 또는 실시 형태 2의 질화물 결정의 표면 처리 방법에 있어서, 도 1, 도 4 및 도 5를 참조하여, 전술한 CMP 전에 질화물 결정(1)의 표면을 그라인딩 또는 랩핑하는 것이 바람직하다. CMP 전에 질화물 결정의 표면을 그라인딩하는 것(이하, 그라인딩이라고 함) 또는 랩핑하는 것(이하, 랩핑이라고 함)을 조합시킴으로써, 질화물 결정 표면의 연마 속도를 높이고, 또한, 평활하며, 품질이 좋은 질화물 결정 표면을 형성할 수 있다.
여기서, 그라인딩(연삭)이란, 표면을 거칠게 제거하여 평활화하는 것 및/또는 결정의 두께를 조정하는 것을 말하고, 도 4를 참조하여, 예컨대 지립을 바인더로 굳힌 지석(42)을 지석 메탈 베이스(43)에 고정하고, 그 회전축(43c)을 중심으로 회전시키면서, 결정 홀더(41)에 고정되고, 그 회전축(41c)을 중심으로 회전하고 있는 질화물 결정(1)의 표면으로 송출함으로써, 질화물 결정(1)의 표면을 깎음으로써 평활화하는 것을 말한다.
또한, 랩핑(거친 연마)이란, 표면을 거칠게 연마하는 것을 말하고, 도 5를 참조하여, 예컨대 정반(55)을 그 회전축(55c)을 중심으로 회전시키면서, 슬러리 공급구(59)로부터 정반(55) 상에 지립(56)을 분산한 슬러리(57)를 공급하는 동시에, 질화물 결정(1)을 고정한 결정 홀더(51) 상에 추(54)를 얹어 그 회전축(51c)을 중심으로 하여 회전시키면서, 질화물 결정(1)을 상기 정반(55)에 대해 가압함으로써, 질화물 결정(1)의 표면을 평활화하는 것을 말한다. 이러한 랩핑에 있어서, 지립을 분산한 슬러리를 이용하는 것 대신에, 상기 지립을 본드로 굳힌 지석을 질화물 결정에 대해 회전시키면서 가압함으로써, 질화물 결정의 표면을 연마하는 것도 가능하다(도시하지 않음).
(실시 형태 3)
본 발명에 따른 질화물 결정 기판의 일 실시 형태는 도 1, 도 2 및 도 6을 참조하여, 실시 형태 1 또는 실시 형태 2의 표면 처리 방법에 의해 얻어진 질화물 결정(1)의 기판이다. 실시 형태 1 또는 실시 형태 2의 표면 처리 방법에 의해 질화물 결정(1)의 표면을 처리함으로써, 평활하며, 품질이 좋은 표면을 갖고, 반도체 디바이스의 기판으로서 적합한 질화물 결정 기판(610)이 얻어진다.
본 실시 형태의 질화물 결정 기판에 있어서는 실시 형태 1 또는 실시 형태 2의 표면 처리 방법에 있어서의 처리 조건 및 조합에 의해, 표면 거칠기(Ry)가 30 nm 이하인 질화물 결정 기판 및/또는 표면 거칠기(Ra)가 3 nm 이하인 질화물 결정 기판이 얻어진다.
본 실시 형태의 질화물 결정 기판의 표면 거칠기(Ry)는 30 nm 이하인 것이 바람직하다. 여기서, 표면 거칠기(Ry)란, 거친 곡면으로부터 그 평균면 방향으로 기준 면적으로서 10 ㎛×10 ㎛(100 μ㎡)만큼 추출하고, 이 추출 부분의 평균면으로부터 가장 높은 최고점에서의 높이와 가장 낮은 최저점까지의 깊이와의 합을 말한다. 질화물 결정 기판의 표면 거칠기(Ry)를 30 nm 이하로 함으로써, 질화물 결정 기판의 표면 상에 모폴로지 및 결정성이 양호한 에피택셜층을 형성할 수 있다. 이 러한 관점으로부터 질화물 결정 기판의 표면 거칠기(Ry)는 10 nm 이하인 것이 보다 바람직하다. 또한, 표면 거칠기(Ry)의 측정은 AFM(원자간력 현미경, 이하 동일)을 이용하여 행할 수 있다.
또한, 본 실시 형태의 질화물 결정 기판의 표면 거칠기(Ra)는 3 nm 이하인 것이 바람직하다. 여기서, 표면 거칠기(Ra)란, 거친 곡면으로부터 그 평균면의 방향으로 기준 면적으로서 10 ㎛ ×10 ㎛만큼 추출하고, 이 추출 부분의 평균면으로부터 측정 곡면까지의 거리의 절대값을 합하여 그것을 기준 면적으로 평균한 값을 말한다. 질화물 결정 기판의 표면 거칠기(Ra)를 3 nm 이하로 함으로써, 질화물 결정 기판의 표면 상에 모폴로지 및 결정성이 양호한 에피택셜층을 형성할 수 있다. 이러한 관점으로부터 질화물 결정 기판의 표면 거칠기(Ra)는 1 nm 이하인 것이 보다 바람직하다. 또한, 표면 거칠기(Ra)의 측정은 AFM을 이용하여 행할 수 있다.
또한, 본 실시 형태의 질화물 결정 기판의 주요면은 우르차이트형 구조에 있어서의 {0001}면, {11-20}면, {01-12}면, {10-10}면, {10-11}면, {11-21}면 및 {11-22}면 중 어느 하나의 면과 평행한 것 또는 질화물 결정 기판의 주요면과, 우르차이트형 구조에 있어서의 {0001}면, {11-20}면, {01-12}면, {10-10}면, {10-11}면, {11-21}면 및 {11-22}면 중 어느 하나의 면과 이루는 각인 오프각이 15° 이하 인 것이 바람직하다. 여기서, {0001}면은 C면이라고도 하고, (0001)면 및 그 등가면을 의미한다. {11-20}면이란, A면이라고도 하고, (11-20)면 및 그 등가면을 의미한다. {01-12}면이란, R면이라고도 하고, (01-12)면 및 그 등가면을 의미한다. {10-l0}면이란, M면이라고도 하고, (10-10)면 및 그 등가면을 의미한다. {10-11}면 이란, S면이라고도 하고, (10-11)면 및 그 등가면을 의미한다. {11-21}면이란, (11-21)면 및 그 등가면을 의미한다. {11-22}면이란, (l1-22)면 및 그 등가면을 의미한다.
우르차이트형 구조를 갖는 질화물 결정은 [0001] 방향(c축 방향)으로 극성을 갖는다. 이때, c축을 극성축이라고 한다. 또한, 이 극성축(c축)에 수직인 면을 극성면이라고 한다. 즉, 극성면은 그 면에 수직인 방향으로 분극하고 있는 면이라고 정의한다. 또한, 극성축(c축)에 평행한 면을 비극성면이라고 한다. 또한, 극성축(c축)에 수직하지는 않지만, 이것과 교차하고 있는 면을 반(半)극성면이라고 한다. 주요면이 비극성면(예컨대, {10-10}면(M면), {11-20}면(A면) 등)인 질화물 결정 기판을 이용한 LED, LD(레이저 다이오드) 등의 반도체 디바이스는 발광 효율을 높일 수 있고, 또한, 인가하는 전류 밀도를 증가시켜도 발광 파장의 블루 시프트(단파장측으로의 시프트를 말함)가 억제된다. 또한, 반도체 디바이스의 제작에 있어서, 질화물 결정 기판의 주요면 상에 결정 품질이 좋은 에피택셜층을 성장시키고자 하는 경우에, 그 주요면은 반극성면인 {10-11}면(S면), {01-12}면(R면), {11-21}면, {11-22}면인 것이 바람직하다. 또한, LD를 제작하는 경우에는 공진기의 단부면은 벽개성(cleavage property)을 갖는 {10-10}면(M면) 혹은 {0001}면(C면)인 것이 바람직하기 때문에, {10-10}면(M면)에 대하여 수직인 주요면[예컨대, {11-20}면(A면), {11-21}면, {11-22}면 등] 혹은 {0001}면에 대하여 수직인 주요면[예컨대, {10-10}면(M면), {11-20}면(A면) 등]을 갖는 질화물 결정 기판을 이용하는 것이 바람직하다.
질화물 결정 기판의 주요면과 우르차이트형 구조에 있어서의 전술한 결정학적 면 중 하나와 이루는 각인 오프각을 15° 이하로 함으로써, 질화물 결정 기판 상에 모폴로지 및 결정성이 양호한 에피택셜층을 형성하기 쉬워진다. 오프각이 15°를 초과하면 에피택셜층에 계단 형상의 단차가 발생하기 쉬워 진다. 또한, 이러한 오프각은 0.05° 이상이 바람직하다. 0.05° 이상의 오프각을 제공함으로써, 질화물 결정 기판상에 형성하는 에피택셜층의 결함을 저감할 수 있다. 이러한 관점으로부터 오프각은 0.05° 이상 15° 이하가 바람직하고, 0.1° 이상 10° 이하가 보다 바람직하다. 전술한 바와 같이 질화물 결정 기판의 주요면 상에 모폴로지 및 결정성이 양호한 에피택셜층을 형성함으로써 우수한 특성의 반도체 디바이스가 얻어진다. 또한, 전술한 오프각을 제공함으로써, 폴리싱 속도가 높아지는 동시에, 결정 기판의 전위 집중부에서의 우선적인 제거를 억제하여 오목부의 발생을 억제하며, 평활한 표면을 얻기 쉬워진다.
(실시 형태 4)
본 발명에 따른 에피택셜층이 부착된 질화물 결정 기판의 일 실시 형태는 도 6을 참조하여, 실시 형태 3의 질화물 결정 기판(610) 중 적어도 한쪽의 주요면측에 에피택셜 성장에 의해 형성된 1층 이상의 III족 질화물층(650)을 포함한다. 이러한 1층 이상의 III족 질화물층은 모폴로지 및 결정이 양호한 에피택셜층이며, 이러한 에피택셜층 상에는 모폴로지 및 결정이 양호한 에피택셜층을 더 형성하고, 우수한 특성의 반도체 디바이스를 제작하는 것이 용이해진다.
여기서, III족 질화물층(650)에는 특별히 제한이 없고, 예컨대 GaxAlyIn1-x-yN층(0≤x, 0≤y, x＋y≤1) 등을 들 수 있다. 또한, III족 질화물층을 에피택셜 성장시키는 방법에도 특별히 제한이 없고, HVPE(하이드라이드 기상 성장, 이하 동일)법, MBE(분자선 에피택시, 이하 동일)법, MOCVD(유기 금속 화학 기상 퇴적, 이하 동일)법 등을 바람직하게 들 수 있다. 또한, III족 질화물층의 에피택셜 성장 전에 질화물 결정 기판의 표면을 개질하기 위해, 에피택셜 성장을 행하는 장치 내에서 질화물 결정 기판의 에칭 및/또는 어닐링을 행할 수 있다.
(실시 형태 5)
본 발명에 따른 반도체 디바이스의 일 실시 형태는 도 6을 참조하여, 실시 형태 3의 질화물 결정 기판(610)과, 질화물 결정 기판(610) 중 적어도 한쪽의 주요면측에 형성되어 있는 1층 이상의 III족 질화물층(650)을 포함하는 반도체 디바이스(600)이다. 본 실시 형태의 반도체 디바이스(600)는 질화물 결정 기판(610) 중 적어도 한쪽의 주요면측에 모폴로지 및 결정이 양호한 에피택셜층인 III족 질화물층(650)이 1층 이상 형성되어 있기 때문에, 우수한 특성의 반도체 디바이스가 된다.
이러한 반도체 디바이스로서는 발광 다이오드, 레이저 다이오드 등의 발광 소자, 정류기, 바이폴러 트랜지스터, 전계 효과 트랜지스터, HEMT(High Electron Mobility Transistor; 고 전자 이동도 트랜지스터) 등의 전자 소자, 온도 센서, 압력 센서, 방사선 센서, 가시-자외광 검출기 등의 반도체 센서, SAW 디바이 스(Surface Acoustic Wave Device; 표면 탄성파 소자) 등을 들 수 있다.
(실시 형태 6)
본 발명에 따른 반도체 디바이스의 제조 방법의 일 실시 형태는 도 6을 참조하여, 반도체 디바이스용 기판으로서 실시 형태 3의 질화물 결정 기판(610)을 선택하고, 질화물 결정 기판(610) 중 적어도 한쪽의 주요면측에 1층 이상의 III족 질화물층(650)을 성장시키는 것을 특징으로 한다. 이러한 제조 방법에 의하면, 실시 형태 3의 질화물 결정 기판(610) 중 적어도 한쪽의 주요면측에 모폴로지 및 결정이 양호한 에피택셜층인 III족 질화물층(650)이 1층 이상 형성되기 때문에, 우수한 특성 및 긴 수명의 반도체 디바이스가 얻어진다.
[실시예]
이하의 실시예 및 비교예에 기초하여, 본 발명에 따른 질화물 결정의 표면 처리 방법, 이러한 표면 처리 방법에 의해 얻어진 질화물 결정 기판 및 이러한 질화물 결정 기판을 포함하는 반도체 디바이스에 대해서, 더욱 구체적으로 설명한다.
(실시예 1)
(1-1) n형 GaN 결정 표면의 랩핑
HVPE법에 의해 성장시킨 n형 GaN 결정(도펀트: Si)을 (0001)면에 평행한 면에서 슬라이스하여 직경 50 mm×두께 0.5 mm인 n형 GaN 결정 기판을 얻었다. 도 5를 참조하여, 이 n형 GaN 결정 기판[질화물 결정(1)]의 N 원자면측의 C면((000-1)면)을 세라믹스제의 결정 홀더(51)에 왁스로 접착하였다. 랩 장치(도시하지 않음)에 직경 300 mm의 정반(55)을 설치하고, 슬러리 공급구(59)로부터 다이아몬드의 지 립(56)이 분산된 슬러리(57)를 정반(55)에 공급하면서, 정반(55)을 그 회전축(55c)을 중심으로 하여 회전시키는 동시에, 결정 홀더(51) 상에 추(54)를 얹음으로써 n형 GaN 결정 기판[질화물 결정(1)]을 정반(55)에 대해 가압하면서, n형 GaN 결정 기판[질화물 결정(1)]을 결정 홀더(51)의 회전축(51c)을 중심으로 하여 회전시킴으로써, n형 GaN 결정의 표면[Ga 원자면측의 C면, (0001)면]의 랩핑을 행하였다.
여기서, 정반(55)으로서는 구리 정반 또는 주석 정반을 이용하였다. 지립 직경이 6 ㎛, 3 ㎛, 1 ㎛인 3 종류의 다이아몬드 지립을 준비하고, 랩핑의 진행과 함께 지립 직경을 단계적으로 작게 하였다. 연마 압력은 9.8 kPa(100 gf/㎠)∼49 kPa(500 gf/㎠)로 하고, n형 GaN 결정 기판[질화물 결정(1)] 및 정반(55)의 회전수는 모두 30회/min∼100회/min으로 하였다.
이러한 랩핑에 의해 n형 GaN 결정 기판의 표면은 경면이 되었다. 이 랩핑 후의 n형 GaN 결정 기판의 가공 변질층의 두께가 500 nm, 표면 거칠기(Ry)는 25 nm, 표면 거칠기(Ra)는 2.3 nm였다.
(1-2) n형 GaN 결정 표면의 CMP
도 1을 참조하여, 상기 랩핑 후의 n형 GaN 결정 기판[질화물 결정(1)]의 N 원자면측의 C면[(000-1)면]을 세라믹스제의 결정 홀더(11)에 왁스로 접착하였다. 폴리싱 장치(도시하지 않음)에 설치된 직경 300 mm의 정반(15) 상에 폴리싱 패드(18)를 설치하고, 슬러리액 공급구(19)로부터 지립(16)이 분산된 슬러리(17)를 폴리싱 패드(18)에 공급하면서, 회전축(15c)을 중심으로 하여 폴리싱 패드(18)를 회전시키는 동시에, 결정 홀더(11) 상에 추(14)를 얹음으로써, n형 GaN 결정 기판 [질화물 결정(1)]을 폴리싱 패드(18)에 대해 가압하면서, n형 GaN 결정 기판[질화물 결정(1)]을 결정 홀더(11)의 회전축(11c)을 중심으로 하여 회전시킴으로써, n형 GaN 결정 표면[Ga 원자면측의 C면, (0001)면]의 CMP를 행하였다.
여기서, 슬러리(17)는 지립(16)으로서 입자 지름 0.5 ㎛의 Cr2O3(모스 경도8.5, 환산 표준 생성 자유 에너지 -770 kJ/mol) 입자를 물에 분산시켜 Cr2O3 함유량을 5 질량%로 하고, 산화제로서 디클로로이소시아눌산나트륨(이하, DCIA-Na라고 함)을, pH 조정제로서 HNO3을 첨가하며, pH를 3, 산화 환원 전위를 980 mV로 조정함으로써 제작하였다. 또한, 폴리싱 패드(18)로서는 폴리우레탄의 수에드 패드(니타하스 가부시키가이샤제 Supreme RN-R)를 이용하고, 정반(15)으로서는 스테인리스강 정반을 이용하였다. 폴리싱 압력은 19.6 kPa(200 gf/㎠)∼98 kPa(1000 gf/㎠로 하고, n형 GaN 결정 기판[질화물 결정(1)] 및 폴리싱 패드(18)의 회전수는 모두 30회/min∼150회/min, 폴리싱 시간은 120분간으로 하였다.
이 CMP에 있어서의 폴리싱 속도는 1.5 ㎛/hr로 높았다. 또한, CMP 후의 n형 GaN 결정 기판은 가공 변질층의 두께가 100 nm, 표면 거칠기(Ry)가 10 nm, 표면 거칠기(Ra)가 1.2 nm였다. 여기서, n형 GaN 결정 기판에 있어서의 가공 변질층의 두께의 평가는 결정을 벽개면에서 파단한 단면의 TEM(투과형 전자 현미경) 관찰에 의해 행하였다. 또한, n형 GaN 결정 기판의 표면 거칠기(Ry) 및 표면 거칠기(Ra)의 평가는 n형 GaN 결정 기판 표면의 10 ㎛×10 ㎛의 범위 내에서의 AFM(원자간력 현미경) 관찰에 의해 행하였다. 또한, 가공 변질층이란, 결정 표면의 연삭 또는 연마 에 의해 결정의 표면측 영역에 형성되는 결정 격자가 흐트러진 층을 말하고, TEM 관찰에 의해 그 층의 존재 및 그 두께를 확인할 수 있다. 또한, CMP 후에 있어서의 n형 GaN 결정 기판의 표면 산화층의 두께는 1.5 nm이고, 이 n형 GaN 결정 기판의 표면에서의 Ga 원자와 N 원자의 비율은 각각 50 원자%와 50 원자%였다. 여기서, 표면 산화층의 두께는 엘립소미터에 의해 측정하고, Ga 원자와 N 원자와의 비율 평가는 XPS(X선 광전자 분광법)에 의해 행하였다.
(1-3) n형 GaN 결정 기판을 포함하는 반도체 디바이스의 제작
도 6을 참조하여, 상기 CMP 후의 n형 GaN 결정 기판을 MOCVD 장치 내에 배치하고, 이 n형 GaN 결정 기판[질화물 결정 기판(610)] 중 한쪽의 주요면[CMP를 행한(0001)면]측에, MOCVD법에 의해 n형 반도체층(620)으로서의 두께 1 ㎛의 n형 GaN 층(621)(도펀트: Si) 및 두께 150 nm의 n형 Al0.1Ga0.9N층(622)(도펀트: Si), 발광층(640), p형 반도체층(630)으로서의 두께 20 nm의 P형 Al0.2Ga0.8N층(631)(도펀트: Mg) 및 두께 150 nm의 p형 GaN층(632)(도펀트: Mg)을 순차적으로 형성하여, 반도체 디바이스로서의 LED(발광 다이오드, 이하 동일)을 얻었다. 여기서, 발광층(640)은 두께 10 nm의 GaN 층으로 형성되는 장벽층의 4층과, 두께 3 nm의 Ga0.85In0.15N층으로 형성되는 웰층의 3층이 교대로 적층된 다중 양자 우물(quantum-well) 구조로 하였다.
다음에, n형의 GaN 결정 기판[질화물 결정 기판(610)]의 다른 한쪽의 주요면[(000-1)면]측에 제1 전극(661)으로서, 두께 200 nm의 Ti층, 두께 1000 nm의 Al 층, 두께 200 nm의 Ti층, 두께 2000 nm의 Au층으로 형성되는 적층 구조를 형성하고, 질소 분위기 중에서 가열함으로써, 직경 100 ㎛의 n측 전극을 형성하였다. 한편, p형 GaN층(632) 상에 제2 전극(662)으로서, 두께 4 nm의 Ni층, 두께 4 nm의 Au 층으로 형성되는 적층 구조를 형성하고, 불활성 가스 분위기 중에서 가열함으로써, p측 전극을 형성하였다. 상기 적층체를 400 ㎛ ×400 ㎛의 칩으로 되게 한 후에, 상기 p측 전극을 AuSn으로 형성된 땜납층(670)에서 도전체(682)에 본딩하였다. 또한, 상기 n측 전극과 도전체(681)를 와이어(690)로 본딩하여, LED로서의 구성을 갖는 반도체 디바이스(600)를 얻었다.
얻어진 LED[반도체 디바이스(600)]의 광출력을 적분구(integrating sphere)를 이용하여 주입 전류 20 mA의 조건에서 측정하였다. 본 실시예의 LED 광출력의 상대 강도를 1.0으로 하고, 다른 실시예의 상대 강도를 이하에 나타내었다. 결과를 표 1에 요약하였다.
(실시예 2∼6, 비교예 1∼5)
CMP에 있어서 표 1에 나타내는 지립, pH 및 ORP을 갖는 슬러리를 이용한 것 외에는 실시예 1과 동일하게 하여 랩핑, CMP 및 반도체 디바이스 제작을 행하였다. 결과를 표 1에 요약하였다. 표 1의 산화제에 관해서, DCIA-Na란, 디클로로시아눌산나트륨을 나타낸다. 또한, 비교예 4에 있어서의 파쇄 구멍은 CMP가 기계적인 부하에 의해 결정 표면이 미소하게 파쇄되어 발생하는 구멍을 말한다. 또한, 이 파쇄 구멍의 깊이는 광간섭식 단차계로 측정한 바, 50 nm 이상인 것이 많았다.
Figure 112007039169122-PAT00001
(실시예 7∼12)
CMP에 있어서, 표 2에 나타내는 지립, pH 및 ORP을 갖는 슬러리를 이용한 것 외에는 실시예 1과 동일하게 하여, 랩핑, CMP 및 반도체 디바이스 제작을 행하였다. 결과를 표 2에 요약하였다. 여기서, 표 2의 산화제에 관해서, DCIA-Na란, 디클로로이소시아눌산나트륨을 나타낸다. 또한, 표 2의 지립 함유 화학종에 관해서, 실시예 11의 Fe2O3＋SnO2는 화학종 Fe2O3과 SnO2와의 혼합물을 나타내고, 실시예 12의 NiO·Fe2O3은 화학종 NiO 및 Fe2O3으로 형성되는 복합 산화물 NiFe2O4를 나타낸다.
(실시예 13, 비교예 6)
(2-1) n형 GaN 결정 기판 표면의 그라인딩
HVPE법에 의해 성장시킨 n형 GaN 결정(도펀트: Si)을 (0001)면에 평행한 면에서 슬라이스하여 직경 50 mm×두께 0.5 mm의 n형 GaN 결정 기판을 얻었다. 도 4를 참조하여, 이 n형 GaN 결정 기판[질화물 결정(1)]의 N 원자면측의 C면[(000-1)면]을 세라믹스제의 결정 홀더(21)에 왁스로 접착하였다. 연삭기로서는 인피드형의 것을 이용하였다. 지석(42)은 외부 지름 80 mm×폭 5 mm의 링 형상을 한 비트리파이드 본드(vitrified bond)의 다이아몬드 지석을 이용하였다. n형 GaN 결정 기판[질화물 결정(1)]을 결정 홀더(41)에 고정하고, 그 회전축(41c)을 중심으로 하여 회전시키는 동시에, 지석(42)을 지석 메탈 베이스(43)에 고정하고, 그 회전축(43c)을 중심으로 하여 회전시키면서, 지석(42)을 n형 GaN 결정의 표면으로 보냄으로써 n형 GaN 결정의 표면[Ga 원자면측의 C면, (0001)면])의 그라인딩을 행하였다. 지립 직경이 15 ㎛, 5 ㎛, 3 ㎛, 1 ㎛인 4 종류의 다이아몬드 지석을 준비하고, 그라인딩의 진행과 함께, 지립 직경을 단계적으로 작게 하였다. 이러한 그라인딩에 의해 n형 GaN 결정의 표면은 경면이 되었다. 그라인딩 후의 n형 GaN 결정 기판은 가공 변질의 두께가 1500 nm, 표면 거칠기(Ry)가 79 nm, 표면 거칠기(Ra)가 6.2 nm였다.
(2-2) GaN 결정 기판 표면의 CMP
상기 랩핑 후의 n형 GaN 결정 기판에 대해서, 표 2에 나타내는 지립, pH 및 ORP를 갖는 슬러리를 이용한 것 외에는 동일하게 실시예 1의 CMP를 행하였다.
(2-3) n형 GaN 결정 기판을 포함하는 반도체 디바이스의 제작
상기 CMP 후의 n형 GaN 결정 기판을 MOCVD 장치 내에 배치하여, 실시예 1과 동일한 반도체 디바이스 제작을 행하였다. 결과를 표 2에 요약하였다. 여기서, 표 2의 산화제에 관해서 TCIA는 트리클로로이소시아눌산을 나타낸다.
Figure 112007039169122-PAT00002
표 1 및 표 2로부터 명백한 바와 같이, 질화물 결정의 표면 처리에 있어서의 CMP에 있어서, 산화물이고, 그 환산 표준 생성 자유 에너지가 -850 kJ/mol 이상이며, 또한 그 모스 경도가 4 이상인 지립을 이용함으로써, 반도체 디바이스의 기판에 적합한, 평활하며 품질이 좋은 표면을 갖는 질화물 결정 기판이 얻어졌다.
특히, 실시예 1의 지립은 비교예 1의 지립에 비해서, 경도가 낮음에도 불구하고 환산 표준 생성 자유 에너지가 -850 kJ/mol 이상이기 때문에, 폴리싱 속도가 크고, 또한, 보다 평활한 결정 표면이 얻어지며, LED의 광출력 상대 강도가 높아졌다. 또한, 실시예 2의 지립은 실시예 1의 지립에 비해서, 경도가 낮기 때문에 폴리싱 속도는 조금 저하하지만, 환산 표준 생성 자유 에너지가 높기 때문에 평활한 결정 표면이 얻어지며, LED 광출력의 상대 강도도 높아졌다.
(실시예 14∼22)
HVPE법에 의해 성장시킨 n형 GaN 결정(도펀트: Si)을 표 3에 나타내는 면 방위를 갖는 면에 대하여, 표 3의 오프각을 갖는 주요면을 형성하도록 슬라이스하고, 10 mm×10 mm×두께 0.5 mm의 n형 GaN 결정 기판을 얻은 것 이외는 실시예 2와 동일하게 하여, n형 GaN 결정 기판의 랩핑 및 CMP를 행하였다. 결과를 실시예 2와 함께 표 3에 요약하였다. 표 3의 산화제에 관해서, TCIA는 트리클로로이소시아눌산을 나타낸다.
Figure 112007039169122-PAT00003
표 3으로부터 명백한 바와 같이, 질화물 결정 기판의 주요면과, 우르차이트형 구조에 있어서의 {0001}면, {11-20}면, {01-12}면, {10-10}면, {10-11}면, {11-21}면 및 {11-22}면 중 어느 하나의 면과 이루는 각인 오프각이 15° 이하인 질화물 결정 기판에 대하여 본 발명에 따른 CMP를 행함으로써, 효율적으로, 평활하며, 품질이 좋은 주요면을 갖는 질화물 결정 기판이 얻어졌다.
여기서, 실시예 2와 실시예 14와 실시예 15를 대비하면, C면에 대한 오프각을 0°, 2°, 5°로 크게 함에 따라 폴리싱 속도가 높아지는 것을 알 수 있다. 또한, 실시예 2, 16∼22의 각각을 대비하면, CMP에 있어서의 폴리싱 속도가 큰 면은 (000-1)면[C면의 N 원자면(표 3에 있어서 C-N면)]＞{10-10}면(M면)＞{11-20}면(A 면)＞{11-21}면＞{l1-22}면＝{10-11}면(S면)＞{01-12}면(R면)＞(0001)면[C면의 Ga 원자면(표 3에 있어서 C-Ga면)]의 순서였다. 이것은 각 면의 화학 내구성의 차이에 연유되는 것으로 생각된다.
(실시예 23∼29)
실시예 1에 있어서, CMP 후의 n형 GaN 결정 기판을 표 4에 나타내는 바와 같이, 중성 세제로서 0.15 질량%의 폴리옥시알킬렌알킬에테르(이하, POAAE라고도 함) 수용액을 이용하여 스크럽 세정하는 것(중성 세제에 의한 스크럽 세정), 염기성 용액으로서 2N의 농도(노르말 농도, 이하 동일)의 KOH 수용액 또는 산성 용액으로서 0.5N의 농도(노르말 농도, 이하 동일)의 H2SO4 수용액을 이용하여 폴리싱하는 것(염기성 용액 또는 산성 용액에 의한 폴리싱) 및/또는 순수를 이용하여 1 MHz(1×106 Hz)의 초음파에 의해 세정하는 것(순수에 의한 세정)을 행하였다.
여기서, 전술한 중성 세제에 의한 스크럽 세정은 상기 중성 세제를 함유시킨 스폰지를 상기 CMP 후의 n형 GaN 결정 기판의 표면에 가압하여 수동으로 이동시킴으로써 행하였다. 세정 시간은 1분간으로 하였다.
또한, 전술한 폴리싱은 이하와 같이 행하였다. 즉, 폴리싱 장치(도시하지 않음)에 설치된 직경 380 mm의 정반(35) 상에 폴리싱 패드(38)를 설치하고, 폴리싱액 공급구(39)로부터 폴리싱액(37)을 폴리싱 패드(38)에 공급하면서, 회전축(35c)을 중심으로 하여 폴리싱 패드(38)를 회전시키는 동시에, 결정 홀더(31) 상에 추(34)를 얹음으로써 n형 GaN 결정 기판[질화물 결정(1)]을 폴리싱 패드(38)에 대해 가압하면서, n형 GaN 결정 기판[질화물 결정(1)]을 결정 홀더(31)의 회전축(31c)을 중심으로 하여 회전시킴으로써, n형 GaN 결정의 표면[Ga 원자면측의 C면((0001)면)]을 폴리싱하였다. 여기서, 폴리싱 패드(38)로서는 폴리우레탄의 수에드 패드(니타하스 가부시키가이샤제 Supreme RN-R)를 이용하고, 정반(35)으로서는 스테인리스강 정반을 이용하였다. 폴리싱 압력은 19.6 kPa(200 gf/㎠)∼49 kPa(500 gf/㎠)로 하고, n형 GaN 결정 기판[III족 질화물 결정(1)] 및 폴리싱 패드(38)의 회전수는 모두 30 회/min∼100 회/min, 폴리싱 시간은 20분간으로 하였다.
또한, 순수에 의한 세정은 상기 CMP 후, 중성 세제에 의한 스크럽 세정 후 또는 염기성 용액 혹은 산성 용액에 의한 폴리싱 후의 n형 GaN 결정 기판을 순수 중에 침지하고, 이 순수에 1 MHz의 초음파를 인가함으로써 행하였다. 세정 시간은 20분간으로 하였다.
상기 중성 세제에 의한 스크럽 세정, 폴리싱 및/또는 순수 세정 후의 n형 GaN 결정 기판의 표면에 잔류하고 있는 불순물의 원소 분석을 TXRF(전반사 형광 X선 분석법)을 이용하여 행하였다. 결과를 표 4에 요약하였다. 여기서, 표 4의 중성 세제에 의한 세정에 관해서, POAAE는 폴리옥시알킬렌알킬에테르를 말한다.
Figure 112007039169122-PAT00004
표 4로부터 명백한 바와 같이, CMP 후에 중성 세제에 의한 스크럽 세정, 염기성 용액 또는 산성 용액에 의한 폴리싱 및 순수에 의한 세정 중 적어도 어느 하나를 행함으로써, n형 GaN 결정 기판 표면 상의 불순물을 저감할 수 있었다. 또한, 이들 세정 또는 폴리싱을 조합시킴으로써, n형 GaN 결정 기판 표면 상의 불순물을 더욱 저감할 수 있었다.
(실시예 30∼37, 비교예 7∼9)
HVPE법에 의해 성장시킨 n형 AlN 결정(도펀트: Si)을, (0001)면에 평행한 면에서 슬라이스하여 직경 40 mm×두께 0.5 mm의 n형 AlN 결정 기판을 얻었다. 이 n형 AlN 결정 기판의 표면[Ga 원자면측의 C면, (0001)면]에 대하여 실시예 1과 동일한 랩핑을 행하였다. 다음에, n형 AlN 결정 기판의 랩핑된 표면에 대하여, 표 5에 나타내는 지립, pH 및 ORP을 갖는 슬러리를 이용한 것 외에는 실시예 1과 동일한 CMP를 행하였다. 다음에, CMP 후의 n형 AlN 결정 기판을 이용하여 실시예 1과 동일한 반도체 디바이스 제작을 행하였다. 결과를 표 5에 요약하였다.
Figure 112007039169122-PAT00005
표 5를 표 1 및 2에 대비시키면 명백한 바와 같이, 본 발명에 따른 질화물 결정의 표면 처리를 행함으로써, n형 AlN 결정 기판에 있어서도 n형 GaN 결정 기판의 경우와 동일하게 폴리싱 속도가 높은 CMP가 가능해지고, 평활하며, 품질이 좋은 결정 표면이 얻어졌다. 또한, 이러한 n형 AlN 결정 기판은 n형 GaN 결정 기판과 동일하게 단파장 영역의 광 투과율이 높기 때문에, 광출력이 높은 LED가 얻어졌다.
(실시예 38)
(3-1) n형 GaN 결정 표면의 랩핑
HVPE법에 의해 성장시킨 n형 GaN 결정(도펀트: Si)을 (0001)면에 평행한 면에서 슬라이스하여 직경 30 mm×두께 0.5 mm의 n형 GaN 결정 기판을 얻었다. 이 n형 GaN 결정 기판에 대하여, 실시예 1과 동일한 랩핑을 행하였다. 랩핑 후의 n형 GaN 결정 기판은 가공 변질층의 두께가 500 nm, 표면 거칠기(Ry)가 22 ㎚, 표면 거칠기(Ra)가 2.1 nm였다.
(3-2) n형 GaN 결정 표면의 CMP
도 2를 참조하여, 상기 랩핑 후의 n형 GaN 결정 기판[질화물 결정(1)]의 N 원자면측의 C면[(000-1)면]을 세라믹스제의 결정 홀더(21)에 왁스로 접착하였다. 폴리싱 장치(도시하지 않음)가 설치된 직경 300 mm의 정반(25) 상에 고정된 지립(26)을 포함하는 지립 고정체(28)를 회전축(25c)을 중심으로 하여 회전시키는 동시에 질화물 결정(1)을 고정한 결정 홀더(2) 상에 추(24)를 얹어 그 회전축(21c)을 중심으로 하여 회전시키면서, 질화물 결정(1)을 상기 지립 고정체(28)에 가압함으로써, n형 GaN 결정의 표면[Ga 원자면측의 C면, (0001)면]의 CMP를 행하였다.
여기서, 지립 고정체(28)는 지립(26)으로서의 입자 지름 0.5 ㎛의 Cr2O3(모스 경도 8.5, 환산 표준 생성 자유 에너지 -770 kJ/mol) 입자를 바인더(27)로서의 폴리비닐알콜 수지에 의해 고정함으로써 형성하였다. 지립 고정체(28) 중 지립 함유량은 15 질량%였다. 폴리싱 압력은 19.6 kPa(200 gf/㎠∼147 kPa(1500 gf/㎠)로 하고, n형 GaN 결정 기판(질화물 결정 1) 및 지립 고정체(28)의 회전수는 모두 50 회/min∼400 회/min, 폴리싱 시간은 60분간으로 하였다.
이 CMP에 있어서의 폴리싱 속도는 3.2 ㎛/hr로 높았다. 또한, CMP 후에 있어서의 n형 GaN 결정 기판의 가공 변질층의 두께는 150 nm, 표면 거칠기(Ry)는 10 nm 및 표면 거칠기(Ra)는 1.2 ㎚였다.
(3-3) n형 GaN 결정 기판을 포함하는 반도체 디바이스의 제작
상기 CMP 후의 n형 GaN 결정 기판을 이용하여, 실시예 1과 동일한 반도체 디바이스 제작을 행하였다. 결과를 표 6에 요약하였다.
(실시예 39∼44, 비교예 10∼14)
CMP에 있어서 표 6 또는 표 7에 나타내는 지립, 바인더 재질을 이용한 것 외에는 실시예 38과 동일하게 하여, 랩핑, CMP 및 반도체 디바이스 제작을 행하였다. 결과를 표 6 및 표 7에 요약하였다. 여기서, 표 6 및 표 7의 CMP에 있어서의 바인더 재질의 Ph는 페놀 수지를, PVA는 폴리비닐알콜 수지를, PI는 폴리이미드 수지를, PA는 폴리아미드 수지를, PE는 폴리에스테르 수지를 나타낸다. 또한, 비교예 13에 있어서의 파쇄 구멍이란, CMP가 기계적인 부하에 의해 결정 표면이 미소하게 파쇄되어 발생하는 구멍을 말한다. 또한, 이 파쇄 구멍의 깊이는 광간섭식 단차계로 측정한 바 50 nm 이상인 것이 많았다.
Figure 112007039169122-PAT00006
Figure 112007039169122-PAT00007
표 6 및 표 7로부터 명백한 바와 같이, 질화물 결정의 표면 처리 방법에 있어서의 건식 CMP에 있어서도 산화물이고, 그 환산 표준 생성 자유 에너지가 -850 kJ/mol 이상이며, 또한 그 모스 경도가 4 이상인 지립을 이용함으로써, 반도체 디바이스의 기판에 적합한 평활하며, 품질이 좋은 표면을 갖는 질화물 결정 기판이 얻어졌다.
본 발명을 상세하게 도시하고 설명하였지만, 이러한 도시 및 설명은 단지 예시적인 것이고 한정의 의미는 없으며, 본 발명의 사상 및 범위는 첨부의 청구범위에 의해서만 한정된다.
본 발명에 따르면, 질화물 결정에 평활하고 품질이 좋은 표면을 형성하는 질 화물 결정의 표면 처리 방법을 제공하여, 반도체 디바이스에 이용할 수 있는 질화물 결정 기판을 효율적으로 얻을 수 있다.

Claims (16)

  1. 질화물 결정(1)의 표면을 화학 기계적으로 폴리싱하는 표면 처리 방법으로서,
    산화물의 지립(16, 26)이 이용되고,
    상기 지립(16, 26)의 표준 생성 자유 에너지가 산소 분자 1 mol 당 환산값으로 -850 kJ/mol 이상이며,
    상기 지립(16, 26)의 모스 경도가 4 이상인 것인 질화물 결정의 표면 처리 방법.
  2. 제1항에 있어서, 상기 지립(16)은 용매에 분산되어 슬러리(17)로서 이용되고,
    상기 슬러리(17)의 pH 값 x와 산화 환원 전위의 값 y(mV)가 이하의 식(i)및 식(ii)의 모든 관계를 만족시키는 것인 질화물 결정의 표면 처리 방법.
    y≥-50x＋1000 …(i)
    y≤-50x＋1900 …(ii)
  3. 제1항에 있어서, 상기 슬러리(17)의 pH가 5 이하 또는 9 이상인 것인 질화물 결정의 표면 처리 방법.
  4. 제1항에 있어서, 상기 지립(16, 26)이 Fe2O3, Fe3O4, NiO, ZnO, CoO, CO3O4, GeO2, Ga2O3, In2O3, Cr2O3 및 SnO2로 이루어지는 군으로부터 선택되는 적어도 1 종류의 화학종을 함유하는 지립인 것인 질화물 결정의 표면 처리 방법.
  5. 제1항에 있어서, 상기 화학 기계적으로 폴리싱된 상기 질화물 결정(1)의 표면을 중성 세제를 이용하여 스크럽 세정하는 것인 질화물 결정의 표면 처리 방법.
  6. 제1항에 있어서, 상기 화학 기계적으로 폴리싱된 상기 질화물 결정(1)의 표면을 염기성 용액 또는 산성 용액을 이용하여 폴리싱하는 것인 질화물 결정의 표면 처리 방법.
  7. 제1항에 있어서, 상기 화학 기계적으로 폴리싱된 상기 질화물 결정(1)의 표면을 순수를 이용하여 세정하는 것인 질화물 결정의 표면 처리 방법.
  8. 제1항에 있어서, 상기 화학 기계적으로 폴리싱되기 전에, 상기 질화물 결정(1)의 표면을 그라인딩 또는 랩핑(lapping)하는 것인 질화물 결정의 표면 처리 방법.
  9. 질화물 결정(1)의 표면을 화학 기계적으로 폴리싱하는 표면 처리에 의해 얻 어진 질화물 결정 기판(610)으로서,
    상기 표면 처리에 산화물의 지립(16, 26)이 이용되고, 상기 지립(16, 26)의 표준 생성 자유 에너지가 산소 분자 1 mol 당 환산값으로 -850 kJ/mol 이상이며, 상기 지립(16, 26)의 모스 경도가 4 이상인 것인 질화물 결정 기판.
  10. 제9항에 있어서, 표면 거칠기(Ry)가 30 nm 이하인 것인 질화물 결정 기판.
  11. 제9항에 있어서, 표면 거칠기(Ra)가 3 nm 이하인 것인 질화물 결정 기판.
  12. 제9항에 있어서, 상기 질화물 결정 기판(610)의 주요면과, 우르차이트형 구조에 있어서의 {0001}면, {11-20}면, {01-12}면, {10-10}면, {10-11}면, {11-21}면 및 {11-22}면 중 어느 하나의 면과 이루는 각인 오프각이 15° 이하인 것인 질화물 결정 기판.
  13. 제9항에 기재한 질화물 결정 기판(610) 중 적어도 한쪽의 주요면측에 에피택셜 성장에 의해 형성된 1층 이상의 III족 질화물층(650)을 포함하는 에피택셜층이 부착된 질화물 결정 기판.
  14. 제9항에 기재한 질화물 결정 기판(610)과, 이 질화물 결정 기판 중 적어도 한쪽의 주요면측에 형성되어 있는 1층 이상의 III족 질화물층(650)을 포함하는 반 도체 디바이스.
  15. 기판으로서 제9항에 기재한 질화물 결정 기판(610)을 선택하고, 이 질화물 결정 기판(610) 중 적어도 한쪽의 주요면측에 1층 이상의 III족 질화물층(650)을 성장시키는, 에피택셜층이 부착된 질화물 결정 기판의 제조 방법.
  16. 기판으로서 제9항에 기재한 질화물 결정 기판(610)을 선택하고, 이 질화물 결정 기판(610) 중 적어도 한쪽의 주요면측에 1층 이상의 III족 질화물층(650)을 성장시키는, 반도체 디바이스의 제조 방법.
KR1020070051858A 2006-05-31 2007-05-29 질화물 결정의 표면 처리 방법, 질화물 결정 기판,에피택셜층이 부착된 질화물 결정 기판 및 반도체 디바이스및 에피택셜층이 부착된 질화물 결정 기판 및 반도체디바이스의 제조 방법 KR20070115666A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00151876 2006-05-31
JP2006151876 2006-05-31
JPJP-P-2007-00123731 2007-05-08
JP2007123731A JP2008010835A (ja) 2006-05-31 2007-05-08 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
KR20070115666A true KR20070115666A (ko) 2007-12-06

Family

ID=38420534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070051858A KR20070115666A (ko) 2006-05-31 2007-05-29 질화물 결정의 표면 처리 방법, 질화물 결정 기판,에피택셜층이 부착된 질화물 결정 기판 및 반도체 디바이스및 에피택셜층이 부착된 질화물 결정 기판 및 반도체디바이스의 제조 방법

Country Status (4)

Country Link
US (1) US7851381B2 (ko)
EP (1) EP1863074A3 (ko)
JP (1) JP2008010835A (ko)
KR (1) KR20070115666A (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4277826B2 (ja) 2005-06-23 2009-06-10 住友電気工業株式会社 窒化物結晶、窒化物結晶基板、エピ層付窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
US8771552B2 (en) 2005-06-23 2014-07-08 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
US9708735B2 (en) 2005-06-23 2017-07-18 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
JP5271489B2 (ja) * 2006-10-02 2013-08-21 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板及びその製造方法
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
US8198639B2 (en) * 2007-09-03 2012-06-12 Rohm Co., Ltd. Method of manufacturing light emitting device with a pair of ridge protection electrodes
JP5003527B2 (ja) 2008-02-22 2012-08-15 住友電気工業株式会社 Ｉｉｉ族窒化物発光素子、及びｉｉｉ族窒化物系半導体発光素子を作製する方法
US7781780B2 (en) * 2008-03-31 2010-08-24 Bridgelux, Inc. Light emitting diodes with smooth surface for reflective electrode
JP2009246275A (ja) * 2008-03-31 2009-10-22 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びランプ
JP2009272380A (ja) * 2008-05-01 2009-11-19 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその表面処理方法、ｉｉｉ族窒化物積層体およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP4305574B1 (ja) 2009-01-14 2009-07-29 住友電気工業株式会社 Ｉｉｉ族窒化物基板、それを備える半導体デバイス、及び、表面処理されたｉｉｉ族窒化物基板を製造する方法
JP5316276B2 (ja) * 2009-01-23 2013-10-16 住友電気工業株式会社 窒化物半導体発光素子、エピタキシャル基板、及び窒化物半導体発光素子を作製する方法
JP2011023537A (ja) * 2009-07-15 2011-02-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法
JP4513927B1 (ja) * 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5365454B2 (ja) 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP2011103400A (ja) 2009-11-11 2011-05-26 Sumitomo Electric Ind Ltd 化合物半導体素子
JP4835749B2 (ja) * 2009-12-18 2011-12-14 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
US7832090B1 (en) * 2010-02-25 2010-11-16 Unity Semiconductor Corporation Method of making a planar electrode
JP5819076B2 (ja) * 2010-03-10 2015-11-18 株式会社フジミインコーポレーテッド 研磨用組成物
JP5552873B2 (ja) * 2010-04-08 2014-07-16 日立金属株式会社 窒化物半導体基板、その製造方法及び窒化物半導体デバイス
JP5641401B2 (ja) * 2010-07-26 2014-12-17 三菱化学株式会社 Ｉｉｉ族窒化物結晶基板の製造方法
EP2610912A4 (en) * 2010-08-27 2014-10-22 Nat Univ Corp Nara Inst SIC SEMICONDUCTOR ELEMENT
JP5726612B2 (ja) * 2011-04-19 2015-06-03 一般財団法人ファインセラミックスセンター 研磨材料、研磨用組成物及び研磨方法
US8912017B2 (en) * 2011-05-10 2014-12-16 Ostendo Technologies, Inc. Semiconductor wafer bonding incorporating electrical and optical interconnects
US20140248776A1 (en) * 2011-08-09 2014-09-04 Fujimi Incorporated Composition for polishing compound semiconductor
JP5565396B2 (ja) * 2011-09-26 2014-08-06 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、および半導体デバイス
JP6077208B2 (ja) * 2011-11-25 2017-02-08 株式会社フジミインコーポレーテッド 研磨用組成物
JP2013247329A (ja) * 2012-05-29 2013-12-09 Mitsui Mining & Smelting Co Ltd 研摩材スラリー
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
WO2014057748A1 (ja) 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
WO2014125688A1 (ja) * 2013-02-18 2014-08-21 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US20150099358A1 (en) * 2013-10-07 2015-04-09 Win Semiconductors Corp. Method for forming through wafer vias in semiconductor devices
JP5696767B2 (ja) * 2013-11-22 2015-04-08 三菱化学株式会社 自立基板、およびその製造方法
WO2015152021A1 (ja) * 2014-03-31 2015-10-08 株式会社ノリタケカンパニーリミテド ＧａＮ単結晶材料の研磨加工方法
US10753011B2 (en) 2014-09-11 2020-08-25 Tokuyama Corporation Cleaning method and laminate of aluminum nitride single-crystal substrate
KR101668237B1 (ko) * 2016-01-27 2016-10-21 주식회사 루미스탈 질화물 반도체 기판의 표면 가공방법
US10373830B2 (en) 2016-03-08 2019-08-06 Ostendo Technologies, Inc. Apparatus and methods to remove unbonded areas within bonded substrates using localized electromagnetic wave annealing
CN109728158B (zh) * 2017-10-27 2023-07-07 华邦电子股份有限公司 电阻式存储器及其制造方法与化学机械研磨制程
CN112757150A (zh) * 2020-12-29 2021-05-07 南京航空航天大学 一种电子器件用氮化镓单晶材料的快速抛光方法
JP2023032894A (ja) * 2021-08-27 2023-03-09 三桜工業株式会社 ＧａＮ基板の表面加工方法およびＧａＮ基板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3649771B2 (ja) 1995-05-15 2005-05-18 栗田工業株式会社 洗浄方法
JP3281605B2 (ja) * 1998-08-25 2002-05-13 株式会社ノリタケカンパニーリミテド ビトリファイドボンド砥石及びその製造方法
JP2000315666A (ja) * 1999-04-28 2000-11-14 Hitachi Ltd 半導体集積回路装置の製造方法
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP2001322899A (ja) 2000-05-11 2001-11-20 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体基板及びその製造方法
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
JP2003318151A (ja) 2002-04-19 2003-11-07 Nec Electronics Corp 半導体装置の製造方法
DE60330971D1 (de) * 2002-07-22 2010-03-04 Asahi Glass Co Ltd Halbleiterschleif prozess zu seiner herstellung und polierverfahren
JP2004072099A (ja) * 2003-08-01 2004-03-04 Hitachi Ltd 研磨方法
JP2005183738A (ja) * 2003-12-19 2005-07-07 Sharp Corp 化学機械研磨方法及び化学機械研磨装置
JP4752214B2 (ja) * 2004-08-20 2011-08-17 住友電気工業株式会社 エピタキシャル層形成用ＡｌＮ結晶の表面処理方法
JP4792802B2 (ja) * 2005-04-26 2011-10-12 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の表面処理方法
JP4277826B2 (ja) * 2005-06-23 2009-06-10 住友電気工業株式会社 窒化物結晶、窒化物結晶基板、エピ層付窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
JP4301251B2 (ja) * 2006-02-15 2009-07-22 住友電気工業株式会社 ＧａＮ結晶基板
JP2007299979A (ja) * 2006-05-01 2007-11-15 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の表面処理方法およびｉｉｉ族窒化物結晶基板
JP4341721B2 (ja) * 2006-10-19 2009-10-07 住友電気工業株式会社 ＧａＮ基板、ＩＩＩ族窒化物基板の製造方法、エピタキシャル層付き基板の製造方法および半導体素子の製造方法
CN101541476A (zh) * 2007-02-20 2009-09-23 住友电气工业株式会社 研磨浆料、制备研磨浆料的方法、氮化物晶体材料以及氮化物晶体材料的表面研磨方法

Also Published As

Publication number Publication date
EP1863074A2 (en) 2007-12-05
JP2008010835A (ja) 2008-01-17
US7851381B2 (en) 2010-12-14
EP1863074A3 (en) 2009-11-25
US20070281484A1 (en) 2007-12-06

Similar Documents

Publication Publication Date Title
KR20070115666A (ko) 질화물 결정의 표면 처리 방법, 질화물 결정 기판,에피택셜층이 부착된 질화물 결정 기판 및 반도체 디바이스및 에피택셜층이 부착된 질화물 결정 기판 및 반도체디바이스의 제조 방법
JP5429350B2 (ja) ＧａＮ結晶の表面処理方法、ＧａＮ結晶基板、エピタキシャル層付ＧａＮ結晶基板および半導体デバイス、ならびにエピタキシャル層付ＧａＮ結晶基板および半導体デバイスの製造方法
JP4333820B1 (ja) 化合物半導体基板
US20070075041A1 (en) Polishing slurry, method of treating surface of GaxIn1-xASyP1-y crystal and GaxIn1-xASyP1-y crystal substrate
CN101792929B (zh) Iii族氮化物晶体基材和半导体设备
US8022413B2 (en) Group III nitride semiconductor substrate and method for cleaning the same
KR20090115667A (ko) Ｉｉｉ족 질화물 결정 및 그 표면 처리 방법, ｉｉｉ족 질화물 적층체 및 그 제조 방법, 및 ｉｉｉ족 질화물 반도체 디바이스 및 그 제조 방법
EP2478064B1 (en) Composition for polishing bulk silicon
CN102471931B (zh) Iii族氮化物半导体衬底、外延衬底及半导体器件
JP2007103457A (ja) ポリシングスラリー、ｉｉｉ族窒化物結晶の表面処理方法、ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板、半導体デバイスおよびその製造方法
CN102576787B (zh) Iii族氮化物半导体衬底、外延衬底及半导体器件
US20070254401A1 (en) Method of processing a surface of group III nitride crystal and group III nitride crystal substrate
JP2010047463A (ja) Ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
TW201616573A (zh) 氮化鋁單結晶基板的洗淨方法及層積體
JP5636642B2 (ja) 化合物半導体基板
JP5402918B2 (ja) 半導体デバイスの製造方法
JP5696734B2 (ja) Ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板および半導体デバイス
JP5668769B2 (ja) Ｉｉｉ族窒化物結晶およびその表面処理方法、ｉｉｉ族窒化物積層体およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2010166017A (ja) 化合物半導体基板及び半導体デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application