KR20070112277A - 웨이퍼 레벨 패키지 및 그 제조 방법 - Google Patents

웨이퍼 레벨 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20070112277A
KR20070112277A KR1020077023631A KR20077023631A KR20070112277A KR 20070112277 A KR20070112277 A KR 20070112277A KR 1020077023631 A KR1020077023631 A KR 1020077023631A KR 20077023631 A KR20077023631 A KR 20077023631A KR 20070112277 A KR20070112277 A KR 20070112277A
Authority
KR
South Korea
Prior art keywords
polymer layer
wafer
level package
wafer level
terminal
Prior art date
Application number
KR1020077023631A
Other languages
English (en)
Other versions
KR100924902B1 (ko
Inventor
칭 관
로버트 더블유. 워런
안토니 제이. 로비안코
스티브 엑스. 리앙
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20070112277A publication Critical patent/KR20070112277A/ko
Application granted granted Critical
Publication of KR100924902B1 publication Critical patent/KR100924902B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Micromachines (AREA)

Abstract

예시적인 실시예에 따르면, 웨이퍼 레벨 패키지는 디바이스 및 이 디바이스에 전기 접속되는 적어도 하나의 디바이스 웨이퍼 접촉 패드를 포함하는 디바이스 웨이퍼를 포함한다. 웨이퍼 레벨 패키지는 디바이스 웨이퍼 상에 위치하는 제 1 폴리머 층을 포함한다. 웨이퍼 레벨 패키지는 제 1 폴리머 층 상에 위치하며 제 1 단자 및 제 2 단자를 갖는 적어도 하나의 수동 소자를 포함한다. 적어도 하나의 수동 소자의 제 1 단자는 적어도 하나의 디바이스 웨이퍼 접촉 패드에 전기 접속된다. 웨이퍼 레벨 패키지는 적어도 하나의 수동 소자 상에 위치하는 제 2 폴리머 층을 포함한다. 웨이퍼 레벨 패키지는 제 2 폴리머 층 상에 위치하며 적어도 하나의 수동 소자의 제 2 단자에 전기 접속되는 적어도 하나의 폴리머 층 접촉 패드를 포함한다.
웨이퍼, 패키지, 풋프린트

Description

웨이퍼 레벨 패키지 및 그 제조 방법{WAFER LEVEL PACKAGE INCLUDING A DEVICE WAFER INTEGRATED WITH A PASSIVE COMPONENT}
본 발명은 일반적으로 반도체 분야에 관한 것이다. 보다 구체적으로는 본 발명은 웨이퍼 레벨 패키징 분야에 관한 것이다.
셀룰러 폰 및 PDA(personal digital assistant)와 같은 전자 장치는 사이즈 및 가격이 지속적으로 감소하고 기능은 향상된다. 그 결과, 이들 전자 장치는 IC(integrated circuit) 및 MEMS(Micro-Electro-Mechanical System) 디바이스와 같은 보다 작고, 보다 낮은 비용의 부품을 필요로 한다. 그러나, 일반적으로 IC 및 MEMS 디바이스의 총 제조 비용의 약 40.0 % 내지 약 90.0 %를 패키징이 차지한다. 그 결과, 축소된 풋프린트를 갖는 낮은 비용의 IC 및 MEMS 디바이스 패키지를 제공하기 위한 주된 해결책으로서 웨이퍼 레벨 패키징(wafer level packaging)이 출현하였다.
웨이퍼 레벨 패키징 공정에서, 비용을 줄이기 위해, 캡 웨이퍼를 IC 또는 MEMS 디바이스를 포함할 수 있는 디바이스 웨이퍼에 본딩하기 위해 폴리머 재료층 이 사용될 수 있다. 그러나, 대부분의 폴리머계 웨이퍼 레벨 패키지는 기밀 봉착(hermetic seal)을 제공하지 않는다. 기밀 봉착을 달성하기 위하여, 캡 웨이퍼를 디바이스 웨이퍼에 본딩하기 위한 본딩층을 형성하는데 금, 금 기반의 합금, 구리, 구리 기반의 합금 또는 솔더와 같은 얇은 금속층이 사용될 수 있다. 그러나, 금속 본딩층을 사용하면 제조 비용이 증가한다.
또한, 웨이퍼 레벨 패키지에서 RF(Radio frequency) IC 및 RF MEMS 디바이스와 같은 IC 및 MEMS 디바이스를 매칭시키기 위해 인덕터, 저항 및 캐패시터와 같은 수동 소자가 일반적으로 요구된다. 종래의 한 패키징 공정에서는, 수동 소자들이 다층(multi-layer) PCB(printed circuit board) 기판에 형성되어 웨이퍼 레벨 패키지로 패키징되는데, 이것은 독립형 장치를 달성하기 위해 다른 패키지 레벨의 부가적인 비용을 요구한다. 다른 종래의 패키징 공정에서는, 수동 소자가 PCB의 표면 상에 형성되는데, 이것은 부가적인 패키지 공간을 소비한다.
따라서, 당해 분야에서 저비용의, 디바이스 웨이퍼 상에 디바이스를 포함하는 기밀 봉착의 웨이퍼 레벨 패키지가 요구되는데, 이 디바이스는 패키지 풋프린트를 불필요하게 증가시키지 않으면서 디바이스가 디바이스 웨이퍼 외부의 수동 소자에 결합될 수 있다.
본 발명은 수동 소자와 통합된 디바이스 웨이퍼를 포함하는 웨이퍼 레벨 패키지에 관한 것이다. 본 발명은 낮은 비용의, 디바이스 웨이퍼 상에 디바이스를 포함하는 기밀 봉착된 웨이퍼 레벨 패키지에 대한 당해 분야의 요구를 처리 및 해결한다. 여기서, 디바이스는 패키지 풋프린트를 증가시키지 않고 디바이스 웨이퍼 외부의 수동 소자에 결합될 수 있다.
예시적인 실시예에 따르면, 웨이퍼 레벨 패키지는 디바이스 및 이 디바이스에 전기 접속되는 적어도 하나의 디바이스 웨이퍼 접촉 패드를 포함하는 디바이스 웨이퍼를 포함한다. 웨이퍼 레벨 패키지는 디바이스 웨이퍼 상에 위치하는 제 1 폴리머 층을 포함한다. 제 1 폴리머 층은 개구를 포함할 수 있는데, 이 개구는 예를 들면 적어도 하나의 디바이스를 위한 공동(cavity)을 형성한다. 웨이퍼 레벨 패키지는 제 1 폴리머 층 상에 위치하며 제 1 단자 및 제 2 단자를 갖는 적어도 하나의 수동 소자를 포함한다. 적어도 하나의 수동 소자의 제 1 단자는 적어도 하나의 디바이스 웨이퍼 접촉 패드에 전기 접속된다. 웨이퍼 레벨 패키지는 제 1 폴리머 층 내에 위치하는 제 1 도전성 비아를 더 포함하며, 제 1 도전성 비아는 적어도 하나의 수동 소자의 제 1 단자를 적어도 하나의 디바이스 웨이퍼 접촉 패드에 전기 접속한다. 웨이퍼 레벨 패키지는 적어도 하나의 수동 소자 상에 위치하는 제 2 폴리머를 더 포함한다.
이 예시적인 실시예에 따르면, 웨이퍼 레벨 패키지는 제 2 폴리머 층 상에 위치하며 적어도 하나의 수동 소자의 제 2 단자에 전기 접속되는 적어도 하나의 폴리머 층 접촉 패드를 더 포함한다. 웨이퍼 레벨 패키지는 제 2 폴리머 층 내에 위치하는 제 2 도전성 비아를 더 포함하며, 제 2 도전성 비아는 적어도 하나의 수동 소자의 제 2 단자에 전기 접속된다. 웨이퍼 레벨 패키지는 적어도 하나의 폴리머 접촉 패드 상에 위치하는 솔더 범프를 포함할 수도 있다. 웨이퍼 레벨 패키지는 예를 들면 제 1 폴리머 층 및 제 2 폴리머 층 내에 위치하는 금속 밀봉 링을 더 포함할 수도 있다.
디바이스 웨이퍼는 디바이스를 둘러싸며 금속 밀봉 링에 접속될 수 있는 금속 디바이스 웨이퍼 링을 포함할 수 있다. 웨이퍼 레벨 패키지는 제 2 폴리머 층 상에 위치하는 패시베이션 층을 더 포함할 수 있는데, 이 패시베이션 층과 금속 밀봉 링은 웨이퍼 레벨 패키지를 기밀 봉착한다. 일실시예에 따르면, 본 발명은 전술한 웨이퍼 레벨 패키지를 제조하는 방법이다. 본 발명의 다른 특징 및 이점은 아래 상세한 설명 및 첨부한 도면을 참조하면 당업자에게 보다 명확해질 것이다.
도 1은 본 발명의 일실시예를 구현하기 위해 취해지는 단계들을 도시한 순서도.
도 2a는 도 1의 순서도에서 최초 단계에 해당하는, 본 발명의 일실시예에 따라 처리된 웨이퍼의 일부분을 포함하는 단면도.
도 2b는 도 1의 순서도에서 중간 단계에 해당하는, 본 발명의 일실시예에 따라 처리된 웨이퍼의 일부분을 포함하는 단면도.
도 2c는 도 1의 순서도에서 중간 단계에 해당하는, 본 발명의 일실시예에 따라 처리된 웨이퍼의 일부분을 포함하는 단면도.
도 2d는 도 1의 순서도에서 중간 단계에 해당하는, 본 발명의 일실시예에 따 라 처리된 웨이퍼의 일부분을 포함하는 단면도.
도 2e는 도 1의 순서도에서 중간 단계에 해당하는, 본 발명의 일실시예에 따라 처리된 웨이퍼의 일부분을 포함하는 단면도.
도 2f는 도 1의 순서도에서 최종 단계에 해당하는, 본 발명의 일실시예에 따라 처리된 웨이퍼의 일부분을 포함하는 단면도.
도 2g는 도 1의 순서도에서 최종 단계에 해당하는, 본 발명의 일실시예에 따라 처리된 웨이퍼의 일부분을 포함하는 단면도.
본 발명은 수동 소자와 통합된 디바이스 웨이퍼를 포함하는 웨이퍼 레벨 패키지에 관한 것이다. 이하의 설명은 본 발명의 실시에 대한 특정 정보를 포함한다. 당업자는 본 발명이 본 명세서에서 특별히 논의하는 것과 다른 방식으로 실시될 수도 있음을 알 수 있을 것이다. 또한, 본 발명의 특정한 세부사항들 중 몇몇은 본 발명을 혼동시키지 않도록 논의하지 않을 것이다. 본 명세서에 기재되지 않은 특정한 세부사항은 당업자에게 공지되어 있는 것이다.
본 출원의 도면 및 상세한 설명은 단지 본 발명의 예시적인 실시예에 관한 것이다. 간략화를 위해, 본 발명의 원리를 이용하는 본 발명의 다른 실시예는 본 명세서에 구체적으로 기술하지 않고 도면에 구체적으로 도시되지 않는다.
본 발명은 패키지 풋프린트를 증가시키지 않으면서 수동 소자 및 디바이스 웨이퍼를 효과적으로 통합하는 웨이퍼 레벨 패키지를 제공한다. 이하에서 상세히 설명하는 바와 같이, 본 발명의 웨이퍼 레벨 패키지는 디바이스 웨이퍼 위에 형성되는, 폴리머 층들 사이에 형성된 수동 소자를 포함한다. 본 명세서에서는 본 발명을 설명하기 위해 두 개의 폴리머 층 및 두 개의 수동 소자만 갖는 웨이퍼 레벨 패키지를 설명하지만, 본 발명의 방법은 디바이스 웨이퍼 위에 위치하는 둘보다 많은 폴리머 층 및 수동 소자를 갖는 웨이퍼 레벨 패키지를 제공하는데 적용될 수 있다.
도 1은 본 발명의 일실시예에 따른 예시적인 방법을 도시한 순서도이다. 당업자에게 명백한 일부 세부사항 및 특징들은 순서도(100)에서 생략하였다. 예를 들면, 한 단계는 하나 이상의 부 단계로 이루어질 수도 있거나 또는 당해 분야에 공지되어 있는 바와 같이, 특화된 장비 또는 재료를 포함할 수도 있다. 순서도(100)에 나타낸 단계 170 내지 182는 본 발명의 하나의 실시예를 설명하기에 충분하며, 본 발명의 다른 실시예는 순서도(100)에 도시된 단계와 다른 단계를 이용할 수도 있다.
또한, 도 2a 내지 2g의 구조물(270 내지 282)은 각각 순서도(100)의 단계 170 내지 182를 수행한 결과를 도시한 것이다. 예를 들면, 구조물(270)은 처리 단계(170) 후의 반도체 구조물을 도시한 것이고, 구조물(272)은 단계 172의 처리 후의 구조물(270)을 도시한 것이며, 구조물(274)은 단계 174의 처리 후의 구조물(272)을 도시한 것이다.
이제 도 1의 단계 170) 및 도 2a의 구조물(270)을 참조하면, 순서도(100)의 단계 170에서, 핸들 웨이퍼(204) 상에 희생 코팅(202)이 형성되고, 희생 코팅(202) 상에 금속 시드 층(206)이 형성되며, 금속 시드 층(206) 상에 폴리머(208)가 형성 된다. 핸들 웨이퍼(204)는 본 발명의 웨이퍼 레벨 패키지의 일부를 제조하기 위한 플랫폼으로서 이용된다. 핸들 웨이퍼(204)는 실리콘 또는 유리를 포함할 수 있으며, 후속 처리 단계에서 제거된다. 희생 코팅(202)은 핸들 웨이퍼(204) 상에 위치하며 열에 의해 분해될 수 있는 폴리머를 포함할 수 있다. 다른 실시예에서는, 희생 코팅(202)이 자외선(UV) 광에 의해 분해될 수 있는 폴리머 또는 화학 용제에 용해될 수 있는 폴리머를 포함할 수도 있다. 다른 실시예에서는, 희생 코팅(202)이 포토레지스트 스트리퍼로 분리될 수 있는 포토레지스트를 포함할 수도 있다. 예를 들면, 희생 코팅(202)은 약 2.0 마이크론 내지 약 50.0 마이크론의 두께를 가질 수 있다. 희생 코팅(202)은 스핀 코팅 공정 또는 다른 적절한 공정을 이용하여 핸들 웨이퍼(204) 상에 형성될 수 있다. 일실시예에서는, 희생 코팅(202)이 핸들 웨이퍼(204) 상에 라미네이트될 수 있는 건식 막 테이프를 포함할 수도 있다.
금속 시드 층(206)은 희생 코팅(202) 상에 위치하며, 티타늄, 티타늄 텅스텐, 구리, 금, 크롬, 티타늄 질화물, 또는 다른 적절한 금속 또는 금속 합금을 포함할 수 있다. 예를 들면, 금속 시드 층(206)은 약 0.1 마이크론 내지 약 2.0 마이크론의 두께를 가질 수 있다. 금속 시드 층(206)은 스퍼터링 공정, CVD(chemical vapor deposition) 공정, PVD(physical vapor deposition) 공정, 또는 다른 적절한 공정을 이용하여 희생 코팅(202) 상에 형성될 수 있다. 폴리머 층(208)은 금속 시드 층(206) 상에 위치하며, BCB(benzocyclobutene), SU-8(에폭시 계열의 네거티브 레지스트(an epoxy-based negative resist)), 또는 화학 구조의 폴리이미드군 중 하나와 같은 포토이미저블 폴리머(photoimageable polymer)를 포함할 수 있다. 일 실시예에서, 폴리머 층(208)은 포토이미저블 에폭시를 포함할 수 있다. 예를 들면, 폴리머 층(208)은 약 30.0 마이크론 내지 약 70.0 마이크론의 두께를 가질 수 있다. 폴리머 층(208)은 스킨 코팅 공정, 스프레잉 공정, 스크린 인쇄 공정, 또는 다른 적절한 공정을 이용하여 금속 시드 층(206) 상에 형성될 수 있다. 순서도(100)의 단계 170의 결과는 도 2a의 구조물(270)로 도시되어 있다.
도 1의 단계 172 및 도 2b의 구조물(272)을 참조하면, 순서도(100)의 단계 172에서, 도전성 비아(210, 212) 및 금속 밴드(214)가 폴리머 층(208) 상에 형성되고, 수동 소자(216, 218)가 폴리머 층(208) 상에 형성된다. 도전성 비아(210, 212)는 폴리머 층(208) 내에 위치하며 이를 통해 연장되고, 주석 기반의 솔더 재료와 같은 솔더 재료, 구리, 금, 니켈, 또는 다른 적절한 금속 또는 금속 합금과 같은 도전성 금속을 포함할 수 있다. 도전성 비아(210, 212)는 폴리머 층(208) 상에 비아 개구를 패터닝하고 RIE(reactive ion etch) 공정, 습식 에칭 공정 또는 다른 적절한 에칭 공정을 이용하여 폴리머 층(208)을 통해 비아 개구를 연장시킴으로써 형성될 수 있다. 비아 개구를 도전성 재료로 채워 도전성 비아(210, 212)를 형성하기 위해 비전착성 도금 공정(electroless plating process), 전기 도금 공정, 스크린 인쇄 공정, 또는 다른 적절한 침착 공정이 이용될 수 있다.
금속 밴드(214)는 폴리머 층(208) 내에 위치하며 이를 통해 연장되고, 폴리머 층(208)의 주변을 따라 연장되는 연속적인 금속 루프를 형성한다. 금속 밴드(214)는 구리, 금, 니켈, 주석 기반의 솔더 재료와 같은 솔더 재료, 또는 다른 적절한 금속 또는 금속 합금을 포함할 수 있다. 금속 밴드(214)는 폴리머 층(208) 내에 트렌치를 패터닝 및 에칭함으로써 형성될 수 있다. 적절한 금속 또는 금속 합금으로 트렌치를 채워서 금속 밴드(214)를 형성하기 위해 비전착성 도금 공정(electroless plating process), 전기 도금 공정, 또는 다른 적절한 침착 공정이 이용될 수 있다.
수동 소자(216)는 폴리머 층(208) 상에 위치하며, 도전성 비아(210) 위에 위치하여 이 도전성 비아(210)와 전기 접촉하는 단자(220)와, 단자(222)를 포함한다. 수동 소자(216)는 저항, 인덕터 또는 캐패시터일 수 있고, 텅스텐과 같은 금속 또는 다른 적절한 금속 재료를 포함할 수 있다. 수동 소자(218)는 폴리머 층(208) 상에 위치하며 도전성 비아(212) 위에 위치하여 이 도전성 비아와 전기 접촉하는 단자(224) 및 단자(226)를 포함한다. 수동 소자(218)는 저항, 인덕터 또는 캐패시터일 수 있으며, 텅스텐과 같은 금속 또는 다른 적절한 금속 재료를 포함할 수 있다. 수동 소자(216, 218)는 폴리머 층(208) 상에 텅스텐 또는 다른 적절한 금속 재료를 포함하는 재배치 층을 침착시키고 재배치 층을 적절히 패터닝하고 에칭함으로써 형성될 수 있다. 순서도(100)의 단계 172의 결과는 도 2b의 구조물(272)로 도시되어 있다.
도 1의 단계 174 및 도 2c의 구조물(274)을 참조하면, 순서도(100)의 단계 174에서, 폴리머 층(228)은 폴리머 층(208) 상에 형성되고, 수동 소자(216, 218) 및 도전성 비아(230, 232), 개구(234) 및 금속 밴드(236)는 폴리머 층(228) 내에 형성된다. 폴리머 층(228)은 폴리머 층(208) 위에 위치하며, 수동 소자(216, 218)는 BCB, SU-8 또는 화학 구조의 폴리이미드계 중에서 하나와 같은 포토이미저블 폴 리머를 포함할 수 있다. 일실시예에서, 폴리머 층(228)은 포토이미저블 에폭시를 포함할 수도 있다. 본 실시예에서는, 폴리머 층(228) 및 폴리머 층(208)이 동일한 재료를 포함할 수 있다. 일실시예에서는, 폴리머 층(228) 및 폴리머 층(208)이 다른 재료를 포함할 수 있다. 예를 들면, 폴리머 층(228)은 약 5.0 마이크론 내지 약 70.0 마이크론의 두께를 가질 수 있다. 폴리머 층(228)은 스핀 코팅 공정, 스프레잉 공정, 스크린 인쇄 공정 또는 다른 적절한 공정을 이용하여 폴리머 층(208) 및 수동 소자(216, 218) 상에 형성될 수 있다.
도전성 비아(230, 232)는 폴리머 층(228) 내에 위치하며 각각의 수동 소자(216, 218) 상에 위치한다. 도전성 비아(230)는 수동 소자(216)의 단자(222) 위에 위치하여 이 단자(222)와 전기 접촉하고, 도전성 비아(232)는 수동 소자(218)의 단자(226) 위에 위치하여 이 단자(226)와 전기 접촉한다. 도전성 비아(230, 232)는 구성 및 형태가 도전성 비아(210, 214)와 실질적으로 유사하다. 개구(234)는 도전성 비아(230, 232) 사이의 폴리머 층(228) 내에 위치하며, 폴리머 층(228)을 적절히 패터닝 및 에칭함으로써 형성될 수 있다. 금속 밴드(236)는 폴리머 층(228) 내에 위치하며 이를 통해 연장되고, 또한 금속 밴드(214) 상에 위치한다. 금속 밴드(236)는 폴리머 층(228)의 주변을 따라 연장되는 연속적인 금속 루프를 형성하며, 구성, 두께 및 형태가 폴리머 층(208) 내의 금속 밴드(214)와 실질적으로 유사하다. 금속 밴드(236) 및 금속 밴드(214)는 폴리머 층(208) 및 폴리머 층(228) 내에 위치하며 도전성 비아(210, 212, 230) 및 수동 소자(216, 218)를 둘러싸는 금속 밀봉 링(238)을 형성한다. 순서도(100)의 단계 174의 결과는 도 2c의 구조물(274) 로 도시되어 있다.
도 1의 단계 176 및 도 2d의 구조물(276)을 참조하면, 순서도(100)의 단계 176에서, 각각의 도전성 비아(230, 232) 상에 솔더 패드(240, 242)가 형성되고, 금속 밀봉 링(238) 상에 솔더 링(244)이 형성되며, 디바이스 웨이퍼(246)가 폴리머 층(228)에 본딩된다. 솔더 패드(240, 242)는 폴리머 층(228) 내의 각각의 연속적인 비아(203, 232) 상에 위치하며, 주석-은-구리, 주석-은, 금-주석, 인듐 또는 저온 용융점을 갖는 다른 적절한 솔더 재료와 같은 솔더 재료를 포함할 수 있다. 솔더 패드(240, 242)는 도금 공정 또는 다른 적절한 침착 공정을 이용하여 각각의 도전성 비아(230, 232) 상에 형성될 수 있다. 솔더 링(244)은 금속 밀봉 링(238) 상에 위치하며, 구성, 두께 및 형태가 솔더 패드(240, 242)와 실질적으로 유사하다.
실리콘 및/또는 실리콘 게르마늄, GaAs, InP, InGaP 및/또는 기타 재료를 포함할 수 있는 디바이스 웨이퍼(246)는 폴리머 층(228) 상에 위치하며, 디바이스(248), 디바이스 웨이퍼 접촉 패드(250, 252) 및 금속 디바이스 웨이퍼 링(254)을 포함한다. RFIC와 같은 IC를 포함할 수 있는 디바이스(248)는 디바이스 웨이퍼(246) 상에 위치하며, 또한 디바이스(248)를 위한 공동을 형성하는 개구(234) 상에 위치한다. 일실시예에서는, 디바이스(248)는 RF 디바이스와 같은 MEMS 디바이스를 포함할 수 있다. 디바이스 웨이퍼 접촉 패드(250, 252)는 디바이스 웨이퍼(246) 상에 위치하며 디바이스(248)에 전기 접속되고 또한 수동 소자(216, 218)의 단자(222, 226)에 각각 전기 접속된다. 금속 디바이스 웨이퍼 링(254)은 디바이스 웨이퍼(246) 상에 위치하며, 디바이스 웨이퍼(246)의 주변을 따라 연장되는 연속적인 금속 루프를 형성하고, 디바이스 웨이퍼 접촉 패드(250, 252) 및 디바이스(248)를 둘러싼다. 금속 디바이스 웨이퍼 링(254)은 디바이스 웨이퍼(246) 내에서 접지될 수 있다. 일실시예에서는, 금속 디바이스 웨이퍼 링(254)은 디바이스 웨이퍼(246) 내에서 접지되지 않을 수도 있다.
디바이스 웨이퍼 접촉 패드(250, 252) 및 금속 디바이스 웨이퍼 링(254)은 구리, 알루미늄 또는 다른 적절한 금속 또는 금속 합금을 포함할 수 있고, 당해 분야에 공지되어 있는 방법으로 디바이스 웨이퍼(246) 상에 형성될 수 있다. 여기서는 간략화를 위해 단지 하나의 디바이스와 두 개의 디바이스 접촉 패드를 포함하는 디바이스에 대해 논의하였지만, 디바이스 웨이퍼는 다수의 디바이스 점촉 패드 및 복수의 디바이스를 포함할 수도 있다. 디바이스 웨이퍼(246)는, 솔더 패드(240, 242)를 이용하여 도전성 비아(230, 232)를 디바이스 웨이퍼 접촉 패드(250, 252)에 각각 솔더링하고, 솔더 링(244)을 이용하여 금속 밀봉 링(238)을 디바이스 웨이퍼 금속 링(254)에 솔더링하도록, 폴리머 층(228)에 본딩될 수 있다. 순서도(100)의 단계 176의 결과는 도 2d의 구조물(276)로 도시되어 있다.
도 1의 단계 178 및 도 2e의 구조물(278)을 참조하면, 순서도(100)의 단계 178에서, 디바이스 웨이퍼(246)의 목표 두께(256)를 달성하기 위해 세선화 공정(thinning process)이 행해지고, 핸들 웨이퍼(204)가 금속 시드 층(206)으로부터 분리된다. 예를 들면, 디바이스 웨이퍼(246)의 목표 두께(256)는 약 50.0 마이크론 내지 약 300.0 마이크론일 수 있다. 세선화 공정에서, 디바이스 웨이퍼(246)의 목표 두께(256)는 디바이스 웨이퍼(246)로부터 충분한 양의 재료를 제거함으로써 달 성될 수 있다. 세선화 공정은 연마 공정, CMP 공정, 에칭 공정 또는 다른 적절한 재료 제거 공정을 포함할 수 있다. 핸들 웨이퍼(204)(도 2a 내지 2d에 도시되어 있음)는 적절한 공정에서 희생 코팅(202)을 분리시킴으로써 금속 시드 층(206)으로부터 분리될 수 있다. 본 실시예에서는, 희생 코팅(202)이 가열 공정에서 분해되어 금속 시드 층(206)으로부터 핸들 웨이퍼(204)를 릴리스할 수 있다. 다른 실시예에서는, 희생 코팅(202)이 UV 광 또는 화학 용액을 이용하여 분해될 수도 있다. 핸들 웨이퍼(204) 제거 후에, 금속 시드 층(206) 상에 남아 있는 희생 코팅(202)의 부분은 습식 또는 건식 에칭 공정을 이용하여 제거될 수 있다. 순서도(100)의 단계 178의 결과는 도 2e의 구조물(278)로 도시되어 있다.
도 1의 단계 180 및 도 2f의 구조물(280)을 참조하면, 순서도(100)의 단계 180에서, 폴리머 층(208)으로부터 금속 시드 층(206)이 제거되고, 폴리머 층(208)의 노출된 표면(260) 상에 패시베이션 층(258)이 형성되며, 패시베이션 층(258)에 개구(262, 264)가 형성되어 각각의 도전성 비아(210, 212)를 노출한다. 금속 시드 층(206)(도 2a 내지 2e에 도시되어 있음)은 습식 또는 건식 에칭 공정을 이용하여 제거되어 폴리머 층(208)의 표면(260)을 노출시킬 수 있다. 패시베이션 층(258)은 폴리머 층(208)의 표면(260) 상에 위치하며, 실리콘 이산화물, 실리콘 질화물 또는 다른 적절한 유전체 재료를 포함할 수 있다. 패시베이션 층(258)은 CVD 공정, PECVD(plasma enhanced chemical vapor deposition) 공정 또는 다른 적절한 저온 증착 공정을 이용하여 폴리머 층(208) 상에 형성될 수 있다. 패시베이션 층(258)의 두께는 약 1.0 마이크론보다 작을 수 있다. 일실시예에서는, 패시베이션 층(258)이 수십 나노미터 내지 수백 나노미터의 두께를 가질 수 있다. 개구(262, 264)는 각각의 도전성 비아(210, 212) 위에 위치하여 이들 비아를 노출시키고, 패시베이션 층(258)을 적절히 패터닝 및 에칭함으로써 형성될 수 있다. 패시베이션 층(258) 및 금속 밀봉 링(238)은 본 발명의 웨이퍼 레벨 패키지에 기밀 봉착을 제공한다. 기밀 봉착된 웨이퍼 레벨 패키지를 요구하지 않는 본 발명의 일실시예에서, 패시베이션 층(258) 및/또는 금속 밀봉 링(238)은 사용되지 않을 수도 있다. 순서도(100)의 단계 180의 결과는 도 2f의 구조물(280)로 도시되어 있다.
도 1의 단계 182 및 도 2g의 구조물(282)을 참조하면, 순서도(100)의 단계 182에서, 각각의 도전성 비아(210, 212) 상에 폴리머 층 접촉 패드(265, 266)가 형성되고, 각각의 폴리머 층 접촉 패드(265, 266) 상에 솔더 범프(267, 268)가 형성된다. 폴리머 층 접촉 패드(265, 266)는 각각의 도전성 비아(210, 212) 상에 위치하며, 니켈, 구리, 바나듐 또는 다른 적절한 금속 또는 금속 합금을 포함할 수 있는 UBM(under bump metallization) 층의 일부분을 포함할 수 있다. 폴리머 층 접촉 패드(265, 266)는, PVD 공정 또는 다른 적절한 침착 공정을 이용하여 도전성 비아(210, 212) 및 패시베이션 층(258) 상에 UBM 층을 증착하고 UBM 층을 적절히 패터닝 및 에칭함으로써 형성될 수 있다. 폴리머 층 접촉 패드(265)는 도전성 비아(210)에 의해 수동 소자(216)의 단자(220)에 전기 접속되고, 폴리머 층 접촉 패드(266)는 도전성 비아(212)에 의해 수동 소자(218)의 단자(224)에 전기 접속된다.
솔더 범프(267, 268)는 각각의 폴리머 층 접촉 패드(265, 266) 상에 위치하며, 적절한 솔더 재료를 포함할 수 있다. 솔더 범프(267, 268)는 폴리머 층 접촉 패드(265, 266)와 디바이스들 및 디바이스(248) 및 수동 소자(216, 218)를 하우징하는 본 발명의 웨이퍼 레벨 패키지 외부의 부품들 사이에 전기 접속을 제공할 수 있다. 일실시예에서는, 폴리머 층 접촉 패드(265, 266) 및 디바이스들과 본 발명의 웨이퍼 레벨 패키지 외부의 부품들 사이에 전기 접속을 제공하기 위해 솔더 범프(267, 268) 대신에 와이어 본드가 사용될 수도 있다. 순서도(100)의 단계 182의 결과는 도 2g의 구조물(282)로 도시되어 있다.
이와 같이, 본 발명은 폴리머 층 사이에 위치하는 수동 소자들을 포함하는 웨이퍼 레벨 패키지를 달성하는데, 여기서 수동 소자는 디바이스 웨이퍼 접촉 패드에 접속될 수 있고 또한 폴리머 층 접촉 패드에 의해 외부 부품 및 디바이스에 접속될 수 있다. 디바이스 웨이퍼 상에 형성되는 폴리머 층들 사이에 수동 소자를 형성함으로써, 본 발명은 패키지 풋프린트를 바람직하지 않게 증가시키지 않으면서 수동 소자를 웨이퍼 레벨 패키지 내에 디바이스 웨이퍼와 함께 효과적으로 통합한다.
또한, 폴리머 층 내에 금속 밀봉 링을 형성하고 폴리머 층 상에 패시베이션 층을 형성함으로써, 본 발명은, 금속 본딩 재료로 캡 웨이퍼를 디바이스 웨이퍼에 본딩함으로써 기밀 봉착을 달성하는 종래의 기밀 봉착된 웨이퍼 레벨 패키지에 비해 감소된 비용으로 기밀 봉착된 웨이퍼 레벨 패키지를 달성한다.
이상의 본 발명의 설명으로부터, 본 발명의 범주로부터 벗어나지 않고 본 발명의 개념을 구현하기 위해 다양한 기법이 이용될 수 있음은 명백하다. 또한, 특정 실시예를 참조하여 본 발명을 설명하였지만, 당업자라면 본 발명의 사상 및 범주로 부터 벗어나지 않고 형식 및 세부사항에 있어 변화가 있을 수 있다는 것을 알 수 있을 것이다. 따라서, 상술한 실시예는 예시적인 것일 뿐 제한적인 것은 아니다. 또한, 본 발명은 상술한 특정 실시예에 한정되지 않고, 본 발명의 범주로부터 벗어나지 않고 많은 재구성, 변형 및 대체가 가능하다.
이상, 수동 소자와 통합된 디바이스 웨이퍼를 포함하는 웨이퍼 레벨을 설명하였다.

Claims (20)

  1. 웨이퍼 레벨 패키지에 있어서,
    적어도 하나의 디바이스 및 상기 적어도 하나의 디바이스에 전기 접속되는 적어도 하나의 디바이스 웨이퍼 접촉 패드를 포함하는 디바이스 웨이퍼와,
    상기 디바이스 웨이퍼 상에 위치하는 제 1 폴리머 층과,
    상기 제 1 폴리머 층 상에 위치하며, 제 1 단자 및 제 2 단자를 갖는 적어도 하나의 수동 소자를 포함하되,
    상기 적어도 하나의 수동 소자의 상기 제 1 단자는 상기 적어도 하나의 디바이스 웨이퍼 접촉 패드에 전기 접속되는
    웨이퍼 레벨 패키지.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 수동 소자 상에 위치하는 제 2 폴리머 층을 더 포함하는
    웨이퍼 레벨 패키지.
  3. 제 2 항에 있어서,
    상기 제 2 폴리머 층 상에 위치하는 적어도 하나의 폴리머 층 접촉 패드를 더 포함하되, 상기 적어도 하나의 폴리머 층 접촉 패드는 상기 적어도 하나의 수동 소자의 상기 제 2 단자에 전기 접속되는
    웨이퍼 레벨 패키지.
  4. 제 2 항에 있어서,
    상기 제 1 폴리머 층 및 상기 제 2 폴리머 층 내에 위치하는 금속 밀봉 링(metal seal ring)을 더 포함하는
    웨이퍼 레벨 패키지.
  5. 제 2 항에 있어서,
    상기 제 1 폴리머 층 내에 위치하는 제 1 도전성 비아를 더 포함하되, 상기 제 1 도전성 비아는 상기 적어도 하나의 수동 소자의 상기 제 1 단자를 상기 적어도 하나의 디바이스 웨이퍼 접촉 패드에 전기 접속시키는
    웨이퍼 레벨 패키지.
  6. 제 5 항에 있어서,
    상기 제 2 폴리머 층 내에 위치하는 제 2 도전성 비아를 더 포함하되, 상기 제 2 도전성 비아는 상기 적어도 하나의 수동 소자의 상기 제 2 단자에 전기 접속되는
    웨이퍼 레벨 패키지.
  7. 제 4 항에 있어서,
    상기 디바이스 웨이퍼는 금속 디바이스 웨이퍼 링을 더 포함하되, 상기 금속 디바이스 웨이퍼 링은 상기 적어도 하나의 디바이스를 둘러싸고, 상기 금속 디바이스 웨이퍼 링은 상기 금속 밀봉 링에 접속되는
    웨이퍼 레벨 패키지.
  8. 제 1 항에 있어서,
    상기 제 1 폴리머 층은 개구를 포함하되, 상기 개구는 상기 적어도 하나의 디바이스를 위한 공동을 형성하는
    웨이퍼 레벨 패키지.
  9. 제 4 항에 있어서,
    상기 제 2 폴리머 층 상에 위치하는 패시베이션 층을 더 포함하되, 상기 패 시베이션 층 및 상기 금속 밀봉 링은 상기 웨이퍼 레벨 패키지를 기밀 봉착(hermetic seal)하는
    웨이퍼 레벨 패키지.
  10. 제 3 항에 있어서,
    상기 적어도 하나의 폴리머 층 접촉 패드 상에 위치하는 솔더 범프를 더 포함하는
    웨이퍼 레벨 패키지.
  11. 웨이퍼 레벨 패키지를 제조하는 방법에 있어서,
    제 1 폴리머 층 상에 제 1 단자 및 제 2 단자를 갖는 적어도 하나의 수동 소자를 형성하는 단계와,
    상기 적어도 하나의 수동 소자 상에 제 2 폴리머 층을 형성하는 단계와,
    적어도 하나의 디바이스 및 상기 적어도 하나의 디바이스에 전기 접속되는 적어도 하나의 디바이스 웨이퍼 접촉 패드를 포함하는 디바이스 웨이퍼를 상기 제 2 폴리머 층에 본딩하는 단계와,
    상기 제 1 폴리머 층 상에 적어도 하나의 폴리머 층 접촉 패드를 형성하는 단계를 포함하되,
    상기 적어도 하나의 수동 소자의 상기 제 1 단자는 상기 적어도 하나의 폴리머 층 접촉 패드에 전기 접속되고, 상기 적어도 하나의 수동 소자의 상기 제 2 단자는 상기 복수의 디바이스 웨이퍼 접촉 패드 중 하나에 전기 접속되는
    웨이퍼 레벨 패키지 제조 방법.
  12. 제 11 항에 있어서,
    상기 제 1 폴리머 층 형성 단계 후에 상기 제 1 폴리머 층 내에 제 1 도전성 비아 및 제 1 금속 밴드를 형성하는 단계를 더 포함하되, 상기 제 1 도전성 비아는 상기 적어도 하나의 수동 소자의 상기 제 1 단자에 접속되는
    웨이퍼 레벨 패키지 제조 방법.
  13. 제 12 항에 있어서,
    상기 제 2 폴리머 층 형성 단계 후에, 상기 제 2 폴리머 층 내에 제 2 도전성 비아 및 제 2 금속 밴드를 형성하는 단계를 더 포함하되, 상기 제 2 도전성 비아는 상기 적어도 하나의 수동 소자의 상기 제 2 단자에 전기 접속되고, 상기 제 1 금속 밴드 및 상기 제 2 금속 밴드는 금속 밀봉 링을 형성하는
    웨이퍼 레벨 패키지 제조 방법.
  14. 제 13 항에 있어서,
    상기 제 1 폴리머 층 상에 패시베이션 층을 형성하는 단계를 더 포함하되, 상기 패시베이션 층 및 상기 금속 밀봉 링은 상기 웨이퍼 레벨 패키지를 기밀 봉착하는
    웨이퍼 레벨 패키지 제조 방법.
  15. 제 11 항에 있어서,
    상기 제 1 폴리머 층 형성 단계는 핸들 웨이퍼 상에 상기 제 1 폴리머 층을 형성하는 단계를 포함하는
    웨이퍼 레벨 패키지 제조 방법.
  16. 제 15 항에 있어서,
    상기 적어도 하나의 폴리머 층 접촉 패드를 형성하는 단계 전에 상기 핸들 웨이퍼 제거 단계를 더 포함하는
    웨이퍼 레벨 패키지 제조 방법.
  17. 제 11 항에 있어서,
    상기 제 1 폴리머 층은 포토이미저블(photoimageable) 폴리머를 포함하는
    웨이퍼 레벨 패키지 제조 방법.
  18. 제 15 항에 있어서,
    상기 제 1 폴리머 층 형성 단계 전에 상기 핸드 웨이퍼 상에 희생 코팅을 형성하는 단계를 더 포함하는
    웨이퍼 레벨 패키지 제조 방법.
  19. 제 15 항에 있어서,
    상기 적어도 하나의 폴리머 접촉 패드 상에 솔더 범프를 형성하는 단계를 더 포함하는
    웨이퍼 레벨 패키지 제조 방법.
  20. 제 11 항에 있어서,
    상기 적어도 하나의 폴리머 층 접촉 패드를 형성하는 단계 전에 상기 디바이스 웨이퍼의 목표 두께를 얻기 위한 세선화 공정(thinning process)을 수행하는 단 계를 더 포함하는
    웨이퍼 레벨 패키지 제조 방법.
KR1020077023631A 2005-04-01 2006-03-10 웨이퍼 레벨 패키지 및 그 제조 방법 KR100924902B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/097,646 2005-04-01
US11/097,646 US7576426B2 (en) 2005-04-01 2005-04-01 Wafer level package including a device wafer integrated with a passive component

Publications (2)

Publication Number Publication Date
KR20070112277A true KR20070112277A (ko) 2007-11-22
KR100924902B1 KR100924902B1 (ko) 2009-11-05

Family

ID=37069324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077023631A KR100924902B1 (ko) 2005-04-01 2006-03-10 웨이퍼 레벨 패키지 및 그 제조 방법

Country Status (6)

Country Link
US (2) US7576426B2 (ko)
EP (1) EP1864325B1 (ko)
KR (1) KR100924902B1 (ko)
CN (2) CN101496162B (ko)
TW (1) TWI315569B (ko)
WO (1) WO2006107507A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067133B1 (ko) * 2009-08-17 2011-09-22 삼성전기주식회사 원통형 캐패시터를 구비한 웨이퍼 레벨 패키지 및 그 제조방법
US9859249B2 (en) 2014-12-03 2018-01-02 Intel Corporation Method of fabricating an electronic package

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10203397B4 (de) * 2002-01-29 2007-04-19 Siemens Ag Chip-Size-Package mit integriertem passiven Bauelement
GB0330010D0 (en) 2003-12-24 2004-01-28 Cavendish Kinetics Ltd Method for containing a device and a corresponding device
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
JP4891994B2 (ja) * 2005-06-30 2012-03-07 シーメンス アクチエンゲゼルシヤフト 外部からの不正操作に対するセンシティブな電子装置データモジュールを保護する回路担体およびそれを用いた電子装置データモジュールへの不正アクセスの検出方法
JP4791487B2 (ja) * 2005-12-28 2011-10-12 株式会社アライドマテリアル 半導体素子実装用基板とそれを用いた半導体装置および半導体素子実装用基板の製造方法
US7635606B2 (en) * 2006-08-02 2009-12-22 Skyworks Solutions, Inc. Wafer level package with cavities for active devices
US20080217708A1 (en) * 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
US20080308922A1 (en) * 2007-06-14 2008-12-18 Yiwen Zhang Method for packaging semiconductors at a wafer level
US7968978B2 (en) * 2007-06-14 2011-06-28 Raytheon Company Microwave integrated circuit package and method for forming such package
KR100927418B1 (ko) * 2007-09-28 2009-11-19 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
EP2215655A4 (en) 2007-11-30 2014-07-30 Skyworks Solutions Inc CAPACITATION AT WAFBERBENE USING FLIP-CHIP ATTACHMENT
DE102007060632A1 (de) * 2007-12-17 2009-06-18 Robert Bosch Gmbh Verfahren zum Herstellen eines Kappenwafers für einen Sensor
US8900931B2 (en) * 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
US7989262B2 (en) * 2008-02-22 2011-08-02 Cavendish Kinetics, Ltd. Method of sealing a cavity
KR100980810B1 (ko) 2008-03-26 2010-09-10 주식회사 제이엠엘 웨이퍼 레벨-칩 스케일 패키지가 가능한 이미지 센서 모듈 및 그 제조방법
US7993950B2 (en) * 2008-04-30 2011-08-09 Cavendish Kinetics, Ltd. System and method of encapsulation
US7863699B2 (en) * 2008-05-21 2011-01-04 Triquint Semiconductor, Inc. Bonded wafer package module
DE102008025202B4 (de) * 2008-05-27 2014-11-06 Epcos Ag Hermetisch geschlossenes Gehäuse für elektronische Bauelemente und Herstellungsverfahren
US8035219B2 (en) * 2008-07-18 2011-10-11 Raytheon Company Packaging semiconductors at wafer level
US8018821B2 (en) * 2008-09-30 2011-09-13 Intel Corporation Protection layers for media protection during fabrication of probe memory device
JP4972633B2 (ja) * 2008-12-11 2012-07-11 日東電工株式会社 半導体装置の製造方法
US7955885B1 (en) 2009-01-09 2011-06-07 Integrated Device Technology, Inc. Methods of forming packaged micro-electromechanical devices
JP5300558B2 (ja) * 2009-03-27 2013-09-25 日東電工株式会社 半導体装置の製造方法
SG179006A1 (en) 2009-09-25 2012-04-27 Agency Science Tech & Res A wafer level package and a method of forming a wafer level package
TWI420988B (zh) * 2009-10-14 2013-12-21 Wintec Ind Inc 垂直結構被動元件的裝置和方法
US8987830B2 (en) * 2010-01-12 2015-03-24 Marvell World Trade Ltd. Attaching passive components to a semiconductor package
US8574960B2 (en) 2010-02-03 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity adjacent to sensitive region of semiconductor die using wafer-level underfill material
KR100976813B1 (ko) 2010-04-23 2010-08-20 옵토팩 주식회사 전자 소자 패키지 및 그 제조 방법
US8969176B2 (en) 2010-12-03 2015-03-03 Raytheon Company Laminated transferable interconnect for microelectronic package
US8535983B2 (en) * 2011-06-02 2013-09-17 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8987898B2 (en) * 2011-06-06 2015-03-24 International Rectifier Corporation Semiconductor wafer with reduced thickness variation and method for fabricating same
TWI447889B (zh) * 2011-08-05 2014-08-01 Chipmos Technologies Inc 晶片封裝結構
US8624359B2 (en) * 2011-10-05 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package and method of manufacturing the same
DE102012206732A1 (de) * 2012-04-24 2013-10-24 Robert Bosch Gmbh Verfahren zum Herstellen eines hybrid integrierten Bauteils
DE102012112058B4 (de) * 2012-12-11 2020-02-27 Snaptrack, Inc. MEMS-Bauelement und Verfahren zur Verkapselung von MEMS-Bauelementen
US9470710B2 (en) * 2013-02-27 2016-10-18 Texas Instruments Incorporated Capacitive MEMS sensor devices
US9556017B2 (en) * 2013-06-25 2017-01-31 Analog Devices, Inc. Apparatus and method for preventing stiction of MEMS devices encapsulated by active circuitry
TWI527166B (zh) * 2013-07-25 2016-03-21 The package structure of the optical module
US9208938B2 (en) * 2013-10-02 2015-12-08 Globalfoundries Inc. Inductor structure having embedded airgap
US9123626B1 (en) * 2014-02-27 2015-09-01 Texas Instruments Incorporated Integrated passive flip chip package
CN105347289A (zh) * 2015-10-09 2016-02-24 锐迪科微电子（上海）有限公司 适用于芯片级封装的密闭结构及其制造方法
US10629468B2 (en) * 2016-02-11 2020-04-21 Skyworks Solutions, Inc. Device packaging using a recyclable carrier substrate
CN105742195A (zh) * 2016-04-01 2016-07-06 江苏长电科技股份有限公司 一种蚀刻埋孔型表面声滤波芯片封装结构的制造方法
CN105742255B (zh) * 2016-04-01 2018-10-09 江苏长电科技股份有限公司 金属圆片级凹槽埋孔型表面声滤波芯片封装结构及方法
CN105762085B (zh) * 2016-04-01 2019-01-01 江苏长电科技股份有限公司 金属圆片埋孔型表面声滤波芯片封装结构及制造方法
CN105870077A (zh) * 2016-04-01 2016-08-17 江苏长电科技股份有限公司 埋孔型表面声滤波芯片封装结构及其制造方法
CN105810597B (zh) * 2016-04-01 2018-10-09 江苏长电科技股份有限公司 金属圆片级埋孔型表面声滤波芯片封装结构的制造方法
US10453763B2 (en) 2016-08-10 2019-10-22 Skyworks Solutions, Inc. Packaging structures with improved adhesion and strength
KR20180134237A (ko) * 2017-06-08 2018-12-18 (주)와이솔 웨이퍼레벨패키지 및 제조방법
DE102017212796A1 (de) * 2017-07-26 2019-01-31 Robert Bosch Gmbh Elektrische Baugruppe
US10472228B2 (en) * 2017-08-17 2019-11-12 Advanced Semiconductor Engineering, Inc. MEMS device package and method for manufacturing the same
US10854533B2 (en) * 2018-03-26 2020-12-01 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
US11075173B2 (en) * 2018-10-31 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming same
US11316550B2 (en) 2020-01-15 2022-04-26 Skyworks Solutions, Inc. Biasing of cascode power amplifiers for multiple power supply domains
US11450630B2 (en) 2020-10-27 2022-09-20 Cirrus Logic, Inc. Coupling of integrated circuits (ICS) through a passivation-defined contact pad

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323051A (en) 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
US5893726A (en) 1997-12-15 1999-04-13 Micron Technology, Inc. Semiconductor package with pre-fabricated cover and method of fabrication
DE19801312A1 (de) 1998-01-15 1999-07-22 Siemens Ag Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
EP0951068A1 (en) 1998-04-17 1999-10-20 Interuniversitair Micro-Elektronica Centrum Vzw Method of fabrication of a microstructure having an inside cavity
US6399426B1 (en) 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
US6498114B1 (en) 1999-04-09 2002-12-24 E Ink Corporation Method for forming a patterned semiconductor film
US6265246B1 (en) 1999-07-23 2001-07-24 Agilent Technologies, Inc. Microcap wafer-level package
CA2381230A1 (en) 1999-09-03 2001-03-15 Uniax Corporation Encapsulation of organic electronic devices
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
US6452238B1 (en) 1999-10-04 2002-09-17 Texas Instruments Incorporated MEMS wafer level package
US6750521B1 (en) * 1999-10-22 2004-06-15 Delphi Technologies, Inc. Surface mount package for a micromachined device
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2002016181A (ja) 2000-04-25 2002-01-18 Torex Semiconductor Ltd 半導体装置、その製造方法、及び電着フレーム
US6214644B1 (en) 2000-06-30 2001-04-10 Amkor Technology, Inc. Flip-chip micromachine package fabrication method
TW457657B (en) 2000-07-14 2001-10-01 Jou Jeng San Wafer-level packaging of micro electromechanical elements and fabrication method thereof
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6530515B1 (en) 2000-09-26 2003-03-11 Amkor Technology, Inc. Micromachine stacked flip chip package fabrication method
US6630725B1 (en) 2000-10-06 2003-10-07 Motorola, Inc. Electronic component and method of manufacture
US6358773B1 (en) * 2000-12-27 2002-03-19 Vincent Lin Method of making substrate for use in forming image sensor package
KR100518616B1 (ko) * 2001-01-18 2005-10-04 노키아 코포레이션 필터디바이스 및 필터디바이스를 제조하는 방법
US6525420B2 (en) * 2001-01-30 2003-02-25 Thermal Corp. Semiconductor package with lid heat spreader
JP4055368B2 (ja) * 2001-02-27 2008-03-05 日本電気株式会社 二次電池
JP2002261190A (ja) 2001-02-28 2002-09-13 Sony Corp 半導体装置、その製造方法及び電子機器
US6773962B2 (en) * 2001-03-15 2004-08-10 General Electric Company Microelectromechanical system device packaging method
US6926057B2 (en) * 2001-09-25 2005-08-09 Dainippon Screen Mfg. Co., Ltd. Thin film forming apparatus and thin film forming method
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
TW560018B (en) * 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
US6787897B2 (en) 2001-12-20 2004-09-07 Agilent Technologies, Inc. Wafer-level package with silicon gasket
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
JP2003218256A (ja) 2002-01-21 2003-07-31 Kyocera Corp 電子部品収納用パッケージ
US6660564B2 (en) * 2002-01-25 2003-12-09 Sony Corporation Wafer-level through-wafer packaging process for MEMS and MEMS package produced thereby
US7045459B2 (en) 2002-02-19 2006-05-16 Northrop Grumman Corporation Thin film encapsulation of MEMS devices
US6838309B1 (en) 2002-03-13 2005-01-04 Amkor Technology, Inc. Flip-chip micromachine package using seal layer
US7311242B2 (en) * 2002-03-19 2007-12-25 Nxp, B.V. Design of an insulated cavity
KR100850879B1 (ko) 2002-05-15 2008-08-07 엘지이노텍 주식회사 저온 소성 세라믹을 이용한 안테나 스위치
US7059048B2 (en) 2002-06-07 2006-06-13 Intel Corporation Wafer-level underfill process making use of sacrificial contact pad protective material
JP4892171B2 (ja) 2002-06-13 2012-03-07 日立化成工業株式会社 多層配線板の製造方法および多層配線板
DE10228593A1 (de) * 2002-06-26 2004-01-15 Infineon Technologies Ag Elektronisches Bauteil mit einer Gehäusepackung
SE0202681D0 (sv) * 2002-09-10 2002-09-10 Frank Niklaus Hermetic sealing with combined adhesive bonding and sealing rings
SG111972A1 (en) 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
US6872589B2 (en) 2003-02-06 2005-03-29 Kulicke & Soffa Investments, Inc. High density chip level package for the packaging of integrated circuits and method to manufacture same
DE10310617B4 (de) 2003-03-10 2006-09-21 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
US6812558B2 (en) * 2003-03-26 2004-11-02 Northrop Grumman Corporation Wafer scale package and method of assembly
US6743991B1 (en) * 2003-04-14 2004-06-01 Agilent Technologies, Inc. Polymeric liquid metal switch
US20040259325A1 (en) 2003-06-19 2004-12-23 Qing Gan Wafer level chip scale hermetic package
US7368808B2 (en) * 2003-06-30 2008-05-06 Intel Corporation MEMS packaging using a non-silicon substrate for encapsulation and interconnection
JP4269806B2 (ja) * 2003-06-30 2009-05-27 カシオ計算機株式会社 半導体装置およびその製造方法
US7203394B2 (en) 2003-07-15 2007-04-10 Rosemount Aerospace Inc. Micro mirror arrays and microstructures with solderable connection sites
US7045868B2 (en) 2003-07-31 2006-05-16 Motorola, Inc. Wafer-level sealed microdevice having trench isolation and methods for making the same
US6777263B1 (en) 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias
US7275424B2 (en) * 2003-09-08 2007-10-02 Analog Devices, Inc. Wafer level capped sensor
US20050054133A1 (en) 2003-09-08 2005-03-10 Felton Lawrence E. Wafer level capped sensor
US20050085016A1 (en) * 2003-09-26 2005-04-21 Tessera, Inc. Structure and method of making capped chips using sacrificial layer
KR20050040589A (ko) * 2003-10-29 2005-05-03 삼성전기주식회사 광도파로가 형성된 인쇄회로 기판 및 그 제조 방법
US7335972B2 (en) * 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
KR100604334B1 (ko) * 2003-11-25 2006-08-08 (주)케이나인 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
WO2005101502A1 (en) 2004-04-16 2005-10-27 Koninklijke Philips Electronics N.V. An integrated circuit, a method and an assembly for manufacturing the integrated circuit, and a mobile phone having the integrated circuit
US7061099B2 (en) * 2004-09-30 2006-06-13 Intel Corporation Microelectronic package having chamber sealed by material including one or more intermetallic compounds
US7198725B2 (en) * 2004-11-05 2007-04-03 Chi-Yen Shen Method for making a surface acoustic wave device package
US7202560B2 (en) * 2004-12-15 2007-04-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Wafer bonding of micro-electro mechanical systems to active circuitry
US7169649B2 (en) * 2004-12-16 2007-01-30 Palo Alto Research Center, Inc. Wafer scale integration of electroplated 3D structures using successive lithography, electroplated sacrificial layers, and flip-chip bonding
JP2006237406A (ja) 2005-02-25 2006-09-07 Toshiba Corp 樹脂封止型電子部品装置
US20060211233A1 (en) 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7576426B2 (en) 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
US7323675B2 (en) * 2005-09-21 2008-01-29 Sigurd Microelectronics Corp. Packaging structure of a light-sensing device with a spacer wall
US7635606B2 (en) 2006-08-02 2009-12-22 Skyworks Solutions, Inc. Wafer level package with cavities for active devices
US20080217708A1 (en) 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067133B1 (ko) * 2009-08-17 2011-09-22 삼성전기주식회사 원통형 캐패시터를 구비한 웨이퍼 레벨 패키지 및 그 제조방법
US9859249B2 (en) 2014-12-03 2018-01-02 Intel Corporation Method of fabricating an electronic package

Also Published As

Publication number Publication date
CN102386166B (zh) 2015-04-01
CN102386166A (zh) 2012-03-21
TWI315569B (en) 2009-10-01
US7629201B2 (en) 2009-12-08
US20080003761A1 (en) 2008-01-03
EP1864325B1 (en) 2017-10-18
CN101496162A (zh) 2009-07-29
KR100924902B1 (ko) 2009-11-05
EP1864325A2 (en) 2007-12-12
US20060220173A1 (en) 2006-10-05
WO2006107507A3 (en) 2009-04-16
EP1864325A4 (en) 2010-04-14
WO2006107507A2 (en) 2006-10-12
TW200735312A (en) 2007-09-16
CN101496162B (zh) 2012-01-25
US7576426B2 (en) 2009-08-18

Similar Documents

Publication Publication Date Title
KR100924902B1 (ko) 웨이퍼 레벨 패키지 및 그 제조 방법
US20060211233A1 (en) Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US8384222B2 (en) Semiconductor device and manufacturing method thereof
US8283737B2 (en) MEMS package and method of manufacturing the MEMS package
US7709954B2 (en) Redistribution layer for wafer-level chip scale package and method therefor
US20050176233A1 (en) Wafer-level chip scale package and method for fabricating and using the same
TW201724460A (zh) 半導體元件以及製造方法
US8860195B2 (en) Apparatus and method for increasing the quantity of discrete electronic components in an integrated circuit package
US20070008058A1 (en) Manufacturing method for electronic substrate, electronic substrate, and electronic apparatus
US8541877B2 (en) Electronic device package and method for fabricating the same
US11735497B2 (en) Integrated passive device and fabrication method using a last through-substrate via
US8048776B2 (en) Semiconductor device and method of supporting a wafer during backgrinding and reflow of solder bumps
US20060160348A1 (en) Semiconductor element with under bump metallurgy structure and fabrication method thereof
US11810843B2 (en) Integrated capacitor with extended head bump bond pillar
US20230101228A1 (en) Package comprising an acoustic device and a cap substrate comprising an inductor
US11127705B2 (en) Semiconductor structure and manufacturing method thereof
CN115627508A (zh) 一种制造工艺及其应用

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121010

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131011

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141010

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151008

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161014

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171017

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181012

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191011

Year of fee payment: 11