KR20180134237A - 웨이퍼레벨패키지 및 제조방법 - Google Patents

웨이퍼레벨패키지 및 제조방법 Download PDF

Info

Publication number
KR20180134237A
KR20180134237A KR1020170071855A KR20170071855A KR20180134237A KR 20180134237 A KR20180134237 A KR 20180134237A KR 1020170071855 A KR1020170071855 A KR 1020170071855A KR 20170071855 A KR20170071855 A KR 20170071855A KR 20180134237 A KR20180134237 A KR 20180134237A
Authority
KR
South Korea
Prior art keywords
protection dam
pad
layer
dam
connection
Prior art date
Application number
KR1020170071855A
Other languages
English (en)
Inventor
한정훈
박은태
하진호
용준우
Original Assignee
(주)와이솔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)와이솔 filed Critical (주)와이솔
Priority to KR1020170071855A priority Critical patent/KR20180134237A/ko
Priority to US15/992,359 priority patent/US10446506B2/en
Priority to CN201810585187.4A priority patent/CN109037424A/zh
Publication of KR20180134237A publication Critical patent/KR20180134237A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/80411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/80424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/80464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/80466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/80469—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 웨이퍼레벨패키지는 본딩패드, 제1보호댐을 포함하고, 다수의 회로패턴부가 일면에 배치되는 기판; 복수개의 접속패드, 제2보호댐 및 비아홀이 배치된 인쇄회로기판; 상기 인쇄회로기판에 배치된 상기 복수개의 접속패드 중 일부 및 상기 제2보호댐과 연결되는 연결부;를 포함할 수 있다.
본 발명에 따른 웨이퍼레벨패키지 제조방법은 기판 상에 회로패턴부를 배치하는 단계; 상기 기판 일면에 본딩패드 및 제1보호댐을 배치하는 단계; 인쇄회로기판의 제2절연층 일면에 접속패드 및 제2보호댐을 배치하는 단계; 제2절연층 타면에 제2회로패턴층을 형성하는 단계; 상기 접속패드에서 제2절연층을 관통하여 제2회로패턴층과 연결되는 비아홀을 형성하는 단계; 상기 제2보호댐과 접속패드의 일부를 연결하는 연결부를 배치하는 단계; 제2절연층 타면에 제1절연층을 배치하는 단계;제1절연층 일면에 제1회로패턴층 및 패드를 배치하는 단계; 상기 제1회로패턴층에서 제1절연층을 관통하여 제2회로패턴층과 연결되는 비아홀을 형성하는 단계; 상기 비아홀 내부를 충진하는 단계; 및 상기 기판과 인쇄회로기판을 부착하는 단계;를 포함할 수 있다.

Description

웨이퍼레벨패키지 및 제조방법 {Wafer Level package and Manufacturing method }
본 발명은 웨이퍼레벨패키지 및 제조방법에 관한 것이다.
일반적으로 전자부품 중에는 표면 탄성파 필터(Surface Acoustic Wave; SAW), 온도 보상형 수정 발진기(Temperature Compensation Crystal Osillator; TCXO), FBAR(FilmBulk Acoustic Reasonator) 필터 등 내부가 소정 공간 비어 있어야 하는, 즉 소정 공간의 에어 캐비티(Air Cavity)가 형성되어야 하는 칩들이 있다.
표면탄성파(Surface Acoustic Wave; SAW)필터는 압전 물질을 이용하여 표면으로 전달되는 주파수 전달 특성을 이용하여 고주파를 필터링하는 필터로써 주파수 전달을 위해 표면이 에어 캐피티로 확보되어야만 하고, TXCO, FBAR 등의 박막 구조를 갖는 부품 또한 내부의 특정 영역이 에어 캐비티로 형성되어야만 한다.
이러한 칩들은 패키지로 제작될 때 웨이퍼레벨패키지(Wafer Level Package; WLP) 형태로 제작되는 데, 외부로부터 수분 등의 오염물이 접근 또는 침투하여 치명적인 고장이 발생되는 것을 방지하기 위해 그 내부 공간을 외부와 완전히 차단된 패키징 형태로 구현된다.
이와 같은 반도체소자패키지는 일반적으로 본딩패드를 포함하는 회로패턴이 형성된 압전기판, 회로패턴을 외부환경으로부터 보호함과 아울러 소정 공간의 에어 캐비티(Air Cavity)를 확보할 수 있도록 접착제에 의해 압전기판의 표면에 접착된 캡으로 이루어진다.
이때, 압전기판 및 캡의 CTE(Cofficient Thermal Expansion)값의 차가 클 경우 서로 다른 팽창률로 인해 파손되기 때문에 일반적으로 동종 물질로 구성되고, 자외선 또는 레이저가 투과할 수 있는 투명성을 갖는다.
웨이퍼레벨패키지는 압전기판 및 캡이 동종 물질로 구성되며, 웨이퍼로 압전기판 및 캡이 구성될 시 비아(Via)를 형성하기 어려운 문제점이 존재한다.
본 발명은 소자의 설계자유도를 향상시킨 웨이퍼레벨패키지를 제공하고자 한다.
본 발명에 따른 웨이퍼레벨패키지는 본딩패드, 제1보호댐을 포함하고, 다수의 회로패턴부가 일면에 배치되는 기판; 복수개의 접속패드, 제2보호댐 및 비아홀이 배치된 인쇄회로기판; 및 상기 인쇄회로기판에 배치된 상기 복수개의 접속패드 중 일부 및 상기 제2보호댐과 연결되는 연결부;를 포함할 수 있다.
또한, 상기 연결부를 통해 상기 제2보호댐과 연결되는 접속패드는 그라운드 패드일 수 있다.
또한, 상기 기판에 배치된 본딩패드 및 제1보호댐과 대응되는 위치에 상기 인쇄회로기판에 접속패드 및 제2보호댐이 배치될 수 있다.
또한, 상기 인쇄회로기판 일면에 패드가 배치될 수 있다.
또한, 상기 패드는 SMT를 위한 패드일 수 있다.
또한, 상기 접속패드는 전도성 물질로 단층 또는 다층으로 구현될 수 있다.
또한, 상기 보호댐은 상기 접속패드와 같은 물질 및 구조로 구현될 수 있다.
또한, 상기 본딩패드와 접속패드 및 제1보호댐과 제2보호댐이 부착 시 전체적인 구조가 Cu-Sn-Cu 또는 Au-Sn-Au 일 수 있다.
또한, 상기 본딩패드와 접속패드 및 제1보호댐과 제2보호댐이 부착시 전제적인 구조가 Cu-Sn-Cu일 때, 상기 본딩패드 및 제1보호댐이 Cu-Sn 적층구조일 때 상기 접속패드 및 제2보호댐은 Cu 단층구조이고, 상기 본딩패드 및 제1보호댐이 Cu 단층구조일 때 상기 접속패드 및 제2보호댐은 Sn-Cu 적층구조로 이루어질 수 있다.
또한, 상기 본딩패드와 접속패드 및 제1보호댐과 제2보호댐이 부착 시 전체적인 구조가 Au-Sn-Au일 때, 상기 본딩패드 및 제1보호댐이 Au-Sn 적층구조일 때 상기 접속패드 및 제2보호댐은 Au 단층구조이고, 상기 본딩패드 및 제1보호댐이 Au 단층구조일 때 상기 접속패드 및 제2보호댐은 Sn-Au 적층구조로 이루어질 수 있다.
또한, 상기 인쇄회로기판은 3개의 동박층으로 구성될 수 있다.
또한, 상기 본딩패드와 대응되는 위치에 상기 인쇄회로기판의 절연층을 관통하는 비아홀이 형성될 수 있다.
본 발명에 따른 웨이퍼레벨패키지 제조방법은 기판 상에 회로패턴부를 배치하는 단계; 상기 기판 일면에 본딩패드 및 제1보호댐을 배치하는 단계; 인쇄회로기판의 제2절연층 일면에 접속패드 및 제2보호댐을 배치하는 단계; 제2절연층 타면에 제2회로패턴층을 형성하는 단계; 상기 접속패드에서 제2절연층을 관통하여 제2회로패턴층과 연결되는 비아홀을 형성하는 단계; 상기 제2보호댐과 접속패드의 일부를 연결하는 연결부를 배치하는 단계; 제2절연층 타면에 제1절연층을 배치하는 단계;제1절연층 일면에 제1회로패턴층 및 패드를 배치하는 단계; 상기 제1회로패턴층에서 제1절연층을 관통하여 제2회로패턴층과 연결되는 비아홀을 형성하는 단계; 상기 비아홀 내부를 충진하는 단계; 및 상기 기판과 인쇄회로기판을 부착하는 단계;를 포함할 수 있다.
또한, 상기 연결부를 통해 상기 제2보호댐과 연결되는 접속패드는 그라운드 패드 일 수 있다.
또한, 상기 인쇄회로기판의 접속패드 및 제2보호댐은 상기 기판에 배치된 본딩패드 및 제1보호댐과 대응되는 위치에 배치될 수 있다.
또한, 상기 인쇄회로기판에 접속패드 및 제2보호댐을 배치하는 단계에서, 상기 접속패드는 전도성물질로 단층 또는 다층으로 구현될 수 있다.
또한, 상기 제2보호댐은 상기 접속패드와 같은 전도성 물질 및 구조로 구현될 수 있다.
또한, 상기 패드는 SMT 를 위한 패드일 수 있다.
또한, 상기 기판과 인쇄회로기판을 부착하는 단계에서, 상기 접속패드와 본딩패드 및 제1보호댐과 제2보호댐이 부착될 수 있고, 부착 시 전체적인 구조가 Cu-Sn-Cu 또는 Au-Sn-Au 일 수 있다.
또한, 상기 본딩패드와 접속패드 및 제1보호댐과 제2보호댐이 부착 시 전체적인 구조가 Cu-Sn-CU 일 때, 상기 본딩패드 및 제1보호댐이 Cu-Sn 적층구조일 때 상기 접속패드 및 제2보호댐은 Cu 단층구조이고, 상기 본딩패드 및 제1보호댐이 Cu 단층구조일 때, 상기 접속패드 및 제2보호댐은 Sn-Cu 적층구조로 이루어질 수 있다.
또한, 상기 본딩패드와 접속패드 및 제1보호댐과 제2보호댐이 부착 시 전체적인 구조가 Au-Sn-Au일 때, 상기 본딩패드 및 제1보호댐이 Au-Sn 적층구조일 때, 상기 접속패드 및 제2보호댐은 Au 단층구조이고, 상기 본딩패드 및 제1보호댐이 Au 단층구조일 때 상기 접속패드 및 제2보호댐은 Sn-Au 적층구조로 이루어질 수 있다.
본 발명에 따른 웨이퍼레벨패키지 및 제조방법을 통해 설계자유도를 향상시킬 수 있다.
또한, 본 발명을 통해 웨이퍼레벨패키지의 신뢰성을 향상시킬 수 있다.
또한, 본 발명을 통해 배선설계지 브릿지 공정이 생략됨에 따라 제조공정을 단순화 시킬 수 있다.
또한, 본 발명을 통해 소자의 크기를 소형화할 수 있다.
도 1은 본 발명에 따른 웨이퍼레벨패키지의 단면을 도시한 것이다.
도 2는 본 발명에 따른 웨이퍼레벨패키지의 인쇄회로기판의 단면을 도시한 것이다.
도 3은 인쇄회로기판을 구성하는 L3의 개략적인 평면도이다.
도 4는 인쇄회로기판의 접속패드 위치가 변경된 단면을 도시한 것이다.
도 5는 종래 및 본 발명에 따른 기판의 평면을 도시한 것이다.
도 6은 본 발명에 따른 웨이퍼레벨패키지 제조방법을 설명하기 위한 도면이다.
도 7은 본 발명에 따른 웨이퍼레벨패키지를 모듈 인쇄회로기판에 실장시킨 모듈의 단면을 도시한 것이다.
본 발명의 전술한 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 이하의 상세한 설명에 의해 보다 명확하게 이해될 것이다. 본 발명의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(On)",에 또는 "하/아래(under)"에 형성 또는 배치된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성 또는 배치되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
이하 , 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 웨이퍼레벨패키지의 단면도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 웨이퍼레벨패키지는 기판(100), 및 인쇄회로기판(140);을 포함할 수 있다.
상기 기판(100)은 회로패턴부(104), 본딩패드(108) 및 제1보호댐(106)을 포함할 수 있다.
상기 기판(100)은 LiTaO3 웨이퍼, LiNbO3 웨이퍼 및 실리콘 웨이퍼 중 하나일 수 있으나 이에 한정되지는 않는다.
상기 기판(100)의 일면에는 다수의 회로패턴부(104)가 배치될 수 있다. 상기 회로패턴부(104)은 IDT(Inter Digital Transducer)전극부일 수 있다. 상기 회로패턴부(104)는 전도성 물질이라면 제한 없이 구성될 수 있으며, 예를 들어 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al),니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등 전기적 특성이 우수한 물질로 구현될 수 있으나 이에 한정되지는 않는다.
상기 회로패턴부(104)는 Additive, Subtractive, semi-Additive 등의 방법으로 구현될 수 있으나. 이에 한정되지는 않는다.
상기 본딩패드(108)는 상기 기판(100)의 일면에 상기 회로패턴부(104)와 이격된 거리에 배치될 수 있다.
상기 본딩패드(108)는 전도성 물질로 구성되며, 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt), 주석(Sn) 등 전기적 특성이 우수한 물질로 구현될 수 있으나 이에 한정되지는 않는다.
상기 본딩패드(108)는 전도성 물질로 구성된 단층 또는 적층된 구조를 가질 수 있다.
상기 제1보호댐(106)은 상기 본딩패드(108)와 이격된 거리를 갖고 상기 기판(100)의 둘레에 배치될 수 있다.
상기 제1보호댐(106)은 전도성 물질로 구성되며, 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt), 주석(Sn) 등 전기적 특성이 우수한 물질로 구현될 수 있으나 이에 한정되지는 않는다.
상기 제1보호댐(106)은 전도성 물질로 구성된 단층 또는 적층된 구조를 가질 수 있다.
상기 제1보호댐(106)은 상기 본딩패드(108)와 같은 전도성 물질 및 구조로 구현될 수 있다.
상기 본딩패드(108) 및 제1보호댐(106)은 도금공법, Evaporation 공법 및 Sputter 공법 등으로 형성될 수 있으나 이에 한정되지는 않는다.
본 발명에 따른 웨이퍼레벨패키지는 상기 기판(100)과 인쇄회로기판(140)이 부착 또는 결합되어 구현될 수 있다.
상기 웨이퍼레벨패키지를 구성하는 인쇄회로기판(140)에 대해 도 2를 참조하여 자세히 설명하고자 한다.
도 2는 본 발명의 실시예에 따른 웨이퍼레벨패키지를 구성하는 인쇄회로기판(140)의 단면도이다. 도 2에 도시된 바와 같이, 본 발명에 따른 웨이퍼레벨패키지를 구성하는 인쇄회로기판(140)은 절연층(130), 3개의 동박층, 접속패드(132) ,제2보호댐(134) 및 연결부(a)를 포함할 수 있다.
상기 절연층(130)은 제1절연층(130a) 및 제2절연층(130b)을 포함할 수 있다.
상기 동박층은 제1동박층(L1), 제2동박층(L2) 및 제3동박층(L3)을 포함할 수 있다.
상기 인쇄회로기판(140) 일면에 상기 본딩패드(108) 및 제1보호댐(106)과 대응되는 위치에 복수 개의 접속패드(132) 및 제2보호댐(134)이 배치될 수 있다.
상기 인쇄회로기판(140)에 배치되는 접속패드(132) 및 제2보호댐(134)는 상기 기판(100)에 배치되는 상기 본딩패드(108) 및 상기 제1보호댐(106)과 통해 부착될 수 있다.
상기 접속패드(132)는 전도성 물질로 구성되며, 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt), 주석(Sn) 등 전기적 특성이 우수한 물질로 구현될 수 있으나 이에 한정되지는 않는다.
상기 제2보호댐(134)은 전도성 물질로 구성되며, 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt), 주석(Sn) 등 전기적 특성이 우수한 물질로 구현될 수 있으나 이에 한정되지는 않는다.
상기 제2보호댐(134)은 습기 및 오염물질의 유입을 차단할 수 있다.
상기 제2보호댐(134)은 상기 접속패드(132)와 같은 전도성 물질 및 구조로 구현될 수 있으나 이에 한정되지는 않는다.
상기 절연층(130)은 1개 이상으로 구현될 수 있으며 본 발명은 절연층(130)이 2개의 층으로 구현된 경우를 예를 들어 서술하나 이에 한정되지는 않는다..
상기 절연층(130)은 제1절연층(130a) 및 제2절연층(130b)를 포함할 수 있다.
상기 제1절연층(130a) 및 제2절연층(130b)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지를 포함할 수 있다. 상기 제1절연층(130a)은 상기 수지에 보강재를 더 포함할 수 있다. 상기 보강재는 패브릭, 보강재, 무기 필러 등 일 수 있으나, 이에 한정되지는 않는다. 상기 패브릭 보강재는 유리 섬유 일 수 있으며, 유리 섬유가 수지에 함침되어 프리프레그로 형성될 수 있다.
상기 제1절연층(130a)의 일면에는 제1회로패턴층(미도시)이 형성될 수 있다.
상기 제2절연층(130b)은 제1절연층(130a) 타면에 적층될 수 있다. 즉, 제2절연층(130b)은 제1회로패턴층(미도시)을 포함하는 면의 반대면에 적층될 수 있다.
상기 제2절연층(130b)의 일면에는 제2회로패턴층(c)이 형성될 수 있다.
상기 제1절연층(130a)과 제2절연층(130b)의 두께는 서로 다를 수 있다. 제2절연층(130b)의 두께는 제1절연층(130a)의 두께보다 클 수 있다. 제1절연층(130a)은 제1회로패턴층(미도시)이 배치될 수 있는 정도의 두께 이상이면 된다.
상기 절연층(130)이 적층된 후에, 각각의 비아홀(Via hole, 138)이 형성될 수 있다. 즉, 각각 제1절연층(130a)과 제2절연층(130b)이 적층된 후에, 제1절연층(130a)과 제2절연층(130b)을 관통하는 비아홀(138)이 배치될 수 있다. 상기 비아홀(138)을 통해 전기적 연결이 가능하다.
상기 절연층(130)을 YAG 레이저 또는 CO2 레이저를 이용하여 일면의 회로패턴이 관통되지 않도록 비아홀(138)을 형성할 수 있다. 즉, 일면에 형성된 회로패턴을 남겨두고 비아홀(138)을 형성하게 된다.
상기 비아홀(138)은 제1절연층(130a) 및 제2절연층(130b) 전 층에 걸쳐 스택(stack)되는 구조일 수 있다.
상기 비아홀(138)은 기계, 레이저 및 화학 가공 중 어느 하나의 가공방식에 의해 형성될 수 있으나, 이에 한정되지는 않는다.
상기 비아홀(138)이 기계적 드릴에 의하여 형성되는 경우, 비아홀(138)의 단면은 폭이 일정할 수 있다.
상기 비아홀(138) 크기가 100um이하인 경우는 레이저에 의한 가공이 바람직하며, 레이저에 의한 가공을 통해 비아홀(138)이 형성되면, 비아홀(138)의 상면과 하면의 크기는 서로 다를 수 있다. 상기 레이저 가공드릴로는 YAG(Yttriom Alumun Garnet), CO2레이저 및 자외선(UV)레이저를 이용하는 것이 바람직하다.
본 발명은 레이저에 의한 가공을 통해 비아홀(138)이 형성된 것을 예로 들어 설명하나 이에 한정되지는 않는다.
상기 비아홀(138) 내부는 전도성 물질로 충전되고, 전도성 물질 층진 방법은 도금법 또는 전도성 페이스트 충전법 등이 있으나 이에 한정되지는 않는다.
제1동박층(L1) 상부에 패드(136)가 배치될 수 있고, 상기 패드(136)는 표면실장(SMT)을 위한 SMT 패드(136)일 수 있다.
표면실장방식(Surface Mount Technology; SMT)은 표면 실장형 부품을 인쇄회로 기판 표면에 장착하고 납땜하는 기술로, 인쇄회로기판 위에 반도체나 다이오드, 칩 등을 다수의 장비로 실장하고 이를 경화시키는 방법이며, 인쇄회로기판의 양면 모두에 부품을 배치할 수 있다.
제2동박층(L2) 상부에 제2회로패턴층(c)가 배치될 수 있고, 상기 제2회로패턴층(c)은 구리(Cu)층으로 구성될 수 있으나 이에 한정되지는 않는다..
상기 회로 패턴은 인쇄회로기판 제조 공정의 Additive process, Subtractive Process, MSAP(Modified Semi Additive Precess) 및 SAP(Semi Additive Process) 공법 등으로 형성할 수 있다.
상기 제1회로패턴층과 상기 제2회로패턴층(c)은 비아홀(138)을 통해 전기적으로 연결될 수 있다.
제3동박층(L3) 타면에 보호댐(134)과 복수개의 접속패드(132)가 배치될 수 있다. 상기 제2보호댐(134)은 인쇄회로기판(140)의 둘레에 형성되며, 습기 및 오염물질의 유입을 차단할 수 있다.
상기 접속패드(132)는 기판(100)의 본딩패드(108)와 대응하는 위치에 형성된다.
상기 복수개의 접속패드(132) 중 일부는 제2보호댐(134)과 연결되는 연결부(a)를 포함할 수 있다.. 상기 제2보호댐(134)과 연결되는 상기 일부의 접속패드(132)는 그라운드 패드(GND) 일 수 있다.
도3은 제3동박층(L3)를 개략적으로 나타낸 평면도이다. 도 3에 도시된 바와 같이, 상기 복수개의 접속패드(132) 중 일부는 제2보호댐(134)과 연결되는 연결부(a)를 포함할 수 있다.
상기 연결부(a)를 통해 제2보호댐(134)과 연결되는 접속패드(132)는 그라운드 패드(GND) 일 수 있다.
상기 연결부(a)는 Cu 단일막, Sn 단일막, Cu/Sn 이중막 등으로 구성될 수 있고, 무전해 또는 전해도금법을 통해 구현될 수 있다.
상기 연결부(a)를 통해 그라운드(GND) 영역이 증가되므로 웨이퍼레벨패키지의 신뢰성이 향상될 수 있다.
상기 기판(100)과 인쇄회로기판(140)은 TLP bonding 으로 접합될 수 있으며, TLP bonding시 상기 기판(100)에 배치되는 본딩패드(108) 및 보호댐(106)과 상기 인쇄회로기판(140)에 배치되는 접속패드(1320) 및 제2보호댐(134)이 부착될 수 있다.
상기 기판(100)의 본딩패드(108)가 Cu-Sn 적층구조일 때 상기 인쇄회로기판(140)의 접속패드(132) 및 보호댐(134)은 Cu 단층구조이고, 상기 기판(100)의 본딩패드가 Cu 단층구조일 때 상기 인쇄회로기판(140)의 상기 접속패드(132) 및 제2보호댐(134)은 Sn-Cu 적층구조 일 수 있다.
상기 기판(100)의 본딩패드(108) 및 제1보호댐(106)과 상기 인쇄회로기판(140)의 접속패드(132) 및 제2보호댐(134)과 접합 시 전체적으로 Cu-Sn-Cu 의 구조를 가질 수 있다. 상기 본딩패드(108)와 접속패드(132) 및 제1보호댐(106)과 제2보호댐(134)이 부착 시 전체적으로 Cu-Sn-Cu 또는 Au-Sn-Au 의 구조를 가질 수 있다.
상기 접속패드(132)와 본딩패드(108) 및 제2보호댐(134)과 제1보호댐(106)이 부착 시 전체적으로 Cu-Sn-Cu 구조를 가질 때, 상기 접속패드(132) 및 제2보호댐(134)이 Cu-Sn적층 구조일 때 상기 본딩패드(108) 및 제1보호댐(106)은 Cu 단층구조이고, 상기 접속패드(132) 및 제2보호댐(134)이 Cu 단층구조일 때 상기 본딩패드(108) 및 제1보호댐(106)은 Sn-Cu 적층구조로 이루어질 수 있다.
상기 접속패드(132)와 본딩패드(108) 및 제2보호댐(134)과 제1보호댐(106)이 부착 시 전체적으로 Au-Sn-Au 구조를 가질 때, 상기 접속패드(132) 및 제2보호댐(134)이 Au-Sn 적층구조일 때 상기 본딩패드(108) 및 제1보호댐(106)은 Au 단층구조이고, 상기 접속패드(132) 및 제2보호댐(134)이 Au 단층구조일 때 상기 본딩패드(108) 및 제1보호댐(106)은 Sn-Au 적층구조로 이루어질 수 있다
이와 같은 웨이퍼레벨패키지는 SAW 필터, TCXO, FBAR 중 어느 하나로 형성될 수 있고, 웨이퍼 레벨 패키지가 SAW 필터로 형성될 경우에 소정 주파수 대역의 전기적 신호가 비아홀(138) 및 접속패드(132)를 통해 입력되면 회로패턴이 표면 탄성파로 변환하여 필터링하고, 표면 탄성파를 다시 일정 대역의 주파수를 갖는 전기적 신호로 변환하여 접속패드(132) 및 비아홀(138)을 통해 외부 장치에 전달한다.
도 4는 인쇄회로기판(140)의 접속패드(132) 위치가 변경된 단면도이다.
도 4에 도시된 바와 같이, 접속패드(132) 위치를 변경되더라도 기판(100)은 복수개의 동박층으로 구성된 인쇄회로기판(140)을 통해 패드(136)와 연결될 수 있다. 상기 패드(136)는 표면실장(SMT)를 위한 패드일 수 있다.
도 5의 (a)는 종래의 기판(100)의 평면도이고, 도 5의 (b)는 본 발명의 실시예에 따른 기판(100)의 평면도이다.
도 5의 (a),(b)를 참조하면, 종래 기판은 패드에서 비아(Via)를 형성하여 SMT를 진행해야 하기 때문에 본딩 패드(108)의 위치가 반드시 특정되어야 했지만, 본 발명에 따른 웨이퍼레벨패키지는 기판(100)과 인쇄회로기판(140)을 부착하여 모듈 인쇄 회로기판에 고정하므로, 기판(100)에 배치되는 본딩 패드(108) 위치가 특정위치에 고정될 필요가 없기 때문에, 본딩패드(108)와 회로패턴부(104)의 위치를 자유롭게 배치할 수 있다.
또한, 본 발명에 따른 웨이퍼레벨패키지는 배선(Wire) 설계 시 필요한 브릿지(Bridge)(145)가 그라운드 단자로 대체될 수 있기 때문에 브릿지(bridge) 공정을 생략할 수 있어, 소자를 소형화할 수 있다.
따라서, 본 발명에 따른 웨이퍼레벨패키지는 패드(136) 위치가 고정되어 있을 필요가 없기 때문에 상기 제2동박층(L2)와 제3동박층(L3) 및 비아홀(138)을 통해 기판(100)의 설계자유도를 향상시킬 수 있다.
도 6은 본 발명의 실시예에 따른 웨이퍼레벨패키지 제조방법을 설명하기 위한 도면이다.
도 6의 (a) 및 (b)에 도시된 바와 같이, 인쇄회로기판(140)과 부착되는 기판(100)을 먼저 설계할 수 있다.
상기 기판(100)에 다수의 회로패턴부(104)가 배치된다.
상기 회로패턴부(104)는 IDT(Inter Digitated Transducer) 전극부일 수 있다. 상기 회로패턴부(104)는 전도성 물질로 구성될 수 있고 예를 들어, 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등 전기적 특성이 우수한 물질로 구현될 수 있으나 이에 한정되지는 않는다.
회로패턴부(104)는 Additive, Subtractive, semi-Additive 등의 방법으로 형성될 수 있으나. 이에 한정되지는 않는다.
상기 기판(100)의 일면에 복수 개의 본딩패드(108) 및 제1보호댐(106)이 배치된다. 상기 본딩패드(108)는 상기 회로패턴부(104)와 이격된 거리에 배치될 수 있고, 상기 제1보호댐(106)은 상기 본딩패드(108)와 이격된 거리를 가지고, 상기 기판(100)의 둘레에 배치될 수 있다. 상기 본딩패드(108)는 전도성 물질로 구성되며, 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등 전기적 특성이 우수한 물질로 구현될 수 있으나 이에 한정되지는 않는다. 상기 본딩패드(108)는 전도성 물질로 구성된 단층 또는 적층된 구조를 가질 수 있다.
상기 제1보호댐(106)은 전도성 물질로 구성되며, 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등 전기적 특성이 우수한 물질로 구현될 수 있으나 이에 한정되지는 않는다. 상기 제1보호댐(106)은 전도성 물질로 구성된 단층 또는 적층된 구조를 가질 수 있다.
상기 제1보호댐(106)은 상기 본딩패드(108)와 같은 전도성 물질 및 구조로 구현될 수 있다.
상기 본딩패드(108) 및 제1보호댐(106)은 도금공법, Evaporation 공법 및 Sputter 공법 등으로 형성될 수 있으나 이에 한정되지는 않는다.
도 6의 (c) 내지 (e)에 도시된 바와 같이, 인쇄회로기판(140)의 제2절연층(130b) 일면에 복수 개의 접속패드(132) 및 제2보호댐(134)이 기판(100)의 본딩패드(108) 및 제1보호댐(106)과 대응되는 위치에 배치된다. 상기 제2보호댐(134)은 상기 접속패드(132)와 이격된 거리를 가지고, 인쇄회로기판(140) 둘레에 배치될 수 있다..
상기 인쇄회로기판(140)의 접속패드(132)는 전도성 물질로 구성되며, 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt), 주석(Sn) 등 전기적 특성이 우수한 물질로 구현될 수 있으나 이에 한정되지는 않는다.
상기 인쇄회로기판(140)의 제2보호댐(134)은 전도성 물질로 구성되며, 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt), 주석(Sn) 등 전기적 특성이 우수한 물질로 구현될 수 있으나 이에 한정되지는 않는다. .
상기 본딩패드(108) 및 제2보호댐(134)은 전도성 물질로 구성된 단층 또는 적층된 구조를 가질 수 있다.
상기 제2보호댐(134)은 상기 접속패드(132)와 같은 전도성 물질 및 구조일 수 있으나 이에 한정되지는 않는다.
제2절연층(130b) 상부에 제2회로패턴층(c)이 배치될 수 있다.
상기 인쇄회로기판(140)의 접속패드(132) 및 제2보호댐(134)에서 제2절연층(130b)을 관통하여 제2회로패턴층(c)과 연결될 수 있도록 비아홀(138)이 형성될 수 있다.
상기 비아홀(138)을 형성한 이후 상기 비아홀(138) 내부는 구리(Cu), 금(Au) 등 전도성 물질로 충전되고, 전도성 물질 층진 방법은 도금법 또는 전도성 페이스트 충전법 등이 있으나 이에 한정되지는 않는다.
상기 제2보호댐(134)과 상기 접속패드(132)의 일부와 연결되는 연결부(a)를 배치할 수 있다. 상기 연결부(a)를 통해 제2보호댐(134)과 연결되는 접속패드(132)는 그라운드(GND) 패드 일 수 있다. 상기 연결부(a)는 Cu 단일막, Sn 단일막, Cu/Sn 이중막 등으로 구성될 수 있고, 무전해 또는 전해도금법을 통해 구현될 수 있다.
도 6의 (f) 내지 (i)에 도시된 바와 같이, 제1절연층(130a) 상부에 표면실장(SMT)를 위한 패드(136)가 특정한 위치에 형성된다.
상기 제2절연층(130b) 일면에 제1절연층(130a)이 배치될 수 있다.
상기 제1절연층(130a)일면에 제1회로패턴층(미도시)이 형성될 수 있다.
상기 제2회로패턴층(c)과 상기 제1회로패턴층이 전기적으로 연결될 수 있도록 제1절연층(130a)을 관통하여 비아홀(138)이 형성될 수 있다.
상기 비아홀(138)을 형성한 이후 상기 비아홀(138) 내부는 구리(Cu), 금(Au) 등 전도성 물질로 충전되고, 전도성 물질 층진 방법은 도금법 또는 전도성 페이스트 충전법 등이 있으나 이에 한정되지는 않는다.
도 6의 (j)에 도시된 바와 같이 상기 기판(100)과 상기 인쇄회로기판(140)을 부착한다.
상기 기판(100)의 본딩패드(108) 및 제1보호댐(106)과 상기 인쇄회로기판(140)의 접속패드(132) 및 제2보호댐(134)을 통해 상기 기판(100)과 상기 인쇄회로기판(140)이 부착될 수 있다.
상기 기판(100)과 상기 인쇄회로기판(140)은 적절한 온도, 압력 및 진공도를 통해 TLP bonding될 수 있다.
상기 TLP bonding을 위한 조건은 온도, 압력 및 진공도가 있으며, 상기 온도는 230도 내지 350도 상기 압력은 100kgf 내지 2000kgf 및 상기 진공도는 상압 내지 torr이다.
상기 온도, 압력 및 진공도의 조건은 TLP bonding를 하기 위한 본 발명의 조건을 기재한 것일 뿐 이에 한정되지 않는다.
도 7은 본 발명의 실시예에 따른 웨이퍼레벨패키지를 모듈 인쇄회로기판에 실장 시킨 모듈의 단면도이다.
도 7에 도시된 바와 같이, 웨이퍼레벨패키지를 모듈 인쇄회로기판(160)상에 배치하여, 절연성 포장부재(150)로 웨이퍼레벨패키지를 덮도록 하여 모듈을 제작할 수 있다.
특히 메모리 모듈 인쇄회로기판은 복수의 메모리반도체소자패키지를 표면에 실장하여 모듈화한 인쇄회로기판으로서, 적용 분야에 따라 PC 및 서버 내에서 DRAM 용량을 확장시킬 수 있다.
메모리 모듈 인쇄회로기판은 메모리의 용량이나 data input/ Output을 확장시키는 역할을 한다.
이상과 같이 본 발명을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 본 발명의 기술적 사상과 필수적 특징을 유지한 채로 다른 형태로도 실시될 수 있음을 인지할 수 있을 것이다
본 발명의 범위는 특허청구범위에 의하여 규정되어질 것이지만, 특허청구범위 기재사항으로부터 직접적으로 도출되는 구성은 물론 그와 등가인 구성으로부터 도출되는 모든 변경 또는 변형된 형태 또한 본 발명의 권리범위에 포함되는 것으로 해석되어야 한다.
100 : 기판
104 : 회로패턴부
106 : 제1보호댐
108 : 본딩패드
130 : 절연층
132 : 접속패드
134 : 제2보호댐
136 : 패드
138 : 비아홀
140 : 인쇄회로기판
150 : 절연성 포장 부재
160 : 모듈 인쇄회로기판

Claims (21)

  1. 본딩패드, 제1보호댐을 포함하고, 다수의 회로패턴부가 일면에 배치되는 기판;
    복수개의 접속패드, 제2보호댐 및 비아홀이 배치된 인쇄회로기판; 및
    상기 인쇄회로기판에 배치된 상기 복수개의 접속패드 중 일부 및 상기 제2보호댐과 연결되는 연결부;를 포함하는 웨이퍼레벨패키지
  2. 제1항에 있어서,
    상기 연결부를 통해 상기 제2보호댐과 연결되는 접속패드는 그라운드 패드인 것을 특징으로 하는 웨이퍼레벨패키지
  3. 제1항에 있어서,
    상기 기판에 배치된 본딩패드 및 제1보호댐과 대응되는 위치에 상기 인쇄회로기판에 접속패드 및 제2보호댐이 배치되는 것을 특징으로 하는 웨이퍼레벨패키지
  4. 제1항에 있어서,
    상기 인쇄회로기판 일면에 패드가 배치되는 것을 특징으로 하는 웨이퍼레벨패키지
  5. 제4항에 있어서,
    상기 패드는 SMT를 위한 패드인 것을 특징으로 하는 웨이퍼레벨패키지
  6. 제1항에 있어서,
    상기 접속패드는 전도성 물질로 단층 또는 다층으로 구현되는 것을 특징으로 하는 웨이퍼레벨패키지
  7. 제1항에 있어서,
    상기 보호댐은 상기 접속패드와 같은 물질 및 구조로 구현되는 것을 특징으로 하는 웨이퍼레벨패키지
  8. 제1항에 있어서,
    상기 본딩패드와 접속패드 및 제1보호댐과 제2보호댐이 부착 또는 결합 시 전체적인 구조가 Cu-Sn-Cu 또는 Au-Sn-Au 인 것을 특징으로 하는 웨이퍼레벨패키지
  9. 제8항에 있어서,
    상기 본딩패드와 접속패드 및 제1보호댐과 제2보호댐이 부착 또는 결합시 전제적인 구조가 Cu-Sn-Cu일 때, 상기 본딩패드 및 제1보호댐이 Cu-Sn 적층구조일 때 상기 접속패드 및 제2보호댐은 Cu 단층구조이고, 상기 본딩패드 및 제1보호댐이 Cu 단층구조일 때 상기 접속패드 및 제2보호댐은 Sn-Cu 적층구조로 이루어지는 것을 특징으로 하는 웨이퍼레벨패키지
  10. 제8항에 있어서,
    상기 본딩패드와 접속패드 및 제1보호댐과 제2보호댐이 부착 또는 결합시 전체적인 구조가 Au-Sn-Au일 때, 상기 본딩패드 및 제1보호댐이 Au-Sn 적층구조일 때 상기 접속패드 및 제2보호댐은 Au 단층구조이고, 상기 본딩패드 및 제1보호댐이 Au 단층구조일 때 상기 접속패드 및 제2보호댐은 Sn-Au 적층구조로 이루어지는 것을 특징으로 하는 웨이퍼레벨패키지
  11. 제1항에 있어서,
    상기 인쇄회로기판은 3개의 동박층으로 구성되는 것을 특징으로 하는 웨이퍼레벨패키지
  12. 제1항에 있어서,
    상기 본딩패드와 대응되는 위치에 상기 인쇄회로기판의 절연층을 관통하는 비아홀이 형성되는 것을 특징으로 하는 웨이퍼레벨패키지
  13. 기판 상에 회로패턴부를 배치하는 단계;
    상기 기판 일면에 본딩패드 및 제1보호댐을 배치하는 단계;
    인쇄회로기판의 제2절연층 일면에 접속패드 및 제2보호댐을 배치하는 단계;
    제2절연층 타면에 제2회로패턴층을 형성하는 단계;
    상기 접속패드에서 제2절연층을 관통하여 제2회로패턴층과 연결되는 비아홀을 형성하는 단계;
    상기 제2보호댐과 접속패드의 일부를 연결하는 연결부를 배치하는 단계;
    제2절연층 타면에 제1절연층을 배치하는 단계;
    제1절연층 일면에 제1회로패턴층 및 패드를 배치하는 단계;
    상기 제1회로패턴층에서 제1절연층을 관통하여 제2회로패턴층과 연결되는 비아홀을 형성하는 단계;
    상기 비아홀 내부를 충진하는 단계; 및
    상기 기판과 인쇄회로기판을 부착하는 단계;를 포함하는 웨이퍼레벨패키지 제조방법
  14. 제13항에 있어서,
    상기 연결부를 통해 상기 제2보호댐과 연결되는 접속패드는 그라운드 패드 인것을 특징으로 하는 웨이퍼레벨패키지제조방법
  15. 제13항에 있어서,
    상기 인쇄회로기판의 접속패드 및 제2보호댐은 상기 기판에 배치된 본딩패드 및 제1보호댐과 대응되는 위치에 배치되는 것을 특징으로 하는 웨이퍼레벨패키지제조방법
  16. 제13항에 있어서,
    상기 접속패드는 전도성물질로 단층 또는 다층으로 구현되는 것을 특징으로 하는 웨이퍼레벨패키지 제조방법
  17. 제13항에 있어서,
    상기 제2보호댐은 상기 접속패드와 같은 전도성 물질 및 구조로 구현되는 것을 특징으로 하는 웨이퍼레벨패키지 제조방법
  18. 제13항에 있어서,
    상기 패드는 SMT 를 위한 패드인 것을 특징으로 하는 웨이퍼레벨패키지제조방법
  19. 제13항에 있어서,
    상기 기판과 인쇄회로기판을 부착하는 단계에서, 상기 접속패드와 본딩패드 및 제1보호댐과 제2보호댐이 부착될 수 있고, 부착 시 전체적인 구조가 Cu-Sn-Cu 또는 Au-Sn-Au 인 것을 특징으로 하는 웨이퍼레벨패키지제조방법
  20. 제19항에 있어서,
    상기 본딩패드와 접속패드 및 제1보호댐과 제2보호댐이 부착 시 전체적인 구조가 Cu-Sn-CU 일 때, 상기 본딩패드 및 제1보호댐이 Cu-Sn 적층구조일 때 상기 접속패드 및 제2보호댐은 Cu 단층구조이고, 상기 본딩패드 및 제1보호댐이 Cu 단층구조일 때, 상기 접속패드 및 제2보호댐은 Sn-Cu 적층구조로 이루어지는 것을 특징으로 하는 웨이퍼레벨패키지제조방법
  21. 제19항에 있어서,
    상기 본딩패드와 접속패드 및 제1보호댐과 제2보호댐이 부착 시 전체적인 구조가 Au-Sn-Au일 때, 상기 본딩패드 및 제1보호댐이 Au-Sn 적층구조일 때, 상기 접속패드 및 제2보호댐은 Au 단층구조이고, 상기 본딩패드 및 제1보호댐이 Au 단층구조일 때 상기 접속패드 및 제2보호댐은 Sn-Au 적층구조로 이루어지는 것을 특징으로 하는 웨이퍼레베레패키지 제조방법


KR1020170071855A 2017-06-08 2017-06-08 웨이퍼레벨패키지 및 제조방법 KR20180134237A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170071855A KR20180134237A (ko) 2017-06-08 2017-06-08 웨이퍼레벨패키지 및 제조방법
US15/992,359 US10446506B2 (en) 2017-06-08 2018-05-30 Wafer level package and manufacturing method thereof
CN201810585187.4A CN109037424A (zh) 2017-06-08 2018-06-08 晶片级封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170071855A KR20180134237A (ko) 2017-06-08 2017-06-08 웨이퍼레벨패키지 및 제조방법

Publications (1)

Publication Number Publication Date
KR20180134237A true KR20180134237A (ko) 2018-12-18

Family

ID=64564352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170071855A KR20180134237A (ko) 2017-06-08 2017-06-08 웨이퍼레벨패키지 및 제조방법

Country Status (3)

Country Link
US (1) US10446506B2 (ko)
KR (1) KR20180134237A (ko)
CN (1) CN109037424A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111130481B (zh) * 2019-12-31 2021-06-22 诺思(天津)微系统有限责任公司 具有叠置单元的半导体结构及制造方法、电子设备
KR20220111089A (ko) 2021-02-01 2022-08-09 삼성전자주식회사 반도체 패키지
CN113097081B (zh) * 2021-03-31 2022-12-06 苏州汉天下电子有限公司 一种晶圆级封装结构及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10251658B4 (de) * 2002-11-01 2005-08-25 Atotech Deutschland Gmbh Verfahren zum Verbinden von zur Herstellung von Mikrostrukturbauteilen geeigneten, mikrostrukturierten Bauteillagen sowie Mikrostrukturbauteil
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
DE602005013685D1 (de) * 2004-07-20 2009-05-14 Murata Manufacturing Co Piezoelektrisches filter
US7061099B2 (en) * 2004-09-30 2006-06-13 Intel Corporation Microelectronic package having chamber sealed by material including one or more intermetallic compounds
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
JP4744213B2 (ja) * 2005-07-11 2011-08-10 日本電波工業株式会社 電子部品の製造方法
KR101706257B1 (ko) * 2015-01-13 2017-02-13 (주)와이솔 압전소자 디바이스
CN106711319A (zh) * 2016-12-23 2017-05-24 无锡市好达电子有限公司 Csp封装的声表面波滤波器芯片隔离槽
US10873311B2 (en) * 2017-02-15 2020-12-22 Skyworks Solutions, Inc. Acoustic resonators with reduced loss characteristics and methods of manufacturing same

Also Published As

Publication number Publication date
US20180358308A1 (en) 2018-12-13
US10446506B2 (en) 2019-10-15
CN109037424A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
KR102436686B1 (ko) 내장형 rf 필터 패키지 구조 및 그 제조 방법
KR102295990B1 (ko) 임베딩된 반도체 디바이스 패키지 및 그 제조 방법
US8030770B1 (en) Substrateless package
JP4971158B2 (ja) 支持体基板を備えた構成素子装置
TWI587477B (zh) 可靠表面安裝積體功率模組
JP4830120B2 (ja) 電子パッケージ及びその製造方法
US8302277B2 (en) Module and manufacturing method thereof
KR20050109944A (ko) 전자 모듈 제조 방법
US10446506B2 (en) Wafer level package and manufacturing method thereof
KR20060095092A (ko) 고주파 모듈 부품 및 그 제조 방법
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
KR20060116894A (ko) 표면 탄성파 디바이스 패키지 및 그 제조 방법
US8536959B1 (en) Substrate with built-in electronic component
JP6742682B2 (ja) 多層配線基板
US20130020572A1 (en) Cap Chip and Reroute Layer for Stacked Microelectronic Module
US10193055B2 (en) Printed circuit board and method of manufacturing the same
KR20160004158A (ko) 패키지 기판
KR102518174B1 (ko) 전자 소자 모듈
JPH1056101A (ja) スルーホールおよびバイアの相互接続をもたないボール・グリッド・アレイ・パッケージ
KR102387747B1 (ko) 전자 소자 모듈
KR101145258B1 (ko) 반도체 패키지 생산 시스템 및 방법
KR20190129650A (ko) 전자 소자 모듈 및 그 제조 방법
JP2013539253A (ja) モジュール及びその製造方法
JP2011097247A (ja) 高周波モジュールおよびその製造方法
JP2004153413A (ja) 弾性表面波装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application