CN113097081B - 一种晶圆级封装结构及其制造方法 - Google Patents

一种晶圆级封装结构及其制造方法 Download PDF

Info

Publication number
CN113097081B
CN113097081B CN202110349000.2A CN202110349000A CN113097081B CN 113097081 B CN113097081 B CN 113097081B CN 202110349000 A CN202110349000 A CN 202110349000A CN 113097081 B CN113097081 B CN 113097081B
Authority
CN
China
Prior art keywords
bonding
wafer
layer
material layer
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110349000.2A
Other languages
English (en)
Other versions
CN113097081A (zh
Inventor
魏涛
杨清华
唐兆云
赖志国
王家友
钱盈
王友良
于保宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huntersun Electronics Co Ltd
Original Assignee
Suzhou Huntersun Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huntersun Electronics Co Ltd filed Critical Suzhou Huntersun Electronics Co Ltd
Priority to CN202110349000.2A priority Critical patent/CN113097081B/zh
Publication of CN113097081A publication Critical patent/CN113097081A/zh
Application granted granted Critical
Publication of CN113097081B publication Critical patent/CN113097081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/031Manufacture and pre-treatment of the bonding area preform

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

本发明提供了一种晶圆级封装结构的制造方法,包括:提供正面形成有第一半导体器件的器件晶圆和封帽晶圆;在器件晶圆和封帽晶圆的正面分别形成第一键合结构和第二键合结构,第一键合结构仅包括第一键合材料层第二键合结构仅包括第二键合材料层,或第一键合结构和第二键合结构均包括交替设置的第一键合材料层和第二键合材料层、但第一键合结构和第二键合结构的顶层是不同的键合材料层,第一键合材料层和第二键合材料层中一个材料是Cu或Cu合金另一个材料是Ni或Ni合金;对第一键合结构与第二键合结构进行键合;将第一半导体器件的电信号引出至基板。本发明还提供了一种晶圆级封装结构。实施本发明可以有效降低晶圆级封装结构的制造成本。

Description

一种晶圆级封装结构及其制造方法
技术领域
本发明涉及半导体封装技术领域,尤其涉及一种晶圆级封装结构及其制造方法。
背景技术
晶圆级封装是以晶圆形式完成封装,具有加工效率高、成本低、封装周期短等优势,其一出现就受到了极大的关注并迅速成为封装业内的主流趋势。
现有技术中,晶圆级封装主要采用Au-Au键合的方式对器件晶圆(即形成有半导体器件的晶圆)和封帽晶圆进行连接。这种键合方式的不足之处在于:(1)由于Au属于贵金属其成本非常高,所以相应导致键合材料成本非常高,仅仅键合材料一项的成本就占据了整个晶圆极封装结构成本的10%-20%,如此一来,导致晶圆级封装的整个成本也相应非常高。(2)由于Au-Au键合对于键合压强要求较高为20±3Mpa,所以Au-Au键合对于键合设备的压力要求也相对较高,从而导致键合设备成本较高。而且还需要相应地将键合界面相应设计为小线宽图形,而小线宽图形的设计要求高、制造难度大。
发明内容
为了克服现有技术中的上述缺陷,本发明提供了一种晶圆级封装结构的制造方法,该制造方法包括:
提供器件晶圆和封帽晶圆,该器件晶圆的正面形成有第一半导体器件;
在所述器件晶圆的正面形成第一键合结构、以及在所述封帽晶圆的正面形成与所述第一键合结构位置相对应的第二键合结构,其中,所述第一键合结构仅包括第一键合材料层、所述第二键合结构仅包括第二键合材料层,或者,所述第一键合结构和所述第二键合结构均包括交替设置的第一键合材料层和第二键合材料层、但所述第一键合结构和所述第二键合结构的顶层是不同的键合材料层,所述第一键合材料层和所述第二键合材料层中一个键合材料层的材料是Cu或Cu合金、另一个键合材料层的材料是Ni或Ni合金;
对所述器件晶圆的所述第一键合结构与所述封帽晶圆的所述第二键合结构进行键合;
将所述第一半导体器件的电信号引出至基板。
根据本发明的一个方面,该制造方法中,所述第一键合结构包括对所述第一半导体器件有效工作区形成环绕的环绕部、以及与所述第一半导体器件形成电连接的连接部;或所述第一键合结构仅包括对所述第一半导体器件有效工作区形成环绕的环绕部。
根据本发明的另一个方面,该制造方法中,材料是Cu或Cu合金的键合材料层其总厚度大于材料是Ni或Ni合金的键合材料层的总厚度。
根据本发明的又一个方面,该制造方法中,针对于所述第一键合结构和所述第二键合结构均包括交替设置的第一键合材料层和第二键合材料层的情况,所述第一键合材料层的总层数与所述第二键合材料层的总层数相同;优选地,所述第一键合材料层的厚度均相同,所述第二键合材料层的厚度均相同。
根据本发明的又一个方面,该制造方法中,对所述器件晶圆的所述第一键合结构与所述封帽晶圆的所述第二键合结构进行键合的步骤包括:将所述器件晶圆和所述封帽晶圆放置在键合腔中,其中,所述器件晶圆的所述第一键合结构与所述封帽晶圆的第二键合结构对准;对所述键合腔抽真空达到第一真空度后对所述器件晶圆和所述封帽晶圆进行吹扫;对所述键合腔抽真空达到第二真空度后,在键合温度下对所述第一键合结构和所述第二键合结构施加键合压力,并保持键合时长。
根据本发明的又一个方面,该制造方法中,所述第一真空度小于100mtorr,所述第二真空度小于1mtorr;所述键合温度的范围是350℃至450℃;所述键合压力的范围是20KN至60KN;所述键合时长的范围是15min至90min;所述第一键合结构和所述第二键合结构之间的键合面积是晶圆面积的3%至20%。
根据本发明的又一个方面,该制造方法中,在所述器件晶圆的正面形成第一键合结构、以及在所述封帽晶圆的正面形成与所述第一键合结构位置相对应的第二键合结构之后、以及在对所述器件晶圆的所述第一键合结构与所述封帽晶圆的所述第二键合结构进行键合之前,该制造方法还包括:通过湿法腐蚀或干法刻蚀的方式去除所述第一键合结构和所述第二键合结构表面的杂质层。
根据本发明的又一个方面,该制造方法中,在对所述键合腔抽真空达到第一真空度后对所述器件晶圆和所述封帽晶圆进行吹扫之后、以及在对所述键合腔抽真空达到第二真空度后在键合温度下对所述第一键合结构和所述第二键合结构施加键合压力并保持键合时长之前,该制造方法还包括:对所述键合腔抽真空达到第三真空度后,向所述键合腔中通入还原性气体,通过还原反应去除所述第一键合结构和所述第二键合结构表面的氧化层。
根据本发明的又一个方面,该制造方法中,所述封帽晶圆的正面形成有第二半导体器件。
本发明还提供了一种晶圆级封装结构,该晶圆级封装结构包括:
器件晶圆和封帽晶圆,其中,所述器件晶圆的正面形成有第一半导体器件,所述器件晶圆和所述封帽晶圆以正面相对的方式设置;
键合部,该键合部设置在所述器件晶圆和所述封帽晶圆之间用于对其二者形成连接,其中,所述键合部从所述器件晶圆至所述封帽晶圆的方向上分别包括第一键合材料层、CuxNiy层以及第二键合材料层,又或者所述键合部全部为CuxNiy层,所述第一键合材料层和所述第二键合材料层中的一个键合材料层是Cu或Cu合金、另一个键合材料层是Ni或Ni合金;
导电结构和基板,该导电结构将所述第一半导体器件的电信号引出至所述基板。
根据本发明的一个方面,该晶圆级封装结构中,所述键合部包括对所述第一半导体器件有效工作区形成环绕的环绕部、以及与所述第一半导体器件形成电连接的连接部;或所述键合部仅包括对所述第一半导体器件有效工作区形成环绕的环绕部。
根据本发明的另一个方面,该晶圆级封装结构中,针对于所述键合部包括第一键合材料层、CuxNiy层以及第二键合材料层的情况,材料是Cu或Cu合金的键合材料层的厚度大于材料是Ni或Ni合金的键合材料层的的厚度、以及x>y;针对于所述键合部全部为CuxNiy层的情况,x>y。
根据本发明的又一个方面,该晶圆级封装结构中,所述键合部的横截面积是晶圆面积的3%至20%。
根据本发明的又一个方面,该晶圆级封装结构中,所述封帽晶圆的正面形成有第二半导体器件。
本发明所提供的晶圆级封装结构的制造方法采用Cu/Cu合金以及Ni/Ni合金作为键合材料来实现器件晶圆与封帽晶圆之间的键合,为器件晶圆和封帽晶圆之间的封装连接提出了一种新思路。其优势主要包括:(1)由于Cu/Cu合金以及Ni/Ni合金具有低成本特点,所以相较于现有技术中的Au-Au键合来说,Cu/Cu合金与Ni/Ni合金之间的键合可以有效降低键合材料的成本,进而降低晶圆级封装结构的制造成本。(2)Cu/Cu合金以及Ni/Ni合金具有耐腐蚀性优的特点,有利于提高晶圆级封装结构的寿命以及可靠性。(3)Cu/Cu合金以及Ni/Ni合金在任意比例下均可形成固溶体,且该固溶体为单相固溶体,不产生应力腐蚀裂纹,不形成金属间化合物,在高温低温下均有良好力学强度,从而有效地保证了键合结构之间的键合强度。(4)由于Cu/Cu合金与Ni/Ni合金之间的键合对于键合压强要求较低,所以对于键合设备的压力要求也相对较低,如此一来,不但有利于降低键合设备的成本,还有利于降低键合结构的设计要求,使制造过程变得简单容易。此外,针对于器件晶圆和封装晶圆的键合结构采用Cu/Cu合金和Ni/Ni合金交替形成的情况,不但有利于缩短键合时间,还有利于形成均匀的GuxNiy层从而提高键合强度。相应的,本发明所提供的晶圆级封装结构具有制造成本低的优势、寿命长、可靠性高、键合强度优、易于制造的特性。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1是根据本发明的一个具体实施例的晶圆级封装结构的制造方法流程图;
图2至图17是按照图1所示流程制造晶圆级封装结构的各个阶段的剖面示意图;
图18是根据本发明的另一个具体实施例的晶圆级封装结构的剖面示意图;
图19是根据本发明的又一个具体实施例的晶圆级封装结构的剖面示意图。
附图中相同或相似的附图标记代表相同或相似的部件。
具体实施方式
为了更好地理解和阐释本发明,下面将结合附图对本发明作进一步的详细描述。
本发明提供了一种晶圆级封装结构的制造方法,该制造方法包括:
在步骤S101中,提供器件晶圆和封帽晶圆,该器件晶圆的正面形成有第一半导体器件;
在步骤S102中,在所述器件晶圆的正面形成第一键合结构、以及在所述封帽晶圆的正面形成与所述第一键合结构位置相对应的第二键合结构,其中,所述第一键合结构仅包括第一键合材料层、所述第二键合结构仅包括第二键合材料层,或者,所述第一键合结构和所述第二键合结构均包括交替设置的第一键合材料层和第二键合材料层、但所述第一键合结构和所述第二键合结构的顶层是不同的键合材料层,所述第一键合材料层和所述第二键合材料层中一个键合材料层的材料是Cu或Cu合金、另一个键合材料层的材料是Ni或Ni合金;
在步骤S103中,对所述器件晶圆的所述第一键合结构与所述封帽晶圆的所述第二键合结构进行键合;
在步骤S104中,将所述第一半导体器件的电信号引出至基板。
下面,将结合图2至图17对上述步骤S101至步骤S104进行详细说明。
具体地,在步骤S101中,请参考图2和图3,提供待封装的器件晶圆100(如图2所示)和封帽晶圆200(如图3所示)。器件晶圆100和封帽晶圆200均具有相对的两个表面,其中,将封装时器件晶圆100朝向封帽晶圆200的表面定义为器件晶圆100的正面、以及将器件晶圆100背向封帽晶圆200的表面定义为器件晶圆100的背面,同样地,将封装时封帽晶圆200朝向器件晶圆100的表面定义为封帽晶圆200的正面、以及将封帽晶圆200背向器件晶圆100的表面定义为封帽晶圆200的背面。
如图2所示,器件晶圆100的正面形成有第一半导体器件。在本实施例中,第一半导体器件是由空气隙型薄膜体声波谐振器为基本单元所构成的滤波器。需要说明的是,为了简明起见,图2中仅绘制出了一个空气隙型薄膜体声波谐振器进行示意。如图2所示,器件晶圆100的正面开设有凹槽并在该凹槽内填充牺牲层101,在器件晶圆100的正面从下至上依次形成有种子层102、下电极层103、压电层104、上电极层105以及钝化层106。器件晶圆100、牺牲层101、种子层102、下电极层103、压电层104、上电极层105以及钝化层106的材料和尺寸采用现有常规设计即可。需要说明的是,上述第一半导体器件是滤波器仅为一个优选实施方式,在其他实施例中,第一半导体器件还可以是谐振器、双工器、多工器、MEMS器件、电感器、电容器等。本领域技术人员可以理解的是,凡是可以形成在晶圆上的半导体器件均落入本发明的保护范围,为了简明起见,在此不再对第一半导体器件的所有可能进行一一列举。
本发明对封帽晶圆200的结构没有任何限定。通常情况下,如图3所示,封帽晶圆200的正面在与器件晶圆100第一半导体器件相对的位置上形成有第一凹槽201,用于在器件晶圆100和封帽晶圆200封装后使器件晶圆100上的第一半导体器件与封帽晶圆200之间保持足够的距离,以保证第一半导体器件的性能不受影响。在本实施例中,封帽晶圆200的正面还形成有第二凹槽202,用于在后续步骤中形成将第一半导体器件信号引出的导电结构。本领域技术人员可以理解的是,一方面,在其他实施例中,当封装后器件晶圆100和封帽晶圆200之间距离足够远的情况下,封帽晶圆200上也可以不开设第一凹槽201;另一方面,在其他实施例中,根据不同工艺流程,封帽晶圆200上也可以不开设第二凹槽202。此外还需要说明的是,根据实际设计需求,封帽晶圆200的正面在与器件晶圆100第一半导体器件相对的位置上还可以形成有第二半导体器件。第二半导体器件可以是例如谐振器、滤波器、双工器、多工器、MEMS器件、电感器、电容器等。针对于待封装的器件晶圆100和封帽晶圆200来说,其上的第一半导体器件和第二半导体器件的器件类型可以相同(例如均为滤波器),也可以不同。
在步骤S102中,在器件晶圆100的正面形成第一键合结构、以及在封帽晶圆200的正面形成与第一键合结构位置相对应的第二键合结构。在本实施例中,第一键合结构仅包括第一键合材料层,第二键合结构仅包括第二键合材料层。其中,若第一键合材料层是Cu或Cu合金,则第二键合材料层的材料是Ni或Ni合金;若第一键合材料层的材料是Ni或Ni合金,则第二键合材料层的材料是Cu或Cu合金。
在本实施例中,在器件晶圆100的正面形成第一键合结构的步骤包括:
首先,如图4所示,在器件晶圆100的正面涂覆第一光刻胶,匀胶后进行烘烤以形成覆盖器件晶圆100正面的第一光刻胶层107。在本实施例中,第一光刻胶优选采用负胶实现。本领域技术人员可以理解的是,在其他实施例中,第一光刻胶也可以采用正胶实现。
接着,如图6所示,对第一光刻胶层107进行图形化操作以暴露器件晶圆100正面上的第一键合区域。具体地,预先规划出器件晶圆100正面用于形成第一键合结构的第一键合区域,根据第一键合区域设计掩膜版,其中,掩膜版上与器件晶圆100正面第一键合区域相对应的区域被设计为不透光,其余区域被设计为透光。在本实施例中,第一键合区域包括两部分,一部分对第一半导体器件有效工作区形成环绕,另一部分暴露第一半导体器件中的部分下电极层。将掩膜版置于第一光刻胶层上107上,对第一光刻胶层107进行曝光。由于第一光刻胶层107采用负胶,所以第一光刻胶层107中被掩膜版遮挡的部分曝光后可溶于显影液、而其余部分曝光后变为不溶于显影液。对曝光后的第一光刻胶层107进行显影以及后烘处理,第一光刻胶层107中被掩膜版遮挡的部分被溶解后,器件晶圆100正面的第一键合区域得以暴露。
然后,如图8所示,通过蒸发或溅射的方式在器件晶圆100上沉积形成覆盖器件晶圆100正面的第一键合材料层109。其中,第一键合材料层109的材料是Cu、Cu合金、Ni或Ni合金。优选地,第一键合材料层109的厚度范围是0.5um至100um。优选地,如图8所示,在沉积第一键合材料层109之前,通过蒸发或溅射的方式在器件晶圆100上沉积形成覆盖器件晶圆100正面的第一粘附层108。第一粘附层108的材料优选是Ti、TiW、Cr中的一种或其任意组合。第一粘附层108的厚度范围优选是0.1μm至0.5μm。第一粘附层108可以有效提高第一键合材料层109与器件晶圆100正面的粘附性,使第一键合材料层109可以牢固地沉积在器件晶圆100上。更为优选地,在沉积第一粘附层108之后、以及在沉积第一键合材料层109之前,还可以通过蒸发或溅射的方式在器件晶圆100上沉积形成覆盖第一粘附层108的第一阻挡层(未示出)。第一阻挡层的材料优选是TiW、TiN、Ni、Cr中的一种或其任意组合。第一阻挡层的厚度范围优选是300埃米至3000埃米。第一阻挡层可以有效阻挡第一键合材料层109向器件晶圆100中的扩散作用,从而避免对第一半导体器件的性能带来不良影响。
最后,如图10所示,利用湿法或干法的方式去除第一光刻胶层107。在去除第一光刻胶层107的同时,第一键合材料层109位于第一光刻胶层107上的部分从器件晶圆100上脱离,如此一来,仅保留第一键合材料层109位于器件晶圆100第一键合区域内的部分,在第一键合区域内形成第一键合结构。对于在第一键合材料层109之前形成第一粘附层108以及第一阻挡层的情况,在去除第一光刻胶层107的同时,位于第一光刻胶层107上的第一粘附层、第一阻挡层以及第一键合材料层109一起被去除。在本实施例中,第一键合结构相应也包括两部分,一部分是对第一半导体器件有效工作区形成环绕的环绕部,另一部分是与第一半导体器件形成电连接的连接部。图10中仅示出了连接部以进行示意。
在本实施例中,在封帽晶圆200的正面形成与第一键合结构位置相对应的第二键合结构的步骤包括:
首先,如图5所示,在封帽晶圆200的正面涂覆第二光刻胶,匀胶后进行烘烤以形成覆盖封帽晶圆200正面的第二光刻胶层203。在本实施例中,第二光刻胶优选采用负胶实现。本领域技术人员可以理解的是,在其他实施例中,第二光刻胶也可以采用正胶实现。
接着,如图7所示,对第二光刻胶层203进行图形化操作以暴露封帽晶圆200正面上的第二键合区域,该第二键合区域与器件晶圆100正面的第一键合区域位置相对应。具体地,预先规划出封帽晶圆200正面用于形成第二键合结构的第二键合区域,根据第二键合区域设计掩膜版,其中,掩膜版上与封帽晶圆200正面第二键合区域相对应的区域被设计为不透光,其余区域被设计为透光。将掩膜版置于第二光刻胶层203上,对第二光刻胶层203进行曝光。由于第二光刻胶层203采用负胶,所以第二光刻胶层203中被掩膜版遮挡的部分曝光后可溶于显影液、而其余部分曝光后变为不溶于显影液。对曝光后的第二光刻胶层203进行显影以及后烘处理,第二光刻胶层203中被掩膜版遮挡的部分被溶解后,封帽晶圆200正面的第二键合区域得以暴露。
然后,如图9所示,通过蒸发或溅射的方式在封帽晶圆200上沉积形成覆盖封帽晶圆200正面的第二键合材料层205。其中,若第一键合材料层109的材料是Cu或Cu合金,则第二键合材料层205的材料是Ni或Ni合金;若第一键合材料层109的材料是Ni或Ni合金,则第二键合材料层205的材料是Cu或Cu合金。优选地,第二键合材料层205的厚度范围是0.5um至100um。优选地,如图9所示,在沉积第二键合材料层205之前,通过蒸发或溅射的方式在封帽晶圆200上沉积形成覆盖封帽晶圆200正面的第二粘附层204。第二粘附层204的材料优选是Ti、TiW、Cr中的一种或其任意组合。第二粘附层108的厚度范围优选是0.1μm至0.5μm。第二粘附层204可以有效提高第二键合材料层205与封帽晶圆200正面的粘附性,使第二键合材料层205可以牢固地沉积在封帽晶圆200上。更为优选地,针对于封帽晶圆200上形成有第二半导体器件的情况,在沉积第二粘附层204之后、以及在沉积第二键合材料层205之前,还可以通过蒸发或溅射的方式在封帽晶圆200上沉积形成覆盖第二粘附层204的第二阻挡层(未示出)。第二阻挡层的材料优选是TiW、TiN、Ni、Cr中的一种或其任意组合。第二阻挡层的厚度范围优选是300埃米至3000埃米。第二阻挡层可以有效阻挡第二键合材料层205向封帽晶圆200中的扩散作用,从而避免对第二半导体器件的性能带来不良影响。
最后,如图11所示,利用湿法或干法的方式去除第二光刻胶层203。在去除第二光刻胶层203的同时,第二键合材料层205位于第二光刻胶层203上的部分从封帽晶圆200上脱离,如此一来,仅保留第二光刻胶层203位于封帽晶圆200第二键合区域内的部分,在第二键合区域内形成第二键合结构。对于在第二键合材料层205之前形成第二粘附层204以及第二阻挡层的情况,在去除第二光刻胶层203的同时,位于第二光刻胶层203上的第二粘附层204、第二阻挡层以及第二键合材料层205一起被去除。由于第二键合结构与第一键合结构相对应,所以在本实施例中,第二键合结构中与第一键合结构中环绕部相对应的部分对封帽晶圆200上的第一凹槽201形成环绕。针对于封帽晶圆200形成有与第一半导体器件位置相对的第二半导体器件的情况,第二键合结构中除了包括对第一凹槽201形成环绕的部分,还包括与第一键合结构中连接部相对应的部分,该部分与第二半导体器件形成电连接。此外,通过合理设计可以使第二键合结构形成在第二凹槽202的上方。
需要说明的是,上述实施例中第一键合结构包括环绕部和连接部,在其他实施例中,根据实际设计需求,第一键合结构还可以仅包括对第一半导体器件有效工作区形成环绕的环绕部。
还需要说明的是,针对上述实施例来说,如图14所示,在器件晶圆100上形成第一键合结构之后,还需要去除器件晶圆100中的牺牲层101,以在第一半导体器件下方形成空气隙110。
还需要说明的是,上述形成第一键合结构的第二键合结构的方式仅为优选实施方式。在另一个实施例中,还可以首先在器件晶圆上沉积形成覆盖晶圆正面的第一键合材料层(如果还需要形成第一粘附层和第一阻挡层的话,则需要在器件晶圆上依次沉积第一粘附层、第一阻挡层以及第一键合材料层);然后在器件晶圆上沉积形成覆盖第一键合材料层的第一光刻胶层并对该第一光刻胶层进行图形化,以暴露出器件晶圆非键合区域(即第一键合区域以外的区域)上方的第一键合材料层;接着通过刻蚀的方式去掉暴露的第一键合材料层;最后去除第一光刻胶层,在第一键合区域内形成第一键合结构。对于封帽晶圆可采用相同的方式形成第二键合结构,即,首先在封帽晶圆上沉积形成覆盖晶圆正面的第二键合材料层(如果还需要形成第二粘附层和第二阻挡层的话,则需要在封帽晶圆上依次沉积第二粘附层、第二阻挡层以及第二键合材料层);然后在封帽晶圆上沉积形成覆盖第二键合材料层的第二光刻胶层并对该第二光刻胶层进行图形化,以暴露出封帽晶圆非键合区域(即第二键合区域以外的区域)上方的第二键合材料层;接着通过刻蚀的方式去掉暴露的第二键合材料层;最后去除第二光刻胶层,在第二键合区域内形成第二键合结构。在又一个实施例中,还可以先在器件晶圆的正面沉积形成覆盖晶圆正面的一层第一键合材料;然后在器件晶圆上沉积形成覆盖第一键合材料的第一光刻胶层并对该第一光刻胶层进行图形化,以暴露出器件晶圆第一键合区域上方第一键合材料;接着利用电化学沉积的方式在第一键合区域上继续沉积第一键合材料,直至第一键合材料的厚度满足第一键合结构的厚度;然后去除第一光刻胶层;最后去除器件晶圆非键合区域内的第一键合材料,从而在第一键合区域内形成第一键合结构。对于封帽晶圆可采用相同的方式形成第二键合结构,即,先在封帽晶圆的正面沉积形成覆盖晶圆正面的一层第二键合材料;然后在封帽晶圆上沉积形成覆盖第二键合材料的第二光刻胶层并对该第二光刻胶层进行图形化,以暴露出封帽晶圆第二键合区域上方第二键合材料;接着利用电化学沉积的方式在第二键合区域上继续沉积第二键合材料,直至第二键合材料的厚度满足第二键合结构的厚度;然后去除第二光刻胶层;最后去除封帽晶圆非键合区域内的第二键合材料,从而在第二键合区域内形成第二键合结构。
除了第一键合结构仅包括第一键合材料层、第二键合结构仅包括第二键合材料层的情况之外,在其他实施例中,第一键合结构包括交替设置的第一键合材料层和第二键合材料层,第二键合结构也包括交替设置的第一键合材料层和第二键合材料层,第一键合结构和第二键合结构的顶层是不同的键合材料层。其中,若第一键合材料层是Cu或Cu合金,则第二键合材料层的材料是Ni或Ni合金;若第一键合材料层的材料是Ni或Ni合金,则第二键合材料层的材料是Cu或Cu合金。
相较于前述实施例中只需要沉积一层第一键合材料层即可形成第一键合结构的方式相比,在本实施例中,需要交替地沉积第一键合材料层和第二键合材料层,从而最终形成第一键合材料层和第二键合材料层交替的第一键合结构。同样地,相较于前述实施例中只需要沉积一层第二键合材料层即可形成第二键合结构的方式相比,在本实施例中,需要交替地沉积第一键合材料层和第二键合材料层,从而最终形成第一键合材料层和第二键合材料层交替的第二键合结构。其中,只需要保证第一键合结构的顶层和第二键合结构的顶层其二者是不同的键合材料层即可。优选地,第一键合结构和第二键合结构中所有第一键合材料层的数量与第一键合结构和第二键合结构中所有第二键合材料层的数量相同。更优选地,所有第一键合材料层的厚度均相同,所有第二键合材料层的厚度也均相同。如此一来,有利于加快键合速度以及提升键合均匀性。举例说明,假设第一键合材料层是Cu层、第二键合材料层是Ni层,如图12所示,第一键合结构从下至上依次是第一键合材料层109、第二键合材料层205、第一键合材料层109、第二键合材料层205以及第一键合材料层109,如图13所示,第二键合结构从下至上依次是第二键合材料层205、第一键合材料层109、第二键合材料层205、第一键合材料层109以及第二键合材料层205,其中,第一键合结构和第二键合结构中第一键合材料层109和第二键合材料层205数量相同均是5层,此外,5层第一键合材料层109的厚度均相同,5层第二键合材料层205的厚度也均相同。
此外优选地,材料是Cu或Cu合金的键合材料层其总厚度大于材料是Ni或Ni合金的键合材料层的总厚度。针对于第一键合结构仅包括第一键合材料层、第二键合结构仅包括第二键合材料层的情况,材料是Cu或Cu合金的键合结构其厚度大于材料是Ni或Ni合金的键合结构的厚度。针对于第一键合结构和第二键合结构均包括交替设置的第一键合材料层和第二键合材料层的情况,第一键合结构和第二键合结构中所有材料是Cu或Cu合金的键合材料层的厚度之和大于第一键合结构和第二键合结构中所有材料是Ni或Ni合金的键合材料层的厚度之和。
在步骤S103中,通过对第一键合结构和第二键合结构进行键合操作以实现器件晶圆100和封帽晶圆200之间的连接。在本实施例中,对器件晶圆100的第一键合结构与封帽晶圆200的第二键合结构进行键合的步骤包括:
首先,将器件晶圆100和封帽晶圆200放置在键合腔中,其中,如图15所示,器件晶圆100的第一键合结构与封帽晶圆200的第二键合结构对准。
接着,对键合腔抽真空达到第一真空度后对器件晶圆100和封帽晶圆200进行吹扫,以去除器件晶圆100和封帽晶圆200表面的杂质。其中,第一真空度优选小于100mtorr。吹扫气体可以是例如氦气、氖气、氩气等惰性气体,还可以是惰性气体和例如氢气等还原性气体的合成气体。为了确保杂质去除的效果,可以多次执行吹扫步骤。优选地,上述对键合腔抽真空达到第一真空度后对器件晶圆100和封帽晶圆200进行吹扫步骤至少重复执行三次。
吹扫结束后,对键合腔抽真空达到第二真空度,升高键合腔内的温度至键合温度,在键合温度下对第一键合结构和第二键合结构施加键合压力,并保持键合时长。由于Cu/Cu合金与Ni/Ni合金的键合对键合压强的要求较低为10±3Mpa,所以Cu/Cu合金与Ni/Ni合金之间的键合对于键合设备的压力要求相对较低,在有利于降低键合设备成本的同时,还有利于降低对第一键合结构和第二键合结构之间键合结构的设计要求,不需要像Au-Au键合一样设计小线宽图形,从而有效地降低了工艺制造难度及成本,使制造过程变得简单容易。优选地,键合压力的范围是20KN至60KN,第一键合结构和第二键合结构之间的键合面积是晶圆面积的3%至20%(通常情况下器件晶圆100和封帽晶圆200具有相同的晶圆面积)。以尺寸为8英寸的晶圆为例说明,第一键合结构109和第二键合结构205之间键合面积的范围是9.42cm2至62.8cm2。此外优选地,第二真空度小于1mtorr,键合温度的范围是350℃至450℃,键合时长的范围是15min至90min。此处需要说明的是,由于Cu/Cu合金与Ni/Ni合金的键合温度范围是350℃-450℃,所以不会因为键合温度过高而影响第一半导体器件的性能。根据键合工艺参数的不同,第一键合结构和第二键合结构之间的键合反应程度不同。一种可能是,如图16所示,第一键合结构和第二键合结构之间部分发生键合反应形成CuxNiy层300,该CuxNiy层300将第一键合结构和第二键合结构键合在一起形成连接。另一种可能是,第一键合结构和第二键合结构全部发生键合反应,在器件晶圆和封帽晶圆之间形成CuxNiy层。至此器件晶圆100和封帽晶圆200实现连接。键合结束后降低键合腔内的温度将已经形成连接的器件晶圆100和封帽晶圆200从键合腔中取出即可。
由于第一键合结构包括对器件晶圆100上第一半导体器件有效工作区形成环绕的环绕部,所以第二键合结构中与第一键合结构相应的部分也会对封帽晶圆200上的第一凹槽201或第二半导体器件的有效工作区形成环绕,所以当第一键合结构和第二键合结构键合后,器件晶圆100、第一键合结构、第二键合结构以及封帽晶圆200之间形成一个密闭空间,对第一半导体器件形成保护。
此处需要说明的是,由于Cu/Cu合金的强度一般,所以在对Cu/Cu合金与Ni/Ni合金进行键合时,通常希望全部反应形成CuxNiy层以提高键合强度。针对于第一键合结构和第二键合结构均由交替的第一键合材料层和第二键合材料层构成的情况,第一键合结构和第二键合结构之间键合全部形成CuxNiy层所需要的时间,将小于第一键合结构和第二键合结构均为单一键合材料层时全部形成CuxNiy层所需要的时间,从而有利于缩短键合时长。除此之外,前者所形成的CuxNiy层其均匀度也优于后者,即键合质量优。特别是当第一键合材料层和第二键合材料层数量相等、且所有第一键合材料层厚度均相同以及所有第二键合材料层厚度均相同的情况下,效果更优。
此外,考虑到第一键合结构和第二键合结构形成之后在空气的作用下会在键合界面形成杂质层,所以为了避免该杂质层对后续键合反应的影响,优选地,在步骤S102之后、以及步骤S103之前,本发明所提供的制造方法还包括去除第一键合结构和第二键合结构表面的杂质层。其中,可以利用湿法腐蚀方式(例如稀硫酸或者稀硝酸等)去除第一键合结构和第二键合结构表面的杂质层,还可以利用干法刻蚀方式(例如射频等离子刻蚀等)去除第一键合结构和第二键合结构表面的杂质层。
更进一步地,考虑到在步骤S103之前即使去除第一键合结构和第二键合结构表面的杂质层,但是在将器件晶圆和封帽晶圆放入键合腔的过程中仍会不可避免地接触到空气,从而在第一键合结构和第二键合结构表面形成一层很薄的氧化层。这种情况下,优选地,将器件晶圆和封帽晶圆放入键合腔进行吹扫之后,对键合腔抽真空达到第三真空度,并向键合腔中通入还原性气体(例如氢气等)、或由还原性气体和惰性气体(例如氦气、氖气、氩气等)组成的合成气体,通过还原反应去除第一键合结构和第二键合结构表面的氧化层。优选地,第三真空度小于0.1mtorr,还原反应的温度范围是300℃-500℃,还原反应的时间范围是小于等于45min。
在步骤S104中,将所述第一半导体器件的电信号引出至基板。在本实施例中,通过导电结构将第一半导体器件的电信号经由封帽晶圆200引出至基板,具体实现步骤如下:
首先,对封帽晶圆200的背面进行减薄以暴露第二凹槽202。
接着,在封帽晶圆200的背面依次沉积形成粘附层和种子层。其中,粘附层的材料优选是Ti、TiW、Cr中的一种或其任意组合,种子层的材料优选是Cu。
接着,在封帽晶圆200的背面做深孔填充金属及金属再布线,并在金属布线上形成凸块和焊球。具体为先在封帽晶圆200背面的种子层上做深孔填充金属及金属再布线,然后在金属布线上形成凸块,接着在封帽晶圆200的背面沉积形成钝化层并在该钝化层上开窗以暴露出凸块,最后在该凸块上形成焊球。其中深孔填充金属及金属再布线的材料优选是Cu,凸块的材料优选是Cu,钝化层的材料优选是聚酰亚胺,焊球的材料优选是SnAg。
最后,通过焊球将器件晶圆100和封帽晶圆200键合所形成的结构焊接至基板的焊盘上,从而实现将第一半导体器件的电信号引出至基板。其中,基板可以是陶瓷基板、有机基板、金属基板等,基板的焊盘材料优选为Cu。SnAg焊球与基板Cu焊盘的焊接温度范围是210℃-230℃,而Cu/Cu合金与Ni/Ni合金的键合温度范围是350℃-450℃,所以SnAg焊球与基板Cu焊盘之间的焊接不会影响到第一键合结构和第二键合结构之间的键合质量。至此晶圆级封装结构完成,相应的晶圆级封装结构请参考图17。其中,图17中粘附层、种子层和金属布线(由于其二者材料相同,所以在图中将其二者合为一体示出)、钝化层、凸块、焊球以及基板的附图标记分别是400、401、402、403、404以及500。
在本实施例中,粘附层400、种子层和金属布线401、凸块403以及焊球404共同构成了导电结构,该导电结构与第二键合结构和第一键合结构配合使用将第一半导体器件的电信号引出至基板500。也就是说,第一键合结构和第二键合结构除了起到对第一半导体器件密封保护的作用之外,还起到了引出第一半导体器件电信号的作用。考虑到Cu/Cu合金的导电性优于Ni/Ni合金的导电性,所以当材料是Cu或Cu合金的键合材料层其总厚度大于材料是Ni或Ni合金的键合材料层的总厚度时,GuxNiy层300中Cu/Cu合金的原子比高于Ni/Ni合金的原子比(即x>y),以提高第一键合结构和第二键合结构对第一半导体器件电信号的引出效果。
在另一个实施例中,通过导电结构将第一半导体器件的电信号经由器件晶圆100引出至基板。这种情况下,封帽晶圆200无需形成有第二凹槽202,而是在器件晶圆100上预先形成暴露第一半导体器件下电极层的凹槽并在该凹槽内填充金属材料,其中金属材料优选是Cu。优选地,在凹槽和金属材料之间还形成有粘附层。在此基础上,在对器件晶圆100和封帽晶圆200进行键合之后,只需要在器件晶圆100背面形成与金属材料电连接的焊球,然后通过焊球将器件晶圆100和封帽晶圆200键合所形成的结构焊接至基板的焊盘上,即可实现将第一半导体器件的电信号引出至基板。至此晶圆级封装结构完成,相应的晶圆级封装结构请参考图18。其中,图18中粘附层、金属材料、焊球以及基板的附图标记分别是600、601、602以及500。在本实施例中,粘附层600、金属材料601以及焊球602共同构成了导电结构,该导电结构将第一半导体器件的电信号引出至基板500。由于导电结构与第一半导体器件直接电连接,所以在本实施例中,第一键合结构和第二键合结构仅起到对第一半导体器件的密封保护作用,这种情况下第一键合结构仅包括环绕部即可。
请参考图19,图19与图17不同之处在于封帽晶圆正面与第一半导体器件相对应的位置上形成有第二半导体器件,下面主要针对于图19与图17之间的区别进行说明。在本实施例中,第二半导体器件与第一半导体器件一样也是由空气隙型薄膜体声波谐振器为基本单元所构成的滤波器。同样地,为了简明起见,图19中仅绘制出了第二半导体器件中的一个空气隙型薄膜体声波谐振器进行示意。如图所示,在本实施例中,在封帽晶圆200的正面上依次形成有种子层206、下电极层207、压电层208、上电极层209以及钝化层210,封帽晶圆200的正面还形成有位于下电极层207、压电层208、上电极层209下方的空气隙201a。第二键合结构中与第一键合结构中环绕部对应的部分对第二半导体器件的有效工作区形成环绕,与第一键合结构中连接部对应的部分通过下电极层207与第二半导体器件实现电连接。其中,第二半导体器件的形成过程可以参考前文中有关第一半导体器件形成过程的相关内容,为了简明起见,在此不再重复描述。
本发明所提供的晶圆级封装结构的制造方法采用Cu/Cu合金以及Ni/Ni合金作为键合材料来实现器件晶圆与封帽晶圆之间的键合。一方面,由于Cu/Cu合金以及Ni/Ni合金具有低成本特点,所以相较于现有技术中的Au-Au键合来说,Cu/Cu合金与Ni/Ni合金之间的键合可以有效降低键合材料的成本,进而降低晶圆级封装结构的制造成本。另一方面,Cu/Cu合金以及Ni/Ni合金还具有耐腐蚀性优的特点,有利于提高晶圆级封装结构的寿命以及可靠性。又一方面,Cu/Cu合金以及Ni/Ni合金在任意比例下均可形成固溶体,且该固溶体为单相固溶体,不产生应力腐蚀裂纹,不形成金属间化合物,在高温低温下均有良好力学强度,从而有效地保证了键合结构之间的键合强度。再一方面,由于Cu/Cu合金与Ni/Ni合金之间的键合对于键合压强要求较低,所以不但有利于降低键合设备的成本,还有利于降低键合界面的设计要求。此外,针对于器件晶圆和封装晶圆的键合结构采用Cu/Cu合金和Ni/Ni合金交替形成的情况,不但有利于缩短键合时间,还有利于形成均匀的GuxNiy层从而提高键合强度。
相应地,本发明还提供了一种采用本文前述制造方法制造得到的晶圆级封装结构,该晶圆级封装结构包括:
器件晶圆和封帽晶圆,其中,所述器件晶圆的正面形成有第一半导体器件,所述器件晶圆和所述封帽晶圆以正面相对的方式设置;
键合部,该键合部设置在所述器件晶圆和所述封帽晶圆之间用于对其二者形成连接,其中,所述键合部从所述器件晶圆至所述封帽晶圆的方向上分别包括第一键合材料层、CuxNiy层以及第二键合材料层,又或者所述键合部全部为CuxNiy层,所述第一键合材料层和所述第二键合材料层中的一个键合材料层是Cu或Cu合金、另一个键合材料层是Ni或Ni合金;
导电结构和基板,该导电结构将所述第一半导体器件的电信号引出至所述基板。
下面,将结合图17对上述晶圆级封装结构的各个构成部分进行详细说明。
具体地,如图所示,本发明所提供的晶圆级封装结构包括器件晶圆100和封帽晶圆200。器件晶圆100和封帽晶圆200均具有正面以及与该正面相对的背面。其中,器件晶圆100的正面和封帽晶圆200的正面相对设置。
器件晶圆100的正面形成有第一半导体器件。如图所示,在本实施例中,第一半导体器件是由空气隙型薄膜体声波谐振器为基本单元所构成的滤波器。需要说明的是,为了简明起见,图中仅绘制出了一个空气隙型薄膜体声波谐振器进行示意。如图所示,器件晶圆100的正面从下至上依次形成有种子层102、下电极层103、压电层104、上电极层105以及钝化层106,器件晶圆100的正面还形成有位于下电极层103、压电层104、上电极层105下方的空气隙110。器件晶圆100、种子层102、下电极层103、压电层104、上电极层105以及钝化层106的材料和尺寸根据现有常规设计实现即可。需要说明的是,上述第一半导体器件是滤波器仅为一个优选实施方式,在其他实施例中,第一半导体器件还可以是谐振器、双工器、多工器、MEMS器件、电感器、电容器等。本领域技术人员可以理解的是,凡是可以形成在晶圆上的半导体器件均落入本发明的保护范围,为了简明起见,在此不再对第一半导体器件的所有可能进行一一列举。
在本实施例中,如图所示,封帽晶圆200的正面在与器件晶圆100第一半导体器件相对的位置上形成有第一凹槽201,用于使器件晶圆100上的第一半导体器件与封帽晶圆200之间保持足够的距离,以保证第一半导体器件的性能不受影响。本领域技术人员可以理解的是,在其他实施例中,当封装后器件晶圆100和封帽晶圆200之间距离足够远的情况下,封帽晶圆200上也可以不开设第一凹槽201。
如图所示,本发明所提供的晶圆级封装结构还包括键合部,该键合部设置在器件晶圆100和封帽晶圆200之间,用于对其二者形成连接。在本实施例中,如图所示,键合部从器件晶圆100至封帽晶圆200的方向上分别包括第一键合材料层109、CuxNiy层300以及第二键合材料层205,其中,若第一键合材料层109的材料是Cu或Cu合金,则第二键合材料层205的材料是Ni或Ni合金;若第一键合材料层109的材料是Ni或Ni合金,则第二键合材料层205的材料是Cu或Cu合金。在另一个具体实施例中,键合部还可以全部为CuxNiy层。考虑到Cu/Cu合金的导电性优于Ni/Ni合金的导电性,所以,针对于键合部包括第一键合材料层、CuxNiy层以及第二键合材料层的情况,材料是Cu或Cu合金的键合材料层的厚度大于材料是Ni或Ni合金的键合材料层的厚度、以及x>y(表示GuxNiy层中Cu/Cu合金的原子比高于Ni/Ni合金的原子比),针对于键合部全部为CuxNiy层的情况,x>y,以提高键合部对第一半导体器件电信号的引出效果。在本实施例中,键合部包括对第一半导体器件有效工作区形成环绕的环绕部、以及与第一半导体形成电连接的连接部。此外,键合部的横截面积优选是晶圆面积的3%至20%(通常情况下器件晶圆100和封帽晶圆200具有相同的晶圆面积)。
优选地,在器件晶圆100正面和第一键合结构之间还形成有第一粘附层108、以及在封帽晶圆200正面和第二键合结构之间还形成有第二粘附层204。更为优选地,在器件晶圆100正面第一粘附层108和第一键合结构之间还形成有第一阻挡层(未示出)、以及在封帽晶圆200正面第二粘附层204和第二键合结构之间还形成有第二阻挡层(未示出)。第一粘附层108、第二粘附层204、第一阻挡层以及第二阻挡层的材料、工艺参数以及作用可以参考前文中相应部分的内容,为了简明起见,在此不再重复说明。
本发明所提供的晶圆级封装结构还包括导电结构和基板,该导电结构将第一半导体器件的电信号引出至基板。在本实施例中,导电结构将第一半导体器件的电信号经由封帽晶圆200引出至基板。如图17所示,封帽晶圆200上形成有贯穿封帽晶圆200的通孔,该通孔内依次沉积有粘附层400和种子层,在种子层上形成有金属布线(种子层和金属布线共同以附图标记401表示),在金属布线上形成有凸块403以及焊球404,焊球404焊接至基板500的焊盘上。其中,粘附层400、种子层和金属布线401、凸块403以及焊球404共同构成了导电结构,该导电结构与键合部配合使用将第一半导体器件的电信号引出至基板500。优选地,如图17所示,在封帽晶圆200的背面还形成有钝化层402。粘附层400、种子层和金属布线401、钝化层402、凸块403、焊盘403、基板500的材料可以参考前文中相应部分的内容,为了简明起见,在此不再重复说明。
在其他实施例中,导电结构将第一半导体器件的电信号经由器件晶圆100引出至基板上。如图18所示,器件晶圆100上形成有贯穿器件晶圆的通孔,该通孔内填充有金属材料601,器件晶圆100背面形成与金属材料601电连接的焊球602。优选地,通孔和金属材料601之间还形成有粘附层600。其中,粘附层600、金属材料601以及焊球602共同构成了导电结构,该导电结构直接将第一半导体器件的电信号引出至基板500。粘附层600、金属材料601以及焊球602的材料可以参考前文中相应部分的内容,为了简明起见,在此不再重复说明。在本实施例中,由于键合部不起到信号引出的作用,所以键合部仅包括对第一半导体器件有效工作区形成环绕的环绕部即可。
请参考图19,图19与图17不同之处在于封帽晶圆200正面与第一半导体器件相对应的位置上形成有第二半导体器件,下面主要针对于图19与图17之间的区别进行说明。在本实施例中,第二半导体器件与第一半导体器件一样也是由空气隙型薄膜体声波谐振器为基本单元所构成的滤波器。同样地,为了简明起见,图19中仅绘制出了第二半导体器件中的一个空气隙型薄膜体声波谐振器进行示意。如图所示,在本实施例中,在封帽晶圆200的正面上依次形成有种子层206、下电极层207、压电层208、上电极层209以及钝化层210,封帽晶圆200的正面还形成有位于下电极层207、压电层208、上电极层209下方的空气隙201a。键合部中的环绕部对第二半导体器件的有效工作区形成环绕、连接部通过下电极层207与第二半导体器件实现电连接。需要说明的是,上述第二半导体器件是滤波器仅为一个优选实施方式,在其他实施例中,第二半导体器件还可以是谐振器、双工器、多工器、MEMS器件、电感器、电容器等。本领域技术人员可以理解的是,凡是可以形成在晶圆上的半导体器件均落入本发明的保护范围,为了简明起见,在此不再对第二半导体器件的所有可能进行一一列举。此外,封帽晶圆200上的第二半导体器件和器件晶圆100上的第一半导体器件的器件类型可以相同(例如均为滤波器),也可以不同。
由于本发明所提供的晶圆级封装结构采用Cu/Cu合金以及Ni/Ni合金作为键合材料,所以相应具有制造成本低的优势、寿命长、可靠性高、键合强度优、易于制造的特性。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外,显然“包括”一词不排除其他部件、单元或步骤,单数不排除复数。系统权利要求中陈述的多个部件、单元或装置也可以由一个部件、单元或装置通过软件或者硬件来实现。
以上所揭露的仅为本发明的一些较佳实施例而已,当然不能以此来限定本发明之权利范围,因此依本发明权利要求所作的等同变化,仍属本发明所涵盖的范围。

Claims (14)

1.一种晶圆级封装结构的制造方法,该制造方法包括:
提供器件晶圆和封帽晶圆,该器件晶圆的正面形成有第一半导体器件;
在所述器件晶圆的正面形成第一键合结构、以及在所述封帽晶圆的正面形成与所述第一键合结构位置相对应的第二键合结构,其中,所述第一键合结构仅包括第一键合材料层、所述第二键合结构仅包括第二键合材料层,或者,所述第一键合结构和所述第二键合结构均包括交替设置的第一键合材料层和第二键合材料层、但所述第一键合结构和所述第二键合结构的顶层是不同的键合材料层,所述第一键合材料层和所述第二键合材料层中一个键合材料层的材料是Cu或Cu合金、另一个键合材料层的材料是Ni或Ni合金;
对所述器件晶圆的所述第一键合结构与所述封帽晶圆的所述第二键合结构进行键合;
将所述第一半导体器件的电信号引出至基板。
2.根据权利要求1所述的制造方法,其中:
所述第一键合结构包括对所述第一半导体器件有效工作区形成环绕的环绕部、以及与所述第一半导体器件形成电连接的连接部;或
所述第一键合结构仅包括对所述第一半导体器件有效工作区形成环绕的环绕部。
3.根据权利要求1或2所述的制造方法,其中:
材料是Cu或Cu合金的键合材料层其总厚度大于材料是Ni或Ni合金的键合材料层的总厚度。
4.根据权利要求1或2所述的制造方法,其中:
针对于所述第一键合结构和所述第二键合结构均包括交替设置的第一键合材料层和第二键合材料层的情况,所述第一键合材料层的总层数与所述第二键合材料层的总层数相同;所述第一键合材料层的厚度均相同,所述第二键合材料层的厚度均相同。
5.根据权利要求1所述的制造方法,其中,对所述器件晶圆的所述第一键合结构与所述封帽晶圆的所述第二键合结构进行键合的步骤包括:
将所述器件晶圆和所述封帽晶圆放置在键合腔中,其中,所述器件晶圆的所述第一键合结构与所述封帽晶圆的第二键合结构对准;
对所述键合腔抽真空达到第一真空度后对所述器件晶圆和所述封帽晶圆进行吹扫;
对所述键合腔抽真空达到第二真空度后,在键合温度下对所述第一键合结构和所述第二键合结构施加键合压力,并保持键合时长。
6.根据权利要求5所述的制造方法,其中:
所述第一真空度小于100mtorr,所述第二真空度小于1mtorr;
所述键合温度的范围是350℃至450℃;
所述键合压力的范围是20KN至60KN;
所述键合时长的范围是15min至90min;
所述第一键合结构和所述第二键合结构之间的键合面积是晶圆面积的3%至20%。
7.根据权利要求5所述的制造方法,其中,在所述器件晶圆的正面形成第一键合结构、以及在所述封帽晶圆的正面形成与所述第一键合结构位置相对应的第二键合结构之后、以及在对所述器件晶圆的所述第一键合结构与所述封帽晶圆的所述第二键合结构进行键合之前,该制造方法还包括:
通过湿法腐蚀或干法刻蚀的方式去除所述第一键合结构和所述第二键合结构表面的杂质层。
8.根据权利要求7所述的制造方法,在对所述键合腔抽真空达到第一真空度后对所述器件晶圆和所述封帽晶圆进行吹扫之后、以及在对所述键合腔抽真空达到第二真空度后在键合温度下对所述第一键合结构和所述第二键合结构施加键合压力并保持键合时长之前,该制造方法还包括:
对所述键合腔抽真空达到第三真空度后,向所述键合腔中通入还原性气体,通过还原反应去除所述第一键合结构和所述第二键合结构表面的氧化层。
9.根据权利要求1所述的制造方法,其中,所述封帽晶圆的正面形成有第二半导体器件。
10.一种晶圆级封装结构,该晶圆级封装结构包括:
器件晶圆和封帽晶圆,其中,所述器件晶圆的正面形成有第一半导体器件,所述器件晶圆和所述封帽晶圆以正面相对的方式设置;
键合部,该键合部设置在所述器件晶圆和所述封帽晶圆之间用于对其二者形成连接,其中,所述键合部从所述器件晶圆至所述封帽晶圆的方向上分别包括第一键合材料层、CuxNiy层以及第二键合材料层,又或者所述键合部全部为CuxNiy层,所述第一键合材料层和所述第二键合材料层中的一个键合材料层是Cu或Cu合金、另一个键合材料层是Ni或Ni合金;
导电结构和基板,该导电结构将所述第一半导体器件的电信号引出至所述基板。
11.根据权利要求10所述的晶圆级封装结构,其中:
所述键合部包括对所述第一半导体器件有效工作区形成环绕的环绕部、以及与所述第一半导体器件形成电连接的连接部;或
所述键合部仅包括对所述第一半导体器件有效工作区形成环绕的环绕部。
12.根据权利要求10所述的晶圆级封装结构,其中:
针对于所述键合部包括第一键合材料层、CuxNiy层以及第二键合材料层的情况,材料是Cu或Cu合金的键合材料层的厚度大于材料是Ni或Ni合金的键合材料层的厚度、以及x>y;
针对于所述键合部全部为CuxNiy层的情况,x>y。
13.根据权利要求10所述的晶圆级封装结构,其中:
所述键合部的横截面积是晶圆面积的3%至20%。
14.根据权利要求10所述的晶圆级封装结构,其中,所述封帽晶圆的正面形成有第二半导体器件。
CN202110349000.2A 2021-03-31 2021-03-31 一种晶圆级封装结构及其制造方法 Active CN113097081B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110349000.2A CN113097081B (zh) 2021-03-31 2021-03-31 一种晶圆级封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110349000.2A CN113097081B (zh) 2021-03-31 2021-03-31 一种晶圆级封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN113097081A CN113097081A (zh) 2021-07-09
CN113097081B true CN113097081B (zh) 2022-12-06

Family

ID=76671776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110349000.2A Active CN113097081B (zh) 2021-03-31 2021-03-31 一种晶圆级封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN113097081B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8703539B2 (en) * 2012-06-29 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple die packaging interposer structure and method
JP6247006B2 (ja) * 2013-01-23 2017-12-13 セイコーインスツル株式会社 電子デバイス、発振器及び電子デバイスの製造方法
US10439581B2 (en) * 2017-03-24 2019-10-08 Zhuhai Crystal Resonance Technologies Co., Ltd. Method for fabricating RF resonators and filters
KR20180134237A (ko) * 2017-06-08 2018-12-18 (주)와이솔 웨이퍼레벨패키지 및 제조방법
CN109728790A (zh) * 2019-01-16 2019-05-07 厦门云天半导体科技有限公司 一种滤波器的晶圆级封装结构及其工艺

Also Published As

Publication number Publication date
CN113097081A (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
US10224294B2 (en) Semiconductor device
US20060211233A1 (en) Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
JP3057130B2 (ja) 樹脂封止型半導体パッケージおよびその製造方法
KR100924902B1 (ko) 웨이퍼 레벨 패키지 및 그 제조 방법
US20100045145A1 (en) Piezoelectric component and manufacturing method thereof
JP2001230369A (ja) 半導体装置およびその製造方法
KR20060097637A (ko) 반도체 장치 및 그 제조 방법
JP2005167969A (ja) 弾性波素子および弾性波素子の製造方法
WO2011058977A1 (ja) 半導体装置および半導体装置の製造方法
JP5248868B2 (ja) ろう付け可能な接合部及び該接合部の形成のための方法
US9065420B2 (en) Fabrication method of acoustic wave device
CN113097081B (zh) 一种晶圆级封装结构及其制造方法
CN213846626U (zh) 一种滤波器晶圆级封装结构
JP2014022699A (ja) パッケージおよびその製造方法
CN112652700A (zh) 滤波器芯片封装结构及其封装工艺
JP2000306938A (ja) 半導体集積回路装置およびその製造方法
JP3261912B2 (ja) バンプ付き半導体装置およびその製造方法
JP3931749B2 (ja) 突起電極を有する半導体装置の製造方法
WO2021103489A1 (zh) 半导体结构及其制造方法
CN112117242B (zh) 芯片封装结构及其制造方法
CN111200410B (zh) 一种声波器件晶圆级封装结构及其制备方法
EP1341232A2 (en) Semiconductor device and method for fabricating the same
TWI765307B (zh) 電子封裝結構及其製作方法
EP4135027A1 (en) Surface-mount components, methods of manufacture thereof, and mounting methods employing the components
JP2000286662A (ja) 弾性表面波素子、その製造方法、及びsawデバイスの構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant