KR20070090063A - 드라이에칭방법 - Google Patents

드라이에칭방법 Download PDF

Info

Publication number
KR20070090063A
KR20070090063A KR1020060078748A KR20060078748A KR20070090063A KR 20070090063 A KR20070090063 A KR 20070090063A KR 1020060078748 A KR1020060078748 A KR 1020060078748A KR 20060078748 A KR20060078748 A KR 20060078748A KR 20070090063 A KR20070090063 A KR 20070090063A
Authority
KR
South Korea
Prior art keywords
containing gas
gas
fluorine
reduction
etched material
Prior art date
Application number
KR1020060078748A
Other languages
English (en)
Other versions
KR100894300B1 (ko
Inventor
사토시 우네
마사미치 사카구치
겐이치 구와바라
도모요시 이치마루
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20070090063A publication Critical patent/KR20070090063A/ko
Application granted granted Critical
Publication of KR100894300B1 publication Critical patent/KR100894300B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Abstract

본 발명은 플라즈마 에칭장치를 사용하여 반도체 기판에 배선가공을 행하는 드라이 에칭방법에 있어서, 배선의 단선이나 구부러짐를 발생시키지 않고 배선가공을 행하는 것이다.
이를 위하여 본 발명에서는 플라즈마 에칭장치를 사용하여 반도체 기판에 배선가공을 행하는 드라이 에칭방법으로서, 피에칭재(12)의 위에 설치한 포토레지스트(15) 및 SiN, SiON, SiO 등의 무기막(14, 13)으로 이루어지는 마스크 패턴을 사용하여 피에칭재(12)를 에칭하는 공정에서, 염소함유 가스 또는 브롬함유 가스 등의 할로겐계 가스와, CF4, CHF3, SF6, NF3으로 이루어지는 불소함유 가스 중의 적어도 하나의 불소함유 가스와의 혼합가스를 사용하여 피에칭재(12)의 가공 중에 상기 마스크 패턴과 피에칭재의 가공치수를 동일한 정도로 축소화시킨다.

Description

드라이에칭방법{DRY ETCHING METHOD}
도 1은 본 발명의 에칭방법이 적용되는 마이크로파 플라즈마 에칭장치의 개략단면도,
도 2(a)는 본 발명의 일 실시예를 설명하기 위한 반도체 기판의 요소 단면도(레지스트 마스크 형성 후),
도 2(b)는 본 발명의 일 실시예를 설명하기 위한 반도체 기판의 요소 단면도(레지스트 마스크 축소처리),
도 2(c)는 본 발명의 일 실시예를 설명하기 위한 반도체 기판의 요소 단면도(SiON막 및 SiN막 에칭처리),
도 2(d)는 본 발명의 일 실시예를 설명하기 위한 반도체 기판의 요소 단면도(SiON막 및 SiN막 축소 및 폴리실리콘막 축소 에칭처리),
도 2(e)는 본 발명의 일 실시예를 설명하기 위한 반도체 기판의 요소 단면도(폴리실리콘막 에칭처리),
도 3(a)는 본 발명의 일축소화 속도의 RF 바이어스 의존성을 설명하는 그래프,
도 3(b)는 도 3(a)의 에칭깊이와 마스크의 가로방향 에칭을 설명하는 도면이다.
※ 도면의 주요부분에 대한 부호의 설명
1 : 마그네트론 2 : 도파관
3 : 석영판 4 : 솔레노이드 코일
5 : 플라즈마 6 : 웨이퍼
7 : 정전 흡착 전원 8 : 시료대
9 : 고주파 전원 10 : 실리콘 기판
11 : 게이트 산화막 12 : 폴리실리콘막
13 : SiN막 14 : SiON막
15 : 포토레지스트
본 발명은 반도체장치의 에칭방법에 관한 것이다. 더욱 상세하게는 반도체 기판에 설치한 배선층인 피에칭재를 가공하면서 가공치수를 축소화시킴으로써 패턴결함을 발생시키지 않고 배선치수의 축소화를 행하는 드라이 에칭방법에 관한 것이다.
최근, 반도체장치의 처리속도의 고속화에 따르는 고집적화의 진전에 의하여 게이트재 등의 가공기술에서도 미세화 가공이 요구되고 있다. 드라이 에칭의 분야에서는 일반적으로 패턴의 미세화를 행하기 위하여 피에칭재를 가공하기 전에 마스크가되는 포토레지스트 패턴을 드라이 에칭에 의하여 축소화시킴으로써 피에칭재의 가공치수를 축소화하는 방법이 행하여져 왔다.
또한 미세화가 진행되면 포토레지스트 마스크의 소재를 종래보다도 고정밀도로 미세 패턴을 형성할 수 있는 ArF 레이저를 사용하여 노광하는 ArF 레지스트가 채용되도록 되었다. 그러나 ArF 레지스트는 종래의 마스크재와 비교하면 두껍게 막을 부착할 수 없고, 또한 에칭속도가 빠르기 때문에 에칭에 대하여 약하다는 성질을 가지고 있다. 이 때문에 ArF 레지스트는 피에칭재를 가공하는 동안에 마스크가 없어져 고정밀도의 피에칭재의 미세 배선가공을 할 수 없다는 문제를 가지고 있다. 이 문제를 해결하기 위하여 포토레지스트 마스크와 피에칭재와의 사이에 SiON, SiN, SiO 등의 무기막층을 설치하여 축소화한 포토레지스트 마스크의 패턴을 기초로 드라이 에칭에 의하여 무기막층을 가공하여 에칭속도가 느린 무기막 마스크를 형성함으로써 안정되게 피에칭재의 가공을 행할 수 있게 하고 있다(예를 들면, 특허문헌 1 참조).
[특허문헌 1]
일본국 특개평9-237777호 공보
그러나, 드라이 에칭에 의한 포토레지스트 패턴 치수의 축소화방법에서는, 무기막층의 가공에 필요한 포토레지스트 마스크량을 확보하는 것이 필요하여 가공치수의 축소량에 한계가 생긴다는 문제가 있다.
본 발명은 피에칭재의 가공 중에 가공치수를 축소화하는 것이 가능해져, 마스크 결손에 의한 피에칭재의 단선이나 구부러짐 등의 문제를 발생시키지 않고 미 세가공을 행할 수 있는 드라이 에칭방법을 제공하는 것을 목적으로 한다.
이 과제는 패터닝된 포토레지스트를 마스크로 하고, 드라이 에칭에 의하여 무기막층을 가공하여 무기막 마스크의 형성을 행한 후, 피에칭재의 에칭과정에서 무기막 마스크와 피에칭재를 동시에 축소화시킴으로써 달성할 수 있다.
이 가공방법에서는 무기막 마스크를 형성한 후에 이 무기막 마스크의 패턴치수의 축소화를 행하기 때문에, 포토레지스트 마스크 쓰러짐 등의 문제가 발생하지 않는다.
또, 종래부터 행하고 있는 드라이 에칭에 의한 포토레지스트 마스크 치수의 축소화를 병용하는 경우에도 과잉의 포토레지스트 마스크의 축소화를 행할 필요가 없고, 이 때문에 패턴 축소에 의한 쓰러짐이나 배선층의 단선 등의 문제가 발생하지 않는다.
이하, 본 발명에 의한 플라즈마 에칭방법에 대하여 설명한다. 도 1은 본 발명에 관한 드라이 에칭방법이 적용되는 플라즈마 에칭장치를 나타낸다. 이 플라즈마 에칭장치는 플라즈마생성수단에 마이크로파와 자계를 이용한 마이크로파 플라즈마 에칭장치의 예이다. 마이크로파는 마그네트론(1)에서 발진되어 도파관(2)을 거쳐 석영판(3)을 통과하여 진공 용기에 입사된다. 진공 용기의 주위에는 솔레노이드 코일(4)이 설치되어 있고, 이것으로부터 발생하는 자계와 입사하여 오는 마이크로파에 의하여 전자 사이클로트론 공명(ECR : Electron Cyclotron Resonance)을 일으킨다. 이에 의하여 프로세스 가스는 효율 좋게 고밀도로 플라즈마(5)화 된다. 처리 웨이퍼(6)는 정전 흡착 전원(7)으로 시료대(8)에 직류 전압을 인가함으로써 정전 흡착력에 의하여 전극에 고정된다. 또 전극에는 고주파 전원(9)이 접속되고 있고, 고주파 전력(RF 바이어스)을 인가하여 플라즈마 중의 이온에 웨이퍼에 대하여 수직방향의 가속 전위를 준다. 에칭후의 가스는 장치 하부에 설치된 배기구로부터 터보 펌프·드라이 펌프(도면 생략)에 의하여 배기된다.
또한 플라즈마 에칭처리장치로서는 마이크로파 플라즈마 에칭장치, 유도결합형 플라즈마 에칭장치, 헬리콘파 플라즈마 에칭장치, 2주파 여기 평행 평판형 플라즈마 에칭장치 등이 채용된다.
도 2는 도 1의 플라즈마 에칭장치를 사용한 반도체장치의 제조방법을 나타내는 도면이다. 도 2(a)는 본 실시예에서 사용하는 시료의 구조를, 도 2(b)는 포토레지스트 마스크의 가공치수의 축소공정을, 도 2(c)는 SiON막, SiN막의 마스크형성 공정을, 도 2(d)는 마스크 및 폴리실리콘막의 가공 및 가공치수의 축소공정을, 도 2(e)는 폴리실리콘막의 가공공정을 나타낸다.
본 발명의 일 실시예에서 사용한 시료의 구조의 예를, 도 2(a)에 나타낸다. 직경 12 인치의 실리콘 기판(10)의 위에 게이트 산화막(2 nm)(11), 폴리실리콘막(막두께 100 nm)(12), SiN막(50 nm)(13), SiON막(25 nm)(14), 포토레지스트(250 nm)(15)를 순서대로 형성하여 포토리소그래피기술 등에 의하여 마스크 패턴을 형성한다.
도 2(b)는 종래부터 행하여지고 있는 포토레지스트 마스크의 가공치수의 축 소공정이고, 예를 들면 Ar 가스에 O2가스를 첨가한 혼합가스를 사용하여 처리압력을 0.2 Pa로 설정하고, 마이크로파를 600 W로 하여 생성한 플라즈마로 에칭을 행한다. O2 가스유량은 포토레지스트의 축소 속도를 따르고 있고, 1.5 nm/sec 정도의 축소 속도로 하기 위하여 10% 정도 첨가하였다. O2 가스의 첨가량을 증가시키면 축소속도는 상승한다. 본 실시예에서는 초기 포토레지스트 패턴 치수가 100 nm인 패턴에 대하여 43초 처리를 행하여 포토레지스트 패턴치수를 35 nm까지 가늘어지게 하였다.
도 2(c)에 나타내는 마스크형성공정에서는 포토레지스트(15)를 마스크로 하여 SiON막(14) 및 SiN막(13)을 에칭한다. 에칭처리 중은, EPD(End Point Detector) 등의 에칭 모니터로 폴리실리콘막(12)과의 계면을 검출하면서 에칭처리를 행한다. 처리조건으로서 예를 들면 CF4 가스와 CHF3 가스 1 : 1의 혼합가스를 사용하여, 처리압력을 0.8 Pa로 하고, 마이크로파 900 W에서 생성한 플라즈마에 RF 바이어스 100 W를 인가하여 에칭한다. 폴리실리콘막(12)의 표면을 검출한 시점에서 SiN막(13)의 에칭을 종료한다.
도 2(d)에 나타내는 폴리실리콘막의 가공치수의 축소공정은, 본 발명이 특징으로 하는 공정이고, 도 2(c)에 의하여 형성된 SiON막(14) 및 SiN막(13)의 패턴을 마스크로 하여 깊이방향의 에칭을 진행시키면서 가로방향의 에칭을 동시에 행함으로써 패턴치수의 축소화를 행한다. Cl2와 함께 CF4를 사용함으로써 폴리실리콘 막(12)의 에칭과 동시에, 마스크재도 에칭할 수 있다. 처리조건으로서 예를 들면 Cl2가스와 CF4가스 1 : 3의 혼합가스를 사용하고, 처리압력을 0.2 Pa로 하고, 마이크로파 900 W로 생성한 플라즈마에 RF 바이어스 30 W를 인가하여 깊이방향 및 가로방향을 에칭한다.
여기서 폴리실리콘의 가로방향의 에칭량은 도 3(a)에 나타내는 바와 같이 RF 바이어스의 인가량에 의존하는 것을 알 수 있고, 이 실시예에서는 처리조건은 깊이방향에 대한 가로방향의 축소비율을 0.32정도로 최적화를 행하였다. 본 실시예에서는 폴리실리콘막(12)의 막 100 nm에 대하여 절반인 50 nm 정도를 이 처리조건으로 처리를 행하고, 상기 포토레지스트(14) 및 SiON막(14) 및 SiN막(13)의 가공치수 축소공정에 의하여 35 nm까지 축소화된 패턴을, 또한 16 nm의 축소화를 행하여 19 nm의 패턴치수를 형성하였다. 이 처리공정에 의하여 포토레지스트(14)는 모두 에칭되고, 이것 이후 SiON막(14) 및 SiN막(13)이 마스크로서 사용된다. 이 공정은 포토레지스트(14)가 없어질 때까지 또는 원하는(예를 들면, 19 nm) 마스크폭이 될 때까지는 등방성 에치를 계속할 수 있다. 도 3(a)에서의 축소량이란, 도 3(b)에 나타내는 바와 같이 마스크 폭의 초기치수(A)로부터 에칭후의 치수(B)를 뺀 값이며, 축소율은 이 축소량을 폴리실리콘막의 에칭 깊이로 나눈 값이다.
도 2(e)에 나타내는 폴리실리콘막(12)의 가공공정은, 전공정에서 축소화된 폴리실리콘의 가공치수를 유지하면서 나머지 폴리실리콘막의 에칭을 행한다. 처리조건으로서는 예를 들면 HBr 가스에 O2가스를 HBr 가스유량의 4% 정도 첨가한 혼합 가스를 사용하고, 처리압력을 0.4 Pa로 하고, 마이크로파 900 W로 생성한 플라즈마에 RF 바이어스 30 W를 인가하여 에칭한다. 여기서 사용하는 에칭조건에서는 폴리실리콘의 가로방향의 에칭은 일어나지 않고, 상층에서 형성된 가공치수를 유지한 채로 에칭가공된다.
이에 의하여 본 실시예에서는 100 nm의 초기치수를 나타내는 마스크 패턴을 사용하여 피에칭재에 단선의 발생이나 구부러짐(사이드 에칭)이 없는 19 nm 폭의 폴리실리콘 배선가공을 실현할 수 있었다.
마찬가지로 종래기술인 도 2(b)의 포토레지스트(15)의 패턴치수의 축소화만으로 19 nm의 폴리실리콘의 가공을 실현하고자 하면, 포토레지스트에서의 축소화를 80 nm 정도 행할 필요가 있고, 포토레지스트 패턴이 쓰러져 버려 폴리실리콘 배선의 단선이나 구부러짐(사이드 에칭) 등의 문제가 발생하였다.
종래 기술에 의하여 대폭적인 포토레지스트(15)의 패턴치수의 축소화를 진행시키면 SiON막(14) 및 SiN막(13)을 에칭하기 위한 충분한 마스크량을 유지할 수 없게 된다. 가령 마스크량을 확보할 수 있었던 경우에도 포토레지스트 패턴이 박막화됨으로써 대플라즈마 내성이 현저하게 저하하여 패턴 구부러짐 등의 문제가 발생한다.
또 도 2(d)에서 처리한 처리조건(Cl2가스 : CF4가스 = 1 : 3)은, 본 실시예의 시료에 맞추어 최적화된 조건으로 CF4의 첨가량은 형상제어의 면에서 생각하면 40% ∼ 90%가 적당하다. 40% 이하의 CF4 첨가량에서는 불소에 의한 가로방향의 에 칭이 진행하기 어렵게 되어 축소화가 어려워진다. 한편, 90% 이상의 CF4 첨가량이 되면 불소에 의한 등방성 에칭이 강해지고 사이드 에칭이 강해져 수직형상이 얻어지지 않게 된다. 도 3에 나타내는 축소속도 제어방법, 즉 상기 처리조건 외에 Cl2가스와 CF4가스에 O2가스를 첨가하는 것, CHF3, SF6, NF3 등의 불소함유 가스를 첨가하는 것, 또는 CF4가스 대신에 CHF3, SF6, NF3 등의 불소함유 가스를 사용함에 의해서도 축소속도를 제어할 수 있다. 또 마찬가지로 Cl2 가스 대신에 HBr가스 등의 할로겐계 가스를 사용하는 것에서도 축소 속도를 조정할 수 있다.
본 실시예는 반도체장치의 시료에 대하여 최적화를 행한 프로세스 조건이며, 폴리실리콘막(12), SiN막(13), SiON막(14), 포토레지스트(15)의 에칭방법에 대해서는 본 실시예의 조건에 한정된 것이 아니다.
본 발명은 폴리실리콘의 배선 가공 공정에 대하여 기재하였으나, 그것에 한정하는 것은 아니고, 반도체장치 제조공정에서 폴리실리콘 이외의 재질의 배선가공에 대해서도 본 발명의 방법이 적응 가능하고, 예를 들면 폴리실리콘막(12)의 위에 텅스텐 실리사이드(WSi)막을 형성하고, 그 위에 SiN막(13) 및 SiON막(14) 및 포토레지스트(15) 등을 형성한 경우의 배선가공 등에도 응용할 수 있다. 가공하는 재료에 따라 축소속도가 다르기 때문에, 재질에 따라 사용하는 가스나 처리조건의 적성값을 구하는 것이 바람직하다.
본 시험에서는 포토레지스트 마스크의 시료를 사용하였으나, SiN이나, SiON, SiO2 등의 무기막 마스크를 사용한 시료, 즉 도 2(d)의 포토레지스트(15)가 제거된 상태가 된 시료에 대해서도 본 발명의 방법이 적응 가능하다.
또한 본 발명은 마이크로파와 자장을 사용한 플라즈마 에칭장치를 사용하였으나, 플라즈마의 생성방법의 여하에 관계없이 적용 가능하고, 예를 들면 헬리콘판 플라즈마 에칭장치, 유도결합형 플라즈마 에칭장치, 용량 결합형 플라즈마 에칭장치 등에 의하여 실시하여도 동등한 효과를 얻을 수 있다.
상기한 방법에 의하여 본 발명에 의하면 가공치수의 축소화에 따르는 피에칭재의 배선의 단선이나 구부러짐를 발생시키지 않고 가공 치수를 대폭으로 축소시킬 수 있어 미세한 배선가공을 행할 수 있다.

Claims (11)

  1. 플라즈마 에칭장치를 사용하여 반도체 기판에 배선가공을 행하는 드라이 에칭방법에 있어서,
    피에칭재의 위에 설치한 SiN, SiON, SiO 등의 무기막으로 이루어지는 마스크 패턴을 사용하여 상기 피에칭재를 에칭하는 공정에서 상기 피에칭재의 가공 중에 상기 마스크 패턴과 상기 피에칭재의 가공치수를 동일한 정도로 축소화시키는 것을 특징으로 하는 드라이 에칭방법.
  2. 제 1항에 있어서,
    상기 가공치수의 축소화를, 염소함유 가스 또는 브롬함유 가스 등의 할로겐계 가스와, CF4, CHF3, SF6, NF3로 이루어지는 불소함유 가스 중의 적어도 하나의 불소함유 가스와의 혼합가스를 사용하여 행하는 것을 특징으로 하는 드라이 에칭방법.
  3. 제 1항에 있어서,
    상기 가공치수의 축소화를, 염소함유 가스 또는 브롬함유 가스 등의 할로겐계 가스와, CF4, CHF3, SF6, NF3 으로 이루어지는 불소함유 가스 중 적어도 하나의 불소함유 가스와의 혼합가스를 사용하여 행하고, 상기 불소함유 가스를 상기 혼합 가스의 40% ∼ 90%의 비율로 사용하는 것을 특징으로 하는 드라이 에칭방법.
  4. 제 1항에 있어서,
    상기 가공치수의 축소화를 상기 플라즈마 에칭장치의 RF 바이어스를 제어하여 행하고, 상기 피에칭재의 축소화율을 조정하는 것을 특징으로 하는 드라이 에칭방법.
  5. 제 1항에 있어서,
    상기 가공치수의 축소화를 염소함유 가스 또는 브롬함유 가스 등의 할로겐계가스와, CF4, CHF3, SF6, NF3으로 이루어지는 불소함유 가스 중의 적어도 하나의 불소함유 가스와의 혼합가스를 사용하여 행함과 동시에 상기 플라즈마 에칭장치의 RF 바이어스를 제어하여 상기 피에칭재의 축소화율을 조정하는 것을 특징으로 하는 드라이 에칭방법.
  6. 플라즈마 에칭장치를 사용하여 반도체 기판에 배선가공을 행하는 드라이 에칭방법에 있어서,
    피에칭재의 위에 설치한 포토레지스트 및 SiN, SiON, SiO 등의 무기막의 마스크 패턴을 사용하여 상기 피에칭재를 에칭하는 공정에서, 상기 피에칭재의 가공 중에 상기 마스크 패턴과 상기 피에칭재의 가공치수를 동일한 정도로 축소화시키는 것을 특징으로 하는 드라이 에칭방법.
  7. 제 6항에 있어서,
    상기 가공치수의 축소화를, 염소함유 가스 또는 브롬함유 가스 등의 할로겐계가스와 CF4, CHF3, SF6, NF3로 이루어지는 불소함유 가스 중의 적어도 하나의 불소함유 가스와의 혼합가스를 사용하여 행하는 것을 특징으로 하는 드라이 에칭방법.
  8. 제 6항에 있어서,
    상기 가공치수의 축소화를, 염소함유 가스 또는 브롬함유 가스 등의 할로겐계가스와, CF4, CHF3, SF6, NF3으로 이루어지는 불소함유 가스 중 적어도 하나의 불소함유 가스와의 혼합가스를 사용하여 행하고, 상기 불소함유 가스를 상기 혼합가스의 40% ∼ 90%의 비율로 사용하는 것을 특징으로 하는 드라이 에칭방법.
  9. 제 6항에 있어서,
    상기 가공치수의 축소화를, 상기 플라즈마 에칭장치의 RF 바이어스를 제어하여 행하고, 상기 피에칭재의 축소화율을 조정하는 것을 특징으로 하는 드라이 에칭방법.
  10. 제 6항에 있어서,
    상기 가공치수의 축소화를, 염소함유 가스 또는 브롬함유 가스 등의 할로겐계가스와, CF4, CHF3, SF6, NF3로 이루어지는 불소함유 가스 중의 적어도 하나의 불소함유 가스와의 혼합가스를 사용하여 행함과 동시에, 상기 플라즈마 에칭장치의 RF 바이어스를 제어하여 상기 피에칭재의 축소화율을 조정하는 것을 특징으로 하는 드라이 에칭방법.
  11. 플라즈마 에칭장치를 사용하여 포토레지스트 및 SiN, SiON, SiO 등의 무기막의 마스크 패턴을 사용하여 반도체 기판에 설치한 배선층에 배선가공을 행하는 드라이 에칭방법에 있어서,
    상기 포토레지스트를 사용하여 형성한 마스크 패턴을 O2를 사용하여 축소화하는 제 1 공정과,
    상기 축소화한 포토레지스트를 사용하여 형성한 마스크 패턴을 사용하여 CF4및 CHF3의 혼합가스를 사용하여 SiN, SiON, SiO 등의 무기막의 상기 마스크 패턴을 이방성 에칭하는 제 2 공정과,
    상기 포토레지스트 및 SiN, SiON, SiO 등의 무기막의 마스크 패턴을 사용하여 Cl2 및 CF4의 혼합가스를 사용하여 상기 배선층을 에칭함과 동시에 상기 마스크 패턴을 축소화하는 제 3 공정과,
    제 3 공정에 계속해서 SiN, SiON, SiO 등의 무기막의 마스크패턴을 사용하여 HBr 및 O2의 혼합가스를 사용하여 배선층을 에칭하는 제 4 공정을 가지는 것을 특징으로 하는 드라이 에칭방법.
KR1020060078748A 2006-03-01 2006-08-21 드라이에칭방법 KR100894300B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00054914 2006-03-01
JP2006054914A JP4865361B2 (ja) 2006-03-01 2006-03-01 ドライエッチング方法

Publications (2)

Publication Number Publication Date
KR20070090063A true KR20070090063A (ko) 2007-09-05
KR100894300B1 KR100894300B1 (ko) 2009-04-24

Family

ID=38471971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060078748A KR100894300B1 (ko) 2006-03-01 2006-08-21 드라이에칭방법

Country Status (4)

Country Link
US (2) US20070207618A1 (ko)
JP (1) JP4865361B2 (ko)
KR (1) KR100894300B1 (ko)
TW (1) TW200735208A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258244A (ja) * 2012-06-12 2013-12-26 Tokyo Electron Ltd エッチング方法及びプラズマ処理装置
JP2014003085A (ja) * 2012-06-15 2014-01-09 Tokyo Electron Ltd プラズマエッチング方法及びプラズマ処理装置
CN104425228B (zh) * 2013-08-28 2017-06-16 中芯国际集成电路制造(上海)有限公司 多晶硅栅极的形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100421A (en) * 1980-01-17 1981-08-12 Toshiba Corp Plasma etching method
JPS56144542A (en) * 1980-03-17 1981-11-10 Ibm Method of selectively reactively ion etching polycrystalline silicon for monocrsytalline silicon
DE3879186D1 (de) 1988-04-19 1993-04-15 Ibm Verfahren zur herstellung von integrierten halbleiterstrukturen welche feldeffekttransistoren mit kanallaengen im submikrometerbereich enthalten.
JPH07263415A (ja) 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法
JP3438313B2 (ja) * 1994-05-12 2003-08-18 富士通株式会社 パターン形成方法
KR100434133B1 (ko) 1995-07-14 2004-08-09 텍사스 인스트루먼츠 인코포레이티드 중간층리쏘그래피
JP2935346B2 (ja) * 1996-07-30 1999-08-16 日本電気株式会社 半導体装置およびその製造方法
US5818110A (en) * 1996-11-22 1998-10-06 International Business Machines Corporation Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same
KR100291585B1 (ko) 1997-07-25 2001-11-30 윤종용 반도체장치의금속막식각방법
KR20010003257A (ko) 1999-06-22 2001-01-15 김영환 반도체소자의 제조방법
JP2001035808A (ja) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
TW452971B (en) 1999-12-28 2001-09-01 Promos Technologies Inc Manufacturing method of bottle-shaped deep trench
KR20010083476A (ko) 2000-02-15 2001-09-01 박종섭 미세패턴 형성방법
JP2002151470A (ja) * 2000-11-09 2002-05-24 Mitsubishi Electric Corp ハードマスクの形成方法および半導体装置の製造方法
JP2002343798A (ja) * 2001-05-18 2002-11-29 Mitsubishi Electric Corp 配線層のドライエッチング方法、半導体装置の製造方法および該方法によって得られた半導体装置
JP4257051B2 (ja) * 2001-08-10 2009-04-22 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP2003163349A (ja) * 2001-11-28 2003-06-06 Mitsubishi Electric Corp 半導体装置の製造方法
US6900139B1 (en) 2002-04-30 2005-05-31 Advanced Micro Devices, Inc. Method for photoresist trim endpoint detection
US6762130B2 (en) 2002-05-31 2004-07-13 Texas Instruments Incorporated Method of photolithographically forming extremely narrow transistor gate elements
KR200291154Y1 (ko) * 2002-07-09 2002-10-11 박성준 전기ㆍ전자기기의 전선 정리용 기구

Also Published As

Publication number Publication date
US8143175B2 (en) 2012-03-27
US20090280651A1 (en) 2009-11-12
TWI334174B (ko) 2010-12-01
JP4865361B2 (ja) 2012-02-01
KR100894300B1 (ko) 2009-04-24
TW200735208A (en) 2007-09-16
US20070207618A1 (en) 2007-09-06
JP2007234870A (ja) 2007-09-13

Similar Documents

Publication Publication Date Title
KR100918864B1 (ko) 플라즈마처리방법
JP5042162B2 (ja) 半導体加工方法
US7470625B2 (en) Method of plasma etching a substrate
KR20160044545A (ko) 하드마스크를 측면으로 트리밍하기 위한 방법
KR101095603B1 (ko) 드라이 에칭방법
WO2006004693A2 (en) Method for bilayer resist plasma etch
JP3165047B2 (ja) ポリサイド膜のドライエッチング方法
JP2004519838A (ja) 窒化チタンをエッチングする方法
KR20010033406A (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
KR100894300B1 (ko) 드라이에칭방법
JP5248063B2 (ja) 半導体素子加工方法
US20110171833A1 (en) Dry etching method of high-k film
JP2004259927A (ja) ドライエッチング方法
US20040048477A1 (en) Method for manufacturing semiconductor device
KR20200018547A (ko) 플라스마 에칭 방법
US7622051B1 (en) Methods for critical dimension control during plasma etching
JP7054759B2 (ja) プラズマ処理方法
TWI778226B (zh) 達成側壁蝕刻的方法
JPH08148468A (ja) エッチング方法
JP4473051B2 (ja) エッチング装置及びエッチング方法
JP4436463B2 (ja) ３つの独立制御電極を具備したエッチングチャンバ装置
JP2011100760A (ja) エッチング方法
CN116344338A (zh) 减小表面粗糙度的方法
JP2013225624A (ja) プラズマエッチング方法
KR20010054160A (ko) 반도체 소자의 트렌치 식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee