KR20060132708A - 소형-피쳐-크기 및 대형-피쳐-크기 부품들이 통합된 장치및 그의 제조 방법 - Google Patents

소형-피쳐-크기 및 대형-피쳐-크기 부품들이 통합된 장치및 그의 제조 방법 Download PDF

Info

Publication number
KR20060132708A
KR20060132708A KR1020067017383A KR20067017383A KR20060132708A KR 20060132708 A KR20060132708 A KR 20060132708A KR 1020067017383 A KR1020067017383 A KR 1020067017383A KR 20067017383 A KR20067017383 A KR 20067017383A KR 20060132708 A KR20060132708 A KR 20060132708A
Authority
KR
South Korea
Prior art keywords
conductor
conductive
substrate
integrated circuit
particles
Prior art date
Application number
KR1020067017383A
Other languages
English (en)
Inventor
수잔 스윈들허스트
마크 에이. 하들리
폴 에스. 드자이크
고든 에스. 더블유. 크라이그
글렌 젠젤
스코트 헤르만
알리 투투치
란돌프 더블유. 에이젠하드트
Original Assignee
에이리언 테크놀로지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이리언 테크놀로지 코포레이션 filed Critical 에이리언 테크놀로지 코포레이션
Publication of KR20060132708A publication Critical patent/KR20060132708A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07752—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna using an interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83865—Microwave curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83868—Infrared [IR] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83871—Visible light curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

소형-피쳐-크기 및 대형-피쳐-크기 부품들을 통합하는 장치가 제공된다. 상기 장치는 내부에 집적회로가 포함된 기판을 가지는 스트랩을 포함한다. 집적회로는 기판 상에 배치된 제 1 도체와 결합된다. 제 1 도체는 전도성 필러를 포함하는 열경화성 또는 열가소성 재료로 구성된다. 제 2 도체를 가지는 대형 부품은 집적회로와 대형 부품을 전기적으로 결합시키기 위해 제 1 도체와 전기적으로 결합된다. 대형 부품은 제 2 기판을 포함한다.

Description

소형-피쳐-크기 및 대형-피쳐-크기 부품들이 통합된 장치 및 그의 제조 방법{APPARATUS INCORPORATING SMALL-FEATURE-SIZE AND LARGE-FEATURE-SIZE COMPONENTS AND METHOD FOR MAKING SAME}
본 출원은 2002년 1월 23일 "Apparatus incorporating small-feature-size and large-feature-size components and method for making same"이란 명칭으로 출원된, 대리인 도켓 No. 003424.P056의 US 특허 출원 번호 10/056,192호의 일부계속출원이다. 상기 언급된 출원은 본 명세서에서 참조된다.
본 발명은 대형-피쳐-크기 부품들 및 소형-피쳐-크기 부품들 모두를 포함하는 장치, 및 이러한 장치의 제조 방법에 관한 것이다. 특히 본 발명은 단일 디바이스를 형성하기 위한 VLSI 집적회로 및 마이크로-스케일 부품들의 조합에 관한 것이다.
VLSI는 마이크로스코픽-스케일(microscopic-scale) 및 보다 작은 부품들의 효율적인 다수의 방법을 제공한다. 이러한 소형화는 동작 속도, 풋프린트 크기, 필요한 자원의 양, 및 일렉트로닉 디바이스의 제조 속도와 관련하여 다수의 장점을 제공한다.
불행히도, 일렉트로닉 디바이스의 일부 부품들은 공지된 VLSI 프로세스를 통 한 형성에 부적절하다. 이러한 부품들은 VLSI를 통해 형성된 디바이스들 또는 디바이스들의 부품들과 관련하여 부득이하게 매우 크다(매크로스코픽-스케일). 이러한 부품 중 하나로는 안테나가 있으며, 안테나는 원하는 주파수에 대한 적절한 전송을 허용하는 특성 길이(characteristic length)를 가질 필요가 있으며, 상기 특성 길이는 예를 들어 대략 센티미터 또는 미터로 측정될 수 있다. 30cm 도체(예를 들어)는 덜 비싼 프로세스를 통해 쉽게 형성될 수 있지만, VLSI를 이용하는 안테나로서 사용되는 도체의 형성은 시간 및 재료 자원을 소모시키는 경향이 있다.
따라서, 상기 문제는 집적회로와 같은 소형(small-scale) 부품과 안테나와 같은 대형(large-scale)을 조합하는데 있어 문제시되고 있다. 종래의 라디오에 대해, 이는 집적회로 패키징, 인쇄 회로 보드상의 도체들, 인쇄 회로 보드에 부착된 커넥터, 및 커넥터에 부착된 안테나의 사용을 수반한다. 이러한 방안은 강성의 패키징 및 플렉시블한 크기 제한을 갖는 디바이스에 대해서는 상당히 간단하다. 그러나, 다른 분야에서는 크기 및 재료 비용에 대해 보다 요구조건이 많을 수도 있다.
특히, 구부러짐이 허용되는 플렉시블한 재료들 및 기능을 저하시키지 않는 다른 부정적인 작용을 갖는 소형 라디오-송신기를 갖는 것이 유용할 수 있다. 유사하게, 이러한 소형 라디오-송신기는 백만 또는 10억의 양으로 신속하게 제조될 것이 요구될 수 있어, 이는 단위 기준 당 비교적 덜 비싼 재료 및 용이한 어셈블리를 요구할 것이다. 이러한 라디오-송신기에 대해 인쇄 회로 보드를 사용하는 방안은 성공적이지 못할 것이다. 또한, 열적 경화와 같은 시간(및/또는 공간) 소모적 인 프로세싱 동작을 방지하는 것이 바람직하다.
집적회로와 같은 부재를 개별적으로 제조하고 이들을 상이한 그리고 아마도 대형의 기판상의 원하는 곳에 위치시키는 것이 가능하다. 일반적으로 종래 기술은 2가지 형태로 분류될 수 있다 : 결정론적(deterministic) 방법 또는 무작위적(random) 방법. 픽 앤드 플레이스(pick and place)와 같은 결정론적 방법은, 각각의 부재를 들어올려(pick) 상이한 기판내의 해당 위치에 이들 부재를 위치시키기(place) 위해 로봇 암 또는 사람이 이용된다. 픽 앤드 플레이스 방법은 일반적으로 한번에 하나의 디바이스를 위치시키며, 액티브 매트릭스 액정 디스플레이와 같은 대형 어레이에 대해 요구되는 극소형 또는 다수의 부재들에는 적용될 수 없다. 무작위적 배치 기술은 위치될 부재들이 직각 형상을 갖는 경우 보다 효율적이며 높은 수율을 달성한다. US 특허 No. 5,545,291호 및 US 특허 No. 5,904,545호는 무작위적 배치를 이용하는 방법을 개시한다. 상기 방법에서, 마이크로구조물은 유체 수송을 통해 상이한 기판 상에서 조립된다. 이는 때로 유체역학적 자기조립(fluidic self-assembly, FSA)으로 간주된다. 상기 기술을 사용함으로써, 각각 기능 부품을 포함하고 있는 다양한 집적회로들이 하나의 기판상에 제조되고 기판으로부터 분리되고 유체역학적 자기조립 프로세스를 통해 개별 기판상에 조립될 수 있다. 상기 프로세스는 유체와 집적회로를 조합하고, 리셉터 영역 또는 개구부를 가지는 수용 기판의 표면 위로 유체 및 집적회로를 분배하는 단계를 수반한다. 집적회로는 표면 위로 유체를 흘려보내고 리셉터 영역으로 랜덤하게 정렬되어, 기판에 내장되게 된다.
일단 집적회로가 리셉터 영역상에 증착되면, 나머지 디바이스가 조립될 수 있다. 통상적으로, 이는 집적회로에 전기적 절연 및 물리적 보유력을 제공하기 위해 평면층으로 기판을 코팅하는 단계를 수반한다. 평면층은 집적회로에 의해 채워지지 않은 리셉터 영역 부분들에 채워짐으로써 기판 상부에 레벨 표면을 생성한다. 평면층이 증착된 이후, 예를 들어 픽셀 전극 및 트레이스를 포함하는 다른 부재들이 장착될 수 있다.
FSA를 사용함으로써, 디바이스의 기능 부품들이 제조되고 디바이스의 나머지부로부터 개별적으로 테스트될 수 있다.
본 발명의 실시예들은 전반적으로 기판 상에 부재들을 제조하는 분야에 관한 것이다. 일 실시예는 내부에 집적회로가 내장, 포함 또는 집적화된 기판을 포함하는 장치에 관한 것이다. 집적회로는 기판 상에 배치된 제 1 도체에 부착된다. 제 1 도체는 열경화성 또는 열가소성 재료일 수 있다. 또한 상기 장치는 제 1 도체에 부착된 대형(large-scale) 부품을 포함하며, 상기 대형 부품은 집적회로와 전기적으로 접속된다. 대형 부품은 제 2 기판을 포함한다.
또 다른 실시예는 전도성 매체가 집적회로와 전기적으로 접속되도록, 내부에 집적회로가 내장 또는 포함된 기판에 전도성 매체를 부착하는 단계를 포함하는 방법에 관한 것이다. 상기 방법은 집적회로의 제 1 도체에 부착된 전도성 매체를 더 포함한다. 또한 상기 방법은 대형 부품이 집적회로에 전기적으로 접속되도록 전도성 매체에 대형 부품을 부착하는 단계를 더 포함한다.
또 다른 실시예에서, 제 1 도체에 대형 부품을 부착하는데 이용되는 다양한 방법 및 재료가 개시된다. 일부 실시예에서, 대형 부품과 IC 사이에 전기적 및 물리적 접속이 제공되도록, 대형 부품으로부터 내부에 집적회로(IC)가 내장 또는 포함된 기판상의 제 1 도체에 도체를 부착하는데 이방성인 전도성 재료가 이용된다. 또 다른 실시예에서, IC와 대형 부품 사이에 전기적 및 물리적 접속이 제공되도록, 대형 부품으로부터 내부에 IC가 내장 또는 포함된 기판상의 제 1 도체에 도체를 부착하는데 등방성인 전도성 재료가 이용된다. 일부 실시예에서, 내부에 IC가 포함 또는 내장된 기판상의 도체 및 대형 부품의 도체는 친밀한 접촉으로 도체들을 유지하기 위해 기계적인 방법을 사용하여 접속된다. 이러한 기계적인 방법으로는 클림핑(crimping), 클린칭(clinching), 프레싱(pressing), 초음파 에너지, 가열 및 압력(pressure), 텝핑(taping), 컴프레싱(compressing), 스탬플링(stapling), 펀칭, 리벳팅(riveting), 초음파 본딩, 및 열압착 본딩(thermo compression bonding) 방법들이 포함된다. 이러한 기계적 방법들은 도체들의 직접적인 접촉을 야기시켜 대형 부품과 IC 간에 필요한 전기적 상호접속을 허용한다.
본 발명은 첨부되는 도면에 제한되지 않고 실시예를 통해 도시된다.
도 1은 스트랩 실시예의 측면도를 나타낸다.
도 2는 대형 부품이 부착된 도 1 스트랩 실시예의 측면도를 나타낸다.
도 3a는 도시된 A-A 라인 방향을 따른 도 1 장치 실시예를 나타낸다.
도 3b는 도시된 B-B 라인 방향을 따른 도 2 장치 실시예를 나타낸다.
도 4는 안테나 실시예를 나타낸다.
도 5는 나노블록
Figure 112006061884872-PCT00001
IC(나노블록은 ALIEN 테크놀로지 코포레이션의 상표 및/또는 상표명이다)와 같은 기능 블록을 포함하는 스트랩이 그 상부에 부착된 웹 섹션(web section)의 실시예를 나타낸다.
도 6은 소형-피쳐-크기 및 대형-피쳐-크기 부품들 모두를 포함하는 장치를 형성하는 방법 실시예를 나타낸다.
도 7은 소형-피쳐-크기 및 대형-피쳐-크기 부품들 모두를 포함하는 장치를 형성하는 또 다른 방법 실시예를 나타낸다.
도 8은 측면에서 본 스트랩의 또 다른 실시예를 나타낸다.
도 9는 측면에서 본 스트랩의 또 다른 실시예를 나타낸다.
도 10은 또 다른 스트랩 실시예의 측면도를 나타낸다.
도 11은 소형-피쳐-크기 및 대형-피쳐-크기 부품들 모두를 포함하는 장치를 형성하는 또 다른 방법 실시예를 나타낸다.
도 12a는 기판의 또 다른 실시예의 상부도를 나타낸다.
도 12b는 기판의 또 다른 실시예의 측면도를 나타낸다.
도 13은 기판의 또 다른 실시예의 측면도를 나타낸다.
도 14는 기판의 또 다른 실시예의 측면도를 나타낸다.
도 15는 대형 부품의 도체들과 스트랩의 도체들을 접속하는 실시예의 측면도를 나타낸다.
도 16은 대형 부품의 도체들과 스트랩의 도체들을 접속하는 또 다른 실시예 의 측면도를 나타낸다.
도 17a-17c는 대형 부품의 도체들과 스트랩의 도체들을 접속하는 또 다른 실시예의 측면도를 나타낸다.
소형-피쳐-크기 및 대형-피쳐-크기 부품들이 통합된 장치 및 이들을 제조하는 방법이 개시된다. 설명을 목적으로 한 하기 설명에서는, 본 발명의 전반적인 이해를 위해 다수의 특정 설명들을 개시한다. 그러나, 당업자들은 이들 특정 설명 없이도 본 발명을 수행할 수 있을 것이다. 이를테면, 구조물 및 디바이스들은 본 발명의 불명료함을 방지하도록 블록도 형태로 도시된다.
본 명세서에서 "일 실시예" 또는 "실시예"는 실시예와 관련되어 설명되는 특정한 피쳐, 구조물 또는 특징부들이 본 발명의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 본 명세서 전반에서 "일 실시예"란 문장 표현을 동일 실시예로 모두 간주할 필요는 없으며, 다른 실시예들을 제외한 개별 또는 선택적 실시예들 또는 선택적 실시예들로 상호 간주할 필요는 없다.
본 발명의 실시예들은 전반적으로 기판 상에 부재를 제조하는 분야에 관한 것이다. 일 실시예에서, 본 발명은 장치에 관한 것이다. 상기 장치는 내부에 집적회로(IC)가 내장 또는 포함된 기판을 포함하는 스트랩을 포함한다. 제 1 도체는 기판상에 부착되며 IC에 부착된다. 전도성 매체는 제 1 도체에서 스트랩에 부착된다. 또한 상기 장치는 전도성 매체에 부착된 대형 부품을 포함하여, 대형 부품이 집적회로에 전기적으로 부착될 수 있다. 대형 부품은 IC에 대형 부품을 전기적으 로 접속하기 위해 전도성 매체에 부착되는 제 2 도체를 포함할 수 있다. 대형 부품이 또 다른 부품에 포함될 수 있다. 스트랩의 기판 및 대형 부품을 보유하는 기판은 대형 부품과 IC의 결합을 용이하게 하기 위해 서로의 상부에 플립될 수 있다. 일 실시예에서, IC는 액티브 표면을 포함한다. 액티브 표면은 제 1 도체가 IC에 부착될 수 있는 IC 표면일 수 있다. 일 실시예에서, 액티브 표면은 대형 부품과 마주한다.
본 발명의 일부 실시예들은 어셈블리를 제조하는 방법에 관한 것이다. 상기 방법은 제 1 도체가 집적회로와 전기적으로 접속되도록, 내부에 집적회로가 포함 또는 내장된 기판에 제 1 도체를 부착시킴으로써 스트랩을 형성하는 단계를 포함한다. 또한 상기 방법은 대형 부품이 집적회로와 전기적으로 접속되도록, 제 1 도체에 대형 부품을 부착시키는 단계를 포함한다. 일부 실시예에서, 제 2 도체는 대형 부품에 포함된다. 제 2 도체는 제 1 도체와 전기적으로 접속된다. 일부 실시예에서, 전도성 매체는 제 2 도체와 제 1 도체를 접속시키는데 이용된다.
제 1 도체 및/또는 전도성 매체를 형성하는 다양한 방법이 제공된다. 제 1 도체 및/또는 전도성 매체를 형성하는데 이용되는 재료는 스크린 프린팅(예를 들어, 플랫 베드 스크린 프린팅 또는 회전 스크린 프린팅), 스텐실 프린팅, 잉크 젯 프린팅, 그라비어 프린팅, 플렉소그래피 프린팅, 패드 스탬핑, 정전기 프린팅, 라미네이팅, 핫 프레싱, 레이저 보조 화학적 기상 증착, 물리적 기상 증착(예를 들어, 스퍼터링), 섀도우 마스킹, 증발, 압출 방식 코팅(extrusion coating), 커텐 코팅(curtain coating), 전기도금, 또는 다른 부가 기술들에 의해 인가될 수 있다. 또한 상기 재료는 (예를 들어, 니들, 노즐, 또는 피펫, 또는 다른 종래의 측정 기구를 통해) 특정 기판 또는 표면상에서 적정한 재료의 양을 측정함으로써 인가될 수 있다.
전도성 재료는 예를 들어, 유체, 잉크(실버 잉크, 열가소성 또는 열경화성 린스 베이스), 전기적 전도성 테입(전도성 필러(filler)를 갖는 열경화성 또는 열가소성 폴리머), 전기적 전도성 페이스트(폴리머 매트릭스의 전도성 필러 또는 솔더 페이스트), 솔더, 금속막, 캐리어에 현수된 금속 입자, 전도성 폴리머, 탄소-기재 도체, 또는 다른 후막 재료일 수 있다. 예시적인 전도성 매체 제품으로는 애치슨 콜로이달(Acheson Colloids) 479SS가 있다.
선택적인 또 다른 실시예에서, 본 발명은 장치에 관한 것이다. 상기 장치는 기판내에 내장된 집적회로를 포함한다. 또한 상기 장치는 집적회로의 일부 및 기판 일부 위에 형성된 유전체층을 포함한다. 또한 상기 장치는 유전체층의 일부 위에 형성된 제 1 도체를 더 포함하며, 상기 제 1 도체는 집적회로와 전기적으로 직접 접속된다. 상기 장치를 스트랩(strap)이라 부른다.
선택적인 또 다른 실시예에서, 본 발명은 방법에 관한 것이다. 상기 방법은 집적회로의 일부 및 기판의 일부 상에 유전체를 형성하는 단계를 포함하며, 상기 집적회로는 기판내에 내장된다. 또한 상기 방법은 유전체 및 집적회로에 제 1 도체를 부착하는 단계를 포함하며, 상기 제 1 도체는 집적회로와 전기적으로 접속된다.
선택적인 또 다른 실시예에서, 본 발명은 장치에 관한 것이다. 상기 장치는 내부에 집적회로가 내장 또는 포함된 기판을 포함한다. 제 1 도체가 기판에 부착되고 집적회로가 제 1 도체에 부착된다. 상기 장치를 스트랩이라 칭한다. 또한 상기 장치는 집적회로의 제 1 도체에 부착되는 전도성 매체를 포함한다.
선택적인 또 다른 실시예에서, 본 발명은 장치에 관한 것이다. 상기 장치는 나노블록 IC와 같은 기능 블록이 내장된 스트랩을 포함한다. 기능 블록은 특정 디바이스를 구동시킬 수 있는 집적회로가 포함되는 소형 구조물 또는 마이크로구조물이다. 제 1 도체가 나노블록 IC에 전기적으로 접속된다. 나노블록 IC는 종래의 VLSI 공정을 이용하여 제조되며 예를 들어, 유체역학적 자기조립(FSA)을 이용하여 내장된다. 또한 나노블록 IC는 다른 이송 방법에 의해 기판에 포함되거나 부착될 수 있다. 기판상에는 전도성 매체가 부착되어, 나노블록 IC와 제 1 도체 간의 전기적 접속이 허용된다. 전도성 매체는 제 1 도체에 전기적으로 접속된다. 안테나를 포함하는 기판이 전도성 매체에 부착되어, 안테나와 나노블록 IC 간의 전기적 결합이 허용된다.
비록 본 명세서에서는 기판에 IC가 통합, 포함, 내장, 또는 장착되는 IC로서 나노블록 IC에 초점을 맞췄지만, 다른 기능 블록들이 대신 사용될 수 있다.
선택적인 또 다른 실시예에서, 본 발명은 방법에 관한 것이다. 상기 방법은 제 1 도체가 나노블록 IC에 전기적으로 접속되어 스트랩을 형성하도록, 내부에 나노블록 IC가 내장된 기판에 제 1 도체를 부착시키는 단계를 포함한다. 또한 상기 방법은 대형 부품이 제 1 도체에 전기적으로 접속 또는 결합되도록, 제 1 도체에 대형 부품을 부착하는 단계를 더 포함한다. 또한 상기 방법은 나노블록 IC와 대형 부품을 상호접속하기 위해 제 1 도체와 대형 부품 사이에 배치된 전도성 매체를 더 포함할 수 있다. 또한 상기 방법은 일 실시예에서 나노브록 IC를 제조하는 단계 및 기판에 나노블록 IC를 내장시키기 위해 FSA를 수행하는 단계를 더 포함할 수 있다. 또한 상기 방법은 다른 실시예들 중에서 안테나, 배터리 또는 버튼 셀과 같은 전원장치, 또는 스트랩 또는 다른 기판상에 프린트된 후막 셀; 디스플레이 전극 또는 디스플레이; 로직 디바이스, 또는 센서일 수 있는 대형 부품을 수반할 수도 있다.
선택적인 또 다른 실시예에서, 본 발명은 장치에 관한 것이다. 상기 장치는 내부에 나노블록 IC가 내장 또는 포함된 기판을 포함한다. 기판에는 제 1 도체가 부착되어, 나노블록 IC와 전도성 매체 간에 전기적 접속이 허용된다. 전도성 매체는 안테나와 같이 기판 별개의 곳에 부착된다. 전도성 매체는 안테나와 나노블록 IC 간에 전기적 접속을 허용한다.
본 명세서에서는 설명을 목적으로 내부에 나노블록 IC가 증착된 스트랩을 수반하는 실시예들을 설명했다. 그러나 다른 기능 블록 또는 다른 IC 디바이스가 상기 실시예들의 범주에 영향을 미치지 않게 대신 사용될 수 있다. 또한 나노블록 IC 또는 다른 IC 디바이스가 스트랩 내에 내장되거나 또는 스트랩에 포함, 장착, 또는 통합될 수 있다.
도 1은 나노블록 IC와 같은 기능 블록 IC가 내장된 기판, 평면층, 및 나노블록TM IC와 접촉하는 제 1 도체를 포함하는 스트랩 실시예의 측면도를 나타낸다. 나 노블록 IC는 공지된 적어도 하나의 전도성 패드를 포함한다. 제 1 도체는 전도성 패드를 접촉시킴으로써 나노블록 IC와 접촉된다. 기판(110)은 기능 블록 또는 나노블록 IC(120)이 포함되도록 그 안에 개구부를 포함하며, 예를 들어 플렉시블 플라스틱 기판일 수 있다. 일 실시예에서, IC(120)는 종래의 VLSI를 통해 형성된 나노블록 IC이다. 나노블록 IC(120)는 일 실시예에서 FSA를 통해, 또는 다른 실시예에서 또 다른 이송 방법에 의해 기판(110)의 개구부에 내장 또는 증착될 수 있다. 또한 IC(120)는 픽-앤드-플레이스와 같은 다른 방법에 의해 기판(110)으로 이송될 수 있다. 또한 IC는 기판(110)에 IC(120)을 압착할 수 있는 기구를 사용하거나 또는 다른 종래의 방법에 의해 기판에 IC(120)를 부착하는 다른 방법들을 사용하여 기판(110)에 포함될 수 있다.
나노블록 IC(120)는 집적회로와 일치하는 구조물 또는 다양한 기능을 가질 수 있다. 일 실시예에서, 나노블록 IC(120)는 외부 아테나로부터 라디오 신호를 수신하고 외부 안테나를 통해 라디오 신호를 전송하기에 적합한 회로를 포함한다. 또한 나노블록 IC(120)는 나노블록 IC(120)의 회로를 가지는 표면과 같은 액티브 표면을 포함한다. 또한, 일 실시예에서, 나노블록 IC(120)는 외부 안테나를 통해 외부 소스로부터 전력을 수신하고 상기 전력을 외부 안테나를 통해 라디오 신호를 전송하는데 이용한다. 나노블록 IC(120)을 중심으로 설명하였지만, 대신하여 다른 IC가 사용될 수 있고 상기 실시예들은 나노블록 IC(120)으로 제한되지 않는다.
나노블록 IC(120) 위에는 예를 들어, 종래의 라미네이션 또는 유기 유전체 코팅, 패터닝 및 에칭 또는 다른 유사한 방법을 통해 형성될 수 있는 평면층(130) 이 형성된다. 상기 평면층(130) 위에는 예를 들어 스크린-프린트 전기적 전도성 페이스트로 형성될 수 있고 평면층(130)내의 2개의 콘택홀을 점유할 수 있는 2개의 제 1 도체(140)가 형성된다. 일 실시예에서, 2개의 제 1 도체(140)가 나노블록 IC(120)의 전도성 패드에 부착되고 2개의 제 1 도체(140)는 바람직하게 서로 직접 접속되지 않는다.
일 실시예에서, 제 1 도체(140)는 열경화성 폴리머에 분산된 전도성 필러(예를 들어, 폴리아닐린과 같은 내재적 전도성 폴리머(ICP,intrinsically conducting polymer)인 실버 또는 폴리머와 같은 전도성 금속)를 포함하는 열경화성 잉크로부터 형성된다. 선택적으로, 제 1 도체(140)는 열가소성 폴리머에 분산된 열경화성 잉크와 유사한 전도성 필러를 포함하는 열가소성 잉크로 형성된다. 일부 실시예에서, 전도성 필러는 열경화성 재료 또는 열가소성 재료가 본질적으로 전도성인 경우에는 필요하지 않다.
제 1 도체(140)를 형성하기 위해 사용되는 전도성 열경화성 잉크는 1-파트(one-part) 개시 재료, 2-파트 개시 재료 또는 다중-파트 중합가능 개시 재료일 수 있다. 열경화성 잉크가 증착된 이후, 산소와 같은 반응성 종, 열, 수분, 또는 IR, 가시광, UV, 전자 빔, RF, 및 마이크로파 주파수와 같은 전자기 방사선에 노출됨으로써 경화될 수 있다.
제 1 도체(140)를 형성하기 위해 이용되는 전도성 열가소성 잉크는 연화된(softened) 폴리머(열을 인가함으로써)로서 증착되고 응고되도록 허용될 수 있다. 일부 실시예에서, 제 1 도체(140)는 전도성 열가소성 잉크로 형성되고 제 1 도체(140)를 형성하기 위해 응고될 수 있다. 제 1 도체(140)는 다른 도체들(대형 부품의 도체들)과 결합될 수 있다. 이들 실시예들은 제 1 도체(140)와 다른 도체들 간의 직접적인 전기적 접속을 허용한다. 또 다른 실시예에서, 전도성 열가소성 잉크는 적절한 용매로 연화되어 연화된 형태로 전도성 열가소성 잉크를 이송/증착할 수 있어 연화된 열가소성 잉크가 제 1 도체(140)를 형성하도록 응고될 수 있다. 전도성 열가소성 잉크를 사용함으로써 제 1 도체(140)를 다른 도체들(예를 들어, 대형 부품 아래의 도체들(180))과 전기적으로 접속하기 위한 중간 전도성 매체(270)에 대한 필요성이 소거될 수 있으며, 이는 열가소성 재료가 응고됨에 따라 다른 도체들과 직접 결합될 수 있기 때문이다. 이들 실시예들은 제 1 도체(140)와 다른 도체들간의 직접적인 전기적 접속을 허용한다.
제 1 도체(140)는 실버, 알루미늄, 또는 구리와 같은 다른 전도성 재료로 형성될 수도 있다. 제 1 도체(140)는 물리적 기상 증착(예를 들어, 스퍼터링), 화학적 기상 증착 또는 저압 기상 증착, 스크린 프린팅(예를 들어, 플랫 베드 스크린 프린팅 또는 회전 스크린 프린팅), 스텐실 프린팅, 잉크 젯 프린팅, 그라비어 프린팅, 플렉소그래피 프린팅, 정전기 프린팅, 라미네이팅, 핫 프레싱, 레이저 보조 화학적 기상 증착, 섀도우 마스킹, 증발, 압출 방식 코팅(extrusion coating), 커텐 코팅(curtain coating), 전기도금과 같은 공지된 다양한 기술들 또는 다른 부가적인 기술들에 의해 증착될 수 있다. 일 실시예에서, 제 1 도체(140)는 전도성 페이스트(이들은 애셔슨(Acheson)으로부터 입수가능한 것으로, 479SS를 포함함)로 형성되며 예를 들어 스크린 프린팅 프로세스를 통해 기판(110) 상에 형성 또는 증착될 수 있다. 또 다른 실시예에서, 제 1 도체(140)는 패드를 이송함으로써 형성되며, 미리형성된 전도성 패드는 로봇 기구에 의해 픽업되고 제 1 도체(140)를 형성하도록 기판(100)에 이송된다. 전도성 패드는 통상적으로 연화된 상태에서 이송되며 기판(110) 상에 이송된 이후 경화 또는 응고되도록 허용된다.
일 실시예에서, 절연층(150)이 제 1 도체(140) 위에 형성된다. 이러한 절연층(150)은 예를 들어 박막 또는 후막 프로세스를 통해 형성될 수 있으며, 2개의 제 1 도체들(140) 사이의 공간을 채운다. 인식되는 바와 같이, 이를 테면 제 1 도체(140)는 디자인에 의해 집적회로의 다수의 패드와 접속될 수 있다. 이러한 상황의 일례로, 공통 접지 전위를 달성하기 위해 IC의 모든 접지 패드가 단일 도체와 접속된다.
일부 실시예에서, 박막은 진공 또는 저압 프로세스의 사용을 통해 인가된다. 후막은 통상적으로 대기압 또는 대기압 부근의 비-진공 프로세스를 사용하여 인가된다. 당업자는 대기압과는 대조적으로 진공의 저압에 대한 대기 압력의 정확한 치수를 설명하기는 어렵다는 것을 인식할 것이다. 그러나, 당업자는 저압과 대기압 간의 차는 대기압에 비해 상당히 크다는 것을 인식할 것이다.
일부 실시예에서, 나노블록 IC(120)는 충분히 큰 패드로 형성되어, 제 1 도체(140)와 다른 도체들(예를 들어, 대형 부품(281)의 제 2 도체들(280), 도 2)과 나노블록 IC 간의 직접적인 접속이 허용되어 중간 또는 삽입 도체의 요구가 방지된다. 또 다른 실시예에서, 임의의 대형 부품과 나노블록 IC 간의 임의의(수직적) 접속은 등방성 전도성을 가지는 도체들로 이루어진다.
도 2는 대형 부품(281)에 부착되는 도 1의 스트랩 실시예의 측면도를 나타낸다. 본 명세서에서 개시되는 대형 부품은 예를 들어, 안테나, 일렉트로닉 디바이스 또는 디스플레이 전극, 센서, 배터리 또는 솔러 셀과 같은 전원장치, 또는 다른 로직 또는 메모리 디바이스(제한되지 않지만, 마이크로프로세서, 메모리, 및 다른 로직 디바이스들)일 수 있다.
대형 부품(281)과 스트랩 부착시, 제 1 도체(140)는 대형 부품상에 제공되는 다른 도체들과 전기적으로 결합되며, 일 실시예에서는 제 2 도체(280)와 전기적으로 결합된다. 일 실시예에서, 제 1 도체(140)는 전도성 매체(270)를 통해 제 2 도체(280)에 전기적으로 결합된다. 일 실시예에서, 전도성 매체(270)는 2개의 도체(270) 또는 선택적으로 적어도 2개의 도체(270)를 포함한다.
일 실시예에서, 도체들(270) 각각은 제 1 도체들(140)중 하나와 직접 접속되며, 하나 이상의 절연층(150), 평면층(130) 및 기판(110)과 접촉된다. 전도성 매체(270) 각각에는 예를 들어 안테나의 전도성 패드 또는 안테나의 전도성 단부일 수 있는 제 2 도체들(280)중 하나가 부착된다. 선택적으로, 제 2 도체는 일렉트로닉 디바이스, 디스플레이 전극, 센서, 전원장치, 및 로직/메모리 디바이스와 같은 다른 디바이스의 도체일 수도 있다. 일 실시예에서, 2개 또는 선택적으로 2개 이상의 제 2 도체(280)가 제공된다. 따라서, 도시된 것처럼, 제 2 도체들(280) 각각은 나노블록 IC(120)과 (전기적으로) 결합된다고 할 수 있다. 전도성 매체(270)는 제 1 도체(140) 및 제 2 도체(280)에 대한 중간 도체로서 작용한다. 일 실시예에서, 기판(290)은 도체(280)가 내장되거나 또는 도체(280)가 부착되는 재료로, 바람 직하게 사실상 절연성이 있다. 따라서 기판(290) 및 제 2 도체(280)는 일 실시예에서 대형 부품을 구성한다.
스페이스(260)는 2개의 도체들(270) 간의 공간으로, 기판(290) 및/또는 절연체(150)에 의해 점유되거나, 구조물에 보이드로서 남겨지거나, 또는 예를 들어 본질적으로 비등방성인 경우 전도성 매체(280)로 채워질 수 있다. 중요한 것은, 대부분의 분야에서, 2개의 전도성 매체(270) 각각은 다른 전도성 매체(270)와 직접적으로 접속되지 않고 유사한 상태가 2개의 도체(280)에 대해 형성될 수 있다는 것이다.
전도성 매체(270)가 등방성인 실시예에서, 전도성이 아닌 것이 요구되는 영역은 적절한 화학제를 사용하여 또는 종래의 패터닝 기술(예를 들어 에칭)을 사용하여 비활성화될 수 있다. 이를 테면, 등방성 재료의 층은 제 1 도체(140) 위에 블랭킷-증착되어 전도성 매체(270)에 대한 전도성층을 형성할 수 있다. 스페이스(260)와 같이 전도성이 아닌 것이 요구되는 영역 위에 증착된 등방성 재료는 전도성 매체(270)로 간주되는 전도성 영역을 남기고 비활성화될 수 있다.
일 실시예에서, 전도성 매체(270)는 (예를 들어, 3M Z-Axis 7303을 포함하여 3M 코퍼레이션에서 이용가능한) 전기적 전도성 테입이다. 또한, 전도성 테입은 등방성 또는 비등방성 전도성일 수 있다. 이러한 전도성 테입은 스트랩의 로우(row)를 따라 테입을 롤링하고, 충분한 압력을 인가하고 스트랩과 테입이 부착되도록 가열한 다음, 개별 스트랩으로 분리되도록 테입과 스트랩을 절단함으로써 인가(부착)될 수 있다. 이는 다양한 방식으로 수행될 수 있다.
선택적으로, 전도성 매체(270)는 예를 들어 스크린 프린팅 프로세스를 통해 증착되는 전도성 페이스트(애셔슨에서 입수가능한 것으로 479SS 포함)로 형성될 수 있다. 일 실시예에서, 전도성 페이스트는 전체 제조 톨러런스에 대해 적절한 해상도로 스트랩상에(예를 들어, 스트랩의 기판(110) 부분상에 그리고 적어도 제 1 도체(140)의 부분들 상에) 스크린 프린팅되어, 제 1 도체(140)와 전도성 매체(270)의 유용한 접속을 허용한다. 또한, 전도성 매체(270)는 열가소성 재료 또는 열경화성 재료와 같은 폴리머 캐리어, 전도성 폴리머, 탄소-기재 도체, 솔더, 또는 당업자가 이용할 수 있는 다른 전도성 매체에 현수되는 금속 입자를 사용하여 형성될 수도 있다.
선택적 실시예에서, 전도성 매체(270)는 내부에 전도성 입자가 현수된 폴리머(polymerized) 막이다. 전도성 입자는 금속 또는 전도성 피버(예를 들어, 탄소)일 수 있다. 선택적으로, 전도성 입자는 전도성 재료로 코팅된 길고 연속적인 피버 또는 구형(spheres)과 같은 다양한 형상의 비전도성 코어를 포함할 수 있다. 선택적으로, 전도성 입자는 탄소 나노튜브일 수 있다. 또한, 폴리머막은 열경화성 재료 또는 열가소성 재료일 수 있다.
일부 실시예에서, 전도성 매체(270)은 캐리어에 현수된 입자, 전도성 폴리머, 페이스트, 실버, 잉크, 탄소-기재 도체, 솔더, 및 다른 적절한 전도성 재료로 구성될 수 있다.
또 다른 실시예에서, 전도성 매체(270)는 전도성 필러(예를 들어, 실버 플레이크 또는 입자, 금속, 전도성 재료로 코팅된 피버, 또는 전도성 재료로 코팅된 글 라스 비즈(beads))를 갖는 압력 민감 접착제(PSA)이다. 전도성 필러를 갖춘 PSA인 전도성 매체(270)를 포함함으로써 접촉이 보다 용이하도록, 2개의 강성 층(예를 들어, 제 1 도체(140)와 또 다른 도체(예를 들어, 제 2 도체(280)) 사이에 연성(soft) 컨포멀층이 제공된다. 전도성 피버를 갖는 PSA막 사용에 따른 장점중 하나는 제 1 도체(140)와 전도성 매체(270) 사이 및/또는 전도성 매체(270)와 제 2 도체(280) 사이의 접속을 야기시키는데 단지 소량의 압력(예를 들어 25psig 미만)만이 요구된다는 것이다.
또 다른 실시예에서, 제 1 도체(140)와 제 2 도체(280)를 접속하기 위한 중간 도체로서 전도성 매체(270)를 사용하는 대신에, 전도성 매체(270)는 도 15에 도시된 비-전도성 접착제(271)로 대체된다. 일 실시예에서, 제 2 도체(280)와 제 1 도체(140)가 서로 긴밀하게 접촉되도록, 도 15에 도시된 것처럼 비-전도성 접착제(271)를 "파열(rupture)"시키기 위해 열 및 압력이 이용된다. 따라서, 비-전도성 접착제(271)의 부분들은 국부적으로 압착 및 가열되어 이들은 제 1 도체(140)와 제 2 도체(280)가 접촉하도록 파열되거나 박편화된다. 일 실시예에서, 비-전도성 접착제(271)는 제 2 도체(280)와 제 1 도체(140) 간의 저촉에 전용되는 부분에서는 파열되면서 기판(290)(대형 부품(281)의 기판)과 기판(110)을 함께 보유하는 기능을 한다. 또 다른 실시예에서, 비-전도성 접착제(271)는 도 15에 도시된 것처럼 제 1 도체(140)와 제 2 도체(1280)의 부분들을 서로 함께 보유하는 기능을 하며 용량성 겹합된다. 일 실시예에서, 클림핑된 부분 또는 프레싱된 부분에서 비-전도성 접착제(271)의 파열이 야기되도록 기판(290) 상의 선택적 프레스 다운(press down) 에 클림핑(crimping) 또는 프레싱이 이용된다. 제 2 도체(280)는 파열된 부분으로 압착되어 도 15에 도시된 것처럼 제 1 도체(140)와 접촉되어 압착된다. 일 실시예에서, 비-전도성 접착제(271)는 선택적으로 클림핑되고 프레싱될 때 파열될 수 있는 접착제의 얇은층이다.
일 실시예에서, 제 1 도체(140)는 앞서 개시된 것처럼 기판(110) 상에 형성된다. 비-전도성 접착제(271)는 제 2 도체(280)와 제 1 도체(140) 사이에 삽입층으로서 배치된다. 비-전도성 접착제(271)는 예를 들어 핫 멜트(hot-melt) 또는 압력 감지 접착막일 수 있다. 어셈블리는 제 2 도체(280)가 제 1 도체(140)와 제 2 도체(280) 사이에 긴밀한 접속을 생성하는 비-전도성 접착제(271)를 통해 관통 또는 천공되고 구부러지게 하는 형태로, 열 및 압력을 이용하여 또는 이용하지 않고 기계적으로 서로 클림핑된다.
또 다른 실시예에서, 도 16에 도시된 것처럼 제 2 도체(280)와 제 1 도체(140)에 대해 에지-시일(edge-seal)을 형성하기 위해 비-전도성 접착제(271)가 사용된다. 에지-시일은 제 2 도체(280)와 제 1 도체(140)의 긴밀한 저촉을 유지하여, 중간 도체(예를 들어, 전도성 매체(270))가 필요 없다. 본 실시예에서, 얇은 접착층이 제 2 도체(280)와 제 1 도체(140) 사이에 먼저 증착된다. 기판(110)에 근접하게 기판(290)을 압착하는 기계적 기술이 어셈블리 상의 프레스 다운(press down)에 이용된다. 기판(290) 및 기판(110)이 서로 프레싱됨에 따라, 비-전도성 접착제(271)가 제 1 도체(140)와 제 2 도체(280)의 측면 또는 에지에 프레싱된다. 일 실시예에서, 제 1 도체(140) 및 제 2 도체(280)가 접촉하는 경우, 도 10에 도시 된 것처럼 제 1 도체(140) 및 제 2 도체(280)가 전기적으로 접속되도록, 비-전도성 접착제(271)가 제 1 도체(140)와 제 2 도체(280)의 에지들로 이동 또는 흘러갈 수 있도록 선택적으로 프레싱 또는 컴프레싱된다.
비-전도성 접착제(271)는 핫-멜트(hot-melt) 접착제, 압력 민감 접착제, 전자기 방사선 경화가능 접착제(예를 들어, UV, IR, 가시광, RF, 또는 마이크로파 경화가능 접착제), 가열 경화가능 접착제, 열경화성 재료, 열가소성 재료, 또는 응고에 따라 에지-시일을 형성하기 위해 압력 및/또는 가열상태에서 유출될 수 있는 유체일 수 있다. 비-전도성 접착제(271)는 경화되지 않은 상태 또는 연화된 상태에서 제 2 도체(280) 및/또는 제 1 도체(140) 상에 직접 증착되어 기판(110) 및 기판(290)이 서로 프레싱된 이후 경화 또는 응고될 수 있게 허용한다. 비-전도성 접착제(271)가 응고됨에 따라, 제 1 도체(140)와 제 2 도체(280) 부근에 에지-시일이 형성되어 이들 2개의 도체들이 전기적 접속을 위해 서로 긴밀한 접촉을 유지할 수 있다.
앞서 개시된 임의의 실시예에서, 도 17a-17c에 도시된 것처럼 소형의 날카로운 입자(291)가 제 1 도체(140)와 제 2 도체(280) 사이의 물리적 상호접속 및/또는 전기적 상호접속을 강화시키기 위해 중간층(예를 들어, 전도성 매체(270) 또는 비-전도성 접착제(271))의 사용을 통해 또는 직접적으로 통합될 수 있다. 입자(291)는 특히 제 1 도체(140)와 제 2 도체(280)가 접속을 방해할 수 있는 오염물 또는 산화물의 작은 잔류물을 포함할 수 있는 경우 바람직하다. 소형의 칼카로운 입자(예를 들어, 미세 다이아몬드, 유리, 또는 불규칙한 형상을 갖는 임의의 다른 경화 성 소형 입자)는 전도성 잉크 또는 페이스트 또는 비-전도성 접착제와 혼합될 수 있다. 전도성 잉크/페이스트 또는 비-전도성 접착제는 앞서 개시된 바와 같이 스크린-프린팅 또는 스텐실 프린팅되거나 분산될 수 있다. 일 실시예에서, 제 2 도체(280)와 제 1 도체(140)의 본딩 프로세스 동안, 입자는 표면을 통해 침입되어 오염물을 벗겨내어, 제 1 도체(140)와 제 2 도체(280)에 형성되는 콘택 또는 접속을 강화시킨다. 또 다른 실시예에서, 소형의 날카로운 입자(291)는 도 17a-17c에 도시된 것처럼 접속을 강화시키기 위한 기계적 인터록의 역할을 할 수 있다.
일 실시예에서, 도 17a에 도시된 것처럼, 소형의 날카로운 입자(예를 들어, 다이아몬드)(291)는 제 1 도체(140) 또는 제 2 도체(280)를 형성하기 위해 사용되는 전도성 페이스트 또는 잉크에 분산된다. 본 실시예에서, 제 1 도체(140) 및 제 2 도체(280)는 중간층을 사용하지 않고 서로 직접 접속된다. 일 실시예에서, 소형의 날카로운 입자(예를 들어, 다이아몬드)(291)는 제 1 도체(140) 또는 제 2 도체(280)를 형성하기 위해 사용되는 전도성 필러를 포함하는 열경화성 잉크에 분산된다. 또 다른 실시예에서, 소형의 날카로운 입자(예를 들어 다이아몬드)(291)는 제 1 도체(140)와 제 2 도체(280)를 형성하는데 이용되는 전도성 필러를 포함하는 열가소성 잉크에 분산된다. 열가소성 잉크에 대한 입자(291)는 잉크의 연화를 보상하도록 크기가 약간 클 수 있다. 입자(291)를 포함하는 열가소성 잉크 또는 입자(291)를 포함하는 열경화성 잉크는 제 1 도체(140) 또는 제 2 도체(280)를 형성하기 위해 앞서 언급된 방법 또는 다른 종래의 방법을 이용하여 응고될 수 있다. 제 1 도체(140) 또는 제 2 도체(2800가 응고된 이후, 소형의 날카로운 입자(291)가 제 1 도체(140) 또는 제 2 도체(280)의 표면에 잔류한다. 다음 이들 입자(291)는 제 1 도체(140)와 제 2 도체(280) 사이의 접촉 유지를 보조하기 위해 기계적 인터록으로서의 작용한다. 또 다른 실시예에서, 입자(291)는 전도성 재료로 코팅되어 제 1 도체(140)와 제 2 도체(280) 사이의 전기적 상호접속을 보다 강화 또는 보증할 수 있다.
또 다른 실시예에서, 소형의 날카로운 입자(291)는 비-전도성 접착제(271)에 통합되며 기판(110) 및 기판(290)은 서로 프레싱되어, 비-전도성 접착제(271)가 도 17b에 도시된 것처럼, 제 1 도체(140)와 제 2 도체(280)의 외부 에지로 밀려난다. 본 실시예에서, 제 1 도체(140) 및 제 2 도체(280)는 중간층을 사용하지 않고 서로 직접 접속된다. 비-전도성 접착제(271)는 얇은 접착층일 수 있으며 제 2 도체(280)와 제 1 도체(140) 사이에 먼저 증착될 수 있다. 기판(110)에 근접하게 기판(290)을 프레싱하는 기계적 기술은 어셈블리 상에서 프레스 다운에 이용된다. 기판(290)과 기판(110)이 서로 프레싱됨에 따라, 비-전도성 접착제(271)가 제 1 도체(140)와 제 2 도체(280)의 측면 또는 에지로 프레싱된다. 일 실시예에서, 제 1 도체(140) 및 제 2 도체(280)가 접촉될 때, 비-전도성 접착제(271)는 선택적으로 프레싱 또는 컴프레싱되어 이들이 제 1 도체(140)와 제 2 도체(280)의 에지로 이동/흘러 제 1 도체(140) 및 제 2 도체(2800가 전기적으로 접속될 수 있다.
비-전도성 접착제(271)는 핫-멜트 접착제, 압력 민감 접착제, 전자기 방사선 경화가능 접착제(예를 들어, UV, IR, 가시광, RF, 또는 마이크로파 경화가능 접착제), 열경화성 재료, 열가소성 재료일 수 있다. 비-전도성 접착제(271)는 경화되 지 않은 상태 또는 연화된 상태로 제 2 도체(280) 및/또는 제 1 도체(140) 상에 지접 증착되어 기판(110) 및 기판(290)이 서로 프레싱된 후 응고될 수 있다. 비-전도성 접착제(271)가 응고됨에 따라, 제 1 도체(140) 및 제 2 도체(280) 부근에 에지-시일이 형성되어 전기적 접속을 위해 이들 2개의 도체들은 서로 긴밀한 접촉을 유지한다. 또한, 소형의 입자(291)는 제 1 도체(140)와 제 2 도체(280) 사이의 부착을 보다 유지하는 기계적 인터록으로서의 기능을 한다.
일 실시예에서, 입자(291)는 전도성 매체(270)에 통합된다. 입자(291)는 도 17c에 도시된 것처럼, 전도성 매체의 표면에 잔류한다. 입자(291)는 전도성 매체(270)에 대해 부가된 기계적 인터록킹 피쳐를 제공한다. 앞서 개시된 것처럼, 전도성 매체(270)는 전도성 필러를 갖는 열경화성 잉크 또는 전도성 필러를 갖는 열가소성 잉크와 같이, 내부에 전도성 입자가 현수된 폴리머 막일 수 있다. 전도성 매체(271)는 제 1 도체(140)와 제 2 도체(280)에 대한 중간 도체로서 작용한다. 또한 전도성 매체(270)에 분산되는 입자(예를 들어, 다이아몬드)(291)는 제 1 도체(140) 및/또는 제 2 도체(280)에 전도성 매체(270)에 대한 여분의 기계적 인터록을 제공한다. 입자(291)는 전도성을 증가시키기 위해 전도성 재료로 코팅될 수도 있다.
또 다른 실시예에서, 제 1 도체(140)와 제 2 도체(280) 사이에 전기적 및 기계적 접속을 생성 및/또는 강화시키기 위해 전도성 매체(270), 비-전도성 접착제(271) 또는 소형의 날카로운 입자(291)를 사용하는 대신, 제 1 도체(140) 및 제 2 도체(280)가 서로 직접 접속된다. 일 실시예에서, 제 1 도체(140)에 제 2 도 체(280)를 직접 부착시키는데 솔더링이 이용된다. 종래의 솔더링 기술 또는 레이저 솔더링은 제 1 도체(140)와 제 2 도체(280)를 솔더링하는데 이용될 수 있다. 통상적인 솔더 결합은 2개의 금속성 표면(예를 들어, 제 1 도체(140) 및 제 2 도체(280))을 결합시키기 위해 낮은 용융점의 금속성 합금을 사용한다. 솔더는 그의 용융점으로 가열되고 용융된 상태에 있는 동안 결합된 2개의 금속성 표면들 사이에 배치된다. 일반적으로 양면 금속성 표면은 솔더와 함께 접착을 강화시키기 위해 특정하게 마련된다는 것이 중요하다. 따라서, 제 1 도체(140) 및 제 2 도체(280)는 솔더와 하께 접착력을 강화시키기 위해 마련될 필요가 있다. 레이저 솔더링 기술에서, 소량의 솔더(예를 들어 페이스트 형태)가 제 1 도체(140)와 제 2 도체(280) 사이에 위치될 수 있고 레이저가 제 1 도체(140)와 제 2 도체(280)를 서로 결합시키기 위해 솔더를 가열하는데 이용된다. 플라스틱 기판(예를 들어, 기판(110 및/또는 290))이 프로세스에서 수반되더라도 레이저 솔더링은 종종 스트랩 부착 방법으로서 솔더의 사용을 제공한다. 레이저는 플라스틱 기판이 잠재적으로 동작을 견뎌낼 수 있는 위치상 정밀도로 빠르게 솔더를 가열할 수 있다.
또 다른 실시예에서, 제 1 도체(140)와 제 2 도체(280)를 직접 부착시키는데 레이저 용접이 이용된다. 통상적으로 레이저 용접시, 2개의 혼환성 금속을 서로 용융시키기 위해 정확하게 위치된 가열 소스를 제공하기 위해 고에너지 IR 레이저가 사용된다. 제 1 도체(140)와 제 2 도체(280)를 서로 융합/용융시켜 강한 전도성 본드를 형성하기 위해 부착 프로세스에 고속의, 고정밀도 레이저가 사용될 수 있다. 이를 달성할 수 있는 한가지 방법은 기판(290) 위에 기판(110)을 적절히 위 치시키고 2개의 제 1 도체(140) 및 제 2 도체(280)의 표면을 서로 용융시키기에 충분히 높은 온도로 부착 영역(예를 들어, 제 1 도체(140) 및 제 2 도체(280)가 접촉 또는 접속될 필요가 있는 영역)을 레이저를 이용하여 가열하는 것이다. 요구되는 가열은 지지 플라스틱 재료를 지나는 홀을 정확하게 버닝할 수 있다. 이는 기계적/전기적 본딩이 제 1 도체(140)와 제 2 도체(280)에 형성되는 한 허용된다.
솔더링 또는 용접 방법을 사용할 경우, 통상적으로 제 1 도체(140) 및 제 2 도체(280)는 서로 호환성이 있는 전도성 재료로 구성된다. 소정의 실시예에서, 제 1 도체(140) 및 제 2 도체(280)가 서로 솔더링 또는 용접됨에 따라 기판(290 또는 110)을 통해 홀이 형성된다. 이는 이들 홀이 어셈블리의 기능에 영향을 미칠 정도로 충분히 크기 않는 경우 허용된다.
또 다른 실시예에서, 클림핑(crimping)은 제 1 도체(140)와 제 2 도체(280)를 전기적으로 접속하기 위해 사용된다. 본 실시예에서, 클림핑 기구(예를 들어, 필러, 다이 및 플레이트)는 제 1 도체(140)와 제 2 도체(280)를 컴프레싱하는데 이용될 수 있다.
또 다른 실시예에서, 제 1 도체(140)는 앞서 개시된 바와 같이 직접적으로 임의의 전도성 매체/접착제 또는 비-전도성 접착제 없이 제 2 도체(280)에 결합될 수 있다. 이들 실시예는 제 1 도체(140) 및 제 2 도체(280)에 대한 접속부를 형성하기 위해 기계적 본딩 기술을 사용할 수 있다. 제 1 도체(140)와 제 2 도체(280) 사이의 전기적 상호접속부에 대해 기계적 부착이 설정되도록 제 1 도체(140)와 제 2 도체(280)를 관통하기 위해 금속성 리벳, 스태플(staple), 또는 와이어가 사용될 수 있다. 리벳 건, 가압 에어 건, 해머, 로봇 액추에이터, 스태플러, 에어 건, 기계적 임펄스 디바이스, 또는 다른 유용한 툴이 기계적 부착을 달성하기 위해 사용된다.
일 실시예에서, 제 1 도체(140)는 제 2 도체(280)와 일시적으로 접촉하게 위치된 다음 영구적인 전기적 접속부를 생성하도록 서로 클램핑된다. 클램핑은 다양한 방식으로 달성될 수 있다. 예를 들어, 제 1 도체(140) 및 제 2 도체(280)는 한쌍의 필러(plier)의 톱니(teeth) 사이, 크림프 다이(crimp die)와 평탄 플레이트 사이, 또는 크림프 다이와 보완(complementary) 플레이트 사이에서 컴프레싱될 수 있다. 크림프 다이상에는, 하나의 부품 피쳐상의 제 1 도체(140), 및 또 다른 부품 피쳐상의 제 2 도체(280) 중 하나의 일부를 유도하도록 설계된 다양한 부품 피쳐들이 포함된다. 해머, 에어 피스톤, 또는 기계적 액추에이터와 같은 임펄스가 클림핑을 용이하게 하기 위해 사용될 수도 있다.
또 다른 실시예에서, 대향 측면상에 대응 플레이트를 갖춘 핀-형상 다이가 제 1 도체(140)와 제 2 도체(280)를 서로 기계적으로 본딩시키는데 이용된다. 플레이트 속으로의 다이를 가압함으로써 최상부 플레이트에 있는 도체는 하부 플레이트상의 도로 변형된다. 이러한 변형이 충분히 클 경우, 상부 도체의 일부는 하부도체내에서 부분적으로 변형된 채 유지되어, 전기적 콘택이 설정된다.
제 1 도체(140)와 제 2 도체(280)의 전기적 접속부는 제 1 도체(140)와 제 2 도체(280)속으로 끼워지는 와이어(미도시)를 사용하여 서로 접속될 수도 있다. 와이어는 전도성 필라멘트 부착과 같은 보다 자동화된 시스템 또는 소잉(sewing)과 같은 완전 수동형 시스템을 이용하여 도체들과 스티치되거나(stitched) 또는 도체들을 관통하게 당겨질 수 있다. 소잉된 접속부는 요구되는 접속부의 세기에 따라 하나의 스티치 또는 다수의 스티치가 될 수 있다.
일 실시예에서, 기판(110)은 제 1 도체(140)와 제 2 도체(280)가 서로 접촉되어 전기적 접속이 허용되도록, 2개의 기판들을 서로 단단히 보유하기 위해 종래의 탭핑(taping) 기술을 사용하는 대형(large-scale) 부품의 기판일 수 이는 기판(290)과 간단하게 탭핑될 수 있다. 일 실시예에서, 제 1 도체(140)를 지지하는 기판(110)은 제 2 도체(280)를 지지하는 기판(240) 상에 놓인다. 다음 접착 테입가 기판(110) 위 및 기판(290) 상에 인가되어, 기판(110)이 제 1 도체(140)와 제 2 도체(280)를 갖춘 기판(290)에 대해 서로 긴밀한 접촉으로 유지된다. 접착 테입는 몇 가지 명칭으로 불릴 수 있는 감압성 접착제 필름, 부분적으로 경화된(B-staged ) 열가소성 접착제를 갖는 드라이 필름, UV-경화 접착제일 수 있다. 접착제 테입는 기판(290) 상의 기판(110)에 인가되거나, 또는 선택적으로 기판(110)이 먼저 접착제 테입 상에 위치되고, 다음 접착제 테입가 기판(290)에 인가될 수 있어, 기판(110) 상의 제 1 도체(140)가 기판(290) 상의 제 2 도체(280)에 대해 적절히 배열될 수 있다.
또 다른 실시예에서, 제 1 도체(140)와 제 2 도체(280)가 다양한 기계적 방법을 통해 전기적으로 접속될 수 있다. 일 실시예에서, 열가소성 본딩이 제 1 도체(140)와 제 2 도체(280)를 서로 접속하는데 이용될 수 있다. 초음파 본딩(thermosonic bonding)이, 제 1 도체(140)와 제 2 도체(280)가 서로 쉽게 용융되 는 재료로 구성되는 경우 유용하다. 일 실시예에서, 기판(110) 또는 기판(290)은 가열될 필요가 있다. 이는 가열된 스테이지 상에서 가열된 기판을 위치시킴으로써 수행될 수 있다. 필요한 경우, 기판(110 또는 290)은 픽-업 툴을 가열함으로써 가열될 수 있다. 가열된 가스와 같이 기판을 가열하는 다른 방법이 사용될 수 있다. 다음 기판(110)은 제 1 도체(140)가 제 2 도체(280)와 접촉되도록 기판(290) 상에 위치된다. 다음 양호한 접촉을 보장하기 위해 어셈블리에 압력이 인가된다. 다음 초음파(ultrasonic) 에너지(바이브레이션)가 예정된 시간 길이에 대해 어셈블리에 인가된다. 일 실시예에서, 본딩 툴과 일부(part) 사이의 평면형 각도에 대해 수용되도록 본딩 툴의 본딩 헤드와 기판(110) 또는 기판(290) 사이에 폴리머층이 도입될 수 있다. 초음파 본딩은 소정의 다른 방법에 비해 적은 시간이 요구된다. 초음파 본딩은 금속(예를 들어, Au-Au)을 용융시키기 위해 이용될 수 있으며 보다 낮은 콘택 저항을 제공한다. 초음파 에너지 이외에 보다 낮은 인터페이스 온도를 허용하는 다른것이 요구될 수도 있다.
일 실시예에서, 열압축(thermocompression) 본딩이 제 1 도체(140)와 제 2 도체(280)을 서로 본딩하는데 이용된다. 열압축 본딩은 제 1 도체(140)와 제 2 도체(280)가 서로 쉽게 용융되지 않는 재료로 구성된다. 열압축 본딩은 초음파 에너지 대신, 열압축이 물리적 접촉을 얻기 위한 압력을 이용한다는 것을 제외하고, 초음파 본딩과 유사하다.
부가적으로, 중간 매체(예를 들어, 전도성 매체(270) 또는 비-전도성 접착제(271))가 앞서 개시된 것처럼 제 1 도체(140)와 제 2 도체(280) 사이에 증착될 경우, 제 1 도체(140)와 제 2 도체(280)를 서로 본딩하기 위해 초음파 본딩 및 열압축 본딩이 이용될 수 있다.
도 3A는 도시된 방향으로 라인 A-A을 따른 도 1의 스트랩 실시예의 개략도이다. 기판(110), 나노블록 IC(120), 평면층(130), 제 1 도체(140) 및 절연층(150) 사이에 다양한 오버랩이 도시된다. 또한, 평면층(130) 내의 콘택 홀(315)이 도시되어, 제 1 도체(140)와 나노블록 IC(120) 사이의 접속이 명확해 진다.
도 3B는 도시된 방향으로 라인 B-B를 따른 도 2의 장치 실시예의 개략도이다. 제 1 도체(140), 절연층(150), 및 제 2 도체(280) 사이의 오버랩이 도시된다. 명료성을 위해, 기판(110)이 도시되며 기판(290)은 도시되지 않는다.
도 4는 안테나의 실시예를 나타낸다. 각각의 암(455)은 일 실시예의 제 2 도체(280)와 동일한 안테나 도체 패드(283)와 접속된다. 주목할 것은 선택적 실시예에서, 암(455)이 안테나 도체 패드(283)를 포함하는 안테나 도체를 간단히 형성할 수 있어, 이들이 암 및 패드의 단일 구조물을 형성한다는 것이다.
도 5는 나노블록 IC를 포함하는 스트랩이 상부에 부착된 웹 섹션의 실시예를 나타낸다. 각각의 스트랩(505)(하나의 예시적인 스트랩(505)로 표시됨)은 전기적으로 전도성인 한 쌍의 테입 스트립(515)에 부착된다. 테입 스트립(515)은 스풀링을 위한 관통-홀들(through-holes)(525)을 포함하는 큰 스풀(spool)의 일부를 형성한다. 일 실시예에서, 테입 스트립(515)은 비등방성 전도성막(ACF)일 수 있으며 스트랩(505)의 도체들(예를 들어, 제 1 도체(140))가 ACF에 부착된다. 또한, 테입 스풀은 단일 컬럼의 스트랩을 제조하기 위해 갭을 통과하는 테입의 슬리 팅(slitting)을 허용하는 스트랩(505) 컬럼들 사이에 갭을 형성할 수 있다.
도 6은 소형-피쳐-크기 및 대형-피쳐-크기 부품 모두를 포함하는 장치를 형성하는 방법 실시예를 나타낸다. 블록(610)에서, 종래의 VLSI 방법을 통해 집적회로가 제조된다. 블록(620)에서, 집적회로는 기판(들)에 내장된다. 블록(630)에서, 평탄층 및 절연층을 형성하기 위한 프로세싱이 이루어지며, 절연체가 형성된다(당업자는 박막 또는 후막 절연층이 형성될 수 있다는 것을 인식할 것이다). 블록(640)에서, 전도성 매체가 페이스트상의 스크린 프린팅에 의해 또는 다른 접착 프로세스를 통해 기판에 부착된다. 블록(650)에서, 대형 부품이 전도성 매체에 부착된다. 주목할 것은, 일 실시예에서, 도 5의 테입 스풀은 개별적으로 각각의 스트랩을 부착시키고 부착 이후 테입을 절단함으로써 대형(large-scale) 부품에 다량의 스트랩을 부착시키기 위해 이용될 수 있다. 선택적 실시예에서, 전도성 매체(640)가 IC(620)을 포함하고, 절연층은 생략된 기판에 직접 인가된다.
도 7은 나노블록 IC와 같은 기능 블록을 사용하여 RF-ID 태그를 제조하는데 특히 참조되는, 소형-피쳐-크기 및 대형-피쳐 크기 부품들 모두를 포함하는 장치를 형성하는 방법의 선택적 실시예를 나타낸다. 블록(710)에서, 종래의 VLSI 방법을 통해 나노블록 IC가 제조된다. 나노블록 IC가 증착되고, 부착되거나 또는 다른 적절한 방법에 의해 기판에 포함될 수 있다. 블록(720)에서, 나노블록 IC가 FSA를 통해 기판에 내장된다. 블록(730)에서, 평면층, 및/또는 절연층을 형성하기 위한 임의의 필수적인 포스트(post)-FSA 프로세싱이 수행된다. 특히, 적어도 하나의 박막 유전체가 형성된다. 당업자는 박막 유전체가 선택적 실시예에서 필요없다는 것 을 인식할 것이다. 블록(740)에서, 제 1 전도성 매체가 예를 들어 기판상에 스크린된 페이스트 형태로 기판에 인가되어 스트랩을 형성한다. 블록(750)에서, 전기적으로 전도성인 테입가 스트랩상의 전도성 매체에 부착된다. 블록(760)에서, 안테나가 스트랩에 부착되어, 안테나가 해당 스트랩의 나노블록 IC에 전기적으로 결합된다.
도 8은 측면에서 본 스트랩의 또 다른 실시예를 나타낸다. 도시된 것처럼, 도 8의 실시예는 도 1의 실시예와 유사하다. 그러나, 도 8은 패드(825)와 함께, 내부에(개구부에) 집적회로(820)가 내장 또는 포함된 기판(810)을 나타낸다. 각각의 패드(825) 상부에는 예를 들어 실버 잉크와 같은 접착 프로세스를 이용하여 제 1 도체(840)가 증착된다. 항상 그런것은 아니지만, 일반적으로 제 1 도체(840)는 하나 및 단지 하나의 패드(825)와 직접 접촉되도록 증착되어, 개별 도체들에 대해 회로의 전기적 접촉을 각각 허용한다.
또한, 패드(825)의 크기는 도 1의 나노블록 IC(120)와 같은 집적회로 상의 유사한 패드의 크기보다 클 수 있고, 패드(825)는 VLSI 디바이스에 대해 보편적인 것보다 큰 피쳐 크기를 가지는 재료(제 1 도체(840))와 직접 접촉해야 한다. 주목할 것은, 일 실시예에서, 제 1 도체(840)는 증착 직후(as-deposited) 약 10-15㎛의 두께 및 최종 1㎛ 이하 정도의 두께를 가질 것으로 예상되며, 패드(825)는 20×20 ㎛ 이상 정도의 최소 치수를 가질 수 있다.
도 9는 측면에서 본 스트랩의 또 다른 선택적 실시예를 나타낸다. 도 9는 도 8의 실시예와 유사한 실시예를 나타내며, 절연체가 더 포함된다. 내부에 집적 회로(920)가 내장된 또는 포함된 기판(910)이 제공된다. 패드(925)는 집적회로(920)의 일부이며, 패드(825)와 유사한 치수를 가지는 것으로 예상된다. 절연층(유전체)(930)이 후막 프로세스를 이용하여 집적회로(920) 상에 증착된다. 절연층(930)은 10 미크론 정도의 두께를 갖는 것으로 예상된다. 추가의 프로세스로 제 1 도체(940)가 증착되어, 절연층(930)과 패드(925)의 일부를 모두 커버하여, 집적회로(920)와 대형 부품(예를 들어, 대형 부품에 포함된 제 2 도체를 통해) 사이에 전기적 접촉이 허용된다. 제 1 도체(940)는 제 1 도체(840)와 유사한 특성을 갖을 것으로 예상된다.
도 10은 스트랩의 또 다른 선택적 실시예의 측면도이다. 본 실시예에서, 내부에 집적회로(1020)가 통합 또는 포함된 기판(1010)이 제공된다. 기판(1010)의 상부에는 절연체(1030)가 형성된다. 절연체(1030)는 집적회로(1020)의 전도성 패드(1025)와 제 1 도체(1040)를 접촉시킬 수 있는 비아로 패터닝된다. 도시된 바와 같이, 비아는 도 8 및 도 9의 도체 부품의 임의의 절연체에 행해지는 것보다 패터닝에 있어 보다 정밀도가 요구된다. 또한, 도시된 바와 같이, 기판(1010)은 도 9의 제한된 영역보다는, 거의 전체 표면을 커버하는 절연체(1030)를 포함할 수 있다. 부가적으로, 패드(1025)는 집적회로(920, 820)와 유사한 패드 보다는 집적회로(1020) 상에서 작을 수 있다.
도 11은 소형-피쳐-크기 및 대형-피쳐-크기 부품 모두를 포함하는 장치를 형성하는 방법의 또 다른 선택적 실시예를 나타낸다. 블록(1110)에서, 집적회로가 지지 기판내에 내장된다. 블록(1120)에서, 절연체가 기판에 인가된다. 블 록(1130)에서, 포토리소그래픽 박막 프로세스를 통해 절연체가 패터닝되어, 절연체 부분들이 본드 또는 전도성 패드들과 같은 기판 부분 또는 집적회로 부분들을 노출시키도록 제거된다. 예를 들어, 포토레지스트 제거와 같은 추가의 세정이 애플리케이션, 패터닝, 또는 포스트-에칭 단계의 일부로서 수반될 수 있다. 선택적으로, 도시된 것처럼, 감광성 절연체 또는 유전체가 사용되어, 이를테면 포토레지스트에 대한 필요성이 소거될 수 있다.
블록(1140)에서, 전도성 재료가 제 1 도체를 형성하기 위해 기판, 절연체의 일부 또는 전체 코팅에 인가된다. 블록(1150)에서, 전도성 재료는 적절한 도체(예를 들어, 제 1 도체)를 형성하기 위해 필요에 따라 (예를 들어 가열 경화에 의해) 처리된다. 주목할 것은 실버 잉크의 경화는 다양한 제조 프로세스들에 대한 적정 경화 시간과 함께 소정의 형태식에 대해 90-100℃에서 가능한 기술로 공지되었다. 경화 시간은 가변적이며, 당업자들은 제조되는 디바이스 및 주변 제조 프로세스의 필요에 따라 경화 프로세스를 조절할 수 있을 것이다. 블록(1160)에서, 대형 부품이 제 1 도체에 부착되어 집적회로와 전기적 결합이 달성된다. 일 실시예에서, 대형 부품은 제 2 도체를 포함하며, 제 1 도체 및 제 2 도체(앞서 개시된 것처럼 전도성 매체를 통해 또는 직접적으로)가 대형 부품과 IC를 전기적으로 상호접속시킨다. 또한 주목할 것은 블록(1160)의 제 1 도체의 최종 프로세싱은 대형 부품이 블록(1170)에서 부착된 이후 수행될 수 있다.
대체적으로, 지금까지의 설명은 내부에 집적회로가 내장, 포함 또는 통합된 스트랩을 개별 대형 부품에 부착하는 것과 관련한 본 발명의 사용에 관한 것이었 다. 개별 대형 부품이 수반되지 않는 다른 실시예들이 제공될 수 있다. 특히, 대형-피쳐-크기 부품이 안테나로서 작용하는 내장형 도체와 같이 스트랩의 일부로서 통합되거나, 또는 도 12A 및 12B에 도시된 것처럼 스트랩상에 형성될 수 있다. 스트랩 상에 전도성 매체의 안테나(1240)를 형성하기 위한 프린팅 또는 다른 부가적인 프로세싱 기술 사용은 하나의 옵션이다.
선택적으로, 전원장치, 센서, 또는 예시적인 로직 디바이스와 같은 다른 대형-피쳐-크기 부품들이 스트랩 상에 형성되거나 또는 스트랩에 부착될 수 있다. 나노블록 IC 또는 다른 소형의 또는 마이크로 기능 블럭과 스트랩 상의 상기 대형-피쳐-크기 부품의 상호접속이 도체(1440)의 사용을 통해 달성될 수 있어, 도 14에 도시된 것처럼 대형-피쳐-크기 부품(1460)과 소형-피쳐-크기(예를 들어 나노블록 IC) 부품(1420) 간의 전기적 접속이 허용된다. 또한, 전도성 매체(1340)가 도 13에 도시된 것처럼 예를 들어 2개의 나노블록 IC처럼, 단일 기판에 내장된 2개 이상의 소형-피쳐-크기 부품들을 상호접속하는데 이용될 수 있다.
도 12A는 기판의 또 다른 실시예의 상부도를 나타낸다. 기판(1210)은 플렉시블(flexible) 또는 강성의 재료를 포함하는, 앞서 개시된 것과 같은 기판일 수 있다. IC(1220)는 기판(1210)의 개구부에 내장된다. 절연체(1230)는 기판(1210) 및 IC(1220) 모두의 상부에 형성된 절연 재료층(또는 유전체층)이며 평탄 특성을 갖는다. 콘택 홀들(1215)은 IC(1220)의 콘택 패드 위의 절연체(1230) 내의 홀들이며 IC(1220)와 제 1 도체(1240) 사이의 물리적 접촉 및 전기적 접속을 허용한다. 절연층(1250)은 제 1 도체(1240), 절연체(1220) 및 기판(1210), 및 특히 IC(1220) 의 부분들 상의 또 다른 절연체 또는 유전체이다. 주목할 것은 다양한 층들의 실제 구성이 상당히 가변적이라는 것이다. 예를 들어, 제 1 도체(1240)는 무선 주파수 분야에 유용할 수 있는 안테나의 2개의 암으로 형성된다. 그러나, 배터리, 센서, 전원장치, 버튼 셀 및 디스플레이 및 디스플레이 전극이 도체 및/또는 전도성 매체 및 다른 재료를 사용하여 형성될 수도 있다.
도 12B는 기판의 또 다른 실시예의 측면도를 나타낸다. 도시된 것처럼, 제 1 도체(1240)는 IC(1220)와 집적 접촉되도록 도 12A의 콘택 홀들(1215)을 점유한다. 또한, 도시된 바와 같이, 제 1 도체(1240)에 대해 도시된 세그먼트들은 절연체(1230)의 표면을 따른 경로가 추적됨에 따른 안테나의 다양한 세그먼트에 해당한다. 이들 라인을 따라, 절연체(1230)의 존재는 소정의 경우에서 필요 없을 수 있다.
도 13은 기판의 또 다른 실시예의 측면도를 나타낸다. 기판(1310)은 제 1 IC(1320) 및 제 2 IC(1325)를 포함한다. 절연체(1330)는 IC(1320), IC(1325) 및 기판(1310) 위에 형성된다. 제 1 도체(1340)는 절연체(1330) 위에 형성되며 IC(1320)와 IC(1325) 모두와 접촉된다. 제 1 도체(134)의 일 부분은 IC(1320)와 IC(1325) 사이에 전기적 접속부를 형성하여, IC(1320)와 IC(1325)가 전기적으로 결합된다. IC(1320)와 IC(1325) 모두의 상부에는 절연층(1350)이 형성된다.
도 14는 기판의 또 다른 실시예의 측면도이다. 기판(1410) 내부의 개구부에는 IC(1420)가 내장 또는 포함된다. 기판(1410) 및 IC(1420) 상부에는 절연체(1430)가 형성된다. 절연체(1430) 상부에는 도체(1440)가 형성되고 IC(1420)와 도체(1440)가 접속되며, 도체(1440)의 일부는 센서(1460)와 접속되어 IC(1420)와 센서(1460)가 전기적으로 접속된다. 도체(1440)의 일부분 및 절연체(1430) 상부에는 절연체(1450)가 형성되며, 상기 절연체(1450)는 절연체(1430) 재료와 동일하거나 동일하지 않을 수 있다.
지금까지의 설명에서는 본 발명의 방법 및 장치를 특정 실시예를 참조로 개시하였다. 그러나, 본 발명의 실시예의 범주를 이탈하지 않고 다양한 변형 및 변화가 이루어질 수 있다. 특히, 다양한 블록 다이아그램의 개별 블록들은 방법 또는 장치의 기능 블록을 나타내며 본 발명의 실시예의 범주내에서 고유의 동작 순서 또는 물리적 또는 논리적 분류를 표시할 필요는 없다. 예를 들어, 도 1의 다양한 블록들은 부품들과 통합되거나, 또는 부품으로 세분화될 수 있으며, 선택적으로 도시된 것과는 상이한 물리적 형상으로 형성될 수도 있다. 유사하게, 도 6(예를 들어)의 블록은, 일부 실시예에서 선형 또는 계단형 형상이라기 보다는 평행하게 구성되거나 재배열될 수 있는 방법의 일부를 나타낸다. 본 발명의 상세한 설명 및 도면은 제한적이라기 보다는 예시적인 것으로서 간주될 수 있다.

Claims (57)

  1. 내부에 집적회로가 포함된 기판을 가지는 스트랩 - 상기 집적회로는 상기 기판의 상부에 배치되는 제 1 도체와 결합되며, 상기 제 1 도체는 열가소성 재료 또는 열경화성 재료로 구성됨 - ; 및
    제 2 도체를 가지는 대형 부품 - 상기 제 2 도체는 상기 집적회로와 상기 대형 부품을 전기적으로 결합시키기 위해 상기 제 1 도체와 전기적으로 결합되며, 상기 대형 부품은 제 2 기판을 포함함 -
    을 포함하는, 장치.
  2. 제 1 항에 있어서,
    상기 제 2 도체는 상기 제 1 도체와 전기적으로 직접 결합되며, 상기 집적회로는 상기 제 2 도체를 면하는 활성 표면을 포함하는 것을 특징으로 하는 장치.
  3. 제 1 항에 있어서,
    상기 제 1 도체는 가열, 전자기 복사, 수분, UV 노출, 및 반응성 종에 대한 노출중 임의의 하나에 의해 응고되는 것을 특징으로 하는 장치.
  4. 제 1 항에 있어서,
    상기 제 1 도체는 전도성 필러(filler)를 가지는 열가소성 재료로 구성되며, 상기 열가소성 재료는 상기 집적회로와 상기 대형 부품의 제 2 도체를 직접 결합시키는 전도성 필러를 포함하는 것을 특징으로 하는 장치.
  5. 제 1 항에 있어서,
    상기 제 1 도체는 본질적으로 전도성인 열가소성 재료로 구성되는 것을 특징으로 하는 장치.
  6. 제 1 항에 있어서,
    상기 제 1 도체는 본질적으로 전도성인 열경화성 재료로 구성되는 것을 특징으로 하는 장치.
  7. 제 1 항에 있어서,
    상기 제 1 도체를 상기 대형 부품의 제 2 도체와 상호접속하기 위해 상기 제 1 도체 상에 형성된 전도성 매체를 더 포함하는 것을 특징으로 하는 장치.
  8. 제 7 항에 있어서,
    상기 전도성 매체는 등방성 재료와 비등방성 재료중 하나인 것을 특징으로 하는 장치.
  9. 제 8 항에 있어서,
    상기 등방성 재료는 전도성일 필요가 없는 영역에서 비활성화되는 것을 특징으로 하는 장치.
  10. 제 7 항에 있어서,
    상기 전도성 매체는 전도성 입자를 가지는 폴리머 캐리어, 본질적으로 전도성인 열가소성 재료, 전도성 재료로 코팅된 비전도성 입자 또는 전도성 입자를 가지는 열가소성 재료, 본질적으로 전도성인 열경화성 재료, 전도성 재료로 코팅된 비전도성 입자 또는 전도성 입자를 가지는 열경화성 재료, 전도성 폴리머, 탄소-기재 도체, 전도성 피버를 가지는 캐리어, 전도성 탄소 나노튜브를 가지는 캐리어, 전도성 필러를 가지는 감압 접착제, 및 솔더중 하나인 것을 특징으로 하는 장치.
  11. 제 1 항에 있어서,
    상기 집적회로는 무선 주파수 식별 태그, 센서, 디스플레이, 또는 위상 어레이 안테나의 분야들중 하나 이상의 분야에 이용하기에 적합한 회로인 것을 특징으로 하는 장치.
  12. 제 1 항에 있어서,
    상기 대형 부품은 제 2 기판상에 형성된 안테나, 일렉트로닉 디스플레이, 디스프레이 전극, 센서, 전원장치, 메모리 디바이스, 및 로직 디바이스중 임의의 하나를 포함하는 것을 특징으로 하는 장치.
  13. 제 12 항에 있어서,
    상기 안테나는 제 2 도체의 일부인 것을 특징으로 하는 장치.
  14. 제 1 항에 있어서,
    상기 제 1 도체와 제 2 도체 사이에 배치되는 비전도성 접착제를 더 포함하며, 상기 비전도성 접착제는 제 1 도체와 제 2 도체 사이에 접촉을 허용하는 파열부(ruptured portion) 또는 상기 비전도성 재료를 통해 2개의 도체들을 용량성 결합시킬 수 있는 제 1 도체와 제 2 도체 사이의 충분히 얇은 섹션을 포함하는 것을 특징으로 하는 장치.
  15. 제 14 항에 있어서,
    상기 비전도성 접착제에 파열이 야기되도록 클림핑(crimping) 또는 프레싱(pressing)이 이용되는 것을 특징으로 하는 장치.
  16. 제 1 항에 있어서,
    상기 제 1 도체와 상기 제 2 도체가 긴밀한 접촉을 유지하도록 상기 제 1 도체와 상기 제 2 도체의 에지 부근에 에지 시일(edge seal)을 형성하는 비전도성 접착층을 더 포함하는 것을 특징으로 하는 장치.
  17. 제 1 항에 있어서,
    상기 제 1 도체 또는 상기 제 2 도체중 하나에 분포되는 다수의 소형 입자를 더 포함하며, 상기 입자들은 상기 제 1 도체와 상기 제 2 도체가 서로 긴밀하게 접촉되게 배치될 때 제 1 도체와 제 2 도체 사이에 기계적 인터록을 생성하는 것을 특징으로 하는 장치.
  18. 제 17 항에 있어서,
    상기 제 1 도체와 제 2 도체중 적어도 하나는 열경화성 또는 열가소성 재료로 구성되는 것을 특징으로 하는 장치.
  19. 제 17 항에 있어서,
    상기 입자들은 전도성 재료로 코팅되는 것을 특징으로 하는 장치.
  20. 제 17 항에 있어서,
    상기 제 1 도체와 상기 제 2 도체의 에지 부근에 에지-시일을 형성하는 비전도성 접착층을 더 포함하는 것을 특징으로 하는 장치.
  21. 제 1 항에 있어서,
    상기 제 1 도체와 상기 제 2 도체에 대한 접촉을 강화시키기 위해 상기 제 1 도체와 상기 제 2 도체 중 하나에 분산되는 다수의 소형 및 날카로운 입자들을 더 포함하는 것을 특징으로 하는 장치.
  22. 제 1 항에 있어서,
    상기 제 1 도체와 상기 제 2 도체를 상호접속하기 위해 상기 제 1 도체에 형성된 전도성 매체를 더 포함하며, 상기 전도성 매체 내부에는 상기 제 1 도체와 상기 제 2 도체의 상호접속을 강화시키기 위한 다수의 소형 입자들이 분포되는 것을 특징으로 하는 장치.
  23. 제 1 항에 있어서,
    상기 제 1 도체와 상기 제 2 도체를 상호접속하기 위해 리벳, 로드, 스태플, 및 와이어중 하나 이상을 더 포함하며, 하나 이상의 리벳, 로드, 스태플, 및 와이어는 상기 제 1 도체와 상기 제 2 도체를 관통하여 삽입되며, 상기 리벳, 로드, 스태플, 또는 와이어는 상기 제 1 도체와 상기 제 2 도체를 접속시키는 것을 특징으로 하는 장치.
  24. 제 1 항에 있어서,
    상기 제 1 도체 및 상기 제 2 도체는 제한되지 않지만, 탭핑, 클림핑 또는 클린칭(clinching)을 포함하는 기계적 본딩을 통해 접속되는 것을 특징으로 하는 장치.
  25. 기능 블록을 포함하는 제 1 기판의 제 1 도체를 대형 부품의 제 2 도체에 부착하는 단계를 포함하며,
    상기 기능 블록은 제 1 기판에 내장되며 상기 제 1 도체와 전기적으로 접속되며, 상기 대형 부품은 제 2 기판상에 형성되고,
    상기 제 1 도체는 초음파 본딩(thermosonic bonding) 및 열압축 본딩(thermocompression bonding)중 하나를 이용하여 상기 제 2 도체에 부착되고,
    상기 제 1 도체 및 제 2 도체 각각은 금속, 열가소성 재료 및 열경화성 재료중 임의의 하나로 개별적으로 구성되는, 방법.
  26. 제 25 항에 있어서,
    상기 열가소성 재료와 열경화성 재료 중 어느 하나 또는 상기 열가소성 재료와 열경화성 재료 모두는 본질적으로 전도성인 것을 특징으로 하는 방법.
  27. 제 25 항에 있어서,
    상기 제 1 도체와 상기 제 2 도체 간의 부착을 강화시키기 위해 기계적 인터록이 생성되도록 상기 제 1 도체와 상기 제 2 도체중 하나를 제조하는데 이용되는 재료속에 다수의 작고 날카로운 입자들을 분포시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  28. 제 25 항에 있어서,
    유체역학적 자기조립을 이용하여 상기 제 1 기판에 기능 블록을 분포시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  29. 제 1 도체를 제 1 기판에 내장된 집적회로에 부착시키는 단계 - 상기 제 1 도체는 집적회로와 전기적으로 접속됨 - ; 및
    대형 부품을 상기 제 1 도체에 부착시키는 단계 - 상기 대형 부품은 상기 제 1 도체와 전기적으로 접속되고, 상기 대형 부품은 제 2 기판에 형성됨 -
    를 포함하는 방법.
  30. 제 29 항에 있어서,
    상기 제 1 기판에 상기 집적회로를 내장시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  31. 제 29 항에 있어서,
    유체역학적 자기조립을 이용하여 상기 제 1 기판에 상기 집적회로를 내장시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  32. 제 29 항에 있어서,
    상기 제 1 도체를 집적회로에 부착시키는 단계는, 스크린 프린팅, 플랫베드(flatbed) 및 회전식 스크린 프린팅, 스텐실 프린팅, 잉크 젯 프린팅, 그라비어 프린팅, 플렉소그래피 프린팅, 패드 스탬핑, 정전기 프린팅, 니들 및 피펫을 통한 분산, 라미네이팅, 핫 프레싱, 레이저 보조 화학적 기상 증착, 물리적 기상 증착, 섀도우 마스킹, 증발, 압출 방식(extrusion) 코팅, 커텐 코팅 및 전기도금 중 어느 하나에 의해 달성되는 것을 특징으로 하는 방법.
  33. 제 29 항에 있어서,
    상기 제 1 도체에 전도성 매체를 부착하는 단계, 상기 집적회로를 상기 대형 부품에 상호접속하기 위해 상기 대형 부품이 포함된 제 2 도체에 상기 전도성 매체를 부착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  34. 제 33 항에 있어서,
    상기 제 1 도체와 상기 제 2 도체 중 어느 하나와 상기 전도성 매체의 부착을 용이하게 하기 위해 초음파 본딩 및 열압축 본딩중 하나를 이용하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  35. 집적회로를 제 1 기판에 내장하고 상기 제 1 기판상에 제 1 도체를 배치하는 단계 - 상기 접적회로는 상기 제 1 도체와 전기적으로 접속되며, 상기 제 1 도체는 열경화성 재료 또는 열가소성 재료로 구성됨 - ; 및
    상기 집적회로에 제 2 도체를 포함하는 대형 부품을 결합시키는 단계 - 상기 제 2 도체는 상기 집적회로와 상기 대형 부품을 전기적으로 결합시키기 위해 상기 제 1 도체와 전기적으로 결합되며, 상기 대형 부품은 제 2 기판을 포함함 -
    를 포함하는, 방법.
  36. 제 35 항에 있어서,
    상기 열가소성 재료 및 열경화성 재료중 어느 하나 또는 상기 열가소성 재료 및 열경화성 재료 모두는 본질적으로 전도성인 것을 특징으로 하는 방법.
  37. 제 35 항에 있어서,
    상기 제 1 도체에 상기 제 2 도체를 직접 결합시키는 단계를 더 포함하며, 상기 집적회로의 활성 표면은 상기 제 2 도체를 면하는 것을 특징으로 하는 방법.
  38. 제 35 항에 있어서,
    상기 집적회로의 활성 표면은 상기 제 2 도체를 면하는 것을 특징으로 하는 방법.
  39. 제 35 항에 있어서,
    상기 열가소성 재료는 전도성 필러를 포함하는 것을 특징으로 하는 방법.
  40. 제 35 항에 있어서,
    상기 열경화성 재료는 전도성 필러를 포함하는 것을 특징으로 하는 방법.
  41. 제 35 항에 있어서,
    상기 제 1 도체와 상기 대형 부품의 제 2 도체를 상호접속하기 위해 상기 제 1 도체 상에 전도성 매체를 증착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  42. 제 41 항에 있어서,
    상기 전도성 매체는 등방성 재료 및 비등방성 재료중 어느 하나인 것을 특징으로 하는 방법.
  43. 제 42 항에 있어서,
    전도성일 필요가 없는 영역에서 상기 등방성 재료를 비활성화시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  44. 제 41 항에 있어서,
    상기 전도성 매체는 전도성 입자를 가지는 폴리머 캐리어, 본질적으로 전도성인 열가소성 재료, 전도성 입자를 가지는 열가소성 재료, 본질적으로 전도성인 열경화성 재료, 전도성 입자를 가지는 열경화성 재료, 전도성 폴리머, 탄소-기재 도체, 전도성 피버를 가지는 캐리어, 전도성 탄소 나노튜브를 가지는 캐리어, 전도성 필러를 가지는 감압 접착제, 및 솔더중 어느 하나인 것을 특징으로 하는 방법.
  45. 제 35 항에 있어서,
    상기 집적회로는 무선주파수, 디스플레이, 센서, 또는 위상 배열 안테나 분야에 사용하기에 적합한 회로인 것을 특징으로 하는 방법.
  46. 제 35 항에 있어서,
    상기 대형 부품은 제 2 기판상에 형성되는 안테나, 일렉트로닉 디스플레이, 디스플레이 전극, 센서, 전원장치, 메모리 디바이스, 및 로직 디바이스를 포함하는 것을 특징으로 하는 방법.
  47. 제 46 항에 있어서,
    상기 안테나는 상기 제 2 도체의 일부인 것을 특징으로 하는 방법.
  48. 제 35 항에 있어서,
    상기 제 1 도체와 상기 제 2 도체 사이에 비전도성 접착제를 배치하는 단계 및 상기 제 1 도체와 상기 제 2 도체 사이에 접촉이 허용되도록 상기 비전도성 접착제의 예정된 부분을 선택적으로 파열시키는 단계, 또는 상기 바전도성 재료를 통해 상기 2개의 도체들이 용량성 결합될 수 있도록 상기 제 1 도체와 상기 제 2 도체를 충분히 가깝게 유도하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  49. 제 48 항에 있어서,
    상기 비전도성 접착제의 예정된 부분을 파열시키기 위해 클림핑 또는 프레싱이 이용되는 것을 특징으로 하는 방법.
  50. 제 49 항에 있어서,
    상기 제 1 도체와 상기 제 2 도체가 긴밀히 접촉되도록 유지하기 위해 상기 제 1 도체와 상기 제 2 도체의 에지 부근에 에지-시일을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  51. 제 35 항에 있어서,
    상기 제 1 도체 또는 상기 제 2 도체 중 하나에 다수의 작고 날카로운 입자를 분포시키는 단계를 더 포함하며, 상기 입자들은 상기 제 1 도체와 상기 제 2 도체가 서로 긴밀히 접촉하게 위치된 경우, 상기 제 1 도체와 상기 제 2 도체 사이에 기계적 인터록을 생성하는 것을 특징으로 하는 방법.
  52. 제 51 항에 있어서,
    상기 제 1 도체 및 상기 제 2 도체 중 적어도 하나는 열경화성 또는 열가소성 재료로 구성되는 것을 특징으로 하는 방법.
  53. 제 51 항에 있어서,
    상기 입자들은 전도성 재료로 코팅되는 것을 특징으로 하는 방법.
  54. 제 51 항에 있어서,
    상기 제 1 도체와 상기 제 2 도체의 에지 부근에 에지-시일을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  55. 제 35 항에 있어서,
    상기 제 1 도체와 상기 제 2 도체에 대한 접촉을 강화시키기 위해, 상기 제 1 도체 및 상기 제 2 도체 중 하나에 다수의 작고 날카로운 입자들을 분포시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  56. 제 35 항에 있어서,
    상기 제 1 도체와 상기 제 2 도체를 상호접속하기 위해 상기 제 1 도체 상에 전도성 매체를 형성하는 단계 및 상기 전도성 매체에 다수의 작고 날카로운 입자들을 분포시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  57. 제 35 항에 있어서,
    상기 제 1 도체를 상기 제 2 도체에 부착시키기 위해 상기 제 1 도체와 상기 제 2 도체를 관통하는 리벳, 로드, 스태플, 및 와이어 중 하나 이상을 배치하는 단계를 더 것을 특징으로 하는 방법.
KR1020067017383A 2004-01-30 2005-01-28 소형-피쳐-크기 및 대형-피쳐-크기 부품들이 통합된 장치및 그의 제조 방법 KR20060132708A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/769,572 2004-01-30
US10/769,572 US7214569B2 (en) 2002-01-23 2004-01-30 Apparatus incorporating small-feature-size and large-feature-size components and method for making same

Publications (1)

Publication Number Publication Date
KR20060132708A true KR20060132708A (ko) 2006-12-21

Family

ID=34837820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067017383A KR20060132708A (ko) 2004-01-30 2005-01-28 소형-피쳐-크기 및 대형-피쳐-크기 부품들이 통합된 장치및 그의 제조 방법

Country Status (7)

Country Link
US (2) US7214569B2 (ko)
EP (1) EP1709686A2 (ko)
JP (1) JP2007520085A (ko)
KR (1) KR20060132708A (ko)
CN (1) CN1914730A (ko)
AU (1) AU2005211112A1 (ko)
WO (1) WO2005076353A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180133277A (ko) * 2017-06-05 2018-12-14 한국과학기술원 금속 박막 공정을 이용한 초극미세 피치 반도체 칩과 기판 사이의 전기적 접속방법

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479395B1 (en) * 1999-11-02 2002-11-12 Alien Technology Corporation Methods for forming openings in a substrate and apparatuses with these openings and methods for creating assemblies with openings
US6623579B1 (en) * 1999-11-02 2003-09-23 Alien Technology Corporation Methods and apparatus for fluidic self assembly
US6951596B2 (en) 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
US7224280B2 (en) * 2002-12-31 2007-05-29 Avery Dennison Corporation RFID device and method of forming
US20080272885A1 (en) * 2004-01-22 2008-11-06 Mikoh Corporation Modular Radio Frequency Identification Tagging Method
US7528728B2 (en) * 2004-03-29 2009-05-05 Impinj Inc. Circuits for RFID tags with multiple non-independently driven RF ports
US7667589B2 (en) * 2004-03-29 2010-02-23 Impinj, Inc. RFID tag uncoupling one of its antenna ports and methods
US7423539B2 (en) 2004-03-31 2008-09-09 Impinj, Inc. RFID tags combining signals received from multiple RF ports
WO2005096380A1 (en) 2004-04-02 2005-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US7500307B2 (en) 2004-09-22 2009-03-10 Avery Dennison Corporation High-speed RFID circuit placement method
US7353598B2 (en) * 2004-11-08 2008-04-08 Alien Technology Corporation Assembly comprising functional devices and method of making same
US7615479B1 (en) * 2004-11-08 2009-11-10 Alien Technology Corporation Assembly comprising functional block deposited therein
US7551141B1 (en) * 2004-11-08 2009-06-23 Alien Technology Corporation RFID strap capacitively coupled and method of making same
WO2006071806A2 (en) 2004-12-27 2006-07-06 Quantum Paper, Inc. Addressable and printable emissive display
US7623034B2 (en) 2005-04-25 2009-11-24 Avery Dennison Corporation High-speed RFID circuit placement method and device
US7301458B2 (en) 2005-05-11 2007-11-27 Alien Technology Corporation Method and apparatus for testing RFID devices
JP2008541441A (ja) * 2005-05-11 2008-11-20 ストミクロエレクトロニクス・ソシエテ・アノニム 傾斜コンタクトパッドを有するシリコンチップ及びそのようなチップを備えた電子モジュール
US20070031992A1 (en) * 2005-08-05 2007-02-08 Schatz Kenneth D Apparatuses and methods facilitating functional block deposition
US7576656B2 (en) * 2005-09-15 2009-08-18 Alien Technology Corporation Apparatuses and methods for high speed bonding
US7968426B1 (en) * 2005-10-24 2011-06-28 Microwave Bonding Instruments, Inc. Systems and methods for bonding semiconductor substrates to metal substrates using microwave energy
FR2893735A1 (fr) * 2005-11-21 2007-05-25 Gemplus Sa Procede de realisation d'un transpondeur sans contact par couture d'un module sans contact a une antenne et transpondeur obtenu
US7555826B2 (en) 2005-12-22 2009-07-07 Avery Dennison Corporation Method of manufacturing RFID devices
US20070219285A1 (en) * 2006-03-17 2007-09-20 3M Innovative Properties Company Uv b-stageable, moisture curable composition useful for rapid electronic device assembly
US20080227294A1 (en) * 2007-03-12 2008-09-18 Daewoong Suh Method of making an interconnect structure
US8852467B2 (en) 2007-05-31 2014-10-07 Nthdegree Technologies Worldwide Inc Method of manufacturing a printable composition of a liquid or gel suspension of diodes
US9534772B2 (en) 2007-05-31 2017-01-03 Nthdegree Technologies Worldwide Inc Apparatus with light emitting diodes
US8889216B2 (en) 2007-05-31 2014-11-18 Nthdegree Technologies Worldwide Inc Method of manufacturing addressable and static electronic displays
US9419179B2 (en) 2007-05-31 2016-08-16 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US9018833B2 (en) 2007-05-31 2015-04-28 Nthdegree Technologies Worldwide Inc Apparatus with light emitting or absorbing diodes
US9343593B2 (en) 2007-05-31 2016-05-17 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US8133768B2 (en) 2007-05-31 2012-03-13 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, photovoltaic or other electronic apparatus and system
US8846457B2 (en) 2007-05-31 2014-09-30 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US8674593B2 (en) 2007-05-31 2014-03-18 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US8415879B2 (en) 2007-05-31 2013-04-09 Nthdegree Technologies Worldwide Inc Diode for a printable composition
US8877101B2 (en) 2007-05-31 2014-11-04 Nthdegree Technologies Worldwide Inc Method of manufacturing a light emitting, power generating or other electronic apparatus
US9425357B2 (en) 2007-05-31 2016-08-23 Nthdegree Technologies Worldwide Inc. Diode for a printable composition
US8395568B2 (en) 2007-05-31 2013-03-12 Nthdegree Technologies Worldwide Inc Light emitting, photovoltaic or other electronic apparatus and system
US8809126B2 (en) 2007-05-31 2014-08-19 Nthdegree Technologies Worldwide Inc Printable composition of a liquid or gel suspension of diodes
US7868465B2 (en) * 2007-06-04 2011-01-11 Infineon Technologies Ag Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier
US20090033495A1 (en) * 2007-08-03 2009-02-05 Akash Abraham Moldable radio frequency identification device
US20090061177A1 (en) * 2007-08-30 2009-03-05 Kriha James A Method of printing using high performance two-component reactive inks and coatings with flexographic printing processes
KR101143837B1 (ko) * 2007-10-15 2012-07-12 삼성테크윈 주식회사 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
US20090188105A1 (en) * 2008-01-28 2009-07-30 Ming-Chin Chien Slim battery packaging method
US9846833B1 (en) 2013-02-25 2017-12-19 Impinj, Inc. High-speed RFID tag assembly using impulse heating
US8188927B1 (en) * 2008-03-11 2012-05-29 Impinj, Inc. RFID tag assembly methods
US11288564B1 (en) 2008-03-11 2022-03-29 Impinj, Inc. High-speed RFID tag assembly using impulse heating
US8127477B2 (en) 2008-05-13 2012-03-06 Nthdegree Technologies Worldwide Inc Illuminating display systems
US7992332B2 (en) 2008-05-13 2011-08-09 Nthdegree Technologies Worldwide Inc. Apparatuses for providing power for illumination of a display object
TW201008542A (en) * 2008-08-26 2010-03-01 Everest Display Inc Capsule endoscope with embedded metal contacts
DE102009032219A1 (de) * 2009-07-06 2011-02-24 Institut Für Mikroelektronik Stuttgart Verfahren zum Herstellen einer integrierten Schaltung und resultierender Folienchip
US8349653B2 (en) 2010-06-02 2013-01-08 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional metal interconnect technologies
US10672748B1 (en) 2010-06-02 2020-06-02 Maxim Integrated Products, Inc. Use of device assembly for a generalization of three-dimensional heterogeneous technologies integration
US8511569B1 (en) * 2010-11-02 2013-08-20 Impinj, Inc. RFID integrated circuit to strap mounting system
US11423278B1 (en) * 2010-06-11 2022-08-23 Impinj, Inc. RFID integrated circuits with large contact pads
US9495631B1 (en) * 2011-03-22 2016-11-15 Impinj Inc. RFID integrated circuits with contact islands
US10331993B1 (en) 2011-03-22 2019-06-25 Impinj, Inc. RFID integrated circuits with large contact pads
MY172360A (en) * 2012-08-10 2019-11-21 Smartrac Tech Gmbh Contact bump connection and contact bump and method for producing a contact bump connection
US9171989B2 (en) * 2013-12-20 2015-10-27 SumPower Corporation Metal bond and contact formation for solar cells
DE102014205361A1 (de) * 2014-03-21 2015-09-24 Robert Bosch Gmbh Sensorvorrichtung und Verfahren zum Herstellen einer Sensorvorrichtung
US20160049434A1 (en) * 2014-08-13 2016-02-18 Excelitas Technologies Singapore Pte Ltd. Digital radiation sensor package
CN106793534A (zh) * 2015-11-20 2017-05-31 富泰华工业（深圳）有限公司 电路板钢网印刷方法
US9953198B2 (en) 2015-12-09 2018-04-24 Smartrac Technology Gmbh Systems and methods for a cloud connected transponder
US9997467B2 (en) * 2016-08-19 2018-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
DE102016219557B4 (de) * 2016-10-07 2019-05-29 Continental Automotive Gmbh Verfahren zum Drucken von Verbindungsmaterialien auf Kontaktflächen auf einem Schaltungsträger
BR112019012930A8 (pt) 2016-12-29 2023-02-28 Avery Dennison Retail Information Services Llc Etiquetas rfid com estrutura de proteção para incorporação em embalagem de produtos alimentícios utilizável em micro-ondas
SE542007C2 (en) * 2017-10-13 2020-02-11 Stora Enso Oyj A method and an apparatus for producing a radio-frequency identification transponder
EP3782225A1 (en) 2018-04-20 2021-02-24 Avery Dennison Retail Information Services, LLC Rfid straps with a top and bottom conductor
WO2019204694A1 (en) * 2018-04-20 2019-10-24 Avery Dennison Retail Information Services, Llc Method of using shielded rfid straps with rfid tag designs
JP2021522573A (ja) 2018-04-20 2021-08-30 アベリー・デニソン・リテイル・インフォメーション・サービシズ・リミテッド・ライアビリティ・カンパニーＡｖｅｒｙ Ｄｅｎｎｉｓｏｎ Ｒｅｔａｉｌ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｅｒｖｉｃｅｓ， Ｌｌｃ 電子レンジ対応の食品包装に組み込むための遮蔽型ｒｆｉｄタグ
JP7037520B2 (ja) 2018-06-27 2022-03-16 エイヴェリー デニソン リテール インフォメーション サービシズ リミテッド ライアビリティ カンパニー 高周波帯域で動作するｒｆｉｄタグ
JP7183651B2 (ja) * 2018-09-18 2022-12-06 大日本印刷株式会社 Ｒｆタグラベル
DE102022102367A1 (de) * 2022-02-01 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Zielträger, halbleiteranordnung und verfahren zum transferieren eines halbleiterbauelements und haltestruktur

Family Cites Families (178)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49131863U (ko) * 1973-03-10 1974-11-13
CH642594A5 (de) * 1979-06-25 1984-04-30 Hunkeler Jos Ag Fabrik Fuer Gr Verfahren und vorrichtung zum automatischen aufbringen von aufklebern auf eine endlosbahn.
US4670770A (en) * 1984-02-21 1987-06-02 American Telephone And Telegraph Company Integrated circuit chip-and-substrate assembly
US4818855A (en) 1985-01-11 1989-04-04 Indala Corporation Identification system
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4857893A (en) * 1986-07-18 1989-08-15 Bi Inc. Single chip transponder device
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
US4783695A (en) 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
JPH0834264B2 (ja) * 1987-04-21 1996-03-29 住友電気工業株式会社 半導体装置およびその製造方法
JP2517341B2 (ja) 1988-01-14 1996-07-24 三洋電機株式会社 光学式情報記録ディスクの製造方法
US4937653A (en) * 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
US5212625A (en) 1988-12-01 1993-05-18 Akzo Nv Semiconductor module having projecting cooling fin groups
US5008213A (en) * 1988-12-09 1991-04-16 The United States Of America As Represented By The Secretary Of The Air Force Hybrid wafer scale microcircuit integration
US4990462A (en) * 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
JPH02295050A (ja) * 1989-05-09 1990-12-05 Olympus Optical Co Ltd μ―ＳＴＭを用いた回路パターン作製装置および回路パターン作製方法
US5099227A (en) 1989-07-18 1992-03-24 Indala Corporation Proximity detecting apparatus
US5032896A (en) * 1989-08-31 1991-07-16 Hughes Aircraft Company 3-D integrated circuit assembly employing discrete chips
US5083697A (en) 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
JPH0777258B2 (ja) 1990-03-16 1995-08-16 株式会社東芝 半導体装置
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
JP2557278B2 (ja) * 1990-08-10 1996-11-27 ローレルバンクマシン株式会社 硬貨選別装置
US5205032A (en) * 1990-09-28 1993-04-27 Kabushiki Kaisha Toshiba Electronic parts mounting apparatus
US5298685A (en) * 1990-10-30 1994-03-29 International Business Machines Corporation Interconnection method and structure for organic circuit boards
US5138436A (en) * 1990-11-16 1992-08-11 Ball Corporation Interconnect package having means for waveguide transmission of rf signals
USD343261S (en) 1991-07-11 1994-01-11 Indala Corporation Transponder tag housing for attachment to the ear of an animal
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5221831A (en) 1991-11-29 1993-06-22 Indala Corporation Flap-type portal reader
JPH05169885A (ja) * 1991-12-26 1993-07-09 Mitsubishi Electric Corp 薄型ｉｃカード
US5382952A (en) 1992-01-22 1995-01-17 Indala Corporation Transponder for proximity identification system
USD353343S (en) 1992-03-17 1994-12-13 Indala Corporation Identification transponder tag for fabric-type articles
US5517752A (en) 1992-05-13 1996-05-21 Fujitsu Limited Method of connecting a pressure-connector terminal of a device with a terminal electrode of a substrate
DE4319878A1 (de) * 1992-06-17 1993-12-23 Micron Technology Inc Hochfrequenz-Identifikationseinrichtung (HFID) und Verfahren zu ihrer Herstellung
US5779839A (en) * 1992-06-17 1998-07-14 Micron Communications, Inc. Method of manufacturing an enclosed transceiver
US5612254A (en) 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
US5422513A (en) * 1992-10-16 1995-06-06 Martin Marietta Corporation Integrated circuit chip placement in a high density interconnect structure
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5382784A (en) 1993-02-08 1995-01-17 Indala Corporation Hand-held dual technology identification tag reading head
US5420757A (en) 1993-02-11 1995-05-30 Indala Corporation Method of producing a radio frequency transponder with a molded environmentally sealed package
ZA941671B (en) 1993-03-11 1994-10-12 Csir Attaching an electronic circuit to a substrate.
JPH06337354A (ja) 1993-05-27 1994-12-06 Nikon Corp ズームレンズ
US5378880A (en) 1993-08-20 1995-01-03 Indala Corporation Housing structure for an access control RFID reader
US5430441A (en) * 1993-10-12 1995-07-04 Motorola, Inc. Transponding tag and method
US5373627A (en) 1993-11-23 1994-12-20 Grebe; Kurt R. Method of forming multi-chip module with high density interconnections
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US5904545A (en) * 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
US5824186A (en) * 1993-12-17 1998-10-20 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US6864570B2 (en) * 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5444223A (en) * 1994-01-11 1995-08-22 Blama; Michael J. Radio frequency identification tag and method
US6222212B1 (en) * 1994-01-27 2001-04-24 Integrated Device Technology, Inc. Semiconductor device having programmable interconnect layers
US5514613A (en) * 1994-01-27 1996-05-07 Integrated Device Technology Parallel manufacturing of semiconductor devices and the resulting structure
USD378578S (en) 1994-02-25 1997-03-25 Indala Corporation Identification transponder tag
US5434751A (en) * 1994-04-11 1995-07-18 Martin Marietta Corporation Reworkable high density interconnect structure incorporating a release layer
US5565846A (en) 1994-04-25 1996-10-15 Indala Corporation Reader system for waste bin pickup vehicles
CA2152860A1 (en) 1994-07-15 1996-01-16 Argyrios A. Chatzipetros Antenna for communication device
US5554821A (en) * 1994-07-15 1996-09-10 National Semiconductor Corporation Removable computer peripheral cards having a solid one-piece housing
US5528222A (en) * 1994-09-09 1996-06-18 International Business Machines Corporation Radio frequency circuit and memory in thin flexible package
US5682143A (en) 1994-09-09 1997-10-28 International Business Machines Corporation Radio frequency identification tag
US5574470A (en) 1994-09-30 1996-11-12 Palomar Technologies Corporation Radio frequency identification transponder apparatus and method
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
EP0776577A4 (en) 1995-03-13 1999-02-24 Motorola Inc RADIO FREQUENCY IDENTIFICATION SYSTEM FOR RELIABLE COMMUNICATIONS
CA2176625C (en) * 1995-05-19 2008-07-15 Donald Harold Fergusen Radio frequency identification tag
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
GB2305075A (en) 1995-09-05 1997-03-26 Ibm Radio Frequency Tag for Electronic Apparatus
US6040773A (en) 1995-10-11 2000-03-21 Motorola, Inc. Radio frequency identification tag arranged for magnetically storing tag state information
US6252508B1 (en) 1995-10-11 2001-06-26 Motorola, Inc. Radio frequency identification tag arranged for magnetically storing tag state information
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US5754110A (en) * 1996-03-07 1998-05-19 Checkpoint Systems, Inc. Security tag and manufacturing method
DE19616819A1 (de) * 1996-04-26 1997-10-30 Giesecke & Devrient Gmbh CD mit eingebautem Chip
US5627931A (en) * 1996-05-28 1997-05-06 Motorola Optoelectronic transducer
US5842672A (en) * 1996-06-07 1998-12-01 Ergotron, Inc. Mounting system for flat panel display, keyboard and stand
US5708419A (en) * 1996-07-22 1998-01-13 Checkpoint Systems, Inc. Method of wire bonding an integrated circuit to an ultraflexible substrate
FR2751767B1 (fr) * 1996-07-26 1998-12-18 Thomson Csf Systeme de stockage securise de donnees sur cd-rom
DE19703058C1 (de) 1996-12-20 1998-06-10 Siemens Ag In einem Band oder Nutzen angeordnete Trägerelemente für kontaktlose und mit Kontakten versehenen Chipkarten
US5798050A (en) 1997-01-10 1998-08-25 International Business Machines Corporation Process for fabrication of a selectively filled flexible adhesive device for solderless connection of electronic modules to a substrate
AU724795B2 (en) 1997-01-25 2000-09-28 Philip Noel Leonard Identification or control arrangements
WO1998040930A1 (en) * 1997-03-10 1998-09-17 Precision Dynamics Corporation Reactively coupled elements in circuits on flexible substrates
US6229203B1 (en) * 1997-03-12 2001-05-08 General Electric Company Semiconductor interconnect structure for high temperature applications
US6094173A (en) 1997-04-18 2000-07-25 Motorola, Inc. Method and apparatus for detecting an RFID tag signal
US6064116A (en) * 1997-06-06 2000-05-16 Micron Technology, Inc. Device for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications
JP3438565B2 (ja) * 1997-08-22 2003-08-18 ユニ電子工業株式会社 盗難防止用タグ
FR2769389B1 (fr) * 1997-10-07 2000-01-28 Rue Cartes Et Systemes De Carte a microcircuit combinant des plages de contact exterieur et une antenne, et procede de fabrication d'une telle carte
US6164551A (en) 1997-10-29 2000-12-26 Meto International Gmbh Radio frequency identification transponder having non-encapsulated IC chip
EP0958663A1 (en) 1997-12-05 1999-11-24 Koninklijke Philips Electronics N.V. Identification transponder
US6268796B1 (en) * 1997-12-12 2001-07-31 Alfred Gnadinger Radio frequency identification transponder having integrated antenna
US6019284A (en) * 1998-01-27 2000-02-01 Viztec Inc. Flexible chip card with display
US6094138A (en) * 1998-02-27 2000-07-25 Motorola, Inc. Integrated circuit assembly and method of assembly
US6206282B1 (en) * 1998-03-03 2001-03-27 Pyper Products Corporation RF embedded identification device
FR2775810B1 (fr) * 1998-03-09 2000-04-28 Gemplus Card Int Procede de fabrication de cartes sans contact
JP3625646B2 (ja) * 1998-03-23 2005-03-02 東レエンジニアリング株式会社 フリップチップ実装方法
US20010024127A1 (en) * 1998-03-30 2001-09-27 William E. Bernier Semiconductor testing using electrically conductive adhesives
US6040630A (en) * 1998-04-13 2000-03-21 Harris Corporation Integrated circuit package for flip chip with alignment preform feature and method of forming same
US6275681B1 (en) 1998-04-16 2001-08-14 Motorola, Inc. Wireless electrostatic charging and communicating system
US6282407B1 (en) 1998-04-16 2001-08-28 Motorola, Inc. Active electrostatic transceiver and communicating system
US6107921A (en) 1998-04-16 2000-08-22 Motorola, Inc. Conveyor bed with openings for capacitive coupled readers
EP0951068A1 (en) * 1998-04-17 1999-10-20 Interuniversitair Micro-Elektronica Centrum Vzw Method of fabrication of a microstructure having an inside cavity
US6107920A (en) 1998-06-09 2000-08-22 Motorola, Inc. Radio frequency identification tag having an article integrated antenna
US6246327B1 (en) * 1998-06-09 2001-06-12 Motorola, Inc. Radio frequency identification tag circuit chip having printed interconnection pads
US6018299A (en) * 1998-06-09 2000-01-25 Motorola, Inc. Radio frequency identification tag having a printed antenna and method
US6091332A (en) * 1998-06-09 2000-07-18 Motorola, Inc. Radio frequency identification tag having printed circuit interconnections
DE19840210A1 (de) * 1998-09-03 2000-03-09 Fraunhofer Ges Forschung Verfahren zur Handhabung einer Mehrzahl von Schaltungschips
ATE398814T1 (de) 1998-09-11 2008-07-15 Motorola Inc Rfid-etikettenvorrichtung und verfahren
US6147605A (en) 1998-09-11 2000-11-14 Motorola, Inc. Method and apparatus for an optimized circuit for an electrostatic radio frequency identification tag
US6189208B1 (en) * 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
JP2000132871A (ja) * 1998-10-22 2000-05-12 Hitachi Ltd ディスク及びこれを用いた記録再生装置
US6100804A (en) * 1998-10-29 2000-08-08 Intecmec Ip Corp. Radio frequency identification system
US6902111B2 (en) * 1998-11-12 2005-06-07 Wenyu Han Method and apparatus for impeding the counterfeiting of discs
US6262692B1 (en) * 1999-01-13 2001-07-17 Brady Worldwide, Inc. Laminate RFID label and method of manufacture
US6114088A (en) * 1999-01-15 2000-09-05 3M Innovative Properties Company Thermal transfer element for forming multilayer devices
US6031450A (en) * 1999-02-03 2000-02-29 Huang; Tien-Tsai Tire pressure alarm system with centrifugal force-controlled power switch
US6281038B1 (en) 1999-02-05 2001-08-28 Alien Technology Corporation Methods for forming assemblies
JP2002536695A (ja) * 1999-02-05 2002-10-29 エイリアン・テクノロジイ・コーポレーション アセンブリを形成するための装置および方法
US6274508B1 (en) 1999-02-05 2001-08-14 Alien Technology Corporation Apparatuses and methods used in forming assemblies
US6122492A (en) 1999-02-08 2000-09-19 Motorola, Inc. Adjustable radio frequency power amplifier and transmitter
US6291896B1 (en) 1999-02-16 2001-09-18 Alien Technology Corporation Functionally symmetric integrated circuit die
US6133833A (en) 1999-02-25 2000-10-17 Motorola, Inc. Wireless add-on keyboard system and method
KR100460473B1 (ko) * 1999-03-02 2004-12-08 모토로라 인코포레이티드 전자 태그 어셈블리 및 그 방법
FR2790849B1 (fr) * 1999-03-12 2001-04-27 Gemplus Card Int Procede de fabrication pour dispositif electronique du type carte sans contact
US6468638B2 (en) * 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
JP2000278009A (ja) * 1999-03-24 2000-10-06 Nec Corp マイクロ波・ミリ波回路装置
EP1043684A1 (de) * 1999-03-29 2000-10-11 OMD Productions AG Informationsträger
JP3928682B2 (ja) * 1999-06-22 2007-06-13 オムロン株式会社 配線基板同士の接合体、配線基板同士の接合方法、データキャリアの製造方法、及び電子部品モジュールの実装装置
US6134130A (en) 1999-07-19 2000-10-17 Motorola, Inc. Power reception circuits for a device receiving an AC power signal
US6147662A (en) 1999-09-10 2000-11-14 Moore North America, Inc. Radio frequency identification tags and labels
US6271060B1 (en) * 1999-09-13 2001-08-07 Vishay Intertechnology, Inc. Process of fabricating a chip scale surface mount package for semiconductor device
KR100455748B1 (ko) * 1999-10-08 2004-11-06 다이니폰 인사츠 가부시키가이샤 비접촉식 데이터 캐리어 및 집적회로칩
US6420266B1 (en) 1999-11-02 2002-07-16 Alien Technology Corporation Methods for creating elements of predetermined shape and apparatuses using these elements
WO2001037215A1 (de) 1999-11-18 2001-05-25 Siemens Aktiengesellschaft Mobiler datenträger mit einem transponder aus einem oberflächenwellenbauelement mit schlitzantenne
FR2801708B1 (fr) * 1999-11-29 2003-12-26 A S K Procede de fabrication d'une carte a puce sans contact avec un support d'antenne en materiau fibreux
JP3390389B2 (ja) 1999-12-08 2003-03-24 チェックポイント・マニュファクチュアリング・ジャパン株式会社 共振タグ
US6275156B1 (en) 2000-02-07 2001-08-14 Westvaco Corporation EAS ready paperboard
CN1200822C (zh) * 2000-02-22 2005-05-11 东丽工程株式会社 非接触式识别信息卡类及其制造方法
DE60141391D1 (de) 2000-03-10 2010-04-08 Chippac Inc Flipchip-Verbindungsstruktur und dessen Herstellungsverfahren
US6229442B1 (en) 2000-03-14 2001-05-08 Motorola, Inc, Radio frequency identification device having displacement current control and method thereof
WO2001075789A1 (fr) * 2000-04-04 2001-10-11 Toray Engineering Company, Limited Procede de production de boitier cof
DE10017431C2 (de) * 2000-04-07 2002-05-23 Melzer Maschinenbau Gmbh Verfahren und Vorrichtung zum Herstellen von Datenträgern mit integriertem Transponder
US6366468B1 (en) * 2000-04-28 2002-04-02 Hewlett-Packard Company Self-aligned common carrier
WO2001090849A2 (en) * 2000-05-22 2001-11-29 Avery Dennison Corporation Trackable files and systems for using the same
US6908295B2 (en) * 2000-06-16 2005-06-21 Avery Dennison Corporation Process and apparatus for embossing precise microstructures and embossing tool for making same
US6309912B1 (en) * 2000-06-20 2001-10-30 Motorola, Inc. Method of interconnecting an embedded integrated circuit
JP4239439B2 (ja) * 2000-07-06 2009-03-18 セイコーエプソン株式会社 光学装置およびその製造方法ならびに光伝送装置
JP3840926B2 (ja) * 2000-07-07 2006-11-01 セイコーエプソン株式会社 有機ｅｌ表示体及びその製造方法、並びに電子機器
JP3815269B2 (ja) * 2000-07-07 2006-08-30 セイコーエプソン株式会社 有機ｅｌ表示体及びその製造方法、孔開き基板、電気光学装置及びその製造方法、並びに電子機器
JP3915868B2 (ja) * 2000-07-07 2007-05-16 セイコーエプソン株式会社 強誘電体メモリ装置およびその製造方法
US6483473B1 (en) * 2000-07-18 2002-11-19 Marconi Communications Inc. Wireless communication device and method
US6780696B1 (en) * 2000-09-12 2004-08-24 Alien Technology Corporation Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
EP1325517A2 (en) * 2000-09-19 2003-07-09 Nanopierce Technologies Inc. Method for assembling components and antennae in radio frequency identification devices
US6392213B1 (en) * 2000-10-12 2002-05-21 The Charles Stark Draper Laboratory, Inc. Flyer assembly
US6448109B1 (en) * 2000-11-15 2002-09-10 Analog Devices, Inc. Wafer level method of capping multiple MEMS elements
US20020149107A1 (en) 2001-02-02 2002-10-17 Avery Dennison Corporation Method of making a flexible substrate containing self-assembling microstructures
US6794221B2 (en) * 2000-11-29 2004-09-21 Hrl Laboratories, Llc Method of placing elements into receptors in a substrate
US6611237B2 (en) * 2000-11-30 2003-08-26 The Regents Of The University Of California Fluidic self-assembly of active antenna
US6951596B2 (en) * 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
US7101091B2 (en) 2001-02-21 2006-09-05 Zarlink Semiconductor, Inc. Apparatus for coupling a fiber optic cable to an optoelectronic device, a system including the apparatus, and a method of forming the same
US6417025B1 (en) * 2001-04-02 2002-07-09 Alien Technology Corporation Integrated circuit packages assembled utilizing fluidic self-assembly
DE10120269C1 (de) * 2001-04-25 2002-07-25 Muehlbauer Ag Verfahren zum Verbinden von Mikrochips mit auf einem Trägerband angeordneten Antennen zum Herstellen eines Transponders
US6606247B2 (en) * 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
US6856086B2 (en) * 2001-06-25 2005-02-15 Avery Dennison Corporation Hybrid display device
US6727970B2 (en) * 2001-06-25 2004-04-27 Avery Dennison Corporation Method of making a hybrid display device having a rigid substrate and a flexible substrate
US6590346B1 (en) * 2001-07-16 2003-07-08 Alien Technology Corporation Double-metal background driven displays
US7112138B2 (en) * 2001-08-03 2006-09-26 Igt Player tracking communication mechanisms in a gaming machine
US20030036249A1 (en) * 2001-08-06 2003-02-20 Bauer Donald G. Chip alignment and placement apparatus for integrated circuit, MEMS, photonic or other devices
US6530649B1 (en) * 2001-08-16 2003-03-11 Hewlett-Packard Company Hermetic seal in microelectronic devices
US6863219B1 (en) * 2001-08-17 2005-03-08 Alien Technology Corporation Apparatuses and methods for forming electronic assemblies
US6528351B1 (en) * 2001-09-24 2003-03-04 Jigsaw Tek, Inc. Integrated package and methods for making same
US6844673B1 (en) * 2001-12-06 2005-01-18 Alien Technology Corporation Split-fabrication for light emitting display structures
AU2003205307B2 (en) * 2002-01-23 2009-03-26 Ruizhang Technology Limited Company Apparatus incorporating small-feature-size and large-feature-size components and method for making same
KR20030076274A (ko) * 2002-03-18 2003-09-26 도레 엔지니아린구 가부시키가이샤 비접촉 아이디 카드류 및 그 제조방법
US20040005494A1 (en) * 2002-07-05 2004-01-08 Drake Javit A. Chemical sensing in fuel cell systems
US6867983B2 (en) * 2002-08-07 2005-03-15 Avery Dennison Corporation Radio frequency identification device and method
US20040052202A1 (en) * 2002-09-13 2004-03-18 Brollier Brian W. RFID enabled information disks
US20040052203A1 (en) * 2002-09-13 2004-03-18 Brollier Brian W. Light enabled RFID in information disks
US7017807B2 (en) * 2003-09-08 2006-03-28 Francis M. Claessens Apparatus and method for detecting tampering with containers and preventing counterfeiting thereof
KR101119989B1 (ko) * 2003-11-04 2012-03-15 애버리 데니슨 코포레이션 향상된 판독 능력을 가지는 고주파 식별 태그
US7158037B2 (en) * 2004-03-22 2007-01-02 Avery Dennison Corporation Low cost method of producing radio frequency identification tags with straps without antenna patterning
US7353598B2 (en) * 2004-11-08 2008-04-08 Alien Technology Corporation Assembly comprising functional devices and method of making same
US20070031992A1 (en) * 2005-08-05 2007-02-08 Schatz Kenneth D Apparatuses and methods facilitating functional block deposition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180133277A (ko) * 2017-06-05 2018-12-14 한국과학기술원 금속 박막 공정을 이용한 초극미세 피치 반도체 칩과 기판 사이의 전기적 접속방법

Also Published As

Publication number Publication date
AU2005211112A1 (en) 2005-08-18
US20040183182A1 (en) 2004-09-23
JP2007520085A (ja) 2007-07-19
US20070117274A1 (en) 2007-05-24
EP1709686A2 (en) 2006-10-11
US7214569B2 (en) 2007-05-08
WO2005076353A2 (en) 2005-08-18
WO2005076353A3 (en) 2006-02-02
CN1914730A (zh) 2007-02-14

Similar Documents

Publication Publication Date Title
US7214569B2 (en) Apparatus incorporating small-feature-size and large-feature-size components and method for making same
EP1104017B1 (en) Method of flip-chip mounting a semiconductor chip to a circuit board
KR100702743B1 (ko) 전자 장치 및 그 제조 방법
US10244639B2 (en) Method of manufacturing stacked mounting structure
US7326633B2 (en) Anisotropic conductive film
US6147311A (en) Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same
EP1468443A1 (en) Apparatus incorporating small-feature-size and large-feature-size components and method for making same
AU2003205307A1 (en) Apparatus incorporating small-feature-size and large-feature-size components and method for making same
EP2750490A1 (en) Component-mounting printed circuit board and manufacturing method for same
JPH11163501A (ja) 電子部品の実装方法、およびその方法によって製造された電子回路装置
EP1148540A2 (en) Method and device for attaching a semiconductor chip to a chip carrier
US20030011078A1 (en) Semiconductor module and producing method therefor
JPH11112150A (ja) 多層基板とその製造方法
CN102801004A (zh) 配线板
JP2011077125A (ja) 配線板、配線板の製造方法、配線板の接続構造及び配線板の接続方法
JP2008016690A (ja) 基板の電極の接続構造体及び接続方法
JPH11330154A (ja) フレキシブル基板およびこれを用いたテープキャリアパッケージとそれらの実装方法
JP2004062634A (ja) 非接触通信媒体の接合方法および非接触通信媒体
JPH1065322A (ja) 電気部品に導電バンプを形成する方法
JP2003069216A (ja) 導電接続部同士の接続方法
JP2000515681A (ja) 多数の重着線を具有する格子状加工物
JP2004006123A (ja) 電気接続部材
JP2001102410A (ja) 半導体装置の実装構造
JPH11145325A (ja) Ｉｃパッケージ
JP2002280716A (ja) 電子部品の取付方法及び接着体

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid