KR20060129957A - Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 ｓｉｍｏｘ 웨이퍼 - Google Patents

Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 ｓｉｍｏｘ 웨이퍼 Download PDF

Info

Publication number
KR20060129957A
KR20060129957A KR1020060052116A KR20060052116A KR20060129957A KR 20060129957 A KR20060129957 A KR 20060129957A KR 1020060052116 A KR1020060052116 A KR 1020060052116A KR 20060052116 A KR20060052116 A KR 20060052116A KR 20060129957 A KR20060129957 A KR 20060129957A
Authority
KR
South Korea
Prior art keywords
layer
wafer
oxygen
temperature
heat treatment
Prior art date
Application number
KR1020060052116A
Other languages
English (en)
Other versions
KR100775799B1 (ko
Inventor
요시로 아오키
유키오 고마츠
데츠야 나카이
세이이치 나카무라
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20060129957A publication Critical patent/KR20060129957A/ko
Application granted granted Critical
Publication of KR100775799B1 publication Critical patent/KR100775799B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

이 SIMOX 웨이퍼의 제조 방법은, 실리콘 웨이퍼를 300℃ 이상으로 가열하면서 산소 이온을 주입하여 내부에 산소의 고 농도층을 형성하고, 상기 실리콘 웨이퍼를 300℃ 미만으로 냉각시켜 산소 이온을 주입하여 아모퍼스층을 형성하고, 산소를 함유하는 혼합 가스의 분위기 중에서 열처리하여 매립 산화막을 형성하고, 상기 제 3 공정은, 상기 열처리의 개시 온도를 1350℃ 미만으로 하고, 최고 온도를 1350℃ 이상으로 가열한다. 이 SIM0X 웨이퍼는, 두께가 1300Å 이상, 절연 내압이 7 ㎹/㎝ 이상인 BOX 층과, 상기 B0X 층 상에 형성된 S0I 층을 갖고, 상기 SOI 층의 표면, 및 상기 S0I 층과 상기 B0X 층의 계면의 가로 세로가 10㎛ 인 러프니스가 4Årms 이하 이다.
SIM0X 웨이퍼

Description

ＳＩＭＯＸ 웨이퍼의 제조 방법 및 ＳＩＭＯＸ 웨이퍼 {METHOD FOR MANUFACTURING SIMOX WAFER AND SIMOX WAFER}
도 1a 및 도 1b 는 본 발명을 적용하여 이루어지는 MLD-SIMOX 법에 의한 SIMOX 웨이퍼의 제조 방법의 설명도이다. 상세하게는 도 1a 는 산소 이온의 주입 후의 웨이퍼 단면을 나타내고, 도 1b 는 열처리 후에 얻어진 SIM0X 웨이퍼의 단면을 나타낸다.
*도면의 주요 부분에 대한 부호의 설명*
1 : 실리콘 웨이퍼
2 : 산소의 고 농도층
3 : 아모퍼스층
(특허문헌 1) 일본 공개특허공보 평7-263538호
(특허문헌 2) 미국 특허 제5930643호 명세서
(비특허문헌 1) 나카시마 사다오 외 6 명, 「Thickness Increment of Buried Oxide in a SIMOX Wafer by High-temperature Oxidation」, Proceedings 1994 IEEE International SOI Conference, 1994년, 71-72 페이지
본 발명은 SIM0X (Separation by Implanted 0xygen) 웨이퍼의 제조 방법 및 SIMOX 웨이퍼에 관한 것이며, 특히, MLD (Modified Low Dose) 법에 의한 SIMOX 웨이퍼의 제조 방법에 관한 것이다.
본원은 2005년 6월 13일에 출원된 일본 특허출원 2005-172715호에 대하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
S0I 웨이퍼의 제조 방법으로서, SIM0X 법이 알려져 있다. 이 방법에 의하면, 예를 들어, 주입 에너지를 약 200keV 로 하고, 도즈량이 약 2×1018atoms/㎠ 인 산소 원자를 이온 주입하고 고온에서 열처리함으로써, 매립 산화막 (이하, B0X (Buried Oxide) 층이라고 한다) 을 형성할 수 있다. 이 SIM0X 법은, 도즈량과 주입 에너지를 정밀도 높게 제어할 수 있기 때문에, B0X 층의 두께나 S0I 층의 막 두께를 소정의 두께로 균일하게 형성할 수 있다.
예를 들어, 도즈량이 1018atoms/㎠ 이상인 기판은, 고 도즈 SIMOX 웨이퍼라 불리고, 4×1017atoms/㎠ 이하인 기판은 저 도즈 SIMOX 웨이퍼라 불린다. 후자는 전자와 비교하여 관통 전위의 발생이 적고, 산소 이온의 주입시간을 단축할 수 있기 때문에, 고품질이고 저비용인 SOI 기판을 제조할 수 있다. 그러나, 예를 들어, 도즈량을 저감하면, B0X 층의 두께가 얇아져, B0X 층의 신뢰성이 저하될 우려가 있다.
그래서, 개발된 기술로서, ITOX (Internal thermal oxidation) 기술이 알려져 있다 (예를 들어, 특허문헌 1, 비특허문헌 1 참조). 이 ITOX 기술에 의하면, 산소 이온의 도즈량에 의해 계산되는 이론적 막 두께가 되는 열처리를 농도 1% 미만의 산소를 함유하는 아르곤 가스 분위기 중에서 행한 후, 1% 이상의 산소를 함유하는 아르곤 가스 분위기 중에서 열처리를 실시함으로써, B0X 층을 후막화할 수 있다.
이 ITOX 기술의 도입에 의해, BOX 층의 후막화, BOX 층의 핀 홀 저감, SOI 층 (기판 표면의 실리콘 단결정층) 표면, 및 S0I 층과 BOX 층의 계면의 요철, 요컨대 러프니스 (Roughness) 를 저감할 수 있고, 저 도즈 SIM0X 웨이퍼의 품질을 대폭 향상시킬 수 있다. 그러나, 이 기술을 도입한 저 도즈 SIM0X 법에 있어서도, 산소 이온의 도즈량은 크기 때문에, 이온 주입시간이 1 배치 당 수시간 걸린다. 또한, ITOX 처리, 요컨대 소정의 열처리 공정이 필요하게 되기 때문에, 생산성이 저하되고 제조 비용이 증가한다는 문제가 있다.
한편, SIMOX 웨이퍼의 제조 방법에 있어서, 산소 이온을 2회에 나누어 주입하는 방법이 알려져 있다 (특허문헌 2 참조). 이 2단계의 산소 이온 주입에서는, 실리콘 웨이퍼를 가열한 상태에서 고 농도의 산소 이온을 주입하고, 계속해서, 실리콘 웨이퍼를 실온 정도로 냉각시켜 산소 이온을 주입한다. 즉, 1회째의 산소 이온 주입은 실리콘 웨이퍼를 가열함으로써, 실리콘 웨이퍼 표면을 실리콘의 단결정인 채로 유지하고, 2회째의 산소 이온 주입에서는, 실리콘 웨이퍼를 저온으로 유지함으로써 아모퍼스층을 형성한다. 그리고, 이 실리콘 웨이퍼를 예를 들어, 1350℃ 에서 일정 시간 산화 처리함으로써, S0I 구조가 형성된다.
이 방법에 의하면, 이온 주입 후의 열처리에 의해서, 아모퍼스층으로부터 다결정, 쌍결정, 적층 결함으로 이루어지는 고 밀도 결함층이 형성된다. 이 결함층이 형성된 영역은 산소가 석출되기 쉬운 점에서, 산소 이온의 도즈량으로부터 예상되는 이론 두께의 2배 정도의 두께까지 BOX 층을 두껍게 할 수 있다. 이에 더하여, ITOX 기술에 의해서도 산소 이온의 도즈량을 저감할 수 있기 때문에, 생산성이 향상되고, 제조 비용을 저감할 수 있다. 이 방법으로 제조된 SIMOX 웨이퍼는, MLD-SIMOX 라고 불린다.
그런데, 상기의 제조 방법에 한하지 않고, SOI 웨이퍼는, 몇 개의 제조 공정을 거치는 과정에서 실리콘 기판의 표면에 결함이 생기거나, 표면에 파티클 (진애 등) 이 부착되는 경우가 있다. 이들 문제를 남긴 채 후공정으로 진행시키면, 디바이스로서의 수율이 저하될 우려가 있다. 그 때문에, SOI 웨이퍼는 기판 표면을 세정하여 건조시킨 후, 예를 들어, 웨이퍼 표면에 광을 조사하고, 표면 검사 장치 등으로 파티클을 검출하는 검사가 행해지고 있다.
그러나, 상기의 MLD-SIMOX 에서는, BOX 층이 형성되면, SOI 층의 표면, 및 SOI 층과 B0X 층의 계면의 러프니스가 커지는 현상이 생긴다. 이 때문에, 파티클의 검사에 있어서, 웨이퍼 표면의 조도와 파티클을 식별할 수 없게 될 우려가 있다.
한편, MLD-SIMOX 에 있어서, BOX 층을 더욱 후막화시키기 위해, 산소 이온의 도즈량을 증가시키면, B0X 층의 절연 내압 특성이 저하된다는 문제가 있다.
본 발명은 MLD-SIMOX 의 BOX 층의 후막화에 수반하여, SOI 층 표면, 및 SOI 층과 B0X 층의 계면의 러프니스의 증가 및 절연 내압의 저하를 억제하는 것을 과제로 한다.
상기 과제를 해결하기 위하여, 본 발명자들은, 산소 이온 주입 후의 산화 분위기에 있어서의 열처리 조건에 대하여 예의 검토한 결과, 열처리 온도가 낮을수록, B0X 층이 후막화되는 한편, 열처리 온도가 높을수록, B0X 층의 절연 내압이 향상됨과 함께, S0I 층 표면, 및 S0I 층과 B0X 층의 계면의 러프니스가 저하되는 것을 지견하였다.
본 발명의 SIMOX 웨이퍼의 제조 방법은, 실리콘 웨이퍼를 300℃ 이상으로 가열하면서 산소 이온을 주입하여, 상기 실리콘 웨이퍼의 내부에 산소의 고 농도층을 형성하고, 상기 산소의 고 농도층의 형성 공정에서 얻어진 상기 실리콘 웨이퍼를 300℃ 미만으로 냉각시키고 산소 이온을 주입하고, 상기 실리콘 웨이퍼에 아모퍼스층을 형성하고, 상기 아모퍼스층의 형성 공정에서 얻어진 상기 실리콘 웨이퍼를, 산소를 함유하는 혼합 가스의 분위기 중에서 열처리하여 매립 산화막을 형성하고, 상기 매립층의 형성 공정에서는, 상기 열처리의 개시 온도가 1350℃ 미만이고, 최고 온도가 1350℃ 이상에서 가열한다.
이와 같이, 열처리의 초기에 있어서 1350℃ 미만의 비교적 저온에서 열처리함으로써, BOX 층을 후막화시킨다. 또한, 1350℃ 이상의 비교적 고온에서 열처리함으로써, BOX 층의 절연 내압을 향상시키고, SOI 층 표면, 및 SOI 층과 BOX 층 의 계면의 러프니스를 저하시킬 수 있다.
본 발명의 SIM0X 웨이퍼의 제조 방법에서는, 상기 매립층의 형성 공정에서는, 상기 열처리는 1350℃ 미만의 일정 온도에서의 가열을 가져도 된다. 이와 같이, 1350℃ 미만의 비교적 저온의 영역에서 유지함으로써, 웨이퍼에 주입된 산소가 산화물로서 석출되어 성장하기 때문에, B0X 층을 후막화시킬 수 있다.
상기 매립층의 형성 공정에서는, 상기 열처리는, 상기 개시 온도로부터 직선적 또는 단계적으로 승온시키는 가열을 가져도 된다. 예를 들어, 설정된 온도 범위에 맞추어 승온 구배를 적절히 변화시킴으로써, BOX 층의 두께나 절연 특성 및 계면의 러프니스 등에 관해서, 보다 엄밀한 제어를 행할 수 있다.
본 발명의 SIM0X 웨이퍼는 B0X 층과, 상기 B0X 층 상에 형성된 S0I 층과, 표면에 형성된 산화막을 갖고, 상기 B0X 층의 두께가 1300Å 이상, 또한, 상기 BOX 층의 절연 내압이 7㎹/㎝ 이상이고, 상기 SOI 층의 표면, 및 상기 SOI 층과 상기 B0X 층의 계면의 가로 세로가 10㎛ 인 러프니스가 4Årms 이하이다.
바람직한 실시형태
이하, 본 발명을 적용하여 이루어지는 MLD-SIMOX (이하, 적절히, SlMOX 웨이퍼라고 한다) 의 제조 방법의 실시형태에 관해서, 도면을 참조하여 설명한다.
도 1a, 1b 는, 본 발명을 적용하여 이루어지는 MLD-SIMOX 법에 의한 SIMOX 웨이퍼의 제조 방법의 설명도이다.
본 실시형태의 SIM0X 웨이퍼의 제조 방법은, 실리콘 웨이퍼 (1) 에 산소 이 온을 주입하는 공정과, 열처리 (산화 처리) 하는 공정을 포함하고, 산소 이온의 주입은 2단계에 나누어 행한다. 1회째의 산소 이온의 주입은, 실리콘 웨이퍼 (1) 를, 예를 들어 300℃ 이상, 바람직하게는, 300∼600℃ 로 가열한 상태에서, 산소 이온의 도즈량을 2×1016∼4×1017atoms/㎠, 바람직하게는, 3×1016∼3×1017atoms/㎠, 주입 에너지 (가속 에너지) 를 140∼220keV 의 범위, 바람직하게는 180keV 에서 실시한다. 2회째의 산소 이온 주입은 1회째의 산소 이온의 주입 후, 예를 들어, 실온 부근까지 냉각시킨 상태에서, 산소 이온의 도즈량을 1×1014∼5×1016atoms/㎠, 바람직하게는, 1×1015∼1×1016atoms/㎠, 주입 에너지를 140∼220keV 의 범위, 바람직하게는 180keV 에서 행한다.
도 1a 는 산소 이온의 주입 후의 웨이퍼 단면을 나타내고 있으며, 화살표는 산소 이온을 주입하는 모습을 모식적으로 나타내고 있다. 1회째의 산소 이온 주입은, 실리콘 웨이퍼 (1) 를 비교적 고온으로 가열함으로써, 실리콘 웨이퍼 (1) 의 표면을 단결정인 채로 유지하여 산소의 고 농도층 (2) 을 형성하고, 2회째의 산소 이온 주입에서는, 1회째의 산소 이온 주입시보다 낮은 온도로 함으로써, 아모퍼스층 (3) 을 형성한다.
도 1b 는 열처리 후에 얻어진 SIM0X 웨이퍼의 단면을 나타내고 있다. 열처리 공정에 있어서는, 산소와 불활성 가스가 설정 비율 (예를 들어, 산소 분압비가 5% 이상) 이 되는 혼합 가스 분위기에서, 예를 들어, 10∼20 시간의 열처리를 실시하여, BOX (Buried 0xide; 매립 산화막) 층 (4) 을 형성한다. 본 실시형태 에서는, 우선 1350℃ 미만, 바람직하게는 1280∼1320℃ 의 범위에서 소정 시간에 걸쳐 열처리한 후, 1350℃ 이상, 실리콘의 융점 미만의 온도로 승온시키면서, 더욱 고온의 열처리를 행한다. 여기서, 표면 산화막 (5) 의 두께는, 혼합 가스의 산소 분압이나 열처리 시간에 의해서 결정되기 때문에, 혼합 가스의 산소 분압이나 열처리 시간을 조정함으로써, SOI 층 (Silicon 0n Insulator; 기판 표면의 실리콘 단결정층)(6) 의 두께를 제어할 수 있다. 산소와 혼합하는 불활성 가스로서는, 질소 또는 아르곤을 사용한다.
다음으로, 열처리 조건에 관해서 상세히 설명한다. 종래의 고정된 열처리 온도의 설정 조건에 대하여, 본 실시형태에서는 우선 1350℃ 미만의 비교적 저온에서 열처리함으로써, 고 밀도의 산소 석출물을 형성시켜 BOX 층 (4) 을 후막화시킨다. 계속해서, 1350℃ 이상으로 승온시키면서, 비교적 고온에서 열처리를 실시함으로써, BOX 층 (4) 을 개질하고, 절연 내압 특성의 향상과, SOI 층 (6) 의 표면 및 SOI 층 (6) 과 BOX 층 (4) 의 계면의 러프니스를 저감할 수 있다.
1350℃ 미만의 온도 영역에 있어서, 예를 들어, 열처리의 일정한 개시 온도에서 일정 시간 열처리 (유지) 하고, 열처리 (유지) 시간을 적절히 조정함으로써, 고 밀도의 산소 석출물을 성장시켜, BOX 층의 두께를 제어할 수 있다. 여기서, 개시 온도란, 산소를 5% 이상 함유하는 혼합 가스를 열처리 화로 내에 도입하여, 실리콘 웨이퍼 (1) 의 산화를 개시하는 온도를 말한다. 이 1350℃ 미만에서의 열처리에서는, 가열 분위기 중의 산소 분압비는 5% 이상, 100% 이하이고, 열처리 시간은 바람직하게는 10∼20 시간이다. 또한, 실온에서 개시 온도까지의 승온 공정에서는 가열 분위기 중의 산소 분압비는 5% 미만이다.
1350℃ 미만의 온도 영역으로부터 1350℃ 이상의 온도 영역으로 승온시킬 때에는, 직선적, 단계적으로 승온시켜도 된다. 예를 들어, 설정된 온도 범위에 따라 승온 구배를 적절히 변화시킴으로써, B0X 층의 두께나 절연 특성 및 계면의 러프니스 등에 관해서, 보다 엄밀한 제어를 행할 수 있다. 이 승온에서는 가열 분위기 중의 산소 분압비는 5% 이상, 100% 이하이고, 승온 속도는 바람직하게는 0.05∼0.5℃/min. 이다.
1350℃ 이상의 온도 영역에 있어서, 소정 시간 열처리 (유지) 해도 된다. 이것에 의해, 표면 산화막 (5) 및 SOI 층 (6) 의 두께를 제어할 수 있고, 또한, BOX 층 (4) 을 개질하고, 절연 내압 특성의 향상과, SOI 층 (6) 의 표면, 및 SOI 층 (6) 과 BOX 층 (4) 의 계면의 러프니스를 저감할 수 있다. 이 경우, 혼합 가스 중의 산소 분압비는, 예를 들어, 5% 미만으로 하는 것이 바람직하다.
1350℃ 이상에서의 열처리 시간은, 바람직하게는 5∼15 시간이다.
전술한 바와 같이, 본 실시형태에서는 산소 이온 주입 후의 열처리에 있어서, 산소 농도가 5% 이상인 분위기에서 열처리의 개시 온도를 1350℃ 미만으로 하고, 그 후, 1350℃ 이상의 온도로 승온시켜 열처리를 행하고 있기 때문에, SIMOX 웨이퍼의 BOX 층 (4) 을 후막화할 수 있고, 이 BOX 층 (4) 의 절연 내압의 향상과, SOI 층 (6) 의 표면, 및 SOI 층 (6) 과 BOX 층 (4) 의 계면의 러프니스의 저하를 실현할 수 있다.
실시예
다음으로, 본 발명의 실시예를 비교예와 함께 설명한다.
(실시예 1)
1회째의 산소 이온 주입은, 웨이퍼를 진공 중에서 400℃ 로 가열하고, 산소 이온의 도즈량을 2.6×1017atoms/㎠, 주입 에너지를 170keV 로 하여 행하고, 계속해서, 2회째의 산소 이온 주입은, 산소 이온의 도즈량을 6×1015atoms/㎠, 주입 에너지를 160keV 로 하여 행하였다. 여기서 얻어진 웨이퍼를, 50% 의 산소를 함유하는 아르곤 가스 분위기에서, 1310℃ 에서 5 시간의 산화 처리를 실시하고, 계속해서, 승온 속도를 0.10℃/분에서 1310℃ 에서 1350℃ 까지 승온시키면서 산화 처리를 실시하였다. 그 결과, S0I 층의 두께가 약 600Å 이고, B0X 층의 두께가 약 1400Å 가 되어, 두꺼운 B0X 층을 갖는 MLD-SIMOX 를 제작할 수 있었다. 또한, 가로 세로가 10㎛ 인 SOI 층의 표면, 및 S0I 층과 B0X 층의 계면의 러프니스는, 각각 3.3Å, 3.9Å, B0X 층의 절연 내압 특성은 7.1㎹/㎝ 가 되어, 품질적으로도 양호한 결과가 얻어졌다.
(실시예 2)
1회째의 산소 이온 주입은, 웨이퍼를 진공 중에서 400℃ 로 가열하고, 산소 이온의 도즈량을 2.5×1017atoms/㎠, 주입 에너지를 170keV 로 하여 행하고, 계속해서, 2회째의 산소 이온 주입은, 산소 이온의 도즈량을 6×1015atoms/㎠, 주입 에너지를 160keV 로 하여 행하였다. 여기서 얻어진 웨이퍼를, 50% 의 산소를 함유 하는 아르곤 가스 분위기에서, 1300℃, 5 시간의 산화 처리를 실시하고, 계속해서, 승온 속도를 0.12℃/분으로 1300℃ 에서 1350℃ 까지 승온시키면서 산화 처리를 실시하였다. 그 결과, S0I 층의 두께가 약 700Å 이고, B0X 층의 두께가 약 1400Å 가 되어, 두꺼운 B0X 층을 갖는 MLD-SIMOX 를 제작할 수 있고, 가로 세로가 10㎛ 인 SOI 층의 표면, 및 SOI 층과 B0X 층의 계면의 러프니스는, 각각 3.7Å, 2.6Å, B0X 층의 절연 내압 특성은 7.3㎹/㎝ 가 되어, 품질적으로도 양호한 결과가 얻어졌다.
(비교예 1)
1회째의 산소 이온 주입은, 웨이퍼를 진공 중에서 400℃ 로 가열하고, 산소 이온의 도즈량을 3.0×1017atoms/㎠, 주입 에너지를 175keV 로 하여 행하고, 계속해서, 2회째의 산소 이온 주입은, 산소 이온의 도즈량을 2×1015atoms/㎠, 주입 에너지를 160keV 로 하여 행하였다. 여기서 얻어진 웨이퍼를, 50% 의 산소를 함유하는 아르곤 가스 분위기에서, 1320℃, 10 시간의 산화처리를 실시하였다. 그 결과, S0I 층의 두께가 약 600Å 이고, B0X 층의 두께가 약 1500Å 가 되어, 두꺼운 B0X 층을 갖는 MLD-SIMOX 가 얻어졌다. 그러나, 가로 세로가 10㎛ 인 SOI 층의 표면, 및 SOI 층과 BOX 층의 계면의 러프니스는, 각각 6.0Å, 6.7Å, B0X 층의 절연 내압 특성은 5.1㎹/㎝ 가 되어, 품질적으로는 불충분한 결과가 되었다.
(비교예 2)
비교예 1 과 동일한 조건으로 산소 이온을 주입한 웨이퍼에, 50% 의 산소를 함유하는 아르곤 가스 분위기에서, 1350℃, 8 시간 35 분의 산화 처리를 실시하였다. 이것은 비교예 1 보다 열처리 온도를 높게 설정하였기 때문에, SOI 두께를 비교예 1 과 동일한 약 600Å 로 하기 위해서, 산화 시간을 단축한 것이다. 그 결과, 가로 세로가 10㎛ 인 SOI 층의 표면, 및 S0I 층과 B0X 층의 계면의 러프니스는, 모두 4.0Å 로 저감되고, BOX 층의 절연 내압 특성도 5.7㎹/㎝ 까지 향상되었다. 그러나, BOX 층의 두께가 약 1200Å 까지 얇아졌다.
이상의 실시예 및 비교예로부터 명백하듯이, 실시예 1, 2 의 제조 방법에 의하면, 본 발명의 열처리 조건을 실시하고 있기 때문에, B0X 층의 두께가 1300Å 이상이고, 절연 내압이 7㎹/㎝ 이상이 되고, 또한, SOI 표면, 및 SOI 층과 BOX 층의 계면의 러프니스가 4Årms 이하가 되는 양호한 MLD-SIM0X 를 얻을 수 있다.
이상, 본 발명의 바람직한 실시예를 설명하였지만, 본 발명은 이들 실시예에 한정되는 것은 아니다. 본 발명의 취지를 일탈하지 않는 범위에서, 구성의 부가, 생략, 치환, 및 그 밖의 변경이 가능하다. 본 발명은 전술한 설명에 의해서 한정되는 것이 아니라, 첨부된 클레임의 범위에 의해서만 한정된다.
본 발명에 의하면, MLD-SIMOX 의 BOX 층의 후막화에 수반하여, SOI 층 표면, 및 SOI 층과 B0X 층의 계면의 러프니스의 증가 및 절연 내압의 저하를 억제할 수 있다.

Claims (4)

  1. 실리콘 웨이퍼를 300℃ 이상으로 가열하면서 산소 이온을 주입하여, 상기 실리콘 웨이퍼의 내부에 산소의 고 농도층을 형성하고,
    상기 산소의 고 농도층의 형성 공정에서 얻어진 상기 실리콘 웨이퍼를 300℃ 미만으로 냉각시키고 산소 이온을 주입하여, 상기 실리콘 웨이퍼에 아모퍼스층을 형성하고,
    상기 아모퍼스층의 형성 공정에서 얻어진 상기 실리콘 웨이퍼를, 산소를 함유하는 혼합 가스의 분위기 중에서 열처리하여 매립 산화막을 형성하고,
    매립층의 형성 공정에서는, 상기 열처리의 개시 온도가 1350℃ 미만이고, 최고 온도가 1350℃ 이상에서 가열하는 것을 특징으로 하는, SIM0X 웨이퍼의 제조 방법.
  2. 제 1 항에 있어서,
    상기 매립층의 형성 공정에서는, 상기 열처리는 1350℃ 미만의 일정 온도에서의 가열을 갖는 것을 특징으로 하는, SIM0X 웨이퍼의 제조 방법.
  3. 제 1 항에 있어서,
    상기 매립층의 형성 공정에서는, 상기 열처리는 상기 개시 온도로부터 직선적 또는 단계적으로 승온시키는 가열을 갖는 것을 특징으로 하는, SIM0X 웨이퍼의 제조 방법.
  4. 제 1 항에 기재된 SIM0X 웨이퍼의 제조 방법으로 제조된 SIM0X 웨이퍼로서,
    B0X 층, 및 상기 B0X 층 상에 형성된 S0I 층을 갖고,
    상기 B0X 층의 두께가 1300Å 이상, 또한, 상기 BOX 층의 절연 내압이 7㎹/㎝ 이상이고, 상기 SOI 층의 표면, 및 상기 SOI 층과 상기 B0X 층의 계면의 가로 세로가 10㎛ 인 러프니스 (Roughness) 가 4Årms 이하인, SIM0X 웨이퍼.
KR1020060052116A 2005-06-13 2006-06-09 Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 ｓｉｍｏｘ 웨이퍼 KR100775799B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00172715 2005-06-13
JP2005172715A JP4876442B2 (ja) 2005-06-13 2005-06-13 Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ

Publications (2)

Publication Number Publication Date
KR20060129957A true KR20060129957A (ko) 2006-12-18
KR100775799B1 KR100775799B1 (ko) 2007-11-12

Family

ID=36950156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060052116A KR100775799B1 (ko) 2005-06-13 2006-06-09 Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 ｓｉｍｏｘ 웨이퍼

Country Status (5)

Country Link
US (2) US7514343B2 (ko)
EP (1) EP1734575A1 (ko)
JP (1) JP4876442B2 (ko)
KR (1) KR100775799B1 (ko)
TW (1) TWI321335B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060228492A1 (en) * 2005-04-07 2006-10-12 Sumco Corporation Method for manufacturing SIMOX wafer
JP5061489B2 (ja) * 2006-04-05 2012-10-31 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
JP2009054837A (ja) * 2007-08-28 2009-03-12 Sumco Corp Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ
JP2011029618A (ja) * 2009-06-25 2011-02-10 Sumco Corp Ｓｉｍｏｘウェーハの製造方法、ｓｉｍｏｘウェーハ
US8168507B2 (en) 2009-08-21 2012-05-01 International Business Machines Corporation Structure and method of forming enhanced array device isolation for implanted plate EDRAM
US20130012008A1 (en) * 2010-03-26 2013-01-10 Bong-Gyun Ko Method of producing soi wafer
JP6443394B2 (ja) * 2016-06-06 2018-12-26 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers
US11114466B2 (en) 2020-01-28 2021-09-07 Globalfoundries U.S. Inc. IC products formed on a substrate having localized regions of high resistivity and methods of making such IC products

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1255764B (it) 1992-05-15 1995-11-15 Enichem Struttura soi con ossido sottile e profondo ottenuta per impiantazioneionica ad alta energia e successivi trattamenti termici.
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
JP3204855B2 (ja) * 1994-09-30 2001-09-04 新日本製鐵株式会社 半導体基板の製造方法
KR100195833B1 (ko) * 1995-12-07 1999-06-15 윤종용 팩시밀리에서 자체진단 구현방법
JP2856157B2 (ja) 1996-07-16 1999-02-10 日本電気株式会社 半導体装置の製造方法
US6043166A (en) * 1996-12-03 2000-03-28 International Business Machines Corporation Silicon-on-insulator substrates using low dose implantation
JPH10223551A (ja) * 1997-02-12 1998-08-21 Nec Corp Ｓｏｉ基板の製造方法
US6090689A (en) * 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
US5930643A (en) * 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
JP3911901B2 (ja) * 1999-04-09 2007-05-09 信越半導体株式会社 Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
US6417078B1 (en) * 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
JP2002231651A (ja) * 2001-02-02 2002-08-16 Nippon Steel Corp Ｓｉｍｏｘ基板およびその製造方法
JPWO2002097892A1 (ja) * 2001-05-29 2004-09-16 新日本製鐵株式会社 Ｓｏｉ基板
US6784072B2 (en) 2002-07-22 2004-08-31 International Business Machines Corporation Control of buried oxide in SIMOX
JP4228676B2 (ja) * 2002-12-06 2009-02-25 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
US20050170570A1 (en) * 2004-01-30 2005-08-04 International Business Machines Corporation High electrical quality buried oxide in simox

Also Published As

Publication number Publication date
TWI321335B (en) 2010-03-01
JP4876442B2 (ja) 2012-02-15
EP1734575A1 (en) 2006-12-20
TW200705555A (en) 2007-02-01
KR100775799B1 (ko) 2007-11-12
US20090152671A1 (en) 2009-06-18
US20060281233A1 (en) 2006-12-14
JP2006351632A (ja) 2006-12-28
US7514343B2 (en) 2009-04-07

Similar Documents

Publication Publication Date Title
KR100775799B1 (ko) Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 ｓｉｍｏｘ 웨이퍼
KR100875909B1 (ko) Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼
JP2752799B2 (ja) Ｓｏｉ基板の製造方法
KR100769076B1 (ko) Ｓｉｍｏｘ 웨이퍼의 제조 방법
JP4427489B2 (ja) 半導体装置の製造方法
KR100540018B1 (ko) 반도체 기판의 제조 방법
CN101847595B (zh) Simox基板的制造方法以及由该方法得到的simox基板
KR100664000B1 (ko) Ｓｉｍｏｘ 기판의 제조 방법 및 ｓｉｍｏｘ 기판
KR0161611B1 (ko) 반도체 장치의 제조방법
KR101302426B1 (ko) 화합물 물질 웨이퍼들 및 상응하는 화합물 물질 웨이퍼의 제조방법
WO2001082346A1 (fr) Procede de fabrication d'un materiau en silicium sur isolant (soi)
JP2007208023A (ja) Ｓｉｍｏｘウェーハの製造方法
KR100260574B1 (ko) Soi 기판의 제조방법
KR100765860B1 (ko) Ｓｉｍｏｘ기판 및 그의 제조 방법
KR100511654B1 (ko) Ｓｉｍｏｘ 기판의 제조방법 및 ｓｉｍｏｘ 기판
JPS62132344A (ja) 集積回路用シリコン基板の製造方法
JPH06283421A (ja) Ｓｏｉ基板およびその製造方法
JP2010027731A (ja) Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ
JP2008159868A (ja) Ｓｉｍｏｘ基板の製造方法
JPS63316469A (ja) 半導体基板の製造方法
JPS62177930A (ja) 半導体基板の高速酸化法
JPH1167683A (ja) 半導体装置の製造方法
JP2012094710A (ja) 半導体基板の製造方法、および半導体基板
JP2002026023A (ja) シリコン単結晶ウエハ及びその製造方法
KR20000001830A (ko) 반도체 결함 개선방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131025

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee