KR20060102287A - 에폭시ㆍ실리콘 혼성 수지 조성물, 그의 제조 방법, 및발광 반도체 장치 - Google Patents

에폭시ㆍ실리콘 혼성 수지 조성물, 그의 제조 방법, 및발광 반도체 장치 Download PDF

Info

Publication number
KR20060102287A
KR20060102287A KR1020060025617A KR20060025617A KR20060102287A KR 20060102287 A KR20060102287 A KR 20060102287A KR 1020060025617 A KR1020060025617 A KR 1020060025617A KR 20060025617 A KR20060025617 A KR 20060025617A KR 20060102287 A KR20060102287 A KR 20060102287A
Authority
KR
South Korea
Prior art keywords
epoxy
component
resin composition
emitting semiconductor
group
Prior art date
Application number
KR1020060025617A
Other languages
English (en)
Other versions
KR101252301B1 (ko
Inventor
긴야 고다마
쯔또무 가시와기
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20060102287A publication Critical patent/KR20060102287A/ko
Application granted granted Critical
Publication of KR101252301B1 publication Critical patent/KR101252301B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/10—Metal compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Led Device Packages (AREA)
  • Epoxy Resins (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Led Devices (AREA)

Abstract

본 발명은
(A') 1 분자 중에 1개 이상의 지방족 불포화 1가 탄화수소기를 갖고, 또한 1개 이상의 규소 원자 결합 수산기를 갖는 유기 규소 화합물,
(B) 에폭시 당량 250 이상의 방향족 에폭시 수지, 또는 방향족 환을 일부 또는 완전히 수소 첨가한 수소 첨가형 에폭시 수지,
(C) 오르가노히드로젠폴리실록산,
(D) 백금족 금속계 촉매,
(E) 알루미늄계 경화 촉매,
(F) 점도가 25 ℃에서 50 mPaㆍs 이하인 비환식 저점도 액상 에폭시 수지
를 필수 성분으로 하는 것을 특징으로 하는 에폭시ㆍ실리콘 혼성 수지 조성물에 관한 것이다.
본 발명의 에폭시ㆍ실리콘 혼성 수지 조성물의 경화물로 피복 보호된 발광 반도체 장치는, 내열 시험에 의한 변색도 적고, 발광 효율도 높기 때문에 수명이 길고 에너지 절약이 우수한 발광 반도체 장치를 제공하는 것이 가능하며, 산업상의 장점이 많다.
에폭시ㆍ실리콘 혼성 수지 조성물, 발광 반도체 장치, 에폭시 수지, 유기 규소 화합물

Description

에폭시ㆍ실리콘 혼성 수지 조성물, 그의 제조 방법, 및 발광 반도체 장치 {EPOXY-SILICONE HYBRID RESIN COMPOSITION, PROCESS FOR THE PREPARATION THEREOF AND LIGHT-EMITTING SEMICONDUCTOR DEVICE}
도 1은 표면 실장형 반도체 발광 장치의 일례(발광 소자가 절연성 케이스 상에 다이본딩된 것)를 나타내는 발광 다이오드의 단면도.
도 2는 표면 실장형 반도체 발광 장치의 다른 예(발광 소자가 케이스에 삽입된 리드 전극 상에 다이본딩된 것)를 나타내는 발광 다이오드의 단면도.
도 3은 포탄형 반도체 발광 장치를 나타내는 발광 다이오드의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 케이스
2: 발광 소자
3, 4: 리드 전극
5: 다이본드재
6: 금선
7: 피복 보호재
[특허 문헌 1] 일본 특허 제3241338호 공보
[특허 문헌 2] 일본 특허 공개 (평)7-25987호 공보
[특허 문헌 3] 일본 특허 공개 제2002-327126호 공보
[특허 문헌 4] 일본 특허 공개 제2002-338833호 공보
[특허 문헌 5] 일본 특허 공개 제2002-314139호 공보
[특허 문헌 6] 일본 특허 공개 제2002-314143호 공보
[특허 문헌 7] 일본 특허 공개 (소)52-107049호 공보
[특허 문헌 8] 일본 특허 공개 제2001-246236호 공보
[특허 문헌 9] 일본 특허 공개 제2001-217467호 공보
본 발명은 경화물 표면에 대한 먼지 부착이 전혀 없고, 또한 저탄성이며 균열 내성, 접착성이 우수한 발광 반도체 피복 보호재로서 효과적인 에폭시ㆍ실리콘 혼성 수지 조성물 및 그의 제조 방법, 및 이것을 사용하여 발광 반도체 소자를 피복하여 이루어지는 발광 반도체 장치에 관한 것이다.
발광 다이오드(LED) 등의 발광 반도체 장치에는, 소자가 리드 전극 상에 배치되고, 그 주위를 투명 수지로 피복한 포탄형이라 불리는 도 3과 같은 발광 반도체 장치가 사용되었지만, 최근 실장(實裝) 공정의 간략화 때문에 도 1 및 도 2에 도시된 것과 같은 「표면 실장형」이라 불리는 발광 반도체 장치가 주류를 이루고 있다.
또한, 도 1 내지 3에 있어서, 1은 유리 섬유 강화 에폭시 수지제 케이스, 2는 발광 소자, 3, 4는 리드 전극, 5는 다이본드재, 6은 금선, 7은 피복 보호재이다.
발광 다이오드(LED) 등의 발광 반도체 소자의 피복 보호용 수지 조성물로서는, 그의 경화체가 투명성을 갖는 것이 요구되며, 일반적으로 비스페놀 A형 에폭시 수지 또는 지환식 에폭시 수지 등의 에폭시 수지와 산 무수물계 경화제를 사용하여 얻어지는 것이 사용되고 있다(특허 문헌 1: 일본 특허 제3241338호 공보, 특허 문헌 2: 일본 특허 공개 (평)7-25987호 공보 참조).
그러나, 이러한 투명 에폭시 수지에 있어서도, 수지의 흡수율이 높기 때문에에 내습 내구성이 낮고, 특히 단파장의 광에 대한 광선 투과성이 낮기 때문에 내광 내구성이 낮거나, 또는 광 열화에 의해 착색된다는 결점을 가지고 있었다.
그렇기 때문에, SiH기와 반응성을 갖는 탄소-탄소 이중 결합을 1 분자 중에 2개 이상 함유하는 유기 화합물, 및 1 분자 중에 2개 이상의 SiH기를 함유하는 규소 화합물, 히드로실릴화 촉매로 이루어지는 광 반도체 소자의 피복 보호용 수지 조성물도 제안되어 있다(특허 문헌 3: 일본 특허 공개 제2002-327126호 공보, 특허 문헌4: 일본 특허 공개 제2002-338833호 공보 참조).
그러나, 이러한 실리콘계 경화물은 균열 내성을 개량하고자 하면 일반적으로 경화물 표면에 점착성(tack)이 남아서, 먼지가 쉽게 부착되어 광 투과성을 손상시키는 결점이 있다.
그렇기 때문에, 고경도 실리콘 수지를 보호 피복용으로 사용한 것이 제안되 어 있다(특허 문헌 5: 일본 특허 공개 제2002-314139호 공보, 특허 문헌 6: 일본 특허 공개 제2002-314143호 공보 참조).
그러나, 이들 고경도 실리콘 수지는 아직 접착성이 부족하여, 세라믹 및(또는) 플라스틱 케이스 내에 발광 소자를 배치하고 그 케이스 내부를 실리콘 수지로 충전한 케이스형의 발광 반도체 장치에서는, -40 ℃ 내지 120 ℃에서의 열 충격 시험에서, 실리콘 수지가 케이스의 세라믹이나 플라스틱으로부터 박리되어 버리는 문제점이 발생하였다.
또한, 이들 결점을 보충하는 가능성을 갖는 조성물로서, 일본 특허 공개 (소)52-107049호 공보(특허 문헌 7)의 에폭시 수지와 실리콘 수지의 성형 조성물에 대해서도, 접착력, 변색의 문제가 발생하였다. 또한, 발광 소자에 사용되는 SiC, GaAs, GaP, GaAsP, GaAlAs, InAlGaP, InGaN, GaN 등의 각종 화합물 반도체의 광학 결정의 굴절률이 높기 때문에, 피복 보호 수지의 굴절률이 디메틸계 실리콘 수지와같이 낮은 경우, 피복 수지와 광학 결정과의 계면에서 반사되어 발광 효율이 저하되는 결점이 있었다.
이렇기 때문에, 출광률을 높이기 위한 수단으로서 반사 방지막을 붙이는 등의 수법이 제안되어 있다(특허 문헌 8: 일본 특허 공개 제2001-246236호 공보, 특허 문헌 9: 일본 특허 공개 제2001-217467호 공보 참조). 그러나, 반사 방지막을 제조하기 위해 공정이 늘어나서, 비용이 높아진다.
본 발명은 상기 사정을 감안하여 이루어진 것이며, 본래 상용성이 좋지 않은 에폭시 수지, 특히 고분자량 에폭시 수지와 실리콘 수지를 사용하는 경우에 있어서도 균일하게 용해시키고, 또한 내충격성, 광 투과성이 우수한 발광 반도체 피복 보호재로서 바람직한 에폭시ㆍ실리콘 혼성 수지 조성물 및 그의 제조 방법, 및 이것을 사용하여 피복된, 발광 효율이 높은 발광 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명자는 상기 목적을 달성하기 위해서 예의 검토한 결과, (A) 1 분자 중에 1개의 규소 원자 결합 수산기를 갖는 유기 규소 화합물, (B) 에폭시 당량 250 이상의 방향족 에폭시 수지, 또는 방향족 환을 일부 또는 완전히 수소 첨가한 수소 첨가형 에폭시 수지, (E) 알루미늄계 경화 촉매 및 (F) 점도가 25 ℃에서 50 mPaㆍs 이하인 비환식 저점도 액상 에폭시 수지를 필수 성분으로 하며, 또한 경화물이 투명한 에폭시ㆍ실리콘 혼성 수지 조성물로 밀봉 보호함으로써, 발광 효율이 높으며, 신뢰성이 우수한 발광 반도체 장치가 얻어지는 것을 발견하였다.
즉, 본 발명자들은 앞서, 표면 점착성이 없고, 또한 접착성이 우수하며, 또한 내충격성 및 광 투과성이 우수한 발광 반도체 피복 보호재로서 바람직한 에폭시ㆍ실리콘 혼성 수지 조성물, 및 이것을 사용하여 피복된, 발광 효율이 높은 발광 반도체 장치를 제안하였다(일본 특허 출원 제2003-390482호 참조).
그러나, 더욱 예의 검토를 거듭한 결과, 에폭시ㆍ실리콘 혼성 수지 조성물의 필수 성분인 실리콘 수지와 에폭시 수지의 조합에 따라 상용하기 어려운 경우 가 있으며, 특히 에폭시 수지가 고분자량체인 경우에 현저하였는데, 그 결과로서, 투 명한 경화물이 얻어지지 않고, 광 투과성이 불충분해지는 경우가 있어, 이 점의 해결이 요구되었다.
이러한 요망에 대하여, 상술한 (F) 성분의 점도가 25 ℃에서 50 mPaㆍs 이하인 비환식 저점도 액상 에폭시 수지를 배합하는 것이 효과적이라는 것을 발견한 것이다.
특히, 신규한 에폭시ㆍ실리콘 혼성 수지 조성물로서,
(A') 1 분자 중에 1개 이상의 지방족 불포화 1가 탄화수소기를 갖고, 또한 1개 이상의 규소 원자 결합 수산기를 갖는 유기 규소 화합물,
(B) 에폭시 당량 250 이상의 방향족 에폭시 수지, 또는 방향족 환을 일부 또는 완전히 수소 첨가한 수소 첨가형 에폭시 수지,
(C) 오르가노히드로젠폴리실록산,
(D) 백금족 금속계 촉매,
(E) 알루미늄계 경화 촉매,
(F) 점도가 25 ℃에서 50 mPaㆍs 이하인 비환식 저점도 액상 에폭시 수지
를 필수 성분으로 하는, 히드로실릴화 반응과 에폭시 수지의 경화 반응이 공존하는 에폭시ㆍ실리콘 혼성 수지 조성물의 경화물로 발광 반도체 소자를 밀봉함으로써, 경화물의 표면 점착성도 없고, 저탄성 및 투명성을 겸비하며, 접착성도 양호한 발광 반도체 장치가 얻어지는 것을 발견하여, 본 발명을 완성하기에 이른 것이다.
따라서, 본 발명은
(A') 1 분자 중에 1개 이상의 지방족 불포화 1가 탄화수소기를 갖고, 또한 1 개 이상의 규소 원자 결합 수산기를 갖는 유기 규소 화합물,
(B) 에폭시 당량 250 이상의 방향족 에폭시 수지, 또는 방향족 환을 일부 또는 완전히 수소 첨가한 수소 첨가형 에폭시 수지,
(C) 오르가노히드로젠폴리실록산,
(D) 백금족 금속계 촉매,
(E) 알루미늄계 경화 촉매,
(F) 점도가 25 ℃에서 50 mPaㆍs 이하인 비환식 저점도 액상 에폭시 수지
를 필수 성분으로 하는 에폭시ㆍ실리콘 혼성 수지 조성물을 제공한다.
또한, 본 발명은, 발광 반도체 소자가,
(A) 1 분자 중에 1개 이상의 규소 원자 결합 수산기를 갖는 유기 규소 화합물,
(B) 에폭시 당량 250 이상의 방향족 에폭시 수지, 또는 방향족 환을 일부 또는 완전히 수소 첨가한 수소 첨가형 에폭시 수지,
(E) 알루미늄계 경화 촉매,
(F) 점도가 25 ℃에서 50 mPaㆍs 이하인 비환식 저점도 액상 에폭시 수지
를 필수 성분으로 하는 에폭시ㆍ실리콘 혼성 수지 조성물의 투명 경화물로 밀봉 보호된 발광 반도체 장치, 및 또한 발광 반도체 소자가 상기 (A') 내지 (F) 성분을 필수 성분으로 하는 에폭시ㆍ실리콘 혼성 수지 조성물의 투명 경화물로 밀봉 보호된 발광 반도체 장치를 제공한다.
또한, 본 발명은, (B) 성분과 (F) 성분을 균일하게 혼합한 후, (A') 성분과 (C) 성분 및 (D) 성분과 (E) 성분을 첨가하여 균일하게 혼합하는 에폭시ㆍ실리콘 혼성 수지 조성물의 제조 방법을 제공한다.
<발명을 실시하기 위한 최선의 형태>
본 발명의 발광 반도체 소자를 피복 보호하는 피복 보호재로서 바람직하게 사용되는 에폭시ㆍ실리콘 혼성 수지 조성물은, (A) 1 분자 중에 1개 이상의 규소 원자 결합 수산기를 갖는 유기 규소 화합물, (B) 에폭시 당량 250 이상의 방향족 에폭시 수지, 또는 방향족 환을 일부 또는 완전히 수소 첨가한 수소 첨가형 에폭시 수지, (E) 알루미늄계 경화 촉매 및 (F) 점도가 25 ℃에서 50 mPaㆍs 이하인 비환식 저점도 액상 에폭시 수지를 필수 성분으로 하고, 또한 경화물이 투명한 에폭시ㆍ실리콘 혼성 수지 조성물, 특히 (A') 1 분자 중에 1개 이상의 지방족 불포화 1가 탄화수소기를 갖고, 또한 1개 이상의 규소 원자 결합 수산기를 갖는 유기 규소 화합물, (B) 에폭시 당량 250 이상의 방향족 에폭시 수지, 또는 방향족 환을 일부 또는 완전히 수소 첨가한 수소 첨가형 에폭시 수지, (C) 오르가노히드로젠폴리실록산, (D) 백금족 금속계 촉매, (E) 알루미늄계 경화 촉매 및 (F) 점도가 25 ℃에서 50 mPaㆍs 이하인 비환식 저점도 액상 에폭시 수지를 함유하여 이루어지는, 히드로실릴화 반응과 에폭시 수지의 경화 반응이 공존하는 에폭시ㆍ실리콘 혼성 수지 조성물이다.
여기서, (A) 성분 및 (A') 성분으로서 1 분자 중에 1개 이상의 규소 원자 결합 수산기(실라놀기)를 갖는 유기 규소 화합물로서는, 오르가노실란, 오르가노실록산, 오르가노실알킬렌, 오르가노실아릴렌 등을 들 수 있으며, 특히 오르가노실란, 오르가노실록산의 경우에는, 하기 일반 조성 화학식 1로 표시되는 것을 사용할 수 있다.
<화학식 1>
R1 aR2 b(HO)c(R3O)dSiO(4-a-b-c-d)/2
(식 중, R1은 동일하거나 또는 상이하며, 지방족 불포화 결합을 갖는 치환 또는 비치환된 1가 탄화수소기이고, R2는 동일하거나 또는 상이하며, 지방족 불포화 결합을 갖지 않는 치환 또는 비치환된 1가 탄화수소기이고, R3은 동일하거나 또는 상이하며, 지방족 불포화 결합을 갖지 않는 치환 또는 비치환된 1가 탄화수소기이며, c는 양수이고, a, b, d는 0 또는 양수이지만, 단, (A') 성분의 경우에는 a>0이고, 또한 (A) 성분 및 (A') 성분이 오르가노실란인 경우에는, c는 양의 정수이고, a, b, d는 0 또는 양의 정수이며, a+b+c+d=4이고, 오르가노폴리실록산의 경우에는 a+b+c+d<4이다.)
이 경우, R1, R2, R3은 탄소수가 1 내지 10, 특히 1 내지 6의 범위인 것이 바람직하다.
구체적으로, R1로서는, 비닐기, 알릴기, 프로페닐기, 이소프로페닐기, 부테닐기 등의 알케닐기, 아크릴옥시기, 메타크릴옥시기 등을 대표적인 것으로 들 수 있다. R2로서는, 메틸기, 에틸기, 프로필기, 부틸기, 시클로헥실기 등의 알킬기, 페닐기, 톨릴기 등의 아릴기, 벤질기 등의 아랄킬기 등을 대표적인 것으로 들 수 있다. R3으로서는, 메틸기, 에틸기, 프로필기, 부틸기 등의 알킬기나 페닐기 등의 아릴기 등을 예시할 수 있다.
대표적인 수산기 함유 오르가노실란으로서는, 트리페닐실라놀, 디페닐메틸실라놀, 디페닐실란디올, 테트라메틸-디히드록시디실록산, 비닐디페닐실란디올 등이 있다.
또한, 알콕시기 등의 가수분해 가능한 기를 포함한 실라놀기 함유 오르가노실란, 오르가노실록산은 가수분해 가능한 실란의 가수분해 또는 일부 가수분해에 의해서 제조할 수 있다. 대표적인 실란으로서는, CH3(CH3O)C6H5SiOH, CH3(C2H5O)C6H5SiOH, (CH2=CH)(CH3O)C6H5SiOH, C6H5(CH3O)Si(OH)OSi(OH)(CH3O)C6H5 등이 있다.
오르가노폴리실록산의 바람직한 실록산 단위는, (CH3)2(OH)SiO1 /2, (CH3)2SiO, CH3(C6H5)(OH)SiO1/2, CH3SiO3 /2, CH3(C6H5)SiO, C3H7(CH3)SiO, (CH2=CH)(C6H5)(OH)SiO1 /2, C6H5(CH2=CH)(CH3)SiO1/2, (CH2=CH)(CH3)SiO, C6H5(OH)SiO, (C6H5)2SiO 및 C6H5(CH3)2SiO1/2를 포함하고, 또한 소량의 SiO2 단위를 포함할 수도 있다. 이러한 종류의 오르가노폴리실록산은, 실록산 단위에 대응하는 오르가노클로로실란을 가수분해하고, 또한 히드록실기를 축합시켜 필요량의 수산기를 남기고 중합함으로써 용이하게 얻을 수 있다.
또한, (A), (A') 성분이 오르가노폴리실록산인 경우, 상기 화학식 1에 있어서, a, b, c, d는 0≤a≤0.5, 특히 0≤a≤0.2(단, (A') 성분의 경우 0.001≤a≤0.5, 특히 0.01≤a≤0.2), 0≤b≤2.2, 특히 0.5≤b≤2, 0.001≤c≤0.5, 특히 0.01≤c≤0.2, 0≤d≤0.5, 특히 0≤d≤0.2인 것이 바람직하고, a+b+c+d는 0.8≤a+b+c+d≤3, 특히 1≤a+b+c+d≤2.5인 것이 바람직하다.
구체적으로는, 하기 구조로 표시되는 것과 같은 오르가노폴리실록산이 바람직한 화합물로서 예시된다.
Figure 112006019579595-PAT00001
(단, k, m, n은 양수이며, k+m+n은 하기의 점도를 만족시키는 수이다.)
또한, (A), (A') 성분이 오르가노폴리실록산인 경우, 특히 (A), (A') 성분이 기본적으로 직쇄상 구조의 디오르가노폴리실록산인 경우, 회전 점도계(BM형)에 의한 점도 측정법(이하, 동일함)에 의한 25 ℃에서의 점도가 10 내지 1,000,000 mPaㆍs, 특히 100 내지 100,000 mPaㆍs인 것이 바람직하다. 또한, (A), (A') 성분이 분자 중에 3관능성 실록산 단위나 4관능성 실록산 단위(SiO2)를 포함한 분지상 또는 삼차원 메쉬상 구조의 것인 경우에는, 예를 들면 GPC(겔 투과 크로마토그래피)에 의한 폴리스티렌 환산의 중량 평균 분자량이 500 내지 100,000, 특히 1,000 내지 10,000 정도인 것이 바람직하다.
이와 같이, 규소 원자 결합 수산기 함유 오르가노폴리실록산으로서는, 액상 내지 고체상인 것이지만, 고중합도(상기 점도 측정에서 1,000 mPaㆍs 이상 또는 중량 평균 분자량이 1,000 이상)의 오르가노폴리실록산에서는 규소 원자 결합 수산기 함유량이 0.5 내지 15 질량％, 특히 1.5 내지 10 질량％인 것이 바람직하다. 0.5 질량％ 미만이면 에폭시기와의 반응성이 부족하고, 또한 15 질량％를 초과하면, 오르가노폴리실록산을 안정적으로 제조할 수 없는 경우가 있다. 이들 유기 규소 화합물 중, 분자 중에 알케닐기 등의 지방족 불포화 탄화수소기를 갖는 것이 (A') 성분으로서 적용되는 것이다.
이들 오르가노실란, 오르가노(폴리)실록산 외에, 실라놀기 함유 오르가노실에틸렌, 오르가노실페닐렌 등의 오르가노실알킬렌, 오르가노실아릴렌이나, 실에틸렌, 실페닐렌 결합을 갖는 실라놀기 함유 오르가노실란, 오르가노폴리실록산도 본 발명에서 사용할 수 있다.
다음, (B) 성분은 에폭시 당량 250 이상의 방향족 에폭시 수지, 또는 방향족 환을 일부 또는 완전히 수소 첨가한 수소 첨가형 에폭시 수지이고, 골격에 방향족 또는 지방족 환의 환 구조를 갖는, 비스페놀 F형 에폭시 수지, 비스페놀 A형 에폭시 수지 등의 비스페놀형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 트리페놀메탄형 에폭시 수지, 트리페놀프로판형 에폭시 수지 등의 트리페놀알칸형 에폭시 수 지, 비페닐형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지 등의 지환식 에폭시 수지, 아랄킬형 에폭시 수지, 페놀아랄킬형 에폭시 수지, 비페닐아랄킬형 에폭시 수지, 상기 각종 에폭시 수지의 페닐기를 수소 첨가한 수소 첨가형 에폭시 수지 등을 들 수 있지만, 에폭시 당량 250 이상의 방향족 또는 지방족 에폭시 수지, 또는 방향족 환을 일부 또는 완전히 수소 첨가한 수소 첨가형 에폭시 수지라면 상기 수지로 한정되지 않는다. 그 중에서도 광에 의한 열화를 방지하기 위해서 수소 첨가형의 에폭시 수지가 바람직하게 사용된다.
에폭시 수지의 (F) 성분을 제외한 전체 유기 수지(즉, (A), (B) 성분의 합계, 또는 (A'), (B), (C) 성분의 합계)에서 차지하는 비율은 5 내지 80 질량％이다. 5 질량％ 미만이면 에폭시ㆍ실리콘 혼성 수지 조성물의 경화물 강도가 충분히 얻어지지 않아서, 이러한 종류의 재료로 발광 반도체 장치를 밀봉 보호할 경우, 온도 사이클 등의 시험에서 쉽게 수지 균열이 발생하거나, 접착 불량이 생길 우려가 있다. 한편, 80 질량％를 초과하면 에폭시 수지분이 많아져서, 발광 소자가 자외선 등을 발광하는 것과 같은 경우에, 에폭시ㆍ실리콘 혼성 수지 조성물의 경화물이 자외광에 의해 열화되어 버린다. 이 때문에, 보다 바람직한 것은 10 내지 50 질량％이다.
(C) 성분인 오르가노히드로젠폴리실록산은 가교제로서 작용하는 것이고, 상기 성분 중의 SiH기와 (A') 성분 중의 비닐기 등의 지방족 불포화 1가 탄화수소기가 부가 반응(히드로실릴화)함으로써 경화물을 형성하는 것이다. 이러한 오르가노히드로젠폴리실록산으로는, 예를 들면 하기 평균 조성 화학식 2로 표시되며, 1 분 자 중에 규소 원자에 결합된 수소 원자(SiH기)를 2개 이상, 바람직하게는 3개 이상 갖는 것을 들 수 있다.
<화학식 2>
Hm(R4)nSiO(4-m-n)/2
(식 중, R4는 지방족 불포화 결합을 함유하지 않는 동일하거나 또는 상이하며, 비치환 또는 치환된 1가 탄화수소기이고, m 및 n은 0.001≤m<2, 0.7≤n≤2, 또한 0.8≤m+n≤3을 만족시키는 수이다.)
여기서, 상기 화학식 2 중의 R4는, 지방족 불포화 결합을 함유하지 않는 동일하거나 또는 상이하며, 비치환 또는 치환된 탄소수 1 내지 10, 특히 탄소수 1 내지 7의 1가 탄화수소기인 것이 바람직하고, 예를 들면 메틸기 등의 저급 알킬기, 페닐기 등의 아릴기 등, 상술한 화학식 1의 치환기 R2로 예시된 것을 들 수 있다. 또한, m 및 n은 0.001≤m<2, 0.7≤n≤2, 또한 0.8≤m+n≤3을 만족시키는 수이고, 바람직하게는 0.05≤m≤1, 0.8≤n≤2, 또한 1≤m+n≤2.7이 되는 수이다. 규소 원자에 결합된 수소 원자의 위치는 특별히 제약은 없고, 분자의 말단일 수도 있고 도중일 수도 있다.
구체적으로는, 예를 들면 양쪽 말단 트리메틸실릴기 봉쇄의 메틸히드로젠폴리실록산, 양쪽 말단 트리메틸실릴기 봉쇄의 디메틸실록산ㆍ메틸히드로젠실록산 공중합체, 양쪽 말단 디메틸히드로젠실릴기 봉쇄의 메틸히드로젠폴리실록산, 양쪽 말 단 디메틸히드로젠실릴기 봉쇄의 디메틸실록산ㆍ메틸히드로젠실록산 공중합체, 테트라메틸테트라히드로젠 시클로테트라실록산, 펜타메틸트리히드로젠 시클로테트라실록산, 트리(디메틸히드로젠실록산)메틸실란 등을 들 수 있다.
또한, 하기 구조로 표시되는 것과 같은 화합물도 사용할 수 있다.
Figure 112006019579595-PAT00002
또한, 상기 성분은 분자 구조상 직쇄상, 분지상, 환상, 메쉬상 중 어느 것일 수도 있다. 이러한 오르가노히드로젠폴리실록산은 통상 R4SiHCl2, (R4)3SiCl, (R4)2SiCl2, (R4)2SiHCl(R4는 상기와 같음)과 같은 클로로실란을 가수분해하고, 가수분해하여 얻어진 실록산을 평형화함으로써 얻을 수 있다.
또한, 이러한 오르가노히드로젠폴리실록산의 배합량은 상기 (A') 성분의 경화 유효량이며, 특히 그의 SiH기가 (A') 성분 중의 비닐기 등의 지방족 불포화기의 합계량 당 0.1 내지 4.0, 특히 바람직하게는 1.0 내지 3.0, 더욱 바람직하게는 1.2 내지 2.8의 몰비로 사용되는 것이 바람직하다. 0.1 미만이면 경화 반응이 진행되지 않아 실리콘 고무 경화물을 얻는 것이 곤란하고, 4.0을 초과하면, 미반응의 SiH기가 경화물 중에 다량으로 잔존하기 때문에, 고무 물성이 경시적으로 변화하는 원인이될 우려가 있다.
(D) 성분인 백금족 금속계 촉매는 본 발명의 조성물의 부가 경화 반응을 일으키기 위해서 배합되는 것이고, 백금계, 팔라듐계, 로듐계의 것이 있지만, 비용 등의 견지로부터 백금계의 것, 예를 들면 H2PtCl6ㆍmH2O, K2PtCl6, KHPtCl6ㆍmH2O, K2PtCl4, K2PtCl4ㆍmH2O, PtO2ㆍmH2O, PtCl4ㆍmH2O, PtCl2, H2PtCl4ㆍmH2O(M은 양의 정수) 등이나, 이들과 탄화수소, 알코올 또는 비닐기 함유 오르가노폴리실록산과의 착체 등을 예시할 수 있고, 이들은 단독으로 또는 2종 이상의 조합으로 사용할 수 있다. 이들 촉매 성분의 배합량은 소위 촉매량일 수 있고, 통상 상기 (A') 내지 (C) 성분의 합계량 당, 백금족 금속 환산(질량)으로 0.1 내지 1,000 ppm, 바람직하게는 1 내지 300 ppm의 범위에서 사용된다.
(E) 성분인 실라놀과 에폭시기를 중합시키는 알루미늄계 경화 촉매로서는, 구체적으로는 삼수산화 알루미늄 또는 알루미늄 알코올레이트, 알루미늄 아실레이트, 알루미늄 아실레이트의 염, 알루미노실록시 화합물 및 알루미늄 킬레이트로 이루어지는 군에서 선택된 촉매량의 유기 알루미늄 화합물이 예시된다. 촉매량은 (A) 성분 또는 (A') 성분과 (B) 성분의 합계량에 대하여 0.1 내지 10 질량％, 보다 바람직하게는 0.3 내지 5 질량％이다. 0.1 질량％ 미만이면 충분한 경화 속도가 얻어지지 않고, 10 질량％를 초과하면, 경화가 너무 빨라서 목적으로 하는 발광 반도체 장치를 제조할 수 없는 경우가 있다.
(F) 성분의 점도가 25 ℃에서 50 mPaㆍs 이하(또한, 점도의 측정법은 상기한 바와 같음)인 비환식 저점도 액상 에폭시 수지로서는, 구체적으로는 에틸렌글리콜 디글리시딜에테르, 프로필렌글리콜 디글리시딜에테르, 1,4-부탄디올 디글리시딜에테르, 1,3-부탄디올 디글리시딜에테르, 네오펜틸글리콜 디글리시딜에테르, 헥산디올 디글리시딜에테르, 글리세롤 디글리시딜에테르, 글리세롤 트리글리시딜에테르, 글리세롤 프로폭실레이트 트리글리시딜에테르, 옥틸글리시딜에테르, 데실글리시딜에테르, 테트라데실글리시딜에테르, 1,3-디글리시딜글리세릴에테르, 1,3-비스(글리시독시프로필)테트라메틸디실록산 등이 예시되지만, 이것으로 한정되지 않는다. 사용량으로서는, (B) 성분인 에폭시 수지에 대하여 0.1 내지 10 질량％, 보다 바람직하게는 1.0 내지 8.0 질량％이다. 0.1 질량％ 미만이면 충분한 상용화제로서의 효과가 얻어지지 않고, 10 질량％를 초과하면, 균열 내성 등이 불충분해져서, 목적으로 하는 발광 반도체 장치를 제조할 수 없는 경우가 있다.
본 발명의 에폭시ㆍ실리콘 혼성 수지 조성물을 경화하여 얻어지는 경화물의 접착성을 향상시키기 위해서, 규소 원자 결합 알콕시기를 갖는 오르가노실란, 오르가노폴리실록산 등의 유기 규소 화합물 등의 (G) 접착 보조제를 임의 성분으로서, 필요에 따라서 첨가 배합할 수도 있다. 이러한 유기 규소 화합물로서는, 예를 들면 테트라메톡시실란, 테트라에톡시실란, 디메틸디메톡시실란, 메틸페닐디메톡시실란, 메틸페닐디에톡시실란, 페닐트리메톡시실란, 메틸트리메톡시실란, 메틸트리에톡시실란, 비닐트리메톡시실란, 알릴트리메톡시실란, 알릴트리에톡시실란, 3-글리시독시프로필트리메톡시실란, 3-메타크릴옥시프로필트리메톡시실란 등의 알콕시실란 화합물 및 1 분자 중에, 규소 원자에 결합된 수소 원자(SiH기), 규소 원자에 결 합된 알케닐기(예를 들면 Si-CH=CH2기), 알콕시실릴기(예를 들면 트리메톡시실릴기 등의 트리알콕시실릴기 등), 에폭시기(예를 들면 글리시독시프로필기, 3,4-에폭시시클로헥실에틸기)로부터 선택되는 관능성기를 2종 이상, 바람직하게는 2종 또는 3종 함유하는, 통상 규소 원자수 4 내지 30, 특히 4 내지 20 정도의, 직쇄상 또는 환상 구조의 실록산 화합물(오르가노실록산 올리고머)을 들 수 있다.
이 경우, (G) 성분인 접착 보조제로서, 하기 화학식 3으로 표시되는 오르가노옥시실릴 변성 이소시아누레이트 화합물 및(또는) 그의 가수분해 축합물(오르가노실록산 변성 이소시아누레이트 화합물)이 바람직하게 사용된다.
<화학식 3>
Figure 112006019579595-PAT00003
(식 중, R5는 하기 화학식 4로 표시되는 유기기 또는 지방족 불포화 결합을 함유하는 1가 탄화수소기이지만, 적어도 1개는 화학식 4의 유기기이다.)
<화학식 4>
Figure 112006019579595-PAT00004
(식 중, R6은 수소 원자 또는 탄소수 1 내지 6의 1가 탄화수소기이고, s는 1 내지 6, 특히 1 내지 4의 정수이다.)
여기서, R5의 지방족 불포화 결합을 함유하는 1가 탄화수소기로서는, 비닐기, 알릴기, 프로페닐기, 이소프로페닐기, 부테닐기, 이소부테닐기, 펜테닐기, 헥세닐기, 시클로헥세닐기 등의 탄소수 2 내지 8, 특히 2 내지 6의 알케닐기를 들 수 있다. 또한, R6의 1가 탄화수소기로서는, 메틸기, 에틸기, 프로필기, 이소프로필기, 부틸기, 이소부틸기, tert-부틸기, 펜틸기, 헥실기, 시클로헥실기 등의 알킬기, 비닐기, 알릴기, 프로페닐기, 이소프로페닐기 등의 알케닐기, 페닐기 등의 아릴기 등의 탄소수 1 내지 8, 특히 1 내지 6의 1가 탄화수소기를 들 수 있고, 바람직하게는 알킬기이다.
상기 (G) 성분으로서 구체적으로는, 하기의 것을 예시할 수 있다.
Figure 112006019579595-PAT00005
(식 중, m, n은 각각 m+n이 2 내지 50, 바람직하게는 4 내지 20을 만족시키 는 양의 정수이다.)
Figure 112006019579595-PAT00006
Figure 112006019579595-PAT00007
이러한 유기 규소 화합물 중, 얻어지는 경화물의 접착성이 특히 우수한 화합물로서는, 1 분자 중에 규소 원자 결합 알콕시기와 알케닐기 또는 규소 원자 결합수소 원자(SiH기)를 갖는 유기 규소 화합물인 것이 바람직하다.
본 발명에 있어서 상기 (G) 성분(임의 성분)인 접착 보조제의 배합량은, (A) 성분 또는 (A') 성분과 (B) 성분의 합계 100 질량부에 대하여, 통상 10 질량부 이하(즉, 0 내지 10 질량부), 바람직하게는 0.01 내지 5 질량부, 보다 바람직하게는 0.1 내지 1 질량부 정도로 배합할 수 있다. (G) 성분의 배합량이 너무 적으면 기재에 대한 접착성이 열악해지는 경우가 있고, 너무 많으면 경화물의 경도가 저하되 거나, 경화물의 표면 점착성에 악영향을 미치는 경우가 있다.
본 발명의 에폭시ㆍ실리콘 혼성 수지 조성물은 접착력이 강하기 때문에, 수지 경화나 실장시의 IR 리플로우에 의한 박리가 일어나지 않는다. 또한, 그의 경화된 수지는 듀로미터형 A에서 70 이상의 경도를 갖고, 경화물의 표면에 대한 먼지의 부착도 없으며, 저탄성 특성을 갖기 때문에 세라믹 또는 플라스틱 케이스와의 열팽창 계수의 차이에 의한 응력을 흡수할 수 있으므로, 저온측 -40 ℃, 고온측 120 ℃의 열 충격 시험을 1,000 사이클 행하더라도 균열이 발생하는 일은 없다.
본 발명의 에폭시ㆍ실리콘 혼성 수지 조성물은, (A), (B) 및 (E) 성분 또는 (A'), (B), (C), (D) 및 (E) 성분을 혼합하여 가열함으로써 용이하게 제조할 수 있다. (A'), (B), (C), (D), (E) 성분을 혼합하면 실온에서도 경화가 진행되기 때문에, 작업 가능 시간을 길게 하므로 아세틸렌알코올계 화합물, 트리아졸류, 니트릴 화합물, 인 화합물 등의 반응 억제제를 미량 첨가하는 것이 바람직하다. 또한, 본 발명의 에폭시ㆍ실리콘 혼성 수지 조성물을 파장 변경하기 위한 형광체나 산화티탄 미세 분말(TiO2) 등과 같은 광 산란제 등을 첨가할 수도 있다.
이 경우, (B) 성분과 (F) 성분을 균일하게 혼합한 후, 이것에 (A) 성분 및 (E) 성분, 또는 (A') 성분과 (C) 성분 및 (D) 성분과 (E) 성분을 첨가하여 균일하게 혼합하는 것이 바람직하고, 이러한 배합 방법을 채용하여, 통상 (A) 성분 또는 (A') 성분과의 균일한 혼합이 곤란한 경우가 많은 (B) 성분을 미리 (F) 성분과 균일하게 혼합함으로써, (A) 성분에 대한 습윤성이 향상되거나, (B) 성분 단독의 경 우보다 저점도화되어 교반이 용이해지기 때문에, 상기 각 성분을 균일하게 혼합하기 쉬워진다. (A) 성분 또는 (A') 성분과 (B) 성분을 균일하게 혼합하는 것이 곤란한 경우에는, 보다 장시간의 교반 조작이나 보다 전단 응력이 높은 교반 조작이 필요하지만, 예를 들면 기계 교반을 사용하여, 보다 장시간 또는 보다 고전단 응력하에서 혼합을 행하면, 혼합 교반시에 발생하는 열 때문에, 휘발 성분을 포함하는 수지 조성물이나 열경화성의 수지에 대해서는 바람직하지 않은 경우가 있다.
또한, 본 발명의 목적을 일탈하지 않는 범위에서, 발연 실리카나 침강성 실리카 등의 보강성 충전재, 난연성 향상제, 유기 용제 등을 첨가할 수도 있다. 또한, 공지된 변색 방지제, 예를 들면 유기 인계 변색 방지제를 첨가할 수도 있다.
또한, (A'), (B), (C), (D), (E) 성분을 필수로 함유하고, 에폭시 수지의 축합과 히드로실릴화 부가 반응을 병용하여 경화시키는 조성물이, (A), (B), (E) 성분을 필수로 함유하고, 에폭시 수지의 축합에 의해서만 경화물을 형성하는 조성물에 비하여 발광 반도체 소자에 대한 접착성, 신뢰성의 점에서 보다 우수하기 때문에 바람직하다.
또한, 본 발명의 발광 반도체를 피복 보호하기 위한 (A), (B), (E) 성분 또는 (A'), (B), (C), (D), (E) 성분을 필수 성분으로 하는 조성물(피복 보호재)를 포팅이나 액상 주입 등으로 사용하는 경우에는 액상인 것이 바람직하고, 25 ℃에서의 점도는 10 내지 1,000,000 mPaㆍs, 특히 100 내지 1,000,000 mPaㆍs 정도가 바람직하다. 한편, 트랜스퍼 성형으로 발광 반도체 장치를 제조하는 경우에는, 상기 액상 수지를 사용할 수도 있지만, 액상 수지를 증점시켜 고형화하여 펠릿화한 후, 성형함으로써도 제조할 수 있다.
본 발명의 피복 보호재는 발광 반도체를 피복 보호하기 위해서 사용된다. 이 경우, 발광 반도체로서는, 발광 다이오드(LED), 유기 전계 발광 소자(유기 EL), 레이저 다이오드, LED 어레이 등을 들 수 있다. 발광 반도체를 피복 보호하는 양태는 특별히 제한되지 않지만, 도 1, 2에 나타낸 바와 같이, 개구부를 갖는 케이스 내에 배치된 발광 반도체를 덮어 케이스 내에 피복 보호재를 충전하고, 이것을 경화시키는 등의 방법을 채용할 수 있다. 또한, 도 3에서 나타낸 것과 같은 매트릭스화된 기판 형상으로 LED를 탑재한 것을 인쇄법, 트랜스퍼 성형, 주입 성형 등으로 제조할 수도 있다.
또한, 본 발명의 피복 보호재의 경화 조건은, 실온(25 ℃)에서 72 시간 내지 200 ℃에서 3 분간으로, 그의 작업 조건에 따라서 임의적이며, 생산성과 발광 소자 또는 케이스의 내열성의 균형으로부터 적절하게 선정할 수 있다. 트랜스퍼 성형이나 주입 성형의 경우에는 150 내지 180 ℃의 온도에서 20 내지 50 kgf/cm2의 압력으로 1 내지 5 분간 성형함으로써 용이하게 제조할 수 있다.
<실시예>
이하, 실시예 및 비교예를 나타내어 본 발명을 구체적으로 설명하지만, 본 발명은 하기의 실시예로 제한되지 않는다. 또한, 하기 예에 있어서, Me, Ph, Vi는 각각 메틸기, 페닐기, 비닐기를 나타내고, 부는 질량부를 나타낸다.
우선, 실시예, 비교예의 피복 보호재의 평가 방법을 나타낸다.
[평가 방법]
실리콘계 다이본드재의 제조
하기 화학식 (I)
Figure 112006019579595-PAT00008
(I)
으로 표시되는 말단 비닐디메틸실록시기 봉쇄 디메틸실록산ㆍ디페닐실록산 공중합체(점도 3 Paㆍs) 100 부, 하기 화학식 (II)
Figure 112006019579595-PAT00009
(II)
로 표시되는 메틸히드로젠폴리실록산(점도 15 mPaㆍs) 2.5 부, 염화백금산 2-에틸헥실알코올 변성 용액(Pt 농도 2 질량％) 0.03 부, 에티닐시클로헥실알코올 0.05 부, 3-글리시독시프로필트리메톡시실란 7 부 및 평균 입경 9 ㎛의 구형 알루미나 미세 분말 400 부를 균일 혼합하여 실리콘 다이본드재를 제조하였다.
수지의 혼합 방법
수지의 혼합은, 소정의 배합물을 미리 스파튤러 등으로 약 30 초 정도 손으로 교반한 후, 진공 믹서 ARV-200(신키(주) 제조)으로 교반함으로써 행하였다.
발광 반도체 장치의 제조 방법
발광 소자로서, InGaN으로 이루어진 발광층을 갖고, 주발광 피크가 470 nm인 LED칩을 사용하여, 도 3에 나타낸 바와 같은 발광 반도체 장치를 제조하였다. 발광 소자 (2)를 리드 전극에 실리콘계 다이본드재 (5)를 사용하여 180 ℃에서 10 분 간 가열하여 고정하였다. 발광 소자 (2)와 리드 전극 (3), (4)를 금선 (6)으로 접속시킨 후, 피복 보호재 (7)을 포팅하고, 180 ℃에서 1 시간 동안 경화시켜 발광 반도체 장치를 제조하였다.
내습 시험 및 적외선 리플로우
제조한 발광 반도체 장치를 85 ℃/85 ％ RH의 항온 항습실 내에서 168 시간 동안 방치한 후, 적외선 리플로우 장치(260 ℃)에 3 회 통과시켜, 외관의 균열이 발생한 수 및(또는) 박리가 발생한 수를 관찰하였다.
표면 먼지 부착성
제조한 발광 반도체 장치에 미세 분말 실리카를 내려 표면에 부착시킨 후, 공기를 내뿜어 반도체 장치 표면에 부착된 미세 분말 실리카를 제거할 수 있는 지를 확인하였다.
광 투과 율 변화
각각의 경화물(두께 1 mm)를 100 ℃의 분위기 하에서 1,000 시간 동안 방치한 후, 초기의 광 투과율과 1,000 시간 후의 광 투과율을 측정하여, 광 투과율의 유지율을 측정하였다.
[실시예 1]
에폭시 당량이 310인 비스페놀 A형 에폭시 수지 20 부, 헥산디올 디글리시딜에테르 1.0 부를 손으로 교반한 후, 믹서에서 90 초간 혼합한 후, 하기 화학식
Figure 112006019579595-PAT00010
(단, k=65, m=30, n=2)
으로 표시되는 폴리실록산 50 부, 실록산 단위가 (PhSiO3/2)0.6(MeSiO3/2)0.2(ViMeSiO2/2)0.2의 조성(몰비)로 표시되고 규소 원자에 결합된 수산기를 8 질량％ 함유하는 오르가노폴리실록산 30 부, 하기 화학식
Figure 112006019579595-PAT00011
으로 표시되는 오르가노히드로젠폴리실록산 5 부, 하기 화학식
Figure 112006019579595-PAT00012
으로 표시되는 접착 보조제 0.3 부, 및 염화백금산의 옥틸알코올 변성 용액 0.05 부, 알루미늄 아세틸아세톤 0.1 부를 첨가하여 손으로 교반한 후, 180 초간 믹서에서 혼합함으로써 에폭시ㆍ실리콘 혼성 수지 조성물을 제조하였다.
이 조성물을, 150 ℃에서 4 시간 동안 가열 성형하여 경화물을 형성하고, JIS K 6301에 준하여 경도(쇼어 D)를 측정하였다. 이 조성물을 150 ℃, 4 시간의 조건에서 경화(이하, 동일함)시킨 것은 무색 투명한 것이었다.
이 수지 조성물을 사용하여 발광 반도체 장치를 제조하였다.
[실시예 2]
에폭시 당량이 310인 비스페놀 A형 에폭시 수지 20 부와, 헥산디올 디글리시딜에테르 1.0 부를 실시예 1과 동일한 혼합 방법으로 미리 잘 혼합한 후, 실록산 단위가 (PhSiO3 /2)0.6(MeSiO3 /2)0.2(ViMeSiO2 /2)0.2의 조성(몰비)로 표시되고 규소 원자에 결합된 수산기를 8 질량％ 함유하는 오르가노폴리실록산 80 부, 하기 화학식
Figure 112006019579595-PAT00013
으로 표시되는 오르가노히드로젠폴리실록산 5 부, 하기 화학식
Figure 112006019579595-PAT00014
으로 표시되는 접착 보조제 0.3 부, 및 염화백금산의 옥틸알코올 변성 용액 0.05 부, 알루미늄 아세틸아세톤 0.1 부를 첨가하여 실시예 1과 동일하게 혼합함으로써 에폭시ㆍ실리콘 혼성 수지 조성물을 제조하였다.
이 조성물을 150 ℃에서 4 시간 동안 가열 성형하여 경화물을 형성하고, JIS K 6301에 준하여 경도(쇼어 D)를 측정하였다. 이 조성물을 경화시킨 것은 무색 투명한 것이었다.
이 수지 조성물을 사용하여 발광 반도체 장치를 제조하였다.
[실시예 3]
실시예 2에서 사용한 비스페놀 A형 에폭시 수지를 에폭시 당량이 290인 수소 첨가 비스페놀 A형 에폭시 수지(상품명 YX8034: JER)로 바꾼 것 이외에는, 실시예 2와 완전히 같은 조성으로 실시예 1과 동일하게 하여 에폭시ㆍ실리콘 혼성 수지 조성물을 제조하고, 경화물을 형성하여 실시예 1과 동일하게 측정한 결과를 표 1에 나타내었다. 경화물은 무색 투명하였다.
이 수지 조성물을 사용하여 발광 반도체 장치를 제조하였다.
[실시예 4]
실시예 3에서 사용한 알루미늄 아세틸아세톤 대신에 벤조산알루미늄을 0.8 부 첨가한 것 이외에는, 실시예 3과 동일한 조성으로 실시예 1과 동일하게 하여 에폭시ㆍ실리콘 혼성 수지 조성물을 제조하고, 경화물을 형성하여 실시예 1과 동일하게 측정한 결과를 표 1에 나타내었다. 경화물은 무색 투명하였다.
이 수지 조성물을 사용하여 발광 반도체 장치를 제조하였다.
[실시예 5]
(CH3SiO3 /2)0.45(PhSiO3 /2)0.4(CH3PhSiO)0.15로 이루어지고 규소 원자 결합 수산기를 5 질량％ 함유하는 오르가노폴리실록산 70 부, 수소 첨가 비스페놀 A형 에폭시 수지(상품명 YX8034: JER) 30 부, 헥산디올 디글리시딜에테르 1.5 부, 실란 커플링제로서 γ-글리시독시프로필트리메톡시실란(상품명 KBM403: 신에츠 가가꾸 고교( 주) 제조) 1 부, 벤조산알루미늄 1.5 부를 용융시키면서 충분히 혼합하여 에폭시ㆍ실리콘 혼성 수지 조성물을 얻었다. 경화물은 무색 투명하였다.
이 수지 조성물을 사용하여 발광 반도체 장치를 제조하였다.
[비교예 1]
실시예 1에서 사용한 헥산디올 디글리시딜에테르를 사용하지 않은 것 이외에는 실시예 1과 동일한 조작을 행하였다. 경화물을 형성하였지만, 경화물은 반투명하였다.
[비교예 2]
(CH3SiO3 /2)0.45(PhSiO3 /2)0.4(CH3PhSiO)0.15로 이루어지고 규소 원자 결합 수산기를 5 질량％ 함유하는 오르가노폴리실록산 60 부, 수소 첨가 비스페놀 A형 에폭시 수지(상품명 YX8034: JER) 40 부, 실란 커플링제로서 γ-글리시독시프로필트리메톡시실란(상품명 KBM403: 신에츠 가가꾸 고교(주) 제조) 1 부, 벤조산알루미늄 1.5 부를 용융시키면서 충분히 혼합하여 에폭시ㆍ실리콘 혼성 수지 조성물을 얻었다. 경화물은 무색 투명하였다.
이 수지 조성물을 사용하여 발광 반도체 장치를 제조하였다.
실시예 1 내지 5 및 비교예 2의 수지 조성물을 사용하여 발광 소자를 밀봉하고 특성을 평가하였다.
상기 실시예 및 비교예의 피복 보호재의 평가 결과를 표 1에 나타내었다.
Figure 112006019579595-PAT00015
본 발명의 에폭시ㆍ실리콘 혼성 수지 조성물의 경화물로 피복 보호된 발광 반도체 장치는, 내열 시험에 의한 변색도 적고, 발광 효율도 높기 때문에 수명이 길고 에너지 절약이 우수한 발광 반도체 장치를 제공하는 것이 가능하며, 산업상의 장점이 많다.

Claims (6)

  1. (A') 1 분자 중에 1개 이상의 지방족 불포화 1가 탄화수소기를 갖고, 또한 1개 이상의 규소 원자 결합 수산기를 갖는 유기 규소 화합물,
    (B) 에폭시 당량 250 이상의 방향족 에폭시 수지, 또는 방향족 환을 일부 또는 완전히 수소 첨가한 수소 첨가형 에폭시 수지,
    (C) 오르가노히드로젠폴리실록산,
    (D) 백금족 금속계 촉매,
    (E) 알루미늄계 경화 촉매, 및
    (F) 점도가 25 ℃에서 50 mPaㆍs 이하인 비환식 저점도 액상 에폭시 수지
    를 필수 성분으로 하는 것을 특징으로 하는 에폭시ㆍ실리콘 혼성 수지 조성물.
  2. 제1항에 있어서, 발광 반도체 소자 밀봉용인 에폭시ㆍ실리콘 혼성 수지 조성물.
  3. 제1항에 기재된 (B) 성분과 (F) 성분을 균일하게 혼합한 후, (A') 성분과 (C) 성분 및 (D) 성분과 (E) 성분을 첨가하여 균일하게 혼합하는 것을 특징으로 하는 에폭시ㆍ실리콘 혼성 수지 조성물의 제조 방법.
  4. 발광 반도체 소자가 제1항 또는 제2항에 기재된 에폭시ㆍ실리콘 혼성 수지 조성물의 투명 경화물로 밀봉 보호된 발광 반도체 장치.
  5. 발광 반도체 소자가,
    (A) 1 분자 중에 1개 이상의 규소 원자 결합 수산기를 갖는 유기 규소 화합물,
    (B) 에폭시 당량 250 이상의 방향족 에폭시 수지, 또는 방향족 환을 일부 또는 완전히 수소 첨가한 수소 첨가형 에폭시 수지,
    (E) 알루미늄계 경화 촉매, 및
    (F) 점도가 25 ℃에서 50 mPaㆍs 이하인 비환식 저점도 액상 에폭시 수지
    를 필수 성분으로 하는 에폭시ㆍ실리콘 혼성 수지 조성물의 투명 경화물로 밀봉 보호된 발광 반도체 장치.
  6. 제5항에 있어서, 에폭시ㆍ실리콘 혼성 수지 조성물이, (B) 성분과 (F) 성분을 균일하게 혼합한 후, (A) 성분 및 (E) 성분을 첨가하여 균일하게 혼합함으로써 얻어진 것인 발광 반도체 장치.
KR1020060025617A 2005-03-22 2006-03-21 에폭시ㆍ실리콘 혼성 수지 조성물, 그의 제조 방법, 및발광 반도체 장치 KR101252301B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00081054 2005-03-22
JP2005081054A JP4614075B2 (ja) 2005-03-22 2005-03-22 エポキシ・シリコーン混成樹脂組成物及びその製造方法、並びに発光半導体装置

Publications (2)

Publication Number Publication Date
KR20060102287A true KR20060102287A (ko) 2006-09-27
KR101252301B1 KR101252301B1 (ko) 2013-04-08

Family

ID=37014798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060025617A KR101252301B1 (ko) 2005-03-22 2006-03-21 에폭시ㆍ실리콘 혼성 수지 조성물, 그의 제조 방법, 및발광 반도체 장치

Country Status (4)

Country Link
JP (1) JP4614075B2 (ko)
KR (1) KR101252301B1 (ko)
CN (1) CN1837284B (ko)
TW (1) TWI418591B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101480587B1 (ko) * 2010-05-07 2015-01-08 신에쓰 가가꾸 고교 가부시끼가이샤 신규 실페닐렌 골격 함유 실리콘형 고분자 화합물 및 그의 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4844732B2 (ja) * 2005-05-24 2011-12-28 信越化学工業株式会社 発光半導体装置
JP2007191697A (ja) * 2005-12-19 2007-08-02 Shin Etsu Chem Co Ltd エポキシ・シリコーン混成樹脂組成物及び光半導体装置
JP5010247B2 (ja) * 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP5608955B2 (ja) * 2007-02-06 2014-10-22 日亜化学工業株式会社 発光装置及びその製造方法並びに発光装置用成形体
US9102786B2 (en) 2007-09-27 2015-08-11 Mitsubishi Gas Chemical Company, Inc. Epoxy resin composition, cured object obtained therefrom, and light-emitting diode
JP2010248385A (ja) * 2009-04-16 2010-11-04 Jsr Corp 組成物、硬化体、および光半導体封止材
JP2012049519A (ja) * 2010-07-26 2012-03-08 Mitsubishi Chemicals Corp 半導体発光装置用パッケージ及び発光装置
JP6232714B2 (ja) * 2013-03-08 2017-11-22 日本ゼオン株式会社 エポキシ樹脂組成物、封止材、および光半導体装置
CN103694478B (zh) * 2013-12-10 2016-01-13 广东聚合有机硅材料有限公司 一种聚硅氧烷的合成方法
EP3158595B1 (en) 2014-06-19 2021-12-01 Inkron Oy Led lamp with siloxane particle material
JP5972433B1 (ja) * 2015-07-21 2016-08-17 古河電気工業株式会社 電子デバイス封止用硬化性吸湿性樹脂組成物、樹脂硬化物および電子デバイス
JP6010210B2 (ja) * 2015-12-10 2016-10-19 株式会社カネカ 表面実装型発光装置用樹脂成形体およびそれを用いた発光装置
TWI784922B (zh) * 2015-12-18 2022-12-01 香港商英克倫股份有限公司 Led燈、led燈之製造方法以及led裝置之密封方法
CN116925624B (zh) * 2023-08-24 2024-02-23 湖南庆润新材料有限公司 一种自清洁减反射涂料、涂层及制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133120A (en) * 1981-02-12 1982-08-17 Toshiba Corp Manufacturing of cast epoxy resin
JPS6189221A (ja) * 1984-10-08 1986-05-07 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物
JPH03294331A (ja) * 1990-04-11 1991-12-25 Toshiba Silicone Co Ltd 封止用エポキシ樹脂組成物およびその製造方法
US5618984A (en) * 1994-06-24 1997-04-08 Mitsui Toatsu Chemicals, Inc. Phenol aralkyl resins, preparation process thereof and epoxy resin compositions
JP3093964B2 (ja) * 1994-11-17 2000-10-03 信越化学工業株式会社 シリコーンゴムとシリコーン−エポキシ樹脂の複合体及びその製造方法
CN1155562A (zh) * 1995-10-11 1997-07-30 陶氏康宁公司 改进粘合性的可固化有机聚硅氧烷组合物
JPH10135522A (ja) * 1996-10-29 1998-05-22 Nippon Perunotsukusu Kk 発光ダイオードデバイス
CA2236391A1 (en) * 1997-05-02 1998-11-02 Bayer Aktiengesellschaft Addition crosslinking silicone rubber mixtures, a process for the preparation thereof, a process for the preparation of composite molded parts and the use thereof
FR2775481B1 (fr) * 1998-02-27 2003-10-24 Rhodia Chimie Sa Composition silicone adhesive reticulable et utilisation de cette composition pour le collage de substrats divers
JP2000248182A (ja) * 1999-03-02 2000-09-12 Dow Corning Toray Silicone Co Ltd 樹脂用添加剤、硬化性樹脂組成物、および硬化樹脂
JP4721625B2 (ja) * 2003-01-29 2011-07-13 旭化成ケミカルズ株式会社 発光ダイオード
JP4766222B2 (ja) * 2003-03-12 2011-09-07 信越化学工業株式会社 発光半導体被覆保護材及び発光半導体装置
JP2004292714A (ja) * 2003-03-28 2004-10-21 Kanegafuchi Chem Ind Co Ltd 硬化性組成物、硬化物、その製造方法およびその硬化物により封止された発光ダイオード
JP4803339B2 (ja) * 2003-11-20 2011-10-26 信越化学工業株式会社 エポキシ・シリコーン混成樹脂組成物及び発光半導体装置
JP4300418B2 (ja) * 2004-04-30 2009-07-22 信越化学工業株式会社 エポキシ・シリコーン混成樹脂組成物及び発光半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101480587B1 (ko) * 2010-05-07 2015-01-08 신에쓰 가가꾸 고교 가부시끼가이샤 신규 실페닐렌 골격 함유 실리콘형 고분자 화합물 및 그의 제조 방법

Also Published As

Publication number Publication date
JP4614075B2 (ja) 2011-01-19
CN1837284A (zh) 2006-09-27
CN1837284B (zh) 2010-10-06
TW200706592A (en) 2007-02-16
JP2006265274A (ja) 2006-10-05
KR101252301B1 (ko) 2013-04-08
TWI418591B (zh) 2013-12-11

Similar Documents

Publication Publication Date Title
KR101252301B1 (ko) 에폭시ㆍ실리콘 혼성 수지 조성물, 그의 제조 방법, 및발광 반도체 장치
JP4803339B2 (ja) エポキシ・シリコーン混成樹脂組成物及び発光半導体装置
JP4300418B2 (ja) エポキシ・シリコーン混成樹脂組成物及び発光半導体装置
JP4586967B2 (ja) 発光半導体被覆保護材及び発光半導体装置
KR100848861B1 (ko) 실리콘 고무 조성물, 발광 반도체 피복/보호재 및 발광반도체 장치
KR101939408B1 (ko) Ｌｅｄ의 리플렉터용 열경화성 실리콘 수지 조성물, 및 이를 이용한 ｌｅｄ용 리플렉터 및 광반도체 장치
US8017246B2 (en) Silicone resin for protecting a light transmitting surface of an optoelectronic device
JP4636242B2 (ja) 光半導体素子封止材及び光半導体素子
KR101948327B1 (ko) Ｌｅｄ의 리플렉터용 열경화성 수지 조성물, 및 이를 이용한 ｌｅｄ용 리플렉터 및 광반도체 장치
JP5305452B2 (ja) 光半導体素子封止用樹脂組成物
JP4479882B2 (ja) 砲弾型発光半導体装置
US7592399B2 (en) Epoxy/silicone hybrid resin composition and optical semiconductor device
JP5238157B2 (ja) 硬化性シリコーン組成物および電子部品
JP4844732B2 (ja) 発光半導体装置
JP2010121117A (ja) 可視光遮光性シリコーンゴム組成物及びその硬化物並びに光半導体装置
KR101527230B1 (ko) 열경화성 수지 조성물
US20060270808A1 (en) Epoxy-silicone mixed resin composition, cured article thereof, and light-emitting semiconductor device
JP4822001B2 (ja) エポキシ・シリコーン混成樹脂組成物及びその硬化物
KR101383128B1 (ko) 경화성 실리콘 조성물 및 이의 경화물
JP2007191697A (ja) エポキシ・シリコーン混成樹脂組成物及び光半導体装置
JP4479883B2 (ja) 発光半導体装置
WO2019026754A1 (ja) 硬化性シリコーン組成物、および光半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 7