KR20060079353A - 사이드 로브 현상을 이용한 실린더형 커패시터 형성 방법 - Google Patents

사이드 로브 현상을 이용한 실린더형 커패시터 형성 방법 Download PDF

Info

Publication number
KR20060079353A
KR20060079353A KR1020040117124A KR20040117124A KR20060079353A KR 20060079353 A KR20060079353 A KR 20060079353A KR 1020040117124 A KR1020040117124 A KR 1020040117124A KR 20040117124 A KR20040117124 A KR 20040117124A KR 20060079353 A KR20060079353 A KR 20060079353A
Authority
KR
South Korea
Prior art keywords
layer
forming
photoresist pattern
donut
pattern
Prior art date
Application number
KR1020040117124A
Other languages
English (en)
Other versions
KR100670396B1 (ko
Inventor
강재현
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040117124A priority Critical patent/KR100670396B1/ko
Priority to JP2005353854A priority patent/JP4416727B2/ja
Priority to US11/322,882 priority patent/US7402486B2/en
Priority to DE102005063118A priority patent/DE102005063118A1/de
Publication of KR20060079353A publication Critical patent/KR20060079353A/ko
Application granted granted Critical
Publication of KR100670396B1 publication Critical patent/KR100670396B1/ko
Priority to US12/168,731 priority patent/US20080283892A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Abstract

본 발명에 따르면, 반도체 기판 상에 콘택홀을 가지는 절연층을 형성하고, 콘택홀을 채우되 상기 절연층 상으로 연장되는 도전층을 형성하고, 감쇠형 위상 시프트 마스크(attenuated PSM)를 이용하고 과도 노광을 이용한 포토 공정으로 사이드 로브(side lobe) 현상을 유발하여 도넛 형태의 포토레지스트 패턴을 형성한다. 포토레지스트 패턴을 식각 마스크로 도전층을 패터닝하여 실린더 형태의 하부 전극을 형성하고, 유전층 및 상부 전극을 형성하여 실린더형 커패시터를 형성한다.
PSM, 사이드 로브 현상, 도넛 형태 포토레지스트 패턴, 실린더형 커패시터

Description

사이드 로브 현상을 이용한 실린더형 커패시터 형성 방법{Method for fabricating cylindric type capacitor using side lobe phenomenon}
도 1 내지 도 7은 종래의 실린더형 커패시터 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 8 내지 도 14는 본 발명의 실시예에 따른 도넛 형태의 포토레지스트 패턴을 형성하는 방법을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 15 내지 도 17은 본 발명의 실시예에 따른 실린더형 커패시터 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
본 발명은 반도체 소자 제조에 관한 것으로, 보다 상세하게는, 사이드 로브(side lobe) 현상을 이용한 실린더(cylinder)형 커패시터(capacitor) 형성 방법에 관한 것이다.
반도체 소자, 예컨대, DRAM의 구조는 1T(Transistor), 1C(Capacitor)의 구조로 구성되고 있다. 그런데, 트랜지스터에 비교해서 커패시터의 크기가 상대적으로 크기 때문에, 소자의 집적도 향상을 위해서 커패시터의 저장 용량은 유지 또는 확 보하면서 보다 작은 크기로 만들려는 연구가 지속되고 있다.
커패시터의 저장용량은 C = ε ㅧ A / d 로 계산될 수 있다. 이때, C는 커패시터의 스토리지 능력(capacitor storage ability)이고, A는 면적, d는 거리로 이해될 수 있다. 즉, 저장용량은 유전체의 유전 상수(ε)와 유전체를 둘러싸고 있는 면적에 비례하고, 전극 사이의 이격 거리에 반비례한다.
따라서, 커패시터의 저장 능력을 향상시키기 위한 방법으로는 유전체 물질에 대한 연구와 커패시터의 기하학적인 형상에 대한 연구로 나누어 고려할 수 있다. 후자의 경우, 실린더 형태의 커패시터를 사용하는 방법이 주로 고려되고 있다. 실린더 형태의 커패시터는 유전체를 둘러싸는 면적을 증가시켜 보다 작은 크기로 커패시터를 형성하는 것을 가능하게 하고 있다. 1T 및 1C의 구조를 가지는 DRAM의 경우 상대적으로 큰 커패시터의 크기를 줄이는 것이 소자의 집적도 향상에 중요한 인자로 인식되고 있어, 현재 많이 사용되는 공정이 실린더 형태 커패시터를 채용하고 있다.
그럼에도 불구하고, 실린더 형태의 커패시터는 공정적인 측면에서는 많은 문제점을 야기시키고 있다. 예컨대, 실린더형 커패시터의 경우 포토(photo) 공정에서 단일 마스크(mask)에 실린더(cylinder) 모양을 구현하는 것이 불가능해서, 여러 단계(step)를 거쳐 실린더 형상을 만들고 있다. 이에 따라 공정 단계가 상대적으로 복잡하다. 또한, 습식 식각 공정(wet etch process)을 포함하고 있어, 웨이퍼(wafer)에 손상(damage)을 발생할 수도 있다. 따라서, 커패시터의 크기를 줄이는 장점을 유지하면서도 현재 가지고 있는 공정상의 문제점을 해결할 수 있는 새로운 공정의 개발이 필요하게 된다.
도 1 내지 도 7은 종래의 실린더형 커패시터 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 1을 참조하면, 종래의 실린더형 커패시터를 형성하는 방법은 먼저, 반도체 기판(10) 상에 제1 절연층(20)을 형성하고, 제1 절연층(20)에 콘택홀(contact hole: 21)을 형성하고, 콘택홀(21)을 채우고 제1 절연층(20) 상을 연장되는 도전층, 예컨대, 도전성 제1 폴리실리콘층(40)을 증착한다. 이때, 제1 폴리실리콘층(40)과 제1 절연층(20) 사이에는 식각 종료층(etch stopper: 30)이 도입될 수 있다. 식각 종료층(30)은 실리콘 질화물(SiN)층으로 형성될 수 있다.
도 2를 참조하면, 실린더 형상의 하부 전극의 안쪽에 해당되는 영역을 만들기 위해서 제2 절연층(50)을 실리콘 산화물 등을 증착하여 형성한다.
도 3을 참조하면, 실린더의 안쪽 크기만큼만 남겨두고 나머지 제2 절연층(50) 부분을 제거하기 위해, 제2 절연층(50) 상에 식각 마스크(60)를 형성한다. 식각 마스크(60)는 포토레지스트 패턴(photoresist pattern)일 수 있다.
도 4를 참조하면, 식각 마스크(60)에 의해 노출된 부분을 선택적으로 식각하여 제거하여 제2 절연층 패턴(55)을 형성한다.
도 5를 참조하면, 제2 절연층 패턴(55)을 덮어 제1 폴리실리콘층(40)에 연결되는 도전성의 제2 폴리실리콘층(70)을 형성한다.
도 6을 참조하면, 이방성 건식 식각 공정을 통해 일정한 두께만큼 폴리실리콘을 반응성 이온 식각(RIE: Reactive Ion Etch)하여 제2 절연층 패턴(55)의 외벽 에 실린더 형상의 제2 폴리실리콘층 패턴(75)을 형성한다. 이때, 건식 식각 공정은 하부의 식각 종료층(30)을 식각 종료점으로 이용하여 수행된다. 이에 따라, 하부의 제1 폴리실리콘층(40) 또한 패터닝되게 된다. 이에 따라, 제1 폴리실리콘층(40) 및 제2 폴리실리콘층 패턴(75)을 포함하여 구성되는 실린더형 하부 전극(40, 75)이 형성된다.
도 7을 참조하면, 제2 절연층 패턴(55)을 선택적으로 식각, 예컨대, 습식 식각하여 실린더형 하부 전극(40, 75)의 외벽 및 내벽, 바닥을 모두 노출시킨다. 이후에, 하부 전극(40, 75) 상에 유전층 및 상부 전극을 형성하여 커패시터를 형성한다.
이와 같은 종래의 실린더형 커패시터 공정 방법은 마스크에 실린더 모양의 구현이 불가능하기 때문에 제시된 방법이다. 따라서, 실린더 형태의 커패시터를 형성하기 위해서는 추가적인 여러 공정을 거쳐야 하는 문제점을 가지고 있다. 즉, 공정이 많아질수록 결함(defect)에 인한 수율 저하(yield drop) 및 추가된 공정에 따른 제조 원가의 상승, 공정 기간의 연장 등이 수반되고 있다.
또한, 유전체를 증착하기 위한 공간을 만들기 위해 습식 식각을 이용해서 제2 절연층 패턴(55)의 산화물을 제거하게 되는데, 습식 식각은 전극의 역할을 하는 폴리실리콘에 손상을 줄 수도 있고, 습식 화학제(wet chemical)가 웨이퍼의 가장자리로 파고 들어가 가장자리 영역의 칩(chip)에 피해를 주기도 한다.
본 발명이 이루고자 하는 기술적 과제는, 종래의 실린더형 커패시터를 형성 하는 과정에 비해 간단한 공정 단계들로 구성되고 또한 습식 식각 과정이 배제될 수 있는 실린더형 커패시터 형성 방법을 제시하는 데 있다.
상기의 기술적 과제를 위한 본 발명의 일 실시예는,
반도체 기판 상에 절연층을 형성하는 단계;
상기 절연층을 관통하는 콘택홀을 형성하는 단계;
상기 콘택홀을 채우되 상기 절연층 상으로 연장되는 도전층을 형성하는 단계;
상기 도전층 상에 사이드 로브(side lobe) 현상을 유발하는 과도 노광(over exposure)을 포함하는 포토 공정을 수행하여 도넛 형태의 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴을 식각 마스크로 상기 도전층을 패터닝하여 실린더 형태의 하부 전극을 형성하는 단계; 및
상기 하부 전극을 덮는 유전층 및 상부 전극을 형성하는 단계를 포함하는 실린더형 커패시터 형성 방법을 제시한다.
상기 도넛 형태의 포토레지스트 패턴을 형성하는 단계는 상기 도전층 상에 도입되는 포토레지스트층 상에 홀(hole)을 위한 광 투과 영역을 가지는 감쇠형 위상 시프트 마스크(attenuated PSM)를 도입하고 상기 위상 시프트 마스크를 이용하여 상기 포토레지스트층을 노광하되, 과도 노광하여 상기 사이드 로브 현상을 상기 포토레지스트층 상에 유발하여 상기 포토레지스트 패턴이 도넛 형태를 가지게 하는 단계를 포함하는 포토 공정으로 수행될 수 있다.
상기 도전층은 도전성 폴리실리콘층을 포함하여 형성될 수 있다.
상기 도전층의 패터닝은 반응성 이온 식각(RIE)을 포함하여 수행될 수 있다.
본 발명에 따르면, 종래의 실린더형 커패시터를 형성하는 과정에 비해 간단한 공정 단계들로 구성되고 또한 습식 식각 과정이 배제될 수 있는 실린더형 커패시터 형성 방법을 제시하는 데 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명의 실시예에서는 도넛 형태의 패턴, 예컨대 포토레지스트 패턴을 웨이퍼 상에 포토 공정으로 직접 구현함으로써, 종래의 방법에서 도넛 형상을 만들기 위해 도입하던 여러 단계의 공정들을 생략할 수 있는 방법을 제시한다. 또한, 습식 식각 공정을 배제하여 웨이퍼에 주는 손상을 효과적으로 감소시킬 수 있다. 본 발명의 실시예에서는 이러한 도넛 형태의 패턴을 직접 웨이퍼 상에 형성하기 위해서, 포토 공정에서 사이드 로브(side lobe) 현상을 의도적으로 일으켜 포토레지스트 패턴이 도넛 형태로 형성되도록 한다.
현재 콘택홀(contact hole) 형성을 위한 포토 공정에서 주로 사용되고 있는 감쇠형 위상 시프트 마스크(attenuated PSM(Phase Shift Mask))를 이용하여, 적정량의 과도 노광(over exposure)을 수행하면, 웨이퍼 상에 홀의 패턴이 아닌 도넛 모양의 새로운 패턴을 형성할 수 있다. 이는 실제 마스크 상에 존재하는 설계된 패턴 형상이 아닌 새로운 형상의 패턴이다. 두께가 100㎚ 이하의 도넛 형태의 패턴인 경우 현재의 마스크 제작 기술로는 실제적으로 마스크 상에 패턴을 형성하기가 어 렵다.
하지만, 본 발명의 실시예에서는 감쇠형 PSM 마스크에서 문제시되는 이러한 사이드 로브 현상을 이용하여 마스크에 도넛 형태의 패턴을 설정하지 않고서도 웨이퍼 상에 도넛 형태의 포토레지스트 패턴을 구현할 수 있다.
감쇠형 PSM에서는 만들려는 패턴의 주변을 전부 차광 크롬(Cr)층으로 빛을 차단하는 것이 아니라, 6∼15% 정도 투과하게 한다. 하지만, 투과된 빛의 위상(phase)은 크롬이 없는 부분을 통과한 빛과는 반대가 되게 된다. 위상이 반대가 되는 빛은 웨이퍼에서의 콘트라스트(contrast)의 향상을 가져오게 한다.
도 8은 포토 마스크 상의 콘택홀을 위한 레이아웃(layout)을 설명하기 위해서 개략적으로 도시한 평면도이다. 도 8을 참조하면, 점들로 그림자진 부분은 빛이 6∼15% 정도 투과가 되는 부분이고, 흰색 부분은 빛이 100% 투과되는 부분이다.
이러한 포토 마스크를 이용하여 노광을 수행할 때, 실제 웨이퍼 상에 도달하는 빛의 세기(intensity)는 다음의 도 9에 제시된 바와 같다.
도 9는 도 8의 포토 마스크를 투과한 에어리얼 이미지(aerial image)를 설명하기 위해서 개략적으로 도시한 위치에 대한 상대적 세기 그래프이다.
도 9를 참조하면, 빛이 100% 통과한 곳의 세기를 1이라고 볼 때, 6∼15% 정도만 투과된 빛의 세기가 피치(pitch)에 따라 0.1∼0.5 정도로 간주할 수 있다. 이런 작은 피크(peak)에 의해 웨이퍼에 구현된 허상의 이미지를 사이드 로브라고 하는 데, 이것은 의도적으로 콘트라스트의 증가를 위해서 투과시킨 빛들이 중첩 현상을 일으켜서 나타나게 된다. 하지만, 보통의 공정에서는 포토레지스트(PR)의 문턱 (threshold) 값이 작은 피크 값 보다 더 크게 되므로 패턴에 영향을 주지 못한다. 하지만 과도 노광(over exposure)을 하게 되면, 작은 피크의 세기가 증가하게 되어 PR의 문턱 값을 넘게 된다. 즉, 패턴이 형성된다.
이러한 패턴은 처음에 마스크에서 구현하려고 했던 패턴의 모양을 그대로 따라 가게 된다. 도 9에서는 세기가 일차원(1D)로 그려져 있지만, 이차원(2D)로 넓혀서 보게 되면 사이드 로브가 패턴에서 일정한 거리를 두면서 주변에 생기게 된다. 즉, 마스크에 설계 형성된 패턴이 원인 경우에 사이드 로브 또한 원의 모양을 하게 되어 결과적으로는 도넛 모양을 형성하게 된다. 또한, 도넛의 두께는 과도 노광의 양과 패턴의 피치로 조절될 수 있다.
도 10은 도 8의 포토 마스크를 이용하여 적정 에너지로 노광하였을 때 형성될 패턴의 단면 시뮬레이션(simulation) 결과를 설명하기 위해서 개략적으로 도시한 도면이다. 도 11은 도 8의 포토 마스크를 이용하여 적정 에너지로 노광하였을 때 형성될 패턴의 평면의 시뮬레이션(simulation) 결과를 설명하기 위해서 개략적으로 도시한 도면이다.
도 10 및 도 11을 참조하면, 적정 노광의 경우 실제 의도한 패턴 형상을 따르는 포토레지스트 패턴이 도시된 바와 같이 웨이퍼 상에 형성되게 된다.
도 12는 도 8의 포토 마스크를 이용하여 과도(over)한 에너지로 노광하였을 때 형성될 패턴의 단면 시뮬레이션(simulation) 결과를 설명하기 위해서 개략적으로 도시한 도면이다. 도 13은 도 8의 포토 마스크를 이용하여 과도한 에너지로 노광하였을 때 형성될 패턴의 평면 시뮬레이션(simulation) 결과를 설명하기 위해서 개략적으로 도시한 도면이다.
도 12 및 도 13을 참조하면, 과도한 노광의 경우 실제 의도한 패턴 형상을 따르는 사이드 로브가 발생하여 실제 웨이퍼 상에 형성될 포토레지스트 패턴은 도시된 바와 같이 도넛 형상을 가지게 된다.
이와 같은 본 발명의 실시예에 따른 결과는 도 14에 제시된 바와 같은 실제 과도 노광 후 형성된 포토레지스트 패턴의 주사 전자 현미경(SEM) 사진으로 확인할 수 있다.
도 14는 도 8의 포토 마스크를 이용하여 과도한 에너지로 포토레지스트를 노광하였을 때 웨이퍼 상에 형성된 포토레지스트 패턴의 주사 전자 현미경(SEM) 사진이다. 도 14를 참조하면, 실제 과도한 노광에 의해서 도넛 형상의 포토레지스트 패턴이 웨이퍼 상에 노광 및 현상과 같은 포토 공정에 의해서 형성된다.
본 발명의 실시예에서는 이와 같이 설명한 과정으로 실제 웨이퍼 상에 포토레지스트 패턴을 도넛 형태의 패턴으로 형성한다. 이에 따라, 종래의 방법에서 도넛 형상을 만들기 위한 여러 단계의 공정을 생략할 수 있게 된다. 또한 습식 공정을 수행하지 않게 되어, 웨이퍼에 주는 손상을 크게 줄일 수 있다.
도 15 내지 도 17은 본 발명의 실시예에 의한 실린더형 커패시터 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 15를 참조하면, 본 발명의 실시예에 따른 실린더형 커패시터를 형성하는 방법은 먼저, 반도체 기판(100) 상에 절연층(200)을 형성하고, 절연층(200)에 콘택홀(201)을 형성하고, 콘택홀(201)을 채우고 절연층(200) 상을 연장되는 도전층, 예 컨대, 도전성 폴리실리콘층(400)을 증착한다. 도전성 폴리실리콘층(400)은 커패시터의 하부 전극에 요구되는 높이만큼의 두께를 절연층(200) 상으로 연장되는 부분이 가지도록 증착된다. 이때, 폴리실리콘층(400)과 하부의 절연층(200) 사이에는 식각 종료층(300)이 도입될 수 있다. 식각 종료층(300)은 실리콘 질화물(SiN)층으로 형성될 수 있다.
도 16을 참조하면, 앞서 설명한 바와 같이 포토레지스트층을 폴리실리콘층(400) 상에 형성하고, 도 8에 제시된 바와 같이 콘택홀의 레이아웃을 가지는 포토 마스크를 이용하여 포토 공정을 수행하되 사이드 로브 현상이 발생하게 과도 노광을 수행한다. 이때, 포토 마스크는 감쇠형 위상 시프트 마스크로 형성된다. 이와 같은 포토 공정에 의해서 폴리실리콘층(400) 상에는 도 14에 제시된 바와 같은 도넛 형상의 포토레지스트 패턴(500)이 형성되게 된다.
도 17을 참조하면, 포토레지스트 패턴(500)을 식각 마스크로 이용하여 폴리실리콘층(400)의 노출된 부분을 이방성 건식 식각 공정, 예컨대, RIE 공정으로 선택적으로 식각하여 실린더 형상의 하부 전극(450)을 형성한다. 이때, 건식 식각 공정은 하부의 식각 종료층(300)을 식각 종료점으로 이용하여 수행된다. 이후에, 하부 전극(450) 상에 유전층 및 상부 전극을 형성하여 커패시터를 형성한다.
상술한 본 발명에 따르면, 실린더형 커패시터의 하부 전극을 형성하는 공정 단계를 보다 단순화함으로써 재료비의 감소를 구현할 수 있다. 또한, 전체적인 공정 기간의 단축으로 인한 생산성 향상을 구현할 수 있다. 또한, 습식 식각 공정의 배제로 웨이퍼 손상 감소 및 이에 따른 수율 향상을 구현할 수 있다.
이상, 본 발명을 구체적인 실시예들을 통하여 설명하였지만, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 본 발명은 여러 형태로 변형될 수 있다.

Claims (4)

  1. 반도체 기판 상에 절연층을 형성하는 단계;
    상기 절연층을 관통하는 콘택홀을 형성하는 단계;
    상기 콘택홀을 채우되 상기 절연층 상으로 연장되는 도전층을 형성하는 단계;
    상기 도전층 상에 사이드 로브(side lobe) 현상을 유발하는 과도 노광(over exposure)을 포함하는 포토 공정을 수행하여 도넛 형태의 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 마스크로 상기 도전층을 패터닝하여 실린더 형태의 하부 전극을 형성하는 단계; 및
    상기 하부 전극을 덮는 유전층 및 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 실린더형 커패시터 형성 방법.
  2. 제 1항에 있어서,
    상기 도넛 형태의 포토레지스트 패턴을 형성하는 단계는
    상기 도전층 상에 도입되는 포토레지스트층 상에 홀(hole)을 위한 광 투과 영역을 가지는 감쇠형 위상 시프트 마스크(attenuated PSM)를 도입하고, 상기 위상 시프트 마스크를 이용하여 상기 포토레지스트층을 노광하되 과도 노광하여 상기 사이드 로브 현상을 상기 포토레지스트층 상에 유발하여 상기 포토레지스트 패턴이 도넛 형태를 가지게 하는 단계를 포함하는 것을 특징으로 하는 실린더형 커패시터 형성 방법.
  3. 제 1항에 있어서,
    상기 도전층은 도전성 폴리실리콘층을 포함하여 형성되는 것을 특징으로 하는 실린더형 커패시터 형성 방법.
  4. 제 1항에 있어서,
    상기 도전층의 패터닝은
    반응성 이온 식각(RIE)을 포함하여 수행되는 것을 특징으로 하는 실린더형 커패시터 형성 방법.
KR1020040117124A 2004-12-30 2004-12-30 사이드 로브 현상을 이용한 실린더형 커패시터 형성 방법 KR100670396B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040117124A KR100670396B1 (ko) 2004-12-30 2004-12-30 사이드 로브 현상을 이용한 실린더형 커패시터 형성 방법
JP2005353854A JP4416727B2 (ja) 2004-12-30 2005-12-07 キャパシタの製造方法
US11/322,882 US7402486B2 (en) 2004-12-30 2005-12-29 Cylinder-type capacitor and storage device, and method(s) for fabricating the same
DE102005063118A DE102005063118A1 (de) 2004-12-30 2005-12-30 Zylinderkondensator und Speichereinrichtung und Verfahren zu deren Herstellung
US12/168,731 US20080283892A1 (en) 2004-12-30 2008-07-07 Cylinder-Type Capacitor and Storage Device, and Method(s) for Fabricating the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117124A KR100670396B1 (ko) 2004-12-30 2004-12-30 사이드 로브 현상을 이용한 실린더형 커패시터 형성 방법

Publications (2)

Publication Number Publication Date
KR20060079353A true KR20060079353A (ko) 2006-07-06
KR100670396B1 KR100670396B1 (ko) 2007-01-16

Family

ID=36639406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117124A KR100670396B1 (ko) 2004-12-30 2004-12-30 사이드 로브 현상을 이용한 실린더형 커패시터 형성 방법

Country Status (4)

Country Link
US (2) US7402486B2 (ko)
JP (1) JP4416727B2 (ko)
KR (1) KR100670396B1 (ko)
DE (1) DE102005063118A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728372B2 (en) * 2006-05-10 2010-06-01 International Business Machines Corporation Method and structure for creation of a metal insulator metal capacitor
US7985681B2 (en) * 2007-06-22 2011-07-26 Micron Technology, Inc. Method for selectively forming symmetrical or asymmetrical features using a symmetrical photomask during fabrication of a semiconductor device and electronic systems including the semiconductor device
KR100950470B1 (ko) * 2007-06-22 2010-03-31 주식회사 하이닉스반도체 반도체 메모리소자의 스토리지전극 형성방법
TW200933878A (en) * 2008-01-21 2009-08-01 Ind Tech Res Inst Memory capacitor and manufacturing method thereof
JP5259661B2 (ja) * 2010-09-07 2013-08-07 株式会社東芝 パターン形成方法
JP5481366B2 (ja) 2010-12-22 2014-04-23 東京エレクトロン株式会社 液処理方法および液処理装置
KR20130007375A (ko) * 2011-07-01 2013-01-18 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US9379013B1 (en) * 2014-12-04 2016-06-28 Sony Corporation Method for forming a self-aligned contact in a damascene structure used to form a memory device
TWI690958B (zh) * 2018-09-19 2020-04-11 鈺冠科技股份有限公司 電容器元件的前處理設備與電容器元件的快速製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960008865B1 (en) * 1992-07-15 1996-07-05 Samsung Electronics Co Ltd Method for manufacturing a capacitor in semiconductor memory device
US5468578A (en) * 1994-09-26 1995-11-21 Micron Technology, Inc. Method of making masks for phase shifting lithography to avoid phase conflicts
KR100207463B1 (ko) * 1996-02-26 1999-07-15 윤종용 반도체 장치의 커패시터 제조방법
US5728618A (en) * 1997-06-04 1998-03-17 Vanguard International Semiconductor Corporation Method to fabricate large capacitance capacitor in a semiconductor circuit
TW406417B (en) * 1998-08-06 2000-09-21 United Microelectronics Corp Manufacture of the cylinder-type capacitor of DRAM
US6228736B1 (en) * 1998-08-07 2001-05-08 Taiwan Semiconductor Manufacturing Company Modified method for forming cylinder-shaped capacitors for dynamic random access memory (DRAM)
US6403416B1 (en) * 1999-01-07 2002-06-11 Taiwan Semiconductor Manufacturing Company Method for making a double-cylinder-capacitor structure for dynamic random access memory (DRAM)
JP3367460B2 (ja) * 1999-04-09 2003-01-14 日本電気株式会社 半導体装置の製造方法およびこれに用いるフォトマスク
US6171903B1 (en) * 1999-05-26 2001-01-09 United Microelectronics Corp. Method for forming a cylinder-shaped capacitor using a dielectric mask
US6265280B1 (en) * 1999-11-29 2001-07-24 Chartered Semiconductor Manufacturing, Inc. Method for manufacturing a cylindrical semiconductor capacitor
JP4646367B2 (ja) * 2000-08-25 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR100382732B1 (ko) * 2001-01-10 2003-05-09 삼성전자주식회사 반도체 소자의 실린더형 커패시터 제조 방법
KR100464860B1 (ko) * 2002-06-12 2005-01-06 삼성전자주식회사 포토레지스트 패턴 형성 방법, 이를 이용한 캐패시터 형성방법 및 캐패시터
US7189495B2 (en) * 2003-05-29 2007-03-13 Macronix International Co., Ltd. Method of forming photoresist pattern free from side-lobe phenomenon
KR100524973B1 (ko) * 2003-06-25 2005-10-31 삼성전자주식회사 커패시터를 포함하는 반도체 소자의 제조방법

Also Published As

Publication number Publication date
JP2006191008A (ja) 2006-07-20
DE102005063118A1 (de) 2006-10-05
US20080283892A1 (en) 2008-11-20
US7402486B2 (en) 2008-07-22
US20060145229A1 (en) 2006-07-06
JP4416727B2 (ja) 2010-02-17
KR100670396B1 (ko) 2007-01-16

Similar Documents

Publication Publication Date Title
US6579757B2 (en) Method for fabricating semiconductor device which prevents gates of a peripheral region from being oxidized
US9581900B2 (en) Self aligned patterning with multiple resist layers
JP4416727B2 (ja) キャパシタの製造方法
KR19990079160A (ko) 반도체 장치의 콘택 형성 방법
US20070155114A1 (en) Method for manufacturing semiconductor device
KR100290588B1 (ko) 반도체장치의 도전막 패턴 형성방법
KR100280539B1 (ko) 반도체 장치 제조방법
KR101213726B1 (ko) 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법
US7517755B2 (en) Method for fabricating semiconductor device
KR100313957B1 (ko) 커패시터 제조방법
KR0135246B1 (ko) 미세환형패턴을 이용한 이중실린더 전하저장전극 형성방법
JPH09331043A (ja) 半導体記憶装置の製造方法
KR100944344B1 (ko) 반도체소자의 제조방법
KR20060066217A (ko) 반도체 소자의 제조방법
KR100204021B1 (ko) 반도체 장치의 전하저장전극 형성 방법
KR20050064782A (ko) 반도체소자의 캐패시터 형성방법
CN116759298A (zh) 一种形成光刻对准标记的方法和半导体器件
KR100236072B1 (ko) 반도체 소자의 커패시터 구조 및 제조방법
KR100218727B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100909624B1 (ko) 반도체 소자의 층간절연막 평탄화방법
KR100304440B1 (ko) 반도체소자의 제조방법
KR20060074980A (ko) 풀딥아웃 공정을 이용한 반도체메모리장치의 제조 방법
KR20070002610A (ko) 높은 애스팩트 비를 갖는 반도체 소자의 제조방법
KR20000031720A (ko) 반도체 메모리 장치용 캐패시터의 스토리지 전극 제조방법
KR19990018061A (ko) 직사각형 커패시터 스토리지 노드 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee