KR20060072217A - 반도체 소자의 금속 배선 형성 방법 - Google Patents
반도체 소자의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR20060072217A KR20060072217A KR1020040110614A KR20040110614A KR20060072217A KR 20060072217 A KR20060072217 A KR 20060072217A KR 1020040110614 A KR1020040110614 A KR 1020040110614A KR 20040110614 A KR20040110614 A KR 20040110614A KR 20060072217 A KR20060072217 A KR 20060072217A
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion barrier
- layer
- barrier layer
- forming
- film
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 35
- 239000002184 metal Substances 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims description 18
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 238000009792 diffusion process Methods 0.000 claims abstract description 50
- 230000004888 barrier function Effects 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 25
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 19
- 239000010937 tungsten Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000001259 photo etching Methods 0.000 claims abstract description 3
- 238000004519 manufacturing process Methods 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010408 film Substances 0.000 description 44
- 239000010409 thin film Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
소정의 하부 구조를 가지는 반도체 기판, 상기 반도체 기판 위에 접촉홀을 가지는 절연막을 형성하는 단계, 상기 접촉홀을 텅스텐으로 채우는 텅스텐 플러그를 형성하는 단계, 상기 텅스텐 플러그 및 상기 절연막 위에 하부 확산 방지막을 형성하는 단계, 상기 하부 확산 방지막 위에 주배선층을 형성하는 단계, 상기 주배선층 위에 상기 상부 확산 방지막을 형성하는 단계, 상기 상부 확산 방지막, 상기 주배선층을 사진 식각하는 단계, 상기 상부 확산 방지막 위, 주배선층의 측벽에 보호막을 증착하는 단계, 그리고 상기 보호막과 상기 절연막의 일부분를 식각하여 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
금속층, 금속 배선, 나이트라이드, 산화막
Description
도 1내지 도 2는 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 제조 공정 별로 도시한 도면이다.
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 금속 배선은 알루미늄 및 그 합금, 구리 등의 금속 박막을 이용하여 반도체 소자 사이의 전기적 접속 및 패드 접속을 통해 반도체 기판 내에 형성되어 있는 회로를 연결한다.
이러한 금속 배선의 형성은 산화막 등의 절연막에 의해 격리된 소자 전극 및 패드를 연결하기 위하여, 먼저 절연막을 선택적으로 식각하여 접촉구를 형성하고, 베리어 메탈과 텅스텐을 이용하여 접촉구를 채우는 금속 플러그를 형성한다.
그 다음, 금속 플러그를 포함하는 절연막 위에 탄탈륨(Ti) 및 탄탈나이트라이드(TiN)로 이루어진 하부 확산 방지막을 증착하고, 이어 알루미늄 등의 금속층으로 형성된 주배선층을 증착한다. 그리고 주배선층 위에 탄탈륨 및 탄탈나이트라이 드로 이루어진 상부 확산 방지막을 증착한다. 여기서 상하부 확산 방지막은 금속층의 확산을 방지한다.
이와 같은 증착 공정을 완료하고, 패터닝(patterning)하여 소자 전극 및 패드를 접속하기 위한 금속 배선을 형성한다. 금속 배선은 다층 금속층으로 구성될 수 있다.
이와 같은 금속 배선을 패터닝하기 위하여 주로 포토리소그래피(photolithography) 공정을 사용한다.
종래의 금속 배선 패터닝 공정을 좀더 구체적으로 설명하면 다음과 같다.
우선, 상부 확산 방지막 위에 감광막을 도포하고, 사진 공정을 통하여 감광막 패턴을 형성한다. 다음 감광막 패턴을 식각 마스크로 하여 상부 확산 방지막과 주배선층을 식각한다. 주배선층의 식각시에는 하부 확산 방지막을 식각 정지점으로 하여 식각을 진행한다.
그런 다음, 오버 에칭(over etching)을 한다.
이때, 오버 에칭은 하부 확산 방지막 및 절연막의 일부분을 식각하여 금속 배선을 이루는 부분 이외의 곳에 잔류하는 주배선층이나 하부 확산 방지막을 제거하는 것으로서, 금속 배선의 단락(short)을 방지하기 위해 진행하는 것이다. 이때, 오버 에칭으로 인해 알루미늄 등으로 이루어지는 주배선층의 측면이 식각되어 금속 배선이 손상된다. 이로 인해 반도체 소자의 신뢰성과 제품의 수율 저하를 초래한다.
따라서, 본 발명의 기술적 과제는 금속 배선의 측면이 손상되는 것을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는 것이다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 소정의 하부 구조를 가지는 반도체 기판, 상기 반도체 기판 위에 접촉홀을 가지는 절연막을 형성하는 단계, 상기 접촉홀을 텅스텐으로 채우는 텅스텐 플러그를 형성하는 단계, 상기 텅스텐 플러그 및 상기 절연막 위에 하부 확산 방지막을 형성하는 단계, 상기 하부 확산 방지막 위에 주배선층을 형성하는 단계, 상기 주배선층 위에 상기 상부 확산 방지막을 형성하는 단계, 상기 상부 확산 방지막, 상기 주배선층을 사진 식각하는 단계, 상기 상부 확산 방지막 위, 주배선층의 측벽에 보호막을 증착하는 단계, 그리고 상기 보호막과 상기 절연막의 일부분를 식각하여 금속 배선을 형성하는 단계를 포함한다.
상기 상부 확산 방지막 및 상기 하부 확산 방지막은 티타늄 또는 티타나이트라이드로 이루어지는 것이 바람직하다.
상기 보호막은 질화막 또는 산화막으로 이루어지는 것이 바람직하다.
상기 보호막은 화학 기상 증착으로 형성하는 것이 바람직하다.
상기 주배선층은 알루미늄 금속으로 형성하는 것이 바람직하다.
상기 식각은 블랭킷 식각으로 하는 것이 바람직하다.
반도체 기판, 상기 반도체 기판 위에 접촉홀을 가지는 절연막, 상기 접촉홀에 텅스텐을 채워 형성한 텅스텐 플러그, 상기 절연막 및 상기 텅스텐 플러그 위에 형성된 하부 확산 방지막, 상기 하부 확산 방지막 위에 형성된 주배선층, 상기 주배선층 위에 형성된 상부 확산 방지막, 그리고 상기 하부 확산 방지막과 상기 상부 확산 방지막 및 상기 주배선층의 측벽에 형성된 보호막을 포함한다.그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1 내지 도 2는 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 공정 단계별로 나타낸 단면도이다.
도 1에 도시한 바와 같이, 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성 방법은 우선, 소자 전극 또는 전도층이 형성된 박막을 포함하는 반도체 기판(1) 위에 식각 정지막(2)을 형성하고, 식각 정지막(2) 위에 절연막(3)을 증착 한다.
식각 정지막(2)은 PECVD(Plasma Enhanced CVD) 장비를 이용하여 산화 질화막(SiON)으로 형성하는 것이 바람직하다.
PECVD 방법은 0 내지 500 sccm의 SiH4 ,0 내지 5000 sccm의 N2O , 0 내지 50000 sccm의 N2 를 혼합한 기체를 사용하고, 여기에 He, Ne 또는 Ar 등의 불활성 기체를 첨가하여 희석된 증착용 혼합 기체를 사용하여 박막 균일도를 향상시킬 수 있다.
그리고, 식각 정지막(2)과 절연막(3)을 동일한 챔버에서 형성한다. 즉, 식각 정지막(2)을 형성한 후 진공을 유지하면서 동일한 챔버에서 절연막(3)을 형성하는 것이 바람직하다.
이렇게 형성된 식각 정지막(2)은 후속으로 이루어지는 접촉홀 형성을 위하여 절연막(3)을 식각하는 과정에서 과식각이 발생하여 하부 박막이 손상되는 것을 방지하기 위한 것이다. 따라서, 식각 정지막(2)은 절연막(3)과 식각률(etch rate)이 일정값 이상인 물질로 형성한다.
접촉홀은 절연막(3)을 식각한 뒤 드러난 식각 정지막(2)을 제거하여 완성한다. 이어 접촉홀에 텅스텐을 채움으로써 텅스텐 플러그(4)를 형성한다.
그 다음, 절연막(3) 및 텅스텐 플러그(4) 위에 티타늄(Ti) 및 티타나이트라이드(TiN) 등을 증착하여 하부 확산 방지막(5a)을 형성하고, 알루미늄 등의 금속을 증착하여 주배선층(6)을 형성한다. 이어, 주배선층(6)의 확산을 방지하기 위해 탄탈륨 및 탄탈나이트라이드 등을 다시 증착하여 상부 확산 방지막(5b)을 형성한다.
이와 같은 증착 공정을 완료하고, 상부 확산 방지막(5b), 주배선층(6) 및 하부 확산 방지막(5a)을 패터닝하여 소자 전극 및 패드를 연결하는 금속 배선(9)을 형성한다.
이와 같은 금속 배선(9)의 패터닝에는 주로 사진 식각 공정(photolithography)을 사용한다.
금속 배선(9) 패터닝 공정을 좀더 구체적으로 설명하면 다음과 같다.
우선, 상부 확산 방지막 위에 감광막(도시하지 않음)을 도포하고, 사진 공정을 통하여 감광막 패턴을 형성한다. 다음 감광막 패턴을 식각 마스크로 하여 상부 확산 방지막(5b)과 주배선층(6)을 식각한다. 주배선층(6)의 식각시에는 하부 확산 방지막(5a)을 식각 정지점으로 하여 식각을 진행한다.
그런 다음, 하부 확산 방지막(5a) 및 상부 확산 방지막(5b)과 주배선층(6)의 측벽에 질화막 또는 산화막을 화학 기상 증착(chemical vapor deposition, CVD)으로 형성한다.
화학 기상 증착은 기판 위에 형성하려고 하는 박막 재료를 구성하는 원소로 된 1종 또는 그 이상의 화합물, 단체의 가스를 기판 위에 공급하여 화학반응을 이용, 박막을 형성시키는 방법이다. 통상 2가지 이상의 가스를 공급하여 혼합, 화학반응을 일으키는 것으로써, 반도체 소자의 제조 공정에서 다양한 박막의 형성에 사용되고 있다.
그 다음 단계로, 도 2에 도시한 바와 같이, 오버 에칭(over etching)을 한다.
이때, 오버 에칭은 절연막(3)의 일부분을 식각하여 금속 배선(9)을 이루는 부분 이외의 곳에 잔류하는 주배선층(6)이나 하부 확산 방지막(5a)을 제거하는 것으로서, 금속 배선(9)의 단락(short)을 방지할 수 있다. 이때, 질화막 또는 산화막이 금속 배선(9)의 측면을 보호하여 알루미늄 등으로 이루어지는 주배선층의 측면이 식각되는 것을 방지함으로써 금속 배선(9)이 손상되는 것을 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 의하면, 금속 배선 형성단계에서 오버 에칭하기 전에 상하부 확산 방지막과 주배선층 위에 질화막 또는 산화막을 증착하여 보호함으로써 오버 에칭 공정시 주배선층의 식각을 방지하여 반도체 소자의 신뢰성과 수율 향상시킬 수 있다.
Claims (7)
- 소정의 하부 구조를 가지는 반도체 기판,상기 반도체 기판 위에 접촉홀을 가지는 절연막을 형성하는 단계,상기 접촉홀을 텅스텐으로 채우는 텅스텐 플러그를 형성하는 단계,상기 텅스텐 플러그 및 상기 절연막 위에 하부 확산 방지막을 형성하는 단계,상기 하부 확산 방지막 위에 주배선층을 형성하는 단계,상기 주배선층 위에 상기 상부 확산 방지막을 형성하는 단계,상기 상부 확산 방지막, 상기 주배선층을 사진 식각하는 단계,상기 상부 확산 방지막 위, 주배선층의 측벽에 보호막을 증착하는 단계, 그리고상기 보호막과 상기 절연막의 일부분를 식각하여 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제1항에서,상기 상부 확산 방지막 및 상기 하부 확산 방지막은 티타늄 또는 티타나이트라이드로 이루어지는 반도체 소자의 제조 방법.
- 제1항에서상기 보호막은 질화막 또는 산화막으로 이루어지는 반도체 소자의 제조 방법.
- 제3항에서,상기 보호막은 화학 기상 증착으로 형성하는 반도체 소자의 제조 방법.
- 제1항에서,상기 주배선층은 알루미늄 금속으로 형성하는 반도체 소자의 제조 방법.
- 제1항에서,상기 식각은 블랭킷 식각으로 하는 반도체 소자의 제조 방법.
- 반도체 기판,상기 반도체 기판 위에 접촉홀을 가지는 절연막,상기 접촉홀에 텅스텐을 채워 형성한 텅스텐 플러그,상기 절연막 및 상기 텅스텐 플러그 위에 형성된 하부 확산 방지막,상기 하부 확산 방지막 위에 형성된 주배선층,상기 주배선층 위에 형성된 상부 확산 방지막, 그리고상기 하부 확산 방지막과 상기 상부 확산 방지막 및 상기 주배선층의 측벽에 형성된 보호막을 포함하는 반도체 소자.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040110614A KR100613383B1 (ko) | 2004-12-22 | 2004-12-22 | 반도체 소자의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040110614A KR100613383B1 (ko) | 2004-12-22 | 2004-12-22 | 반도체 소자의 금속 배선 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060072217A true KR20060072217A (ko) | 2006-06-28 |
KR100613383B1 KR100613383B1 (ko) | 2006-08-21 |
Family
ID=37165437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040110614A KR100613383B1 (ko) | 2004-12-22 | 2004-12-22 | 반도체 소자의 금속 배선 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100613383B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100833424B1 (ko) * | 2006-06-30 | 2008-05-29 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 금속배선 제조방법 |
KR100897813B1 (ko) * | 2007-10-18 | 2009-05-15 | 주식회사 동부하이텍 | 반도체 소자의 배선 형성 방법 |
US7842603B2 (en) | 2006-06-29 | 2010-11-30 | Hynix Semiconductor Inc. | Method for fabricating semiconductor memory device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100400248B1 (ko) * | 2001-04-06 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 배선 형성방법 |
KR20040001855A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 수소배리어막을 구비한 메모리소자의 제조 방법 |
-
2004
- 2004-12-22 KR KR1020040110614A patent/KR100613383B1/ko not_active IP Right Cessation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7842603B2 (en) | 2006-06-29 | 2010-11-30 | Hynix Semiconductor Inc. | Method for fabricating semiconductor memory device |
KR100833424B1 (ko) * | 2006-06-30 | 2008-05-29 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 금속배선 제조방법 |
US7557033B2 (en) | 2006-06-30 | 2009-07-07 | Hynix Semiconductor Inc. | Method of forming metal line of semiconductor memory device |
KR100897813B1 (ko) * | 2007-10-18 | 2009-05-15 | 주식회사 동부하이텍 | 반도체 소자의 배선 형성 방법 |
US7858515B2 (en) | 2007-10-18 | 2010-12-28 | Dongbu Hitek Co., Ltd. | Method for forming metal line in semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR100613383B1 (ko) | 2006-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100230815A1 (en) | Semiconductor device | |
US7485574B2 (en) | Methods of forming a metal line in a semiconductor device | |
KR100613383B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
US7371678B2 (en) | Semiconductor device with a metal line and method of forming the same | |
KR100613382B1 (ko) | 반도체 소자의 제조 방법 | |
JPH08181146A (ja) | 半導体装置の製造方法 | |
KR100857989B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100613381B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
CN108346616B (zh) | 内连线结构及其制造方法 | |
KR100579856B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100248620B1 (ko) | 반도체장치의 배선 형성 방법 | |
KR100552835B1 (ko) | 반도체소자의 금속 플러그 형성방법 | |
KR101161665B1 (ko) | 반도체 소자의 다층금속배선 형성방법 | |
KR100608326B1 (ko) | 반도체소자의 전극형성방법 | |
JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
KR100777365B1 (ko) | 금속배선 형성 방법 | |
KR100269662B1 (ko) | 반도체 장치의 도전체 플러그 형성 방법 | |
KR20070074183A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
KR20060062810A (ko) | 반도체 소자의 제조방법 | |
KR20010093456A (ko) | 반도체장치의 배선연결부 형성방법 | |
KR20090056685A (ko) | 플러그 형성 방법 | |
KR20000042855A (ko) | 반도체 소자의 금속배선 형성방법 | |
JPH1126580A (ja) | 半導体装置の製造方法 | |
TW201828438A (zh) | 內連線結構及其製造方法 | |
KR20010027174A (ko) | 저유전율 절연막을 갖는 다층 금속배선 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110719 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20120726 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |