KR20040001855A - 수소배리어막을 구비한 메모리소자의 제조 방법 - Google Patents

수소배리어막을 구비한 메모리소자의 제조 방법 Download PDF

Info

Publication number
KR20040001855A
KR20040001855A KR1020020037189A KR20020037189A KR20040001855A KR 20040001855 A KR20040001855 A KR 20040001855A KR 1020020037189 A KR1020020037189 A KR 1020020037189A KR 20020037189 A KR20020037189 A KR 20020037189A KR 20040001855 A KR20040001855 A KR 20040001855A
Authority
KR
South Korea
Prior art keywords
hydrogen barrier
film
hydrogen
capacitor
forming
Prior art date
Application number
KR1020020037189A
Other languages
English (en)
Inventor
양비룡
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020037189A priority Critical patent/KR20040001855A/ko
Publication of KR20040001855A publication Critical patent/KR20040001855A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 수소확산에 따른 캐패시터의 열화를 방지하면서 수소확산을 통해 트랜지스터의 특성을 개선시킬 수 있는데 적합한 메모리 소자의 제조 방법을 제공하기 위한 것으로, 트랜지스터가 형성된 반도체기판상에 층간절연막과 제1 수소배리어막을 차례로 형성하는 단계, 상기 제1 수소배리어막과 상기 층간절연막을 동시에 관통하여 상기 트랜지스터의 소스/드레인에 접속되는 콘택을 형성하는 단계, 상기 콘택을 포함한 전면에 하부전극, 유전막 및 상부전극을 차례로 형성하는 단계, 상기 상부전극, 유전막, 하부전극 및 상기 제1 수소배리어막을 선택적으로 식각하여 적층 캐패시터를 형성하는 단계, 상기 적층 캐패시터의 상면 및 측면을 에워싸는 제2 수소배리어막을 형성하는 단계, 상기 캐패시터를 포함한 전면에 층간절연막을 형성하는 단계, 상기 층간절연막을 관통하여 상기 상부전극에 연결되는 금속배선을 형성하는 단계, 및 상기 금속배선상에 보호막으로서 알루미나를 형성하는 단계를 포함한다.

Description

수소배리어막을 구비한 메모리소자의 제조 방법{Method for fabricating of Memory device with Hydrogen barrier}
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 수소배리어막을 구비한 메모리 소자 및 그 제조 방법에 관한 것이다.
일반적으로, 반도체 메모리 소자에서 강유전체막(Ferroelectric Layer)을 캐패시터에 사용함으로써 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(Refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다.
이러한 강유전체막을 이용하는 강유전체 메모리 소자(Ferroelectric Random Access Memory; 이하 'FeRAM'이라 약칭함)는 비휘발성 메모리 소자(Nonvolatile Memory device)의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
그러나, 이러한 장점에도 불구하고 FeRAM의 캐패시터 유전막을 강유전체막으로 형성하는데 있어서, 강유전체막의 강유전 특성이 캐패시터 형성공정 이후에 수행되는 집적공정(integration process)에서 열화된다는 문제점이 발생되고 있다.
그런데, 반도체 메모리 소자의 캐패시터 유전막을 강유전체막으로 형성하는데 있어서, 가장 장애가 되는 문제 중 하나는 캐패시터 유전막으로 채용된 강유전체의 강유전 특성이 캐패시터 형성공정 이후에 수행되는 반도체 메모리 소자의 집적공정(integration process)에서 열화된다는 것이다.
반도체 메모리 소자의 집적과정에서 강유전체로 된 캐패시터 유전막이 열화되는 문제를 이하에서 구체적으로 살펴보면, 반도체 메모리 소자의 제조에 있어서 캐패시터 형성공정을 수행한 이후에는 층간절연막(Interlayer Dielectric) 공정, 금속간 절연막(InterMetal Dielectric; IMD)공정, 보호막(Passivation) 공정 등이 수행된다.
이러한 공정들을 수행하는 동안에는 캐패시터 유전막을 열화시킬 수 있는 불순물, 특히 수분 및 수소가 유발될 수 있으며, 유발된 수분과 수소는 공정이 진행되는 동안 직접적으로 캐패시터 유전막으로 침투하기도 하고, 층간절연막, 금속간절연막 또는 보호막내에 흡수되어 캐패시터 유전막으로 간접적으로 침투하기도 한다. 그 결과, 캐패시터 유전막으로 사용된 강유전체의 강유전 특성 중의 하나인 잔류분극(Pr)이 감소하게 된다.
이처럼, FeRAM의 집적과정에서 수소나 수분 등의 불순물로 인한 캐패시터 유전막이 열화되는 문제는 층간절연막을 형성하기 위한 층간절연막(ILD)공정에서만 발생하는 것은 아니며, 수분을 다량 함유하는 금속간 절연막을 형성하기 위한 금속간 절연막(IMD) 공정 및 보호막을 형성하기 위한 보호막 공정에서도 실질적으로 동일한 문제가 발생하게 된다.
이러한 FeRAM 소자의 특성 저하를 방지하기 위해서는 수소의 캐패시터로의 침입을 방지하는 것이 중요하며, 이를 위해 수소나 수분을 발생치 않는 층간절연막이나 금속간절연막 공정을 개발해야 하지만, 기술적인 어려움과 경제적인 문제점이 있다.
도 1은 종래기술에 따른 강유전체 메모리 소자를 도시한 단면도이다.
도 1을 참조하면, 필드산화막(12)이 형성된 반도체기판(11)상에 게이트산화막(13)과 워드라인(14)이 형성되고, 워드라인(14) 양측의 반도체기판(11)에 불순물 이온주입을 통해 소스/드레인(15a,15b)이 형성된다. 그리고, 워드라인(14)을 포함한 반도체기판(11)상에 제1 층간절연막(16)이 형성되고, 제1 층간절연막(16)을 관통하여 일측 소스/드레인(15b)에 텅스텐플러그(17)가 연결되고, 텅스텐플러그(17)상에 비트라인(18)이 형성된다.
그리고, 비트라인(18)을 포함한 제1 층간절연막(16)상에 제2 층간절연막(19)이 형성되고, 제2 층간절연막(19)을 관통하여 타측 소스/드레인(15a)에 스토리지노드콘택(20)이 연결되며, 스토리지노드콘택(20)에 하부전극(21), 강유전체막(22) 및 상부전극(23)으로 이루어진 캐패시터가 접속된다.
그리고, 캐패시터를 제3 층간절연막(24)이 덮으며, 제3 층간절연막(24)을 관통하여 상부전극(23)에 확산방지막(25)을 사이에 두고 금속배선(26)이 연결되고, 금속배선(26)을 포함한 전면을 수소배리어막(27)이 덮는다.
그리고, 수소배리어막(27)상에 금속간절연막(IMD, 28)이 형성되고, 금속간절연막(28)상에 다른 금속배선(도시 생략)이 형성되고, 최종적으로 보호막(29)이 형성된다. 즉, 다층 금속배선이 형성된 구조물 전면에 보호막(29)이 형성된다.
상술한 종래기술에서는, 캐패시터 상부에 수소배리어막(27)이 존재하므로써후속 층간절연막, 금속간절연막 및 보호막 공정 또는 수소분위기의 어닐링 공정에서 수소확산에 의한 캐패시터의 열화를 방지할 수 있으나, 트랜지스터 상부를 수소배리어막(27)이 덮고 있으므로 트랜지스터의 특성 향상을 위한 포밍가스 어닐링시 수소배리어막(27)의 수소확산방지효과에 의해 포밍가스 어닐링의 고유 효과를 방해하는 문제가 있다.('A','B' 참조).
따라서 최근에는 포밍가스 어닐링의 효과를 방해하는 문제를 해결하기 위해 캐패시터상에만 수소배리어막을 잔류시키는 방법에 제안되었으나, 이 방법의 경우에는 캐패시터의 측면으로 침투하는 수소를 억제하지 못하는 문제가 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로, 수소확산에 따른 캐패시터의 열화를 방지하면서 수소확산을 통해 트랜지스터의 특성을 개선시킬 수 있는데 적합한 메모리 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 강유전체 메모리 소자의 구조 단면도,
도 2a 내지 도 2d는 본 발명의 제1 실시예에 따른 강유전체 메모리 소자의 제조 공정 단면도,
도 3a 내지 도 3d는 본 발명의 제2 실시예에 따른 강유전체 메모리 소자의 제조 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
31 : 반도체기판 32 : 필드산화막
34 : 워드라인 38 : 비트라인
40a : 제1 수소배리어막 41 : 스토리지노드콘택
42 : 하부전극 43 : 강유전체막
44 : 상부전극 45a : 제2 수소배리어막
46 : 제3 층간절연막 49 : 금속간 절연막
50 : 알루미나
상기 목적을 달성하기 위한 본 발명의 메모리소자의 제조 방법은 트랜지스터가 형성된 반도체기판상에 층간절연막과 제1 수소배리어막을 차례로 형성하는 단계, 상기 제1 수소배리어막과 상기 층간절연막을 동시에 관통하여 상기 트랜지스터의 소스/드레인에 접속되는 콘택을 형성하는 단계, 상기 콘택을 포함한 전면에 하부전극, 유전막 및 상부전극을 차례로 형성하는 단계, 상기 상부전극, 유전막, 하부전극 및 상기 제1 수소배리어막을 선택적으로 식각하여 적층 캐패시터를 형성하는 단계, 상기 적층 캐패시터의 상면 및 측면을 에워싸는 제2 수소배리어막을 형성하는 단계, 상기 캐패시터를 포함한 전면에 층간절연막을 형성하는 단계, 상기 층간절연막을 관통하여 상기 상부전극에 연결되는 금속배선을 형성하는 단계, 및 상기 금속배선상에 보호막으로서 알루미나를 형성하는 단계를 포함함을 특징으로 하고, 상기 금속배선을 형성한 후, 수소분위기의 포밍가스 어닐링을 수행하는 단계를 더 포함함을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 제1 실시예에 따른 강유전체 메모리 소자의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체기판(31)의 소정 부분에 필드산화막(32)을 형성하여 활성영역을 정의하고, 반도체기판(31)의 활성영역상에 게이트산화막(33)과 워드라인(34)을 형성한 후, 워드라인(34) 양측의 반도체기판(31)에 불순물을 이온주입하여 소스/드레인(35)을 형성한다.
다음으로, 워드라인(34)을 포함한 반도체기판(31)상에 제1 층간절연막(36)을 형성한 후, 콘택마스크를 식각마스크로 제1 층간절연막(36)을 식각하여 소스/드레인(35) 중 일측 소스/드레인(35)을 노출시키는 비트라인콘택홀(도시 생략)을 형성한다. 연속해서, 비트라인콘택홀을 통해 일측 소스/드레인(35)에 접속되는 텅스텐플러그(37)를 형성한 후, 텅스텐플러그(37)상에 비트라인(38)을 형성하여 트랜지스터 및 비트라인 제조 공정을 완료한다.
이때, 비트라인(38)은 양측벽에 스페이서가 형성될 수 있다.
다음으로, 비트라인(38)을 포함한 제1 층간절연막(36)상에 제2 층간절연막(39)과 제1 수소배리어막(40)을 차례로 형성한 후, 제1 수소배리어막(40)상에 스토리지노드콘택마스크(도시 생략)를 형성한다.
그리고, 스토리지노드콘택마스크에 의해 노출된 제1 수소배리어막(40)과 제2층간절연막(30)을 순차적으로 식각하여 타측 소스/드레인(35)을 노출시키는 스토리지노드콘택홀(도시 생략)을 형성한다.
다음으로, 스토리지노드콘택홀에 스토리지노드콘택(41)을 매립시킨다. 이때, 스토리지노드콘택(41)은, 예를 들면 폴리실리콘플러그, 티타늄실리사이드(Ti-silicide) 및 티타늄나이트라이드(TiN)의 순서로 적층된 구조물로서, 이들의 형성 방법은 생략하기로 한다.
도 2b에 도시된 바와 같이, 스토리지노드콘택(41)이 매립된 제1 수소배리어막(40)상에 하부전극(42), 강유전체막(43), 상부전극(44)으로 이루어진 적층 캐패시터를 형성한다.
여기서, 적층 캐패시터를 형성하는 방법은 공지된 방법을 이용하는데, 상부전극(44)을 먼저 식각하고 강유전체막(43), 하부전극(42)을 동시에 식각하거나, 또는 상부전극(44), 강유전체막(43) 및 하부전극(42)을 동시에 식각한다.
상술한 캐패시터 형성을 위한 식각공정시 제1 수소배리어막(40)까지 식각하여 캐패시터를 제외한 부분에는 제1 수소배리어막(40a)이 잔류하지 않도록 한다. 이와 같이 잔류하는 제1 수소배리어막(40a)은 하부전극(42)과 제2 층간절연막(39)의 계면으로 수소가 침투하는 것을 방지한다.
다음으로, 캐패시터를 형성하기 위한 식각과정에서 손상을 입은 강유전체막(43)의 특성을 회복시켜주기 위한 회복 열처리 공정을 실시한 후, 캐패시터를 포함한 제2 층간절연막(39)상에 제2 수소배리어막(45)을 증착한다.
이때, 제2 수소배리어막(45)은 제1 수소배리어막(40a)과 동일한 막을 이용하는데 바람직하게는 알루미나(Al2O3)를 이용하며, 알루미나는 원자층증착법(Atomic Layer Deposition; ALD) 또는 화학기상증착법(Chemical Vapor Deposition; CVD)을 통해 10㎚∼20㎚의 두께로 증착된다.
도 2c에 도시된 바와 같이, 제2 수소배리어막(45)을 선택적으로 식각하여 적층 캐패시터만을 덮도록 잔류시키는데, 즉, 캐패시터의 상면 및 측면을 에워싸는 제2 수소배리어막(45a)을 형성한다.
결국, 제1 수소배리어막(40a)과 제2수소배리어막(45a)은 적층 캐패시터를 캡슐(capsule) 형태로 에워싸는 구조를 이루며, 적층 캐패시터를 제외한 부분에는 어떠한 수소배리어막도 잔류하지 않는다.
이와 같이, 캡슐 형태로 수소배리어막을 형성하면 수소를 발생시키는 후속 공정에서 적층 캐패시터의 상면, 측면 및 바닥면으로 수소가 확산하는 것을 방지할수 있다.
도 2d에 도시된 바와 같이, 제2 수소배리어막(45a)을 포함한 전면에 제3 층간절연막(46)으로서 SOG(Spin On Glass) 또는 TEOS(Tetra Ethyl Ortho Silicate)를 증착한 후, 제3 층간절연막(46)과 제2 수소배리어막(45a)을 선택적으로 식각하여 캐패시터의 상부전극(44)의 표면 일부를 노출시키는 캐패시터콘택홀(도시 생략)을 형성한다. 여기서, 캐패시터콘택홀은 통상적으로 금속배선과 상부전극을 콘택시키기 위한 콘택홀을 제공한다.
다음으로, 캐패시터콘택홀을 통해 상부전극(44)에 접속되는 금속배선(48)을 형성한다. 이때, 금속배선(48)내 불순물이 상부전극(44)으로 확산하는 것을 방지하기 위한 확산방지막(47)이 금속배선(48)과 상부전극(44) 사이에 삽입된다.
다음으로, 금속배선(48)상에 금속간절연막(IMD)(49)을 형성한다. 여기서, 금속간절연막(IMD)(49)으로는 자체 평탄화 특성을 갖는 SOG계 절연막을 증착하는데, 예를 들면 스핀온도포(Spin on coating)법, 화학기상증착법(CVD) 또는 물리기상증착법(PVD) 중 어느 한 방법을 통해 SiON(1000Å)/SOG(5000Å)/SRO(Silicon-rich Oxide)(4000Å)의 3중막을 증착한다.
다음으로, 금속간절연막(49)상에 다른 금속배선(도시 생략)을 형성하여 다층 금속배선 구조를 형성한 후, 다층 금속배선 구조를 포함한 전면에 보호막으로서 알루미나(50)를 7000Å 두께로 증착한다. 이때, 알루미나(Al2O3)는 원자층증착법(ALD) 또는 화학기상증착법(CVD)을 통해 증착된다.
도 3a 내지 도 3d는 본 발명의 제2 실시예에 따른 강유전체 메모리 소자의제조 방법을 도시한 공정 단면도이다. 이하, 도면부호는 제1 실시예와 동일하게 부여한다.
도 3a에 도시된 바와 같이, 반도체기판(31)의 소정 부분에 필드산화막(32)을 형성하여 활성영역을 정의하고, 반도체기판(31)의 활성영역상에 게이트산화막(33)과 워드라인(34)을 형성한 후, 워드라인(34) 양측의 반도체기판(31)에 불순물을 이온주입하여 소스/드레인(35)을 형성한다.
다음으로, 워드라인(34)을 포함한 반도체기판(31)상에 제1층간절연막(36)을 형성한 후, 콘택마스크를 식각마스크로 제1층간절연막(36)을 식각하여 소스/드레인(35) 중 일측 소스/드레인(35)을 노출시키는 비트라인콘택홀(도시 생략)을 형성한다. 연속해서, 비트라인콘택홀을 통해 일측 소스/드레인(35)에 접속되는 텅스텐플러그(37)를 형성한 후, 텅스텐플러그(37)상에 비트라인(38)을 형성하여 트랜지스터 및 비트라인 제조 공정을 완료한다.
이때, 비트라인(38)은 양측벽에 스페이서가 형성될 수 있다.
다음으로, 비트라인(38)을 포함한 제1 층간절연막(36)상에 제2 층간절연막(39)을 형성한 후, 제2 층간절연막(39)상에 스토리지노드콘택마스크(도시 생략)를 형성한다.
그리고, 스토리지노드콘택마스크에 의해 노출된 제2 층간절연막(39)을 식각하여 타측 소스/드레인(35)을 노출시키는 스토리지노드콘택홀(도시 생략)을 형성한다. 다음으로, 스토리지노드콘택홀에 스토리지노드콘택(41)을 매립시킨다. 이때, 스토리지노드콘택(41)은 폴리실리콘플러그, 티타늄실리사이드 및 티타늄나이트라이드의 순서로 적층된 구조물일 수 있다.
다음으로, 스토리지노드콘택(41)이 매립된 제2 층간절연막(39)상에 제1 수소배리어막(40)을 형성한 후, 제1 수소배리어막(40)을 선택적으로 식각하여 스토리지노드콘택(41)을 오픈시키는 콘택홀(40b)을 형성한다.
도 3b에 도시된 바와 같이, 콘택홀(40b)이 형성된 제1 수소배리어막(40)상에 스토리지노드콘택(41)에 연결되는 하부전극(42), 하부전극상의 강유전체막(43), 강유전체막(43)상의 상부전극(44)으로 이루어지는 적층 캐패시터를 형성한다.
여기서, 적층 캐패시터를 형성하는 방법은 공지된 방법을 이용하는데, 상부전극(44)을 먼저 식각하고 강유전체막(43), 하부전극(42)을 동시에 식각하거나, 또는 상부전극(44), 강유전체막(43) 및 하부전극(42)을 동시에 식각한다.
상술한 캐패시터 형성을 위한 식각공정시 제1 수소배리어막(40)까지 식각하여 캐패시터를 제외한 부분에는 제1 수소배리어막(40a)이 잔류하지 않도록 한다. 이와 같이 잔류하는 제1 수소배리어막(40a)은 하부전극(42)과 제2 층간절연막(39)의 계면으로 수소가 침투하는 것을 방지한다.
다음으로, 캐패시터를 형성하기 위한 식각과정에서 손상을 입은 강유전체막(43)의 특성을 회복시켜주기 위한 회복 열처리 공정을 실시한 후, 캐패시터를 포함한 제2 층간절연막(39)상에 제2 수소배리어막(45)을 형성한다.
이때, 제2 수소배리어막(45)은 제1 수소배리어막(40a)과 동일한 막을 이용하는데 바람직하게는 알루미나(Al2O3)을 이용하며, 알루미나(Al2O3)는 원자층증착법 또는 화학기상증착법(CVD)을 통해 10㎚∼20㎚의 두께로 증착된다.
도 3c에 도시된 바와 같이, 제2 수소배리어막(45)을 선택적으로 식각하여 적층 캐패시터만을 덮도록 잔류시키는데, 즉, 캐패시터의 상면 및 측면을 에워싸는 제2 수소배리어막(45a)을 형성한다.
결국, 제1 수소배리어막(40a)과 제2수소배리어막(45a)은 적층 캐패시터를 캡슐(capsule) 형태로 에워싸는 구조를 이루며, 적층 캐패시터를 제외한 부분에는 어떠한 수소배리어막도 잔류하지 않는다.
이와 같이, 캡슐 형태로 수소배리어막을 형성하면 수소를 발생시키는 후속 공정에서 적층 캐패시터의 상면, 측면 및 바닥면으로 수소가 확산하는 것을 방지할 수 있다.
도 3d에 도시된 바와 같이, 제2 수소배리어막(45a)을 포함한 전면에 제3 층간절연막(46)으로서 SOG(Spin On Glass) 또는 TEOS(Tetra Ethyl Ortho Silicate)를 증착한 후, 제3 층간절연막(46)과 제2 수소배리어막(45a)을 선택적으로 식각하여 캐패시터의 상부전극(44)의 표면 일부를 노출시키는 캐패시터콘택홀(도시 생략)을 형성한다. 여기서, 캐패시터콘택홀은 통상적으로 금속배선과 상부전극을 콘택시키기 위한 콘택홀을 제공한다.
다음으로, 캐패시터콘택홀을 통해 상부전극(44)에 접속되는 금속배선(48)을 형성한다. 이때, 금속배선(48)내 불순물이 상부전극(44)으로 확산하는 것을 방지하기 위한 확산방지막(47)이 금속배선(48)과 상부전극(44) 사이에 삽입된다. 예컨대, 확산방지막(47)로 티타늄막을 이용하는데, 티타늄막은 수소확산방지특성도 갖는다.
다음으로, 금속배선(48)상에 금속간절연막(IMD)(49)을 형성한다. 여기서, 금속간절연막(IMD)(49)으로는 자체 평탄화 특성을 갖는 SOG계 절연막을 증착하는데, 예를 들면 스핀온도포(Spin on coating)법, 화학기상증착법(CVD) 또는 물리기상증착법(PVD) 중 어느 한 방법을 통해 SiON(1000Å)/SOG(5000Å)/SRO(Silicon-rich Oxide)(4000Å)의 3중막을 증착한다.
다음으로, 금속간절연막(49)상에 다른 금속배선(도시 생략)을 형성하여 다층 금속배선 구조를 형성한 후, 다층 금속배선 구조를 포함한 전면에 보호막으로서 알루미나(50)를 7000Å 두께로 증착한다. 이때, 알루미나(Al2O3)는 원자층증착법(ALD) 또는 화학기상증착법(CVD)을 통해 증착된다.
상술한 제1 및 제2실시예에 의하면, 캐패시터 형성후 제3 층간절연막(46) 및 금속간절연막(49)과 같은 절연막 공정시 캐패시터의 상면 및 측면을 제2 수소배리어막(45a)이 에워싸고 있어 수소원자나 수소이온이 발생되더라도 캐패시터로 확산하는 것을 방지한다.
그리고, 캐패시터의 하부전극(42)과 제2 층간절연막(39)의 경계면을 통해 수소원자나 수소이온이 확산될 수 있으나, 제2 수소배리어막(45a)과 동일한 막으로 된 제1 수소배리어막(40a)이 하부전극(42)과 제2층간절연막(39) 사이에 삽입되어 있어 수소의 확산을 방지한다.
여기서, 제1 수소배리어막(40a)은 수소확산방지특성외에도 하부전극(42)이 금속막인 경우에는 금속막이 제2 층간절연막(39)인 산화막과의 접착력이 약해 하부전극의 막 들림(lifting) 현상이 발생될 수 있기 때문에 접착특성이 우수한 막을 이용하는 것이 바람직하다. 예컨대, 알루미나는 접착력이 우수한 것으로 알려져 있다.
그리고, 알루미나(50)는 보호막으로서 질화막과 USG막의 적층막을 사용했던 종래기술과 달리 단일층으로 형성하며, 아울러 알루미나(50)는 증착과정시 수소 및 수분이 발생되지 않는다.
결국, 보호막으로서 알루미나(50)를 이용하면 보호막 고유의 기능을 수행하면서 증착과정시 수소 및 수분을 발생시키지 않으므로 원천적으로 캐패시터 열화를 방지한다.
한편, 트랜지스터의 특성을 향상시키기 위해서 수소분위기의 포밍가스 어닐링은 보호막인 알루미나(50) 증착전에 수행한다. 그 이유는 알루미나(50)의 증착 과정이 하부의 트랜지스터의 특성에 영향을 미치지 않는 저온에서 이루어지기 때문이다. 따라서, 알루미나(50) 증착전에 포밍가스 어닐링을 수행하더라도 제1, 2 수소배리어막(40a, 45a)이 캐패시터만을 덮고 있으므로 수소가 캐패시터로 확산하지 않고 제1, 2 수소배리어막(40a, 45a)이 존재하지 않는 트랜지스터로 충분히 수소가 확산됨에 따라 트랜지스터의 특성을 향상시킨다.
상술한 제1 및 제2실시예는 금속배선 공정 이후 DRAM을 위해 개발된 후속 공정을 강유전체 메모리소자에 그대로 적용할 수 있어 별도의 후속 공정 개발이 불필요하다.
또한, 제1 및 제2 실시예에서는 강유전체 메모리 소자에 대해 설명하였으나, BST를 유전막으로 이용하는 DRAM에서도 본 발명은 적용 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 보호막 공정시 알루미나를 이용하므로써 수소에 의한 캐패시터의 열화를 원천적으로 방지할뿐만 아니라 수소분위기의 포밍가스 어닐링에 의해 트랜지스터의 특성을 개선시켜 소자의 수율을 향상시킬 수 있는 효과가 있다.
또한, 보호막을 단일층으로 형성하므로써 공정을 단순화시켜 비용을 절감할 수 있는 효과가 있다.

Claims (4)

  1. 트랜지스터가 형성된 반도체기판상에 층간절연막과 제1 수소배리어막을 차례로 형성하는 단계;
    상기 제1 수소배리어막과 상기 층간절연막을 동시에 관통하여 상기 트랜지스터의 소스/드레인에 접속되는 콘택을 형성하는 단계;
    상기 콘택을 포함한 전면에 하부전극, 유전막 및 상부전극을 차례로 형성하는 단계;
    상기 상부전극, 유전막, 하부전극 및 상기 제1 수소배리어막을 선택적으로 식각하여 적층 캐패시터를 형성하는 단계;
    상기 적층 캐패시터의 상면 및 측면을 에워싸는 제2 수소배리어막을 형성하는 단계;
    상기 캐패시터를 포함한 전면에 층간절연막을 형성하는 단계;
    상기 층간절연막을 관통하여 상기 상부전극에 연결되는 금속배선을 형성하는 단계; 및
    상기 금속배선상에 보호막으로서 알루미나를 형성하는 단계
    를 포함함을 특징으로 하는 메모리 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 금속배선을 형성한 후,
    수소분위기의 포밍가스 어닐링을 수행하는 단계
    를 더 포함함을 특징으로 하는 메모리 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 제2 수소배리어막을 형성하는 단계는,
    상기 적층 캐패시터를 포함한 전면에 제2 수소배리어막을 형성하는 단계; 및
    상기 제2 수소배리어막을 선택적으로 식각하여 상기 트랜지스터 상부를 오픈시키면서 상기 적층 캐패시터만을 덮는 형태로 상기 제2 수소배리어막을 잔류시키는 단계
    를 포함함을 특징으로 하는 메모리 소자의 제조 방법.
  4. 제1항에 있어서,
    상기 제1 수소배리어막과 상기 제2 수소배리어막은 알루미나를 이용함을 특징으로 하는 메모리 소자의 제조 방법.
KR1020020037189A 2002-06-29 2002-06-29 수소배리어막을 구비한 메모리소자의 제조 방법 KR20040001855A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020037189A KR20040001855A (ko) 2002-06-29 2002-06-29 수소배리어막을 구비한 메모리소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037189A KR20040001855A (ko) 2002-06-29 2002-06-29 수소배리어막을 구비한 메모리소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20040001855A true KR20040001855A (ko) 2004-01-07

Family

ID=37313587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037189A KR20040001855A (ko) 2002-06-29 2002-06-29 수소배리어막을 구비한 메모리소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20040001855A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613383B1 (ko) * 2004-12-22 2006-08-21 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
KR100833424B1 (ko) 2006-06-30 2008-05-29 주식회사 하이닉스반도체 반도체 메모리 소자의 금속배선 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010029442A (ko) * 1999-09-10 2001-04-06 윤종용 캐패시터 보호막을 포함하는 반도체 메모리 소자 및 그제조방법
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
KR20020003036A (ko) * 2000-06-30 2002-01-10 박종섭 유기금속 화학기상증착법을 이용한 알루미나막 형성 방법및 그를 이용한 강유전체 메모리 소자 제조 방법
JP2002043540A (ja) * 1999-05-14 2002-02-08 Toshiba Corp 半導体装置
US6395612B1 (en) * 1997-10-31 2002-05-28 Symetrix Corporation Semiconductor device and method of manufacturing the same
KR20030089076A (ko) * 2002-05-16 2003-11-21 주식회사 하이닉스반도체 수소배리어막을 구비하는 반도체 소자 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395612B1 (en) * 1997-10-31 2002-05-28 Symetrix Corporation Semiconductor device and method of manufacturing the same
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
JP2002043540A (ja) * 1999-05-14 2002-02-08 Toshiba Corp 半導体装置
KR20010029442A (ko) * 1999-09-10 2001-04-06 윤종용 캐패시터 보호막을 포함하는 반도체 메모리 소자 및 그제조방법
KR20020003036A (ko) * 2000-06-30 2002-01-10 박종섭 유기금속 화학기상증착법을 이용한 알루미나막 형성 방법및 그를 이용한 강유전체 메모리 소자 제조 방법
KR20030089076A (ko) * 2002-05-16 2003-11-21 주식회사 하이닉스반도체 수소배리어막을 구비하는 반도체 소자 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613383B1 (ko) * 2004-12-22 2006-08-21 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
KR100833424B1 (ko) 2006-06-30 2008-05-29 주식회사 하이닉스반도체 반도체 메모리 소자의 금속배선 제조방법
US7557033B2 (en) 2006-06-30 2009-07-07 Hynix Semiconductor Inc. Method of forming metal line of semiconductor memory device

Similar Documents

Publication Publication Date Title
US6475855B1 (en) Method of forming integrated circuitry, method of forming a capacitor and method of forming DRAM integrated circuitry
KR100396879B1 (ko) 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
US7190015B2 (en) Semiconductor device and method of manufacturing the same
US7936026B2 (en) Semiconductor device and method of manufacturing the same
JP3865517B2 (ja) Ｄｒａｍ装置の製造方法
US6218235B1 (en) Method of manufacturing a DRAM and logic device
KR19990005449A (ko) 반도체 메모리 장치 및 그 제조 방법
KR20010086354A (ko) 용량소자를 구비한 반도체장치 및 그 제조방법
US6479364B2 (en) Method for forming a capacitor for semiconductor devices with diffusion barrier layer on both sides of dielectric layer
JP3793207B2 (ja) 強誘電体記憶装置及びその製造方法
JP2002141482A (ja) 半導体装置およびその製造方法
JP2002124649A (ja) 半導体集積回路装置およびその製造方法
JP2003174145A (ja) 強誘電体メモリ装置及びその製造方法
KR100295382B1 (ko) 반도체기억장치및그제조방법
KR100742281B1 (ko) 반도체 장치 및 그 제조 방법
JP4812949B2 (ja) キャパシタの製造方法
KR20040001855A (ko) 수소배리어막을 구비한 메모리소자의 제조 방법
KR100778881B1 (ko) 강유전 랜덤 억세스 메모리 및 그 제조 방법
JP2001053246A (ja) 半導体装置及びその製造方法
US7372157B2 (en) Semiconductor device including titanium wires and manufacturing method therefor
KR20030089076A (ko) 수소배리어막을 구비하는 반도체 소자 및 그 제조 방법
JPH06132496A (ja) 半導体記憶装置およびその製造方法
JPH09219500A (ja) 高密度メモリ構造及びその製造方法
KR100531462B1 (ko) 엠티피 구조의 캐패시터를 구비하는 강유전체 메모리소자의 제조 방법
KR100883136B1 (ko) 오픈형 확산배리어막 구조를 갖는 강유전체 메모리 소자및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application