KR20060046237A - 칩분리용 박리 디바이스 - Google Patents

칩분리용 박리 디바이스 Download PDF

Info

Publication number
KR20060046237A
KR20060046237A KR1020050045183A KR20050045183A KR20060046237A KR 20060046237 A KR20060046237 A KR 20060046237A KR 1020050045183 A KR1020050045183 A KR 1020050045183A KR 20050045183 A KR20050045183 A KR 20050045183A KR 20060046237 A KR20060046237 A KR 20060046237A
Authority
KR
South Korea
Prior art keywords
chip
adhesive tape
contact surface
vacuum
platform
Prior art date
Application number
KR1020050045183A
Other languages
English (en)
Inventor
유 밍 청
치 밍 총
칭 홍 유
Original Assignee
에이에스엠 어쌤블리 오토메이션 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 어쌤블리 오토메이션 리미티드 filed Critical 에이에스엠 어쌤블리 오토메이션 리미티드
Publication of KR20060046237A publication Critical patent/KR20060046237A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1978—Delaminating bending means
    • Y10T156/1983—Poking delaminating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Folding Of Thin Sheet-Like Materials, Special Discharging Devices, And Others (AREA)
  • Die Bonding (AREA)

Abstract

박리 디바이스는 칩이 장착된 접착 테이프로부터의 칩의 분리를 위해 제공된다. 상기 디바이스는 제 1 표면과 상기 제 1 표면에 대하여 일정한 높이로 설정된 돌출된 접촉면(raised contact surface)을 포함하는 플랫폼을 포함한다. 상기 돌출된 접촉면은 상기 칩의 위치에서 상기 접착 테이프를 접촉시키기 위해 상기 칩의 폭보다 더 작은 폭을 가진다. 또한, 승강 디바이스(elevation device)는 상기 돌출된 접촉면으로부터 돌출 가능하고 접착 테이프로부터 칩을 들어올리기 위해 플랫폼에 대하여 이동 가능하다.
박리 디바이스, 돌출 접촉면, 승강 디바이스, 플랫폼, 접착 테이프

Description

칩분리용 박리 디바이스{Peeling device for chip detachment}
도 1은 종래 기술의 칩 이젝터 조립체(chip ejector assembly)의 측단면도.
도 2(a)는 본 발명의 바람직한 실시예에 따른 칩 이젝터 조립체의 측단면도.
도 2(b)는 진공 흡입에 의해 유도된 박리(peeling)시의 칩 이젝터 조립체의 측단면도.
도 3은 분리될 칩 아래에 위치한 도 2(a)의 칩 이젝터 조립체와 함께 접착 테이프 상에 배열되는 복수 칩들의 평면도.
도 4는 칩의 관련 치수들 및 칩 이젝터 조립체가 도시된 칩 이젝터 조립체의 측단면도.
도 5는 칩 이젝터 조립체에 장착된 이젝터 핀들의 위치들의 표시들을 포함하는 도 3에서와 같은 복수칩들의 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10: 칩 12: 접착 테이프
14: 콜레트 16: 진공 채널
18: 이젝터 척 20: 다중 이젝터 핀
발명의 분야
본 발명은 처리를 위해 칩이 장착된 접착 필름 또는 테이프로부터의 반도체 칩의 분리에 관한 것이고, 특히 전체적인 제거에 앞서 상기 필름 또는 테이프로부터 상기 칩을 부분적으로 박리시키기 위한 장치 및 방법에 관한 것이다.
배경 및 종래 기술
반도체 패키지들을 생성하기 위한 반도체 또는 집적 회로 칩들이나 다이스를 처리하는 동안, 상기 칩들은 일반적으로 칩들의 어레이를 포함하는 웨이퍼 슬라이스의 형태로 먼저 제조된다. 이후, 상기 칩들은 보통 그것들을 서로 물리적으로 분리시키는 다이싱 공정에서 싱규레이팅(singulating)된다. 상기 웨이퍼가 웨이퍼 링에 의해 고정된 (마일라 필름(Mylar film)과 같은) 접착 테이프 상에 장착되어 있는 동안 다이싱(dicing)이 공통으로 수행된다. 다이싱 후, 상기 웨이퍼로부터 각 칩을 개별적으로 분리하고 칩 본딩이나 플립칩 공정들 동안 그것들을 리드프레임, 인쇄 배선 보드("PWB") 기판과 같은 캐리어 또는 다른 칩에 장착시킬 필요가 있다.
따라서, 반도체 칩 분리 공정은 싱규레이팅된 웨이퍼 상의 각 칩을 후속 패키징을 위해 다이싱 접착 테이프로부터 픽업되어 분리되는 전자 패키징에서의 중요한 공정들 중 하나이다. 픽업 과정(pick-up process)에 대하여 서로 다른 메커니즘들을 적용하는 다양한 방법들이 있다.
잘 알려진 방법은 픽-앤-플레이스 디바이스(pick-and-place device)로서의 진공 콜레트(vacuum collet)를 이용하여 상기 접착 테이프로부터 각 칩을 떼어내고 그것을 본딩 위치에 놓는 것이다. 그러나, 상기 칩과 상기 접착 테이프 사이의 경계면 부착(interfacial adhesion)에 기인하여, 실제적인 칩 분리가 실행되기 전에 상기 칩과 상기 접착 테이프 사이에 어느 정도 디라미네이션(delamination)을 수행하는 것이 바람직하다. 이것은 실질적인 경계면 접착이 유지된다면, 진공 콜레트가 칩을 확실하게 떼어내지 못할 수도 있거나, 상기 칩의 크래킹이 일어날 수도 있기 때문이다.
진공 콜레트와 함께 이젝터 조립체(ejector assembly)의 사용을 포함하는 방법은 아마도 전술한 얇은 층으로 가르기를 시작하는 가장 잘 알려진 방법이다. 이 방법에서, 개개의 싱규레이팅된 칩은 첫째로 이젝터 조립체가 지원 플랫폼에 관하여 움직임을 위해 장착되고 접착 테이프로부터 칩들을 밀어 내는 진공 인클로져(vacuum enclosure)의 지지 플랫폼의 중앙에 정렬된다. 진공 흡입은 플랫폼 상의 진공 홀(vacuum hole)을 통해 적용되어 상기 이젝터 조립체가 상기 칩을 반대 방향으로 미는 동안, 접착 테이프를 진공 플랫폼의 표면에 유지할 뿐만아니라 칩을 제 위치에 유지한다.
디라미네이션(delamination)을 칩과 접착 테이프 사이에 전달하기 위하여, 이젝터 조립체는 미국 특허 번호 제 5,755,373 호의 "다이 선입 선출 디바이스(Die Push-Up Device)"에서와 같은 이젝터 핀을 포함할 수도 있다. 상기 특허는 웨이퍼 시트가 웨이퍼 시트로부터의 칩의 분리를 용이하게 하기 위해 진공 흡입에 의해 적 소에 유지되어 있는 동안 칩을 선입 선출하는 선입 선출 바늘을 개시하고 있다. 플랫폼상의 홀들을 통해 진공 인클로져에 의해 제공된 진공 흡입 및 선입 선출 이젝터 핀에 의해 칩의 후방에서 발휘하는 역학적인 힘은 칩의 경계와 플라스틱 접착 테이프 사이의 박리 응력외에도 칩상의 벤딩 모멘트를 유도한다. 경계에서의 박리 응력은 칩과 접착 테이프의 디라미네이션을 일으킬 것이고 그 결과 상기 칩은 접착 테이프로부터 분리된다. 그러나, 설명된 푸시-업 바늘과 같은 이젝터 핀의 이용에 의한 문제는 상기 칩과 접촉한 상기 핀의 표면 영역이 작고 따라서 상기 핀의 피닝 효과(pinning effect)가 강하다는 것이다. 이 방법은 작은 크기(즉, 2mm보다 작은 폭)의 두꺼운 반도체 칩(즉, 0.2mm보다 더 큰 두께)에 대하여 적용 가능하지만, 더 얇은 또는 더 큰 다이스가 다루어진다면, 칩의 벤딩 모멘트는 칩 크랙 실패로 이어진다.
이러한 전통적인 푸시-업 배출 방법에서, 상기 칩의 크기가 더 커지거나 및/또는 더 얇아지면, 픽-업 공정 중 칩이 크랙할 가능성이 높다. 상기 칩 균열은 높은 스트레인 필드의 영역에서 시작되고, 상기 필드는 상기 푸시-업 핀들에 의해 상기 칩상의 국부적인 피닝 효과에 기인하여 접착 테이프로부터 칩의 디라미네이션 전 칩의 높은 벤딩 모멘트에 의해 발생된다. 상기 칩의 벤딩 모멘트를 줄이고 경계를 따라 박리 응력을 증가시키기 위한 해법은 푸시-업 핀과 상기 칩의 가장자리들 사이의 거리를 줄이는 것이다.
도 1은 핀들(20)과 분리될 칩(10)의 에지들(edges)과의 사이의 거리를 줄이기 위해 사용될 수도 있는 다중 이젝터 핀들(20)을 포함하는 종래 기술의 칩 이젝 터 메커니즘의 측단면도이다. 도 1은 진공 흡입을 생성하기 위한 진공 채널(16)을 가진 콜레트(14), 진공 인클로져(25) 및 다중 이젝터 핀들(20)을 가진 이젝터 척(ejector chuck)(18)을 포함한다. 종래 기술의 진공 인클로져(25)의 상면은 일반적으로 플랫(flat)을 칩(10)을 고정하는 접착 테이프(12)의 하면에 놓는다. 진공 인클로져(25) 주위의 진공 실링 링(vacuum sealing ring)(27)외에도, 칩(10)과 접착 테이프(12)를 제 위치에 유지하기 위해 진공 흡입을 발생하는, 진공 챔버(22)와 유체 연통하는 진공 인클로져(25) 상에 형성되는 다수의 진공 채널들(24')이 있다. 칩(10)을 제 위치에서 유지한 후, 이젝터 핀들(20)은 칩(10)을 접착 테이프(12)로부터 디라미네이팅(delaminating)하기 위해 접착 테이프(12)와 칩(10)을 들어올리도록 위로 움직인다. 칩(10)이 실질적으로 접착 테이프(12)로부터 디라미네이팅되는 미리 결정된 높이에서, 콜레트(14)는 진공 흡입에 의해 칩(10)을 집어 올릴 수도 있다. 다중 핀들(20)로, 푸시-업 핀들(push-up pins)과 칩(10)의 에지들 사이의 거리는 짧아져서 전술된 벤딩 모멘트를 줄인다. 그러나, 피닝 효과가 칩 에지들을 따라 (웨이퍼의 다이싱에 의해 일반적으로 도입되는) 마이크로-크랙들(micro-cracks)을 발생시킬 것이기 때문에 푸시-업 핀들(20)은 칩(10)의 에지와 매우 가까울 수는 없다. 게다가, 푸시-업 핀들을 상기 칩의 중앙 영역에 더 가까이 위치시키는 것과 비교하면, 칩의 주변에 위치한 상기 푸시-업 핀들은 더 큰 칩의 중앙으로 디라미네이션의 전달을 억제할 수도 있다.
더 큰 다이스에 관련하여 이젝터 핀을 이용할 때 칩 크랙 실패의 위험을 줄이기 위하여, "프리-필 다이 이젝터 장치(Pre-Peel Die Ejector Apparatus)"에 대 한 미국 특허 번호 제 4,850,780 호는 칩분리의 2단계의 공정을 설명하고 있다. 다이 이젝터 척(die ejector chuck) 예는 중앙 하우징과 외부 하우징이 제공되고, 중앙 하우징은 외부 하우징의 간극을 통해 돌출하는 중앙 다이 배출 칼라(central die eject collar)가 제공된다. 상기 중앙 다이 배출 칼라는 미리 선택된 칩을 지원하는 플렉시블 접착 테이프를 늘이도록 외부 하우징과의 분리를 위해 미리 선택된 칩을 향해 이동 가능하고, 그 후 상기 칩은 또한 이젝터 핀에 의해 접착 테이프와 분리 가능하여 칩이 진공 콜레트로 픽업되는 것을 허용한다. 그러한 2단계 공정은 칩 이젝터 장치의 구조와 적용을 복잡하게 하고 사이클 시간의 증가를 초래한다. 더 큰 다이스를 다룰 때 칩 크랙의 위험을 줄일 수 있는 더 단순한 구조를 포함하는 칩 이젝터를 제공하는 것이 유리할 수 있다.
발명의 요약
따라서 본 발명의 목적은 더 크거나 더 가는 칩들에 대한 칩 크랙 실패의 위험을 줄이면서 접착 테이프로부터 반도체 칩을 박리하기에 효과적인 장치 및 방법을 제공하기 위한 것이다. 본 발명의 목적은 또한 더 크거나 더 가는 칩들을 효율적으로 분리할 수 있는, 종래 기술과 비교하여 더 단순한 구조인 그러한 장치 및 방법을 제공하기 위한 것이다.
본 발명의 제 1 특징에 따라, 칩이 장착된 접착 테이프로부터 상기 칩을 분리하기 위해 제공되는 박리 디바이스가 있고, 상기 디바이스는: 제 1 표면 및 상기 제 1 표면에 대하여 일정한 높이에서의 돌출된 접촉면 세트(raised contact surface set)를 포함하는 플랫폼, 상기 칩의 위치에 상기 접착 테이프를 접촉시키기 위해 상기 칩의 폭보다 더 작은 폭을 가진 돌출된 접촉면, 및 돌출된 접촉면으로부터 돌출 가능하고 접착 테이프로부터 칩을 들어올리기 위한 플랫폼에 대하여 움직일 수 있는 승강 디바이스(elevation device)를 포함한다.
본 발명의 제 2 특징에 따라, 칩이 장착된 접착 테이프로부터 칩을 분리하는 제공되는 방법이 제공되고, 상기 방법은: 상기 칩의 위치에서 접착 테이프에 대하여 플랫폼의 돌출된 접촉면을 접촉시키는 단계로서, 상기 돌출된 접촉면은 상기 플랫폼의 제 1 표면에 대하여 일정한 높이로 설정되고 상기 돌출된 접촉면의 폭은 상기 칩의 폭보다 더 작은, 상기 접촉 단계, 상기 돌출된 접촉면으로부터의 승강 디바이스를 계획하는 단계, 및 상기 승강 디바이스로 상기 칩을 들어올리는 단계를 포함한다.
이하 본 발명은 본 발명의 일실시예를 예시하는 첨부 도면들을 참조하여 더욱 상세하게 설명하는 것이 편리할 것이다. 도면들의 특성과 관련 설명은 청구항들에 의해 정의된 것처럼 본 발명의 광범위한 식별의 일반성을 대신하는 것으로서 이해되어서는 안된다.
본 발명의 바람직한 실시예에 따른 장치 및 방법의 예가 첨부 도면들을 참조하여 지금 설명될 것이다.
바람직한 실시예의 상세한 설명
도 2(a)는 본 발명의 바람직한 실시예에 따른 칩 이젝터 조립체의 형태의 박리 디바이스의 측단면도이다. 그것은 이젝터 척(18) 및 진공 챔버(22)와 같은 승강 디바이스를 둘러싸는 진공 인클로져(26)의 형태로 될 수 있는 플랫폼을 포함한다. 진공력(vacuum force)을 발생시키는 진공 경로(16)를 가진 진공 콜레트(14)가 접착 테이프(12)상에 장착된 칩(10)을 픽업하기 위해 제공된다. 이젝터 척(18)은 바람직하게 다중 이젝터 핀들(20)을 갖는다. 특히, 진공 인클로져(26)는 상기 진공 인클로져(26)의 제 1 표면 또는 상부 플랫폼(30)의 중앙 영역에서 계단형 돌출부(stepped extrusion)(28)의 형태로 되어 있는 돌출된 접촉면을 포함한다.
계단형 돌출부(28)는 제 1 표면 또는 상부 플랫폼(30)상에 상대적으로 고정된 위치에 있고, 상부 플랫폼(30)과 함께 움직인다. 계단형 돌출부(28)의 기하학은 진공 박리 메커니즘(vacuum peeling mechanism)을 제공하여 가요성 플라스틱 접착 테이프(12)로부터의 반도체 칩(10)의 분리를 도울 수도 있다.
계단형 돌출부(28) 및 상부 플랫폼(30)은 각각 집어 올려지는 반도체 칩(10)과 주변 칩들에 기하학적 지원을 제공한다. 계단형 돌출부(28)의 폭이 칩(10)의 폭보다 더 작아서 디라미네이션이 계단형 돌출부(28)와 접촉해 있지 않은 접착 테이프의 부분들 사이에서 시작될 수도 있다. 가장 바람직하게, 계단형 돌출부(28)의 양쪽 폭들은 칩(10)의 폭들보다 더 작다. 진공 채널들(24')은 계단형 돌출부(28) 주위의 상부 플랫폼(30) 상에 구성되어서 접착 테이프(12) 및 부착된 반도체 칩들(10)은 계단형 돌출부(28) 및 진공 흡입에 의해 상부 플랫폼(30)에 대하여 제 위치 에 고정된다. 또한, 진공 채널들(24')이 접착 테이프(12)를 계단형 돌출부(28)에 유지하기 위해 계단형 돌출부에 형성된다. 진공 흡입이 진공 챔버(22)에 적용될 때, 접착 테이프(12)는 진공 흡입에 의해 밑으로 당겨져서 그것은 계단형 돌출부(28) 및 상부 플랫폼(30)의 기하학들에 따른다. 이것은 접착 테이프와 계단형 돌출부(28)에 의해 지원되지 않는 칩(10)의 각각의 에지들(edges) 사이의 경계의 디라미네이션을 시작하기 위해 박리 효과(peeling effect)를 제공할 것이다.
도 2(b)는 흡입 디바이스로부터 진공 흡입에 의해 유도되는 반도체 칩(10)과 접착 테이프(12) 사이의 경계에서의 박리 효과를 도시하고 있다. 흡입 디바이스는 계단형 돌출부(28)에 인접한 상부 플랫폼(30)에 형성되는 진공 소스에 결합되는 진공 채널들(24')을 포함한다. 이 경계의 디라미네이션은 접착 테이프(12)가 진공 채널들(24')을 통해 발생된 진공 흡입의 존재에서 계단형 돌출부(28) 주위의 진공 인클로져(26)의 상부 플랫폼(30)을 향해 끌어당겨질 때 발생한다. 또한 또는 대안적으로, 계단형 돌출부(28)는 진공 채널들(24')을 통한 진공 흡입의 적용으로 또는 적용없이 칩(10)을 들어올리고 칩(10)으로부터의 접착 테이프(12)의 분리를 유도하기 위해 추가적인 상향 스트로크에서 상향으로 이동될 수도 있다.
시일 링(seal ring)(27)은 진공 인클로져(26) 상에 배열되고 진공 인클로져(26)의 외주를 따라 바람직하게 위치한다. 시일 링(27)의 가장 높은 점은 계단형 돌출부(28)의 높이보다 더 낮게 구성되고 상부 플랫폼(30)을 가진 레벨일 수도 있다. 진공 소스가 온으로 될 때, 주변 대기와 비교하여 시일 링(27)의 내부 부근에 압력차가 있다. 압력차는 접착 테이프(12)를 변형시켜서 시일 링(27)이 진공 인클 로져(26)를 향해 끌려간 접착 테이프(12)의 영역을 둘러싼다. 진공력은 접착 테이프가 시일 링(27)에 대하여 아래로 단단히 유지할 때 향상된다.
계단형 돌출부(28)가 비교적 평평한 칩(10)의 중앙에 대응하는 접착 테이프(12)의 일부를 유지하는 동안, 접착 테이프(12)가 칩(10)으로부터 박리됨에 따라 상기 디라미네이션이 칩(10)의 에지들과 코너들로부터 시작할 것이다. 진공 채널들(24')은 특히 효과적인 박리를 위해 진공 흡입력을 제공하기 위해 상부 플랫폼(30)상의 계단형 돌출부(28)의 직선 에지들에 아주 근접하여 위치한다.
이젝터 조립체는 기계적 부분들 움직임과 진공 흡입의 결합 이점을 갖는다. 픽-업 사이클의 시작에서, 진공 콜레트(14)는 하강하고 반도체 칩(10)의 상부 표면에 착륙한다. 이젝터 핀(들)이 계단형 돌출부(28)를 통해 프로젝트 업하기 전에, 진공 흡입은 진공 인클로져(26) 상의 진공 채널들(24')을 통해 적용된다. 이러한 진공 흡입 및 계단형 돌출부(28)의 곧은 에지들은 집어지는 반도체 칩(10)의 에지들과 코너들에서 접착 테이프(12)와 칩(10) 사이의 경계의 디라미네이션을 시작한다. 미리-결정된 지연 후, 이젝터 척(18)의 이젝터 핀들(20)은 진공 인클로져(26)의 표면으로부터 돌출되고, 보다 상세하게는 칩(10)과 접착 테이프(12)의 바로 아래에 있는, 계단형 돌출부(28)로부터 돌출된다. 이후 계단형 돌출부(28)의 수직 에지들에 대한 다중 이젝터 핀들(20)의 위치는 칩(10)을 접착 테이프(12)에서 들어올림으로써 접착 테이프(12)로부터의 칩(10)의 다른 디라미네이션을 허용한다.
진공 흡입에 의한 만족스러운 박리 효과를 얻기 위하여, 칩 이젝터 조립체의 계단형 돌출부(28)의 치수들은 이하 설명될 어떤 지침들(guidelines)에 따라 바람 직하게 선택된다. 도 3은 분리될 칩의 바로 밑에 위치한 도 2(a)의 칩 이젝터 조립체와 함께 접착 테이프상에 배열된 복수의 칩들의 평면도이다. 도 4는 칩 이젝터 조립체의 측단면도이고 상기 칩 및 칩 이젝터 조립체의 상대 치수들이 나타내어져 있다. 계단형 돌출부(28)의 평면 치수는 반도체 칩(10)의 평면 치수(planar dimension)보다 더 작다. 상기 칩의 에지와 상기 돌출의 에지 사이의 거리(도 3에서의 A1 및 A2)는 특정 범위내에서 설계된다. 상기 거리(A1 및 A2)는 칩(10)의 두께와 접착 테이프(12)의 접착 강도에 의존한다. 계단형 돌출부(28)의 계단 높이 E는 가요성 플라스틱 접착 테이프를 박리하기 위해 이용 가능한 최대 에너지 뿐만아니라 최적의 박리 각도(optimal peeling angle)를 가지도록 또한 특정값 내로 유지된다(0.05mm-0.5mm 두께와 10mm 이하의 폭을 가진 칩에 대하여 0.1-0.66mm의 범위내). 그것은 또한 진공 흡입력의 효율적이고 효과적인 형성을 제공하는 것을 돕는다. 상기 범위 내로 계단 높이 E를 유지하는 것은 또한 주어진 압력 부하(loading)에서 칩의 임계치 이하의 변형 스트레인(deformation strain)이나 응력(stress)을 유지하는 것을 돕는다. 계단형 돌출부(28)의 에지들은 이들 위치들에서 칩(10)의 과도한 응력/스트레인 농도(concentration)를 줄이기 위해 약 0.1mm의 반지름으로 구형이 되어야 한다.
도 3을 참조하면, 평면 치수 C1 x C2를 가진 반도체 칩(10)에 대하여, 0.3mm < Ai < 2mm; 및 1mm < Di < 10mm(여기서, i = 1, 2임)이도록 돌출부의 평면 치수 D1 x D2가 선택된다. 도 4를 참조하면, 계단형 돌출부(28)의 높이 E는 0.1 < E < 0.66mm이다. 진공 인클로져(26)와 접착 테이프(12) 사이에서 효과적인 진공 실링(effective vacuum sealing)을 가지기 위하여, 진공 인클로져 B의 폭은 (0.5B - 0.5Cm) < 10mm 범위에 있고, 여기서 Cm = max(C1, C2)이다.
도 5는 칩 이젝터 조립체에 장착된 이젝터 핀들(20)의 위치들의 표현들을 포함하는 도 3에서와 같은 복수칩들의 평면도이다. 박리 메커니즘으로서 진공 인클로져(26) 위의 계단형 돌출부(28)를 이용하여, 칩(10)의 외부 영역은 계단형 돌출부(28)의 측들 주위의 상부 플랫폼(30) 내의 진공 채널들(24')을 통해 진공 흡입이 적용될 때 접착 테이프(12)로부터 분리될 것이다. 이후 이젝션 핀들(20)은 계단형 돌출부(28)의 상부 표면으로부터 진공 인클로져(26)의 계단형 돌출부(28) 위의 미리 결정된 높이로 들어올릴 것이다. 접착 테이프는 핀들에 의해 지원되는 단지 접촉 영역으로만 더불어 칩으로부터 완전히 분리될 것이다. 도 5를 참조하면, 이젝터 핀들(20)은 F < 1mm이도록 계단형 돌출부(28)의 에지들로부터 특정 거리 F로 위치한다.
현재 본 발명의 상기 실시예로 이용될 수 있는 예시적인 픽-업 시퀀스는 다음과 같이 설명된다.
단계 1. 픽-업 사이클의 시작에서, 진공 인클로져(26)는 픽업될 칩(10)이 장착되는 접착 테이프(12)의 아래측과 접촉하여 놓인다. 상기 칩(10)은 칩(10)의 중앙이 진공 인클로져(26)의 중앙으로 배열되도록 위치하고, 이는 또한 계단형 돌출부(28)의 중앙과 동시에 일어난다.
단계 2. 픽-업 콜레트(14)는 하강하고 픽업될 칩(10)의 상부 표면에 내려앉는다. 콜레트(14)의 더 낮은 표면은 칩(10)과 접촉하여 있을 수도 있거나 매우 작은 갭(gap)이 칩(10)의 표면으로부터 유지될 수도 있다. 진공 흡입은 진공 경로(16)를 통해 콜레트(14)에 적용된다. 이후 칩(10)은 콜레트(14)에 의해 유지되고 그것의 수평 위치는 고정된다.
단계 3. 이후 진공 흡입이 계단형 돌출부(28) 및 상부 플랫폼(30)을 포함하는 진공 인클로져(26)의 진공 채널들(24')을 통해 적용된다. 진공 흡입의 결과적인 영향과 계단형 돌출부(28)의 직선 에지들은 접착 테이프(12)와 칩(10)의 에지들과 코너들에서 시작하는 칩(10) 사이의 경계 디라미네이션을 시작한다. 진공 흡입의 크기는 크랙 칩 실패를 일으킬 수도 있는 칩(10)에 과도한 스트레인을 도입하지 않고 접착 테이프(12)로부터 칩(10)의 효과적인 박리을 얻도록 최적화된다.
단계 4. 50ms 이상 정도로 미리 결정된 지연 후, 접착 테이프(12) 바로 밑의 이젝터 핀들(20)은 접착 테이프(12)와 칩(10)을 들어 올리기 위하여 계단형 돌출부(28)의 상부 표면으로부터 올라갈 것이다. 계단형 돌출부(28)내에 위치한 접착 테이프(12)의 부분들은 계단형 돌출부(28) 외부의 부분들보다 더 높게 올려질 것이다. 이젝터 핀들(20)에 의해 주로 지원되는 칩(10)과 접착 테이프(12) 사이의 접촉만으로, 결과적으로 집어 올려질 칩(10)은 실질적으로 접착 테이프(12)로부터 디라미네이팅된다.
단계 5. 마지막으로, 진공 흡입에 의해 칩(10)을 잡는 콜레트(14)는 위로 움직일 것이고 후속의 본딩 공정을 위해 지정된 위치로의 접착 테이프(12)로부터 칩 (10)을 제거할 것이다.
계단형 돌출부(28)와 진공 흡입의 직접적인 에지들은 접착 테이프(12)와 반도체 칩(10) 사이의 경계의 디라미네이션을 시작하도록 박리 메커니즘을 제공함이 이해될 것이다. 이러한 진공-보조된 박리 메커니즘은 처음의 박리 동안의 칩에 대해 단순히 누르는 것과 비교하여 칩의 변형을 축소하고 그에 따라 반도체 칩 상에 유도된 스트레스를 줄여서 칩 크래킹 실패가 회피될 수 있다. 이젝터 핀(들)의 특정 배열과 함께, 더 효과적인 분리 메커니즘이 종래 기술과 비교하여 접착 테이프로부터 반도체 칩을 분리하도록 제공된다.
본 발명의 바람직한 실시예에 따른 상기 조립체의 전술한 이점들의 관점에서, 상기 조립체는 이상적으로 2x2 mm2 이상의 (그러나 10x10mm2 이하인) 평면 표면 영역들과 0.15mm 이하의 두께를 가진 반도체 칩에 대한 픽-업 과정에서 이용되고, 그것은 30 J/m2 이하의 접착 강도로 접착 테이프(12)에 장착된다.
본 명세서에 설명된 본 발명은 특별히 설명된 것들 외에도 변화들, 변경들 및/또는 추가적인 것들을 받아들이고, 본 발명은 상술된 설명의 사상 및 범위내에 있는 모든 그러한 변화들, 변경들 및/또는 추가적인 것들을 포함함을 이해해야 한다.
본 발명에 따라, 더 큰 또는 더 가는 칩들에 대한 칩 크랙 실패의 위험을 줄 이는 동안 접착 테이프로부터 반도체 칩을 박리하기에 효과적인 장치 및 방법이 제공되고, 또한 더 큰 또는 더 가는 칩들을 효율적으로 분리하기에 종래 기술과 비교하여 더 단순한 구조인 그러한 장치 및 방법이 제공된다.

Claims (20)

  1. 칩이 장착된 접착 테이프로부터 상기 칩을 분리하기 위한 박리 디바이스(peeling device)에 있어서,
    제 1 표면 및 상기 제 1 표면에 대하여 일정한 높이로 설정된 돌출된 접촉면(raised contact surface)을 포함하는 플랫폼으로서, 상기 돌출된 접촉면은 상기 칩의 위치에서 상기 접착 테이프를 접촉시키기 위해 상기 칩의 폭보다 작은 폭을 가진, 상기 플랫폼, 및
    상기 칩을 상기 접착 테이프에서 떼어 들어올리기 위해 상기 돌출된 접촉면으로부터 돌출 가능하고 상기 플랫폼에 대하여 움직일 수 있는 승강 디바이스(elevation device)를 포함하는, 박리 디바이스.
  2. 제 1 항에 있어서,
    상기 제 1 표면에 결합되어 상기 플랫폼을 향해 상기 돌출된 접촉면과 접촉하지 않고 상기 접착 테이프의 일부를 끌어당기는 흡입 디바이스를 포함하는, 박리 디바이스.
  3. 제 2 항에 있어서,
    상기 흡입 디바이스는 상기 돌출된 접촉면에 인접하여 상기 제 1 표면 상에 형성되는 진공 소스에 결합되는 진공 채널들을 포함하는, 박리 디바이스.
  4. 제 2 항에 있어서,
    상기 플랫폼을 향해 끌어당겨진 상기 접착 테이프의 영역을 둘러싸도록 되어 있는 상기 플랫폼 상에 배열되는 시일 링(seal ring)을 포함하는, 박리 디바이스.
  5. 제 4 항에 있어서,
    상기 시일 링은 상기 플랫폼의 외주를 따라 위치하는, 박리 디바이스.
  6. 제 4 항에 있어서,
    상기 시일 링의 최고점은 상기 돌출된 접촉면의 높이보다 더 낮도록 구성되는, 박리 디바이스.
  7. 제 1 항에 있어서,
    진공 소스에 결합되는, 상기 돌출된 접촉면에 형성되는 진공 채널들을 포함하는, 박리 디바이스.
  8. 제 1 항에 있어서,
    상기 칩으로부터 상기 접착 테이프를 분리하는 동안 상기 칩을 지지하기 위해 상기 칩 위에 위치할 수 있는 콜레트를 포함하는, 박리 디바이스.
  9. 제 1 항에 있어서,
    상기 돌출된 접촉면의 높이는 0.1mm 내지 0.66mm 사이에 있고 상기 칩의 폭은 10mm 이하인, 박리 디바이스.
  10. 제 1 항에 있어서,
    상기 돌출된 접촉면의 에지(edge)는 약 0.1mm의 반경으로 라운딩되는, 박리 디바이스.
  11. 제 1 항에 있어서,
    상기 돌출된 접촉면의 폭은 1mm 내지 10mm 사이에 있고 상기 칩의 지지되지 않은 에지와 상기 돌출된 접촉면의 에지 사이의 거리는 0.3mm 내지 2mm 사이에 있는, 박리 디바이스.
  12. 제 1 항에 있어서,
    상기 돌출된 접촉면의 폭과 상기 플랫폼의 폭의 차이는 10mm 이하인, 박리 디바이스.
  13. 제 1 항에 있어서,
    상기 승강 디바이스는 하나 이상의 푸시-업 핀들(push-up pins)을 포함하는, 박리 디바이스.
  14. 제 13 항에 있어서,
    복수의 푸시-업 핀들 중 적어도 하나는 상기 돌출된 접촉면의 에지로부터 상기 승강 디바이스의 푸시-업 핀 사이의 거리가 1mm 이하이도록 배열되는, 박리 디바이스.
  15. 칩이 장착된 접착 테이프로부터 칩을 분리하는 방법에 있어서,
    상기 칩의 위치에서 플랫폼의 돌출된 접촉면을 상기 접착 테이프에 접촉시키는 단계로서, 상기 돌출된 접촉면은 상기 플랫폼의 제 1 표면에 대하여 일정한 높이로 설정되고 상기 돌출된 접촉면의 폭은 상기 칩의 폭보다 더 작은, 상기 접촉 단계,
    상기 돌출된 접촉면으로부터 승강 디바이스를 돌출시키는 단계, 및
    상기 승강 디바이스로 상기 칩을 들어올리는 단계를 포함하는, 칩 분리 방법.
  16. 제 15 항에 있어서,
    상기 승강 디바이스로 상기 칩을 들어올리기 전에 상기 돌출된 접촉면에 의해 접촉되지 않은 상기 돌출된 접촉면 주위의 상기 접착 테이프의 일부를 상기 칩으로부터 떼어 끌어당기는 단계를 포함하는, 칩 분리 방법.
  17. 제 16 항에 있어서,
    상기 칩에서 끌어낸 상기 접착 테이프의 영역을 상기 플랫폼 상에 배열된 시일 링(seal ring)으로 둘러싸는 단계를 포함하는, 칩 분리 방법.
  18. 제 16 항에 있어서,
    상기 접착 테이프는 진공 흡입을 이용하여 상기 칩으로부터 끌어당겨져 분리되는, 칩 분리 방법.
  19. 제 18 항에 있어서,
    상기 돌출된 접촉면에 인접시켜 상기 제 1 표면에 진공 채널들을 형성하는 단계, 및 상기 진공 채널들에서 진공 흡입력을 발생시키기 위해 상기 진공 채널들을 진공 흡입에 결합하는 단계를 포함하는, 칩 분리 방법.
  20. 제 15 항에 있어서,
    상기 칩으로부터 상기 접착 테이프를 분리하는 동안 상기 칩을 지지하기 위해 상기 칩 위에 콜레트를 위치시키는 단계를 포함하는, 칩 분리 방법.
KR1020050045183A 2004-05-28 2005-05-27 칩분리용 박리 디바이스 KR20060046237A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/857,067 2004-05-28
US10/857,067 US20050274457A1 (en) 2004-05-28 2004-05-28 Peeling device for chip detachment

Publications (1)

Publication Number Publication Date
KR20060046237A true KR20060046237A (ko) 2006-05-17

Family

ID=34938309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050045183A KR20060046237A (ko) 2004-05-28 2005-05-27 칩분리용 박리 디바이스

Country Status (7)

Country Link
US (1) US20050274457A1 (ko)
EP (1) EP1601005A3 (ko)
JP (1) JP2005340839A (ko)
KR (1) KR20060046237A (ko)
CN (1) CN100377296C (ko)
SG (2) SG137865A1 (ko)
TW (1) TWI257651B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190056301A (ko) * 2017-11-16 2019-05-24 시바우라 메카트로닉스 가부시끼가이샤 성막 장치

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1587138B1 (de) * 2004-04-13 2007-05-30 Oerlikon Assembly Equipment AG, Steinhausen Einrichtung für die Montage von Halbleiterchips und Verfahren zum Ablösen eines Halbleiterchips von einer Folie
KR100582056B1 (ko) * 2004-07-05 2006-05-23 삼성전자주식회사 박형 칩 분리 장치 및 그를 이용한 박형 칩 분리 방법
US7276396B2 (en) * 2004-10-06 2007-10-02 Intel Corporation Die handling system
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
US7238258B2 (en) * 2005-04-22 2007-07-03 Stats Chippac Ltd. System for peeling semiconductor chips from tape
JP4607748B2 (ja) * 2005-12-02 2011-01-05 東京エレクトロン株式会社 基板のパーティクル除去方法、その装置及び塗布、現像装置
DE102006025361A1 (de) * 2006-05-31 2007-12-06 Siemens Ag Ausstoßeinheit zum Abtrennen von Bauelementen aus einer im Wesentlichen ebenen Anordnung von Bauelementen
KR20070120319A (ko) * 2006-06-19 2007-12-24 삼성전자주식회사 한 쌍의 이젝터들을 구비하는 반도체 칩의 탈착 장치 및이를 이용한 반도체 칩의 탈착 방법
JP4693805B2 (ja) * 2007-03-16 2011-06-01 株式会社東芝 半導体装置の製造装置及び製造方法
JP5356061B2 (ja) * 2009-02-18 2013-12-04 キヤノンマシナリー株式会社 剥離装置及び剥離方法
US8141612B2 (en) * 2009-04-02 2012-03-27 Asm Assembly Automation Ltd Device for thin die detachment and pick-up
CN102044404B (zh) * 2009-10-12 2015-12-09 桑迪士克科技公司 用于使经切分的半导体裸片与裸片贴胶带分离的系统
US8343300B2 (en) * 2009-12-23 2013-01-01 Suss Microtec Lithography, Gmbh Automated thermal slide debonder
KR20170122287A (ko) * 2011-02-28 2017-11-03 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 비균일 진공 프로파일 다이 부착 팁
FR2986175A1 (fr) * 2012-01-31 2013-08-02 St Microelectronics Tours Sas Procede et dispositif de decoupe d'une plaquette
JP5687647B2 (ja) * 2012-03-14 2015-03-18 株式会社東芝 半導体装置の製造方法、半導体製造装置
US8916419B2 (en) * 2012-03-29 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Lid attach process and apparatus for fabrication of semiconductor packages
TWI485786B (zh) * 2012-04-16 2015-05-21 Gallant Micro Machining Co Ltd Grain Stripping Method and Device
TWI497631B (zh) * 2012-12-17 2015-08-21 Hon Soon Internat Technology Co Ltd 晶片分離裝置
SG11201504078TA (en) * 2012-12-17 2015-07-30 Agency Science Tech & Res Wafer dicing apparatus and wafer dicing method
CN104002542A (zh) * 2013-02-22 2014-08-27 深圳富泰宏精密工业有限公司 顶料装置
CN104724336B (zh) * 2013-12-19 2017-01-04 福士瑞精密工业(晋城)有限公司 下料机构
KR102247033B1 (ko) 2014-04-16 2021-05-03 삼성전자주식회사 다이 본딩 장치
DE102016108880A1 (de) * 2016-05-13 2017-11-16 Joachim Jakob Hybridsetter
CN107785298B (zh) * 2016-08-25 2021-02-02 苏州能讯高能半导体有限公司 晶圆临时键合的分离设备及方法
CN107680910A (zh) * 2017-09-14 2018-02-09 江苏长电科技股份有限公司 一种去除毛边的方法及装置
US11062923B2 (en) 2018-09-28 2021-07-13 Rohinni, LLC Apparatus to control transfer parameters during transfer of semiconductor devices
JP7237655B2 (ja) * 2019-03-01 2023-03-13 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
US11282722B2 (en) * 2019-08-23 2022-03-22 YunJun Tang Chip front surface touchless pick and place tool or flip chip bonder
CN113594079B (zh) * 2020-04-30 2024-01-16 先进科技新加坡有限公司 用于将电子元件从粘性载体分离的顶出器单元

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0278244A (ja) * 1988-09-14 1990-03-19 Hitachi Ltd 半導体ペレット取出装置
JPH03161999A (ja) * 1989-11-20 1991-07-11 Sanyo Electric Co Ltd 電子部品の突上げ装置
JPH10199961A (ja) * 1997-01-14 1998-07-31 Sony Corp チップ剥離装置及びチップ剥離方法
JP2003273195A (ja) * 2002-01-09 2003-09-26 Murata Mfg Co Ltd チップ部品供給装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4850780A (en) * 1987-09-28 1989-07-25 Kulicke And Soffa Industries Inc. Pre-peel die ejector apparatus
JPH0837395A (ja) * 1994-07-21 1996-02-06 Matsushita Electric Ind Co Ltd 半導体チップ供給装置および供給方法
JP3079502B2 (ja) * 1995-08-18 2000-08-21 株式会社新川 ダイ突き上げ装置
JP3498877B2 (ja) * 1995-12-05 2004-02-23 株式会社東芝 半導体製造装置および半導体装置の製造方法
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法
JP4021614B2 (ja) * 2000-12-11 2007-12-12 株式会社東芝 半導体素子のピックアップ用治具、半導体素子のピックアップ装置、半導体素子のピックアップ方法、半導体装置の製造方法及び半導体装置の製造装置
JP3976541B2 (ja) * 2001-10-23 2007-09-19 富士通株式会社 半導体チップの剥離方法及び装置
US7238258B2 (en) * 2005-04-22 2007-07-03 Stats Chippac Ltd. System for peeling semiconductor chips from tape

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0278244A (ja) * 1988-09-14 1990-03-19 Hitachi Ltd 半導体ペレット取出装置
JPH03161999A (ja) * 1989-11-20 1991-07-11 Sanyo Electric Co Ltd 電子部品の突上げ装置
JPH10199961A (ja) * 1997-01-14 1998-07-31 Sony Corp チップ剥離装置及びチップ剥離方法
JP2003273195A (ja) * 2002-01-09 2003-09-26 Murata Mfg Co Ltd チップ部品供給装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190056301A (ko) * 2017-11-16 2019-05-24 시바우라 메카트로닉스 가부시끼가이샤 성막 장치

Also Published As

Publication number Publication date
CN100377296C (zh) 2008-03-26
US20050274457A1 (en) 2005-12-15
CN1707750A (zh) 2005-12-14
JP2005340839A (ja) 2005-12-08
TWI257651B (en) 2006-07-01
TW200539302A (en) 2005-12-01
SG117606A1 (en) 2005-12-29
SG137865A1 (en) 2007-12-28
EP1601005A2 (en) 2005-11-30
EP1601005A3 (en) 2008-11-12

Similar Documents

Publication Publication Date Title
KR20060046237A (ko) 칩분리용 박리 디바이스
KR100701814B1 (ko) 반도체 칩 분리를 위한 방법 및 장치
KR101135903B1 (ko) 박형 다이 분리 및 픽업 장치
KR100549359B1 (ko) 박형의 다이 분리용 장치 및 방법
KR100766512B1 (ko) 반도체 칩의 박리 방법 및 장치
KR101473492B1 (ko) 반도체 집적 회로 장치의 제조 방법
US9373530B2 (en) Tool for picking a planar object from a supply station
US8499813B2 (en) System for separating a diced semiconductor die from a die attach tape
JP2006128678A (ja) チップ取外し装置のための駆動機構
JP6524554B2 (ja) 素子チップの製造方法
CN113774320B (zh) 成膜装置及零件剥离装置
US20100038031A1 (en) Pick-up apparatus for semiconductor chips and pick-up method for semiconductor chips using the same
JP5075769B2 (ja) 半導体チップのピックアップ装置およびこれを用いた半導体チップのピックアップ方法
JP4613838B2 (ja) チップピックアップ装置およびチップピックアップ方法
JP2014239090A (ja) ピックアップシステム
JP2002124525A (ja) 半導体チップ剥離装置及び方法
JP2006237504A (ja) 半導体チップ剥離装置およびそれを用いた半導体装置の製造方法
KR100688587B1 (ko) 반도체 칩 분리 장치 및 반도체 칩의 분리 방법
KR20110107118A (ko) 스테이지 및 이를 이용한 반도체 다이 픽업 장치
JP2007201119A (ja) チップピックアップ装置およびチップピックアップ方法ならびにチップ剥離装置およびチップ剥離方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application