KR100766512B1 - 반도체 칩의 박리 방법 및 장치 - Google Patents

반도체 칩의 박리 방법 및 장치 Download PDF

Info

Publication number
KR100766512B1
KR100766512B1 KR1020020014454A KR20020014454A KR100766512B1 KR 100766512 B1 KR100766512 B1 KR 100766512B1 KR 1020020014454 A KR1020020014454 A KR 1020020014454A KR 20020014454 A KR20020014454 A KR 20020014454A KR 100766512 B1 KR100766512 B1 KR 100766512B1
Authority
KR
South Korea
Prior art keywords
contact member
peeling
annular contact
tape
semiconductor chip
Prior art date
Application number
KR1020020014454A
Other languages
English (en)
Other versions
KR20030035763A (ko
Inventor
요시모토가즈히로
데시로기가즈오
요시다에이지
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20030035763A publication Critical patent/KR20030035763A/ko
Application granted granted Critical
Publication of KR100766512B1 publication Critical patent/KR100766512B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product
    • Y10S156/943—Means for delaminating semiconductive product with poking delaminating means, e.g. jabbing means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/976—Temporary protective layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1978—Delaminating bending means
    • Y10T156/1983—Poking delaminating means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49815—Disassembling
    • Y10T29/49822—Disassembling by applying force
    • Y10T29/49824—Disassembling by applying force to elastically deform work part or connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

반도체 칩의 박리 방법 및 장치에 관한 것으로서, 반도체 칩을 얇게 하여도 반도체 칩을 테이프로부터 확실하게 박리시킬 수 있도록 하는 것을 목적으로 한다.
외측에서부터 내측으로 차례로 배치된 복수의 환상 접촉부재(54, 56, 58, 60)를 포함하는 박리 장치(38)에 의해 테이프(24)에 붙여진 반도체 칩(16)을 상기 테이프로부터 박리시키는 공정을 구비하고, 반도체 칩(16)이 외주부로부터 중심부를 향하여 단계적으로 테이프(24)로부터 박리되도록 상기 복수의 환상 접촉부재를 작동시키는 구성으로 한다.
박리 방법, 박리 장치, 반도체 칩, 다이싱 테이프, 박리 헤드, 캠

Description

반도체 칩의 박리 방법 및 장치{METHOD AND DEVICE OF PEELING SEMICONDUCTOR DEVICE}
도 1은 본 발명의 실시예에 의한 반도체 칩의 박리 방법 및 장치를 나타내는 단면도.
도 2는 도 1의 박리 헤드를 나타내는 확대 단면도.
도 3은 도 1의 박리 헤드의 표면을 나타내는 평면도.
도 4는 도 1의 박리 장치의 작동을 설명하는 도면으로서, 도 4의 (A)는 박리 장치의 단면도, 도 4의 (B)는 헤드의 평면도.
도 5는 도 1의 박리 장치의 작동을 설명하는 도면으로서, 도 5의 (A)는 박리 장치의 단면도, 도 5의 (B)는 헤드의 평면도.
도 6은 도 1의 박리 장치의 작동을 설명하는 도면으로서, 도 6의 (A)는 박리 장치의 단면도, 도 6의 (B)는 헤드의 평면도.
도 7은 도 1의 박리 장치의 작동을 설명하는 도면으로서, 도 7의 (A)는 박리 장치의 단면도, 도 7의 (B)는 헤드의 평면도.
도 8은 도 1의 박리 장치의 작동을 설명하는 도면으로서, 도 8의 (A)는 박리 장치의 단면도, 도 8의 (B)는 헤드의 평면도.
도 9는 도 1의 박리 장치의 작동을 설명하는 도면으로서, 도 9의 (A)는 박리 장치의 단면도, 도 9의 (B)는 헤드의 평면도.
도 10은 반도체 장치의 제조 방법의 전형적인 일련의 공정 예를 나타내는 도면.
도 11은 반도체 웨이퍼의 박리를 위해 사용되는 종래의 니들 장치를 나타내는 도면.
도 12는 반도체 웨이퍼가 얇은 경우에 박리 시에 변형된 반도체 웨이퍼를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 실리콘 웨이퍼
16 : 반도체 칩
24 : 다이싱 테이프
38 : 박리 장치
44 : 박리 헤드
46 : 캠
54, 56, 58, 60 : 환상(環狀) 접촉부재
본 발명은 반도체 장치의 제조 공정에서의 반도체 칩의 박리 방법 및 장치에 관한 것이다.
종래, 반도체 장치는, 예를 들어, 실리콘 웨이퍼(반도체 기판)의 제 1 표면에 복수의 반도체 소자를 형성하고, 이 실리콘 웨이퍼를 다이싱하여 반도체 소자(실리콘 칩)마다 분리함으로써 형성된다. 실리콘 웨이퍼는 다이싱 전에 다이싱 테이프에 붙여지고, 다이싱된 상태에서는 분리된 실리콘 칩은 다이싱 테이프에 부착되어 있다. 실리콘 칩은 다이 본딩(die bonding) 전에 박리 장치에 의해 다이싱 테이프로부터 박리된다.
실리콘 칩을 다이싱 테이프로부터 박리시키기 위해, 종래는 도 11에 도시되는 니들 장치(34)가 사용되었다. 니들 장치(34)는 니들(34A)을 포함한다. 니들(34A)은 다이싱 테이프(24)의 하측으로부터 다이싱 테이프(24)를 향하여 이동되고, 다이싱 테이프(24)를 관통하여 실리콘 칩(16)을 들어올리도록 되어 있다. 또한, 니들(34A)이 다이싱 테이프(24)를 관통하지 않도록 한 니들 장치도 있다.
일본국 특개평10-189690호 공보는, 니들이 실리콘 칩의 4개의 코너 부근 및 중앙 부근에 배치되고, 4개의 코너 부근의 니들을 먼저 작동시킨 후, 중앙 부근의 니들을 작동시키며, 실리콘 칩을 4개의 코너 부근으로부터 중앙 부근을 향하여 단계적으로 박리시키도록 한 박리 장치를 개시하고 있다.
일본국 특개평6-338527호 공보는, 니들을 사용하지 않고, 흡인 홈을 갖는 박리 장치에 의해 다이싱 테이프를 하측으로부터 흡인함으로써, 실리콘 칩을 다이싱 테이프로부터 박리시키는 것을 개시하고 있다. 일본국 특개평11-318376호 공보는, 다이싱 테이프를 하측으로부터 흡인 홈에 의해 흡인하고, 스테이지를 평행 이동시킴으로써, 실리콘 칩을 다이싱 테이프로부터 박리시키는 것을 개시하고 있다.
최근, 실리콘 웨이퍼 및 실리콘 칩을 점점 얇게 하는 요구가 있다. 그러나, 실리콘 웨이퍼가 얇아짐에 따라, 실리콘 칩을 다이싱 테이프로부터 박리시키는 것이 어려워지고 있다. 예를 들어, 실리콘 칩이 얇아지면, 니들이 다이싱 테이프를 관통한 후에 실리콘 칩에 꽂히거나 손상되는 경향이 있다.
또한, 실리콘 칩이 얇아지면 실리콘 칩은 변형되기 쉬워지고, 예를 들어, 도 12에 도시되는 바와 같이, 니들(34A)이 닿은 위치에서 다이싱 테이프(24) 및 실리콘 칩(16)이 오목한 형상으로 변형되는 상태로 되는 경우가 있다. 따라서, 실리콘 칩(16)이 손상 또는 파손되게 된다. 이것은 다이싱 테이프를 하측으로부터 흡인 홈에 의해 흡인하는 경우에도 동일하다.
또한, 실리콘 칩(16)을 다이싱 테이프(24)로부터 박리시키기 위해서는, 실리콘 칩(16)과 다이싱 테이프(24) 사이의 인터페이스에 공기가 들어가고, 공기가 인터페이스를 따라 확산되는 것이 필요하다. 다이싱 테이프(24)가 파손되지 않을 경우, 공기는 실리콘 칩(16)의 중앙부에서 최초로 인터페이스에 들어가지는 않고, 공기가 실리콘 칩(16)의 외주부에서 인터페이스에 들어가기 때문에, 박리는 실리콘 칩(16)의 외주부로부터만 발생한다. 도 12에 도시되는 상황이 되면, 박리는 발생하기 어렵고, 실리콘 칩(16)이 손상되기 쉬워진다.
본 발명의 목적은 반도체 칩을 얇게 하여도 반도체 칩을 테이프로부터 확실하게 박리시킬 수 있도록 한 반도체 칩의 박리 방법 및 장치를 제공하는 것이다.
본 발명에 의한 반도체 칩의 박리 방법은, 외측에서부터 내측으로 차례로 배치된 복수의 환상 접촉부재를 포함하는 박리 장치에 의해 테이프에 붙여진 반도체 칩을 상기 테이프로부터 박리시키는 공정을 구비하고, 반도체 칩이 외주부로부터 중심부를 향하여 단계적으로 테이프로부터 박리되도록 상기 복수의 환상 접촉부재를 작동시키는 것을 특징으로 한다.
또한, 본 발명에 의한 반도체 칩의 박리 장치는, 테이프에 붙여진 반도체 칩을 상기 테이프로부터 박리시키기 위한 박리 장치로서, 외측에서부터 내측으로 차례로 배치된 복수의 환상 접촉부재와, 반도체 칩이 외주부로부터 중심부를 향하여 단계적으로 테이프로부터 박리되도록 상기 복수의 환상 접촉부재를 작동시키는 작동 장치를 구비한 것을 특징으로 한다.
이 구성에 의하면, 반도체 칩이 외측에서부터 내측으로 차례로 배치된 복수의 환상 접촉부재를 포함하는 박리 장치에 의해 외주부로부터 중심부를 향하여 단계적으로 테이프로부터 박리된다. 따라서, 반도체 칩을 얇게 하여도, 반도체 칩을 테이프로부터 확실하게 박리시킬 수 있다.
이하, 본 발명의 실시예에 대해서 도면을 참조하여 설명한다. 도 10을 참조하여 반도체 장치의 제조 방법의 전형적인 일련의 공정 예를 설명한다.
도 10의 (A)는 집적회로 형성 프로세스가 실시된 실리콘 웨이퍼(반도체 기판)(10)를 나타내는 도면이다. 실리콘 웨이퍼(10)의 제 1 표면(12)에는 집적회로 형성 프로세스에 의해 복수의 반도체 소자(실리콘 칩)(16)가 형성되어 있다. 도 10의 (B)에 있어서, 보호 테이프(18)가 반도체 소자(16)의 제 1 표면(12)에 붙여진 다.
도 10의 (C)에 있어서, 보호 테이프(18)가 실리콘 웨이퍼(10)의 제 1 표면(12)에 붙여진 상태에서 실리콘 웨이퍼(10)의 제 2 표면(14)이 깎인다. 이 예에서는, 회전 지지부재(20)가 실리콘 웨이퍼(10)의 보호 테이프(18) 측을 지지한 상태에서, 기계적인 가공 공구인 다이아몬드 지석(砥石)(22)이 실리콘 웨이퍼(10)의 제 2 표면(14)을 깎는다. 그 동안 실리콘 웨이퍼(10)의 반도체 소자(16)가 형성되어 있는 제 1 표면(12)은 보호 테이프(18)에 의해 보호된다. 실리콘 웨이퍼(10)는 소정 두께를 갖도록 연삭(硏削)된다.
도 10의 (D)에 있어서, 실리콘 웨이퍼(10)의 제 2 표면(14)이 다이싱 테이프(24)에 붙여지고, 보호 테이프(18)가 실리콘 웨이퍼(10)의 제 1 표면(12)으로부터 벗겨진다. 다이싱 테이프(24)는 웨이퍼 링(26)에 붙여져 있고, 보호 테이프(18)는, 예를 들어, 양면 접착 테이프(28)에 의해 벗겨진다. 보호 테이프(18)를 벗기기 전에 보호 테이프(18)에 UV 조사를 행한다.
도 10의 (E)에 있어서, 실리콘 웨이퍼(10)는 다이싱 테이프(24)에 붙여진 상태에서 다이서(30)에 의해 다이싱된다. 분리된 실리콘 칩(16)은 다이싱 테이프(24)에 접착되어 있다. 다이싱 후에, 다이싱 테이프(24)에 UV 조사를 행한다. 도 10의 (F)에 있어서, 실리콘 칩(16)은 리드 프레임(32)에 다이 본딩된다. 이 경우, 각 실리콘 칩(16)은 박리 장치(38)에 의해 다이싱 테이프(24)로부터 벗겨지고, 흡착 헤드(36)에 의해 리드 프레임(32)에 운반된다.
도 1은 본 발명의 실시예에 의한 반도체 칩의 박리 방법 및 장치를 나타내는 단면도이다. 도 1은 도 10의 (F)의 다이 본딩 공정과 동일한 다이 본딩 공정에서 니들 장치(34) 대신에 사용되는 박리 장치(38)를 나타낸다. 복수의 실리콘 웨이퍼(10)는 다이싱 테이프(24)에 붙여져 있고, 박리 장치(38)와 흡착 헤드(36) 사이에 반송된다.
박리 장치(38)는 프레임(40)과, 프레임(40)의 정상부에 배치된 흡착 캡(42)과, 흡착 캡(42)의 중앙 개구부로부터 노출되도록 프레임(40)에 부착된 박리 헤드(44)를 포함한다. 또한, 박리 장치(38)는 박리 헤드(44)를 작동시키기 위한 캠(46)과 모터(48)를 포함한다. 캠(46)은 풀리(50, 51) 및 벨트(52)에 의해 모터(48)에 작동 연결된다.
도 2는 박리 헤드(44)를 나타내는 확대 단면도이다. 도 2는 박리 헤드(44)의 표면을 나타내는 평면도이다. 박리 헤드(44)는 외측에서부터 내측으로 차례로 배치된 복수의 환상 접촉부재(54, 56, 58, 60)를 포함한다. 환상 접촉부재(54)는 가장 외측에 위치하고, 환상 접촉부재(56)는 환상 접촉부재(54)의 내부에 슬라이딩 가능하게 끼워 맞춰지고, 환상 접촉부재(58)는 환상 접촉부재(56)의 내부에 슬라이딩 가능하게 끼워 맞춰지며, 환상 접촉부재(60)는 환상 접촉부재(58)의 내부에 슬라이딩 가능하게 끼워 맞춰진다.
도 3의 (A)에 나타낸 예에 있어서는, 환상 접촉부재(54, 56, 58, 60)의 표면(및 단면)은 정사각형 형상으로 형성되어 있다. 도 3의 (B)에 나타낸 예에 있어서는, 환상 접촉부재(54, 56, 58, 60)의 표면(및 단면)은 직사각형 형상으로 형성되어 있다. 그러나, 환상 접촉부재(54, 56, 58, 60)의 표면(및 단면)의 형상은 이들 예에 한정되지 않는다.
도 2에 도시되는 바와 같이, 환상 접촉부재(54, 56, 58, 60)는 각각 견부(肩部)를 갖는 단붙임 형상으로 형성되어 있다. 환상 접촉부재(54)의 내측 견부(54i)는 환상 접촉부재(56)의 외측 견부(56o)를 지지하고, 환상 접촉부재(56)의 내측 견부(56i)는 환상 접촉부재(58)의 외측 견부(58o)를 지지하며, 환상 접촉부재(58)의 내측 견부(58i)는 환상 접촉부재(60)의 외측 견부(60o)를 지지한다. 모든 견부가 서로 맞닿아 있을 때에 환상 접촉부재(54, 56, 58, 60)의 표면은 공통 평면 내에 정렬한다.
외측에 위치하는 환상 접촉부재(54)가 상측으로 작동되면, 모든 환상 접촉부재(54, 56, 58, 60)가 상승한다. 다음으로, 외측에 위치하는 환상 접촉부재(56)가 상측으로 작동되면, 환상 접촉부재(56, 58, 60)가 상승한다. 다음으로, 외측에 위치하는 환상 접촉부재(58)가 상측으로 작동되면, 환상 접촉부재(58, 60)가 상승한다. 중앙의 환상 접촉부재(60)가 상측으로 작동되면, 환상 접촉부재(60)만이 상승한다.
캠(46)은, 그 1회전 동안에, 외측에 위치하는 환상 접촉부재(54)를 제 1 위치에 상승시킨 후에 그 위치로 유지하고, 이어서 외측에 위치하는 환상 접촉부재(56)를 제 1 위치보다 높은 제 2 위치에 상승시킨 후에 그 위치로 유지하고, 이어서 외측에 위치하는 환상 접촉부재(58)를 제 2 위치보다 높은 제 3 위치에 상승시킨 후에 그 위치로 유지하며, 이어서 중앙의 환상 접촉부재(60)를 제 3 위치보다 높은 제 4 위치에 상승시키도록 형성되어 있다.
또한, 박리 장치(38)의 프레임(40) 내부는 진공 챔버로서 형성되고, 진공 튜브(62)가 진공 챔버에 접속되어 있다. 진공 튜브(62)는 진공원(도시 생략)에 접속된다. 진공 챔버에 도입된 진공은 흡착 캡(42) 위에 배치된 다이싱 테이프(24)에 작용한다. 진공은 다이싱 테이프(24)를 흡착 캡(42)에 대하여, 및 환상 접촉부재(54, 56, 58)에 대하여 흡착시킨다.
도 4 내지 도 9는 박리 장치(38)의 작동을 설명하는 도면이다. 각 도면의 b에 있어서는, 해칭(hatching)은 실리콘 칩(16)의 다이싱 테이프(24)에 접착되어 있는 영역을 나타내고, 해칭이 없는 영역에서는 실리콘 칩(16)이 다이싱 테이프(24)로부터 박리되어 있다.
도 4에 있어서, 박리 헤드(44)의 환상 접촉부재(54, 56, 58, 60)는 초기 위치에 있고, 실리콘 칩(16)이 접착되어 있는 다이싱 테이프(24)가 흡착 캡(42) 및 환상 접촉부재(54, 56, 58, 60) 위에 배치된다. 진공 튜브(62)로부터 도입된 진공은 다이싱 테이프(24)에 작용하고, 다이싱 테이프(24)를 흡착 헤드(42)에 흡착시킨다.
도 5에 있어서, 외측에 위치하는 환상 접촉부재(54)가 제 1 위치에 상측으로 작동되기 때문에, 모든 환상 접촉부재(54, 56, 58, 60)가 상승한다. 모든 환상 접촉부재(54, 56, 58, 60)의 표면은 실리콘 칩(16)의 면적보다도 약간 작다. 따라서, 모든 환상 접촉부재(54, 56, 58, 60)는 실리콘 칩(16)의 최외주부(最外周部)를 제외한 대부분을 상승시킨다.
다이싱 테이프(24)의 실리콘 칩(16)의 외측 부분에는 진공이 작용하고 있으 며, 다이싱 테이프(24)는 하측으로 끌어당겨진다. 따라서, 모든 환상 접촉부재(54, 56, 58, 60)가 상승하면 외측에 위치하는 환상 접촉부재(54) 주위의 실리콘 칩(16)의 최외주부가 다이싱 테이프(24)로부터 박리된다. 즉, 실리콘 칩(16)의 최외주부에 있어서 실리콘 칩(16)과 다이싱 테이프(24) 사이의 인터페이스에 공기가 들어간다. 이 경우, 실리콘 칩(16)의 대부분은 환상 접촉부재(54, 56, 58, 60)에 의해 지지되어 있고, 실리콘 칩(16)의 다이싱 테이프(24)로부터 박리되는 부분의 반경 방향 폭은 비교적 작기 때문에 박리에 수반하여 무리한 힘은 가해지지 않으며, 실리콘 칩(16)의 다이싱 테이프(24)로부터 박리되는 부분은 둘레 방향으로 연속되고 있기 때문에 박리에 따른 응력의 집중이 발생하지 않는다. 따라서, 실리콘 칩(16)이 손상되지 않는다.
도 6에 있어서, 이어서 외측에 위치하는 환상 접촉부재(54)가 제 1 위치에 유지된 상태에서, 이어서 외측에 위치하는 환상 접촉부재(56)가 제 2 위치에 상측으로 작동되고, 환상 접촉부재(56, 58, 60)가 상승한다. 이 때에는, 환상 접촉부재(56)의 외측에 위치하는 환상 접촉부재(54)에 상당하는 실리콘 칩(16)의 부분이 다이싱 테이프(24)로부터 박리된다. 즉, 공기가 외측에서부터 내측으로 인터페이스에 들어간다. 이 때에도, 실리콘 칩(16)에는 박리에 수반하여 무리한 힘이 가해지지 않고, 실리콘 칩(16)의 부분은 다이싱 테이프(24)로부터 확실하게 박리된다.
도 7에 있어서, 이어서 환상 접촉부재(56)가 제 2 위치에 유지된 상태에서, 이어서 외측에 위치하는 환상 접촉부재(58)가 제 3 위치에 상측으로 작동되고, 환상 접촉부재(58, 60)가 상승한다. 이 때에는, 이 환상 접촉부재(58)의 외측에 위 치하는 환상 접촉부재(56)에 상당하는 실리콘 칩(16)의 부분이 다이싱 테이프(24)로부터 박리된다. 즉, 공기가 외측에서부터 내측으로 인터페이스에 들어간다.
도 8에 있어서, 환상 접촉부재(58)가 제 3 위치에 유지된 상태에서, 중앙에 위치하는 환상 접촉부재(60)가 제 4 위치에 상측으로 작동되고, 환상 접촉부재(60)가 상승한다. 이 때에는, 이 환상 접촉부재(60)의 외측에 위치하는 환상 접촉부재(58)에 상당하는 실리콘 칩(16)의 부분이 다이싱 테이프(24)로부터 박리된다. 즉, 공기가 내측에서부터 외측으로 인터페이스에 들어간다.
도 9에 있어서, 흡착 헤드(36)가 작동되어 실리콘 칩(16)을 흡착하고, 실리콘 칩(16)을 상승시킨다. 따라서, 실리콘 칩(16)은 다이싱 테이프(24)로부터 최종적으로 박리된다. 실리콘 칩(16)과 다이싱 테이프(24)는 중앙에 위치하는 환상 접촉부재(60)에 상당하는 작은 부분에서만 접착되어 있던 것이기 때문에, 최종적인 박리는 용이하며 확실하게 발생한다.
캠(46)이 1회전되면, 모든 환상 접촉부재(54, 56, 58, 60)는 캠(48)의 상측으로의 누름 작용을 받지 않게 되나, 진공의 작용을 받고 있는 다이싱 테이프(24)에 의해 하측으로 눌리고, 초기 위치로 되돌아간다.
이와 같이, 본 발명에 있어서는, 반도체 칩(16)이 외주부로부터 중심부를 향하여 단계적으로 테이프(24)로부터 박리되도록 되어 있다. 따라서, 반도체 칩(16)은 손상되지 않고 테이프(24)로부터 확실하게 박리된다. 또한, 환상 접촉부재(54, 56, 58, 60)는 점이 아니라 연속적인 표면에서 반도체 칩(16)을 수용하고 있기 때문에, 박리에 따른 응력의 집중은 발생하지 않고, 반도체 칩(16)이 변형되거나 파 손되지 않는다.
상술한 바와 같이, 본 발명에 의하면, 반도체 칩을 얇게 하여도 반도체 칩을 테이프로부터 확실하게 박리시킬 수 있다.

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 내주면에 내측 견부(肩部)를 갖는 환상(環狀)의 제1접촉부재와, 상기 제1접촉부재의 내측에 배치되는 제2접촉부재로서 외주면에 상기 내측 견부에 의해 지지되는 외측 견부를 갖는 제2접촉부재를 구비한 박리 헤드에 의해서, 테이프에 붙여진 반도체 칩을 상기 테이프로부터 박리시키는 반도체 칩의 박리 방법으로서,
    상기 제1접촉부재를 캠에 의해 가압(押壓)하여, 상기 제1접촉부재와 상기 제2접촉부재를 제1위치로 상승시켜, 상기 반도체 칩을 밀어올리는 공정과,
    상기 제1접촉부재와 상기 제2접촉부재를 제1위치로 상승시킨 후, 상기 제1접촉부재를 상기 캠에 의해 상기 제1위치로 유지하면서, 상기 제2접촉부재를 상기 캠에 의해 더 가압하여 상기 제2접촉부재를 상기 제1위치보다 높은 제2위치로 상승시켜, 상기 반도체 칩을 더 밀어 올리는 공정을 포함하는 것을 특징으로 하는 반도체 칩의 박리 방법.
  6. 제 5 항에 있어서,
    상기 제1접촉부재는 상기 박리 헤드의 가장 외측에 배치되는 것을 특징으로 하는 반도체 칩의 박리 방법.
  7. 제 5 항에 있어서,
    상기 외측 견부가 상기 내측 견부에 접촉하고 있는 상태에서, 상기 제1접촉부재의 상면과 상기 제2접촉부재의 상면이 공통의 평면 내에 정렬하는 것을 특징으로 하는 반도체 칩의 박리 방법.
  8. 테이프에 붙여진 반도체 칩을 상기 테이프로부터 박리시키기 위한 박리 장치로서,
    내주면에 내측 견부(肩部)를 갖는 환상(環狀)의 제1접촉부재와, 상기 제1접촉부재의 내측에 배치되는 제2접촉부재로서 외주면에 상기 내측 견부에 의해 지지되는 외측 견부를 갖는 제2접촉부재를 구비한 박리 헤드와,
    상기 제1접촉부재를 가압(押壓)하여 상기 제1접촉부재와 상기 제2접촉부재를 제1위치로 상승시킨 후, 상기 제1접촉부재를 상기 제1위치로 유지하면서 상기 제2접촉부재를 더 가압하여, 상기 제2접촉부재를 상기 제1접촉부재보다 높은 제2위치로 상승시키는 것에 의해, 상기 테이프로부터 상기 반도체 칩을 외주부로부터 중심부를 향해 단계적으로 박리하는 캠을 포함하는 것을 특징으로 하는 반도체 칩의 박리 장치.
  9. 제 8 항에 있어서,
    상기 제1접촉부재는 상기 박리 헤드의 가장 외측에 배치되는 것을 특징으로 하는 반도체 칩의 박리 장치.
  10. 제 8 항에 있어서,
    상기 외측 견부가 상기 내측 견부에 접촉하고 있는 상태에서, 상기 제1접촉부재의 상면과 상기 제2접촉부재의 상면이 공통의 평면 내에 정렬하는 것을 특징으로 하는 반도체 칩의 박리 장치.
KR1020020014454A 2001-10-23 2002-03-18 반도체 칩의 박리 방법 및 장치 KR100766512B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00325113 2001-10-23
JP2001325113A JP3976541B2 (ja) 2001-10-23 2001-10-23 半導体チップの剥離方法及び装置

Publications (2)

Publication Number Publication Date
KR20030035763A KR20030035763A (ko) 2003-05-09
KR100766512B1 true KR100766512B1 (ko) 2007-10-15

Family

ID=19141732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020014454A KR100766512B1 (ko) 2001-10-23 2002-03-18 반도체 칩의 박리 방법 및 장치

Country Status (5)

Country Link
US (1) US6824643B2 (ko)
JP (1) JP3976541B2 (ko)
KR (1) KR100766512B1 (ko)
CN (1) CN1210760C (ko)
TW (1) TW540089B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200141675A (ko) * 2019-06-11 2020-12-21 세메스 주식회사 다이 이젝팅 장치

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480628B1 (ko) * 2002-11-11 2005-03-31 삼성전자주식회사 에어 블로잉을 이용한 칩 픽업 방법 및 장치
JP4574251B2 (ja) * 2003-09-17 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20060137828A1 (en) * 2004-05-31 2006-06-29 Kabushiki Kaisha Shinkawa Die pickup apparatus
CH697213A5 (de) * 2004-05-19 2008-06-25 Alphasem Ag Verfahren und Vorrichtung zum Ablösen eines auf eine flexible Folie geklebten Bauteils.
US20050274457A1 (en) * 2004-05-28 2005-12-15 Asm Assembly Automation Ltd. Peeling device for chip detachment
KR100582056B1 (ko) * 2004-07-05 2006-05-23 삼성전자주식회사 박형 칩 분리 장치 및 그를 이용한 박형 칩 분리 방법
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
US7238258B2 (en) * 2005-04-22 2007-07-03 Stats Chippac Ltd. System for peeling semiconductor chips from tape
US7534722B2 (en) 2005-06-14 2009-05-19 John Trezza Back-to-front via process
US7969015B2 (en) 2005-06-14 2011-06-28 Cufer Asset Ltd. L.L.C. Inverse chip connector
WO2006138493A2 (en) * 2005-06-14 2006-12-28 Cubic Wafer, Inc. Chip tooling
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7521806B2 (en) 2005-06-14 2009-04-21 John Trezza Chip spanning connection
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
JP4616748B2 (ja) * 2005-10-11 2011-01-19 株式会社新川 ダイピックアップ装置
JP4765536B2 (ja) * 2005-10-14 2011-09-07 パナソニック株式会社 チップピックアップ装置およびチップピックアップ方法ならびにチップ剥離装置およびチップ剥離方法
TW200719394A (en) * 2005-11-04 2007-05-16 Tokyo Seimitsu Co Ltd Method and device for peeling off film
US7637639B2 (en) * 2005-12-21 2009-12-29 3M Innovative Properties Company LED emitter with radial prismatic light diverter
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
KR20070120319A (ko) * 2006-06-19 2007-12-24 삼성전자주식회사 한 쌍의 이젝터들을 구비하는 반도체 칩의 탈착 장치 및이를 이용한 반도체 칩의 탈착 방법
JP2008103493A (ja) * 2006-10-18 2008-05-01 Lintec Corp チップのピックアップ方法及びピックアップ装置
JP4825637B2 (ja) * 2006-10-31 2011-11-30 芝浦メカトロニクス株式会社 半導体チップのピックアップ装置
US8221583B2 (en) * 2007-01-20 2012-07-17 Stats Chippac Ltd. System for peeling semiconductor chips from tape
US7670874B2 (en) 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
JP4985513B2 (ja) * 2008-03-26 2012-07-25 富士通セミコンダクター株式会社 電子部品の剥離方法及び剥離装置
JP5075013B2 (ja) * 2008-05-27 2012-11-14 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US8141612B2 (en) * 2009-04-02 2012-03-27 Asm Assembly Automation Ltd Device for thin die detachment and pick-up
TWI395281B (zh) * 2009-07-23 2013-05-01 Epistar Corp 晶粒分類裝置
US8092645B2 (en) * 2010-02-05 2012-01-10 Asm Assembly Automation Ltd Control and monitoring system for thin die detachment and pick-up
US8801352B2 (en) * 2011-08-11 2014-08-12 International Business Machines Corporation Pick and place tape release for thin semiconductor dies
JP5687647B2 (ja) * 2012-03-14 2015-03-18 株式会社東芝 半導体装置の製造方法、半導体製造装置
CH706280B1 (de) * 2012-03-30 2016-03-15 Esec Ag Verfahren zum Ablösen eines Halbleiterchips von einer Folie.
KR101397750B1 (ko) * 2012-07-25 2014-05-21 삼성전기주식회사 칩 이젝터 및 이를 이용한 칩 탈착 방법
KR20140107982A (ko) * 2013-02-28 2014-09-05 삼성전자주식회사 다이 이젝터 및 다이 분리 방법
JP2015008191A (ja) * 2013-06-25 2015-01-15 富士電機株式会社 半導体装置の製造方法
JP2015065367A (ja) * 2013-09-26 2015-04-09 株式会社テセック 剥離装置およびピックアップシステム
JP5717910B1 (ja) * 2014-02-26 2015-05-13 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
SG10201403372SA (en) * 2014-06-18 2016-01-28 Mfg Integration Technology Ltd System and method for peeling a semiconductor chip from a tape using a multistage ejector
KR102336572B1 (ko) * 2015-01-23 2021-12-08 삼성디스플레이 주식회사 기판 탈착 장치 및 이를 이용한 표시장치의 제조 방법
US9553010B2 (en) * 2015-06-25 2017-01-24 Coreflow Ltd. Wafer gripper with non-contact support platform
CN105514301B (zh) * 2016-01-21 2017-10-24 武汉华星光电技术有限公司 蒸镀装置及蒸镀方法
TWI641070B (zh) * 2018-01-09 2018-11-11 力成科技股份有限公司 晶片頂針裝置
JP2019169516A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体装置の突き上げ装置及び突き上げ方法
US11062923B2 (en) * 2018-09-28 2021-07-13 Rohinni, LLC Apparatus to control transfer parameters during transfer of semiconductor devices
JP7274902B2 (ja) * 2019-03-25 2023-05-17 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
KR102178047B1 (ko) * 2019-05-08 2020-11-12 세메스 주식회사 다이 이젝팅 장치
JP7326861B2 (ja) * 2019-05-17 2023-08-16 三菱電機株式会社 半導体製造装置及び半導体装置の製造方法
JP7486264B2 (ja) 2019-11-06 2024-05-17 株式会社ディスコ ピックアップ方法、及び、ピックアップ装置
US11764098B2 (en) * 2021-04-16 2023-09-19 Asmpt Singapore Pte. Ltd. Detaching a die from an adhesive tape by air ejection
JP2023064405A (ja) * 2021-10-26 2023-05-11 三菱電機株式会社 半導体製造装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01321650A (ja) * 1988-06-22 1989-12-27 Kawasaki Steel Corp 半導体チツプのピツクアツプ装置
JPH02113547A (ja) * 1988-10-21 1990-04-25 Mitsubishi Electric Corp 突出し装置
JPH11297793A (ja) * 1998-04-06 1999-10-29 Mitsubishi Electric Corp チップ突き上げ装置及びそれを用いたダイボンディング装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3785507A (en) * 1968-12-19 1974-01-15 Teledyne Inc Die sorting system
JPS62166536A (ja) * 1986-01-20 1987-07-23 Sanyo Electric Co Ltd 電子部品の突き上げ装置
US4850780A (en) * 1987-09-28 1989-07-25 Kulicke And Soffa Industries Inc. Pre-peel die ejector apparatus
JPH0266957A (ja) * 1988-08-31 1990-03-07 Nec Corp 半導体素子のピックアップ装置
JP3117326B2 (ja) 1993-05-28 2000-12-11 株式会社東芝 半導体チップ取出装置
JPH10189690A (ja) 1996-12-26 1998-07-21 Hitachi Ltd 半導体チップのピックアップ方法及びピックアップ装置
JP2000353710A (ja) * 1999-06-14 2000-12-19 Toshiba Corp ペレットピックアップ装置および半導体装置の製造方法
JP3209736B2 (ja) 1999-11-09 2001-09-17 エヌイーシーマシナリー株式会社 ペレットピックアップ装置
JP3892703B2 (ja) * 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01321650A (ja) * 1988-06-22 1989-12-27 Kawasaki Steel Corp 半導体チツプのピツクアツプ装置
JPH02113547A (ja) * 1988-10-21 1990-04-25 Mitsubishi Electric Corp 突出し装置
JPH11297793A (ja) * 1998-04-06 1999-10-29 Mitsubishi Electric Corp チップ突き上げ装置及びそれを用いたダイボンディング装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200141675A (ko) * 2019-06-11 2020-12-21 세메스 주식회사 다이 이젝팅 장치
KR102220340B1 (ko) * 2019-06-11 2021-02-25 세메스 주식회사 다이 이젝팅 장치

Also Published As

Publication number Publication date
JP2003133391A (ja) 2003-05-09
JP3976541B2 (ja) 2007-09-19
CN1414602A (zh) 2003-04-30
US20030075271A1 (en) 2003-04-24
US6824643B2 (en) 2004-11-30
KR20030035763A (ko) 2003-05-09
CN1210760C (zh) 2005-07-13
TW540089B (en) 2003-07-01

Similar Documents

Publication Publication Date Title
KR100766512B1 (ko) 반도체 칩의 박리 방법 및 장치
KR100433781B1 (ko) 반도체장치의 제조방법
US6465329B1 (en) Microcircuit die-sawing protector and method
KR100852655B1 (ko) 반도체 기판용 지그 및 그를 이용한 반도체 장치의 제조방법
EP1601005A2 (en) Peeling device for chip detachment
JP4664150B2 (ja) 半導体装置の製造方法および半導体製造装置
JP2001035817A (ja) ウェーハの分割方法及び半導体装置の製造方法
KR20050028802A (ko) 반도체 장치의 제조 방법
JP2002050670A (ja) ピックアップ装置及びピックアップ方法
JP2000208447A (ja) 半導体製造装置及び半導体装置の製造方法
JP2001093864A (ja) 半導体ウェーハ固定治具及び半導体装置の製造方法
US6582223B2 (en) Pickup apparatus for semiconductor chips
JP4768963B2 (ja) ウェハの転写方法
US8580070B2 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
JP2004273639A (ja) 半導体装置の製造方法
JPH06295930A (ja) 半導体チップ剥離装置及び剥離方法
US20030073264A1 (en) Method of manufacturing semiconductor device from semiconductor wafer having thick peripheral portion
JPH0376139A (ja) 半導体素子突上げ方法
JP2606890B2 (ja) 半導体チップのピックアップ方法
JP2003086540A (ja) 半導体装置の製造方法及びその製造装置
JP2003243485A (ja) 半導体装置の製造方法
KR200363934Y1 (ko) 다이 본더의 백업 홀더 구조
WO2010052760A1 (ja) チップ剥離方法、半導体装置の製造方法、及びチップ剥離装置
JP2002124525A (ja) 半導体チップ剥離装置及び方法
KR20000061185A (ko) 파티클 오염을 방지할 수 있는 반도체 패키지 및 그 조립방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee