KR20060043346A - 다층 시스템 및 클럭 제어 방법 - Google Patents

다층 시스템 및 클럭 제어 방법 Download PDF

Info

Publication number
KR20060043346A
KR20060043346A KR1020050017456A KR20050017456A KR20060043346A KR 20060043346 A KR20060043346 A KR 20060043346A KR 1020050017456 A KR1020050017456 A KR 1020050017456A KR 20050017456 A KR20050017456 A KR 20050017456A KR 20060043346 A KR20060043346 A KR 20060043346A
Authority
KR
South Korea
Prior art keywords
master
clock
signal
slave
clock generator
Prior art date
Application number
KR1020050017456A
Other languages
English (en)
Inventor
사치코 호시
교이치 나리아이
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20060043346A publication Critical patent/KR20060043346A/ko

Links

Images

Classifications

    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06H—MARKING, INSPECTING, SEAMING OR SEVERING TEXTILE MATERIALS
    • D06H7/00—Apparatus or processes for cutting, or otherwise severing, specially adapted for the cutting, or otherwise severing, of textile materials
    • D06H7/04—Apparatus or processes for cutting, or otherwise severing, specially adapted for the cutting, or otherwise severing, of textile materials longitudinally
    • D06H7/06—Removing selvedge edges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D7/00—Details of apparatus for cutting, cutting-out, stamping-out, punching, perforating, or severing by means other than cutting
    • B26D7/20—Cutting beds
    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06H—MARKING, INSPECTING, SEAMING OR SEVERING TEXTILE MATERIALS
    • D06H7/00—Apparatus or processes for cutting, or otherwise severing, specially adapted for the cutting, or otherwise severing, of textile materials
    • D06H7/22—Severing by heat or by chemical agents
    • D06H7/221—Severing by heat or by chemical agents by heat
    • D06H7/223—Severing by heat or by chemical agents by heat using ultrasonic vibration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Textile Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Forests & Forestry (AREA)
  • Mechanical Engineering (AREA)
  • Telephone Function (AREA)
  • Electronic Switches (AREA)
  • Power Sources (AREA)

Abstract

본 발명의 다층 시스템은 클럭 발생기로부터 클럭 신호가 항상 공급되는 CPU 와 같은 제 1 마스터가 제 2 마스터를 기동시키는 프로세스에 의해 특징화된다. 먼저, 제 1 마스터가 제 2 마스터에 대응하는 슬레이브를 통해 제 2 마스터로 제 2 마스터를 기동시키는 기동 신호를 출력한다. 그 기동 신호에 의해 제 2 마스터가 기동되고 제 2 마스터로의 클럭 신호의 공급을 요구하는 클럭 요구 신호를 클럭 발생기로 출력한다. 클럭 발생기는 그 클럭 요구 신호에 응답하여 제 2 마스터로 클럭 신호를 공급한다.
다층 시스템, 클럭 발생기, 마스터, 슬레이브, 이미지 센서

Description

다층 시스템 및 클럭 제어 방법{MULTILAYER SYSTEM AND CLOCK CONTROL METHOD}
도 1 은 본 발명의 다층 시스템의 블록도.
도 2 는 본 발명의 다층 시스템의 특정 구성 예를 나타내는 도면.
도 3 은 비교예의 타이밍도.
도 4 는 본 발명의 실시형태의 타이밍도.
도 5 는 종래의 다층 시스템의 블록도.
도 6 은 종래 기술에서 해결되어야 할 문제점을 설명하기 위한 도면.
※도면의 주요부분에 대한 부호의 설명
1 : 마스터 2 : 스위치
3 : 슬레이브 4 : 클럭 발생기
20 : 스위치 마스터부 21 : 스위치 슬레이브부
31 : 기동 레지스터 32 : 파라미터 레지스터
41 : 클럭 신호 오실레이터 420 ~ 422 : OR 회로
430 ~ 434 : AND 회로
발명의 배경
1. 발명의 기술분야
본 발명은 복수의 마스터로부터의 명령들을 동시에 프로세싱하는 다층 스위치를 포함하는 다층 시스템 및 그 다층 시스템에서의 클럭 제어 방법에 관한 것이다.
2. 관련 기술의 상세한 설명
최근의 모발일 폰은 전화기능 뿐만 아니라 인터넷 접속 기능, 및 카메라 기능 등을 가지면서 점차 다기능화되고 있다. 또한, 작은 사이즈, 무게 감소, 및 전력 소비 감소를 실현하기 위해, 하나의 칩에 멀티 기능들을 통합한 시스템 온 칩 (SoC : System on Chip) 기술이 개발되고 있다.
이러한 모발일 폰들은 고속의 동시 프로세싱을 요구한다. 따라서, 복수의 슬레이브에 동시 액세스하게 하는 다층 스위치가 제안되고 있다.
다층 스위치의 사용은 카메라로부터의 이미지 데이터를 소정의 메모리 영역에 쓰는 프로세스 및 그 메모리에 저장된 이미지 데이터를 읽고 동시에 스크린에 디스플레이하는 프로세스를 수행하게 한다.
도 5 는 다층 스위치를 구비한 시스템의 구성 예를 도시한다. 복수의 마스터 모듈 (11) (이하 간략히 "마스터"로 칭함) 및 슬레이브 모듈 (13) (이하 간략히 "슬레이브"라 칭함) 이 다층 스위치 모듈 (12) ("다층 스위치") 에 연결된다. 다층 스위치 (12) 는 각각이 마스터 (11) 에 연결된 스위치 마스터부 (120) 와 각 각의 슬레이브 (13) 에 연결된 스위치 슬레이브부 (121) 를 구비한다.
클럭 발생기 (14) 는 계속하여 클럭 신호를 마스터 (11), 다층 스위치 (12), 및 슬레이브 (13) 에 공급한다.
도 6 은 원 칩상의 회로들의 레이아웃 예를 도시한다. 예를 들어, CPU 와 같은 마스터 (11) 인 M0 은 코너에 위치한다. SWM0, SWS0, SO, 및 S1 과 같은 다른 모듈들은 분산 방식으로 칩상에 배치된다. 클럭 발생기 (14) 로부터 항상 클럭신호가 각각의 모듈에 공급된다.
각각의 모듈은 클럭 신호를 수신하고 동작하므로써 전력을 소비한다. 신호 파형 또는 제어 타이밍의 열화를 억제하기 위해 각각의 모듈과 클럭 발생기 (14) 사이의 라인에는 드라이브 버퍼 (15) 가 위치한다. 만약 각 모듈로부터 클럭 발생기 (14) 까지의 라인 길이가 긴 경우, 도 6 에서 도시된 바와 같이 많은 구동 버퍼(15) 들이 위치한다. 또한, 드라이브 버퍼 (15) 는, 트랜지스터의 출력이 하이 (high) 에서 로우 (low) 로, 또는 로우에서 하이로 변화하는 경우 통과 전류에 기인하여 전력을 소비한다.
일본 미심사 특허 출원 공개번호 제 2003-141061 호는 정상적인 버스 구성에서의 복수의 버스들 중 일부 버스에만 전력을 공급하는 기술을 개시한다. 그러나, 이들 버스들은 복수의 마스터로부터의 명령을 동시 프로세싱하는 다층 스위치 기능을 가지고 있지 않다.
전술한 바와 같이, 본 발명은 종래의 다층 시스템이 클럭 신호를 마스터, 슬레이브, 및 다층 스위치들 모두에게 제공하므로 많은 전력량을 요구한다는 점을 알 고 있다.
본 발명의 일 양태에 따르면, 복수의 마스터; 복수의 슬레이브; 마스터와 슬레이브 사이에 배치되고, 복수의 마스터로부터의 명령들을 동시 프로세싱하는 다층 스위치; 및 클럭 신호를 마스터, 슬레이브, 및 다층 스위치에게 공급하는 클럭 발생기를 구비하며, 그 복수의 마스터는 클럭 발생기로부터 클럭 신호가 항상 공급되는 제 1 마스터 및 필요한 경우 클럭 신호가 공급되는 제 2 마스터를 구비하며, 제 1 마스터에 의해 제 2 마스터를 기동시키는 경우, 제 1 마스터는 제 2 마스터를 기동시키기 위한 기동 신호를 제 2 마스터에 대응하는 슬레이브를 통해 제 2 마스터로 출력하고, 제 2 마스터는 그 기동 신호에 응답하여 기동되고 제 2 마스터로의 클럭 신호의 공급을 요구하는 클럭 요구 신호를 클럭 발생기로 출력하며, 그리고 클럭 발생기는 그 클럭 요구 신호에 응답하여 제 2 마스터로 클럭 신호를 공급하는, 다층 시스템이 제공된다. 본 발명에서는 제 2 마스터가 그 기동 신호에 의해 기동되고 제 2 마스터로 클럭의 공급을 요구하는 클럭 요구 신호를 클럭 발생기로 출력하여 그 클럭 발생기가 그 클럭 요구 신호에 응답하여 제 2 마스터로 클럭 신호를 공급하기 때문에, 클럭 신호를 공급하는 시간을 감소시키고 회로의 전력 절감을 달성할 수 있다.
본 발명의 일 양태에 따르면, 복수의 마스터; 복수의 슬레이브; 마스터와 슬레이브 사이에 배치되고 복수의 마스터로부터의 명령들을 동시 프로세싱하는 다층 스위치; 및 클럭 신호를 공급하는 클럭 발생기를 구비하되, 그 복수의 마스터는 클럭 발생기로부터 클럭 신호가 항상 공급되는 제 1 마스터 및 필요한 경우 클럭 신호가 공급되는 제 2 마스터를 구비하는 다층 시스템에서의 클럭 공급 방법으로서, 제 1 마스터에 의해 제 2 마스터를 기동시키는 경우, 제 2 마스터를 기동시키기 위한 기동 신호를 제 2 마스터에 대응하는 슬레이브를 통해 제 1 마스터로부터 제 2 마스터로 출력하는 단계; 그 기동 신호에 응답하여 제 2 마스터를 기동시키고, 제 2 마스터로의 클럭 신호의 공급을 요구하는 클럭 요구 신호를 제 2 마스터로부터 클럭 발생기로 출력하는 단계; 및 그 클럭 요구 신호에 응답하여 클럭 신호를 클럭 발생기로부터 제 2 마스터로 공급하는 단계를 가지는 다층 시스템에서의 클럭 공급 방법이 제공된다. 본 발명은 기동 신호에 의해 제 2 마스터를 기동시켜 제 2 마스터가 제 2 마스터로의 클럭의 공급을 요구하는 클럭 요구 신호를 클럭 발생기로 출력하는 단계와, 본 발명에서의 클럭 요구 신호에 응답하여 클럭 신호를 클럭 발생기로부터 제 2 마스터로 공급하는 단계를 포함하기 때문에, 클럭 신호를 공급하는 시간을 감소시키고 회로의 전력 절감을 달성할 수 있다.
본 발명은 저 전력 소비를 가지는 다층 시스템 및 그 다층 시스템에서의 클럭 제어방법을 제공한다.
첨부된 도면을 참조하여 이하에서 설명되는 상세한 설명을 통해, 본 발명의 전술한 목적, 다른 목적, 이점, 및 특징들을 명백하게 이해할 수 있다.
바람직한 실시형태의 상세한 설명
이하, 예시적인 실시형태를 참조하여 본 발명을 설명한다. 본 발명의 기 술들을 이용하여 많은 다른 실시형태들을 구현할 수 있고, 본 발명이 설명의 목적으로 예시된 실시형태들에 제한되는 것이 아니라는 것은 명백하다.
도 1 은 본 발명의 다층 시스템의 블록도를 나타낸다. 다층 시스템은 복수의 마스터 (1) (M0, M1, M2), 복수의 슬레이브 (3) (S0, S1, S2), 마스터 (1) 및 슬레이브 (3) 용 다층 스위치 (2), 및 각 모듈에 클럭 신호를 공급하는 클럭 발생기 (4) 를 구비한다.
마스터 (1) 는 중앙 프로세서 유닛 (CPU), 디지털 신호 프로세서 (DSP), 이미지 로테이팅 장치, 카메라 이미지 프로세싱 회로, 액정 디스플레이 (LCD) 제어기 등과 같이 시스템을 제어하는 모듈이다. 본 예에서, M0 는 항상 동작하는 CPU 이다. M1 및 M2 는 M0 로부터의 지시에 따라 필요한 경우 동작하는 모듈들이다.
다층 스위치 (2) 는 복수의 마스터로부터의 명령을 동시 프로세싱한다. 다층 스위치 (2) 는 시스템에서 복수의 마스터와 슬레이브 사이의 병렬 액세스 통로의 사용을 허용하는 배선 버스 시스템이다. 그 버스 시스템은, 보다 복잡한 배선 매트릭스의 사용으로 실현되고 구성 옵션들 및 전체 버스 대역폭에서의 증가와 같은 이점들을 제공한다. 예를 들어, 진보된 고성능 버스 (AHB : Advanced High-Performance Bus), AHB-Lite
Figure 112005011213041-PAT00001
와 같은 다층 시스템 (2) 이 ARM 사에 의해 제공된다.
슬레이브 (3) 는 마스터 (1) 에 의해 제어되는 모듈이다. 슬레이브 (3) 는 메모리, 레지스터, 타이머, 시리얼 인터페이스 회로 등을 포함한다. 이 예 에서, S1 및 M1 이 한 쌍이고 S2 및 M2 가 한 쌍이다. 예를 들어, 만약 M1 이 LCD 제어기의 메인 회로부이고 S1 이 LCD 제어기의 레지스터부인 경우이다. 그 레지스터부는 파라미터 세팅 레지스터 및 기동 제어 레지스터를 포함한다. 슬레이브 (3) 는 서로로부터 독립적으로 클럭 제어를 수행한다. 특히, 정상적 시간에서는 어떠한 클럭도 슬레이브 (3) 에 공급되지 않으며, 마스터 (1) 로부터 슬레이브 (3) 으로의 액세스의 발생시에 클럭 신호가 그 액세스된 슬레이브 (3) 에 공급된다.
이하, 다층 시스템 (2) 의 구성을 상세히 설명한다. 다층 스위치 (2) 는 마스터 (1) (M0, M1, M2) 의 각각에 연결된 스위치 마스터부 (20) (SWM0, SWM1, SWM2), 및 슬레이브 (3) 의 각각에 연결된 스위치 슬레이브부 (21) (SWS0, SWS1, SW2) 를 가진다.
스위치 마스터부 (20) 는 마스터 (1) 로부터의 액세스에 응답하여 어떤 슬레이브 (3) 가 연결될지를 결정하고 연결된 슬레이브 (3) 에 대응하는 스위치 슬레이브부 (21) 로 액세스 요구를 전송하는 기능을 가진다. 또한, 스위치 마스터부 (20) 는 연결될 슬레이브 (3), 및 액세스될 슬레이브 (3) 에 대응하는 스위치 슬레이브부 (21) 로 클럭 신호를 제공하기 위해, 클럭 발생기 (4) 로 클럭 요구 신호를 발생시킨다.
스위치 슬레이브부 (21) 의 핵심 기능은 각각의 스위치 마스터부 (20) 로부터의 액세스 신호들을 조정하여 하나의 액세스를 선택하고, 선택된 슬레이브 (3) 에 연결시키는 것이다. 스위치 슬레이브부 (21) 는 서로로부터 독립적으로 클 럭 제어를 수행한다. 특히, 정상적 시간에서는 어떠한 클럭도 스위치 슬레이브부 (21) 에 제공되지 않으며, 마스터 (1) 로부터 대응하는 슬레이브 (3) 로의 액세스의 발생시에 스위치 슬레이브부 (21) 로 클럭 신호가 공급된다.
도 1 에서, 클럭 발생기 (4) 는 각각의 모듈에 공급할 클럭 신호를 발생시킨다. 클럭 발생기 (4) 는 클럭 신호를 클럭 요구 신호에 따라 대응하는 모듈로 공급하는 것을 시작 또는 중지시킨다.
클럭 발생기 (4) 는 클럭 신호 오실레이터 (41), OR 회로 (420, 421, 422) 들, 및 AND 회로 (430, 431, 432, 433, 434) 를 포함한다. 클럭 신호 오실레이터 (41) 는 클럭 오실레이션 신호를 출력한다. 클럭 신호 오실레이터 (41) 는 칩의 외부에 위치할 수도 있다. OR 회로 (420, 421, 422) 의 입력은 SWM0, SWM1, 및 SWM2 의 출력에 연결된다. 따라서, 슬레이브 클럭 요구 신호는 SWM0, SWM1, 및 SWM2 로부터 OR 회로 (420, 421, 422) 로 입력된다.
AND 회로 (430 내지 434) 의 하나의 입력은 클럭 신호 오실레이터 (41) 의 출력에 연결된다. 클럭 신호 오실레이터 (41) 는 클럭 오실레이터 신호를 AND 회로 (430 내지 434) 로 공급한다. AND 회로 (430) 의 다른 다른 입력은 OR 회로 (420) 의 출력에 연결된다. AND 회로 (431) 의 다른 입력은 OR 회로 (421) 의 출력에 연결된다. AND 회로 (432) 의 다른 입력은 OR 회로 (422) 의 출력에 연결된다.
AND 회로 (433) 의 다른 입력은 M2 의 출력에 연결된다. AND 회로 (434) 의 다른 입력은 M1의 출력에 연결된다.
AND 회로 (430) 의 출력은 SWS0 및 S0 에 연결되고, AND 회로 (431) 의 출력은 SWS1 및 S1 에 연결되며, AND 회로 (432) 의 출력은 SW2 및 S2 에 연결된다. AND 회로 (433) 의 출력은 M2 에 연결되고, 및 AND 회로 (434) 의 출력은 M1 에 연결된다. 클럭 신호 오실레이터 (41) 는 M0 에 연결된다.
클럭 오실레이터 신호가 클럭 신호 오실레이터 (41) 로부터 AND 회로 (430 내지 432) 로 항상 공급되기 때문에, OR 회로 (420 내지 422) 로부터 ON 신호를 수신한 AND 회로 (430 내지 432) 중 임의의 AND 회로가 클럭 신호를 출력한다. 그 클럭 신호는 AND 회로에 연결된 스위치 슬레이브부 (21) 및 슬레이브 (3) 으로 입력된다. 유사하게, M1, M2 로부터 ON 신호를 수신한 AND 회로 (433, 434) 는 클럭 신호를 출력한다. 그 클럭 신호는 거기에 연결된 M1, M2 로 입력된다.
이 예에서, 클럭 신호는 마스터 (1) 인 M0 로 항상 공급된다.
이하, 본 발명의 실시형태에 따른 다층 시스템의 동작을 설명한다. 이하, 도 1 의 시스템 블록도를 참조하여 마스터 (1) 인 M0 가 M1 을 기동시켜 그 M1 이 동작을 개시하는 경우를 설명한다.
클럭 신호 오실레이터 (41) 는 마스터 (1) 인 M0 로 클럭 신호를 항상 공급한다. 그러나, 클럭 발생기 (4) 가 스위치 마스터부 (20) 로부터 슬레이브 클럭 요구 신호를 수신하지 않고 따라서 슬레이브 요구 신호가 오프 (off) 이기 때문에, 어떠한 클럭 신호도 슬레이브 (3) 및 스위치 슬레이브부 (21) 에 공급되지 않는다.
M0 로부터 S1 으로 액세스의 발생 즉시, M0 는 액세스 수신지 (이 경우에서 는 S1) 의 어드레스 신호 및 읽기/쓰기와 같은 제어 신호를 다층 스위치 (2) 의 스위치 마스터부 (20) 인 SWM0 로 출력한다. 이 경우의 제어 신호는 M1 의 기동 신호를 포함한다.
SWM0 는 M0 로부터의 어드레스 신호에 기초하여 어떤 슬레이브 (3) 가 액세될지를 결정한다. 또한, SWM0 는 액세스될 슬레이브 (3) 인 S1 과 그 S1 에 대응하는 SWS1 으로 클럭 신호를 공급할 것을 요구하는 슬레이브 클럭 요구 신호를 발생시키고, 클럭 발생기 (4) 로 신호를 출력한다. 또한, SWM0 는 액세스 수신지 어드레스 신호 및 제어 신호를 SWS1 으로 출력한다.
클럭 발생기 (4) 는 SWM0 로부터 출력된 클럭 요구 신호를 수신한다. 이 예에서 클럭 요구 신호는 S1 및 SWS1 로 클럭 신호를 공급할 것을 요구하므로, 그것은 OR 회로 (421) 로 입력된다. OR 회로 (421) 는 그 클럭 요구 신호의 입력에 응답하여 AND 회로 (431) 로 ON 신호를 출력한다. AND 회로 (431) 는 그 ON 신호의 입력에 응답하여 클럭 신호 오실레이터 (41) 로부터 S1 및 SWS1 으로 클럭 신호를 출력한다. 따라서, 클럭 신호가 S1 및 SWS1 으로 공급되고 S1 및 SWS1 은 동작 준비된다. 또한, S1 및 SWS1 중의 어느 하나에만 클럭 신호를 항상 공급하고, 다른 쪽으로는 클럭 제어를 수행하는 것도 가능하다.
SWS1 은 SWM0 로부터, 액세스될 슬레이브 (3) 인 S1 으로, 액세스 수신지 어드레스 신호와 제어 신호를 출력한다. 어드레스 신호 및 제어신호를 수신하고 그 제어 신호에 포함된 M1 의 기동 신호에 응답하여, S1 은 M1 으로 기동 신호를 출력한다.
S1 으로부터 기동 신호를 수신한, M1 은 M1 그 자신에게 클럭 신호를 공급할 것을 요구하는 마스터 클럭 요구 신호를 클럭 발생기 (4) 로 출력한다. 클럭 발생기 (4) 는 그 마스터 클럭 요구 신호를 수신한다. 그 클럭 요구 신호는 AND 회로 (434) 의 다른 입력단을 온시키고 그 AND 회로 (434) 는 M1 에 공급될 클럭 신호를 출력한다.
그 후, 일련의 동작들의 완료를 인식한, M1 은 M1 으로의 클럭 신호의 공급을 중지하기 위해, 클럭 요구 신호의 출력을 중지하고, 그 결과 클럭 요구 신호는 오프된다. 클럭 발생기 (4) 에서, 클럭 요구 신호의 중지에 응답하여, AND 회로 (434) 로의 입력 신호는 ON 신호에서 OFF 신호로 변화하며, 그 결과 AND 회로 (434) 는 클럭 신호 오실레이터 (41) 로부터의 발생 신호를 출력하는 것을 중지한다. 이것은 M1 으로의 클럭 신호의 공급을 중지시킨다.
이하, 특정 예를 통해 본 발명의 다층 시스템의 이점을 설명한다. 이 예에서, 카메라 기능을 가진 모바일 폰에 다층 시스템이 적용된다. 이하, 카메라의 셔트의 해제 (release) 에서부터 카메라 이미지 프로세싱 회로의 기동에 이르기까지의 일련의 동작을 상세히 설명한다. 도 2 는 카메라의 시스템 블록도이다. 이 예에서, M0 는 CPU 이고 M1 은 카메라 이미지 프로세싱 회로이다. 카메라 이미지 프로세싱 회로는 도시되지 않은 이미지 센서로부터 데이터를 받아들이고 그 데이터를 메모리에 쓴다. S0 은 롬이고, S1 은 카메라를 기동시키는 기동 레지스터 (31) 및 파라미터 레지스터 (32) 를 포함한다.
먼저, 도 3 의 타이밍도를 참조하여, CPU 가 롬으로부터 명령을 읽고 카메라 이미지 프로세싱 회로를 기동시키는 경우의 동작을 비교예를 통해 설명한다. 클럭 발생기 (4) 에서, 클럭 신호 오실레이터 (41) 는 클럭 오실레이터 신호를 항상 출력한다. CPU 는 그 클럭 발생기 (4) 로부터 클럭 신호를 수신하여 동작 준비된다.
시간 t0 에서, 셔터가 셔터 신호를 온 시키도록 해제된다. 그 후, 소정 시간 t1 에서, CPU 는 클럭 발생기 (4) 로부터의 클럭 신호에 동기화되어 롬으로부터 명령을 읽는다. 이 명령은 카메라 이미지 프로세싱 회로로 클럭 신호 공급을 요구하는 것을 클럭 발생기 (4) 내의 소정의 레지스터 (미도시) 에 쓰도록 지시한다. CPU 는 롬으로부터 그 명령을 읽어들여 그것을 해석하고, 다음의 클럭 신호에 동기화되어 t2 에서, 카메라 이미지 프로세싱 회로로의 클럭 신호의 공급을 요구하기 위한 데이터를 클럭 발생기내의 레지스터의 소정 영역에 쓴다. 클럭 발생기 (4) 는 그 레지스터에 쓰기에 응답하여, t3 에서 카메라 이미지 프로세싱 회로로 클럭 신호를 공급하는 것을 시작한다.
그 후, t4 에서, CPU 는 클럭 신호와 동기화되어 롬으로부터 명령을 읽는다. 이 명령은 카메라 이미지 프로세싱 회로를 기동시키는 기동 신호이다. 어떤 경우에는 t5 에서 또 다른 명령이 프로세싱될 수도 있다.
t6 에서, CPU 는 카메라 이미지 프로세싱 회로로의 기동 신호에 기초하여, 기동 레지스터 (31) 의 소정 영역내로 데이터를 쓴다. 그 쓰기 동작에 응답하여, 카메라 이미지 프로세싱 회로는 시간 t7 에서 기동된다.
다음으로, 도 4 의 타이밍도를 참조하여 본 발명의 실시형태에 따른 동작을 설명한다. 이 경우, CPU 가 다층 스위치 (2) 를 통해 기동 레지스터 (31) 에 데이터를 직접 쓸 때, 카메라 이미지 프로세싱 회로는 동일 클럭에 동기화되어 카메라 이미지 프로세싱 회로 그 자신에게 클럭 신호의 공급을 요구하는 마스터 클럭 요구 신호를 클럭 발생기 (4) 로 출력한다. 그 마스터 클럭 요구 신호에 응답하여, 클럭 발생기 (4) 는 그 동일 클럭에 동기화되어 클럭 신호를 카메라 이미지 프로세싱 회로에 공급한다. 기동 레지스터 (31) 에 데이터 쓰기에 응답하여 카메라 이미지 프로세싱 회로가 기동된다.
전술한 바와 같이, 본 실시형태는 카메라 이미지 프로세싱 회로로의 클럭 신호의 공급과 카메라 이미지 프로세싱 회로의 기동을 동일 타이밍에서 수행하여 그 결과 클럭 신호를 공급하는 시간을 감소시키게 한다. 클럭 신호 공급 시간의 감소는 회로의 전력 절감을 이끌어낸다.
특히, 도 3 에서 도시된 비교예가 클럭 신호를 t3 부터 카메라 이미지 프로세싱 회로로 공급하는 반면에, 도 4 에 도시된 본 발명의 실시형태는 t7 에서부터 클럭 신호를 공급하므로, 따라서 동일 타이밍에서 카메라 이미지 프로세싱 회로를 기동시킨다. 따라서, 이 실시형태는 t3 부터 t7 까지 시간 주기 만큼 클럭 신호를 공급하는 시간을 감소시키게 한다.
전술한 실시형태는 다층 시스템이 모바일 폰에 적용된 경우를 설명하였지만, 그것에 한정되지 않으며, 본 발명은 다양한 유형의 장비들에도 적용될 수도 있다.
본 발명의 범위와 정신으로부터 벗어나지 않고서 변경 및 변형될 수도 있는 상기 실시형태로 본 발명이 제한되지 않는다는 것은 자명하다.
본 발명인 다층 시스템 및 그 다층 시스템에서의 클럭 제어 방법을 모바일 폰을 포함한 다양한 장비에 사용하는 경우에는, 클럭 신호를 공급하는 시간을 감소시켜 회로의 전체 전력 절감을 달성할 수 있다.

Claims (14)

  1. 복수의 마스터;
    복수의 슬레이브;
    상기 마스터와 상기 슬레이브 사이에 배치되고, 상기 복수의 마스터로부터의 명령들을 동시 프로세싱하는 다층 스위치; 및
    클럭 신호를 상기 마스터, 상기 슬레이브, 및 상기 다층 스위치에게 공급하는 클럭 발생기를 구비하며,
    상기 복수의 마스터는 상기 클럭 발생기로부터 클럭 신호가 항상 공급되는 제 1 마스터, 및 필요한 경우 클럭 신호가 공급되는 제 2 마스터를 구비하며,
    상기 제 1 마스터에 의해 상기 제 2 마스터를 기동시키는 경우, 상기 제 1 마스터는 상기 제 2 마스터를 기동시키기 위한 기동 신호를 상기 제 2 마스터에 대응하는 슬레이브를 통해 상기 제 2 마스터로 출력하고,
    상기 제 2 마스터는 상기 기동 신호에 응답하여 기동되고 상기 제 2 마스터로의 클럭 신호의 공급을 요구하는 클럭 요구 신호를 상기 클럭 발생기로 출력하며, 그리고
    상기 클럭 발생기는 상기 클럭 요구 신호에 응답하여 상기 제 2 마스터로 클럭 신호를 공급하는, 다층 시스템.
  2. 제 1 항에 있어서,
    상기 제 2 마스터에 대응하는 슬레이브는 기동 레지스터를 구비하며,
    상기 제 1 마스터는 상기 기동 레지스터에 쓰기를 수행하고, 그리고
    상기 슬레이브는 상기 기동 레지스터로의 쓰기에 응답하여 상기 제 2 마스터를 기동시키는 기동 신호를 상기 제 2 마스터로 출력하는, 다층 시스템.
  3. 제 1 항에 있어서,
    상기 제 2 마스터는 제 2 마스터상의 동작의 종료시 상기 클럭 발생기로의 클럭 요구 신호를 오프시키며, 그리고
    상기 클럭 발생기는 클럭 요구 신호의 오프-상태를 인식하고 상기 제 2 마스터로 클럭 신호의 공급을 중지시키는, 다층 시스템.
  4. 제 1 항에 있어서,
    상기 마스터로부터 상기 슬레이브로의 액세스의 발생시에, 상기 클럭 발생기는 액세스된 슬레이브로 클럭 신호를 공급하는 것을 시작하는, 다층 시스템.
  5. 제 1 항에 있어서,
    상기 다층 스위치는 상기 마스터에 대응하는 스위치 마스터부와 상기 슬레이브에 대응하는 스위치 슬레이브부를 구비하며, 그리고
    상기 마스터로부터 상기 슬레이브로 액세스의 발생시에, 상기 클럭 발생기는 액세스된 슬레이브에 대응하는 스위치 슬레이브부로 클럭 신호를 공급하는 것을 시 작하는, 다층 시스템.
  6. 제 1 항에 있어서,
    상기 제 1 마스터는 중앙 프로세싱 유닛인, 다층 시스템.
  7. 제 1 항에 있어서,
    상기 다층 시스템은 모바일 폰에 통합되는, 다층 시스템.
  8. 복수의 마스터; 복수의 슬레이브; 상기 마스터와 상기 슬레이브 사이에 배치되고, 상기 복수의 마스터로부터의 명령들을 동시 프로세싱하는 다층 스위치; 및 클럭 신호를 공급하는 클럭 발생기를 구비하되, 상기 복수의 마스터는 상기 클럭 발생기로부터 클럭 신호가 항상 공급되는 제 1 마스터 및 필요한 경우 클럭 신호가 공급되는 제 2 마스터를 구비하는 다층 시스템에서의 클럭 공급 방법으로서,
    상기 제 1 마스터에 의해 상기 제 2 마스터를 기동시키는 경우, 상기 제 2 마스터를 기동시키기 위한 기동 신호를 상기 제 2 마스터에 대응하는 슬레이브를 통해 상기 제 1 마스터로부터 상기 제 2 마스터로 출력하는 단계;
    상기 기동 신호에 응답하여 상기 제 2 마스터를 기동시키고, 상기 제 2 마스터로의 클럭 신호의 공급을 요구하는 클럭 요구 신호를 상기 제 2 마스터로부터 상기 클럭 발생기로 출력하는 단계; 및
    상기 클럭 요구 신호에 응답하여 클럭 신호를 상기 클럭 발생기로부터 상기 제 2 마스터로 공급하는 단계를 포함하는, 다층 시스템에서의 클럭 공급 방법.
  9. 제 8 항에 있어서,
    상기 제 2 마스터에 대응하는 슬레이브는 기동 레지스터를 구비하며,
    상기 제 1 마스터는 상기 기동 레지스터에 쓰기를 수행하고, 그리고
    상기 슬레이브는 상기 기동 레지스터로의 쓰기에 응답하여, 상기 제 2 마스터를 기동시키는 기동 신호를 상기 제 2 마스터로 출력하는, 다층 시스템에서의 클럭 공급 방법.
  10. 제 8 항에 있어서,
    상기 제 2 마스터는 제 2 마스터상의 동작의 종료시 상기 클럭 발생기로의 클럭 요구 신호를 오프시키며, 그리고
    상기 클럭 발생기는 클럭 요구 신호의 오프-상태를 인식하고 상기 제 2 마스터로 클럭 신호의 공급을 중지시키는, 다층 시스템에서의 클럭 공급 방법.
  11. 제 8 항에 있어서,
    상기 마스터로부터 상기 슬레이브로의 액세스의 발생시에, 상기 클럭 발생기는 액세스된 슬레이브로 클럭 신호를 공급하는 것을 시작하는, 다층 시스템에서의 클럭 공급 방법.
  12. 제 8 항에 있어서,
    상기 다층 스위치는 상기 슬레이브에 대응하는 스위치 슬레이브부를 구비하며, 그리고
    상기 마스터로부터 상기 슬레이브로 액세스의 발생시에, 상기 클럭 발생기는 액세스된 슬레이브에 대응하는 스위치 슬레이브부로 클럭 신호를 공급하는 것을 시작하는, 다층 시스템에서의 클럭 공급 방법.
  13. 제 8 항에 있어서,
    상기 제 1 마스터는 중앙 프로세싱 유닛인, 다층 시스템에서의 클럭 공급 방법.
  14. 제 8 항에 있어서,
    상기 다층 시스템은 모바일 폰에 통합되는, 다층 시스템에서의 클럭 공급 방법.
KR1020050017456A 2004-03-02 2005-03-02 다층 시스템 및 클럭 제어 방법 KR20060043346A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004057598A JP2005250650A (ja) 2004-03-02 2004-03-02 マルチレイヤシステム及びクロック制御方法
JPJP-P-2004-00057598 2004-03-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020070032519A Division KR100798667B1 (ko) 2004-03-02 2007-04-02 다층 시스템 및 클럭 제어 방법

Publications (1)

Publication Number Publication Date
KR20060043346A true KR20060043346A (ko) 2006-05-15

Family

ID=34909040

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050017456A KR20060043346A (ko) 2004-03-02 2005-03-02 다층 시스템 및 클럭 제어 방법
KR1020070032519A KR100798667B1 (ko) 2004-03-02 2007-04-02 다층 시스템 및 클럭 제어 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020070032519A KR100798667B1 (ko) 2004-03-02 2007-04-02 다층 시스템 및 클럭 제어 방법

Country Status (4)

Country Link
US (1) US7277976B2 (ko)
JP (1) JP2005250650A (ko)
KR (2) KR20060043346A (ko)
CN (1) CN1332282C (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4477380B2 (ja) * 2004-03-02 2010-06-09 Ｎｅｃエレクトロニクス株式会社 マルチレイヤシステム及びクロック制御方法
JP2007183860A (ja) * 2006-01-10 2007-07-19 Nec Electronics Corp クロック制御回路
US8006021B1 (en) * 2008-03-27 2011-08-23 Xilinx, Inc. Processor local bus bridge for an embedded processor block core in an integrated circuit
KR100932868B1 (ko) * 2008-05-13 2009-12-21 (주)퓨처스코프테크놀러지 클락신호에 의하여 제어되는 반도체 장치의 테스트 모드회로 및 이의 구동방법
JP2010072897A (ja) 2008-09-18 2010-04-02 Nec Electronics Corp クロック供給装置
TWI461071B (zh) * 2008-12-08 2014-11-11 The Manufacturing Method of Composite Material Cantilever Type Chip Shock Absorber
US8255722B2 (en) * 2009-03-09 2012-08-28 Atmel Corporation Microcontroller with clock generator for supplying activated clock signal to requesting module to conserve power
JP5578811B2 (ja) 2009-06-30 2014-08-27 キヤノン株式会社 情報処理装置、情報処理装置の制御方法及びプログラム
US8704903B2 (en) * 2009-12-29 2014-04-22 Cognex Corporation Distributed vision system with multi-phase synchronization
GB201211340D0 (en) 2012-06-26 2012-08-08 Nordic Semiconductor Asa Control of semiconductor devices
CN105676944B (zh) * 2014-11-18 2019-03-26 龙芯中科技术有限公司 时钟网络的开关控制方法、装置及处理器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345564A (en) * 1992-03-31 1994-09-06 Zilog, Inc. Serial communication peripheral integrated electronic circuit that recognizes its unique address before the entire circuit is enabled
JPH06176875A (ja) * 1992-12-10 1994-06-24 Matsushita Electric Ind Co Ltd 住宅照明器具
US6163848A (en) * 1993-09-22 2000-12-19 Advanced Micro Devices, Inc. System and method for re-starting a peripheral bus clock signal and requesting mastership of a peripheral bus
US5600839A (en) * 1993-10-01 1997-02-04 Advanced Micro Devices, Inc. System and method for controlling assertion of a peripheral bus clock signal through a slave device
DE4441752A1 (de) * 1994-11-23 1996-05-30 Siemens Ag Anordnung mit einer Master-Einheit und mehreren Slave-Einheiten
JP3710845B2 (ja) * 1995-06-21 2005-10-26 株式会社ルネサステクノロジ 半導体記憶装置
GB9625437D0 (en) * 1996-12-06 1997-01-22 Alpha Therm Limited Improvements in or relating to a clock arrangement
US20030093702A1 (en) * 2001-03-30 2003-05-15 Zheng Luo System on a chip with multiple power planes and associate power management methods
JP2003141061A (ja) 2001-11-01 2003-05-16 Nec Corp Ｉ２ｃバス制御方法及びｉ２ｃバスシステム
JP2003296296A (ja) * 2002-01-30 2003-10-17 Oki Electric Ind Co Ltd マイクロコントローラ
US7007181B2 (en) * 2002-04-23 2006-02-28 Oki Electric Industry Co., Ltd. Microcontroller
KR100591524B1 (ko) * 2004-05-14 2006-06-19 삼성전자주식회사 버스 구조하에서 다이나믹 클록 게이팅이 가능한 슬레이브장치 및 그 동작방법
JP4715602B2 (ja) * 2005-05-30 2011-07-06 トヨタ自動車株式会社 内燃機関の潤滑装置
KR100693610B1 (ko) * 2005-06-30 2007-03-14 현대자동차주식회사 엘피아이 엔진의 연료 공급 장치
JP4825598B2 (ja) * 2006-06-23 2011-11-30 株式会社ミツトヨ 画像測定装置の校正方法

Also Published As

Publication number Publication date
KR20070045162A (ko) 2007-05-02
CN1664744A (zh) 2005-09-07
CN1332282C (zh) 2007-08-15
KR100798667B1 (ko) 2008-01-28
US20050198418A1 (en) 2005-09-08
JP2005250650A (ja) 2005-09-15
US7277976B2 (en) 2007-10-02

Similar Documents

Publication Publication Date Title
KR100798667B1 (ko) 다층 시스템 및 클럭 제어 방법
KR100700158B1 (ko) 다층시스템 및 클록제어방법
JP3665030B2 (ja) バス制御方法及び情報処理装置
US6990599B2 (en) Method and apparatus of clock control associated with read latency for a card device
JP2993466B2 (ja) 情報処理装置
JP2004310401A (ja) バスシステム
JP2004287761A (ja) 半導体装置、半導体回路、電子機器及びクロック供給制御方法
JP2000347640A (ja) 電子機器、表示システム及び方法
JP3892693B2 (ja) クロックノイズ除去回路
JP3962923B2 (ja) 半導体装置、半導体回路、電子機器及びクロック供給制御方法
JP2006072597A (ja) データ処理装置及びデータ処理方法
JP6128833B2 (ja) 処理装置
JP2003248525A (ja) 電子機器における省電力制御装置及び省電力制御方法
JP2010128793A (ja) バスクロック制御装置とその制御方法とメモリカードコントローラ
JP2000276435A (ja) データ転送装置及びデータ転送方法
KR100349669B1 (ko) 아이이씨 버스를 구비하는 액정디스플레이-버튼 및 주변시스템 정합 장치와 그 정합 방법
JPH11306073A (ja) 情報処理装置
JP2005010638A (ja) ディスプレイ制御装置およびディスプレイ制御方法
JP2001034357A (ja) クロック周波数制御装置
JP2007199904A (ja) 情報処理装置
JP2002504723A (ja) プログラミング可能なモジュールを高度集積システムにおいて階層的および分散的に制御するための装置
JPH11296474A (ja) バス構成方式およびバス信号分配方法
JPH03276218A (ja) 電子回路制御装置
JPH11328111A (ja) クロック同期型バス回路
JPH1198213A (ja) レジスタ設定方法およびレジスタ設定方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
A107 Divisional application of patent
WITB Written withdrawal of application