JP2006072597A - データ処理装置及びデータ処理方法 - Google Patents
データ処理装置及びデータ処理方法 Download PDFInfo
- Publication number
- JP2006072597A JP2006072597A JP2004253843A JP2004253843A JP2006072597A JP 2006072597 A JP2006072597 A JP 2006072597A JP 2004253843 A JP2004253843 A JP 2004253843A JP 2004253843 A JP2004253843 A JP 2004253843A JP 2006072597 A JP2006072597 A JP 2006072597A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- frequency
- bus clock
- clock
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
【課題】バスクロック周波数を変更可能にして、モジュールを最低動作周波数近傍の周波数で動作させ、消費電力を低減する。
【解決手段】 バスクロック及びデータの伝送が可能なバス1と、前記バスに接続されて前記バスクロックに応じた動作周波数で動作して所定の機能を達成する複数の機能ブロックM1,M2,…と、前記バスに前記バスクロックを供給するバスクロック発生源3と、前記バスの使用状態に基づいて前記バスクロック発生源を制御して前記バスクロックの周波数を変更する調停手段4とを具備したことを特徴とする。
【選択図】 図1
【解決手段】 バスクロック及びデータの伝送が可能なバス1と、前記バスに接続されて前記バスクロックに応じた動作周波数で動作して所定の機能を達成する複数の機能ブロックM1,M2,…と、前記バスに前記バスクロックを供給するバスクロック発生源3と、前記バスの使用状態に基づいて前記バスクロック発生源を制御して前記バスクロックの周波数を変更する調停手段4とを具備したことを特徴とする。
【選択図】 図1
Description
本発明は、バスクロックに応じた動作周波数でデータ伝送を行う複数のモジュールによって構成されるデータ処理装置及びデータ処理方法に関する。
従来、各種電子機器等においては、例えば、携帯電話、PDA、電子辞書等のように、LCD等の表示部を備えたものが多い。これらの電子機器においては、CPU(中央処理装置)、LCDコントローラ等の各モジュール同士をバスを用いて接続することで構成されることがある。各モジュールのバスの使用権(以下、バス権という)は、アービター(以下、調停回路という)によって制御される。
ところで、これらの電子機器は、携帯性を重視したものが多く、小型軽量化と共に、低消費電力化が図られている。例えば、特許文献1においては、内部回路の状態を維持しつつクロック信号の供給を停止し、待機時の消費電流を低減する提案が開示されている。また、特許文献2においては、リフレッシュ周期の異なるDRAMに対して必要最低限のリフレッシュを実行できるようにしてシステム電流を抑制する技術が開示されている。また、特許文献3においては、各DRAMに合わせたクロックドライバを用意して、周波数を切換える技術が開示されている。
特開2000−339959号公報
特開平6−176567号公報
特開2002−132573号公報
しかしながら、電子辞書等においては、使用中においては常時LCDを駆動する必要があり、クロック信号の供給を停止させることはできない。このため、特許文献1の手法だけでは、十分に消費電力を低減させることはできない。また、特許文献2では、バスの使用状態を考慮することなくリフレッシュ周期を制御しており、システムの動作に応じた低消費電力化を図ることはできない。また、特許文献3においても、バスの使用状態は考慮されておらず、システムの動作に応じた低消費電力化を図ることはできない。また、特許文献3の提案では、周波数を切換えるために個々に分周回路を備える必要があり、複数の分周回路を同時に動作させるために、比較的大きな電力を消費してしまうという問題があった。
本発明はかかる問題点に鑑みてなされたものであって、バスに供給するクロック(バスクロック)の周波数を可変とすることによって、低消費電力化を図ることができるデータ処理装置及びデータ処理方法を提供することを目的とする。
本発明に係るデータ処理装置は、バスクロック及びデータの伝送が可能なバスと、前記バスに接続されて前記バスクロックに応じた動作周波数で動作して所定の機能を達成する複数の機能ブロックと、前記バスに前記バスクロックを供給するバスクロック発生源と、前記バスの使用状態に基づいて前記バスクロック発生源を制御して前記バスクロックの周波数を変更する調停手段とを具備したことを特徴とする。
このような構成によれば、機能ブロックはバスクロックに応じた動作周波数で動作する。調停手段はバスクロック発生源を制御してバスクロックの周波数を変更する。例えば、バスを使用する機能ブロックの数が少ない場合には、調停手段は、バスを使用する機能ブロックが機能を達成できる範囲内でその動作周波数を低くするように、バスクロック周波数を変化させる。これにより、各機能ブロックの消費電力を抑制することができる。
また、前記調停手段は、前記複数の機能ブロックのうちバス使用のリクエストを発生した機能ブロックの数に応じて前記バスクロックの周波数を変更することを特徴とする。
このような構成によれば、バスを使用する機能ブロックが多い場合にはバスクロック周波数を高くし、少ない場合にはバスクロック周波数を低くする。これにより、各機能ブロックはその機能を達成可能な範囲内でその動作周波数を低くすることができる。これにより、各機能ブロックの消費電力を抑制することができる。
また、前記調停手段は、前記機能ブロックをその機能を達成可能な最低の動作周波数で動作させるために必要な最低の周波数に前記バスクロックの周波数を設定することを特徴とする。
このような構成によれば、各機能ブロックはその機能を達成可能な最低の動作周波数で動作するので、消費電力を十分に低減することができる。
また、前記調停手段は、リクエストの待ち時間が所定の閾値よりも大きい機能ブロックについては、前記バスクロックの周波数を変更してバスの使用を許可することを特徴とする。
このような構成によれば、バスの使用に優先順位が付されている場合において、優先順位が比較的低い機能ブロックについても、所定の閾値以上のリクエスト待ち時間後には必ずバスを使用することができる。これにより、消費電力を抑制しながら、バスの効率的な利用を可能にすることができる。
本発明に係るデータ処理方法は、バスの使用を要求するためのリクエストが発生すると、リクエストを発生した1つ以上の機能ブロックの機能を達成させるために必要な最低の動作周波数を求める手順と、前記バスにバスクロックを供給するバスクロック源を制御して前記最低の動作周波数に基づくバスクロック周波数のバスクロックを発生させる手順とを具備したことを特徴とする。
このような構成によれば、バスの使用を要求するためのリクエストが発生すると、各機能ブロックの機能を達成させるために必要な最低の動作周波数が求められる。この最低動作周波数に応じたクロック周波数を発生させるように、バスクロック源が制御される。これにより、各機能ブロックは最低の動作周波数で動作することになり、消費電力を低減することができる。
以下、図面を参照して本発明の実施の形態について詳細に説明する。図1は本発明の一実施の形態に係るデータ処理装置を示すブロック図である。
本実施の形態のデータ処理装置は、CPU(中央処理装置)や各種コントローラ等のモジュール(機能ブロック)M1,M2,…が共通のバス1によってデータを伝送する構成となっている。バス1は、データを伝送するデータバス、アドレスを伝送するアドレスバス、クロックを伝送するクロックバス及びコントロール信号を伝送するコントロールバスを含む。バス1には複数のモジュールM1,M2,…が接続されている。
モジュールM1,M2,…は単独で所定の機能を実現する機能ブロックである。例えば、モジュールM1,M2,…としては、CPU、LCD(液晶表示装置)コントローラ等の表示コントローラやUSBコントローラ等の各種インタフェースコントローラ等がある。
バス1にはRAM2も接続されている。RAM2は各種データを記憶することができ、例えば、各モジュールM1,M2,…で共有するデータ等を格納することができるようになっている。
バス1にはバスクロック源3からクロック(バスクロック)が供給されるようになっている。バスクロック源3はクロックを生成してバス1に供給する。各モジュールM1,M2,…は、バスクロック源3からのクロックに同期して動作するようになっている。バスクロック源3は調停回路(arbiter)4によって制御されるようになっている。
調停回路4は、各モジュールM1,M2,…のバス権の制御を行うようになっている。モジュールM1,M2,…はバス1によってデータを伝送する場合には、バスの使用を求めるリクエストを調停回路4に発する。調停回路4は、このリクエストを受けて、各モジュールM1,M2,…にバス1の使用を許可するバス権を与えるようになっている。この場合には、調停回路4は、バス1の使用状態に応じてバス権の設定を制御する。また、調停回路4は、優先順位を設定し、特定のモジュールに優先的にバス権を設定することができるようになっている。
なお、各モジュールM1,M2,…には、図示しない制御信号線が接続されており、各モジュールを選択するチップセレクト信号CS及び書込みを指示するライトイネーブル信号WE等が制御信号線を介して個別に供給可能となっている。
本実施の形態においては、調停回路4は、バス権を設定すると共に、バスクロック源3が発生するクロックの周波数についても制御するようになっている。
図2は図1中のバスクロック源3の具体的な構成を示すブロック図である。
発振回路11には外部からクロックClkが入力される。発振回路11はクロックClkに基づいて、所定周波数のクロックclkを発生する。また、発振回路11はクロックClkをPLL(Phase Locked Loop)回路12にも与える。PLL回路12は、入力されたクロックClkの周波数を逓倍して出力する。発振回路11からのクロックclkとPLL回路12からのクロックClkのn逓倍のクロック(以下、クロックn×Clkという)はセレクタ13に与えられる。
セレクタ13は調停回路4に制御されて、クロックclkとクロックn×Clkとの一方を選択して分周回路14に出力する。分周回路14は、入力されたクロックを分周する。例えば、分周回路14は分周比を1〜1/n倍の範囲で可変である。分周回路14の分周比は調停回路4に制御されるようになっている。
分周回路14の出力がバスクロックとしてバス1に供給されるようになっている。PLL回路12の逓倍数及び分周回路14の分周比の可変範囲を適宜設定することにより、調停回路4の制御によって、バスクロック源3は所望の周波数のバスクロックを発生することができるようになっている。
なお、バスクロック源3は、バス1に接続されているモジュールM1,M2,…を十分に高速に動作させるために必要な十分に高い周波数のクロックを発生することができるようになっている。
次に、このように構成された実施の形態の動作について図3及び図4を参照して説明する。図3はバス1に流れるバスクロック及びデータの関係を示すタイミングチャートである。図3(a)はバスクロック源3からバス1に供給されるバスクロックCLKを示し、図3(b)はモジュールに供給されるチップセレクト信号CSを示し、図3(c)はモジュールに供給されるライトイネーブル信号WEを示し、図3(d)はバス1を介して伝送されるデータDを示している。
各モジュールM1,M2,…はバス1に流れるバスクロックに応じてデータの伝送を行う。図3(a)に示すバスクロックCLKがに対して、図3(b)及び図3(c)に示すローアクティブのチップセレクト信号CS及びライトイネーブル信号WEが発生したものとする。この場合には、チップセレクト信号CSによって選択されたモジュールがライトイネーブルWEのタイミングで書き込みを開始し、バスクロックCLKに同期してデータDを伝送する。
従って、データDの伝送は、バスクロックCLKの周波数に応じた速度となる。即ち、各モジュールM1,M2,…は、自己の動作可能な周波数に拘わらず、バスクロックCLKの周波数に応じた速度で動作することになる。
本実施の形態では、調停回路4は、各モジュールM1,M2,…を最低動作周波数で動作させることを可能にするように、バスクロックを制御するようになっている。いま、モジュールM1,M2,M3が正常にその機能を達成するために必要な最低限の動作周波数(以下、最低動作周波数という)が夫々A MHz,B MHz,C MHzであるものとする。各モジュールM1,M2,M3が単独で動作するものとすると、調停回路4は、バス1に流れるバスクロックCLKとして最低動作周波数に所定のマージンα(1以上の正数)を乗じた夫々A・α MHz,B・α MHz,C・α MHzを設定する。これにより、各モジュールM1,M2,M3は最低限その機能を達成することができる。
また、例えば、CPUと表示制御コントローラが同時にRAMにアクセルする場合のように、複数のモジュールが同時に動作することもある。この場合には、調停回路4は、バス1に、動作するモジュールの最低動作周波数の和に所定のマージンαを乗じた周波数のバスクロックを流すようになっている。例えば、
モジュールM1,M2を同時に動作させる場合のバスクロック周波数を、(A+B)・α=D MHz
モジュールM1,M3を同時に動作させる場合のバスクロック周波数を、(A+C)・α=E MHz
モジュールM2,M3を同時に動作させる場合のバスクロック周波数を、(B+C)・α=F MHz
モジュールM1,M2,M3を同時に動作させる場合のバスクロック周波数を、(A+B+C)・α=G MHz
に設定する。
モジュールM1,M2を同時に動作させる場合のバスクロック周波数を、(A+B)・α=D MHz
モジュールM1,M3を同時に動作させる場合のバスクロック周波数を、(A+C)・α=E MHz
モジュールM2,M3を同時に動作させる場合のバスクロック周波数を、(B+C)・α=F MHz
モジュールM1,M2,M3を同時に動作させる場合のバスクロック周波数を、(A+B+C)・α=G MHz
に設定する。
図4は調停回路4によるバスクロックの設定の手順を示している。図4のステップS1において、調停回路4は各モジュールM1,M2,…からリクエストが発生しているか否かを判定する。リクエストが発生すると、調停回路4はリクエストを発したモジュールの最低動作周波数を検出する(ステップS2)。また、調停回路4は同時に複数のリクエストが発生しているかを検出し(ステップS3)、複数モジュールの動作可能周波数を調べる(ステップS4)。
次に、調停回路4は、ステップS5において、現在バス権を有するモジュールにリクエストを発したモジュールを加えて、必要なバスクロック周波数を算出する。次に、調停回路4は算出した動作周波数の変更をバスクロック源3に指示する(ステップS6)。次に、再びリクエストを確認しリクエスト本数に変更があればバスクロック周波数をそれに応じて変更する(ステップS7)。
バスクロック源3は、調停回路4の指示に従って、セレクタ13及び分周回路14を制御して、バスクロックの周波数を必要なバスクロック周波数に変更してバス1に供給する。
例えば、モジュールM1のみからリクエストが発生しているものとすると、バスクロック源3からのバスクロックCLKの周波数はA・α MHzとする。同様に、
モジュールM2のみからリクエストが発生している場合のバスクロック周波数はB・α MHzとし、
モジュールM3のみからリクエストが発生している場合のバスクロック周波数はC・α MHzとし、
モジュールM1,M2からリクエストがあった場合のバスクロック周波数はD MHzとし、
モジュールM2,M3からリクエストがあった場合のバスクロック周波数はE MHzとし、
モジュールM1,M3からリクエストがあった場合のバスクロック周波数はF MHzとし、
モジュールM1〜M3からリクエストがあった場合のバスクロック周波数はG MHzとする。
モジュールM2のみからリクエストが発生している場合のバスクロック周波数はB・α MHzとし、
モジュールM3のみからリクエストが発生している場合のバスクロック周波数はC・α MHzとし、
モジュールM1,M2からリクエストがあった場合のバスクロック周波数はD MHzとし、
モジュールM2,M3からリクエストがあった場合のバスクロック周波数はE MHzとし、
モジュールM1,M3からリクエストがあった場合のバスクロック周波数はF MHzとし、
モジュールM1〜M3からリクエストがあった場合のバスクロック周波数はG MHzとする。
これにより、各モジュール単体では最低動作周波数に近い周波数で動作させつつ、複数モジュール動作時に必要なバス帯域を確保することができる。
ところで、上述したように、調停回路4は各モジュールM1,M2,…が取得するバス権に優先順を設定することもできる。いま、例えば、所定のモジュールMA,MB,MCについて、MA,MB,MCの順で優先順を設定するものとする。この場合には、これらのモジュールからのリクエストに対して、MA,MB,MCの順で優先的にバス権が設定される。
図5はこの場合の調停回路4によるクロック変更動作を示すフローチャートである。図5において図4と同一の手順には同一符号を付して説明を省略する。
例えば、優先順位が高いモジュール同士が互いに頻繁にリクエストを発生し、さらに比較的低いモジュールがリクエストを発生し、それらモジュールのバスクロック周波数設定値が低消費電力化の為、デバイス的に動作可能な最大周波数より低く設定されている場合、バスクロック周波数に余裕があるにも拘わらず優先順が比較的低いモジュールにバス権がなかなか付与されないことも考えられる。そこで、図5の例では、ステップS11において、リクエストを発したモジュールのリクエスト待ち時間を検出する。この待ち時間を所定の閾値と比較する(ステップS12)。リクエストを発したモジュールのリクエスト待ち時間が所定の閾値よりも小さい場合には、ステップS8において待機させる。リクエスト待ち時間が所定の閾値よりも大きくなると、ステップS13において、調停回路4は、バスクロックの周波数を高くし、リクエストを発した優先順位が比較的低いモジュールにバス権を割当てる(ステップS14)。
バスクロック源3は、調停回路4に制御されて、バスクロックの周波数を高くする。こうして、比較的優先順位が低いモジュールについても、リクエスト待ち時間を短縮して、バス1を利用することを可能にしている。
図6は図1の実施の形態を電子辞書に適用した場合の構成を示すブロック図である。図6において図1と同一の構成要素には同一符号を付して説明を省略する。図6の例は、モジュールとしてCPUMC ,USB等のインタフェースコントローラ(I/F)MI 及びLCDコントローラ(LCDC)ML を採用し、LCD4を備えたものである。CPUMC には、作業用のRAM21及び電子辞書プログラムを格納するROM22が接続されている。
CPUMC 、I/FMI 及びLCDCML は、夫々最低動作周波数が例えばA MHz,B MHz,C MHzである。CPUMC は、電子辞書プログラムを実行して装置全体を制御する。即ち、CPUMC は、作業RAM21を用いながら、ROM22に格納された電子辞書プログラムを実行する。I/FMI は、例えばUSBコントローラ等によって構成されており、外部機器との間でのデータの送受を行う。
LCDCML は、LCD4を駆動してLCD4の画面上に電子辞書としての各種画面表示を行う。LCDCML が表示に用いる表示データはRAM2に格納されている。LCDCML は、RAM2に格納されている表示データを読出して、LCD4に供給することでLCD4の画面上に表示を行う。
本実施の形態においては、調停回路4は、CPUMC 、I/FMI 及びLCDCML を最低動作周波数で動作させることができる。例えば、電子辞書においては、ユーザがLCD4の画面表示を見ているだけで、操作をしない時間が長いことがある。このような場合には、図6の電子辞書においては、LCDCML がRAM2から読出した表示データをLCD4に供給するだけの動作を行うことになる。この場合には、バス1の帯域はLCDCML のみによって占有される。
LCDCML は、同一の表示データをRAM2から読出してLCD4に供給するために必要な比較的低速の動作を行えばよい。そこで、本実施の形態においては、調停回路4は、LCDCML が最低動作周波数で動作するように、バスクロックの制御を行う。即ち、この場合には、バスクロック源3を制御して、バスクロック周波数をA・α MHzに設定する。
これにより、LCDCML は、その機能を達成可能で且つ最低動作周波数に近い動作周波数で動作する。LCDCML の動作周波数が低く、その消費電力は十分に低減される。
なお、他のモジュールからリクエストが発生した場合には、上述したように、調停回路4によってバスクロック周波数が各モジュールの動作周波数に応じて高く設定されることは明らかである。
このように、本実施の形態においては、バスに供給するバスクロック周波数を可変にしており、リクエストを発生しているモジュールの最低動作周波数に応じてバスクロック周波数を設定している。これにより、各モジュールを最低動作周波数近傍の周波数で動作させることができ、消費電力を低減することができる。
なお、上記実施の形態においては、調停回路は、全モジュールを最低動作周波数で動作させることが可能であるが、各モジュールの動作に応じて、バスクロック周波数を決定してもよい。例えば、表示コントローラについては最低動作周波数で動作させ、CPUについては最高動作周波数で動作させるようにしてもよい。
1…バス、2…RAM、3…バスクロック源、4…調停回路、M1,M2,M3…モジュール。
Claims (5)
- バスクロック及びデータの伝送が可能なバスと、
前記バスに接続されて前記バスクロックに応じた動作周波数で動作して所定の機能を達成する複数の機能ブロックと、
前記バスに前記バスクロックを供給するバスクロック発生源と、
前記バスの使用状態に基づいて前記バスクロック発生源を制御して前記バスクロックの周波数を変更する調停手段とを具備したことを特徴とするデータ処理装置。 - 前記調停手段は、前記複数の機能ブロックのうちバス使用のリクエストを発生した機能ブロックの数に応じて前記バスクロックの周波数を変更することを特徴とする請求項1に記載のデータ処理装置。
- 前記調停手段は、前記機能ブロックをその機能を達成可能な最低の動作周波数で動作させるために必要な最低の周波数に前記バスクロックの周波数を設定することを特徴とする請求項1に記載のデータ処理装置。
- 前記調停手段は、リクエストの待ち時間が所定の閾値よりも大きい機能ブロックについては、前記バスクロックの周波数を変更してバスの使用を許可することを特徴とする請求項1に記載のデータ処理装置。
- バスの使用を要求するためのリクエストが発生すると、リクエストを発生した1つ以上の機能ブロックの機能を達成させるために必要な最低の動作周波数を求める手順と、
前記バスにバスクロックを供給するバスクロック源を制御して前記最低の動作周波数に基づくバスクロック周波数のバスクロックを発生させる手順とを具備したことを特徴とするデータ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004253843A JP2006072597A (ja) | 2004-09-01 | 2004-09-01 | データ処理装置及びデータ処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004253843A JP2006072597A (ja) | 2004-09-01 | 2004-09-01 | データ処理装置及びデータ処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006072597A true JP2006072597A (ja) | 2006-03-16 |
Family
ID=36153179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004253843A Withdrawn JP2006072597A (ja) | 2004-09-01 | 2004-09-01 | データ処理装置及びデータ処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006072597A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008059047A (ja) * | 2006-08-29 | 2008-03-13 | Oki Electric Ind Co Ltd | 情報処理システム及びこの制御方法 |
JP2010086030A (ja) * | 2008-09-29 | 2010-04-15 | Hitachi Ltd | 情報処理装置 |
JP2011101372A (ja) * | 2009-11-05 | 2011-05-19 | Samsung Electronics Co Ltd | 動的バスクロックを制御するための装置及び方法 |
JP2012078967A (ja) * | 2010-09-30 | 2012-04-19 | Canon Inc | 電源制御装置及び画像形成装置 |
JP5447648B2 (ja) * | 2010-03-15 | 2014-03-19 | 富士通株式会社 | デバイス設定プログラム、方法、及び情報処理装置 |
-
2004
- 2004-09-01 JP JP2004253843A patent/JP2006072597A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008059047A (ja) * | 2006-08-29 | 2008-03-13 | Oki Electric Ind Co Ltd | 情報処理システム及びこの制御方法 |
JP2010086030A (ja) * | 2008-09-29 | 2010-04-15 | Hitachi Ltd | 情報処理装置 |
JP2011101372A (ja) * | 2009-11-05 | 2011-05-19 | Samsung Electronics Co Ltd | 動的バスクロックを制御するための装置及び方法 |
US8972768B2 (en) | 2009-11-05 | 2015-03-03 | Samsung Electronics Co., Ltd. | Apparatus and method for scaling dynamic bus clock |
KR101622195B1 (ko) * | 2009-11-05 | 2016-05-18 | 삼성전자주식회사 | 동적 버스 클럭을 제어하기 위한 장치 및 방법 |
JP5447648B2 (ja) * | 2010-03-15 | 2014-03-19 | 富士通株式会社 | デバイス設定プログラム、方法、及び情報処理装置 |
JP2012078967A (ja) * | 2010-09-30 | 2012-04-19 | Canon Inc | 電源制御装置及び画像形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8468373B2 (en) | Modifying performance parameters in multiple circuits according to a performance state table upon receiving a request to change a performance state | |
CN1742458B (zh) | 在调试过程中用于控制数据处理系统的方法和设备 | |
US7429898B2 (en) | Clock signal generating circuit, semiconductor integrated circuit and method for controlling a frequency division ratio | |
US7277976B2 (en) | Multilayer system and clock control method | |
KR20130108021A (ko) | 직렬 인터페이스를 사용한 적응형 전압 스케일링 | |
KR100573942B1 (ko) | 정보 처리 장치 | |
JP2007048022A (ja) | 非同期バスインタフェース及びその処理方法 | |
US7330928B2 (en) | Semiconductor device and electronic instrument | |
JP2006072597A (ja) | データ処理装置及びデータ処理方法 | |
US8135968B2 (en) | Semiconductor apparatus including power management integrated circuit | |
US7254729B2 (en) | Processing system and memory module having frequency selective memory | |
US20050198429A1 (en) | Multilayer system and clock control method | |
JP2002082904A (ja) | 半導体集積回路装置 | |
JP4965161B2 (ja) | メモリーカードコントローラ | |
JP2003345455A (ja) | データ処理装置 | |
JPH08272478A (ja) | クロック制御装置 | |
JP2005149461A (ja) | 非同期メモリを用いたデバイス及び情報処理装置 | |
JP4569227B2 (ja) | 画像処理装置 | |
JP2004074623A (ja) | 画像形成装置 | |
JP2007193571A (ja) | 集積回路装置、マイクロコンピュータ及び電子機器 | |
JP2007048166A (ja) | 情報処理システム、及び、情報処理システムの制御方法 | |
JP2005293013A (ja) | メモリ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071106 |