KR20060014319A - 반도체 장치의 테스트 장비 - Google Patents
반도체 장치의 테스트 장비 Download PDFInfo
- Publication number
- KR20060014319A KR20060014319A KR1020040062960A KR20040062960A KR20060014319A KR 20060014319 A KR20060014319 A KR 20060014319A KR 1020040062960 A KR1020040062960 A KR 1020040062960A KR 20040062960 A KR20040062960 A KR 20040062960A KR 20060014319 A KR20060014319 A KR 20060014319A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- rate
- response
- timing
- outputting
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
Claims (17)
- 출력되는 타임 세트를 결정하는 타이밍 신호 및 상기 타임 세트 하나가 출력되는 시간을 결정하는 레이트 신호를 출력하는 제어신호 발생부; 및상기 타이밍 신호, 및 상기 레이트 신호에 응답하여 상기 타임 세트를 출력하고, 외부로부터 입력되는 분할 영역 설정 신호에 응답하여 상기 타임 세트의 수가 가변되는 출력부를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 장비.
- 제1항에 있어서, 상기 제어신호 발생부는작성된 패턴 프로그램에 따라 상기 레이트 신호에 응답하여 상기 타이밍 신호를 출력하는 패턴 발생부; 및상기 타이밍 신호에 응답하여 상기 레이트 신호를 출력하는 레이트 발생부를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 장비.
- 제1항에 있어서, 상기 출력부는상기 레이트 신호에 응답하여 리셋되고, 외부로부터 입력되는 클럭 신호에 응답하여 카운팅 신호를 출력하는 어드레스 카운터;상기 분할 영역 설정 신호에 응답하여 상기 타이밍 신호 및 상기 카운팅 신호로부터 소정의 신호를 선택하여 출력하는 타임 세트 조절기; 및상기 타임 세트 조절기의 출력 신호에 따라 타임 세트 영역이 다르게 설정되 고, 상기 타임 세트 조절기의 출력 신호에 응답하여 펄스 데이터를 출력하는 타이밍 메모리를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 장비.
- 제3항에 있어서, 상기 출력부는상기 타이밍 메모리의 출력신호에 응답하여 펄스 신호를 출력하는 파형 생성부를 더 구비하는 것을 특징으로 하는 반도체 장치의 테스트 장비.
- 제3항에 있어서, 상기 타임 세트 조절기는상기 타이밍 신호 각각 및 상기 카운팅 신호 각각이 입력되고, 상기 분할 영역 설정 신호에 응답하여 상기 타이밍 신호 또는 상기 카운팅 신호를 선택하여 출력하는 복수개의 먹스들을 구비하는 것을 특징으로 하는 반도체 장치의 테스트 장비.
- 작성된 패턴 프로그램에 따라 레이트 신호에 응답하여 출력되는 타임 세트를 결정하는 타이밍 신호를 출력하는 패턴 발생부;상기 타이밍 신호에 응답하여 상기 타임 세트 하나가 출력되는 시간을 결정하는 상기 레이트 신호를 출력하는 레이트 발생부;상기 레이트 신호에 응답하여 리셋되고, 외부로부터 입력되는 클럭 신호에 응답하여 카운팅 신호를 출력하는 어드레스 카운터;상기 분할 영역 설정 신호에 응답하여 상기 타이밍 신호 및 상기 카운팅 신 호로부터 소정의 신호를 선택하여 출력하는 타임 세트 조절기; 및상기 타임 세트 조절기의 출력 신호에 따라 타임 세트 영역이 다르게 설정되고, 상기 타임 세트 조절기의 출력 신호에 응답하여 펄스 데이터를 출력하는 타이밍 메모리를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 장비.
- 제6항에 있어서, 상기 반도체 장치의 테스트 장비는상기 펄스 데이터에 응답하여 펄스 신호를 출력하는 파형 생성부를 더 구비하는 것을 특징으로 하는 반도체 장치의 테스트 장비.
- 제7항에 있어서, 상기 타임 세트 조절기는상기 타이밍 신호 각각 및 상기 카운팅 신호 각각이 입력되고, 상기 분할 영역 설정 신호에 응답하여 상기 타이밍 신호 또는 상기 카운팅 신호를 선택하여 출력하는 복수개의 먹스들을 구비하는 것을 특징으로 하는 반도체 장치의 테스트 장비.
- 제8항에 있어서, 상기 메모리는2N-1(N은 자연수)비트인 것을 특징으로 하는 반도체 장치의 테스트 장비.
- 제9항에 있어서, 상기 어드레스 카운터는N비트 카운터를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 장비.
- 제10항에 있어서, 상기 레이트 발생부는상기 타임 세트 하나가 출력되는 시간의 최대값이 상기 클럭 신호의 주기의 2N-1배인 것을 특징으로 하는 반도체 장치의 테스트 장비.
- 제11항에 있어서, 상기 레이트 발생부는상기 타이밍 신호에 응답하여 상기 레이트 신호의 레이트 값을 출력하는 레이트 메모리; 및상기 레이트 값에 응답하여 상기 클럭 신호를 카운팅하여 상기 레이트 신호를 출력하는 레이트 카운터를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 장비.
- 제12항에 있어서, 상기 레이트 카운터는N비트 카운터인 것을 특징으로 하는 반도체 장치의 테스트 장비.
- 타이밍 메모리의 타임 세트 영역을 설정하기 위한 분할 영역 설정 신호를 설정하는 영역 설정 단계;출력되는 타임 세트를 결정하는 타이밍 신호 및 상기 타임 세트 하나가 출력 되는 시간을 결정하는 레이트 신호를 출력하는 제어신호 발생 단계;상기 분할 영역 설정 신호에 응답하여 상기 타이밍 메모리의 타임 세트 영역의 수를 가변하여 설정하고, 상기 타이밍 신호, 및 상기 레이트 신호에 응답하여 상기 타임 세트를 출력하는 출력 단계를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
- 제14항에 있어서, 상기 제어신호 발생 단계는작성된 패턴 프로그램에 따라 상기 레이트 신호에 응답하여 상기 타이밍 신호를 출력하는 패턴 발생 단계; 및상기 타이밍 신호에 응답하여 상기 레이트 신호를 출력하는 레이트 발생단계를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
- 제15항에 있어서, 상기 출력 단계는상기 레이트 신호에 응답하여 리셋되고, 외부로부터 입력되는 클럭 신호에 응답하여 카운팅 신호를 출력하는 어드레스 카운팅 단계;상기 분할 영역 설정 신호에 응답하여 상기 타이밍 신호 및 상기 카운팅 신호로부터 소정의 신호를 선택하여 출력하는 타임 세트 조절 단계;상기 선택되어 출력된 소정의 신호에 따라 상기 타이밍 메모리의 타임 세트 영역의 수를 다르게 설정하는 메모리 설정 단계; 및상기 선택되어 출력된 소정의 신호에 응답하여 상기 타이밍 메모리에 저장된 펄스 데이터를 출력하는 데이터 출력 단계를 구비하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
- 제16항에 있어서, 상기 출력 단계는상기 펄스 데이터에 응답하여 펄스 신호를 출력하는 펄스 발생단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040062960A KR100651051B1 (ko) | 2004-08-10 | 2004-08-10 | 반도체 장치의 테스트 장비 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040062960A KR100651051B1 (ko) | 2004-08-10 | 2004-08-10 | 반도체 장치의 테스트 장비 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060014319A true KR20060014319A (ko) | 2006-02-15 |
KR100651051B1 KR100651051B1 (ko) | 2006-11-29 |
Family
ID=37123369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040062960A KR100651051B1 (ko) | 2004-08-10 | 2004-08-10 | 반도체 장치의 테스트 장비 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100651051B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100752657B1 (ko) * | 2006-02-28 | 2007-08-29 | 삼성전자주식회사 | Pll을 이용하여 메모리 액세스 타임을 테스트하는테스트 장치 및 테스트 방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4612150B2 (ja) * | 2000-05-24 | 2011-01-12 | 株式会社アドバンテスト | 半導体デバイス試験装置 |
JP4109951B2 (ja) * | 2002-10-01 | 2008-07-02 | 株式会社アドバンテスト | マルチストローブ装置、試験装置、及び調整方法 |
-
2004
- 2004-08-10 KR KR1020040062960A patent/KR100651051B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100752657B1 (ko) * | 2006-02-28 | 2007-08-29 | 삼성전자주식회사 | Pll을 이용하여 메모리 액세스 타임을 테스트하는테스트 장치 및 테스트 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100651051B1 (ko) | 2006-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100206128B1 (ko) | 선형 궤환 쉬프트레지스터, 다중 입력기호 레지스터 및 이들을 이용한 내장 자기 진단회로 | |
US4586181A (en) | Test pattern generating apparatus | |
CN1741196B (zh) | 非易失性存储器的试验方法 | |
JPH04293135A (ja) | メモリアクセス方式 | |
JP4565966B2 (ja) | メモリ素子 | |
KR100890413B1 (ko) | 자기 진단 기능을 내장한 반도체 기억 장치 | |
JP2002216496A (ja) | 半導体メモリ装置 | |
KR100558492B1 (ko) | 반도체 메모리 장치 및 이 장치의 테스트 패턴 데이터발생방법 | |
KR100651051B1 (ko) | 반도체 장치의 테스트 장비 | |
JPS60233741A (ja) | デジタル・パタ−ン発生器 | |
KR100364830B1 (ko) | 메모리테스트회로 | |
US6502211B1 (en) | Semiconductor memory testing apparatus | |
US6922764B2 (en) | Memory, processor system and method for performing write operations on a memory region | |
US6697285B2 (en) | Semiconductor memory device | |
JP3190781B2 (ja) | 半導体メモリ | |
JP3281898B2 (ja) | メモリ搭載半導体装置及びメモリテスト方法 | |
JP2822439B2 (ja) | 半導体メモリ試験装置 | |
JPH06109812A (ja) | タイミング発生装置 | |
JPS647519Y2 (ko) | ||
JPH0249520B2 (ko) | ||
JPS63186166A (ja) | パタ−ン発生器 | |
JP3896251B2 (ja) | データ出力側の数が可変である回路装置および該装置からのデータ読出しのための装置 | |
CN111124769A (zh) | 一种嵌入式tdp ram模块测试电路与测试方法 | |
KR200148658Y1 (ko) | 피엘씨의 입/출력 카드 선택장치 | |
US20020026609A1 (en) | Semiconductor integrated circuit and test method of built-in analog circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121122 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131122 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151123 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161122 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20171122 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181122 Year of fee payment: 13 |