JP2006127653A - メモリ素子 - Google Patents
メモリ素子 Download PDFInfo
- Publication number
- JP2006127653A JP2006127653A JP2004315406A JP2004315406A JP2006127653A JP 2006127653 A JP2006127653 A JP 2006127653A JP 2004315406 A JP2004315406 A JP 2004315406A JP 2004315406 A JP2004315406 A JP 2004315406A JP 2006127653 A JP2006127653 A JP 2006127653A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- serial
- data
- converter
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/107—Serial-parallel conversion of data or prefetch
Landscapes
- Dram (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
- Information Transfer Systems (AREA)
Abstract
【解決手段】シリアルデータをパラレルデータに変換するシリアル−パラレル変換部42と、パラレルデータをシリアルデータに変換するパラレル−シリアル変換部44と、パラレルデータのビット幅を変更するパラレル−パラレル変換部46と、を備え、シリアルインターフェースによるアクセスを行う場合、シリアル−パラレル変換部42及びパラレル−シリアル変換部44にそれぞれ1つの外部端子を接続し、パラレルインターフェースによるアクセスを行う場合、パラレル−パラレル変換部46に複数の外部端子を接続するメモリ素子により上記課題を解決できる。
【選択図】図1
Description
)に割り当てられる。これによって、パラレルインターフェースによるアクセスを可能とする。すなわち、データ出力端子(SO)、アドレス/データ入力端子(SI)、第1コントロール端子(C0)及び第2コントロール端子(C1)はすべてパラレル−パラレル変換部46に接続される。
メモリ素子200は、通常はシリアルインターフェースによるアクセスを行う状態に設定されている。このとき、マルチプレクサ48の各切替スイッチ48aは左側の端子に接続され、図6と同様に端子が割り当てられる。
パラレルインターフェースによるアクセスを行う場合、図4のタイミングチャートで示すように処理が行われる。初期状態では、マルチプレクサ48の各切替スイッチ48aは左側の端子に接続され、図6と同様に端子が割り当てられているものとする。
図5を参照して、パラレルインターフェースによるアクセスからシリアルインターフェースによるアクセスへ戻す処理について説明する。チップセレクト端子(CS#)をハイレベルに一旦戻してメモリ素子の選択を解除し、再びチップセレクト端子(CS#)をローレベルに変更する。このチップセレクト端子(CS#)へのパルスの入力を新たなコマンドの入力を受け付ける処理のトリガとする。すなわち、コントロールロジック部32は、メモリ素子200をコマンドに入力を受け付ける状態とする。その後、4つのデータ入出力端子(SIO0〜SIO3)からコマンドを同時に4ビットずつパラレルに入力する。
Claims (3)
- それぞれ固有のアドレス値で特定されるメモリ要素を複数含むメモリアレイを備え、
外部端子からのアドレス値の入力を受けて、当該アドレス値で特定されるメモリ要素に格納されているデータを読み出し、当該データを外部端子に出力するメモリ素子であって、
シリアルデータをパラレルデータに変換するシリアル−パラレル変換部と、
パラレルデータをシリアルデータに変換するパラレル−シリアル変換部と、
パラレルデータのビット幅を変更するパラレル−パラレル変換部と、
外部端子の少なくとも一部を前記シリアル−パラレル変換部、前記パラレル−シリアル変換部、前記パラレル−パラレル変換部のいずれか1つに接続可能とするマルチプレクサと、
を備え、
前記マルチプレクサは、
シリアルインターフェースによるアクセスを行う場合、前記シリアル−パラレル変換部及び前記パラレル−シリアル変換部にそれぞれ1つの外部端子を接続し、
パラレルインターフェースによるアクセスを行う場合、前記パラレル−パラレル変換部に複数の外部端子を接続することを特徴とするメモリ素子。 - 請求項1に記載のメモリ素子において、
前記マルチプレクサは、
シリアルインターフェースによるアクセスを行う場合、第1の外部端子を前記シリアル−パラレル変換部に接続し、第2の外部端子を前記パラレル−シリアル変換部に接続し、
パラレルインターフェースによるアクセスを行う場合、前記第1及び第2の外部端子を前記パラレル−パラレル変換部に接続することを特徴とするメモリ素子。 - 請求項1又は2に記載のメモリ素子において、
前記マルチプレクサは、
パラレルインターフェースによるアクセスを行う場合、シリアルインターフェースによるアクセスを行う場合に前記シリアル−パラレル変換部又は前記パラレル−シリアル変換部に接続されていない外部端子を前記パラレル−パラレル変換部に接続することを特徴とするメモリ素子。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004315406A JP4565966B2 (ja) | 2004-10-29 | 2004-10-29 | メモリ素子 |
US11/250,764 US7259702B2 (en) | 2004-10-29 | 2005-10-14 | Memory device |
CN2005101164457A CN1783330B (zh) | 2004-10-29 | 2005-10-21 | 存储元件 |
TW094137251A TWI286886B (en) | 2004-10-29 | 2005-10-25 | Memory element |
US11/801,501 US8072819B2 (en) | 2004-10-29 | 2007-05-10 | Memory device with parallel interface |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004315406A JP4565966B2 (ja) | 2004-10-29 | 2004-10-29 | メモリ素子 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007047698A Division JP4646932B2 (ja) | 2007-02-27 | 2007-02-27 | メモリ素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006127653A true JP2006127653A (ja) | 2006-05-18 |
JP4565966B2 JP4565966B2 (ja) | 2010-10-20 |
Family
ID=36575707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004315406A Expired - Fee Related JP4565966B2 (ja) | 2004-10-29 | 2004-10-29 | メモリ素子 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7259702B2 (ja) |
JP (1) | JP4565966B2 (ja) |
CN (1) | CN1783330B (ja) |
TW (1) | TWI286886B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009223424A (ja) * | 2008-03-13 | 2009-10-01 | Sanyo Electric Co Ltd | メモリ制御回路 |
JP2010512588A (ja) * | 2006-12-12 | 2010-04-22 | モサイド・テクノロジーズ・インコーポレーテッド | 直列および並列モードを有するメモリシステムおよび方法 |
JP2012507795A (ja) * | 2008-10-29 | 2012-03-29 | シリコン イメージ,インコーポレイテッド | シリアルポートメモリ通信の待ち時間および信頼性を改善するための方法およびシステム |
JP2017502444A (ja) * | 2013-12-02 | 2017-01-19 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | 構成可能なピンを備える三次元フラッシュnorメモリシステム |
JP2017504120A (ja) * | 2014-01-24 | 2017-02-02 | クアルコム,インコーポレイテッド | ダイナミックランダムアクセスメモリ(dram)インターフェースのためのシリアルデータ伝送 |
JP6131357B1 (ja) * | 2016-03-18 | 2017-05-17 | 力晶科技股▲ふん▼有限公司 | 半導体記憶装置とそのアドレス制御方法 |
US11798605B2 (en) | 2021-03-15 | 2023-10-24 | Kioxia Corporation | Memory system |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4257830B2 (ja) * | 2003-03-11 | 2009-04-22 | パナソニック株式会社 | データ送受信装置 |
KR100642639B1 (ko) * | 2004-10-25 | 2006-11-10 | 삼성전자주식회사 | 반도체 메모리 장치 |
JP2007149206A (ja) * | 2005-11-28 | 2007-06-14 | Renesas Technology Corp | 半導体記憶装置 |
US7613049B2 (en) * | 2007-01-08 | 2009-11-03 | Macronix International Co., Ltd | Method and system for a serial peripheral interface |
US7809901B2 (en) * | 2007-08-30 | 2010-10-05 | Micron Technology, Inc. | Combined parallel/serial status register read |
US9594679B2 (en) * | 2008-05-01 | 2017-03-14 | Sandisk Il Ltd. | Flash cache flushing method and system |
CN103886111A (zh) * | 2014-03-18 | 2014-06-25 | 浙江海洋学院 | 海上作业装备位置的信息采集系统 |
US9148171B1 (en) * | 2014-07-29 | 2015-09-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Parallel interface pattern modification for addressing signal integrity concerns |
JP2018073438A (ja) | 2016-10-24 | 2018-05-10 | 東芝メモリ株式会社 | 半導体記憶装置 |
US11030128B2 (en) * | 2019-08-05 | 2021-06-08 | Cypress Semiconductor Corporation | Multi-ported nonvolatile memory device with bank allocation and related systems and methods |
JP2022154323A (ja) | 2021-03-30 | 2022-10-13 | キオクシア株式会社 | 半導体記憶装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04276383A (ja) * | 1991-03-05 | 1992-10-01 | Fujitsu Ltd | ランダムアクセスメモリ |
JPH07131504A (ja) * | 1993-11-02 | 1995-05-19 | Oki Electric Ind Co Ltd | データ転送装置 |
JPH10334206A (ja) * | 1997-06-04 | 1998-12-18 | Sony Corp | 外部記憶装置 |
WO2003009222A1 (fr) * | 2001-06-28 | 2003-01-30 | Sony Corporation | Appareil electronique, appareil de traitement d'informations, appareil adaptateur et systeme d'echange d'informations |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01184781A (ja) * | 1988-01-18 | 1989-07-24 | Tokyo Keiki Co Ltd | メモリパッケージシステム |
JPH0991197A (ja) * | 1995-09-22 | 1997-04-04 | Sharp Corp | データ転送制御装置 |
JPH09231130A (ja) * | 1996-02-26 | 1997-09-05 | Mitsubishi Electric Corp | マイクロコンピュータ |
US5966723A (en) * | 1997-05-16 | 1999-10-12 | Intel Corporation | Serial programming mode for non-volatile memory |
JP3813758B2 (ja) * | 1999-04-12 | 2006-08-23 | エルピーダメモリ株式会社 | 半導体記憶装置 |
DE19961138C2 (de) * | 1999-12-17 | 2001-11-22 | Siemens Ag | Multiport-RAM-Speichervorrichtung |
CN1996351B (zh) * | 2000-04-28 | 2010-04-21 | 株式会社日立制作所 | 集成电路卡 |
US6748469B1 (en) * | 2001-01-31 | 2004-06-08 | Lsi Logic Corporation | Parallel/serial SCSI with legacy support |
CN101515263B (zh) * | 2001-07-25 | 2011-05-25 | 索尼公司 | 接口装置 |
ITVA20010035A1 (it) * | 2001-10-16 | 2003-04-16 | St Microelectronics Srl | Dispositivo di memoria non volatile con doppia interfaccia di comunicazione seriale/parallela |
JP2004240795A (ja) * | 2003-02-07 | 2004-08-26 | Renesas Technology Corp | 不揮発性記憶装置 |
US7263018B2 (en) * | 2003-07-22 | 2007-08-28 | Nxp B.V. | Compensating a long read time of a memory device in data comparison and write operations |
US7397717B2 (en) * | 2005-05-26 | 2008-07-08 | Macronix International Co., Ltd. | Serial peripheral interface memory device with an accelerated parallel mode |
-
2004
- 2004-10-29 JP JP2004315406A patent/JP4565966B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-14 US US11/250,764 patent/US7259702B2/en active Active
- 2005-10-21 CN CN2005101164457A patent/CN1783330B/zh not_active Expired - Fee Related
- 2005-10-25 TW TW094137251A patent/TWI286886B/zh not_active IP Right Cessation
-
2007
- 2007-05-10 US US11/801,501 patent/US8072819B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04276383A (ja) * | 1991-03-05 | 1992-10-01 | Fujitsu Ltd | ランダムアクセスメモリ |
JPH07131504A (ja) * | 1993-11-02 | 1995-05-19 | Oki Electric Ind Co Ltd | データ転送装置 |
JPH10334206A (ja) * | 1997-06-04 | 1998-12-18 | Sony Corp | 外部記憶装置 |
WO2003009222A1 (fr) * | 2001-06-28 | 2003-01-30 | Sony Corporation | Appareil electronique, appareil de traitement d'informations, appareil adaptateur et systeme d'echange d'informations |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010512588A (ja) * | 2006-12-12 | 2010-04-22 | モサイド・テクノロジーズ・インコーポレーテッド | 直列および並列モードを有するメモリシステムおよび方法 |
JP2014017005A (ja) * | 2006-12-12 | 2014-01-30 | Mosaid Technologies Inc | 直列および並列モードを有するメモリシステムおよび方法 |
JP2009223424A (ja) * | 2008-03-13 | 2009-10-01 | Sanyo Electric Co Ltd | メモリ制御回路 |
US10056123B2 (en) | 2008-10-29 | 2018-08-21 | Lattice Semiconductor Corporation | Method and system for improving serial port memory communication latency and reliability |
JP2012507795A (ja) * | 2008-10-29 | 2012-03-29 | シリコン イメージ,インコーポレイテッド | シリアルポートメモリ通信の待ち時間および信頼性を改善するための方法およびシステム |
US8892825B2 (en) | 2008-10-29 | 2014-11-18 | Silicon Image, Inc. | Method and system for improving serial port memory communication latency and reliability |
JP2015053063A (ja) * | 2008-10-29 | 2015-03-19 | シリコン イメージ,インコーポレイテッド | ホストコンピュータシステムとメモリとの間の通信方法およびメモリ |
JP2017502444A (ja) * | 2013-12-02 | 2017-01-19 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | 構成可能なピンを備える三次元フラッシュnorメモリシステム |
US10373686B2 (en) | 2013-12-02 | 2019-08-06 | Silicon Storage Technology, Inc. | Three-dimensional flash NOR memory system with configurable pins |
JP2017504120A (ja) * | 2014-01-24 | 2017-02-02 | クアルコム,インコーポレイテッド | ダイナミックランダムアクセスメモリ(dram)インターフェースのためのシリアルデータ伝送 |
JP6131357B1 (ja) * | 2016-03-18 | 2017-05-17 | 力晶科技股▲ふん▼有限公司 | 半導体記憶装置とそのアドレス制御方法 |
JP2017168174A (ja) * | 2016-03-18 | 2017-09-21 | 力晶科技股▲ふん▼有限公司 | 半導体記憶装置とそのアドレス制御方法 |
US11798605B2 (en) | 2021-03-15 | 2023-10-24 | Kioxia Corporation | Memory system |
Also Published As
Publication number | Publication date |
---|---|
US20070216553A1 (en) | 2007-09-20 |
US7259702B2 (en) | 2007-08-21 |
US20060123164A1 (en) | 2006-06-08 |
CN1783330B (zh) | 2010-05-05 |
US8072819B2 (en) | 2011-12-06 |
TW200625828A (en) | 2006-07-16 |
CN1783330A (zh) | 2006-06-07 |
TWI286886B (en) | 2007-09-11 |
JP4565966B2 (ja) | 2010-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7259702B2 (en) | Memory device | |
KR101468835B1 (ko) | 직렬로 상호접속된 장치들에 대한 id 생성 기기 및 방법 | |
KR101507628B1 (ko) | 동기 직렬 인터페이스 nand의 데이터 판독을 위한 시스템 및 방법 | |
KR100633828B1 (ko) | 프리페치 길이보다 짧은 버스트 길이를 갖는 메모리 시스템 | |
US7233541B2 (en) | Storage device | |
US5864505A (en) | Random access memory with plural simultaneously operable banks | |
US7962669B2 (en) | Memory controller and memory control method | |
US8549209B2 (en) | Bridging device having a configurable virtual page size | |
TW201519237A (zh) | 用於組態用於混合記憶體模組之記憶體之輸入/輸出之裝置及方法 | |
JP2010073300A (ja) | 半導体メモリ装置 | |
JP4945125B2 (ja) | メモリ制御装置 | |
CN100472654C (zh) | 半导体存储器件及其操作方法 | |
JP4828037B2 (ja) | 半導体メモリ装置及びデータ伝送方法 | |
JP4646932B2 (ja) | メモリ素子 | |
KR100564033B1 (ko) | 단일 버퍼 선택 입력 단자를 가지는 반도체 메모리 및반도체 메모리 테스트 방법 | |
KR20050046461A (ko) | 반도체 메모리 장치 및 이 장치의 테스트 패턴 데이터발생방법 | |
US8909831B2 (en) | Logic device | |
US11169947B2 (en) | Data transmission system capable of transmitting a great amount of data | |
KR100546345B1 (ko) | Dq 인터리브드 데이터 액세스 테스트 방식에 따라동작하는 데이터 입출력 회로를 구비하는 반도체메모리장치 및 이의 데이터 입출력 방법 | |
JP6493044B2 (ja) | マルチプロセッサシステム | |
KR100979109B1 (ko) | 직렬 인터페이스 방식이 적용되는 메모리 컨트롤러와메모리 모듈 | |
KR0169789B1 (ko) | 클럭주기가 다른 블럭들의 데이타 전송방법 및 회로 | |
US6757752B2 (en) | Micro controller development system | |
US6697285B2 (en) | Semiconductor memory device | |
KR100994356B1 (ko) | 통신 시스템 및 통신 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100803 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |