CN1783330B - 存储元件 - Google Patents

存储元件 Download PDF

Info

Publication number
CN1783330B
CN1783330B CN2005101164457A CN200510116445A CN1783330B CN 1783330 B CN1783330 B CN 1783330B CN 2005101164457 A CN2005101164457 A CN 2005101164457A CN 200510116445 A CN200510116445 A CN 200510116445A CN 1783330 B CN1783330 B CN 1783330B
Authority
CN
China
Prior art keywords
data
mentioned
transformation component
terminal
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005101164457A
Other languages
English (en)
Other versions
CN1783330A (zh
Inventor
赖俊树
吉川定男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1783330A publication Critical patent/CN1783330A/zh
Application granted granted Critical
Publication of CN1783330B publication Critical patent/CN1783330B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch

Abstract

本发明提供一种适用与原来相同的封装、根据需要可以进行数据的并行传输的存储元件。该存储元件具备：将串行数据变换为并行数据的串-并变换部(42)；将并行数据变换为串行数据的并-串变换部(44)；和变更并行数据位宽度的并-并变换部(46)；在进行利用串行接口的存取时，可由：分别将1个外部端子连接串-并变换部(42)及并-串变换部(44)，在进行利用并行接口的存取时，将多个外部端子连接并-并变换部(46)。

Description

存储元件
技术领域
本发明涉及可切换由串行接口进行的存取和由并行接口进行的存取的存储元件。
背景技术
在闪速存储器等存储元件中，采用了由简单的4线式串行接口能够进行存取的结构。采用了串行接口的存储元件如图6所示，例如通常组入8引脚或16引脚的芯片封装。因此，与采用并行接口的存储元件相比，还可使元件小型化、可降低封装的成本。
例如，在采用8引脚的芯片封装时，除电源端子(VDD，VSS)外，还配置了地址/数据输入端子(SI)、数据输出端子(SO)、片选端子(CS#)、系统时钟输入端子(SCK)4线式串行接口的端子。在其他引脚配置了决定允许写入·删除存取的写保护端子、写入时使处理停止的复位端子、使处理一端中断并使状态保持的保持端子等控制端子。
采用了串行接口的存储元件100如图7所示，构成为包括地址缓冲/锁存部10、控制逻辑部12、数据寄存器14、X译码器16、Y译码器18、存储器阵列20、串-并变换部22及并-串变换部24。
在从存储元件100读出数据时，如图8的时间图所示地进行控制。
首先，使片选端子(CS#)变为低电平，选择成为存取对象的存储元件100。片选端子(CS#)一变为低电平，则控制逻辑部12将各部设定为命令接受状态。
其次，输入表示从地址/数据输入端子(SI)读出数据的命令(图8中03h)。命令例如由8位构成，与从系统时钟输入端子(SCK)输入的系统时钟同步，并1位1位地被串行输入到串-并变换部22。命令在串-并变换部22中由串行数据变换为对应于内部总线位宽度(例如8位)的并行数据，被送到控制逻辑部12。
在命令控制逻辑部12中分析命令。例如，在为表示读出数据的命令(03h)时，控制逻辑部12将各部设定为地址值接收状态。
接着，由地址/数据输入端子(SI)输入地址值(Add.)。地址值例如用24位表示，与系统时钟同步，1位1位地被串行输入到串-并变换部22。串-并变换部22将地址值由串行数据依次变换为内部总线位宽度(例如8位)的并行数据。控制逻辑部12将被变换为并行数据的地址值，由串-并变换部22依次传送至地址缓冲/锁存部10。
地址缓冲/锁存部10一旦接收到地址值，就将控制信号输出到X译码器16及Y译码器18，特定存储器阵列20内的对应的存储器单元，读出保持在该存储器单元中的数据。所读出的数据通过Y译码器18存储到数据寄存器14中。并-串变换部24将存储在数据寄存器14中的数据变换为串行数据，与系统时钟同步，从数据输出端子(SO)输出。
地址缓冲/锁存部10依次增加地址值，在下一个地址值以由特定的存储单元顺次读出数据的方式进行控制。
但是，在采用4线式串行接口的存储元件中，由于地址及数据的输入输出是1位的串行通信，故与采用并行接口的存储元件相比，传输速率明显低。
发明内容
因此，本发明鉴于上述现有技术的问题，其目的在于，提供一种与现有的采用串行接口的存储元件相同地适用封装，并且根据需要可进行数据的并行传输的存储元件。
本发明是一种存储元件，其中具备包含多个分别以固有地址值被特定的存储单元的存储器阵列，接收来自外部端子的地址值输入，读出存储在以该地址值特定的存储单元中的数据，并将该数据输出到外部端子，其特征在于，具备：将串行数据变换为并行数据的串-并变换部；将并行数据变换为串行数据的并-串变换部；变更并行数据的位宽度的并-并变换部；和使外部端子中的至少地址/数据输入端子与数据输出端子可连接上述串-并变换部、上述并-串变换部、上述并-并变换部的其中一个的多路转换器；上述多路转换器在进行利用串行接口的存取时，分别将上述地址/数据输入端子连接上述串-并变换部，将上述数据输出端子连接上述并-串变换部，在进行利用并行接口的存取时，将上述地址/数据输入端子及上述数据输出端子连接到上述并-并变换部。
在此，上述多路转换器最好是在进行利用串行接口的存取时，将第1外部端子连接到上述串-并变换部，将第2外部端子连接到上述并-串变换部；在进行利用并行接口的存取时，将上述第1及第2外部端子连接到上述并-并变换部。
在进行利用串行接口的存取时，上述第1外部端子作为用于由存储元件外部输入地址值或数据的地址/数据输入端子使用，上述第2外部端子作为用于将由存储单元读出的数据输出到存储元件外部的数据输出端子使用。
而且，上述多路转换器最好是在进行利用并行接口的存取时、在进行利用串行接口的存取前，将未连接到上述串-并变换部或上述并-串变换部的外部端子，连接到上述并-并变换部。
例如，将在进行利用串行接口的存取时作为控制端子使用的外部端子，在进行利用并行接口的存取的情况下，连接到上述并-并变换部并作为数据的输入输出端子使用。
根据本发明，适用与现有的采用串行接口的存储元件相同尺寸的封装，同时还可根据需要进行利用并行接口的存取。
附图说明
图1是表示本发明实施方式的存储元件的构成的框图。
图2是表示本发明实施方式的多路转换器的构成的框图。
图3是表示进行利用并行接口的存取时的管脚分配的图。
图4是表示本发明实施方式的利用并行接口的读出数据处理的时间图。
图5是表示本发明实施方式的并行接口切换为串行接口处理的时间图。
图6是表示进行利用串行接口的存取的存储元件的管脚分配的图。
图8是表示由串行接口进行读出处理的时间图。
图中：10-地址缓冲/锁存部，12-控制逻辑部，14-数据寄存器，16-X译码器，18-Y译码器，20-存储器阵列，22-串-并变换部，24-并-串变换部，30-地址缓冲/锁存部，32-控制逻辑部，34-数据寄存器，36-X译码器，38-Y译码器，40-存储器阵列，42-串-并变换部，44-并-串变换部，46-并-并变换部，48-多路转换器，48a-切换开关，100、200-存储元件。
具体实施方式
本实施方式的存储元件200如图1所示，构成为包括：地址缓冲/锁存部30、控制逻辑部32、数据寄存器34、X译码器36、Y译码器38、存储器阵列40、串-并变换部42、并-串变换部44、并-并变换部46以及多路转换器48。
存储元件200采用与现有的采用串行接口的存储元件相同的封装。在利用串行接口的存取和利用并行接口的存取中，为了切换端子连接而具备多路转换器48。
多路转换器48如图2所示，备有多个切换开关48a。多路转换器48由控制逻辑部32接收切换控制信号，将芯片封装的外部端子分别连接到串-并变换部42、并-串变换部44、并-并变换部46其中之一。
例如，在采用8引脚封装的情况下，在进行利用串行接口的存取时，切换开关48a分别连接左侧的端子，与图6相同地分配端子。即，数据输出端子(SO)与并-串变换部44连接，地址/数据输入端子(SI)与串-并变换部42连接第1控制端子(C0)及第2控制端子(C1)与控制逻辑部32分别连接。
另一方面，在进行利用并行接口的数据读出时，切换开关48a分别连接右侧的端子，例如，如图3所示，数据输出端子(SO)被分配到第4数据输入输出端子(SIO3)、第1控制端子(C0)被分配到第3数据输入输出端子(SIO2)、第2控制端子(C1)被分配到第2数据输入输出端子(SIO1)、地址/数据输入端子(SI)被分配到第1数据输入输出端子(SIO1)。这样，使利用并行接口的存取成为可能。即，数据输出端子(SO)、地址/数据输入端子(SI)、第1控制端子(C0)及第2控制端子(C1)都连接到并-并变换部46。
下面，分别对利用串行接口的数据读出处理、利用并行接口的数据读出处理以及向串行接口的复位处理进行说明。
<利用串行接口的数据读出>
存储元件200通常设定为进行利用串行接口存取的状态。此时，多路转换器48的各切换开关48a连接左侧的端子，与图6相同地分配端子。
因此，在由存储元件200读出数据时，与现有的存储元件相同，按图8的时间图进行处理。该处理因与现有的存储元件相同，故省略说明。
<利用并行接口的数据读出>
在进行利用并行接口的存取时，按图4的时间图进行处理。在初始状态，多路转换器48的各切换开关48a连接左侧的端子，与图6相同地分配端子。
首先，将片选端子(CS#)变更为低电平，选择成为存取对象的存储元件200。片选端子(CS#)一变更为低电平，控制逻辑部32就将各部设定为命令接受状态。
其次，由地址/数据输入端子(SI)输入表示由并行接口读出数据的命令(例如D4h)。命令例如由8位构成，与由系统时钟输入端子(SCK)输入的系统时钟同步，1位1位地串行输入到串-并变换部42。命令在串-并变换部42中，由串行数据变换为对应于内部总线位宽度(例如8位)的并行数据，并被送到控制逻辑部32。
在控制逻辑部32中分析命令.在表示由并行接口读出数据的命令(D4h)时，控制逻辑部32在将各部设定为地址值接收状态的同时，将多路转换器48的切换开关48a分别切换到右侧端子.这样，数据输出端子(SO)、地址/数据输入端子(SI)、第1控制端子(C0)及第2控制端子(C1)都连接到并-并变换部46.数据输出端子(SO)被分配到第4数据输入输出端子(SIO3)、第1控制端子(C0)被分配到第3数据输入输出端子(SIO2)、第2控制端子(C1)被分配到第2数据输入输出端子(SIO1)、地址/数据输入端子(SI)被分配到第1数据输入输出端子(SIO1).
此时，最好使片选端子(SC#)回到高电平，以再次变更为低电平的定时进行多路转换器48的切换。此外，与输入到系统时钟端子(SCK)的系统时钟同步，控制逻辑32也可在对规定数的系统时钟计数后，进行多路转换器48的切换。
其后，地址值(Add.)同时由4个数据输入输出端子(SIO0～SIO3)每4位地并行输入。地址值例如用24位表示，与系统时钟同步，每4位并行地输入并-并变换部46中。并-并变换部46将地址值依次变换为内部总线位宽度(例如8位)的并行数据。控制逻辑部32将变换为内部总线位宽度的地址值由并-并变换部46依次传输至地址缓冲/锁存部30。
地址缓冲/锁存部30一接收地址值，就将控制信号输出到X译码器36及Y译码器38，特定存储器阵列40内对应的存储单元，读出保持在该存储单元中的数据。所读出的数据通过Y译码器存储到数据寄存器34中。并-并变换部46将存储在数据寄存器34中的具有内部总线宽度的数据变换为4位并行数据，与系统时钟同步，从4个数据输入输出端子(SIO0～SIO3)输出。
地址缓冲/锁存部30依次增加地址值，以下一个地址值由特定的存储单元依次读出数据的方式进行控制。
而且，在本实施方式中，地址值及数据是与系统时钟同步输出的，但也优选使用双数据速率(DDR)等高速传输技术。
<对利用串行接口的存取复位>
参照图5，对从利用并行接口的存取返回到利用串行接口的存取处理进行说明。一旦使片选端子(CS#)返回高电平，就解除存储元件的选择，再次将片选端子(CS#)变更为低电平。将对该片选端子(CS#)的脉冲输入，作为接受新的命令输入处理的触发。即，控制逻辑部32将存储元件200作为接受输入命令的状态。其后，从4个数据输入输出端子(SIO0～SIO3)，同时4位4位地并行输入命令。
命令例如用8位表示，与系统时钟同步，4位4位地并行输入到并-并变换部46。并-并变换部46将命令变换为内部总线的宽度(例如8位)，发送至控制逻辑部32。
在控制逻辑部32中分析命令。当命令为返回串行接口的命令时，控制逻辑部32将多路转换器48的切换开关48a分别切换到左侧端子。这样，可返回到通常的利用串行接口存取的状态。
此时，将片选端子(CS#)返回高电平，最好是以再次变更为低电平的定时进行多路转换器48的切换。此外，也可与输入到系统时钟端子(SCK)的系统时钟同步，在经过规定的待机时间后，进行多路转换器48的切换。
如上所述，根据本实施方式，可实现应用与现有的采用串行接口的存储元件相同尺寸的封装，根据需要可进行利用并行接口的存取的存储元件。

Claims (4)

1.一种存储元件，其中具备包含多个分别以固有地址值被特定的存储单元的存储器阵列，接收来自外部端子的地址值输入，读出存储在以该地址值特定的存储单元中的数据，并将该数据输出到外部端子，其特征在于，包括：
将串行数据变换为并行数据的串-并变换部；
将并行数据变换为串行数据的并-串变换部；
变更并行数据的位宽度的并-并变换部；和
使外部端子中的至少地址/数据输入端子与数据输出端子可以与上述串-并变换部、上述并-串变换部、上述并-并变换部其中之一连接的多路转换器；
上述多路转换器，
在进行利用串行接口的存取时，将上述地址/数据输入端子连接上述串-并变换部，将上述数据输出端子连接上述并-串变换部，
在进行利用并行接口的存取时，将上述地址/数据输入端子与上述数据输出端子连接上述并-并变换部。
2.根据权利要求1所述的存储元件，其特征在于，
上述地址/数据输入端子是用于从存储元件的外部输入地址值或数据的端子，
上述数据输出端子是用于将从存储元件读出的数据向存储元件外部输出的端子。
3.根据权利要求1所述的存储元件，其特征在于，
上述多路转换器，在进行利用并行接口的存取时，将进行利用串行接口的存取时、未连接到上述串-并变换部或上述并-串变换部的外部端子连接到上述并-并变换部。
4.根据权利要求3所述的存储元件，其特征在于，
上述未连接的外部端子是控制端子。
CN2005101164457A 2004-10-29 2005-10-21 存储元件 Expired - Fee Related CN1783330B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004315406 2004-10-29
JP2004315406A JP4565966B2 (ja) 2004-10-29 2004-10-29 メモリ素子
JP2004-315406 2004-10-29

Publications (2)

Publication Number Publication Date
CN1783330A CN1783330A (zh) 2006-06-07
CN1783330B true CN1783330B (zh) 2010-05-05

Family

ID=36575707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101164457A Expired - Fee Related CN1783330B (zh) 2004-10-29 2005-10-21 存储元件

Country Status (4)

Country Link
US (2) US7259702B2 (zh)
JP (1) JP4565966B2 (zh)
CN (1) CN1783330B (zh)
TW (1) TWI286886B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4257830B2 (ja) * 2003-03-11 2009-04-22 パナソニック株式会社 データ送受信装置
KR100642639B1 (ko) * 2004-10-25 2006-11-10 삼성전자주식회사 반도체 메모리 장치
JP2007149206A (ja) * 2005-11-28 2007-06-14 Renesas Technology Corp 半導体記憶装置
US7529149B2 (en) * 2006-12-12 2009-05-05 Mosaid Technologies Incorporated Memory system and method with serial and parallel modes
US7613049B2 (en) * 2007-01-08 2009-11-03 Macronix International Co., Ltd Method and system for a serial peripheral interface
US7809901B2 (en) 2007-08-30 2010-10-05 Micron Technology, Inc. Combined parallel/serial status register read
JP5433156B2 (ja) * 2008-03-13 2014-03-05 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー メモリ制御回路
US9594679B2 (en) * 2008-05-01 2017-03-14 Sandisk Il Ltd. Flash cache flushing method and system
US8407427B2 (en) * 2008-10-29 2013-03-26 Silicon Image, Inc. Method and system for improving serial port memory communication latency and reliability
US20150155039A1 (en) * 2013-12-02 2015-06-04 Silicon Storage Technology, Inc. Three-Dimensional Flash NOR Memory System With Configurable Pins
US20150213850A1 (en) * 2014-01-24 2015-07-30 Qualcomm Incorporated Serial data transmission for dynamic random access memory (dram) interfaces
CN103886111A (zh) * 2014-03-18 2014-06-25 浙江海洋学院 海上作业装备位置的信息采集系统
US9148171B1 (en) * 2014-07-29 2015-09-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Parallel interface pattern modification for addressing signal integrity concerns
JP6131357B1 (ja) * 2016-03-18 2017-05-17 力晶科技股▲ふん▼有限公司 半導体記憶装置とそのアドレス制御方法
JP2018073438A (ja) 2016-10-24 2018-05-10 東芝メモリ株式会社 半導体記憶装置
US11030128B2 (en) * 2019-08-05 2021-06-08 Cypress Semiconductor Corporation Multi-ported nonvolatile memory device with bank allocation and related systems and methods
JP2022141178A (ja) 2021-03-15 2022-09-29 キオクシア株式会社 メモリシステム
JP2022154323A (ja) * 2021-03-30 2022-10-13 キオクシア株式会社 半導体記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317377B1 (en) * 1999-04-12 2001-11-13 Nec Corporation Semiconductor memory device
CN1411577A (zh) * 1999-12-17 2003-04-16 西门子公司 多端口ram存储装置
US6748469B1 (en) * 2001-01-31 2004-06-08 Lsi Logic Corporation Parallel/serial SCSI with legacy support

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184781A (ja) * 1988-01-18 1989-07-24 Tokyo Keiki Co Ltd メモリパッケージシステム
JPH04276383A (ja) * 1991-03-05 1992-10-01 Fujitsu Ltd ランダムアクセスメモリ
JPH07131504A (ja) * 1993-11-02 1995-05-19 Oki Electric Ind Co Ltd データ転送装置
JPH0991197A (ja) * 1995-09-22 1997-04-04 Sharp Corp データ転送制御装置
JPH09231130A (ja) * 1996-02-26 1997-09-05 Mitsubishi Electric Corp マイクロコンピュータ
US5966723A (en) * 1997-05-16 1999-10-12 Intel Corporation Serial programming mode for non-volatile memory
JP3104646B2 (ja) * 1997-06-04 2000-10-30 ソニー株式会社 外部記憶装置
WO2001084490A1 (en) * 2000-04-28 2001-11-08 Hitachi,Ltd Ic card
KR100921852B1 (ko) 2001-06-28 2009-10-13 소니 가부시끼 가이샤 전자 장치, 정보 처리 장치, 어댑터 장치 및 정보 교환 시스템
KR100893428B1 (ko) * 2001-07-25 2009-04-17 소니 가부시끼 가이샤 인터페이스 장치
ITVA20010035A1 (it) * 2001-10-16 2003-04-16 St Microelectronics Srl Dispositivo di memoria non volatile con doppia interfaccia di comunicazione seriale/parallela
JP2004240795A (ja) * 2003-02-07 2004-08-26 Renesas Technology Corp 不揮発性記憶装置
CN1826658B (zh) * 2003-07-22 2011-06-15 Nxp股份有限公司 数据比较和写操作时补偿存储器件长的读时间
US7397717B2 (en) * 2005-05-26 2008-07-08 Macronix International Co., Ltd. Serial peripheral interface memory device with an accelerated parallel mode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317377B1 (en) * 1999-04-12 2001-11-13 Nec Corporation Semiconductor memory device
CN1411577A (zh) * 1999-12-17 2003-04-16 西门子公司 多端口ram存储装置
US6748469B1 (en) * 2001-01-31 2004-06-08 Lsi Logic Corporation Parallel/serial SCSI with legacy support

Also Published As

Publication number Publication date
US7259702B2 (en) 2007-08-21
JP2006127653A (ja) 2006-05-18
US20070216553A1 (en) 2007-09-20
CN1783330A (zh) 2006-06-07
TWI286886B (en) 2007-09-11
US8072819B2 (en) 2011-12-06
US20060123164A1 (en) 2006-06-08
TW200625828A (en) 2006-07-16
JP4565966B2 (ja) 2010-10-20

Similar Documents

Publication Publication Date Title
CN1783330B (zh) 存储元件
CN101162452B (zh) 多输入/输出串行外围接口电路及数据传输方法
CN100394409C (zh) 使用源同步传递的异步存储器和采用它的系统
US9159380B2 (en) Bridge device architecture for connecting discrete memory devices to a system
US8134852B2 (en) Bridge device architecture for connecting discrete memory devices to a system
TWI437575B (zh) 具串列及並列模式之記憶體系統與方法
US5844858A (en) Semiconductor memory device and read and write methods thereof
CN86107763A (zh) 具有相邻地址空间的存贮器系统
CN100561595C (zh) 使用磁芯存储器的熔丝数据存储系统
CN103903651B (zh) 双线串行端口内建自测电路及其通讯方法
CN107145460A (zh) 一种可扩展串行总线系统及其通讯方法
CN102609376B (zh) 一种串行总线存储器、串行总线传输系统及方法
CN103346801A (zh) 一种分布式串并转换控制结构及控制方法
CN100472654C (zh) 半导体存储器件及其操作方法
CN101655825B (zh) 一种使用fpga实现lpc-usb双向通信的装置及lpc-usb和usb-lpc数据转换方法
CN110134622B (zh) 数据采集模块与数据传输模块的数据交互系统
CN102096650B (zh) 一种接口装置
CN100403449C (zh) 同步型半导体存储器
CN101436119A (zh) 一种与存储卡通讯的系统和方法
CN205427884U (zh) 一种智能卡阵列装置
CN201556201U (zh) 可配置串行通信装置
CN102508807A (zh) 一种基于sparc v8处理器的总线结构
JP4646932B2 (ja) メモリ素子
WO2014126807A1 (en) Method and apparatus for latency reduction
CN115202257B (zh) 一种lpc总线协议转换及设备并行控制装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100505

Termination date: 20201021

CF01 Termination of patent right due to non-payment of annual fee