CN100561595C - 使用磁芯存储器的熔丝数据存储系统 - Google Patents

Abstract

用于配置非易失性串行存储器磁芯(51)所使用的辅助电路(81)的熔丝数据被存储在存储器磁芯中的位置(54)上。当第一操作码或字通过串行总线(61)发送至存储器时，逻辑电路(67、75、77)截取该字并且在第一命令位的最后位到达之前产生取得熔丝数据和配置辅助电路的读出熔丝启用脉冲。如果指定读出操作，则存储器电路被配置成读出。如果指定写入操作，则从存储器磁芯取得其它熔丝数据，以配置用于写入的辅助电路。熔丝数据可在电路制造过程中写入至存储器磁芯，从而消除了分开存储位置的需要。

Description

使用磁芯存储器的熔丝数据存储系统

技术领域

本发明涉及一种称为串行存储器的半导体非易失性存储器，尤其涉及一种用于存储这类存储器的称为熔断器数据或熔丝数据的配置数据比特的系统。

背景技术

串行存储器是一种可通过少量线(一般只有两条，一条是数据信号而另一条是时钟或同步信号)的总线进行比特流存取的存储器。它常常有利于微调串行存储器。一般来说，可使用非易失性位来实现串行存储器的微调。过去，这种非易失性位是由熔丝来存储的，故称之为“熔丝位”。目前，这些比特往往保存在非易失性存储器单元中。使用这种熔丝位为调节串行存储器提供了一种简便高效的方法。

熔丝位是用于辅助半导体存储器支持电路，特别是用于串行存储器的配置数据，从而允许控制或改变辅助电路的配置以进行读写操作。例如，熔丝位可指定读出放大器的基准电压、或指定电荷泵放入电压、或指定用于控制电荷泵的开关的脉冲持续时间。在现有技术中，熔丝位可存储于主存储器之外。

参阅图1，一种众所周知的微控制器11(例如，Atmel公司的AT89CX051)通过两线总线13连接到多个非易失性存储器件，诸如串行存储器21、...、29。在下述协议和本申请中，最多可有8个串行存储器连接到总线13。串行存储器的数量可根据寻址系统的某些改变而加以扩展。典型的串行存储器是Atmel公司的AT24CXX系列器件之一。

现有技术的AT24CXX器件采用双向数据传送协议，从而允许多个兼容器件可共享同一根两线总线。该总线包括串行时钟(SCL)线15和一行数据线(SDA)线17。时钟可由作为总线主控器的控制器11产生，并在线15上传送；而数据与时钟信号同步地在数据线17上串行传送，最高有效位在先。该协议支持8位字节的双向数据传送，但使用其它存储器器件也有可能采用其它位宽度。

总线主控器11通过在总线上产生起始条件来启动数据传送。随后，传送包含计划接收者(即，存储器件21、...，29之一)的器件地址的指令字节。指令字节包含4位的固定部分和构成器件地址的3位可编程部分。固定部分必须匹配硬接线到从部件的值，而可编程部分允许主控器在总线上对最多为8个相似类型的从部件之间作选择。存储器器件21、…、29(例如，AT24CXX串行EEPROM)可接收固定部分等于‘1010’且可编程部分与地址输入(A0，A1，A2)相匹配的指令字节。

指令字节中的第八个比特指定写操作或读操作。在传送出第八个比特以后，主控器11释放数据线，并产生第九个时钟信号。如果存储器器件21、…、29之一的从部件已识别出所传送的器件地址，则它会通过在数据线上产生确认条件来响应第九个时钟信号。当所寻址的从部件处于忙碌状态时，可以不产生确认。这对于AT24CXX来说在正处于写操作时为真。

在接收到从部件的地址确认后，主控器11就继续数据传送。如果已经命令了写操作，则主控器11在从部件确认已接收了各个比特时传送其余的数据。如果主控器11已经命令了读操作，则它释放数据线并时钟输入由从部件发送的数据。在接收到各个位之后，主控器11就在总线13上产生确认条件。在接收到最后一位之后可省略确认。主控器通过在总线13上产生停止信号来结束所有操作。主控器11也可在任何时候通过产生停止条件来取消数据的传送。

参阅图2，可看到数据总线13连接到与控制器(未示出)串联通信的存储器器件21。构成数据线13的两根线是串行时钟线15和串行数据线17，两者都与起-停逻辑31，串行控制逻辑33和输出逻辑49相连接。起-停逻辑块31与串行控制逻辑33相结合，识别存储器器件21的器件地址，从而开始准备支持存储器读或写操作所需的辅助电路。这些辅助电路包括高压泵和定时电路37，数据字地址计数器35和数据恢复电路39。电路的准备包括提供芯片启用信号，基准或电源的电压电平，地址载入或增1信号等等。X解码器41和Y解码器43，以及串行多路复用器47和输出逻辑49及输出驱动器51也可准备读出或写入存储器磁芯45的存储字。启用这些辅助电路的各个数据位都是本申请所述的熔丝位。从图2中可以看出，启用和配置熔丝位都存储在存储器磁芯外面，即逻辑电路31和33中，或者在存储器器件之外的寄存器中。这正是本申请所提出的熔丝位的存储。

本发明的一个目的是减少在串行存储器器件中的电路，同时不影响器件的速度或精度。

发明内容

本发明的上述目的已用在存储器磁芯中存储熔丝数据的半导体非易失性串行存储器实现。在现有技术中，这似乎是不可能的，因为存储器的任何数据似乎只有在读出电路建立之后才能加以使用。然而，在本发明中，专门产生的脉冲可在串行数据总线上输入第一指令字节的同时从存储器磁芯取得用于读出操作的初始化数据。在完全接收到第一指令字节以后，就可完成存储器外面的读出电路的初始化。第一指令字节可指定读出或写入操作。如果指定的是读出操作，则正好建立读出电路并能读出存储器磁芯的数据字。如果指定的是写入操作，则作为地址字节的下一个指令字节将被送到非易失性串行存储器中。在输入下一个指令字节的同时，专门产生的脉冲就从存储器磁芯取得用于写入操作的初始化数据。在各种情况下，读出相关熔丝位或写入相关熔丝位可从存储器磁芯取得，并且读入对存储器外面的读写控制电路进行操作的寄存器中。所有这些都是在以串行比特流方式接收用于读出或写入操作的操作码时快速完成的。在指令字节中起始脉冲之后的第一个位发出专门产生的脉冲，从而读出电路能第一指令字节中的最后一个位到达数据总线之时建立。

通过在存储器磁芯中存储熔丝位，熔丝数据的存储得以简化，并且存储电路可以减少。

附图说明

图1是根据现有技术通过串行总线在主控制器单元的控制下连接为从单元的多个串行存储器的电气框图。

图2是图1所示的串行存储器之一的电气框图。

图3是根据本发明的串行存储器的电气框图。

图4和图5分别是读写操作的时序图，部分读写操作由图1所示的主控器产生、与图3所示的串行存储器一起使用。

具体实施方法

参阅图3，存储器磁芯51是X-Y阵列的存储器单元，较佳的是，以通常方法按行和列排列的CMOS EEPROM存储器单元。为了方便起见，多个行可组织成逻辑存储器的多个页面。在示为熔丝页面54的字节53的第一字节中，存储着读出相关的熔丝数据。在示为熔丝页面54的字节55的第二字节中，存储着写入相关的熔丝数据。在两个字节中，所存储的数据可组织成8比特的字，以便于单个存储器地址对应于一个8比特的字。

控制器(未在图3中示出)通过具有串行时钟线65和串行数据线63的串行数据总线61与存储器磁芯(磁心)51通信。两条线都馈入逻辑块67，该逻辑块67使用所传送的时钟信号来整形数据，并且分别使用X和Y地址逻辑71和73将数据转发到存储器磁芯51。

当新指令的比特首先抵达逻辑块67时，就产生第一和第二读出熔丝启用信号，分别用块75和77表示。这是自动且在没有干预的情况下进行的。为了从存储器取得熔丝数据，这些信号在新指令一到达后就立即产生，以便于警告将数据读出和写入存储器磁芯51所需的辅助电路81。信号必须与第一指令字节的到达同时或在其之前有效，以便于能从存储器磁芯中读出第一数据字。

辅助电路81可以是电荷泵，用于提供所需电压的电压发生器，定时电路，开关和配置生成逻辑。用于辅助电路的数据流可在线83上从读-写控制电路85馈入辅助电路81。而读-写控制电路85可通过电路装置87馈入，该电路装置87具有专用X解码器91、多路复用器95和97、位解码器101、读出放大器103和输出线105。输出线105馈入具有8个寄存器Reg0，Reg1……Reg7的寄存器组107。而寄存器组107馈入读写控制电路85。

回到由框75和77所表示的、称为RDFEN1和RDFEN2(即，读出熔丝使能信号1和2)的读出熔丝启用信号，应当注意的是，它们可通过寻址电路(即，专用X解码器91和通用Y解码器73)直接访问存储器磁芯51。X解码器91不是普通的X解码器，而是直接访问读取相关熔丝位53和写入相关熔丝位55的专用电路，这两个熔丝位在存储器磁芯51中都是由Y解码器73的Y地址所指定。该熔丝数据可组织成8位的字。与Y解码器块73相连的多路复用器95识别正在访问字节53和55中的哪一个字节。该X解码器91访问所需的8个位，该8个位可馈入由位解码器101帮助的串行多路复用器97，提供位的整形，并且读出放大器103在载入读-写控制电路85之前将8位串行流馈入寄存器组107。

当逻辑块67正在接收初始化指令时，由RDFEN1及RDFEN2建立的配置活动正在进行之中。当配置活动完成时，正好刚刚接收到初始字，并且辅助电路81已在线83上从读/写控制电路85接收到了配置信息。

在现有技术的两线串行EEPROM协议中，正如参照图1所述的，有一个从控制器11到图3的总线13或总线65的8位起始字节(操作码)。前4位是固定的(1010)，而后3位是可编程以指定最多8个存储器中的一个。最后一位指定读出或写入操作(写入＝0，读出＝1)。

当读出或写入指令的第一个操作码字节被输入至2线串行总线65时，当块75中产生的、用于读出熔丝启用脉冲1的脉冲RDFEN1使第一熔丝字节能读出用于控制存储器读出电路85时，访问存储磁芯51的熔丝字节53和55。第一熔丝字节必须在下一个操作码之前指导建立用于读出主存储器的辅助电路81。在第一操作码字节的最后一位被输入芯片并且由第一操作码的最后一位调用读出操作时，芯片已准备好了读出操作。用于读出主存储器的辅助电路81已经由第一熔丝字节设立及控制。

如果第一熔丝字节的最后一位调用写入操作，则读出一个或多个操作码来指定写入地址。在这种情况下，当块77中产生的、用于读出熔丝启用脉冲2的脉冲RDFEN2在写入地址第一字节的操作码期间使第二熔丝字节能读出用于控制存储器写入电路85时，访问存储器的熔丝字节55。第二熔丝字节可指导建立辅助电路81，以获得写入存储器磁芯51的地址。但并无需像地址操作码第一字节期间那样急于获得熔丝数据，因为整个写入操作码时间(包括起始字节操作码、写入地址字节及写入数据字节)与读出操作相比是较长的。

该寄存器组107具有八个一位寄存器，用于控制读/写控制电路85。在上述协议中，寄存器在从存储器磁芯51的熔丝字节53中提取用于读出熔丝位的读出指令期间使用。该相同寄存器还在从存储器磁芯51的熔丝位55中提取用于写入熔丝位的写入指令期间使用。该写入熔丝位发生于不同的时间，即在操作码的第二字节和重新写入读出熔丝位的期间。

如果输入指令是读出指令，则读出熔丝字节将在第一字节操作码期间存储于寄存器，并且寄存器的输出将控制或改变用于读出操作的存储器支持电路。如果输入指令是写入指令，则写入熔丝字节将在第一字节操作码期间存储于寄存器，先前已存储于寄存器的读出熔丝字节数据将重写，并且寄存器的输出将控制或改变用于写入操作的存储器支持电路。

参阅图4，示出了用于读出操作的定时脉冲。注意，每一字有8个数据位。上面两条曲线示出图3中线SCL 65和SDA 63上的总线信号。接着的两个定时脉冲PSTAC和STOP与通信的起停有关。下一个定时脉冲ACKOUT是一旦接收到8个数据位之后由逻辑电路67发出的响应。在图4中，该8个数据位是10100101，最后的一个1表示读出操作。下一个脉冲RWB是读写信号，这意味着有效高读出是1，有效低写入是0。接着的两个脉冲RDFEN1和RDFEN2可由块75和77表示。值得注意的是，RDFEN2在第一数据字后保持为低。

对于读出操作，RDFEN脉冲在第一和第二操作码期间具有下列极性：

              读出字1              读出字2

              获得读出熔丝字节     连续读出

RDFEN1        高                   低

RDFEN2        低                   低

图5示出了在第一和第二操作码期间用于写入的同一定时脉冲。

              读出字1              读出字2

              获得读出熔丝字节     获得写入熔丝字节

RDFEN1        高                   低

RDFEN2        低                   高

值得注意的是，在图4所示的情况下，在最低脉冲串期间的熔丝数据只在第一操作码字节期间出现。这是因为读出配置必须在接收到第一操作码时完成。先前的RDFEN脉冲允许这样做。

在图5所示的情况下，在最低脉冲串期间的熔丝数据可在第一操作码字节之后继续。后续的操作码字节给出用于写入电路配置所需写入的其它熔丝数据的地址。

配置数据或熔丝字节可在制造过程中很容易地载入存储器磁芯。存储器的位置是除非如上所述之外用户不能访问的存储器磁芯的逻辑页。

Claims (15)

1.一种熔丝数据存储系统，包括：

非易失性串行存储器，包括存储器磁芯，带有用于配置辅助电路的读出相关熔丝数据以及用于配置辅助电路的写入相关熔丝数据，所述读出相关熔丝数据存储于第一可访问位置，而所述写入相关熔丝数据存储于第二可访问位置；

数据总线，用于将串行数据流传送到所述串行存储器，所述数据流具有包括第一数据字的一串数据字，所述第一数据字指示读出或写入操作；

连接到所述数据总线的逻辑装置，所述逻辑装置用于产生至少访问含有读出相关熔丝数据的磁芯中的第一可访问位置的熔丝启用信号；

电路，用于接收读出相关熔丝数据，并用于配置读出控制电路及输出配置数据；以及，

辅助电路，在所述第一数据字读出之前响应所述配置数据并连接到所述逻辑装置和所述存储器磁芯，所述辅助电路具有在数据读出和写入操作中操作所述存储器磁芯的装置。

2.如权利要求1所述的系统，其特征在于，所述存储器分成多个字节并且所述第一可访问位置是第一存储器字节。

3.如权利要求2所述的系统，其特征在于，所述第二可访问位置是不同于所述第一存储器字节的第二存储器字节。

4.如权利要求1所述的系统，其特征在于，所述数据总线有两条线，包括时钟线和数据线。

5.如权利要求1所述的系统，其特征在于，所述熔丝启用信号包括第一熔丝启用线上的第一启用信号和第二熔丝启用线上的第二启用信号。

6.如权利要求5所述的系统，其特征在于，所述第一熔丝启用线和所述第二熔丝启用线都连接到X和Y解码器，用于访问所述存储器中的所述第一可访问位置和所述第二可访问位置。

7.如权利要求6所述的系统，其特征在于，所述存储器中可访问的各个位置都包含控制数据字。

8.如权利要求7所述的系统，其特征在于，还包括多路复用器装置，用于使所述控制数据字串行。

9.如权利要求5所述的系统，其特征在于，所述第一熔丝启用信号和所述第二熔丝启用信号指定在写入操作之前的读出操作。

10.如权利要求1所述的系统，其特征在于，所述第一数据字具有用于指定读出或写入操作的最后位，所述辅助电路在读出最后位之前对配置数据作出响应。

11.一种配置关联于通过数据总线与控制器通信的类型的串行非易失存储器的辅助电路的方法，所述方法包括：

使用从控制器通过逻辑电路在数据总线上传递的第一数据字来寻址所述串行非易失性存储器；

将用于配置辅助电路的熔丝数据存储于所述串行存储器磁芯中的位置上；

通过逻辑电路用第一数据字在寻址所述串行存储器的同时直接访问所述熔丝数据；以及

当所述逻辑电路接收到所述第一数据字时，使用所述熔丝数据来配置所述辅助电路。

12.如权利要求11所述的方法，其特征在于，还包括：在制造存储器时在所述串行存储器中的多个位置存储熔丝数据。

13.如权利要求11所述的方法，其特征在于，所述串行存储器具有一包括多个行和列的阵列，所述熔丝数据可存储于选定的行和列之中。

14.如权利要求11所述的方法，其特征在于，直接访问所述熔丝数据的所述步骤是通过在所述第一数据字开始时产生熔丝数据脉冲来进行的。

15.如权利要求14所述的方法，其特征在于，所述熔丝数据脉冲的产生是通过将脉冲置于同时读出的两条线上。

Images