JP2017168174A - 半導体記憶装置とそのアドレス制御方法 - Google Patents

半導体記憶装置とそのアドレス制御方法 Download PDF

Info

Publication number
JP2017168174A
JP2017168174A JP2016054848A JP2016054848A JP2017168174A JP 2017168174 A JP2017168174 A JP 2017168174A JP 2016054848 A JP2016054848 A JP 2016054848A JP 2016054848 A JP2016054848 A JP 2016054848A JP 2017168174 A JP2017168174 A JP 2017168174A
Authority
JP
Japan
Prior art keywords
address
memory device
semiconductor memory
serial
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016054848A
Other languages
English (en)
Other versions
JP6131357B1 (ja
Inventor
敦 高杉
Atsushi Takasugi
敦 高杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Technology Corp
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Priority to JP2016054848A priority Critical patent/JP6131357B1/ja
Priority to US15/232,823 priority patent/US20170270996A1/en
Priority to TW105130753A priority patent/TWI608478B/zh
Priority to CN201610904978.XA priority patent/CN107204199B/zh
Application granted granted Critical
Publication of JP6131357B1 publication Critical patent/JP6131357B1/ja
Publication of JP2017168174A publication Critical patent/JP2017168174A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

【課題】比較的ピン数が少ない半導体記憶装置においてＭＰＥＧデータなどの広帯域な画像データをアクセスできる。【解決手段】入力されるパラレルアドレスに基づいて少なくとも２つのバンクを選択的に切り替えてデータを書き込み又は読み出す半導体記憶装置であって、１回目のデータアクセスでは、上記入力されるパラレルアドレスに基づいて上記半導体記憶装置にアクセスした後、２回目以降のデータアクセスでは、上記パラレルアドレスとは別のシリアルアドレスに基づいて上記半導体記憶装置にアクセスするように制御する制御手段を備える。また、上記半導体記憶装置は複数のワード線と複数のビット線の交差点にそれぞれメモリセルが接続されて構成され、上記シリアルアドレスは、上記複数のワード線のうちの１本のワード線を選択する第１のシリアルアドレスと、上記複数のビット線のうちの１本のビット線を選択する第２のシリアルアドレスとを含む。【選択図】図１０

Description

本発明は、例えばダイナミックアクセスメモリ（以下、ＤＲＡＭという）などの半導体記憶装置とそのアドレス制御方法に関する。
インターネットの普及に伴って、拡大すると考えられているＩｏＴ（Ｉｎｔｅｒｎｅｔ Ｏｆ Ｔｈｉｎｇｓ）市場において、高性能、低コストのＤＲＡＭに対するニーズが高まっている。近年、ＤＤＲ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ）型ＤＲＡＭの機能を保持したまま、ピン数を削減し、配線数を減らしてボードコストを低減するＤＤＲ型ＤＲＡＭが用いられ始めている。
米国特許第６５９７６２１号明細書 米国特許第５８３５９５２号明細書 米国特許第５５３７５７７号明細書 米国特許第６３１０５９６号明細書 米国特許第４８２３３０２号明細書 米国特許第６３０１６４９号明細書 米国特許第６９２０５３６号明細書 米国特許第５２６８８６５号明細書 米国特許第７２１９２００号明細書
しかし、ピン数の少ないＤＤＲ型ＤＲＡＭは、ピン数を減らしたため、高速性能が従来のＤＤＲ型ＤＲＡＭに劣り、比較的広帯域である、例えば高品位な画素を扱うようなＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）などの動画アプリケーションを扱うのは高速性能が足りないという問題点があった。これについて以下に説明する。
近年、動画画素数は、ＨＤ，２Ｋ，４ＫのＬＣＤテレビの普及にともない、急速に拡大している。一方、そのような高画素数の高品位動画を伝送する伝送路の許容量は限られているため、動画像を高圧縮率で圧縮、解凍する技術が重要となる。その動画圧縮規格としてＭＰＥＧがあり、数年サイクルでより圧縮率の高い新規格に変更されている。家庭用ＴＶに限らず、インターネットを介して動画画像を行うアプリケーションにおいてもＭＰＥＧは広く使われている。家庭用ＴＶやゲームにおいても、高品位な動画を実現するため、フレームレートをさらに高速化する動きもあり、ＭＰＥＧ圧縮に必要な演算速度は高速化する傾向にある。インターネット上で流通している動画画像には、４Ｋ動画も出始めてきており、高圧縮率のＭＰＥＧは必須となりつつある。更に、車載用途や工場のライン監視などの高速認識が要求されるような市場においては、数百フレーム／秒の高フレームレートのカメラが使用されるため、ＭＰＥＧ圧縮に必要な演算速度は、それ以上に高速化する。すなわち、ＩＯＴ市場を代表するインターネットを介したゲームや動画画像転送、車載、監視、工場管理などにおいてＭＰＥＧによる高速な動画圧縮演算が必要となることは明白である。
ＭＰＥＧの高圧縮率を実現するには、動き検出技術が必須である。高度な動き検出による高率の圧縮を実現するためには、動画を構成する連続する各静止画面のランダムな小部分の画素要素（画素のブロック単位）の差異を高速に演算、比較する必要がある。従来、このような動画像の高圧縮を実現するためには、ランダムな高速アクセスが可能なＤＤＲ型ＤＲＡＭ（現時点ではＤＤＲ３）が用いられている。
ピン数を削減したＤＤＲ型ＤＲＡＭは、ＩＯＴ市場の要求する低コストＤＲＡＭとして、一部の市場（業務用の倉庫管理用静止画像端末など）で使われ始めてはいる。しかし、ピン数を削減したＤＤＲ型ＤＲＡＭは、ピン数を削減したため、高速性が犠牲となり、ＤＤＲ３の半分以下の性能のＤＤＲ２の中でも、その低速版程度の性能しかない。たかだか低解像度、低フレーム動画像のＭＰＥＧ処理ができるだけである。つまり、ピン数を削減したＤＤＲ型ＤＲＡＭには、今後のＩＯＴ市場が要求する高品位動画を扱うような高圧縮率のＭＰＥＧ演算が不可能であるという問題点があった。
図１Ａは従来例に係るバンクインターリーブを用いたＤＲＡＭ１００へのアクセス制御方法を示す画面の模式図であり、図１Ｂは図１Ａのアクセス制御方法を示すＤＲＡＭ１００の構成例を示す模式図である。図１Ｂにおいて、ＤＤＲ型ＤＲＡＭ１００は、
（１）バンクＡのメモリ領域と、そのためのＹデコーダ８及びＸデコーダ９と、
（２）バンクＢのメモリ領域と、そのためのＹデコーダ１２及びＸデコーダ１１と
を備えて構成される。以下のステップＳ１〜Ｓ６を含む手順のＤＤＲ型ＤＲＡＭ１００のためのバンクインターリーブを用いることで効果的なアクセスが可能である。
（Ｓ１）図１Ａに示すように、画面２００上の例えば１６×１６のブロック２０１の画像データを、偶数ラインＬ００〜Ｌ１４の画素データと、奇数ラインＬ０１〜Ｌ１５の画素データとを含むブロック２０２に分離する。
（Ｓ２）分離した偶数ラインＬ００〜Ｌ１４の画素データをＤＤＲ型ＤＲＡＭ１００のバンクＡの所定のメモリ領域のブロック２０２Ａに格納し、分離した奇数ラインＬ０１〜Ｌ１５の画素データをＤＤＲ型ＤＲＡＭ１００のバンクＢの所定のメモリ領域のブロック２０２Ｂに格納する。
（Ｓ３）ラインデータＬ００は、ＤＲＡＭ１００のページのアクセスとしてアクセスされる。
（Ｓ４）ステップＳ３の間において、次のラインＬ０１のラインデータの準備が完了する。この動作はパイプライン機能の一種である。
（Ｓ５）ＤＤＲ型ＤＲＡＭ１００のバンクＡにおけるラインＬ００のラインデータのうちＹデコーダ８からの選択信号によりＹ＋１５の画素データが選択されるとすぐに、バンクＢにおけるラインＬ０１のラインデータのうちＹデコーダ８からの選択信号によりＹｉの画素データがアクセスされる。
（Ｓ６）以下同様にして、ステップＳ４，Ｓ５のパイプライン処理が行われ、シームレスなブロックアクセスが可能となる。
図２は従来例に係るＭＰＥＧの標準的なブロックサイズの画素ブロックの例を示す画面の正面図である。図２に示すように、一般的には、ＭＰＥＧでは、以下の３つのブロックサイスの画素ブロックが使用される。
（１）小ブロック：８×８画素のブロック＝素早い動きの場合に用いられる；
（２）中ブロック：１６×１６画素のブロック；
（３）大ブロック：３２×３２画素のブロック＝動きなし又は動きがほとんど無い場合に用いられる。
なお、Ｎ×Ｎ画素のブロックを以下、Ｎ×Ｎブロックという。
図３は一般的なカラー画像データ（ＲＧＢ）の構成例を示す模式図である。図３において、一般的なカラー画像データはＲＧＢの３色の画像データを含み、各色の画像データは例えば８×８画素のブロック単位でかつ深さ方向で１画素当たり８ビット（ｂ０〜ｂ７）の画素データを有する。
図４Ａ及び図４Ｂは一般的なＭＰＥＧのブロックの構成例を示す画面の正面図である。図４Ａに示すように、動きの検出のために、９×９ブロック、１７×１７ブロック、３３×３３ブロック、もしくは、それ以上のランダムブロックアクセスのブロックが必要とされる。図４Ａにおいて、中心画素のアドレスはランダムに変化し、各画素データと中心画素データとの間の差が計算される。また、図４Ｂに示すように、時々、チェッカフラグパターンのブロックアクセスが用いられ、広い領域におけるラフな動きの検出のために画素ブロックをランダムにアクセスする画素スキップ法が用いられる。
例えば特許文献１〜９においては上述の従来技術が開示されているが、ＤＤＲ３やＬＰＦＤＤＲ３などの高速ＤＤＲが使えないような場合、処理できる画像データの帯域に限界があった。
本発明の目的は以上の問題点を解決し、比較的ピン数が少ない半導体記憶装置において、従来技術に比較して、例えばＭＰＥＧデータなどの広帯域な画像データを書き込み又は読み出しできる半導体記憶装置とそのアドレス制御方法を提供することにある。
第１の発明に係る半導体記憶装置は、入力されるパラレルアドレスに基づいて少なくとも２つのバンクを選択的に切り替えてデータを書き込み又は読み出す半導体記憶装置であって、
１回目のデータアクセスでは、上記入力されるパラレルアドレスに基づいて上記半導体記憶装置にアクセスした後、２回目以降のデータアクセスでは、上記パラレルアドレスとは別のシリアルアドレスに基づいて上記半導体記憶装置にアクセスするように制御する制御手段を備えたことを特徴とする。
上記半導体記憶装置において、上記半導体記憶装置は複数のワード線と複数のビット線の交差点にそれぞれメモリセルが接続されて構成され、
上記シリアルアドレスは、上記複数のワード線のうちの１本のワード線を選択する第１のシリアルアドレスと、上記複数のビット線のうちの１本のビット線を選択する第２のシリアルアドレスとを含むことを特徴とする。
また、上記半導体記憶装置において、上記第１のシリアルアドレスと上記第２のシリアルアドレスとはシリアルに上記半導体記憶装置に入力されることを特徴とする。
さらに、上記半導体記憶装置において、上記半導体記憶装置はブロック単位でデータを書き込み又は読み出す半導体記憶装置であって、
上記制御手段は、１回目のブロックアクセスでは、上記入力されるパラレルアドレスに基づいて上記半導体記憶装置にアクセスした後、２回目以降のブロックアクセスでは、上記パラレルアドレスとは別のシリアルアドレスに基づいて上記半導体記憶装置にアクセスするように制御することを特徴とする。
またさらに、上記半導体記憶装置において、上記制御手段は、上記シリアルアドレスの前段で入力され、ブロックサイズを示すシリアルコマンドに基づいて、データを書き込み又は読み出すブロックサイズを変更することを特徴とする。
第２の発明に係る半導体記憶装置のアドレス制御方法は、入力されるパラレルアドレスに基づいて少なくとも２つのバンクを選択的に切り替えてデータを書き込み又は読み出す半導体記憶装置のアドレス制御方法であって、
１回目のデータアクセスでは、上記入力されるパラレルアドレスに基づいて上記半導体記憶装置にアクセスした後、２回目以降のデータアクセスでは、上記パラレルアドレスとは別のシリアルアドレスに基づいて上記半導体記憶装置にアクセスするように制御する制御ステップを含むことを特徴とする。
上記半導体記憶装置のアドレス制御方法において、上記半導体記憶装置は複数のワード線と複数のビット線の交差点にそれぞれメモリセルが接続されて構成され、
上記シリアルアドレスは、上記複数のワード線のうちの１本のワード線を選択する第１のシリアルアドレスと、上記複数のビット線のうちの１本のビット線を選択する第２のシリアルアドレスとを含むことを特徴とする。
また、上記半導体記憶装置のアドレス制御方法において、上記第１のシリアルアドレスと上記第２のシリアルアドレスとはシリアルに上記半導体記憶装置に入力されることを特徴とする。
さらに、上記半導体記憶装置のアドレス制御方法において、上記半導体記憶装置はブロック単位でデータを書き込み又は読み出す半導体記憶装置であって、
上記制御ステップは、１回目のブロックアクセスでは、上記入力されるパラレルアドレスに基づいて上記半導体記憶装置にアクセスした後、２回目以降のブロックアクセスでは、上記パラレルアドレスとは別のシリアルアドレスに基づいて上記半導体記憶装置にアクセスするように制御することを特徴とする。
またさらに、上記半導体記憶装置のアドレス制御方法において、上記制御ステップは、上記シリアルアドレスの前段で入力され、ブロックサイズを示すシリアルコマンドに基づいて、データを書き込み又は読み出すブロックサイズを変更することを特徴とする。
従って、本発明に係る半導体記憶装置とそのアドレス制御方法によれば、比較的ピン数が少ない半導体記憶装置において、従来技術に比較して、例えばＭＰＥＧデータなどの広帯域な画像データを書き込み又は読み出しできる。
従来例に係るバンクインターリーブを用いたＤＲＡＭへのアクセス制御方法を示す画面の模式図である。 図１Ａのアクセス制御方法を示すＤＲＡＭの構成例を示す模式図である。 従来例に係るＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）の標準的サイズの画素ブロックの例を示す画面の正面図である。 一般的なカラー画像データ（ＲＧＢ）の構成例を示す模式図である。 一般的なＭＰＥＧのブロックの構成例を示す画面の正面図である。 一般的なＭＰＥＧのブロックの動作例を示す画面の正面図である。 従来例に係るＤＤＲ型ＤＲＡＭ１００の構成例を示すブロック図である。 基本実施形態に係るＤＤＲ型ＤＲＡＭ１００Ａの構成例を示すブロック図である。 従来技術に係るＤＤＲ２／３型ＤＲＡＭの７８／９６ボールＦＢＧＡのピン配置例を示す平面図である。 従来技術に係るＤＤＲ型ＤＲＡＭの２４ボールＦＢＧＡのピン配置例を示す平面図である。 従来例に係るピン数が少ないＤＤＲ型ＤＲＡＭ１００の問題点を説明するための入出力される時系列データを示すタイミングチャートである。 図７のＤＤＲ型ＤＲＡＭ１００の動作例を示すタイミングチャートである。 比較例に係るＤＤＲ型ＤＲＡＭの構成例を示すブロック図である。 実施形態１に係るＤＤＲ型ＤＲＡＭ１００Ａの構成例を示すブロック図である。 図１０のＤＤＲ型ＤＲＡＭ１００Ａの基本動作例を説明するための入出力される時系列データを示すタイミングチャートである。 図１０のＤＤＲ型ＤＲＡＭ１００Ａの動作例を示すタイミングチャートである。 図１２の変形例を示すタイミングチャートである。 実施形態２に係るＤＤＲ型ＤＲＡＭ１００Ｂの構成例を示すブロック図である。 図１４のＤＤＲ型ＤＲＡＭ１００Ｂの基本動作例を説明するための入出力される時系列データを示すタイミングチャートである。 図１４のＤＤＲ型ＤＲＡＭ１００Ｂの動作例を示すタイミングチャートである。 実施形態３に係るＤＤＲ型ＤＲＡＭ１００Ｃの構成例を示すブロック図である。 実施形態３に係るＤＤＲ型ＤＲＡＭ１００Ｃにおいて用いるＭＰＥＧの符号化／復号化で用いるブロックサイズ例を示す画面の正面図である。 実施形態３に係るＤＤＲ型ＤＲＡＭ１００Ｃにおいて用いるＭＰＥＧの符号化／復号化で用いるブロックサイズ例を示す画面の正面図である。 図１７のＤＤＲ型ＤＲＡＭ１００Ｃの基本動作例を説明するための入出力される時系列データを示すタイミングチャートである。 図１７のＤＤＲ型ＤＲＡＭ１００Ｃにおける８×８ブロック単位のブロックアクセスの動作を説明するための画面の正面図である。 図１７のＤＤＲ型ＤＲＡＭ１００Ｃにおける８×８ブロック単位のブロックアクセスの動作を説明するためのブロック図である。 図１７のＤＤＲ型ＤＲＡＭ１００Ｃの動作例を示すタイミングチャートである。
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
従来例と対比した実施形態の概要．
図５Ａは従来例に係るＤＤＲ型ＤＲＡＭ１００の構成例を示すブロック図であり、図５Ｂは基本実施形態に係るＤＤＲ型ＤＲＡＭ１００Ａの構成例を示すブロック図である。図５Ａにおいて、ＤＤＲ型ＤＲＡＭ１００は、アドレス／データ制御信号を用いてアドレス又はデータを入力し、又はＤＲＡＭ内のデータを読み出す。これに対して、図５ＢのＤＤＲ型ＤＲＡＭ１００Ａでは、アドレス／データ制御信号を用いることに加えて、シリアルアドレス制御信号及びシリアルアドレスを、実施形態１に係るバンクインターリーブコラムアクセスコントローラ１６に入力することでアドレス又はデータを入力し、又はＤＲＡＭ内のデータを読み出すことを特徴としている。すなわち、ピン数が少ないＤＲＡＭ１００Ａであっても、入力されるシリアルアドレス制御信号及びシリアルアドレスを用いることでバンクインターリーブコラムアクセス（バンクＡ，Ｂをコラムラインデータで交互にアクセスすることをいう）を可能にする。また、種々のブロックアクセスは、実施形態２及び３に係るブロックアクセスコントローラ１７，１９により可能となる。これらについて詳述後述する。
図６Ａは従来技術に係るＤＤＲ２／３型ＤＲＡＭの７８／９６ボールＦＢＧＡ（Ｐｌａｓｔｉｃ Ｆｉｎｅ ｐｉｔｃｈ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）のピン配置例を示す平面図であり、図６Ｂは従来技術に係るＤＤＲ型ＤＲＡＭの２４ボールＦＢＧＡのピン配置例を示す平面図である。図６ＡのＤＤＲ型ＤＲＡＭは高価なチップコストと、高価なシステムコストを有するが、広帯域アプリケーションに適用できるという利点を有している。これに対して、図６ＢのＤＤＲ型ＤＲＡＭは２４ピンのうち１２ピンは制御信号に用いられ、安価なチップコストと、安価なシステムコストを有するが、広帯域アプリケーションに適用できないという欠点を有している。すなわち、ピン数が少ないＤＤＲ型ＤＲＡＭはいくつかのアプリケーションにおいて用いることができるが、ピン数が少ないピン配列の構成により帯域を十分にとれないという問題点があった。
本発明の実施形態では、ピン数が少ないＤＤＲ型ＤＲＡＭにおいて従来技術に比較して広帯域な画像データを入出力できる半導体記憶装置を提供することを目的とする。本実施形態では、具体的には、ピン数が少ないＤＤＲ型ＤＲＡＭを収容するために、図６Ｂの２４ボールＦＢＧＡのパッケージを用いる。また、転送速度としては、例えば３３３Ｍｂｐｓ／ＤＱを目標値とし、ランダムアクセス時の５０％以下の高性能を実現する。
図７は従来例に係るピン数が少ないＤＤＲ型ＤＲＡＭ１００の問題点を説明するための入出力される時系列データを示すタイミングチャートである。図７において、ＤＤＲ型ＤＲＡＭ１００の２４ピンのうち、８ピンをデータ入出力用ピン（図７においてハッチング）として用いる。図７に示すように、従来例のＤＤＲ型ＤＲＡＭでは、入力アドレスを入力すると該当アドレスに格納されているデータが順次出力される。しかし、データ入出力用ピンにアドレスが入力されると、ＤＲＡＭへのアクセスが一時的に停止され、ランダムブロックアクセスが阻害されて実質的にアクセス速度が大幅に低下し、データの帯域が大幅に低下する。
図８は図７のＤＤＲ型ＤＲＡＭ１００の動作例を示すタイミングチャートである。図８において以下の信号を示す。
（１）ＣＳ：チップセレクト信号；
（２）ＣＫ，ＣＫ／：クロック；
（３）ＲＷＤＳ：リードライトデータストローブ信号；
（４）ＡＤ／ＤＱａ〜ＡＤ／ＤＱｈ：８ビットのアドレス又はデータ（アドレス／コマンドバッファ３及びデータバッファ４を介して入出力される）。
図８に示すように、ＭＰＥＧアプリケーションのように、シリアルアクセスビット数が小さくなると、入出力できるデータの帯域はレイテンシ及びアドレス／データピンにより半分以下になる。
比較例．
図９は比較例に係るＤＤＲ型ＤＲＡＭ１００の構成例を示すブロック図である。図９において、ＤＤＲ型ＤＲＡＭ１００は、メモリコントローラ１と、制御信号バッファ２と、アドレス／コマンドバッファ３と、データバッファ４と、Ｘアドレスコントローラ５と、Ｙアドレスコントローラ６と、バンクＡ用Ｙデコーダ８と、バンクＡ用Ｘデコーダ９と、バンクＡのメモリアレイ１０と、バンクＢ用Ｘデコーダ１１と、バンクＢ用Ｙデコーダ１２と、メモリアレイ１３と、データバス１４と、シリアルアドレスバッファ１５とを備えて構成される。メモリアレイ１０はワード線ＷＬａ１〜ＷＬａｍ及びビット線ＢＬａ１〜ＢＬａｌの各交差点にメモリセルＣａｉｊを有し、メモリアレイ１３はワード線ＷＬｂ１〜ＷＬｂｍ及びビット線ＢＬｂ１〜ＢＬｂｌの各交差点にメモリセルＣｂｉｊを有する。ここで、ＤＤＲ型ＤＲＡＭ１００は例えば２４ボールＦＢＧＡのパッケージで収容されたピン数が少ないＤＲＡＭであって、同じ８個のピンの共通端子を用いてアドレス及びデータを入出力する。
図１において、バンクＡのメモリアレイ１０のワード線ＷＬａ１〜ＷＬａｍ及びビット線ＢＬａ１〜ＢＬａｌの選択を行うために、それぞれＸデコーダ９及びＹデコーダ８が設けられている。また、バンクＢのメモリアレイ１３のワード線ＷＬｂ１〜ＷＬｂｍ及びビット線ＢＬｂ１〜ＢＬｂｌの選択を行うために、それぞれＸデコーダ１１及びＹデコーダ１２が設けられている。ＤＤＲ型ＤＲＡＭ１００の動作制御を行うための制御信号は制御信号バッファ２を介してメモリコントローラ１に入力される。一方、アドレス及びコマンド（いずれもパラレル）のうち、アドレス／コマンドバッファ３を介してＸアドレスコントローラ５及びＹアドレスコントローラ６に入力される。Ｘアドレスコントローラ５はＸアドレスをＸデコーダ９及び１１に出力することで、各バンクＡ，Ｂのメモリアレイ１０，１３のワード線を選択する。また、Ｙアドレスコントローラ６はＹアドレスをＹデコーダ８及び１２に出力することで、各バンクＡ，Ｂのメモリアレイ１０，１３のビット線を選択する。さらに、アドレス／コマンドバッファ３はコマンドをメモリコントローラ１に出力する。書き込むべきパラレルデータがデータバッファ４を介して各バンクＡ，Ｂのメモリアレイ１０，１３に入力されて書き込まれる一方、各バンクＡ，Ｂのメモリアレイ１０，１３から読み出されるデータはデータバッファ４を介して出力される。メモリコントローラ１は各バンクＡ，Ｂのメモリアレイ１０，１３に対して、データ書き込み、消去及び読み出しのシーケンス制御を行う。
実施形態１．
図１０は実施形態１に係るＤＤＲ型ＤＲＡＭ１００Ａの構成例を示すブロック図である。図１０において、実施形態１に係るＤＤＲ型ＤＲＡＭ１００Ａは、図９の比較例に係るＤＤＲ型ＤＲＡＭ１００に比較して、シリアルアドレスバッファ１５を備え、メモリコントローラ１はバンクインターリーブコラムアクセスコントローラ１６をさらに備えたことを特徴とする。
図１０において、シリアルアドレスバッファ１５は、２個目のブロック以降のアクセスに関するアドレス等である、シリアルＸアドレスＡＸと、シリアルＸアドレスイネーブル信号ＣＤＸと、シリアルＹアドレスＡＹと、シリアルＹアドレスイネーブル信号ＣＤＹ（図１２参照）とを入力して一時的に格納して、シリアルＸアドレスイネーブル信号ＣＤＸ及びシリアルＹアドレスイネーブル信号ＣＤＹをバンクインターリーブコラムアクセスコントローラ１６に出力するとともに、シリアルＸアドレスＡＸ及びシリアルＹアドレスＡＹをそれぞれ、Ｘアドレスコントローラ５及びＹアドレスコントローラ６に出力する。Ｘアドレスコントローラ５及びＹアドレスコントローラ６は１個目のブロックのアクセスでは、アドレス／コマンドバッファ３からのアドレスを用いるが、２個目以降のブロックのアクセスでは、シリアルアドレスバッファ１５からのシリアルアドレスを用いてアドレス指定を行う。バンクインターリーブコラムアクセスコントローラ１６は、入力されるアドレス及びシリアルアドレスに基づいて、バンクインターリーブ（図１Ａ及び図１Ｂに示すように、バンクＡ，Ｂで交互に）でかつ指定される初期アドレスのコラムにアクセスすることで、データ書き込み、消去及び読み出しのシーケンス制御を行う。
図１１は図１０のＤＤＲ型ＤＲＡＭ１００Ａの基本動作例を説明するための入出力される時系列データを示すタイミングチャートである。図１１において、１個目のブロックアクセスでは、アドレス／コマンドバッファ３への初期アドレスに基づいてデータＤ１が読み出されるが、２個目以降のブロックアクセスでは、シリアルアドレスバッファ１５へのシリアルＸアドレス及びシリアルＹアドレスに基づいてデータＤ２，Ｄ３，…が読み出される（図１１の３０１，３０２）。従って、シリアルアドレスバッファ１５及びバンクインターリーブコラムアクセスコントローラ１６により、パイプラインによる隠れたアドレス入力を実現できる。この手段により、２個目以降のブロックアクセスにおいて中断することなく、出力データＤ２，Ｄ３，…を読み出しすることができ、書き込みでも同様である。
図１２は図１０のＤＤＲ型ＤＲＡＭ１００Ａの動作例を示すタイミングチャートである。図１２において以下の信号を示す。
（１）ＣＳ：チップセレクト信号；
（２）ＣＫ，ＣＫ／：クロック；
（３）ＲＷＤＳ：リードライトデータストローブ信号；
（４）ＣＤＸ：シリアルＸアドレスイネーブル信号；
（５）ＡＸ：シリアルＸアドレス；
（６）ＣＤＹ：シリアルＹアドレスイネーブル信号；
（７）ＡＹ：シリアルＹアドレス；
（８）ＡＤ／ＤＱａ〜ＡＤ／ＤＱｈ：８ビットのアドレス又はデータ（アドレス／コマンドバッファ３及びデータバッファ４を介して入出力される）。
図１２から明らかなように、１個目のブロックアクセスでは、アドレス／コマンドバッファ３からのアドレスで指定されるが、２個目以降のブロックアクセスでは、シリアルアドレスバッファ１５からのシリアルアドレスで指定されてデータが出力されることがわかる。なお、図１２において、ＲＡＳレイテンシの十分な許容期間３０３を設けることで、シリアルアドレスＡＸ，ＡＹが所定の期間内で入力され、十分な期間を経て対応するアドレスのデータを出力できる。例えば、ＭＰＥＧアプリケーションのブロックアクセスでも十分に動作可能である。
図１３は図１２の変形例を示すタイミングチャートである。図１３の変形例は、図１２の実施形態１に比較して、以下の点が異なる。
（１）シリアルＸアドレスイネーブル信号ＣＤＸと、シリアルＹアドレスイネーブル信号ＣＤＹとを１つのシリアルアドレスイネーブル信号ＣＤＸＹで構成した。
（２）シリアルＸアドレスＡＸと、シリアルＹアドレスＡＹとを１つのシリアルアドレスＡＸＹで構成した。
図１３から明らかなように、ＲＡＳレイテンシの十分な許容期間３０４は図１２の許容期間３０３に比較して短くなるが、ＭＰＥＧアプリケーションのブロックアクセスを動作可能である。
実施形態２．
図１４は実施形態２に係るＤＤＲ型ＤＲＡＭ１００Ｂの構成例を示すブロック図である。図１４において、実施形態２に係るＤＤＲ型ＤＲＡＭ１００Ｂは、図９の比較例に係るＤＤＲ型ＤＲＡＭ１００に比較して、シリアルアドレスバッファ１５を備え、メモリコントローラ１はブロックアクセスコントローラ１７をさらに備えたことを特徴とする。
図１４において、シリアルアドレスバッファ１５は、２個目のブロック以降のアクセスに関するアドレス等である、シリアルＸアドレスＡＸと、シリアルＸアドレスイネーブル信号ＣＤＸと、シリアルＹアドレスＡＹと、シリアルＹアドレスイネーブル信号ＣＤＹ（図１６参照）とを入力して一時的に格納して、シリアルＸアドレスイネーブル信号ＣＤＸ及びシリアルＹアドレスイネーブル信号ＣＤＹをブロックアクセスコントローラ１７に出力するとともに、シリアルＸアドレスＡＸ及びシリアルＹアドレスＡＹをそれぞれ、Ｘアドレスコントローラ５及びＹアドレスコントローラ６に出力する。Ｘアドレスコントローラ５及びＹアドレスコントローラ６は１個目のブロックのアクセスでは、アドレス／コマンドバッファ３からの初期アドレスＢＡ１を用いるが、２個目以降のブロックのアクセスでは、シリアルアドレスバッファ１５からのシリアルアドレスである初期アドレスＢＡ２を用いてアドレス指定を行う。ブロックアクセスコントローラ１７は、入力されるアドレス及びシリアルアドレスに基づいて、バンクインターリーブ（図１Ａ及び図１Ｂに示すように、バンクＡ，Ｂで交互に）でかつ指定される初期アドレスにブロックアクセスすることで、データ書き込み、消去及び読み出しのシーケンス制御を行う。
図１５は図１４のＤＤＲ型ＤＲＡＭ１００Ｂの基本動作例を説明するための入出力される時系列データを示すタイミングチャートである。図１５において、１個目のブロックアクセスでは、アドレス／コマンドバッファ３への入力コマンドアドレス（ブロックアクセス（図３参照）がコマンドでセットされている）に基づいてデータが読み出される（図１５の３１１）が、２個目以降のブロックアクセスでは、シリアルアドレスバッファ１５へのシリアルＸアドレス及びシリアルＹアドレスに基づいてデータが各ライン毎に読み出される（図１５の３１２，３１３，３１４）。従って、シリアルアドレスバッファ１５及びブロックアクセスコントローラ１７により、初期アドレスに応答してデータを出力した後、２個目のブロックではシリアルアドレスにより内部的にブロックアドレスのための連続するアドレスを発生することにより、ブロックアドレスで得たデータを出力することができる。なお、書き込みでも同様である。
図１６は図１４のＤＤＲ型ＤＲＡＭ１００Ｂの動作例を示すタイミングチャートである。図１６において以下の信号を示す。
（１）ＣＳ：チップセレクト信号；
（２）ＣＫ，ＣＫ／：クロック；
（３）ＲＷＤＳ：リードライトデータストローブ信号；
（４）ＣＤＸ：シリアルＸアドレスイネーブル信号；
（５）ＡＸ：シリアルＸアドレス；
（６）ＣＤＹ：シリアルＹアドレスイネーブル信号；
（７）ＡＹ：シリアルＹアドレス；
（８）ＡＤ／ＤＱａ〜ＡＤ／ＤＱｈ：８ビットのアドレス又はデータ（アドレス／コマンドバッファ３及びデータバッファ４を介して入出力される）。
図１６から明らかなように、１個目のブロックアクセスでは、アドレス／コマンドバッファ３からのアドレスで指定されるが、２個目以降のブロックアクセスでは、シリアルアドレスバッファ１５からのシリアルアドレスで指定されてデータが出力されることがわかる。本実施形態では、コマンドを入力することでブロックアクセスが指定され、パイプラインアクセスが選択される。本実施形態は、例えばＭＰＥＧアプリケーションのブロックアクセスでも十分に動作可能である。
実施形態３．
図１７は実施形態３に係るＤＤＲ型ＤＲＡＭ１００Ｃの構成例を示すブロック図である。図１７において、実施形態３に係るＤＤＲ型ＤＲＡＭ１００Ｃは、図９の比較例に係るＤＤＲ型ＤＲＡＭ１００に比較して、シリアルコマンド／アドレスバッファ１８を備え、メモリコントローラ１は実施形態２と同様のブロックアクセスコントローラ１７をさらに備えたことを特徴とする。
図１７において、シリアルコマンド／アドレスバッファ１８は、ブロックサイズを示す）を示すシリアルコマンド、及び、２個目のブロック以降のアクセスに関するアドレス等である、シリアルＸアドレスＡＸと、シリアルＸアドレスイネーブル信号ＣＤＸと、シリアルＹアドレスＡＹと、シリアルＹアドレスイネーブル信号ＣＤＹ（図１６参照）を入力して一時的に格納して、シリアルコマンド、シリアルＸアドレスイネーブル信号ＣＤＸ及びシリアルＹアドレスイネーブル信号ＣＤＹをブロックアクセスコントローラ１７に出力するとともに、シリアルＸアドレスＡＸ及びシリアルＹアドレスＡＹをそれぞれ、Ｘアドレスコントローラ５及びＹアドレスコントローラ６に出力する。Ｘアドレスコントローラ５及びＹアドレスコントローラ６は１個目のブロックのアクセスでは、アドレス／コマンドバッファ３からのアドレスを用いるが、２個目以降のブロックのアクセスでは、シリアルアドレスバッファ１５からの、ブロックの種類を示すシリアルコマンド及びシリアルアドレスを用いてそれぞれ、ブロックサイズの指定及びアドレス指定を行う。ブロックアクセスコントローラ１７は、入力されるシリアルコマンドに基づいてブロックアクセス時のブロックサイズを決定し、入力されるアドレス及びシリアルアドレスに基づいて、バンクインターリーブ（図１Ａ及び図１Ｂに示すように、バンクＡ，Ｂで交互に）でかつ指定される初期アドレスにブロックアクセスすることで、データ書き込み、消去及び読み出しのシーケンス制御を行う。
図１８Ａ及び図１８Ｂは実施形態３に係るＤＤＲ型ＤＲＡＭ１００Ｃにおいて用いるＭＰＥＧの符号化／復号化で用いるブロックサイズ例を示す画面の正面図である。図１８Ａにおいて、９×９ブロック、１７×１７ブロック、３３×３３ブロックのブロックサイズを図示しており、図１８Ｂにおいて、８×８ブロック、１６×１６ブロック、３２×３２ブロックのブロックサイズを図示している。
図１８Ｃは図１７のＤＤＲ型ＤＲＡＭ１００Ｃの基本動作例を説明するための入出力される時系列データを示すタイミングチャートである。図１８Ｃを実施形態２の図１５と比較すれば明らかなように、ブロックアクセスコントローラ１７に入力される各シリアルアドレスの前にブロックサイズを示すコマンドが付加されており、これにより、ブロックサイズを指定してブロックサイズの選択的な切り替えをオンザフライで行うことができる。なお、各シリアルアドレスが入力されれば、その後は自動的にブロックデータを順次アクセスすることができる。
図１９Ａは図１７のＤＤＲ型ＤＲＡＭ１００Ｃにおける８×８ブロック単位のブロックアクセスの動作を説明するための画面の正面図である。また、図１９Ｂは図１７のＤＤＲ型ＤＲＡＭ１００Ｃにおける８×８ブロック単位のブロックアクセスの動作を説明するためのブロック図である。図１９Ａにおいて、例えば４個のブロックＢ１〜Ｂ４がランダムに指定されている。図１９Ｂでは、ブロックＢ１の画像データを自動的にブロックアクセスする処理（ステップＳ１１〜Ｓ１６）について以下に説明する。
（Ｓ１１）ビデオフレームの画素の方向がメモリのＹ方向に対応する。ライン番号の方向は、メモリのＸ方向に対応する。従って、物理的にはメモリアレイの画素データの割り当てを理解するための＋９０度だけ回転させる必要がある。ビデオフレームの画素は、本実施形態によりメモリに割り当てられている場合、フレームの各ラインは、図１９Ｂに示すように、バンクＡに割り当てられる奇数ラインと、バンクＢに割り当てられる偶数ラインに分割する必要がある。
（Ｓ１２）次いで、ブロックアクセスのための初期アドレスが入力される。ブロックアクセスの初期アドレスは図１９Ｂのハッチングした円で示されている。このとき、バンクＡ及びバンクＢは同じタイミングで活性化され、もしくは、Ｂバンクの活性化はバンクデータがアクセスされたときに発生する。
（Ｓ１３）ワード線ＷＬａ０とビット線ＢＬａ０により選択されたメモリセルは、ブロックアクセスの最初のデータとしてアクセスされる。
（Ｓ１４）ワード線ＷＬａ０上の、ビット線ＢＬａ７〜ＢＬａ０で指定されたメモリセルはそれぞれアクセスされる。
（Ｓ１５）ワード線ＷＬａ０とビット線ＢＬａ７で指定されたメモリセルにアクセスした後、バンクＡからバンクＢにアクセスが切り替えられる。そして、ワード線ＷＬｂ０上のビット線ＢＬｂ７〜ＢＬｂ０で指定されたメモリセルはそれぞれアクセスされる。
（Ｓ１６）ワード線ＷＬ−Ｂ０とビット線ＢＬ−Ｂ７によって指定されたメモリセルへのアクセスの後、バンクＢからバンクＡにアクセスが切り替えられる。そして、ワード線ＷＬａ１〜ＢＬａ７上のビット線ＢＬａ０で指定されたメモリセルがそれぞれアクセスされる。
（Ｓ１７）ステップＳ１４〜Ｓ１６を同様に繰り返すころで、ワード線ＷＬｂ７上のビット線ＢＬｂ７によって指定したメモリセルまでの、８×８ブロックへのアクセスはバックパイプラインを使用して実行される。
図２０は図１７のＤＤＲ型ＤＲＡＭ１００Ｃの動作例を示すタイミングチャートである。図２０において以下の信号を示す。
（１）ＣＳ：チップセレクト信号；
（２）ＣＫ，ＣＫ／：クロック；
（３）ＲＷＤＳ：リードライトデータストローブ信号；
（４）ＣＤＸ：シリアルＸアドレスイネーブル信号；
（５）ＡＸ：シリアルＸアドレス；
（６）ＣＤＹ：シリアルＹアドレスイネーブル信号；
（７）ＡＹ：シリアルＹアドレス；
（８）ＡＤ／ＤＱａ〜ＡＤ／ＤＱｈ：８ビットのアドレス又はデータ（アドレス／コマンドバッファ３及びデータバッファ４を介して入出力される）。
図２０から明らかなように、１個目のブロックアクセスでは、アドレス／コマンドバッファ３からのアドレスの前のブロックサイズ指定のコマンド３２１で指定されて第１のブロックアクセスに適用されるが、２個目以降のブロックアクセスでは、アドレス／コマンドバッファ３からのシリアルＸアドレス及びシリアルＹアドレスの前のブロックサイズ指定のコマンド３２２で指定されて第２のブロックアクセスに適用される。本実施形態では、シリアルアドレスに加えて、ブロックサイズ指定のコマンドを入力することでブロックアクセスを指定でき、パイプラインアクセスが実現される。本実施形態は、例えばＭＰＥＧアプリケーションのブロックアクセスでも十分に動作可能である。
実施形態の効果．
以上のように構成された実施形態は以下の効果を有する。
（１）７８又は９６ボールの通常ピン数よりも小さい例えば２４ボールのピン数の半導体チップを用いるので、チップコスト及びシステムコストが通常ピン数の半導体チップに比較して安価である。
（２）従来例のピン数が少ないＤＤＲ型ＤＲＡＭでは、ＭＰＥＧアプリケーションを適用できなかったが、実施形態１〜３では、シリアルアドレスバッファ１５又はシリアルコマンド／アドレスバッファ１８、及びバンクインターリーブコラムアクセスコントローラ１６又はブロックアクセスコントローラ１７を備えることで、少ないピン数でＭＰＥＧアプリケーションの画像データをＤＤＲ型ＤＲＡＭに対して書き込み又は読み出すことができる。
本発明と特許文献１〜９との相違点．
特許文献１〜４，６，７，９ではバンクインタ−リーブによるパイプライン処理が開示され、特許文献５〜７，９ではバンクアクセス制御が開示され、特許文献６〜８ではアクセスするビット数制御が開示されているが、本実施形態の特徴である、シリアルアドレスバッファ１５又はシリアルコマンド／アドレスバッファ１８、及びバンクインターリーブコラムアクセスコントローラ１６又はブロックアクセスコントローラ１７を備えることについては開示も示唆もない。
以上の実施形態においては、ＤＲＡＭについて説明しているが、本発明はこれに限らず、バンク切り替え可能な種々の半導体記憶装置に適用することができる。
以上の実施形態においては、ＤＤＲ型ＤＲＡＭにおいて、２つのバンクＡ，Ｂを選択的に切り替えてデータの書き込み又は読み出しを行っているが、本発明はこれに限らず、３個以上のバンクを用いて選択的に切り替えてデータの書き込み又は読み出しを行ってもよい。
以上詳述したように、本発明に係る半導体記憶装置とそのアドレス制御方法によれば、比較的ピン数が少ない半導体記憶装置において、従来技術に比較して、例えばＭＰＥＧデータなどの広帯域な画像データを書き込み又は読み出しできる。
１…メモリコントローラ、
２…制御信号バッファ、
３…アドレス／コマンドバッファ、
４…データバッファ、
５…Ｘアドレスコントローラ、
６…Ｙアドレスコントローラ、
８…Ｙデコーダ、
９…Ｘデコーダ、
１０…メモリアレイ、
１１…Ｘデコーダ、
１２…Ｙデコーダ、
１３…メモリアレイ、
１４…データバス、
１５…シリアルアドレスバッファ、
１６…バンクインターリーブコラムアクセスコントローラ、
１７…ブロックアクセスコントローラ、
１８…シリアルコマンド／アドレスバッファ、
１００，１００Ａ，１００Ｂ，１００Ｃ…ＤＤＲ型ＤＲＡＭ、
２００…画面、
２０１，２０２Ａ，２０２Ｂ…ブロック、
Ａ，Ｂ…バンク、
Ｂ１〜Ｂ４…ブロック、
Ｃａｉｊ…メモリセル、
ＢＬａ１〜ＢＬａｌ，ＢＬｂ１〜ＢＬｂｌ…ビット線、
ＷＬａ１〜ＢＬａｍ，ＷＬｂ１〜ＷＬｂｍ…ワード線。

Claims (10)

  1. 入力されるパラレルアドレスに基づいて少なくとも２つのバンクを選択的に切り替えてデータを書き込み又は読み出す半導体記憶装置であって、
    １回目のデータアクセスでは、上記入力されるパラレルアドレスに基づいて上記半導体記憶装置にアクセスした後、２回目以降のデータアクセスでは、上記パラレルアドレスとは別のシリアルアドレスに基づいて上記半導体記憶装置にアクセスするように制御する制御手段を備えたことを特徴とする半導体記憶装置。
  2. 上記半導体記憶装置は複数のワード線と複数のビット線の交差点にそれぞれメモリセルが接続されて構成され、
    上記シリアルアドレスは、上記複数のワード線のうちの１本のワード線を選択する第１のシリアルアドレスと、上記複数のビット線のうちの１本のビット線を選択する第２のシリアルアドレスとを含むことを特徴とする請求項１記載の半導体記憶装置。
  3. 上記第１のシリアルアドレスと上記第２のシリアルアドレスとはシリアルに上記半導体記憶装置に入力されることを特徴とする請求項２記載の半導体記憶装置。
  4. 上記半導体記憶装置はブロック単位でデータを書き込み又は読み出す半導体記憶装置であって、
    上記制御手段は、１回目のブロックアクセスでは、上記入力されるパラレルアドレスに基づいて上記半導体記憶装置にアクセスした後、２回目以降のブロックアクセスでは、上記パラレルアドレスとは別のシリアルアドレスに基づいて上記半導体記憶装置にアクセスするように制御することを特徴とする請求項１〜３のうちのいずれか１つに記載の半導体記憶装置。
  5. 上記制御手段は、上記シリアルアドレスの前段で入力され、ブロックサイズを示すシリアルコマンドに基づいて、データを書き込み又は読み出すブロックサイズを変更することを特徴とする請求項４記載の半導体記憶装置。
  6. 入力されるパラレルアドレスに基づいて少なくとも２つのバンクを選択的に切り替えてデータを書き込み又は読み出す半導体記憶装置のアドレス制御方法であって、
    １回目のデータアクセスでは、上記入力されるパラレルアドレスに基づいて上記半導体記憶装置にアクセスした後、２回目以降のデータアクセスでは、上記パラレルアドレスとは別のシリアルアドレスに基づいて上記半導体記憶装置にアクセスするように制御する制御ステップを含むことを特徴とする半導体記憶装置のアドレス制御方法。
  7. 上記半導体記憶装置は複数のワード線と複数のビット線の交差点にそれぞれメモリセルが接続されて構成され、
    上記シリアルアドレスは、上記複数のワード線のうちの１本のワード線を選択する第１のシリアルアドレスと、上記複数のビット線のうちの１本のビット線を選択する第２のシリアルアドレスとを含むことを特徴とする請求項６記載の半導体記憶装置のアドレス制御方法。
  8. 上記第１のシリアルアドレスと上記第２のシリアルアドレスとはシリアルに上記半導体記憶装置に入力されることを特徴とする請求項７記載の半導体記憶装置のアドレス制御方法。
  9. 上記半導体記憶装置はブロック単位でデータを書き込み又は読み出す半導体記憶装置であって、
    上記制御ステップは、１回目のブロックアクセスでは、上記入力されるパラレルアドレスに基づいて上記半導体記憶装置にアクセスした後、２回目以降のブロックアクセスでは、上記パラレルアドレスとは別のシリアルアドレスに基づいて上記半導体記憶装置にアクセスするように制御することを特徴とする請求項６〜８のうちのいずれか１つに記載の半導体記憶装置のアドレス制御方法。
  10. 上記制御ステップは、上記シリアルアドレスの前段で入力され、ブロックサイズを示すシリアルコマンドに基づいて、データを書き込み又は読み出すブロックサイズを変更することを特徴とする請求項９記載の半導体記憶装置のアドレス制御方法。
JP2016054848A 2016-03-18 2016-03-18 半導体記憶装置とそのアドレス制御方法 Active JP6131357B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016054848A JP6131357B1 (ja) 2016-03-18 2016-03-18 半導体記憶装置とそのアドレス制御方法
US15/232,823 US20170270996A1 (en) 2016-03-18 2016-08-10 Semiconductor memory deivce and accessing method thereof
TW105130753A TWI608478B (zh) 2016-03-18 2016-09-23 半導體記憶裝置及其位址控制方法
CN201610904978.XA CN107204199B (zh) 2016-03-18 2016-10-17 半导体存储器装置及其地址控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016054848A JP6131357B1 (ja) 2016-03-18 2016-03-18 半導体記憶装置とそのアドレス制御方法

Publications (2)

Publication Number Publication Date
JP6131357B1 JP6131357B1 (ja) 2017-05-17
JP2017168174A true JP2017168174A (ja) 2017-09-21

Family

ID=58714845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016054848A Active JP6131357B1 (ja) 2016-03-18 2016-03-18 半導体記憶装置とそのアドレス制御方法

Country Status (4)

Country Link
US (1) US20170270996A1 (ja)
JP (1) JP6131357B1 (ja)
CN (1) CN107204199B (ja)
TW (1) TWI608478B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019523946A (ja) * 2016-06-17 2019-08-29 エトロン テクノロジー, インコーポレイテッドEtron Technology, Inc. 低ピンカウント広帯域幅メモリ及びメモリバス
JP2021009566A (ja) * 2019-07-01 2021-01-28 キヤノン株式会社 演算処理装置及び演算処理方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108471511B (zh) * 2018-03-12 2021-05-11 深圳怡化电脑股份有限公司 图像数据的处理系统及其处理方法
US11537853B1 (en) 2018-11-28 2022-12-27 Amazon Technologies, Inc. Decompression and compression of neural network data using different compression schemes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114287A (ja) * 1991-10-19 1993-05-07 Hitachi Ltd 半導体記憶装置
JPH05233433A (ja) * 1992-02-25 1993-09-10 Hitachi Ltd マルチポートｒａｍ
JPH06236680A (ja) * 1992-12-15 1994-08-23 Mitsubishi Electric Corp シリアルアドレス入力用メモリ装置及びシリアルアドレス発生装置
JP2006127653A (ja) * 2004-10-29 2006-05-18 Sanyo Electric Co Ltd メモリ素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4562435A (en) * 1982-09-29 1985-12-31 Texas Instruments Incorporated Video display system using serial/parallel access memories
JPH10283770A (ja) * 1997-04-07 1998-10-23 Oki Electric Ind Co Ltd 半導体メモリ装置およびその読み出しおよび書き込み方法
US6172935B1 (en) * 1997-04-25 2001-01-09 Micron Technology, Inc. Synchronous dynamic random access memory device
JP2001195899A (ja) * 2000-01-06 2001-07-19 Mitsubishi Electric Corp 半導体記憶装置
CN101069211A (zh) * 2004-11-23 2007-11-07 高效存储技术公司 分页存储器及其智能存储器区段的交错寻址的多次缩略的方法和装置
TWI381653B (zh) * 2009-09-11 2013-01-01 Ind Tech Res Inst 二階重排多項式交織器位址產生裝置與方法
JP2011165298A (ja) * 2010-01-18 2011-08-25 Elpida Memory Inc 半導体記憶装置及びこれを備えた情報処理システム
WO2012059121A1 (en) * 2010-11-01 2012-05-10 Telefonaktiebolaget L M Ericsson (Publ) Memory arrangement for accessing matrices
JP5658082B2 (ja) * 2011-05-10 2015-01-21 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114287A (ja) * 1991-10-19 1993-05-07 Hitachi Ltd 半導体記憶装置
JPH05233433A (ja) * 1992-02-25 1993-09-10 Hitachi Ltd マルチポートｒａｍ
JPH06236680A (ja) * 1992-12-15 1994-08-23 Mitsubishi Electric Corp シリアルアドレス入力用メモリ装置及びシリアルアドレス発生装置
JP2006127653A (ja) * 2004-10-29 2006-05-18 Sanyo Electric Co Ltd メモリ素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019523946A (ja) * 2016-06-17 2019-08-29 エトロン テクノロジー, インコーポレイテッドEtron Technology, Inc. 低ピンカウント広帯域幅メモリ及びメモリバス
US11086811B2 (en) 2016-06-17 2021-08-10 Etron Technology, Inc. Low-pincount high-bandwidth memory and memory bus
JP7090560B2 (ja) 2016-06-17 2022-06-24 エトロン テクノロジー，インコーポレイテッド 低ピンカウント広帯域幅メモリ及びメモリバス
US11669482B2 (en) 2016-06-17 2023-06-06 Etron Technology, Inc. Low-pincount high-bandwidth memory and memory bus
JP2021009566A (ja) * 2019-07-01 2021-01-28 キヤノン株式会社 演算処理装置及び演算処理方法
JP7299770B2 (ja) 2019-07-01 2023-06-28 キヤノン株式会社 演算処理装置及び演算処理方法

Also Published As

Publication number Publication date
TWI608478B (zh) 2017-12-11
CN107204199A (zh) 2017-09-26
JP6131357B1 (ja) 2017-05-17
CN107204199B (zh) 2020-06-09
US20170270996A1 (en) 2017-09-21
TW201735028A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
US7814294B2 (en) Memory device, memory controller and memory system
JP5126360B2 (ja) メモリ装置及びそれを制御するメモリコントローラ
US7729200B2 (en) Memory device, memory controller and memory system
US8918589B2 (en) Memory controller, memory system, semiconductor integrated circuit, and memory control method
US6606277B2 (en) Semiconductor memory device
US5917770A (en) Semiconductor memory device for temporarily storing digital image data
JP6131357B1 (ja) 半導体記憶装置とそのアドレス制御方法
US7061496B2 (en) Image data processing system and image data reading and writing method
US7907473B2 (en) Semiconductor memory device and data storage method including address conversion circuit to convert coordinate information of data into one-dimensional information to amplifier
JP4318422B2 (ja) 集積回路メモリを含むシステム
US10152766B2 (en) Image processor, method, and chipset for increasing intergration and performance of image processing
US8350865B2 (en) Method and system for efficiently organizing data in memory
US9286018B2 (en) Image processing device for improved access efficiency

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170417

R150 Certificate of patent or registration of utility model

Ref document number: 6131357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250