JP5658082B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5658082B2 JP5658082B2 JP2011105119A JP2011105119A JP5658082B2 JP 5658082 B2 JP5658082 B2 JP 5658082B2 JP 2011105119 A JP2011105119 A JP 2011105119A JP 2011105119 A JP2011105119 A JP 2011105119A JP 5658082 B2 JP5658082 B2 JP 5658082B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- read
- write
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2272—Latency related aspects
Description
n×c×f×V2
・・・・(1)
(2)
βはtRRD(Row to Row Delay)
γは制御遅延、データ遅延(出力遅延)、
θはREAD Latency(レイテンシー)
である。
10−1制御遅延>10−2制御遅延、
10−1出力遅延>10−2出力遅延
である。アクティブ領域10−1、10−2の制御遅延と出力遅延γは最大1クロックサイクル、tRC(α)は6サイクルであり、α>>γ、すなわち、αがγよりも大幅に長い。また、α〜θ、すなわち、αはレイテンシーとほぼ同等の時間である。
複数の前記基本単位に対して共通に設けられ、アドレス信号/制御信号の転送が行われる第1のバスと、
複数の前記基本単位に対して共通に設けられ、書き込みデータと読み出しデータの転送が行われる第2のバスと、
を備え、
前記第1のバスは、パイプライン・レジスタとして機能する少なくとも1つの第1のバッファ回路を備え、
前記第2のバスは、パイプライン・レジスタとして機能する少なくとも1つの第2のバッファ回路を備え、
前記第1のバスの一端から、アドレス/制御信号を、前記一端に対して遠端側の基本単位向けから、前記一端に対して近端側の基本単位向けの順に、順次、送出する第1の制御回路と、
書き込み時に、前記第2のバス上の一端から、データ信号を、前記一端に対して遠端側の基本単位向けから、前記一端に対して近端側の基本単位向けの順に、順次、送出する第2の制御回路と、
を備え、
前記第2のバスから複数の前記基本単位の各々に転送された書き込みデータは、複数の前記基本単位の各々に書き込まれ、
読み出し時に、複数の前記基本単位の各々からの読み出しデータは、前記第2のバスを介して、前記近端側の基本単位から前記遠端側の基本単位の順に前記第2の制御回路に到着し、前記第2の制御回路では、前記到着した読み出しデータを出力する半導体装置が提供される。
(1)アドレス、コマンド制御回路からのアドレス・コマンドバス、データ制御回路からIO線(リードライトバス)等に対して、パイプライン・レジスタを挿入し、メモリセルアレイを分割する構成とする。
(ただし、nは素子数、cは容量、fは動作周波数、Vは動作電源電圧である)で決まるが、制御遅延・出力遅延等の遅延(γ)(=遅延1)、選択時間(α)等の遅延(=遅延2)に対応させて分割して表すと、パワー遅延積P・Tdは次式(3)のようになる。
図11は、本発明の実施形態1の構成を説明する図である。図11において、図6、図8等と同一又は同等の要素には同一の参照符号が付されている。以下では、主に、図6の関連技術との相違点について説明する。
実施形態1/関連技術=(1/2+3/2+1/2)/(1+1+1)=83.3%
変形例/関連技術=(1/3+1)/(1+1)=66%
READ動作では、
変形例/関連技術=(1/3+1+1/3)/(1+1+1)=55.5%
半導体メモリは複数の動作仕様を同一チップ内で切り替えることが一般的である。次に、実施形態2として、×36のバースト長8についての説明を示し、実施形態1との内部での切り替え仕様について示す。
図24は、バースト長切り替えの説明をするための図である。データ端子の本数=36、バースト長は8とされ、1つのデータ端子からシリアル入力/出力される8ビットデータはアクティブ領域の8カラムBL0−7に書き込まれ/8カラムBL0−7から読み出され、36本のデータ端子に対応して、36×8本=288データがREAD/WRITEされる。この場合の動作は、実施形態2と同じである。
メモリアレイ基本単位11においてサブ・コントローラ12を具備していることから、アクティブ領域をそれぞれサブバンクとして構成することも可能になる。図26は、本発明の実施形態4を説明する図である。図26では、1つのバンク14あたり、4つのサブバンク15を備え、アドレス・コマンドバス、リードライトバス(RWBS)には、パイプライン・レジスタとして機能する3段のバッファ13A1、13B1、バッファ13A2、13B2、バッファ13A3、13B3を備えている。バースト長=8の場合、1つのデータ端子には、8つのカラム(BL0−7)に対応する8ビットのデータBL0−BL7がシリアルに入出力され、36本のデータ端子に対して、リードライトバスは、36×2本のデータ線を備えている。バースト長=8に対応するBL0−BL7のうち、BL0/1は、3つのバッファ13Bを介してリードライトバスを転送され、アクセス領域10−1に書き込み/読み出しが行われ、BL2/3は、2つのバッファ13Bを介してリードライトバスを転送され、アクセス領域10−2に書き込み/読み出しが行われ、BL4/5は、1つのバッファ13Bを介してリードライトバスを転送され、アクセス領域10−3に書き込み/読み出しが行われ、BL6/7は、リードライトバスを転送され、アクセス領域10−4に書き込み/読み出しが行われる。
図29は、本発明の実施形態5の構成を示す図である。リードライトバス(RWBS)を分離IO(Separate IO:SIO)とし、WRITEとREADでデータ線を分離している。すなわち、WRITE専用バス(WBS)16、READ専用バス(RBS)17を備え、それぞれアクティブ領域間にバッファ13を備えている。WRITE専用バス(WBS)16はデータ制御回路7からメモリアレイのアクティブ領域への書き込みデータがパイプライン制御で転送される。READ専用バス(RBS)17は、アクティブ領域10からの読み出しデータをパイプライン制御でデータ制御回路7に転送する。
次に本発明の実施形態6を説明する。図32は、アドレス割付の例である。メモリアレイの基本単位11をXアドレスのX11とX12で選択する例を示している。バースト長=8であり、リードライトバス(RWBS)は1本のデータ端子に対して8本あり、36本のデータ端子に対して、288本のIO線に対応するアクティブ領域10−1が選択される。(X11、X12)=(0、0)でメモリアレイ基本単位111、(X11、X12)=(1、0)でメモリアレイ基本単位112、(X11、X12)=(0、1)でメモリアレイ基本単位113、(X11、X12)=(1、1)でメモリアレイ基本単位114が選択され、メモリアレイ基本単位11内のロウ(ワード線)はX0−X10の11ビットで選択される。
2 ROWデコーダ(XDEC)
3 COLデコーダ(YDEC、COL DECORDER)
4 センスアンプ、Yスイッチ
5 データアンプ/ライトアンプ
6 制御回路(アドレス、コマンド、タイミング・コントローラ)
7 制御回路(Data I/O)
8 DRAMコアへの入力(Internal CK Address、CMD:内部クロック、アドレス、コマンド)
9 DRAMコアへのデータ入力(Internal Data Bus)
10、10−1、10−2、10−3、10−4 アクティブ領域
11 メモリアレイ基本単位(メモリマクロ)
12 サブ・コントローラ
13、13A、13B、13C バッファ
14 バンク
15 サブバンク
16 WRITE専用バス
17 READ専用バス
18 プリデコーダ
Claims (18)
- 書き込み及び読み出し可能なメモリセルを複数備えたメモリアレイが複数の基本単位からなり、
複数の前記基本単位に対して共通に設けられ、アドレス信号/制御信号の転送が行われる第1のバスと、
複数の前記基本単位に対して共通に設けられ、書き込みデータと読み出しデータの転送が行われる第2のバスと、
を備え、
前記第1のバスは、パイプライン・レジスタとして機能する少なくとも1つの第1のバッファ回路を備え、
前記第2のバスは、パイプライン・レジスタとして機能する少なくとも1つの第2のバッファ回路を備え、
前記第1のバスの一端から、アドレス/制御信号を、前記一端に対して遠端側の基本単位向けから、前記一端に対して近端側の基本単位向けの順に、順次、送出する第1の制御回路と、
書き込み時に、前記第2のバス上の一端から、データ信号を、前記一端に対して遠端側の基本単位向けから、前記一端に対して近端側の基本単位向けの順に、順次、送出する第2の制御回路と、
を備え、
前記第2のバスから複数の前記基本単位の各々に転送された書き込みデータは、複数の前記基本単位の各々に書き込まれ、
読み出し時に、複数の前記基本単位の各々からの読み出しデータは、前記第2のバスを介して、前記近端側の基本単位から前記遠端側の基本単位の順に前記第2の制御回路に到着し、前記第2の制御回路では、前記到着した読み出しデータを出力する、半導体装置。 - 前記メモリアレイが第1乃至第Nの基本単位からなり(ただし、Nは2以上の所定の正整数)、
前記第1のバスは、(N−1)対の隣接する前記基本単位の間に(N−1)個の前記第1のバッファ回路を備え、
前記第2のバスは、バースト長M×N(ただし、Mは1以上の所定の正整数)に対応したM×Nビットデータをシリアルに入出力する1つのデータ端子あたり、パラレルなM本のデータ線を有し、(N−1)対の隣接する前記基本単位の間に(N−1)個の前記第2のバッファ回路を備え、
前記第1の制御回路は、前記第1乃至第Nの基本単位のうちの最遠端の基本単位向けのアドレス/制御信号から、最近端の基本単位向けのアドレス/制御信号の順に、順次、前記第1のバスに、サイクル毎に送出し、
書き込み時に、前記第2の制御回路は、前記1つのデータ端子からシリアルに入力されるM×Nビットデータを、前記第1乃至第Nの基本単位のうちの最遠端の基本単位向けのデータから、最近端の基本単位向けのデータの順に、Mビットづつ、順次、パラレルに、前記第2のバスの前記M本のデータ線に、サイクル毎に送出し、
前記第2のバスから前記第1乃至第Nの基本単位の各々に転送されたMビットデータは、前記第1乃至第Nの基本単位の各々のM本のカラムに書き込まれ、
読み出し時に、前記第1乃至第Nの基本単位の各々のM本のカラムから読み出されたMビットデータは前記第2のバスを転送され、前記最近端の基本単位から読み出されたMビットデータから、前記最遠端の基本単位から読み出されたMビットデータの順に、順次、前記第2の制御回路に到着し、前記第2の制御回路は、前記データ端子からM×Nビットのデータをシリアルに出力する、請求項1記載の半導体装置。 - 前記第1のバスが、複数対の隣接する前記基本単位の各対の間に、前記第1のバッファ回路を備え、
前記第2のバスが、複数対の隣接する前記基本単位の各対の間に、前記第2のバッファ回路を備え、
複数の前記第1のバッファ回路と複数の前記第2のバッファ回路のうちの少なくとも1対の前記第1のバッファ回路と前記第2のバッファ回路がパイプライン・レジスタとして機能し、残りの前記第1のバッファ回路と前記第2のバッファ回路のパイプライン・レジスタ機能を無効化し、異なる複数のバースト長に対応可能とした、請求項1記載の半導体装置。 - 前記メモリアレイが第1乃至第N基本単位からなり(ただし、N=2^K、Kは2以上整数、^は冪乗演算子)、
前記第1のバスは、(N−1)対の隣接する前記基本単位の間に(N−1)個の第1のバッファ回路を備え、
前記第2のバスは、バースト長に対応した個数Kのビットデータをシリアルに入出力する1つのデータ端子あたり、M本(ただし、Mは2以上の所定の正整数)のデータ線を有し、(N−1)対の隣接する前記基本単位の間に(N−1)個の第2のバッファ回路を備え、
バースト長がM×Nのときは、(N−1)個の前記第1及び第2のバッファ回路はパイプライン・レジスタとして機能し、
バースト長がM×(N/(2^L))(ただし、Lは1以上K以下の所定の整数、^は冪乗演算)のときは、隣接する2^(K−1)個の基本単位を1つのセットとして、該隣接するセット間の前記第1のバッファ回路及び前記第2のバッファ回路がパイプライン・レジスタとして機能し、残りの第1及び第2のバッファ回路は、パイプライン・レジスタ機能が無効に設定される、請求項3記載の半導体装置。 - 複数の前記基本単位のそれぞれに対応して設けられ、前記第1のバスに転送されたアドレス/制御信号を受け、前記基本単位に供給する複数の第3のバッファ回路を備えた、請求項1乃至4のいずれか1項に記載の半導体装置。
- 書き込み、読み出しアクセスに対して、前記第1のバスへのアドレス/コマンドの転送サイクル、及び、書き込みアクセスにおいて前記第2のバスへの書き込みデータの転送サイクルからなる制御遅延に対応する第1の期間と、
前記メモリアレイの前記基本単位において、選択されたメモリセルへのデータの書き込み、又は、選択されたメモリセルからの読み出しが行われる選択時間に対応する第2の期間と、に関して、
前記第1の期間が、パイプライン制御に対応して複数サイクルからなり、前記第2の期間以上の長さを有する、請求項1乃至5のいずれか1項に記載の半導体装置。 - 読み出しアクセスにおいて、前記選択時間に続いて前記各基本単位からで読み出されたデータが前記第2のバスを転送され、前記第2の制御回路に到着するまでの出力遅延に対応する第3の期間が、前記選択時間に対応する前記第2の期間以上の長さを有する、請求項6記載の半導体装置。
- 前記第1の期間と前記第3の期間がともに前記第2の期間と同一の長さを有する、請求項7記載の半導体装置。
- 連続して順次投入される複数のコマンドに対応する前記第1及び第2の期間、又は、前記第1乃至第3の期間が、コマンド間でのパイプライン制御の単位とされる、請求項8記載の半導体装置。
- 前記基本単位をサブバンクとし、前記複数の前記サブバンクを含むバンクを備え、前記複数のサブバンクに対して複数のアクセスが行われる、請求項1乃至4のいずれか1項に記載の半導体装置。
- 前記第2のバスが、
前記第2の制御回路から前記複数の基本単位への書き込みデータを転送する書き込み専用バスと、
前記複数の基本単位からの読み出しデータを前記第2の制御回路へ転送する読み出し専用バスと、
を備え、
前記書き込み専用バスが、少なくとも1つの前記第2のバッファ回路を備え、
前記読み出し専用バスが、少なくとも1つの前記第2のバッファ回路を備えた、請求項1記載の半導体装置。 - 前記メモリアレイが、第1乃至第Nの基本単位からなり(ただし、N=2^K、Kは2以上の所定の正整数、^は冪乗演算子)、
前記基本単位のロウはXアドレスの下位側の第1のビット群で選択され、
前記第1乃至第Nの基本単位のうちの一つは、前記第1のビット群より上位のKビットからなる第2のビット群で選択される、請求項1記載の半導体装置。 - 前記メモリアレイが、第1乃至第Nの基本単位からなり(ただし、N=2^K、Kは2以上整数)、
前記基本単位のロウはXアドレスの下位側の第1のビット群で選択され、
カラムデコーダで前記第1のビット群より上位のKビットからなる第2のビット群をデコードして前記第1乃至第Nの基本単位のアクセス領域を選択する、請求項1記載の半導体装置。 - 前記メモリアレイが、第1乃至第Nの基本単位からなり(ただし、N=2^K、Kは2以上整数)、
前記基本単位のロウはXアドレスの下位側の第1のビット群で選択され、
ロウデコーダとカラムデコーダで前記第1のビット群より上位のKビットのうちの1部のビットと他のビットをそれぞれデコードして前記第1乃至第Nの基本単位のアクセス領域を選択する、請求項1記載の半導体装置。 - 前記基本単位は、前記第2のバスに転送されたメモリセルへの書き込みデータを受けて増幅する第1のアンプと、メモリセルからの読み出しデータを増幅し前記第2のバスに出力する第2のアンプを備えた、請求項1乃至14のいずれか1項に記載の半導体装置。
- 前記第1及び2のバッファ回路の各バッファ回路は、
前記第2のバスからの書き込みデータを受け、書き込み許可制御信号とアドレス空間選択論理とにより、前記第2のバスの後段側への伝達、非伝達を制御する第1の3ステートバッファと、
前記第1の3ステートバッファの出力が接続する前記第1のバスの前記後段側からの読み出しデータを受け、読み出し許可制御信号とアドレス空間選択論理とにより、前記第1のバスの前段側への伝達、非伝達を制御する第2の3ステートバッファと、
前記第1の3ステートバッファの出力をラッチするラッチ回路と、
を備えた、請求項1又は5記載の半導体装置。 - 前記第3のバッファ回路は、前記第1のバスからのアドレス/制御信号を受け、許可制御信号とアドレス空間選択論理とにより、前記第1のバスの後段側への伝達、非伝達を制御する3ステートバッファと、
前記3ステートバッファの出力をラッチするラッチ回路と、
を備えた、請求項5又は16記載の半導体装置。 - 前記第3のバッファ回路と、前記基本単位の間に、前記第3のバッファ回路からアドレス/制御信号を受け、前記基本単位を制御するサブ・コントローラを備えた、請求項5又は17記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011105119A JP5658082B2 (ja) | 2011-05-10 | 2011-05-10 | 半導体装置 |
CN201210147788.XA CN102779101B (zh) | 2011-05-10 | 2012-05-10 | 半导体装置 |
TW101116714A TWI527032B (zh) | 2011-05-10 | 2012-05-10 | Semiconductor device |
US13/468,626 US9053762B2 (en) | 2011-05-10 | 2012-05-10 | Pipeline-controlled semiconductor memory device with reduced power consumption and memory access time |
US14/699,027 US9412435B2 (en) | 2011-05-10 | 2015-04-29 | Pipeline-controlled semiconductor memory device with reduced power consumption and memory access time |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011105119A JP5658082B2 (ja) | 2011-05-10 | 2011-05-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012238349A JP2012238349A (ja) | 2012-12-06 |
JP5658082B2 true JP5658082B2 (ja) | 2015-01-21 |
Family
ID=47124019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011105119A Expired - Fee Related JP5658082B2 (ja) | 2011-05-10 | 2011-05-10 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9053762B2 (ja) |
JP (1) | JP5658082B2 (ja) |
CN (1) | CN102779101B (ja) |
TW (1) | TWI527032B (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5658082B2 (ja) * | 2011-05-10 | 2015-01-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8788756B2 (en) * | 2011-11-28 | 2014-07-22 | Xilinx, Inc. | Circuit for and method of enabling the transfer of data by an integrated circuit |
JP2014149889A (ja) * | 2013-01-31 | 2014-08-21 | Toshiba Corp | 半導体記憶装置 |
WO2015183834A1 (en) | 2014-05-27 | 2015-12-03 | Rambus Inc. | Memory module with reduced read/write turnaround overhead |
CN106649190A (zh) * | 2015-10-29 | 2017-05-10 | 池州职业技术学院 | 一种电子产品一体化快速存储集成系统 |
US9653148B1 (en) * | 2016-02-18 | 2017-05-16 | Piecemakers Technology, Inc. | Multi-bank memory device and system |
JP6131357B1 (ja) * | 2016-03-18 | 2017-05-17 | 力晶科技股▲ふん▼有限公司 | 半導体記憶装置とそのアドレス制御方法 |
KR20180062255A (ko) | 2016-11-30 | 2018-06-08 | 에스케이하이닉스 주식회사 | 반도체장치 |
US10269420B2 (en) * | 2016-12-13 | 2019-04-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory with symmetric read current profile and read method thereof |
JP7242634B2 (ja) | 2017-07-30 | 2023-03-20 | ニューロブレード リミテッド | メモリチップ |
US11568920B2 (en) | 2017-08-02 | 2023-01-31 | Samsung Electronics Co., Ltd. | Dual row-column major dram |
US10867681B2 (en) * | 2018-03-23 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | SRAM memory having subarrays with common IO block |
US10949117B2 (en) * | 2018-09-24 | 2021-03-16 | Micron Technology, Inc. | Direct data transfer in memory and between devices of a memory module |
US10977121B2 (en) | 2018-10-17 | 2021-04-13 | Macronix International Co., Ltd. | Fast page continuous read |
US11048649B2 (en) | 2018-10-17 | 2021-06-29 | Macronix International Co., Ltd. | Non-sequential page continuous read |
JP2020102289A (ja) * | 2018-12-21 | 2020-07-02 | キオクシア株式会社 | 半導体記憶装置 |
US10573373B1 (en) * | 2019-03-28 | 2020-02-25 | Micron Technology, Inc. | Serializer |
US10957384B1 (en) * | 2019-09-24 | 2021-03-23 | Macronix International Co., Ltd. | Page buffer structure and fast continuous read |
US11302366B2 (en) | 2020-03-06 | 2022-04-12 | Macronix International Co., Ltd. | Method and system for enhanced read performance in low pin count interface |
US11249913B2 (en) | 2020-03-06 | 2022-02-15 | Macronix International Co., Ltd. | Continuous read with multiple read commands |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09161471A (ja) * | 1995-12-06 | 1997-06-20 | Internatl Business Mach Corp <Ibm> | Dramシステム、dramシステムの動作方法 |
DE10008243B4 (de) * | 2000-02-23 | 2005-09-22 | Infineon Technologies Ag | Integrierter Speicher mit Plattenleitungssegmenten |
US6418044B1 (en) * | 2000-12-28 | 2002-07-09 | Stmicroelectronics, Inc. | Method and circuit for determining sense amplifier sensitivity |
KR100434514B1 (ko) * | 2002-09-14 | 2004-06-05 | 삼성전자주식회사 | 능동적 복원기능을 갖는 메모리를 구비하는 반도체 메모리장치 |
US6577548B1 (en) * | 2002-09-26 | 2003-06-10 | International Business Machines Corporation | Self timing interlock circuit for embedded DRAM |
WO2005004164A1 (ja) * | 2003-06-30 | 2005-01-13 | Fujitsu Limited | 半導体記憶装置 |
US7222224B2 (en) | 2004-05-21 | 2007-05-22 | Rambus Inc. | System and method for improving performance in computer memory systems supporting multiple memory access latencies |
JP5314612B2 (ja) * | 2010-02-04 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP5314640B2 (ja) * | 2010-06-21 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5658082B2 (ja) * | 2011-05-10 | 2015-01-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2011
- 2011-05-10 JP JP2011105119A patent/JP5658082B2/ja not_active Expired - Fee Related
-
2012
- 2012-05-10 TW TW101116714A patent/TWI527032B/zh not_active IP Right Cessation
- 2012-05-10 US US13/468,626 patent/US9053762B2/en active Active
- 2012-05-10 CN CN201210147788.XA patent/CN102779101B/zh not_active Expired - Fee Related
-
2015
- 2015-04-29 US US14/699,027 patent/US9412435B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20120287729A1 (en) | 2012-11-15 |
TWI527032B (zh) | 2016-03-21 |
US9412435B2 (en) | 2016-08-09 |
JP2012238349A (ja) | 2012-12-06 |
TW201310452A (zh) | 2013-03-01 |
CN102779101B (zh) | 2016-11-02 |
US9053762B2 (en) | 2015-06-09 |
US20150235692A1 (en) | 2015-08-20 |
CN102779101A (zh) | 2012-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5658082B2 (ja) | 半導体装置 | |
US20060171234A1 (en) | DDR II DRAM data path | |
US8358557B2 (en) | Memory device and method | |
JP2011530735A (ja) | メモリモジュール内の独立制御式仮想メモリ装置 | |
KR100890381B1 (ko) | 반도체 메모리 소자 | |
KR101161744B1 (ko) | 반도체 메모리 장치 | |
KR100578233B1 (ko) | 동기식메모리장치의 데이터 입출력 가변제어장치 | |
JP5420827B2 (ja) | アドレスカウンタ及びこれを有する半導体記憶装置、並びに、データ処理システム | |
JP5314612B2 (ja) | 半導体記憶装置 | |
JP5314640B2 (ja) | 半導体装置 | |
JP5666077B2 (ja) | アドレスカウンタ及びこれを有する半導体記憶装置、並びに、データ処理システム | |
KR20120098105A (ko) | 데이터 전송 회로 및 이를 포함하는 메모리 장치 | |
JP2017045491A (ja) | 半導体メモリ、メモリシステム | |
US20230025899A1 (en) | Processing-in-memory(pim) device | |
WO2006077047A1 (en) | Near pad ordering logic | |
KR20120126031A (ko) | 반도체 장치 | |
US20060268850A1 (en) | Data input circuit and semiconductor device utilizing data input circuit | |
KR100532444B1 (ko) | N 비트 프리패치 구조로 2n 비트 프리패치 스킴을구현하는 메모리 장치 및 이 메모리 장치의 2n 비트프리패치 방법 및 자동 프리차아지 방법 | |
JPWO2009081551A1 (ja) | メモリ装置及びその制御方法 | |
JP2004362756A (ja) | 集積回路装置及びその動作方法 | |
US20210350837A1 (en) | Processing-in-memory (pim) device | |
US20230073929A1 (en) | Processing-in-memory(pim) device | |
US11775295B2 (en) | Processing-in-memory (PIM) devices | |
CN113157632B (en) | In-memory processing device | |
US11422803B2 (en) | Processing-in-memory (PIM) device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5658082 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |