KR20060003037A - 화합물 반도체 에피택셜 기판 - Google Patents

화합물 반도체 에피택셜 기판 Download PDF

Info

Publication number
KR20060003037A
KR20060003037A KR1020057019950A KR20057019950A KR20060003037A KR 20060003037 A KR20060003037 A KR 20060003037A KR 1020057019950 A KR1020057019950 A KR 1020057019950A KR 20057019950 A KR20057019950 A KR 20057019950A KR 20060003037 A KR20060003037 A KR 20060003037A
Authority
KR
South Korea
Prior art keywords
layer
substrate
oxygen
gaas
compound semiconductor
Prior art date
Application number
KR1020057019950A
Other languages
English (en)
Inventor
히사시 야마다
다케노리 오사다
노보루 후쿠하라
Original Assignee
스미또모 가가꾸 가부시끼가이샤
스미카 에피 솔루션 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시끼가이샤, 스미카 에피 솔루션 컴퍼니 리미티드 filed Critical 스미또모 가가꾸 가부시끼가이샤
Publication of KR20060003037A publication Critical patent/KR20060003037A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

기판, 및 상기 기판 상에 서브-콜렉터층, 콜렉터층, 베이스층, 이미터층 및 콘택트층(들) 을 순서대로 포함하는 화합물 반도체 에피택셜 기판으로서, 기판과 서브-콜렉터층 사이에 산소 함유층을 갖는 화합물 반도체 에피택셜 기판.
화합물 반도체 에피택셜 기판

Description

화합물 반도체 에피택셜 기판 {COMPOUND SEMICONDUCTOR EPITAXIAL SUBSTRATE}
기술분야
본 발명은 화합물 반도체 에피택셜 기판에 관한 것으로, 보다 상세하게는 이종 접합 바이폴라 트랜지스터를 제조하는데 적합한 화합물 반도체 에피택셜 기판에 관한 것이다.
배경기술
이종 접합 바이폴라 트랜지스터 (이하, 몇몇 경우 HBT 라 함) 는 이미터 주입 효율을 개선시키기 위하여, 이미터-베이스 접합이 이미터층용 베이스층 보다 대역 갭이 큰 물질을 이용하여 이종 접합으로 이루어지는 바이폴라 트랜지스터이며, 마이크로파 대역 이상의 주파수 영역에 이용되는 반도체 소자로서 적합하다.
예를 들면, GaAs HBT 의 경우, 일반적으로, 이미터-베이스 접합인 p-n 접합이 이종 접합의 구조인 화합물 반도체 에피택셜 기판은, 금속 유기 화학 기상 증착 프로세스 (MOCVD 프로세스) 를 이용하여, n+-GaAs 층 (서브-콜렉터층), n-GaAs 층 (콜렉터층), p-GaAs 층 (베이스층), n-AlGaAs 층 또는 n-InGaP 층 (이미터층), 및 n-GaAs 층 (서브-이미터층) 을 반절연성 GaAs 기판 상에 순차적으로 결정 성장시킴으로써 제조된다. HBT 는 화합물 반도체 에피택셜 기판을 이용하여 제조된다. 여기에, InP 기판을 이용하는 HBT 용 화합물 반도체 에피택셜 기판 또한 널리 이용된다.
도 3 은 통상 이용되는 GaAs HBT 의 층 구조의 패턴을 나타내는 도면이다. HBT (100) 에서, MOCVD 프로세스와 같은 적절한 기상 성장 프로세스를 이용하여, n+-GaAs 로 구성되는 서브-콜렉터층 (102), n-GaAs 로 구성되는 콜렉터층 (103), p-GaAs 로 구성되는 베이스층 (104), n-InGaP 또는 n-AlGaAs 로 구성되는 이미터층 (105), n+-GaAs 로 구성되는 서브-이미터층 (106), 및 n+-InGaAs 로 구성되는 이미터 콘택트층 (107) 은, 순서대로 반-절연성 GaAs 기판 상에 반도체 박막 결정층으로서 형성된다. 콜렉터 전극 (108) 은 서브-콜렉터층 (102) 상에 형성되고, 베이스 전극 (109) 은 베이스층 (104) 상에 형성되며, 이미터 전극 (110) 은 이미터 콘택트층 (107) 상에 형성된다.
이와 같이 구성되는 HBT 에서, 전류 이득 (β) 은 다음의 식으로 표현된다.
β=Ic/Ib=(In-Ir)/(Ip+Is+Ir)
여기서, Ic 는 콜렉터 전류, Ib 는 베이스 전류, In 은 이미터로부터 베이스로의 전자 주입 전류, Ip 는 베이스로부터 이미터로의 홀 주입 전류, Is 는 이미터/베이스 인터페이스 재결합 전류, Ir 은 베이스에서의 재결합 전류를 나타낸다.
따라서, 전류 이득 β 를 향상시키기 위하여, 베이스에서의 재결합 전류 Ir 은 감소되어야 한다. 베이스에서의 재결합 전류가 베이스층의 결정성에 현저하게 영향을 받기는 하지만, 또한 서브-콜렉터층의 결정성 및 성장용으로 이용되는 기판의 결정성에 의해서도 현저하게 영향을 받는다. 이러한 결정성의 저하로 인하여, 전류 이득 β 또한 저하된다.
따라서, 기판 상에 형성되는 HBT 기능층의 전류 이득 β 은 기판의 전위 밀도에 영향을 받으며, 동일한 제조 프로세스를 적용하더라도 이용되는 기판의 종류에 의해 HBT 의 전기적 특성 변동이 야기된다는 문제가 있다. 이 문제를 해결하기 위하여, 지금까지는 기판 상에 버퍼층을 형성하는 방법이 제안되어 왔다. 예를 들면, GaAs 기판의 경우, GaAs 또는 AlGaAs 격자 기판, 또는 GaAs/AlGaAs 초격자 기판을 버퍼층에 형성하는 구성이 제안되어 왔으며, 그 결과, 기판에 존재하는 결함이 기판 상에 형성되는 에피택셜층으로 전달되는 것을 방지하게 되었다.
그러나, 전술한 격자 구조 또는 초격자 구조가 버퍼층에 형성되는 구성에 의해, 기판 상부에 형성되는 에피택셜층으로의 기판내 결함 전달을 충분히 억제할 수 없을 것이기 때문에, 전류 이득 특성은 이용되는 기판의 종류에 따라 여전히 변동된다. 따라서, 로트의 변동, 기판의 결정성 등에 상관없이 제조시 안정적인 전기적 특성을 획득할 수 있는 화합물 반도체 에피택셜 기판이 요구되어 왔다. 또한, 기판내 결함의 영향을 받지 않고 바람직한 전류 이득을 갖는 장치를 제조하는 것이 요구되어 왔다.
발명의 개시
본 발명의 목적은 배경기술에서 전술한 문제를 해결할 수 있는 화합물 반도체 에피택셜 기판을 제공하는데 있다.
전술한 문제를 해결하기 위하여, 본 발명에서는, 버퍼층, 서브-콜렉터층, 콜렉터층, 베이스층 및 이미터층이 기판 상에 형성되는 화합물 반도체 에피택셜 기판에서, 서브-콜렉터층과 기판 사이에 산소 함유층을 형성하여, 이 산소 함유층에 의해 기판에 존재하는 결함의 전달을 억제한다. 이에 의해, HBT 전류 이득 특성의 변동이 개선될 수 있으며, HBT 특성이 개선될 수 있다. 또한, 기판의 종류에 상관없이 안정적인 장치 특성을 획득할 수 있는 화합물 반도체 에피택셜 기판을 제공할 수 있다.
본 발명의 제 1 실시형태에 따르면, 기판, 및 상기 기판 상에 형성된 서브-콜렉터층, 콜렉터층, 베이스층, 이미터층 및 콘택트층(들) 을 순서대로 포함하고, 기판과 상기 서브-콜렉터층 사이에 산소 함유층을 갖는 화합물 반도체 에피택셜 기판을 제공한다.
본 발명의 제 2 실시형태에 따르면, 산소 함유층은 AlxGa1 - xAs (0
Figure 112005059523395-PCT00001
x
Figure 112005059523395-PCT00002
1) 층인, 제 1 실시형태에 따른 화합물 반도체 에피택셜 기판이 제공된다.
본 발명의 제 3 실시형태에 따르면, 산소 함유층은 1×1016 cm-3 이상의 산소 농도를 갖는, 제 2 실시형태에 따른 화합물 반도체 에피택셜 기판이 제공된다.
본 발명의 제 4 실시형태에 따르면, 산소 함유층은 1×1016 cm-3 이상에서 1 ×1021 cm-3 이하의 산소 농도를 갖는, 제 3 실시형태에 따른 화합물 반도체 에피택셜 기판이 제공된다.
도면의 간단한 설명
도 1 은 본 발명에 따른 화합물 반도체 에피택셜 기판의 실시형태의 패턴을 나타내는 층 구성도이다.
도 2 는 도 1 에 나타낸 기상 성장된 화합물 반도체 에피택셜 기판을 제조하기 위해 이용되는 기판 성장 반도체 제조 장치의 주요부분의 패턴을 나타내는 층 구성도이다.
도 3 은 GaAs HBT 에서 통상 이용되는 층 구조의 패턴을 나타내는 도면이다.
발명을 수행하기 위한 최적의 모드
본 발명의 실시형태의 예를 도면을 참조하여 상세하게 설명한다.
도 1 은 본 발명의 실시형태의 예시의 패턴을 나타내는 도면이다. 도 1 은 GaAs HBT 제조용 박막 결정 웨이퍼로서 이용되는 화합물 반도체 에피택셜 기판을 나타낸다.
도 1 에 나타낸 화합물 반도체 에피택셜 기판 (1) 의 구조는 다음과 같다 : 화합물 반도체 에피택셜 기판 (1) 은 MOCVD 프로세스를 이용하여 반절연성 GaAs 단결정으로 구성되는 GaAs 기판 (2)(도 1 의 (0001) 면) 상에 복수의 반도체 박막 결 정 성장층들을 순차적으로 적층하여 구성된다. 본 발명의 화합물 반도체 에피택셜 기판을 제조하기 위한 프로세스는 본 실시형태에서 이용된 MOCVD 프로세스로서 한정되는 것이 아니라, 액상 에피택셜 성장 프로세스, 분자빔 에피택셜 프로세스, 화학빔 에피택셜 프로세스, 또는 원자층 에피택셜 프로세스 등을 이용할 수 있다.
산소를 함유하는 버퍼층 (3) 은 GaAs 기판 (2) 상에 형성된다. 본 실시형태에서, 버퍼층 (3) 은 MOCVD 프로세스를 이용하여 AlxGa1 - xAs (0
Figure 112005059523395-PCT00003
x
Figure 112005059523395-PCT00004
1) 의 일반식으로 나타낸 화합물 반도체의 단결정층으로서 형성된다. 이 실시형태에서, 버퍼층 (3) 내에서의 Al 의 조성치는 0.3 이다. 버퍼층 (3) 내에서의 산소 농도는 약 1×1019 cm-3 원자 농도이다. 버퍼층 (3) 으로 산소를 도핑하기 위하여 임의의 프로세스를 이용할 수 있다. 예를 들면, 버퍼층 (3) 을 형성할 때 수소 또는 비활성 가스로 희석된 산소 가스를 반응로에 공급하는 프로세스; 또는 버퍼층 (3) 을 성장시키기 전에 오존 처리에 의해 옥사이드막을 GaAs 기판 (2) 상에 미리 형성한 다음 버퍼층 (3) 을 성장시키는 프로세스를 또한 이용할 수 있다. 비록 산소 가스 이외의 산소 도핑 재료의 예는 에테르, 니트로겐 옥사이드, 알코올, 카본 디옥사이드 및 카본 모녹사이드를 포함하지만, 이 재료들을 이로 한정하지 않으며, 물질이 결정으로 포함될 수 있는 산소를 포함한다면 임의의 물질을 이용할 수 있다.
HBT 기능층 (4) 은 산소를 함유하는 AlGaAs 층으로서 버퍼층 (3) 상에 형성 된다. 버퍼층 (3) 상에, 화합물 반도체 에피택셜 성장 결정층으로서, 서브-콜렉터층 (41) 으로서 기능하는 n+-GaAs, 및 콜렉터층 (42) 으로서 기능하는 n--GaAs 각각을 순차적으로 소정의 두께로 형성한다. 콜렉터층 (42) 상에, 베이스층 (43) 으로서 기능하는 p+-GaAs 을 또한 화합물 반도체 에피택셜 성장 결정층으로서 형성한다. 베이스층 (43) 상에, 이미터층 (44) 으로서 기능하는 n-InGaP 을 형성하고; 이미터층 (44) 상에 n+-GaAs 층을 서브-이미터층 (45) 으로서 형성하며, n+-GaAs 층과 n+-InGaAs 층을 이미터 콘택트층 (46, 47) 으로서 각각 형성한다. 전술한 HBT 기능층들 (4) 은 이러한 층 (41 내지 47) 의 집합적인 용어이다.
산소를 함유하는 AlGaAs 층만이 버퍼층이 될 필요는 없으며, 예를 들어 복수의 버퍼층이 GaAs 기판 (2) 과 서브-콜렉터층 (41) 사이에 형성되는 경우, 산소를 함유하는 GaAs 층, 산소를 함유하는 AlGaAs 층, 평면 첨가된 (planar-added) 산소를 함유하는 층 중 하나 이상이 복수의 층 중에서 형성된다면, 이들은 버퍼층 (3) 으로서 간주될 수 있다.
MOCVD 프로세스를 이용하여 에피택시 성장된 반도체 박막 결정층으로서 전술한 층 각각을 형성하기 위한 프로세스를 상세하게 설명한다.
도 2 는 MOCVD 프로세스를 이용하여 도 1 에 도시된 화합물 반도체 에피택셜 기판 (1) 을 제조하기 위해 이용되는 기상 성장된 반도체 제조 장치 (1) 의 주요부를 개략적으로 나타낸다. 기상 성장된 반도체 제조 장치 (10) 에는 재료 공급 시스템 (미도시) 로부터의 재료 가스가 재료 공급선 (11) 을 통해 공급되는 반응기 (12) 가 구비된다. GaAs 기판 (2) 을 고정 및 가열하기 위한 서셉터 (13) 가 반응기 (12) 에 장착된다. 이 실시형태에서, 서셉터 (13) 는 다각형 프리즘 형상의 몸체이며, 복수의 GaAs 기판 (2) 이 표면 상에 고정된다. 서셉터 (13) 는 서셉터 (13) 가 회전 장치 (14) 에 의해 회전될 수 있는 공지된 구조를 갖는다. 서셉터 (13) 에서, 참조번호 (15) 인 적외선 램프가 장착되어 서셉터 (13) 를 가열한다. 가열용 전류가 가열용 전원 (16) 으로부터 적외선 램프 (15) 로 흐르도록 함으로써, GaAs 기판 (2) 을 필요한 성장 온도로 가열할 수 있다. 가열에 의해, 재료 공급선 (11) 을 통해 반응기 (12) 에 공급된 재료 가스는 GaAs 기판 (2) 상에 열분해되며, 소망의 화합물 반도체 박막 결정이 GaAs 기판 (2) 상에 기상으로 성장될 수 있다. 소모된 가스는 배기구 (12A) 로부터 외부로 방출되어 배출 가스 처리 장치로 전달된다.
여기서, GaAs 기판으로서 이용되는 것은 LEC (액체 봉지형 쵸크랄스키, liquid encapsulated Czchralski) 프로세스, VB (수직 브릿지만, vertical bridgeman) 프로세스 또는 VGF (수직 그레디언드 프리징, vertical gradient freezing) 프로세스 등에 의해 제조되는 반절연성 GaAs 단결정 기판이다. 이러한 제조 프로세스 중 임의의 경우, 결정학적 면방위로부터 약 0.05 내지 10°의 그레디언트를 갖는 기판을 준비하는 것이 바람직하지만 이로 한정되지는 않는다.
전술한 바와 같이 준비된 GaAs 단결정 기판의 표면을 디그리싱 (degreasing), 세정, 에칭, 물세정 및 건조한 후, 이 GaAs 단결정 기판을 반응기 (12) 의 서셉터 (13) 상에 GaAs 기판 (2) 으로서 위치시킨다. 다음으로, 반응기 (12) 내의 가스를 고순도 수소로 충분히 교체한 후, 가열을 시작한다. 반응로가 적절한 온도로 안정화될 때, 30 nm 두께의 산소 첨가된 AlGaAs 층을 640 ℃ 에서 GaAs 기판 (2) 상에 성장시켜, 캐리어 가스로서 수소를, V 족 원소용 재료로서 아르신을, III 족 원소용 재료로서 트리메틸 갈륨 (TMG) 및 트리메틸 알루미늄 (TMA) 를, 산소용 재료로서 에테르를 이용하여, 버퍼층 (3) 을 640 ℃ 에서 형성한다.
산소 첨가된 버퍼층 (3) 상에, 서브-콜렉터층 (41) 및 콜렉터층 (42) 은 640 ℃ 의 성장 온도에서 성장된다. 또한, 620 ℃ 의 성장 온도에서 콜렉터층 (42) 상에 베이스층 (43), 이미터층 (44) 및 서브-이미터층 (45) 을 성장시키고, 서브-이미터층 (45) 상에 이미터-콘택트층 (46, 47) 을 형성한다.
화합물 반도체 에피택셜 기판 (1) 에는, 산소를 함유하는 AlGaAs 층인 버퍼층 (3) 이 GaAs 기판 (2) 과 서브-콜렉터층 (41) 사이에 산소 함유층으로서 형성되기 때문에, MOCVD 프로세스를 이용하여 화합물 반도체 단결정 박막층이 GaAs 기판 (2) 상에 순차적으로 적층될 때, GaAs 기판 (2) 에 존재하는 전위와 같은 결함의 서브-콜렉터층 (41) 으로의 전달이 산소 함유층인 버퍼층 (3) 에 의해 효과적으로 억제될 수 있다.
본 발명자들은 GaAs 기판 (2) 내에서의 결함 전달이 버퍼층 (3) 에 함유되는 산소에 의해 억제될 수 있는 원인을 다음으로 고려하였다: 산소가 높은 전자 친화도를 가지며 트랩을 전기적으로 끌어내기 때문에, 버퍼층 (3) 의 성장 동안 GaAs 기판 (2) 으로부터 계승되는 전위와 같은 결함의 확산이 효과적으로 억제될 수 있다. 또한, 산소의 이온 반경이 작아서, 산소 함유층 내의 산소 원자 주변에 국부적인 스트레인을 생성하고, 결함이 쉽게 포획되므로, 버퍼층 (3) 의 성장 동안 GaAs 기판 (2) 으로부터 계승되는 전위와 같은 결함의 확산이 효과적으로 억제될 수 있다.
그 결과, GaAs 기판 (3) 으로부터 계승되는 많은 결함이 버퍼층 (3) 에서 종결되기 때문에, GaAs 기판 (2) 의 결함 효과는 HBT 기능층 (4) 의 형성 동안에 최소화될 수 있으며, 베이스층 (43) 의 결정성이 현저하게 개선될 수 있다. 따라서, 베이스층에서의 재결합 전류가 감소될 수 있으며, 산소를 함유하지 않는 통상의 버퍼층을 이용하는 경우에 비해 HBT 의 전류 이득의 변동이 현저하게 개선되고, HBT 특성이 개선될 수 있다. 또한, 전위와 같은 결함의 계승이 GaAs 기판 (2) 에 존재함에도 불구하고, 이러한 결함의 HBT 기능층 (4) 으로의 계승이 억제될 수 있으며, GaAs 기판 (2) 의 종류에 상관없이 바람직하고 안정적인 장치가 구현됨으로써 수율이 향상되도록 한다.
전술한 실시형태에서는, 화합물 반도체 에피택셜 기판 (1) 을 MOCVD 프로세스를 이용하여 제조하는 경우를 설명하였으나, 본 발명은 이 프로세스로 한정되지 않으며, 다른 적절한 프로세스를 또한 이용할 수 있다. 예를 들면, 분자빔 에피택시 프로세스 (MBE 프로세스) 와 같은 다양한 기상 성장 프로세스를 또한 이용할 수 있다. 비록 버퍼층 (3) 을 형성할 때 AlGaAs 에 산소를 첨가하기 위한 재료로서 에테르를 이용하였으나, 산소를 첨가하기 위한 재료를 에테르로 한정하는 것이 아니라, 결정에 산소를 포함시킬 수 있는 재료라면 전술한 재료와 다른 재료를 또한 이용할 수 있다. 이들은 단독으로 또는 화합하여 이용할 수 있다. 통상의 프로세스에서는, 기판을 에칭하여 자연적으로 형성된 산소막을 제거한 후에 GaAs 를 이용하지만, 본 발명에서는 에칭하지 않고 버퍼층 (3) 에 자연적으로 산소가 포함된 산소막을 산소 공급원으로서 이용한다.
버퍼층 (3) 의 AlxGa1 - xAs (0
Figure 112005059523395-PCT00005
x
Figure 112005059523395-PCT00006
1) 중에서 Al 조성치 x 를 증가시킴에 따라, 산소 함유량은 증가된다. 따라서, Al 조성치를 증가시킴으로써, GaAs 기판 (2) 의 결함의 영향은 감소될 수 있으며, 베이스층 (43) 의 결정성은 개선될 수 있다. 그러나, Al 조성치가 현저하게 증가된다면, AlGaAs 는 쉽게 불안정해지고 산화된다. Al 조성치 x 는 바람직하게는 0.1<x<0.8 이며, 보다 바람직하게는 0.2
Figure 112005059523395-PCT00007
x
Figure 112005059523395-PCT00008
0.7 이다.
본 발명에서, InP 기판은 또한 GaAs 기판 대신 이용될 수 있다. InP 기판을 GaAs 기판 대신 이용하는 HBT 용 화합물 반도체 에피택셜 기판의 경우, InyAl1 -yAs (0
Figure 112005059523395-PCT00009
y
Figure 112005059523395-PCT00010
1) 층을 이용할 수 있다. 이 중에서, InP 기판에 격자 매칭되는 In0 .52Al0 .48As 층을 이용하는 것이 바람직하다.
InyAl1 - yAs 층으로 구성되는 버퍼층에 산소를 첨가함으로써, 도 1 에 도시되는 실시형태의 경우와 동일한 동작 및 효과를 달성할 수 있다. 또한 이 경우, 산소 함유 InAlAs 층이 버퍼층일 필요는 없으며, InP 기판과 그 상부에 형성되는 서브-콜렉터층 사이에 적절한 형태의 산소 함유층이 형성되어도 충분하다. 이 경우의 산소 농도 등은 전술한 것과 실질적으로 동일하다.
버퍼층 (3) 에서의 산소 농도의 범위는 일반적으로는 1×1016 cm-3 이상이며, 바람직하게는 1×1017 cm-3 이상이며, 보다 바람직하게는 1×1018 cm-3 이상이다. 산소 농도가 1×1016 cm-3 보다 작은 경우, 본 발명에서 발생되는 효과가 저하된다. 그 반면, 과도한 산소는 버퍼층 (3) 상에 성장되는 에피택셜층의 표면 상태를 열화시킨다; 따라서, 산소 농도의 상한은 바람직하게는 1×1021 cm-3 이하이며, 보다 바람직하게는 1×1020 cm-3 이하이다.
실시예 및 비교예를 참조하여, 본 발명을 이하에 상세하게 설명한다; 그러나, 본 발명은 이들로서 한정되는 것은 아니다.
실시예 1
도 1 에 나타낸 구조를 갖는 화합물 반도체 에피택셜 기판은 다음과 같이 제조되었다 : 50000/cm2 의 결함 밀도를 갖는 GaAs 기판을 준비하고, 이 GaAs 기판 상에 30 nm 두께를 갖는 Al0 .3Ga0 .7As 버퍼층을 성장시켰다. 이 때, 산소 공급원으로서 에테르를 이용하였으며, 버퍼층의 산소 농도는 1×1019 cm- 3 이었다. MOCVD 프로세스를 이용하여 버퍼층 상에 HBT 기능층을 형성하였다.
두께, In 조성 등은 다음과 같다 : 이미터 콘택트층 (47) 은 n+-InGaAs 층으로 구성되며, In 조성치는 0.5 이고, 막 두께는 50 nm 이였으며, 캐리어 농도는 2.0×1019 cm- 3 이었다. 이미터 콘택트층 (46) 은 n+-InGaAs 층으로 구성되며, In 조성치는 서브-이미터층 (45) 과의 경계에서의 0 으로부터 이미터 콘택트층 (47) 과의 경계에서의 0.5 로 연속적으로 변화하였으며, 막 두께는 50 nm 이었고, 캐리어 농도는 2.0×1019 cm- 3 이었다. 서브-이미터층 (45) 은 n+-GaAs 층으로 구성되며, 막 두께는 100 nm 이였으며, 캐리어 농도는 3.0×1018 cm- 3 이었다. 이미터층 (44) 은 n-InGaP 층으로 구성되었으며, In 조성치는 0.48 이였고, 막 두께는 30 nm 이였으며, 캐리어 농도는 3.0×1017 cm- 3 이었다. 베이스층 (43) 은 p+-GaAs 층으로 구성되었으며, 막 두께는 80 nm 이였으며, 캐리어 농도는 4.0×1019 cm-3 이었다. 콜렉터층 (42) 은 n--GaAs 층으로 구성되며, 막 두께는 700 nm 이였으며, 캐리어 농도는 5.0×1015 cm- 3 이었다. 서브-콜렉트층 (41) 은 n+-GaAs 층으로 구성되었으며, 막 두께는 500 nm 이였고, 캐리어 농도는 3.0×1018 cm- 3 이었다.
이와 같이 획득되는 화합물 반도체 에피택셜 기판을 이용하여 HBT 소자를 제조하였다. 이미터 사이즈는 100㎛×100㎛ 이었다. HBT 소자의 전류 이득 β 은 141 인 것으로 측정되었다. 본 실시형태에서, 콜렉터 전류가 1 kA/cm2 에서 흘렀을 때 콜렉터 전류/베이스 전류가 전류 이득 β 이었다.
실시예 2
이용된 GaAs 기판내 결함 밀도가 3000 내지 4000/cm2 이었다는 점을 제외하고, 실시예 1 과 동일한 방법으로 HBT 소자를 제조하였다. 전류 이득 β 는 141 인 것으로 측정되었다.
실시예 3
이용된 GaAs 기판내 결함 밀도가 3000 내지 4000/cm2 이었으며 자연적으로 형성된 옥사이드막 형성을 억제하였다는 점을 제외하고, 실시예 1 과 동일한 방법으로 HBT 소자를 제조하였다. 전류 이득 β 는 141 인 것으로 측정되었다.
비교예 1
실시예 1 에서 이용되는 GaAs 기판과 동일한 종류의 기판을 이용하여, 기판 상에 산소를 함유하지 않는 AlGaAs 로 구성되는 30 nm 두께의 버퍼층을 성장시키고, 실시예 1 과 동일한 방법으로 HBT 기능층을 형성한 화합물 반도체 에피택셜 기판을 제조하여, HBT 소자를 제조하였다. HBT 소자의 전류 이득 β 는 128 인 것으로 측정되었다.
비교예 2
실시예 2 에서 이용되는 GaAs 기판과 동일한 종류의 기판을 이용하여, 기판 상에 산소를 함유하지 않는 AlGaAs 로 구성되는 30 nm 두께의 버퍼층을 성장시키 고, 실시예 2 과 동일한 방법으로 HBT 기능층을 형성한 화합물 반도체 에피택셜 기판을 제조하여, HBT 소자를 제조하였다. HBT 소자의 전류 이득 β 는 126 인 것으로 측정되었다.
비교예 3
실시예 3 에서 이용되는 GaAs 기판과 동일한 종류의 기판을 이용하여, 기판 상에 산소를 함유하지 않는 AlGaAs 로 구성되는 30 nm 두께의 버퍼층을 성장시키고, 실시예 3 과 동일한 방법으로 HBT 기능층을 형성한 화합물 반도체 에피택셜 기판을 제조하여, HBT 소자를 제조하였다. HBT 소자의 전류 이득 β 는 117 인 것으로 측정되었다.
실시예 1 내지 3 및 비교예 1 내지 3 의 결과는, 버퍼층이 산소를 함유하지 않았을 때 전류 이득이 낮으며, 이용되는 기판에 따라 다양한 값이 된다는 것을 나타냈다. 이는 장치 특성이 기판의 결정성에 따라 불안정하게 될 수 있다는 것을 나타냈다. 본 발명자는 기판내 결함 밀도가 기판의 결정성을 나타내는 파라미터 중에서 전류 이득에 가장 큰 영향을 미치는 것을 알아내었다. 또한, 이 결과는 산소 함유층을 형성하는 경우 임의의 기판을 이용하였을 때에도 전류 이득은 크며, 기판의 종류와 상관없다는 것을 나타냈다. 본 발명자는, 산소 함유층이 기판에 존재하는 결함의 에피택셜층으로의 전달을 억제하여, 베이스층의 결정성의 개선 및 현저한 전류 이득의 개선을 생성하는 역할을 수행한다는 것을 알게 되었다.
산업상이용가능성
본 발명에 따르면, 기판과 서브-콜렉터층 사이에 산소 함유층을 형성함으로써, 기판 내에 존재하는 결함의 전달을 억제할 수 있었으며, 기판의 종류에 상관없이 바람직하고 안정적인 HBT 특성을 획득할 수 있다. 또한, 결함 전달 억제에 의해, 전류 이득을 개선할 수 있다.

Claims (4)

  1. 기판, 및 상기 기판 상에 형성된 서브-콜렉터층, 콜렉터층, 베이스층, 이미터층 및 콘택트층(들) 을 이 순서대로 포함하는 화합물 반도체 에피택셜 기판으로서,
    상기 기판과 상기 서브-콜렉터층 사이에 산소 함유층을 갖는, 화합물 반도체 에피택셜 기판.
  2. 제 1 항에 있어서,
    상기 산소 함유층은 AlxGa1 - xAs (0
    Figure 112005059523395-PCT00011
    x
    Figure 112005059523395-PCT00012
    1) 층인, 화합물 반도체 에피택셜 기판.
  3. 제 2 항에 있어서,
    상기 산소 함유층은 1×1016 cm-3 이상의 산소 농도를 갖는, 화합물 반도체 에피택셜 기판.
  4. 제 2 항에 있어서,
    상기 산소 함유층은 1×1016 cm-3 이상에서 1×1021 cm-3 이하의 산소 농도를 갖는, 화합물 반도체 에피택셜 기판.
KR1020057019950A 2003-04-28 2004-04-07 화합물 반도체 에피택셜 기판 KR20060003037A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003124374A JP4883547B2 (ja) 2003-04-28 2003-04-28 化合物半導体エピタキシャル基板
JPJP-P-2003-00124374 2003-04-28

Publications (1)

Publication Number Publication Date
KR20060003037A true KR20060003037A (ko) 2006-01-09

Family

ID=33410162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057019950A KR20060003037A (ko) 2003-04-28 2004-04-07 화합물 반도체 에피택셜 기판

Country Status (5)

Country Link
US (1) US7550786B2 (ko)
JP (1) JP4883547B2 (ko)
KR (1) KR20060003037A (ko)
TW (1) TWI364067B (ko)
WO (1) WO2004097924A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675133B2 (en) * 2004-06-17 2010-03-09 Burgener Ii Robert H Persistent p-type group II-IV semiconductors
WO2015190550A1 (ja) * 2014-06-12 2015-12-17 シャープ株式会社 有機素子
CN105870166B (zh) * 2016-04-22 2019-02-12 杭州立昂东芯微电子有限公司 一种铟镓磷异质结双极型晶体管及其制造方法
JP6702268B2 (ja) * 2017-06-15 2020-05-27 信越半導体株式会社 エピタキシャルウェーハの製造方法
DE102019106521A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Aufwachsstruktur für ein Strahlung emittierendes Halbleiterbauelement und Strahlung emittierendes Halbleiterbauelement

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2767601B2 (ja) * 1989-03-09 1998-06-18 富士通株式会社 半導体装置
JP2560562B2 (ja) * 1991-04-30 1996-12-04 住友化学工業株式会社 エピタキシャル成長化合物半導体結晶
JPH06208963A (ja) * 1992-11-18 1994-07-26 Sumitomo Chem Co Ltd 半導体結晶基板
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
JP2000124444A (ja) * 1998-10-12 2000-04-28 Hitachi Cable Ltd 半導体装置及びエピタキシャルウェハ
JP2000315692A (ja) * 1999-04-28 2000-11-14 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハ及びこれを用いたヘテロバイポーラトランジスタ素子
JP2001102312A (ja) * 1999-09-28 2001-04-13 Kyocera Corp 化合物半導体基板
JP2001319937A (ja) * 2000-05-09 2001-11-16 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハ及びそれを用いたヘテロバイポーラトランジスタ
JP2002025922A (ja) * 2000-07-07 2002-01-25 Hitachi Cable Ltd Ｉｉｉ−ｖ族化合物半導体の製造方法
JP2002280545A (ja) * 2001-03-21 2002-09-27 Sumitomo Chem Co Ltd ｐｎ接合を有する薄膜結晶ウェーハの製造方法
JP2003303829A (ja) * 2002-04-10 2003-10-24 Hitachi Cable Ltd ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ

Also Published As

Publication number Publication date
TWI364067B (en) 2012-05-11
JP2004327938A (ja) 2004-11-18
TW200507072A (en) 2005-02-16
JP4883547B2 (ja) 2012-02-22
WO2004097924A1 (ja) 2004-11-11
US7550786B2 (en) 2009-06-23
US20060255367A1 (en) 2006-11-16

Similar Documents

Publication Publication Date Title
US7244520B2 (en) Substrate for nitride semiconductor growth
JP3760663B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JPH08293505A (ja) 化合物半導体装置及びその製造方法
US7550786B2 (en) Compound semiconductor epitaxial substrate
JPH05175150A (ja) 化合物半導体及びその製造方法
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法
JP5324525B2 (ja) 化合物半導体エピタキシャル基板
JP2004214576A (ja) ヘテロバイポーラトランジスタ
JPH088460A (ja) ｐ型ＡｌＧａＮ系半導体の製造方法
JP4961740B2 (ja) 化合物半導体エピタキシャル基板の製造方法
JP4802442B2 (ja) 化合物半導体エピタキシャル基板およびその製造方法
JPH0917737A (ja) 半導体積層構造の気相成長方法
JP2000174034A (ja) ヘテロ接合型窒化物半導体装置
JPH0529653A (ja) 半導体素子
JP5543302B2 (ja) 化合物半導体ウェーハの製造方法及び化合物半導体素子
JP2004342952A (ja) 化合物半導体エピタキシャル基板
JP3275482B2 (ja) 電界効果型トランジスタ用エピタキシャルウエハの製造方法
JP3326378B2 (ja) 半導体装置
JP2000323491A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2000124444A (ja) 半導体装置及びエピタキシャルウェハ
JP2770586B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH02156522A (ja) 半導体装置の製造方法
JPH11251329A (ja) 半導体ウェハ及びその製造方法
JP2004063709A (ja) 半導体装置の製造方法
JP2003303825A (ja) 化合物半導体ウェーハの製造方法、及び化合物半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
NORF Unpaid initial registration fee