KR20050107564A - 비가역 회로 소자 및 그 제조 방법 - Google Patents

Abstract

한 방향으로 마이크로파의 고주파 신호를 전송하는 비가역 회로 소자가 개시된다. 비가역 회로 소자의 전기적인 특성은 특정한 범위 내의 두께를 갖는 절연 시트를 사용함으로써 개선되며, 이로써 수직으로 인접하는 띠 전극 간의 거리를 특정한 범위 내로 제어할 수 있게 된다. 또한, 비가역 회로 소자의 전기적인 특성에 있어서의 제품-대-제품 변화는 띠 전극의 단부 부분을 그에 결합되는 캐패시터의 상부 표면과 동일 평면 관계를 가지며 연장되도록 형성함으로써 최소화된다.

Description

비가역 회로 소자 및 그 제조 방법{Non-reciprocal circuit element and method for producing the same}

본 발명은 마이크로파 대역용 고주파 전기 부품에서 사용되는 비가역(non-reciprocal) 회로 소자 및 그 제조 방법에 관한 것이다.

비가역 회로 소자는, 가령 셀 방식 무선전화 및 자동차 무선전화와 같이 한 방향으로만 마이크로파를 전송하는 이동 통신 장치의 전송 회로에 이용된다. 줄어든 크기로 더 높은 성능을 갖는 자동차 통신 장치에 대한 최근의 요구(demand)는 비가역 회로 소자 자체의 크기를 줄이고 그 성능을 향상시킬 것을 필요로 한다. 이러한 요구를 충족시키기 위하여, 집중 상수 타입(concentrated constant type)의 비가역 회로가 크기를 쉽게 줄일 수 있기 때문에 널리 이용되어 왔다.

비가역 회로 소자는 아이솔레이터(isolator) 및 서큘레이터(circulator)를 포함하며, 이들 각각은 실질적으로 서로 동일한 기본 구조를 갖는다. 도 5는 집중 상수 타입의 아이솔레이터를 구성하는 개별적인 요소들의 분해 조립도이다. 수지 케이스(7)는 전기적으로 도전성인 강자성 물질의 박판으로 이루어진 하부 요크(6)에 고정된다. 도체 어셈블리(4), 캐패시터(C1, C2, C3) 및 저항(R)이 수지 케이스(7)의 적소에 고정되며, 전기적으로 연결된다. 도 5에 도시한 바와 같이, 도체 어셈블리(4)에 자기장을 인가하는 자석(9), 자석(9)을 적소에 위치시키는 수지 몰드(5), 및 자기 회로를 형성하는 상부 요크(8)가 장착된다. 마지막으로, 상부 요크(8)가 하부 요크(6)에 결합되어 아이솔레이터가 구성된다.

아이솔레이터에서 가장 중요한 부분인 도체 어셈블리(4)를 도 6a 및 도 6b에 좀 더 상세하게 도시한다. 도 6a로부터 알 수 있는 바와 같이, 도체 어셈블리(4)는 접지 전극에 결합되는 외장 디스크(shield disk)(2), 외장 디스크(2)로부터 120도의 각도로 방사적으로 연장되어 있는 세 개의 띠 전극(strip electrodes)(21 내지 23), 페라이트 디스크(1) 및 절연 시트(3)를 포함한다. 페라이트 디스크(1)는 외장 디스크(2)와 결합되며, 그런 다음 세 개의 띠 전극(21 내지 23)을 도 6b에 도시한 바와 같이 구부린다. 상세하게 설명하면, 각각의 띠 전극(21 내지 23)은 페라이트 디스크(1)의 외형을 따라 그 내부로 구부려지며, 페라이트 디스크(1)를 둘러싸게 된다. 구부려진 띠 전극은 페라이트 디스크(1)의 상부 표면의 중심에서 서로 교차하며, 인접하고 있는 구부려진 띠 전극 사이에 배치되는 절연 시트(3)에 의해 서로 절연된다. 수지 케이스(7)에 장착된 후, 구부려진 띠 전극(21 내지 23)의 각 단부는 캐패시터 등을 포함하는 매칭 회로에 의해 수지 케이스(7)내의 입/출구 포트(P1, P2), 및 저항(R)에 각각 연결된다. 예를 들어, 도 6b에 도시한 바와 같이, 구부려진 띠 전극(21)은 캐패시터(C1)을 통해 포트(P1)에 연결되고, 구부려진 띠 전극(22)는 캐패시터(C2)를 통해 포트(P2)에 연결되며, 구부려진 띠 전극(23)은 캐패시터(C3)를 통해 저항(R)에 연결된다.

포트(P1)에 입력된 마이크로파 신호는 띠 전극(21) 주위에 고주파 자기장을 발생시킨다. 고주파 자기장은 페라이트 디스크(1)에 의한 유도 결합에 의하여 띠 전극(21)에 시계 방향으로 인접하는 띠 전극(22)에 마이크로파 신호를 유도하기 위하여, 자석(9)으로부터의 DC 자기장과의 상호작용에 의해 소정 각에서 회전된다. 유도된 마이크로파 신호는 포트(P2)에 전송된다. 포트(P2)로부터 출력된 마이크로파 신호의 반사파가 포트(P2)에 역으로 입력될 때, 역 입력된 신호는 띠 전극(22)에 시계방향으로 인접한 띠 전극(23)에 마이크로파 신호를 유도하며, 유도된 마이크로파 신호는 저항(R)에 흡수된다. 이러한 방법으로, 아이솔레이터는 단지 한 방향으로만 마이크로파 신호를 전송한다. 서큘레이터는 띠 전극(23)에 저항(R) 대신 다른 입/출력 포트를 접속함으로써 얻어진다.

줄어든 크기 및 줄어든 두께를 갖는 아이솔레이터에 대한 요구를 충족시키기 위하여, 7 평방 mm와 약 3mm 두께의 종래의 아이솔레이터는 5 평방 mm와 약 2mm 두께의 크기로 더 소형화되었다. 도체 어셈블리(4)의 크기를 줄이고 성능을 향상시키고자 하는 노력은 가령 페라이트 디스크(1), 외장 디스크(2) 및 띠 전극(21 내지 23)과 같은 주요 부분의 재료를 최적화하고 그 크기를 줄이는 데에 주목되는데, 이는 이들 부분들이 도체 어셈블리(4)의 크기를 결정하기 때문이다. 이러한 노력은 또한, 전기 특성을 향상시키기 위하여 구부려진 띠 전극들 간의 교차 각의 변화를 최소화하는 데에 주목되었다.

예를 들어, 일본 특허 공개 제 8-8612호는 도체 어셈블리가, 띠 전극이 미리정해진 각도에서 교차할 수 있도록 그 위에 띠 전극을 구비하는, 다수의 절연 필름으로 적층되어 구성되는 비가역 회로 소자를 개시한다. 상기와 같은 적층 기술에 의해 띠 전극의 교차된 구조가 쉽게 얻어지며, 띠 전극간의 교차각의 변화는 비가역 회로 소자의 전기적인 특성이 저하되는 것을 방지하기 위하여 최소화되는 것으로 알려져 있다.

일본 실용신안 공개 제 5-80008호에는 비가역 회로 소자를 최소화하기 위해서는 페라이트 디스크 및 띠 전극의 두께를 줄여야 한다고 교시하고 있다. 이 종래 기술 문서는 또한 더 얇은 띠 전극이 미리정해진 교차 각에서 구부려진 구조를 제공하기가 매우 어려우며, 이로써 생산성이 줄어들게 되며 결과적으로 전기적인 특성의 저하 및 제품-대-제품에 있어서 전기적인 특성이 변하게 됨을 교시하고 있다. 이러한 문제를 없애기 위하여, 이 문서는 띠 전극을 소정의 교차 각에 고정하기 위하여 진득하거나 점착성의 성질을 갖는 개별적인 절연 시트 상에서 구부리는 것을 특징으로 하는 비가역 회로 소자를 개시한다.

그러나, 비가역 회로 소자의 전기적인 특성을 더 향상시키고 제품-대-제품에 있어서의 전기적인 특성의 변화를 더 줄여야 함은 여전히 요구된다.

따라서, 본 발명의 목적은, 제품-대-제품에 있어서의 전기적인 특성의 변화를 최소화하면서 전기적인 특성, 특히 삽입 손실, 절연 및 반사 감쇠량에 있어 개선된 소형의 비가역 회로 소자 및 그 제조 방법을 제공하는 것이다.

상기 목적의 관점에서 집중적인 연구가 진행되는 동안, 본 발명자는 띠 전극을 절연시키는 절연 시트의 두께, 즉 구부려진 띠 전극간의 거리에 집중하였다. 이러한 두께 또는 거리는 종래에 거의 연구되지 않았으며 이러한 두께 또는 거리가 전기적인 특성에 미치는 영향에 관련된 보고서는 종래에 거의 없었다.

종래 기술에 있어서의 절연 시트는 지금까지 그 두께가 0.1mm 이하로 충분히 작기 때문에 도체 어셈블리의 두께를 줄이는 데에 거의 기여하지 않는 것으로 알려져 왔다. 또한, 절연 시트는 비가역 회로 소자의 특성에 직접적으로 영향을 끼치는 것으로 고려되지 않았다. 따라서, 제조업자에 의해 사용되는 절연 시트는 핸들링 또는 어셈블리의 용이함을 고려하는 데에만 사용되었다.

절연 시트의 두께가 비가역 회로 소자의 특성에 미치는 영향에 대한 연구가 진행되는 동안, 본 발명자에 의해서 비가역 회로 소자의 전기적인 특성이 절연 시트의 두께를 감소시키면서 더 향상된다는 것이 발견되었는데, 이는 구부려진 띠 전극간의 절연이 불충분함에도 불구하고, 페라이트 디스크의 상부 표면과 구부려진 띠 전극간의 거리가 감소하기 때문이다. 띠 전극과 그들 사이의 절연 시트는 커패시터로 작용한다. 절연 시트가 이러한 방법으로 만들어질 때, 수직으로 인접하는 띠 전극은 수직으로 인접하는 띠 전극 중 하나로부터의 마이크로파 신호의 누설을 야기하면서 나머지에 정전기적으로 연결된다. 따라서, 구부려진 띠 전극들 간의 절연은 전기적인 특성에 끼치는 영향을 고려하면서 이루어져야 한다. 결과적으로, 본 발명자는 특정한 범위 내에 있는 절연 시트의 두께 또는 구부려진 띠 전극 간의 거리가 또한 비가역 회로 소자의 전기적인 특성을 향상시킨다는 것을 알아내었다.

본 발명자는 또한, 제품-대-제품에 있어서의 전기적인 특성의 변화를 줄이기 위하여, 구부려진 띠 전극과 이에 결합되는 캐패시터 상부와의 위치 관계와, 구부려진 띠 전극을 코일로서 간주하면서 인덕턴스 상수를 형성하는 관점에서 구부려진 띠 전극과 페라이트 디스크의 상부 표면 간의 위치 관계에 주목하였다. 종래의 도체 어셈블리가 상기 설명한 구조를 갖기 때문에, 띠 전극과 페라이트 디스크 상부 표면의 접촉 및 페라이트 디스크와 각각의 구부려진 띠 전극의 단부 간의 위치 관계가 도체 어셈블리 사이에서 반드시 일정한 것은 아니다.

예를 들어, 구부려진 띠 전극은, 캐패시터의 상부 표면에 솔더 페이스트(solder paste)를 바르고, 그런 다음 수지 케이스로부터의 압력에 의해 띠 전극을 아랫쪽으로 구부리면서 페라이트 디스크로부터 수평으로 연장되어 있는 구부려진 띠 전극의 단부를 솔더 페이스트에 의해 캐패시터의 상부 표면에 프레스-접촉시키고, 마지막으로 솔더 페이스트를 리플로우시킴으로써 캐패시터에 결합된다. 캐패시터는 대개 도체 어셈블리에 비해 크기면서 작기 때문에, 구부려진 띠 전극의 단부는 캐패시터의 상부 표면 위에 수평으로 연장된다.

또한, 세 개의 띠 전극이 서로 다른 높이에서 수평으로 연장된다. 즉, 제 1 구부려진 띠 전극은 페라이트 디스크의 상부 표면과 동일한 레벨의 높이에서 연장된다. 제 2 구부려진 띠 전극은 제 1 구부려진 띠 전극의 두께 및 절연 시트의 두께의 총합 만큼 제 1 구부려진 띠 전극 보다 더 높은 높이에서 수평으로 연장된다. 아마도, 제 3 구부려진 띠 전극은 제 2 구부려진 띠 전극 보다 더 높은 높이에서 수평으로 연장될 것이다.

구부려진 띠 전극과 캐패시터 상부 표면의 높이 차는 전기적인 특성에 반하는 결과를 일으킨다. 실선 및 점선을 구비하는 도 7에 나타낸 바와 같이, 수지 몰드(5)와 도체 어셈블리(4)간의 위치 관계가 변할 때, 구부려진 띠 전극(21)이 캐패시터(C1)의 상부 표면에 압착되는 위치가 시프트되어 띠 전극(21)의 단부 형상이 바뀌게 된다. 이는 코일로 간주되는 띠 전극(21)의 인덕턴스를 변화시키기 위하여 띠 전극(21)과 페라이트 디스크(1)의 상부 또는 측 표면과의 접촉 조건을 변하게 한다. 다른 구부려진 띠 전극을 각각의 캐패시터에 결합시키는 데에도 동일한 불이익이 발생된다. 또한, 다른 높이에서 연장되어 있는 구부려진 띠 전극 간에도 동일한 문제가 발생된다. 집중적인 연구의 결과로써, 본 발명자는 또한 띠 전극에 결합되어 있는 캐패시터의 상부 표면과 동일 평면상에 연장되어 있는 구부려진 띠 전극의 단부를 형성함으로써 상기의 문제가 제거될 수 있음을 발견하였다.

따라서, 본 발명의 일 양상에 의한 실시예에 따른 비가역 회로 소자는, 페라이트 디스크 및 다수의 띠 전극을 갖는 도체 어셈블리; 상기 페라이트 디스크에 축 방향으로 DC 자기장을 인가하도록 배치되는 자석; 상기 각각의 띠 전극의 적어도 하나의 단부에 각각 결합되는 다수의 캐패시터; 및 상기 도체 어셈블리 및 상기 다수의 캐패시터를 각각 수용하는 오목한 접지 전극들 및 직각 오목 전극들을 구비하는 수지 케이스를 포함하며; 상기 페라이트 디스크의 중심에서 서로 교차하는 상기 다수의 띠 전극을 절연시키기 위하여, 상기 다수의 띠 전극들을 절연하는 데에 사용되는 25㎛ 내지 65㎛의 두께를 갖는 절연 시트가 상기 수직으로 인접하는 띠 전극들 사이에 배치되고, 상기 절연 시트는 점착성을 가져 상기 다수의 전극이 상기 페라이트 디스크에 고정되도록 하고, 상기 수직으로 인접하는 어떠한 전극 간의 거리는 띠 전극의 교차 부분에서 12.5㎛ 내지 65㎛인 것을 특징으로 한다.

바람직하게는, 상기 절연 시트는 절연 시트 기판 및 점착층을 포함하고 상기 점착층은 가열에 의해서 부드러워지거나 녹는다. 더욱 바람직하게는, 상기 절연 시트 기판은 폴리이미드에 의해 형성되고, 상기 도체 어셈블리는 수지 몰드로 하여금 납땜용으로 프레스-접속하도록 함으로써 얻어진다. 가장 바람직하게는, 상기 솔더링은 솔더 페이스트를 리플로우시킴으로써 행해진다.

도체 어셈블리 내에서 수직으로 인접하는 띠 전극간의 거리는 기본적으로 그들 사이에 배치되는 절연 시트의 두께에 의해 결정된다. 상기 설명한 바와 같이, 띠 전극을 절연하는 데에 사용되는 절연 시트의 총 두께는 25㎛ 내지 65㎛이다. 따라서, 띠 전극 사이에 절연 시트를 배치한 직후의 거리 또한 띠 전극의 교차 부분에서 적어도 25㎛ 내지 65㎛이다. 그러나, 절연 시트가 점착성 타입일 때, 절연 시트의 총 두께는 어셈블리에 걸쳐 감소될 수 있다. 예를 들어, 점착층은 가열에 의해서 부드러워지거나 녹기 때문에, 띠 전극을 캐패시터에 결합시키기 위하여 솔더 페이스트를 리플로우시키는 이후 단계 동안 그 두께가 감소될 수 있다. 이런 이유로, 점착성 절연 시트를 사용하는 몇몇 경우에 있어서, 조립되는 도체 어셈블리에서 수직으로 인접하는 띠 전극 간의 거리의 최소치는 사용되는 절연 시트의 처음의 총 두께의 최소치 보다 작다. 절연 시트의 기판이 12.5㎛의 두께를 갖기 때문에, 조립되는 도체 어셈블리에서 수직으로 인접하는 띠 전극 간의 거리의 최소치 또한 12.5㎛이다. 이 거리는 바람직하게는 15㎛ 내지 50㎛, 더 바람직하게는 25㎛ 내지 45㎛이다.

본 발명의 다른 양상에 의한 실시예에 따른 비가역 회로 소자 제조 방법은, 페라이트 디스크 및 다수의 띠 전극을 갖는 도체 어셈블리; 상기 페라이트 디스크에 축 방향으로 DC 자기장을 인가하도록 배치되는 자석; 상기 각각의 띠 전극의 적어도 하나의 단부에 각각 결합되는 다수의 캐패시터; 및 상기 도체 어셈블리 및 상기 다수의 캐패시터를 각각 수용하는 오목부들을 구비하는 수지 케이스를 포함하는 비가역 회로 소자를 제조하는 방법으로서, 상기 페라이트 디스크의 상면의 중심에서 서로 교차하는 상기 다수의 띠 전극을 절연시키기 위하여, 점착성을 갖는 절연 시트를 상기 수직으로 인접하는 띠 전극들 사이에 배치하는 단계; 상기 도체 어셈블리 및 상기 다수의 캐패시터가 상기 수지 케이스의 오목부들에 각각 수용되도록 하는 단계; 각 띠 전극의 적어도 하나의 단부를 상기 케이스의 오목부들에 수용된 각 캐패시터의 상면에 하향으로 프레스-접속하기 위한 수지 몰드를 설정하는 단계; 및 솔더 페이스트를 리플로우시킴으로써 각 띠 전극의 적어도 하나의 단부를 상기 캐패시터 각각에 솔더링하여, 상기 도체 어셈블리에 포함된 상기 수직으로 인접하는 어떠한 전극 간의 거리가 띠 전극의 교차 부분에서 12.5㎛ 내지 65㎛가 되도록 하는 단계를 포함하는 것을 특징으로 한다.

상기 실시예에서 사용되는 절연 시트의 총 두께는 바람직하게는 25㎛ 내지 65㎛이며, 기판의 두께는 바람직하게는 12.5㎛ 내지 65㎛이다. 또한, 수직으로 인접하는 어떠한 띠 전극 간의 거리는 교차 부분에서 12.5㎛ 내지 65㎛이다.

상기 실시예에서는, 페라이트 디스크의 상부 표면을 따라 연장되어 있는 띠 전극은 상부 표면의 원주에서 아랫쪽으로 구부려질 수 있으며, 그런 다음 페라이트 디스크의 원주의 측 표면에 접촉하여 아래로 연장되어 있는 띠 전극은 캐패시터에 결합되어 있는 단부 부분의 하부 표면이 캐패시터의 상부 표면과 동일 평면 관계를 가지면서 수평으로 연장될 수 있도록 구부려질 수 있다. 동일 평면의 관계는, 수평으로 연장될 수 있도록 띠 전극이 구부려지는 위치에서 띠 전극을 노취함으로써 쉽게 그리고 정확하게 달성될 수 있다.

또한, 상기 실시예에서, 동일 평면의 관계는 캐패시터의 상부 표면이 페라이트 디스크의 상부 표면을 따라서 수평으로 연장되어 있는 띠 전극의 하부 표면과 동일 평면 관계를 이루도록 캐패시터를 배치함으로써 달성될 수 있다.

상기의 바람직한 실시예에서, 절연 시트는 점착성일 수 있으며, 수지 기판, 및 선택적으로 점착층을 포함한다. 점착성 절연 시트는 이중-코팅 타입 또는 단일-코팅 타입일 수 있다. 절연 시트의 총 두께는 25㎛ 내지 60㎛이며, 바람직하게는 30 내지 50, 더 바람직하게는 35 내지 45㎛이다. 기판은 대개, 가령 폴리이미드와 같은 수지로 이루어지며, 12.5㎛ 내지 60㎛, 바람직하게는 15㎛ 내지 50㎛, 더 바람직하게는 25㎛ 내지 45㎛의 두께를 갖는다. 점착층은 종래에 공지된 물질로 이루어진다. 점착성 절연 시트는 인접하는 띠 전극들 사이에 뿐 아니라 페라이트 디스크의 상부 표면 위에서 구부려지는 맨위의 띠 전극 위에도 배치된다.

본 발명의 비가역 회로 소자는 아이솔레이터 및 서큘레이터를 포함한다. 상기 설명한 특징적인 성질을 갖는 아이솔레이터는 절대값으로 0.45dB 이하, 바람직하게는 0.32dB 이하의 삽입 손실(삽입 감쇠량)과, 절대값으로 18dB 이상, 바람직하게는 20dB 이상의 절연, 및 절대값으로 17dB 이상, 바람직하게는 18dB 이상의 반사 감쇠량을 갖는다. 특히, 35㎛ 내지 45㎛의 총 두께를 갖는 절연 시트를 사용할 때, 더 바람직한 전기적인 특성이 얻어질 수 있다.

이제 본 발명은 동일한 도면 부호가 동일한 부분을 나타내는 도면을 참조로 하여 하기에 좀 더 상세하게 설명된다.

실시예 1

본 발명의 비가역 회로 소자는 아이솔레이터를 예로 들어 설명된다. 먼저, 도 1a를 보면, 도체 어셈블리를 구성하는 개별적인 요소의 조립이 설명된다.

가닛 디스크(garnet disk)(25)가 외장 디스크(2) 위에 배치된다. 가닛은 넓은 의미에서는 페라이트이고 아이솔레이터에 대해서는 적절한 페라이트 물질이다. 외장 디스크(2)는, 외장 디스크(2)와 합체로 형성되며 120도의 각도로 방사적으로 연장되어 있는 세 개의 띠 전극(21 내지 23)을 포함한다. 먼저, 예를 들어, 띠 전극(21)은 가닛 디스크(25)의 원주 표면과 접촉하여 상측으로 연장되기 위하여 가닛 디스크(25)의 하부 표면의 원주에서 상측으로 연장된다. 그런 다음, 띠 전극(21)은 가닛 디스크(25)의 상부 표면과 접촉하여 수평으로 연장되기 위하여 가닛 표면(25)의 상부 표면의 원주에서 안쪽으로 구부려진다. 절연 시트(31)가 구부려진 띠 전극(21) 위에 배치된다. 그런 다음, 상기와 동일한 방법으로, 띠 전극(22)이 구부려지며, 그 위에 절연 시트(32)가 배치된다. 절연 시트(31, 32)는 가닛 디스크(25) 보다 더 작은 직경을 가지며, 바람직하게는 특성의 변화, 및 이후의 단계에서의 가열에 인한 변형을 막기 위하여 높은 열-저항성 물질로 이루어진다. 바람직하게는, 폴리이미드 점착성 절연 시트가 사용된다. 마지막으로, 상기와 동일한 방법으로, 띠 전극(23)이 구부려진다. 절연 시트가 또한 마지막으로 구부려진 띠 전극(23) 위에 배치된다. 상기 설명된 방법으로 조립되는 도체 어셈블리(10)가 도 1b에 도시된다. 본 발명의 아이솔레이터는 종래에 공지된 방법, 예를 들어 도 6a 내지 도 6b를 참조로 상기 설명된 방법으로, 도체 어셈블리(10)로부터 조립된다.

상기와 같은 방법으로, 다섯 타입의 아이솔레이터(샘플 1 내지 5), 즉 각각의 타입에 대하여 20개의 아이솔레이터가 표 1에 나타낸 바와 같이 절연 시트의 총 두께를 변화시키면서 제조된다. 사용된 가닛 디스크(25)의 두께는 직경이 3.9mm이고 두께가 0.45mm이다. 절연 시트로는 폴리이미드로 된 기판을 구비하는 점착성 절연 시트(직경: 3.4mm)가 사용된다. 도체 어셈블리(10)가 조립되는 동안, 띠 전극과 점착성 절연 시트 간에 발생하는 갭을 피하기 위하여 각각의 띠 전극은 각각의 점착성 절연 시트에 밀접하게 접촉한다. 점착성 절연 시트는 또한, 구부려진 띠 전극들의 교차각의 변화를 방지하고 절연 시트의 두께가 아닌 다른 요인이 아이솔레이터의 전기적인 특성에 끼치는 영향을 최소화하기 위하여, 마지막으로 구부려진 띠 전극 위에 배치된다.

아이솔레이터의 삽입 손실(삽입 감쇠량), 절연 및 반사 감쇠량은 휴렛-패커드사에 의해 제조된 네트워크 애너라이저 8753D에 의하여 1.441GHz에서 측정된다. 각각의 타입에 대한 20개의 아이솔레이터의 평균 값이, 3σ(σ: 표준 편차)로 표현되는 변화량과 변화량의 최소치(평균 +3σ)와 함께 표 1에 나타나며, 이 각각의 값들은 절대값이다. 또한, 측정된 각각의 전기적인 특성에 대한 기준값이 절대값으로 환산하여 괄호 안에 기재되어 있다.

삽입 손실(삽입 감쇠량)은 입력 단자 내로의 입력 전압(V1)에 대한 출력 단자로부터의 출력 전압(V2)의 비(ratio)이다. 이 비는 다음의 식: 20×log(V2/V1)로부터 계산되며 dB로 표현된다. 절대값이 0.45dB의 기준값보다 더 작은 삽입 손실(삽입 감쇠량)은 양호한 것으로 판단된다.

절연은 출력 단자 내로의 입력 전압(V3)에 대한 입력 단자로부터의 출력 전압(V4)의 비이다. 이 비는 다음의 식: 20×log(V4/V3)로부터 계산되며 dB로 표현된다. 절대값이 18dB의 기준값보다 더 큰 절연은 양호한 것으로 판단된다.

입력측에서의 반사 감쇠량인 반사 감쇠량(in)은 입력 단자 내로의 입력 전압(V1)에 대한 회로 소자로부터의 반사 전압(V1r)의 비이다. 이 비는 다음의 식: -20×log(V1r/V1)으로부터 계산되며 dB로 표현된다. 17dB의 기준값 보다 더 큰 반사 감쇠량(in)은 양호한 것으로 판단된다. 반사 감쇠량(in)은 다음의 식: V1r/V1으로 표현되는 반사 상수 Γ에 의해 (1+|Γ|)/(1-|Γ|)로부터 계산되는 전압 정재파 비(VSWR)에 관련된다.

출력측에서의 반사 감쇠량인 반사 감쇠량(out)은 출력 단자 내로의 입력 전압(V3)에 대한 회로 소자로부터의 반사 전압(V3r)의 비이다. 이 비는 다음의 식: -20×log(V3r/V3)로부터 계산되며 dB로 표현된다. 17dB의 기준값 보다 더 큰 반사 감쇠량(out)은 양호로서 판단된다. 반사 감쇠량(out)은 또한 반사 감쇠량(in)의 경우처럼 VSWR과 관련된다.

상기의 기준값들은 아이솔레이터의 전기적인 특성을 평가하기 위하여 종래에 널리 이용되는 것들이다.

샘플 1은 삽입 감쇠량 만이 충분하고, 측정된 다른 특성들은 불량이다. 또한, 변이량의 최소치에 대하여 측정된 어떠한 특성도 기준 범위를 벗어난다.

샘플 2 및 3은 평균값 및 변이량의 최소치에 대하여 측정된 어떠한 특성도 기준 값의 범위를 만족시키며, 특히 샘플 2는 최고의 결과를 나타낸다.

샘플 4는 평균값에 대하여 측정된 어떠한 특성도 기준 값을 만족시킨다. 변이량의 최소치는 절연 및 반사 감쇠량에 대한 기준값 범위를 벗어난다.

	샘플 1	샘플 2	샘플 3	샘플 4	샘플 5
절연 시트의 두께(㎛)
총 두께	25	35	45	60	65
기판	12.5	25	25	25	25
삽입 감쇠량(≤0.45dB)
평균	0.44	0.23	0.24	0.27	0.27
3σ	0.20	0.02	0.02	0.05	0.05
평균 + 3σ	0.64	0.25	0.26	0.32	0.32
절연(≥18dB)
평균	11.70	33.30	25.30	30.30	27.70
3σ	5.73	4.60	5.24	13.86	22.52
평균 + 3σ	5.97	28.70	20.06	16.44	5.18
반사 감쇠량(in)(≥17dB)
평균	14.70	28.30	23.70	19.70	20.00
3σ	6.24	2.73	4.82	8.66	15.20
평균 + 3σ	8.46	25.57	18.88	11.04	4.80
반사 감쇠량(out)(≥17dB)
평균	14.30	27.30	25.72	21.30	23.3
3σ	4.58	3.24	4.93	12.12	19.97
평균 + 3σ	9.72	24.06	20.79	9.18	3.33
평가	불량	최고	우수	양호	바람직함

절연의 변이량의 최소치는 기준값 범위를 단지 약간만 벗어나며, 샘플 4는 전체적으로 양호한 결과를 나타낸다.

샘플 5는 평균값에 대하여 측정된 어떠한 특성도 기준값을 만족시킨다. 따라서, 변이량의 최소치가 절연 및 반사 감쇠량에 대한 기준값 범위를 벗어남에도 불구하고, 샘플 5는 전체적으로 바람직한 결과를 나타낸다.

상기의 결과로부터 알 수 있는 바와 같이, 총 25㎛의 두께(기판 두께: 12.5㎛)를 갖는 절연 기판은 불량 결과를 보였다(샘플 1). 그러나, 총 35㎛의 두께를 갖는 절연 기판을 사용할 때 최고의 결과를 얻을 수 있다(샘플 2). 이는 임계의 총 두께가 25㎛ 내지 35㎛의 범위임을 나타낸다. 반복적인 실험의 결과로써, 총 30㎛ 두께가 총 25㎛ 두께와 비교하여 양호한 결과를 산출함이 확인된다.

또한, 총 35㎛ 내지 65㎛ 두께를 갖는 절연 시트를 사용할 때 양호한 결과가 얻어지며, 총 35㎛ 내지 45㎛ 두께를 갖는 절연 시트를 사용할 때 우수한 결과가 얻어짐을 알 수 있다. 상기 결과로부터, 25㎛ 내지 65㎛, 바람직하게는 30 내지 50㎛, 더 바람직하게는 35㎛ 내지 45㎛의 총 두께가 아이솔레이터의 전기적인 특성을 향상시킴을 알 수 있다. 삽입 손실 및 절연이 특히 충분하게 이루어질 때에는 30㎛ 내지 60㎛의 총 두께가 실질적으로 충분하다.

실시예 2

도 2a는 본 발명의 다른 바람직한 실시예의 도체 어셈블리(20)를 나타내며, 도 2b는 띠 전극(21)의 단부 부분과 캐패시터(C1)의 결합을 나타낸다. 도 3( a) 및 도 3b는 도체 어셈블리(20)의 조립을 나타낸다.

도 3a를 설명하면, 세 개의 띠 전극(21 내지 23)이 합체로 형성되어 방사적으로 연장되어 있는 외장 디스크(2)에 가닛 디스크(25)가 끼워진다. 그런 다음, 띠 전극들 중 하나, 예를 들어, 띠 전극(21)은 가닛 디스크(25)의 원주 표면과 접촉하여 윗쪽으로 연장되기 위하여 가닛 디스크(25)의 하부 표면에서 구부려지며, 그런 다음 띠 전극(21)은 도 3b에 나타낸 바와 같이 가닛 디스크(25)의 상부 표면의 중심을 통과하면서 가닛 디스크(25)의 상부 표면과 접촉하여 수평으로 연장되기 위하여 가닛 표면(25)의 상부 표면의 원주에서 구부려진다. 다음으로, 가닛 디스크(25)의 원주 표면과 접촉하여 아래로 연장되기 위하여 구부려진 띠 전극(21)의 단부가 가닛 디스크(25)의 상부 표면의 원주에서 구부려지며, 마지막으로, 수평으로 연장되기 위하여 90도의 각도로 구부려진다. 그런 다음, 도 2b에 도시한 바와 같이 수평으로 연장되어 있는 단부 부분의 하부 표면이 그에 결합된 캐패시터(C1)의 상부 표면과 동일 평면 관계가 되도록 마지막으로 구부려진다. 그런 다음, 절연 시트(31), 예를 들어, 구부려진 띠 전극(21)을 가닛 디스크(25)의 상부 표면에 단단하게 고정하기 위하여 점착성 폴리이미드 원형 시트가 구부려진 띠 전극(21) 위에 배치된다. 그런 다음, 띠 전극(22)이 상기 설명한 동일한 방법으로 구부려지며, 절연 시트(32)가 그 위에 배치된다. 마지막으로, 띠 전극(23)이 상기 설명한 동일한 방법으로 구부려지며, 그 위에 절연 시트(33)가 배치되어 도 2a에 나타낸 바와 같은 도체 어셈블리(20)를 얻을 수 있는데, 절연 시트(33)는 생략될 수 있다.

구부려진 띠 전극들의 단부 부분을 구부리는 것은 조립의 어떠한 다른 단계, 예를 들어 구부려진 띠 전극 위에 절연 시트를 각각 배치한 후, 또는 모든 절연 시트를 배치한 후에 수행될 수 있다. 구부려진 띠 전극의 단부 부분이 수평으로 연장될 수 있도록 마지막으로 구부려지는 부분은, 구부려진 띠 전극 간의 높이 차이를 고려하면서, 이에 결합되는 캐패시터의 상부 표면의 높이에 따라서 적당하게 결정된다. 마지막 구부림을 용이하게 하기 위하여, 그리고 수평으로 연장되어 있는 띠 전극의 하부 표면과 이에 결합된 캐패시터의 상부 표면 간의 동일 평면 관계를 보장하기 위하여, 바람직하게는 도 4에 나타낸 바와 같이 구부려지는 부분에 노취(26)가 형성된다.

따라서, 조립된 도체 어셈블리(20)는 수지 케이스(7) 내에서 캐패시터(C1 내지 C3) 및 저항(R)에 전기적으로 연결된다. 수지 케이스(7)는 도체 어셈블리(20)를 수용하는 오목한 접지 전극을 구비한다. 상기 수지 케이스(7)는 또한 상기 캐패시터(C1 내지 C3)를 수용하는 직각 오목한 전극들을 구비한다. 외장 디스크(2)는 접지 전극에 결합된다. 캐패시터(C1 내지 C3) 및 저항(R)은 개별적인 직각 오목 전극에 수용되며, 이들의 단자들 중 하나는 개별적인 오목 전극에 결합된다. 캐패시터(C1, C2)의 개별적인 오목 전극에 결합되는 입/출력 단자(P1, P2)는 수지 케이스(7)의 하부 표면 상에 형성된다.

구부려진 띠 전극(21 내지 23)의 수평으로 연장되어 있는 단부 부분은 캐패시터(C1 내지 C3)에 개별적으로 납땜된다. 그 결과, 띠 전극(21, 22)은 캐패시터(C1, C2)를 각각 포함하는 매칭 회로에 의해 포트(P1, P2)에 각각 연결되며, 띠 전극(23)은 캐패시터(C3)를 포함하는 매칭 회로에 의해 저항(R)에 연결된다. 따라서, 각각의 띠 전극(21 내지 23)은 가닛 디스크(25)의 원주 표면 및 상부 표면과 접촉하면서 가닛 디스크(25)의 주위에 감겨지며, 이로써 각각의 띠 전극과 가닛 디스크(25) 사이에 좀 더 긴 접촉 길이(contact length)를 얻게 된다. 상기의 구부림 방법을 사용하게 되면, 제품-대-제품의 접촉 길이 변화가 줄어들게 된다. 이에 따라, 제품-대-제품의 전기적인 특성의 변화를 최소화하기 위하여 제품들 간의 띠 전극 인덕턴스는 일정하게 된다.

상기 설명한 방법에 의하여, 도 6b에 나타낸 종래의 도체 어셈블리(4)를 구비하는 이이솔레이터 및 본 발명의 도체 어셈블리(20)를 구비하는 아이솔레이터가 각각에 대해서 20개의 제품이 제조된다. 바람직한 실시예 1에서와 동일한 방법으로 삽입 감쇠량, 절연 및 전압 정재파 비(VSWR)가 아이솔레이터에서 측정된다.

표 2에서, 아이솔레이터 간에 측정된 특성들의 피크 주파수(3σ, 여기서 σ는 표준 편차)의 변화를 나타낸다. 통계적인 관점에서 보면, 샘플의 편차와 전체의 편차는 동일하지 않지만, 이들 간의 차이는 샘플의 수를 증가시킴으로써 최소화된다. 상기의 측정시 샘플의 수가 20개이기 때문에, 전체 편차를 나타내는 데에 한정된 편차가 고려된다.

	삽입 손실 (MHz)	절연 (MHz)	VSWR(in) (MHz)	VSWR(out) (MHz)
본 발명	0.92	13.18	14.38	10.13
비교	3.68	17.88	15.54	16.39

표 2로부터 알 수 있는 바와 같이, 띠 전극들의 단부 부분이 적당하게 형성되기 때문에 수직으로 연장되어 있는 그 하부 표면이 그에 결합된 개별적인 캐패시터의 상부 표면과 동일 평면 관계를 가지게 되는, 본 발명의 아이솔레이터는 어떠한 측정된 특성에 있어서의 피크 주파수의 제품-대-제품 변화가 줄어들게 한다.

상기 설명한 것은 아이솔레이터에서의 결과이기는 하지만, 동일한 결과가 서큘레이터에서 얻어질 수 있다.

실시예 3

바람직한 실시예 2와는 달리, 본 실시예에서의 각각의 띠 전극의 단부 부분은 더 구부려지지 않고, 도 1b에 나타낸 바와 같이 가닛 디스크(25)의 상부 표면에 접촉하여 수평으로 연장된 상태로 남게 된다. 띠 전극에 결합된 각각의 캐패시터는 그들의 상부 표면이 띠 전극의 하부 표면과 동일 평면 관계가 되도록 배치된다.

도체 어셈블리의 조립 과정은 다음과 같다. 도 1a 또는 도 3a에 나타낸 바와 같이, 세 개의 띠 전극(21 내지 23)이 합체로 형성되어 방사적으로 연장되어 있는 외장 디스크(2) 위에 가닛 디스크(25)가 끼워진다. 그런 다음, 띠 전극들 중 하나, 예를 들어, 띠 전극(21)은 가닛 디스크(25)의 원주 표면과 접촉하여 상측으로 연장되기 위하여 가닛 디스크(25)의 하부 표면의 원주에서 구부려지며, 그런 다음 가닛 디스크(25)의 상부 표면의 중심을 통과하면서 가닛 디스크(25)의 상부 표면과 접촉하여 수평으로 연장되기 위하여 가닛 디스크(25)의 상부 표면의 원주에서 내부로 다시 구부려진다. 그런 다음, 절연 시트(31), 예를 들어 점착성 폴리이미드 원형 시트가 띠 전극(21)이 가닛 디스크(25)의 상부 표면에 단단하게 고정되도록 하기 위하여 구부려진 띠 전극(21)의 위에 배치된다. 동일한 구부림 공정이 띠 전극(22, 23)에 반복 수행되며, 그 위에 절연 시트(32, 33)가 각각 배치된다.

따라서, 제조된 도체 어셈블리는 수지 케이스 내의 캐패시터(C1 내지 C3) 및 저항(R)에 전기적으로 연결된다. 수지 케이스는 도체 어셈블리를 수용하는 오목한 접지 전극을 구비한다. 외장 디스크(2)는 접지 전극에 납땜된다. 캐패시터(C1 내지 C3) 및 저항(R)은 개별적인 직각의 오목 전극에 수용되며, 이들의 단자들 중 하나는 개별적인 오목 전극에 결합된다. 캐패시터(C1, C2)의 개별적인 오목 전극에 결합되는 입/출력 단자(P1, P2)는 수지 케이스의 하부 표면 상에 형성된다. 오목한 접지 전극 및 직각의 오목 전극은, 캐패시터 및 저항의 상부 표면이 직각의 오목 전극내에 배치될 때 이에 결합되는 띠 전극의 단부의 하부 표면과 동일 평면 관계를 갖도록 형성된다.

띠 전극(21 내지 23)의 수평으로 연장되어 있는 단부는 캐패시터(C1 내지 C3)에 개별적으로 납땜된다. 그 결과, 띠 전극(21, 22)은 캐패시터(C1, C2)를 각각 포함하는 매칭 회로에 의해 포트(P1, P2)에 개별적으로 연결되며, 띠 전극(23)은 캐패시터(C3)를 포함하는 매칭 회로에 의해 저항(R)에 연결된다. 따라서, 각각의 띠 전극(21 내지 23)은 가닛 디스크(25)의 원주 표면 및 상부 표면에 접촉하면서 가닛 디스크(25) 주위에 감겨지며, 수평으로 연장되어 있는 각각의 띠 전극의 단부 부분은 캐패시터에 연결된다. 상기의 구조를 이용하게 되면, 제품-대-제품의 접촉 길이의 변화를 줄일 수 있게 된다. 이에 따라, 제품-대-제품의 전기적인 특성의 변화를 최소화하기 위하여 제품들 간의 띠 전극 인덕턴스는 일정하게 된다.

본 발명의 비가역 회로 소자는 상기의 바람직한 실시예 1 내지 3의 각각의 독특한 특징에 의해 특징지어지며, 바람직한 실시예 1의 독특한 특징과 바람직한 실시예 2 또는 3의 독특한 특징의 결합에 의해 특징지어진다.

상기 설명한 바와 같이, 본 발명의 도체 어셈블리는 특정한 두께를 갖는 절연 시트를 이용하여 조립되기 때문에, 결과적인 비가역 회로 소자는 삽입 손실, 절연 및 반사 감쇠량에 있어서 향상된 전기적인 특성을 갖게 된다.

또한, 제품들 간의 띠 전극의 인덕턴스에서의 스캐터링은, 띠 전극의 하부 표면이 캐패시터의 상부 표면과 동일 평면 관계를 갖도록 띠 전극의 단부 부분을 형성함으로써 제거된다. 이는 삽입 손실, 절연 및 VSWR의 피크 주파수에서의 제품-대-제품 변화를 최소화한다.

또한, 점착성 절연 시트를 사용하게 되면 어셈블리 및 비가역 회로를 사용하는 동안 전극간의 교차각이 변하는 것을 방지해주기 때문에 비가역 회로 소자의 전기적인 특성을 향상시킨다.

도 1a는 본 발명의 도체 어셈블리를 구성하는 개별적인 요소들을 개략적으로 도시한 도면.

도 1b는 도 1a에 도시한 바와 같이 조립된 본 발명의 도체 어셈블리를 개략적으로 도시한 도면.

도 2a는 본 발명의 다른 도체 어셈블리를 개략적으로 도시한 도면.

도 2b는 캐패시터의 상부 표면과 도 2a의 도체 어셈블리의 구부려진 띠 전극과의 결합을 개략적으로 도시한 도면.

도 3a 내지 도 3b는 도 2a에 도시한 도체 어셈블리의 개별적인 요소 및 구성을 개략적으로 도시한 도면.

도 4는 본 발명의 노취된 띠 전극을 개략적으로 도시한 도면.

도 5는 집중 상수 타입의 아이솔레이터의 개별적인 요소들을 도시한 분해 조립도.

도 6a 및 도 6b는 종래 도체 어셈블리의 개별적인 요소 및 구성을 개략적으로 도시한 도면.

도 7은 캐패시터의 상부 표면과 도 6b의 종래 도체 어셈블리의 구부려진 띠 전극과의 결합을 개략적으로 도시한 도면.

<도면의 주요 부분에 대한 부호의 설명>

1 : 페라이트 디스크 2 : 외장 디스크

3 : 절연 시트 4, 10, 20 : 도체 어셈블리

5 : 수지 몰드 6 : 하부 요크

7 : 수지 케이스 8 : 상부 요크

9 : 자석 21∼23 : 띠 전극

25 : 가닛 디스크 31∼33 : 절연 시트

C1∼C3 : 캐패시터 R : 저항

Claims (6)

1. 페라이트 디스크 및 다수의 띠 전극을 갖는 도체 어셈블리;

   상기 페라이트 디스크에 축 방향으로 DC 자기장을 인가하도록 배치되는 자석;

   상기 각각의 띠 전극의 적어도 하나의 단부에 각각 결합되는 다수의 캐패시터; 및

   상기 도체 어셈블리 및 상기 다수의 캐패시터를 각각 수용하는 오목한 접지 전극들 및 직각 오목 전극들을 구비하는 수지 케이스를 포함하며;

   상기 페라이트 디스크의 중심에서 서로 교차하는 상기 다수의 띠 전극을 절연시키기 위하여, 상기 다수의 띠 전극들을 절연하는 데에 사용되는 25㎛ 내지 65㎛의 두께를 갖는 절연 시트가 상기 수직으로 인접하는 띠 전극들 사이에 배치되고,

   상기 절연 시트는 점착성을 가져 상기 다수의 전극이 상기 페라이트 디스크에 고정되도록 하고,

   상기 수직으로 인접하는 어떠한 전극 간의 거리는 띠 전극의 교차 부분에서 12.5㎛ 내지 65㎛인 것을 특징으로 하는 비가역 회로 소자.
2. 제 1 항에 있어서, 상기 절연 시트는 절연 시트 기판 및 점착층을 포함하고 상기 점착층은 가열에 의해서 부드러워지거나 녹는 것을 특징으로 하는 비가역 회로 소자.
3. 제 2 항에 있어서, 상기 절연 시트 기판은 폴리이미드에 의해 형성되는 것을 특징으로 하는 비가역 회로 소자.
4. 제 1 항에 있어서, 상기 도체 어셈블리는 수지 몰드로 하여금 납땜용으로 프레스-접촉하도록 함으로써 얻어지는 것을 특징으로 하는 비가역 회로 소자.
5. 제 4 항에 있어서, 상기 납땜은 솔더 페이스트를 리플로우시킴으로써 행해지는 것을 특징으로 하는 비가역 회로 소자.
6. 페라이트 디스크 및 다수의 띠 전극을 갖는 도체 어셈블리;

   상기 페라이트 디스크에 축 방향으로 DC 자기장을 인가하도록 배치되는 자석;

   상기 각각의 띠 전극의 적어도 하나의 단부에 각각 결합되는 다수의 캐패시터; 및

   상기 도체 어셈블리 및 상기 다수의 캐패시터를 각각 수용하는 오목부들을 구비하는 수지 케이스를 포함하는 비가역 회로 소자를 제조하는 방법으로서,

   상기 페라이트 디스크의 상면의 중심에서 서로 교차하는 상기 다수의 띠 전극을 절연시키기 위하여, 점착성을 갖는 절연 시트를 상기 수직으로 인접하는 띠 전극들 사이에 배치하는 단계;

   상기 도체 어셈블리 및 상기 다수의 캐패시터가 상기 수지 케이스의 오목부들에 각각 수용되도록 하는 단계;

   각 띠 전극의 적어도 하나의 단부를 상기 케이스의 오목부들에 수용된 각 캐패시터의 상면에 하향으로 프레스-접촉하기 위한 수지 몰드를 설정하는 단계; 및

   솔더 페이스트를 리플로우시킴으로써 각 띠 전극의 적어도 하나의 단부를 상기 캐패시터 각각에 납땜하여, 상기 도체 어셈블리에 포함된 상기 수직으로 인접하는 어떠한 전극 간의 거리가 띠 전극의 교차 부분에서 12.5㎛ 내지 65㎛가 되도록 하는 단계를 포함하는 비가역 회로 소자 제조 방법.