KR20050104157A - 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치 - Google Patents

박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치 Download PDF

Info

Publication number
KR20050104157A
KR20050104157A KR1020040029508A KR20040029508A KR20050104157A KR 20050104157 A KR20050104157 A KR 20050104157A KR 1020040029508 A KR1020040029508 A KR 1020040029508A KR 20040029508 A KR20040029508 A KR 20040029508A KR 20050104157 A KR20050104157 A KR 20050104157A
Authority
KR
South Korea
Prior art keywords
source
ldd region
active layer
region
layer
Prior art date
Application number
KR1020040029508A
Other languages
English (en)
Other versions
KR100601370B1 (ko
Inventor
오상헌
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040029508A priority Critical patent/KR100601370B1/ko
Priority to US11/095,601 priority patent/US7265384B2/en
Priority to CNB2005100659518A priority patent/CN100544029C/zh
Publication of KR20050104157A publication Critical patent/KR20050104157A/ko
Application granted granted Critical
Publication of KR100601370B1 publication Critical patent/KR100601370B1/ko
Priority to US11/832,003 priority patent/US7928444B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 더욱 상세하게는 LDD 구조를 구비한 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치에 관한 것으로, 절연 기판 상에 형성된 LDD 영역 형성을 위한 패턴과; 상기 LDD 영역 형성을 위한 패턴에 의하여 요철 구조로 형성되며, LDD 영역을 포함하는 소오스/드레인 영역을 구비하는 활성층과; 게이트 절연막 상에 형성된 게이트 전극과; 층간 절연막의 콘택 홀을 통하여 상기 소오스/드레인 영역과 전기적으로 연결되는 소오스/드레인 전극을 포함하는 박막 트랜지스터를 제공하는 것을 특징으로 한다.

Description

박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치{TFT and Organic Electro Luminescence Display using the same}
본 발명은 박막 트랜지스터 및 그를 이용한 평판 발광 표시 장치에 관한 것으로, 더욱 상세하게는 LDD 구조를 구비한 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치에 관한 것이다.
스위칭 소자로서 박막 트랜지스터를 사용하는 액티브 매트릭스 방식(Active Matrix Type)의 유기 전계 발광 표시 장치에는 각 화소마다 형성되어 상기 각 화소를 구동하는 화소 구동용 박막 트랜지스터와, 상기 화소 구동용 박막 트랜지스터를 작동하며 주사선(gate line)과 신호선(data line)에 신호를 인가하는 구동 회로용 박막 트랜지스터가 형성되어 있다.
상기 박막 트랜지스터 중 다결정 실리콘 박막 트랜지스터는 레이저를 이용한 결정화 기술의 발전으로 비정질 실리콘 박막트랜지스터와 비슷한 온도에서 제작이 가능하게 되었고, 비정질 실리콘 박막 트랜지스터에 비해 전자나 정공의 이동도가 높으며, n채널과 p채널을 구비하는 CMOS(Complementary Metal-Oxide Semiconductor) 박막 트랜지스터 구현이 가능하여 대형 절연 기판 상에 상기 구동 회로용과 화소 구동용으로 동시에 형성될 수 있게 되었다.
그러나, 상기 CMOS 다결정 실리콘 박막 트랜지스터 중 NMOS 박막 트랜지스터의 경우 일반적으로 도핑 이온으로 인(P)을 사용함에 따라서 PMOS 박막 트랜지스터 제작 시 도핑 이온으로 사용하는 붕소(B)보다 질량 면에서 상대적으로 크기 때문에 실리콘 결정이 파괴되어 손상 영역이 발생되게 되며, 그 손상 영역은 후속 활성화 공정에서도 완전히 회복되지 못하게 된다.
이와 같은 손상 영역의 존재로 인해 소스 영역에서 드레인 영역으로 전자가 가속될 때 게이트 절연막 또는 모스 계면으로 전자들이 유입되는 핫 캐리어 스트레스(Hot Carrier Stress)가 발생되어 전자 이동도가 감소됨으로써 유기 전계 발광 표시 장치의 구동시 회로 동작의 안정성에 치명적인 영향을 주며, 또한 오프 전류(Off Current)가 크게 되는 문제점이 있다.
이와 같은 문제점을 해결하기 위해서 소오스/드레인 영역(Source/Drain Region) 의 일정 부분을 저농도로 도핑하여 오프 전류를 줄이고 온 전류의 감소를 최소화 할 수 있도록 LDD(Lightly Doped Drain)를 형성하는 방법(LDD 구조)등이 제안되고 있다.
이하, 첨부된 도면을 참조하여, 종래 기술에 대하여 설명한다.
도 1a 및 도 1c는 종래의 LDD 구조를 구비하는 박막 트랜지스터를 설명하기 위한 공정 단면도이다.
도 1a를 참조하면, 버퍼층(11)이 형성된 절연 기판(10) 상에 PECVD, LPCVD, 스퍼터링 등의 방법을 이용하여 비정질 실리콘(amorphous Si)을 증착하고, 결정화하여 다결정 실리콘막(poly-Si)을 형성한다.
상기 다결정 실리콘막을 형성한 후, 상기 다결정 실리콘막 상에 활성층을 형성하기 위한 포토레지스트를 형성하고, 상기 포토레지스트를 마스크로 하여 상기 다결정 실리콘막을 패터닝하여 활성층(12, active layer)을 형성한다.
상기 활성층(12)을 형성한 후, 상기 활성층(12) 상에 게이트 절연막(13)을 증착하고, 상기 게이트 절연막(13) 상에 게이트 메탈을 증착한 후, 상기 게이트 메탈을 패터닝하여 게이트 전극(14)을 형성한다.
상기 게이트 전극(14)을 형성한 후, 상기 게이트 전극(14)을 마스크로 이용하여 상기 활성층에 LDD 영역 형성을 위하여 저농도 도핑을 실시하여 소오스/드레인 영역(12S, 12D)을 정의한다. 이때, 상기 소오스/드레인 영역(12S, 12D) 사이의 영역은 박막 트랜지스터의 채널 영역(12C)으로 작용한다.
도 1b를 참조하면, 상기 소오스/드레인 영역(12S, 12D)을 형성한 후, 상기 절연 기판(10) 상에 포토레지스트를 도포하고 노광하여 박막 트랜지스터의 LDD 영역을 구비하는 소오스/드레인 영역(12S, 12D)을 형성하기 위한 포토레지스트 패턴(15)을 형성한다.
상기 포토레지스트 패턴(15)을 형성한 후, 상기 포토레지스트 패턴(15)을 마스크로 하여 상기 활성층에 고농도 도핑을 실시하여, LDD 영역(12S-L, 12D-L)과 고농도 도핑 영역(12S-H, 125D-H)을 구비하는 소오스/드레인 영역(12S, 12D)을 형성한다.
도 1c를 참조하면, 상기 고농도 불순물을 도핑한 후, 상기 게이트 전극(140)을 구비하는 절연 기판(10) 전면에 층간 절연막(16)을 형성하고, 패터닝하여 소오스/드레인 영역(12S, 12D)의 일부를 노출시키는 콘택 홀(16a)을 형성한다.
그런 다음, 상기 절연 기판(10)의 전면에 소정의 도전막을 증착하고, 사진 식각하여, 상기 소오스/드레인 영역(12S, 12D)과 상기 콘택 홀(16a)을 통하여 전기적으로 연결되는 소오스/드레인 전극(16S, 16D)을 형성하여 박막 트랜지스터를 형성한다.
그러나, 상기한 바와 같은 박막 트랜지스터는 상기 LDD 영역을 형성하기 위하여 별도의 마스크 공정이 추가되는 문제점이 있다. 또한, 별도의 마스크를 형성함으로써, 제조 비용이 증가하는 문제점이 있다.
본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명은 별도의 마스크 추가 없이 LDD 구조를 구비하는 박막 트랜지스터 및 이를 이용하는 유기 전계 발광 표시 장치를 제공하는 데에 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 절연 기판 상에 형성된 LDD 영역 형성을 위한 패턴과; 상기 LDD 영역 형성을 위한 패턴에 의하여 요철 구조로 형성되며, LDD 영역을 포함하는 소오스/드레인 영역을 구비하는 활성층과; 게이트 절연막 상에 형성된 게이트 전극과; 층간 절연막의 콘택 홀을 통하여 상기 소오스/드레인 영역과 전기적으로 연결되는 소오스/드레인 전극을 포함하는 박막 트랜지스터를 제공하는 것을 특징으로 한다.
또한, 본 발명은 절연 기판 상의 동일층 상에 형성된 LDD 영역 형성을 위한 패턴 및 화소 전극과; 상기 LDD 영역 형성을 위한 패턴에 의하여 요철 구조로 형성되며, LDD 영역을 포함하는 소오스/드레인 영역을 구비하는 활성층과; 게이트 절연막 상에 형성된 게이트 전극과; 상기 소오스/드레인 영역의 일부분을 노출시키는 콘택 홀 및 상기 화소 전극의 일부분을 노출시키는 개구부를 구비하는 층간 절연막과; 층간 절연막의 콘택 홀을 통하여 상기 소오스/드레인 영역과 전기적으로 연결되는 소오스/드레인 전극을 포함하며, 상기 소오스/드레인 전극 중 어느 하나는 상기 화소 전극의 일부분을 노출시키는 개구부를 통하여 상기 화소 전극과 전기적으로 연결되는 유기 전계 발광 표시 장치를 제공하는 것을 특징으로 한다.
상기 LDD 영역 형성을 위한 패턴은 투명 도전성 물질로 이루어지는 것이 바람직하다.
상기 LDD 영역 형성을 위한 패턴의 에지부는 테이퍼 각이 10° 내지 45°인 것이 바람직하다.
상기 활성층의 LDD 영역은 상기 LDD 영역 형성을 위한 패턴 에지부 상부 경사진 영역에 형성된 것이 바람직하다.
상기 활성층 중 LDD 영역은 상기 LDD 영역 이외의 활성층에 비하여 결정화도가 낮은 것이 바람직하다.
상기 소오스/드레인 전극을 구비하는 절연 기판 전면에 형성되며, 상기 화소 전극의 일부분을 노출시켜 발광 영역을 정의하는 개구부를 구비하는 절연막을 더 포함하는 것이 바람직하며, 더욱 바람직하게는 상기 절연막은 무기 물질로 이루어지는 보호막과; 유기 물질로 이루어지는 평탄화막으로 이루어지는 것이 바람직하다. 이때, 상기 보호막은 SiO2 또는 SiNx로 이루어지며, 상기 평탄화막은 아크릴(Acryl), PI(Polyimide), PA(Polyamide) 또는 BCB(Benzocyclobutene) 중 어느 하나로 이루어지는 것이 바람직하다.
또한, 본 발명은 절연 기판 상에 형성된 소오스/드레인 전극과; 상기 소오스/드레인 전극에 의하여 요철 구조로 형성되며, LDD 영역을 포함하는 소오스/드레인 영역을 구비하는 활성층과; 게이트 절연막 상에 형성된 게이트 전극을 포함하는 박막 트랜지스터를 제공하는 것을 특징으로 한다.
또한, 본 발명은 절연 기판 상의 동일층 상에 형성된 소오스/드레인 전극 및 화소 전극과; LDD 영역을 포함하는 소오스/드레인 영역을 구비하며, 상기 소오스/드레인 전극에 의하여 요철 구조로 형성되는 활성층과; 상기 활성층을 구비하는 상기 기판 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 상에 형성된 게이트 전극과; 상기 게이트 전극을 구비하는 절연 기판 전면에 형성되며, 상기 화소 전극의 일부분을 노출시켜 발광 영역을 정의하는 개구부를 구비하는 절연막과; 상기 절연막의 개구부 상에 형성된 유기막과; 상기 절연 기판 전면에 형성된 상부 전극을 포함하는 유기 전계 발광 표시 장치를 제공하는 것을 특징으로 한다.
상기 소오스/드레인 전극은 투명 도전성 물질로 이루어지는 것이 바람직하며, 상기 소오스/드레인 전극의 에지부는 테이퍼 각이 10° 내지 45°인 것이 바람직하다.
상기 활성층의 LDD 영역은 상기 소오스/드레인 전극 에지부 상부 경사진 영역에 형성된 것이 바람직하다.
상기 활성층 중 LDD 영역은 상기 LDD 영역 이외의 활성층에 비하여 결정화도가 낮은 것이 바람직하다.
상기 소오스/드레인 전극 중 어느 하나는 상기 화소 전극과 일체화되어 형성되는 것이 바람직하다.
이하 첨부된 도면을 참조하여, 본 발명의 실시예를 설명한다.
(실시예 1)
도 2a 내지 도 2d는 본 발명의 제 1 실시예에 따른 유기 전계 발광 표시 장치를 설명하기 위한 공정 단면도이다.
도 2a를 참조하면, 절연 기판(20) 상에 상기 절연 기판(20)으로부터 금속 이온 등의 불순물이 확산되어 활성층(다결정 실리콘)에 침투하는 것을 막기 위한 버퍼층(21, buffer layer; diffusion barrier)을 PECVD, LPCVD, 스퍼터링(sputtering) 등의 방법을 통해 증착한다.
이때, 상기 절연 기판(20)은 일반적으로 유리 기판 또는 플라스틱 기판이 사용될 수 있으며, 바람직하게는 유리 기판이 사용된다.
상기 버퍼층(21)을 형성한 후, 상기 버퍼층(21) 상에 ITO 또는 IZO 등의 투명한 도전성 물질을 증착하고 패터닝하여 화소 전극(31) 및 LDD 영역 형성을 위한 패턴(22)을 형성한다.
이때, 상기 화소 전극 및 LDD 영역 형성을 위한 패턴의 에지부는 테이퍼 각이 10° 내지 45°인 것이 바람직하다.
그런 다음, 상기 절연 기판 전면에 PECVD, LPCVD, 스퍼터링 등의 방법을 이용하여 비정질 실리콘막(amorphous Si)을 증착한다. 이때, 상기 비정질 실리콘막은 상기 LDD 영역 형성을 위한 패턴(22)의 형상에 따라 요철을 구비하며, 상기 LDD 영역 형성을 위한 패턴(22) 에지부 상부의 비정질 실리콘막은 상기 LDD 영역 형성을 위한 패턴(22) 에지부의 테이퍼각을 따라 형성된다.
상기 비정질 실리콘막을 형성한 후, 진공 로(furnace)에서 탈수소 공정을 실시한다. 상기 비정질 실리콘막을 LPCVD나 스퍼터링으로 증착한 경우 탈수소하지 않을 수도 있다.
상기 비정질 실리콘막에 고에너지를 조사하는 비정질 실리콘의 결정화 공정을 통해 비정질 실리콘을 결정화하여 다결정 실리콘막(poly-Si)을 형성한다. 바람직하게는 상기 결정화 공정으로 ELA 또는 SLS 등의 레이저를 이용한 결정화 공정이 사용된다.
상기 결정화 공정시에, 상기 LDD 영역 형성을 위한 패턴(22) 에지부 상부의 비정질 실리콘막은 상기 LDD 영역 형성을 위한 패턴(22) 에지부 상부 이외의 비정질 실리콘막에 비하여 결정화도가 낮다.
이는 상기 LDD 영역 형성을 위한 패턴(22) 에지부 상부의 비정질 실리콘막의 두께가 상기 LDD 영역 형성을 위한 패턴(22) 에지부 상부 이외의 비정질 실리콘막의 두께에 비하여 상대적으로 크기 때문이다.
상기 다결정 실리콘막을 형성한 후, 상기 다결정 실리콘막 상에 활성층을 형성하기 위한 포토레지스트를 형성하고, 상기 포토레지스트를 마스크로 하여 상기 다결정 실리콘막을 패터닝하여 활성층(23, active layer)을 형성한다.
이때, 상기 활성층(23)은 하부의 LDD 영역 형성을 위한 패턴(22)에 의하여 요철이 형성된 형태로 이루어진다. 상기 활성층(23) 요철의 측벽, 즉, 상기 LDD 영역 형성을 위한 패턴(22) 에지부 상부의 활성층(23)은 상기 LDD 영역 형성을 위한 패턴(22) 에지부의 테이퍼 각에 따라 10° 내지 45° 경사진 형태로 형성된다.
도 2b를 참조하면, 상기 활성층(23)을 형성한 후, 상기 활성층(23) 상에 게이트 절연막(24)을 증착하고, 상기 게이트 절연막(24) 상에 게이트 메탈을 증착한 후, 상기 게이트 메탈을 패터닝하여 게이트 전극(25)을 형성한다.
상기 게이트 전극(25)을 형성한 후, 상기 게이트 전극(25)을 마스크로 이용하여 상기 활성층(23)에 고농도 불순물 도핑을 실시하여 소오스/드레인 영역(23S, 23D)을 형성한다. 이때, 상기 소오스/드레인 영역(23S, 23D) 사이의 영역은 박막 트랜지스터의 채널 영역(23C)으로 작용한다.
한편, 상기 활성층(23) 중 상기 LDD 영역 형성을 위한 패턴(22) 에지부 상부 경사진 부분의 상기 소오스/드레인 영역(23C, 23D)은 상기 LDD 영역 형성을 위한 패턴(22) 에지부 상부 경사진 부분 이외의 상기 소오스/드레인 영역(23C, 23D)에 비하여 저농도 도핑 영역, 즉 LDD 영역(23S-L, 23D-L)이 되며, 상기 LDD 영역 형성을 위한 패턴(22) 에지부 상부 경사진 부분 이외의 소오스/드레인 영역(23S, 23D)은 고농도 도핑 영역(23S-H, 23D-H)으로 작용한다.
이는 상기 LDD 영역 형성을 위한 패턴(22) 에지부 상부 경사진 부분의 활성층(23)의 결정화도가 상기 LDD 영역 형성을 위한 패턴(22) 에지부 상부 경사진 부분 이외의 활성층(23)에 비하여 낮아, 불순물이 도핑되는 정도가 낮기 때문이다.
도 2c를 참조하면, 상기 LDD 영역(23S-L, 23D-L)을 구비하는 소오스/드레인 영역(23S, 23D)을 형성한 후, 상기 게이트 전극(25)을 구비하는 절연 기판(10) 전면에 층간 절연막(26)을 형성한다.
그런 다음, 로(furnace)에서 열처리하여 상기 활성층(23)에 도핑된 불순물을 더욱 활성화시키는 열처리에 의한 활성화 공정을 수행한다.
상기 열처리 공정을 수행한 후, 상기 층간 절연막(26)을 패터닝하여 상기 소오스/드레인 영역(23S, 23D)의 일부분을 노출시키는 콘택 홀(26a)을 형성함과 동시에 상기 화소 전극(31)을 노출시키는 개구부(26b)를 형성한다.
상기 콘택 홀(26a) 및 상기 화소 전극(31)을 노출시키는 개구부를 형성한 후, 상기 절연 기판(20)의 전면에 소정의 도전막을 증착하고, 패터닝하여, 상기 소오스/드레인 영역(23S, 23D)과 콘택 홀(26a)을 통하여 전기적으로 연결되는 소오스/드레인 전극(27S, 27D)을 형성하여 박막 트랜지스터를 형성한다.
또한, 상기 소오스/드레인 전극(27S, 27D) 중 어느 하나, 예를 들면, 드레인 전극(27D)은 상기 개구부를 통하여 상기 화소 전극(31)과 전기적으로 연결되도록 형성한다.
도 2d를 참조하면, 상기 소오스/드레인 전극(27S, 27D)을 형성한 후, 상기 절연 기판 전면에 보호막(28)을 형성한다. 이때, 상기 보호막(32)은 CVD 방법 등을 이용하여 형성되며, SiO2 또는 SiNx로 이루어지는 것이 바람직하다.
상기 보호막(28)을 형성한 후, 열처리를 실시한다. 상기 열처리는 TFT 제조 공정에서 발생하는 손상을 큐어링(curing)하여 박막 트랜지스터의 특성을 개선하기 위한 것이다.
상기 열처리 이후에, 하부 구조의 단차를 제거하기 위한 평탄화막(29)을 형성할 수도 있다. 이때, 상기 평탄화막(29)으로는 아크릴(Acryl), PI(Polyimide), PA(Polyamide) 또는 BCB(Benzocyclobutene) 등과 같이 유동성이 있어 TFT의 굴곡을 완화시켜 평탄화시킬 수 있는 물질을 사용하는 것이 바람직하다.
상기 평탄화막(29)을 형성한 후, 상기 화소 전극(31)의 일부분을 노출시키는 개구부(29a)를 형성하여, 유기 발광 소자(OLED)의 발광 영역을 정의한다.
상기 개구부(29a)를 형성한 후, 상기 화소 전극(210) 상에 상기 절연 기판(20) 전면에 걸쳐 유기막(32)을 형성한다. 이때, 상기 유기막(32)은 그 기능에 따라 여러 층으로 구성될 수 있는데, 일반적으로 발광층(Emitting layer)을 포함하여 정공 주입층(HIL), 정공 전달층(HTL), 정공 저지층(HBL), 전자 수송층(ETL), 전자 주입층(EIL) 중 적어도 하나 이상의 층을 포함하는 다층구조로 이루어진다.
상기 발광층은 유기 전계 발광 소자의 캐소드 및 애노드로부터 주입된 전자와 정공의 재결합 이론에 따라 의해 특정한 파장의 빛을 자체 발광하는 층으로, 고효율 발광을 얻기 위해 각각의 전극과 발광층 사이에 전하 수송능력을 갖는 정공 주입층, 정공 수송층, 정공 저지층, 전자 수송층, 및 전자 주입층 등을 선택적으로 추가 삽입하고 사용하고 있다.
본 발명의 유기 전계 발광 소자의 상기 화소 전극(31)이 애노드 전극으로 작용하는 경우에는 이후에 형성되는 상부 전극이 캐소드 전극으로 작용한다. 이때, 추가되는 유기막 중 정공 주입층 및 정공 수송층은 화소 전극(31)과 발광층 사이에 위치하고, 정공 저지층, 전자 수송층 및 전자 주입층은 상기 발광층과 이후에 형성되는 상부 전극 사이에 위치하는 것이 바람직하다.
또한, 본 발명의 유기 전계 발광 소자의 화소 전극(31)이 캐소드 전극으로 작용하는 경우에는 이후에 형성되는 상부 전극이 애노드 전극으로 작용하여 유기막의 배열은 상기한 바의 반대로 배열된다.
이와 같은 상기 발광층을 포함하는 유기막(32)의 형성은 용액 상태로 도포하는 스핀 코팅, 딥 코팅, 스프레이법, 스크린 인쇄법 및 잉크젯 프린팅법 등의 습식 코팅 방법 또는 스퍼터링 또는 진공 증착 등의 건식 코팅 방법으로 수행한다.
그런 다음, 상기 유기막(32) 상에 상부 전극(33)을 형성하여, 화소 전극, 유기막 및 상부 전극으로 이루어지는 유기 발광 소자(OLED)를 형성한다.
이후에는 도면상에는 도시하지 않았으나, 상부 기판을 이용하여 상기 유기 발광 소자(OLED)를 봉지한다.
(실시예 2)
도 3a 내지 도 3c는 본 발명의 제 2 실시예에 따른 유기 전계 발광 표시 장치를 설명하기 위한 공정 단면도이다.
도 3a를 참조하면, 버퍼층(41)이 형성된 절연 기판(40) 상에 ITO 또는 IZO 등의 투명한 도전성 물질을 증착하고 패터닝하여 소오스/드레인 전극(42S, 42D) 및 화소 전극(51)을 형성한다.
이때, 상기 소오스/드레인 전극(42S, 42D) 및 화소 전극(51)의 에지부는 테이퍼 각이 10° 내지 45°인 것이 바람직하다.
상기 소오스/드레인 전극(42S, 42D)을 형성한 후, 제 1 실시예와 마찬가지로, 비정질 실리콘막을 증착하고 레이저를 이용한 결정화 공정을 통하여 다결정 실리콘막을 형성한 후, 패터닝하여 박막 트랜지스터의 활성층(43)을 형성한다.
상기 결정화 공정시에, 상기 소오스/드레인 전극(42S, 42D) 에지부 상부의 다결정 실리콘막은 상기 소오스/드레인 전극(42S, 42D) 에지부 상부 이외의 다결정 실리콘막에 비하여 결정화도가 낮다.
또한, 상기 활성층(43)은 하부의 소오스/드레인 전극(42S, 42D)에 의하여 요철이 형성된 형태로 이루어진다.
도 3b를 참조하면, 상기 활성층(43)을 형성한 후, 상기 활성층(43) 상에 게이트 절연막(44)을 증착하고, 상기 게이트 절연막(44) 상에 게이트 메탈을 증착한 후, 상기 게이트 메탈을 패터닝하여 게이트 전극(45)을 형성한다.
상기 게이트 전극(45)을 형성한 후, 상기 게이트 전극(45)을 마스크로 이용하여 상기 활성층(43)에 고농도 불순물 도핑을 실시하여 소오스/드레인 영역(43S, 43D)을 형성하여 박막 트랜지스터를 형성한다. 이때, 상기 소오스/드레인 영역(43C, 43D) 사이의 영역은 박막 트랜지스터의 채널 영역(43C)으로 작용한다.
한편, 상기 활성층(43) 중 상기 소오스/드레인 전극(42S, 42D) 에지부 상부 경사진 부분의 상기 소오스/드레인 영역(43S, 43D)은 상기 소오스/드레인 전극(42S, 42D) 에지부 상부 경사진 부분 이외의 상기 소오스/드레인 영역(43S, 43D)에 비하여 저농도 도핑 영역, 즉, LDD 영역(43S-L, 43D-L)이 되며, 상기 소오스/드레인 전극(42S, 42D) 에지부 상부 경사진 부분 이외의 소오스/드레인 영역(43S, 43D)은 고농도 도핑 영역(43S-H, 43D-H)으로 작용한다.
도 3c를 참조하면, 상기 LDD 영역(43S-L, 43D-L)을 구비하는 소오스/드레인 영역(43S, 43D)을 형성한 후, 상기 게이트 전극(45)을 구비하는 상기 절연 기판(40) 전면에 SiO2 또는 SiNx로 이루어지는 보호막(46)을 형성한다.
상기 보호막(46)을 형성한 후, 로(furnace)에서 열처리를 실시한다. 상기 열처리 공정은 상기 활성층(43)에 도핑된 불순물을 더욱 활성화시키며, TFT 제조 공정에서 발생하는 손상을 큐어링(curing)하여 박막 트랜지스터의 특성을 개선하기 위한 것이다.
상기 열처리 공정을 수행한 후, 상기 절연 기판(40) 전면에 평탄화막(47)을 형성할 수도 있다. 이때, 상기 평탄화막(47)으로는 제 1실시예와 마찬가지로, 아크릴(Acryl), PI(Polyimide), PA(Polyamide) 또는 BCB(Benzocyclobutene) 등과 같이 유동성이 있어 TFT의 굴곡을 완화시켜 평탄화시킬 수 있는 물질을 사용하는 것이 바람직하다.
상기 평탄화막(47)을 형성한 후, 상기 화소 전극(51)의 일부분을 노출시키는 개구부(47a)를 형성하여, 유기 발광 소자(OLED)의 발광 영역을 정의한다.
상기 개구부(47a)를 형성한 후, 상기 화소 전극(210) 상에 상기 절연 기판(40) 전면에 걸쳐 제 1 실시예와 마찬가지로 유기막(52)을 형성한다.
그런 다음, 상기 유기막(52) 상에 상부 전극(53)을 형성하여, 화소 전극, 유기막 및 상부 전극으로 이루어지는 유기 발광 소자(OLED)를 형성한다.
이후에는 도면상에는 도시하지 않았으나, 상부 기판을 이용하여 상기 유기 발광 소자(OLED)를 봉지한다.
상기한 바와 같은 공정을 통하여 형성된 박막 트랜지스터는 LDD 영역을 형성하기 위하여 별도의 추가 마스크 없이 또한, 1회의 도핑 공정을 통하여 LDD 영역을 형성할 수 있다.
상기한 바와 같이 본 발명에 따르면, 본 발명은 별도의 마스크 추가 없이 LDD 구조를 구비하는 박막 트랜지스터 및 이를 이용하는 유기 전계 발광 표시 장치를 제공하는 데에 그 목적이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1a 및 도 1c는 종래의 LDD 구조를 구비하는 박막 트랜지스터를 설명하기 위한 공정 단면도.
도 2a 내지 도 2d는 본 발명의 제 1 실시예에 따른 유기 전계 발광 표시 장치를 설명하기 위한 공정 단면도.
도 3a 내지 도 3c는 본 발명의 제 2 실시예에 따른 유기 전계 발광 표시 장치를 설명하기 위한 공정 단면도.
(도면의 주요 부위에 대한 부호의 설명)
20, 40; 절연 기판 21, 41; 버퍼층
22; LDD 영역 형성을 위한 패턴 23, 43; 활성층
24, 44, 게이트 절연막 25, 45; 게이트 전극
26; 층간 절연막
27S, 27D, 42S, 42D; 소오스/드레인 전극
28, 46; 보호막 29, 47; 평탄화막
31, 51; 화소 전극 32, 52; 유기막
33, 53; 상부 전극

Claims (34)

  1. 절연 기판 상에 형성된 LDD 영역 형성을 위한 패턴과;
    상기 LDD 영역 형성을 위한 패턴에 의하여 요철 구조로 형성되며, LDD 영역을 포함하는 소오스/드레인 영역을 구비하는 활성층과;
    게이트 절연막 상에 형성된 게이트 전극과;
    층간 절연막의 콘택 홀을 통하여 상기 소오스/드레인 영역과 전기적으로 연결되는 소오스/드레인 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  2. 제 1항에 있어서,
    상기 LDD 영역 형성을 위한 패턴은 투명 도전성 물질로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  3. 제 1항에 있어서,
    상기 LDD 영역 형성을 위한 패턴의 에지부는 테이퍼 각이 10° 내지 45°인 것을 특징으로 하는 박막 트랜지스터.
  4. 제 1항에 있어서,
    상기 활성층의 LDD 영역은 상기 LDD 영역 형성을 위한 패턴 에지부 상부 경사진 영역에 형성된 것을 특징으로 하는 박막 트랜지스터.
  5. 제 1항에 있어서,
    상기 활성층 중 LDD 영역은 상기 LDD 영역 이외의 활성층에 비하여 결정화도가 낮은 것을 특징으로 하는 박막 트랜지스터.
  6. 제 1항에 있어서,
    상기 절연 기판 상에 형성된 버퍼층을 더 포함하는 것을 특징으로 하는 박막 트랜지스터.
  7. 제 1항에 있어서,
    상기 절연 기판은 유리 기판 또는 플라스틱 기판인 것을 특징으로 하는 박막 트랜지스터.
  8. 절연 기판 상의 동일층 상에 형성된 LDD 영역 형성을 위한 패턴 및 화소 전극과;
    상기 LDD 영역 형성을 위한 패턴에 의하여 요철 구조로 형성되며, LDD 영역을 포함하는 소오스/드레인 영역을 구비하는 활성층과;
    게이트 절연막 상에 형성된 게이트 전극과;
    상기 소오스/드레인 영역의 일부분을 노출시키는 콘택 홀 및 상기 화소 전극의 일부분을 노출시키는 개구부를 구비하는 층간 절연막과;
    층간 절연막의 콘택 홀을 통하여 상기 소오스/드레인 영역과 전기적으로 연결되는 소오스/드레인 전극을 포함하며,
    상기 소오스/드레인 전극 중 어느 하나는 상기 화소 전극의 일부분을 노출시키는 개구부를 통하여 상기 화소 전극과 전기적으로 연결되는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  9. 제 8항에 있어서,
    상기 LDD 영역 형성을 위한 패턴은 투명 도전성 물질로 이루어지는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  10. 제 8항에 있어서,
    상기 LDD 영역 형성을 위한 패턴의 에지부는 테이퍼 각이 10° 내지 45°인 것을 특징으로 하는 유기 전계 발광 표시 장치.
  11. 제 8항에 있어서,
    상기 활성층의 LDD 영역은 상기 LDD 영역 형성을 위한 패턴 에지부 상부 경사진 영역에 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  12. 제 8항에 있어서,
    상기 활성층 중 LDD 영역은 상기 LDD 영역 이외의 활성층에 비하여 결정화도가 낮은 것을 특징으로 하는 유기 전계 발광 표시 장치.
  13. 제 8항에 있어서,
    상기 절연 기판 상에 형성된 버퍼층을 더 포함하는 것을 특징으로 하는 박막 트랜지스터.
  14. 제 8항에 있어서,
    상기 소오스/드레인 전극을 구비하는 절연 기판 전면에 형성되며, 상기 화소 전극의 일부분을 노출시켜 발광 영역을 정의하는 개구부를 구비하는 절연막을 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  15. 제 14항에 있어서,
    상기 절연막은
    무기 물질로 이루어지는 보호막과;
    유기 물질로 이루어지는 평탄화막으로 이루어지는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  16. 제 15항에 있어서,
    상기 보호막은 SiO2 또는 SiNx로 이루어지는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  17. 제 15항에 있어서,
    상기 평탄화막은 아크릴(Acryl), PI(Polyimide), PA(Polyamide) 또는 BCB(Benzocyclobutene) 중 어느 하나로 이루어지는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  18. 절연 기판 상에 형성된 소오스/드레인 전극과;
    상기 소오스/드레인 전극에 의하여 요철 구조로 형성되며, LDD 영역을 포함하는 소오스/드레인 영역을 구비하는 활성층과;
    게이트 절연막 상에 형성된 게이트 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  19. 제 18항에 있어서,
    상기 소오스/드레인 전극은 투명 도전성 물질로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  20. 제 18항에 있어서,
    상기 소오스/드레인 전극의 에지부는 테이퍼 각이 10° 내지 45°인 것을 특징으로 하는 박막 트랜지스터.
  21. 제 18항에 있어서,
    상기 활성층의 LDD 영역은 상기 소오스/드레인 전극 에지부 상부 경사진 영역에 형성된 것을 특징으로 하는 박막 트랜지스터.
  22. 제 18항에 있어서,
    상기 활성층 중 LDD 영역은 상기 LDD 영역 이외의 활성층에 비하여 결정화도가 낮은 것을 특징으로 하는 박막 트랜지스터.
  23. 제 18항에 있어서,
    상기 절연 기판 상에 형성된 버퍼층을 더 포함하는 것을 특징으로 하는 박막 트랜지스터.
  24. 제 18항에 있어서,
    상기 절연 기판은 유리 기판 또는 플라스틱 기판인 것을 특징으로 하는 박막 트랜지스터.
  25. 절연 기판 상의 동일층 상에 형성된 소오스/드레인 전극 및 화소 전극과;
    LDD 영역을 포함하는 소오스/드레인 영역을 구비하며, 상기 소오스/드레인 전극에 의하여 요철 구조로 형성되는 활성층과;
    상기 활성층을 구비하는 상기 기판 전면에 형성된 게이트 절연막과;
    상기 게이트 절연막 상에 형성된 게이트 전극과;
    상기 게이트 전극을 구비하는 절연 기판 전면에 형성되며, 상기 화소 전극의 일부분을 노출시켜 발광 영역을 정의하는 개구부를 구비하는 절연막과;
    상기 절연막의 개구부 상에 형성된 유기막과;
    상기 절연 기판 전면에 형성된 상부 전극을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  26. 제 25항에 있어서,
    상기 소오스/드레인 전극 중 어느 하나는 상기 화소 전극과 일체화되어 형성되는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  27. 제 25항에 있어서,
    상기 소오스/드레인 전극은 투명 도전성 물질로 이루어지는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  28. 제 25항에 있어서,
    상기 소오스/드레인 전극의 에지부는 테이퍼 각이 10° 내지 45°인 것을 특징으로 하는 유기 전계 발광 표시 장치.
  29. 제 25항에 있어서,
    상기 활성층의 LDD 영역은 상기 소오스/드레인 전극 에지부 상부 경사진 영역에 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  30. 제 25항에 있어서,
    상기 활성층 중 LDD 영역은 상기 LDD 영역 이외의 활성층에 비하여 결정화도가 낮은 것을 특징으로 하는 유기 전계 발광 표시 장치.
  31. 제 25항에 있어서,
    상기 절연 기판 상에 형성된 버퍼층을 더 포함하는 것을 특징으로 하는 박막 트랜지스터.
  32. 제 25항에 있어서,
    상기 절연막은
    무기 물질로 이루어지는 보호막과;
    유기 물질로 이루어지는 평탄화막으로 이루어지는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  33. 제 32항에 있어서,
    상기 보호막은 SiO2 또는 SiNx로 이루어지는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  34. 제 32항에 있어서,
    상기 평탄화막은 아크릴(Acryl), PI(Polyimide), PA(Polyamide) 또는 BCB(Benzocyclobutene) 중 어느 하나로 이루어지는 것을 특징으로 하는 유기 전계 발광 표시 장치.
KR1020040029508A 2004-04-28 2004-04-28 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치 KR100601370B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040029508A KR100601370B1 (ko) 2004-04-28 2004-04-28 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치
US11/095,601 US7265384B2 (en) 2004-04-28 2005-04-01 Thin film transistor and organic electroluminescence display using the same
CNB2005100659518A CN100544029C (zh) 2004-04-28 2005-04-15 薄膜晶体管和使用该薄膜晶体管的有机电致发光显示器
US11/832,003 US7928444B2 (en) 2004-04-28 2007-08-01 Thin film transistor and organic electroluminescence display using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040029508A KR100601370B1 (ko) 2004-04-28 2004-04-28 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20050104157A true KR20050104157A (ko) 2005-11-02
KR100601370B1 KR100601370B1 (ko) 2006-07-13

Family

ID=35186175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040029508A KR100601370B1 (ko) 2004-04-28 2004-04-28 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치

Country Status (3)

Country Link
US (2) US7265384B2 (ko)
KR (1) KR100601370B1 (ko)
CN (1) CN100544029C (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839470B1 (ko) * 2007-01-12 2008-06-19 엘지전자 주식회사 유기 전계 발광 표시 장치 및 그의 제조방법
US8866162B2 (en) 2009-12-08 2014-10-21 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
CN107221497A (zh) * 2017-07-28 2017-09-29 京东方科技集团股份有限公司 导线的制造方法和显示面板
CN107230680A (zh) * 2016-03-24 2017-10-03 三星显示有限公司 显示装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102381391B1 (ko) 2015-04-16 2022-03-31 삼성디스플레이 주식회사 표시 장치
KR100647325B1 (ko) * 2005-04-21 2006-11-23 삼성전자주식회사 저면발광형 유기발광소자
JP2007095613A (ja) * 2005-09-30 2007-04-12 Seiko Epson Corp 有機エレクトロルミネッセンス装置および電子機器
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101065413B1 (ko) 2009-07-03 2011-09-16 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR20110024531A (ko) * 2009-09-02 2011-03-09 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
KR20210138135A (ko) 2009-12-25 2021-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101839930B1 (ko) * 2010-12-29 2018-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102090703B1 (ko) * 2013-05-21 2020-04-16 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102070951B1 (ko) * 2013-05-23 2020-01-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN104992926B (zh) * 2015-07-24 2018-03-13 深圳市华星光电技术有限公司 Ltps阵列基板及其制造方法
KR102391346B1 (ko) * 2015-08-04 2022-04-28 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기층 증착 장치 및 이를 이용한 유기 발광 표시 장치의 제조방법
CN105140128B (zh) * 2015-09-08 2018-01-02 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法
CN106057735B (zh) * 2016-06-07 2019-04-02 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板
CN109244081B (zh) * 2018-08-30 2021-06-22 武汉华星光电半导体显示技术有限公司 阵列基板及显示面板
CN109300990B (zh) * 2018-09-29 2022-04-22 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、阵列基板、显示面板和显示装置
CN110021653B (zh) * 2019-04-23 2021-02-12 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示面板和显示装置
CN111834395A (zh) 2019-09-30 2020-10-27 昆山国显光电有限公司 透明显示面板、显示装置及其显示面板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493129A (en) * 1988-06-29 1996-02-20 Hitachi, Ltd. Thin film transistor structure having increased on-current
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JPH0792500A (ja) * 1993-06-29 1995-04-07 Toshiba Corp 半導体装置
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP4008133B2 (ja) * 1998-12-25 2007-11-14 株式会社半導体エネルギー研究所 半導体装置
JP4202502B2 (ja) * 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
JP3645755B2 (ja) * 1999-09-17 2005-05-11 日本電気株式会社 薄膜トランジスタおよびその製造方法
KR100582198B1 (ko) * 2000-02-24 2006-05-24 엘지.필립스 엘시디 주식회사 상보형 모스 박막트랜지스터의 제조방법
JP4836339B2 (ja) 2000-03-06 2011-12-14 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
JP2002057339A (ja) * 2000-08-10 2002-02-22 Sony Corp 薄膜半導体装置
JP4982918B2 (ja) 2000-10-13 2012-07-25 日本電気株式会社 液晶表示用基板及びその製造方法
KR100491141B1 (ko) * 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
JP4439766B2 (ja) * 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839470B1 (ko) * 2007-01-12 2008-06-19 엘지전자 주식회사 유기 전계 발광 표시 장치 및 그의 제조방법
US8866162B2 (en) 2009-12-08 2014-10-21 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
CN107230680A (zh) * 2016-03-24 2017-10-03 三星显示有限公司 显示装置
CN107230680B (zh) * 2016-03-24 2023-04-18 三星显示有限公司 显示装置
CN107221497A (zh) * 2017-07-28 2017-09-29 京东方科技集团股份有限公司 导线的制造方法和显示面板

Also Published As

Publication number Publication date
US20080035932A1 (en) 2008-02-14
US20050242348A1 (en) 2005-11-03
US7928444B2 (en) 2011-04-19
CN100544029C (zh) 2009-09-23
US7265384B2 (en) 2007-09-04
CN1691356A (zh) 2005-11-02
KR100601370B1 (ko) 2006-07-13

Similar Documents

Publication Publication Date Title
KR100601370B1 (ko) 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치
US8241933B2 (en) Organic light emitting diode display and method of manufacturing the same
US7544534B2 (en) Organic light-emitting diode (OLED) and method of fabrication thereof
US8299478B2 (en) Organic light emitting diode display device having a pixel defining layer and method of fabricating the same
KR100579182B1 (ko) 유기 전계 발광 표시 장치의 제조 방법
KR100611151B1 (ko) 박막트랜지스터 및 그의 제조방법
KR20080016282A (ko) 표시장치와 그 제조방법
JP3748827B2 (ja) 有機ｅｌ表示装置製造方法
KR100611155B1 (ko) 유기 전계 발광 표시 장치 및 그의 제조 방법
KR100805155B1 (ko) 박막 트랜지스터를 구비한 유기 전계 발광 표시 장치 및 그제조방법
KR100685803B1 (ko) 유기전계발광소자의 제조 방법
KR100943953B1 (ko) 표시 장치의 제조방법
KR100766935B1 (ko) 박막 트랜지스터를 구비한 유기 발광 표시 장치 및 그 제조방법
KR100590260B1 (ko) 유기 전계 발광 표시 장치
KR100749478B1 (ko) 고상 결정화 장치 및 이를 이용한 박막 트랜지스터의 제조방법
KR100592267B1 (ko) 유기 전계 발광 표시장치의 제조방법
KR101225347B1 (ko) 폴리실리콘막 제조 방법, 그를 이용한 박막트랜지스터 및유기전계발광표시장치 제조 방법
KR101067939B1 (ko) 유기전계발광표시소자의 제조방법
KR101854703B1 (ko) 유기 발광 표시 장치
KR20050077832A (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100635059B1 (ko) 유기 전계 발광 표시 장치
KR100728128B1 (ko) 유기 발광 표시 장치 및 그 제조방법
KR101201719B1 (ko) 박막 트랜지스터의 제조 방법
KR100700496B1 (ko) 박막 트랜지스터 및 이를 이용한 유기전계발광표시장치
KR20050077371A (ko) 광투과율을 개선시키는 구조의 유기 전계 발광 디스플레이소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 14