KR100592267B1 - 유기 전계 발광 표시장치의 제조방법 - Google Patents
유기 전계 발광 표시장치의 제조방법 Download PDFInfo
- Publication number
- KR100592267B1 KR100592267B1 KR1020040020282A KR20040020282A KR100592267B1 KR 100592267 B1 KR100592267 B1 KR 100592267B1 KR 1020040020282 A KR1020040020282 A KR 1020040020282A KR 20040020282 A KR20040020282 A KR 20040020282A KR 100592267 B1 KR100592267 B1 KR 100592267B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- thickness
- light emitting
- channel region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000010410 layer Substances 0.000 claims abstract description 133
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 239000012044 organic layer Substances 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 150000002500 ions Chemical class 0.000 claims description 33
- 230000005540 biological transmission Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- 230000005684 electric field Effects 0.000 claims 1
- 239000010409 thin film Substances 0.000 description 64
- 239000010408 film Substances 0.000 description 60
- 239000012535 impurity Substances 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 238000011161 development Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000011368 organic material Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 239000000872 buffer Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- -1 acryl Chemical group 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002098 polyfluorene Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- YOZHUJDVYMRYDM-UHFFFAOYSA-N 4-(4-anilinophenyl)-3-naphthalen-1-yl-n-phenylaniline Chemical compound C=1C=C(C=2C(=CC(NC=3C=CC=CC=3)=CC=2)C=2C3=CC=CC=C3C=CC=2)C=CC=1NC1=CC=CC=C1 YOZHUJDVYMRYDM-UHFFFAOYSA-N 0.000 description 1
- 229910016048 MoW Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000007983 Tris buffer Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- LENZDBCJOHFCAS-UHFFFAOYSA-N tris Chemical compound OCC(N)(CO)CO LENZDBCJOHFCAS-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 제조 공정의 신속화, 간소화 및 제조 비용의 감소화를 목적으로 하며, 상기 목적을 달성하기 위하여, 기판상에 반도체층을 형성하는 단계; 상기 반도체층을 덮도록 감광막을 도포하는 단계; 상기 감광막이 상기 반도체층이 소정 영역별로 상이한 두께를 가지도록 패터닝되는 단계; 상기 반도체층에 이온 도핑하는 단계; 상기 반도체층의 채널 영역에 대응되도록 게이트 전극을 형성한 후, 상기 반도체층의 소스 및 드레인 영역에 각각 접하도록 소스 및 드레인 전극을 형성하는 단계; 및 상기 소스 및 드레인 전극 중 어느 하나에 접속되는 제 1 전극층과, 상기 제 1 전극층에 절연되도록 형성된 제 2 전극층, 및 상기 제 1 전극층과 제 2 전극층의 사이에 개재되고 적어도 발광층을 가지는 유기층을 구비하는 유기 전계 발광 소자 형성 단계를 포함하는 유기 전계 발광 표시장치의 제조방법을 제공한다.
Description
도 1은 종래의 액티브 매트릭스형 유기 전계 발광 표시장치의 평면도이다.
도 2는 도 1의 I-I선에 대한 단면도로서, 종래의 유기 전계 발광 표시장치의 구동용 트랜지스터 및 유기 전계 발광 소자의 단면도이다.
도 4a는 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터를 구비한 유기 전계 발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
도 4b는 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터를 구비한 유기 전계 발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
도 5a는 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터를 구비한 유기 전계 발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
도 5b는 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터를 구비한 유기 전계 발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
도 6은 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터를 구비한 유기 전계 발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
도 7은 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터를 구비한 유기 전계 발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
도 8은 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터를 구비한 유기 전계 발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
도 9는 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터를 구비한 유기 전계 발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
도 10은 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터를 구비한 유기 전계 발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
도 11은 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터를 구비한 유기 전계 발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
도 12는 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터를 구비한 유기 전계 발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
도 13은 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터를 구비한 유기 전계 발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
도 14는 본 발명에 따른 LDD 구조를 갖는 박막 트랜지스터를 구비한 유기 전계 발광 표시장치의 제조방법을 설명하기 위한 단면도이다.
<도면 중 주요 부분에 대한 부호의 설명>
3,4:감광막, 3a: 감광 패턴(제1두께),
3b: 감광 패턴(제2두께), 10,110: 기판,
11:버퍼층, 12,112: 게이트 절연막,
13,113: 층간 절연막, 14,114: 패시베이션막,
14a,15a,114a: 비아홀, 15,115: 평탄화막,
16,116: 화소정의막, 16a,116a: 화소정의용 개구부,
21,121,221: 활성반도체층, 22,122,222: 게이트 전극,
23,123,223: 소스/드레인 전극, 31,131: 제 1 전극층,
32,132: 유기층, 33,133: 제 2 전극층,
100: 제 1 박막 트랜지스터, 200: 제 2 박막 트랜지스터,
300a,300b: 그레이 패턴 마스크
본 발명은 유기 전계 발광 표시장치의 제조방법에 관한 것으로서, 더욱 상세하게는 LDD 구조를 갖는 박막 트랜지스터를 구비하는 유기 전계 발광 표시장치의 제조에 소요되는 마스크의 갯수를 감소시켜 공정을 단순화시킬 수 있는 유기 전계 발광 표시장치의 제조방법에 관한 것이다.
통상적으로 전계 발광 표시장치는 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 자발광형 디스플레이로 낮은 전압에서 구동이 가능하고, 박형화가 용이하며 넓은 광시야각, 빠른 응답속도 등을 장점을 갖추어, 액정표시장치에 있어서 문제점으로 지적되어 왔던 결점을 해결할 수 있는 차세대 디스플레이로 주목받고 있다.
이러한 전계 발광 표시장치는 발광층을 형성하는 물질이 무기물인가 유기물인가에 따라 무기 전계 발광 표시장치와 유기 전계 발광 표시장치로 구분될 수 있 다.
한편, 유기 전계 발광 표시장치는 유리와 같은 투명한 절연기판에 소정 패턴의 유기막이 형성되고 이 유기막의 상하부에는 전극층들이 형성된다. 유기막은 유기 화합물로 이루어진다.
상기와 같이 구성된 유기 전계 발광 표시장치는 전극들에 양극 및 음극 전압이 인가됨에 따라 양극전압이 인가된 전극으로부터 주입된 정공(hole)이 정공 수송층을 경유하여 발광층으로 이동되고, 전자는 음극전압이 인가된 전극으로부터 전자 수송층을 경유하여 발광층으로 주입된다. 이 발광층에서 전자와 홀이 재결합하여 여기자(exiton)를 생성하고, 이 여기자가 여기상태에서 기저상태로 변화됨에 따라, 발광층의 형광성 분자가 발광함으로써 화상이 형성된다.
한편, 이러한 유기 전계 발광 표시장치 중 능동 구동방식의 액티브 매트릭스(Active Matrix: AM)형 유기 전계 발광 표시장치는 각 화소당 적어도 2개의 박막 트랜지스터(이하, "TFT"라 함)를 구비한다. 이들 박막 트랜지스터는 각 화소의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다. 이러한 박막 트랜지스터는 기판 상에 고농도의 불순물로 도핑된 드레인 영역과 소스 영역 및 상기 드래인 영역과 소스 영역의 사이에 형성된 채널 영역을 갖는 반도체 활성층을 가지며, 이 반도체 활성층 상에 형성된 게이트 절연막, 및 활성층의 채널영역 상부의 게이트 절연막 상에 형성된 게이트 전극, 게이트 전극 상에서 층간절연막을 사이에 두고 드레인 영역과 소스 영역과 콘택홀을 통해 접속된 드레인 전극 및 소스 전극 등으로 구성된다.
도 1은 종래의 액티브 매트릭스형 유기 전계 발광 표시장치의 평면도로서, 각 부화소는 적어도 하나의 스위칭 트랜지스터(TFTsw)와 적어도 하나의 구동 트랜지스터(TFTdr) 및 충전용 커패시터(Cst)를 포함한다. 스위칭 트랜지스터(TFTsw
)는 스캔 라인(Scan)에 인가되는 스캐닝 신호에 구동되어 데이터 라인(Data)에 인가되는 데이터 신호를 전달하는 역할을 한다. 구동 트랜지스터(TFTdr)는 스위칭 트랜지스터(TFTsw)를 통해 전달되는 데이터 신호에 따라서, 즉 게이트와 소스 간의 전압차(Vgs)에 의해 구동라인(Vdd)을 통해 유기 전계 발광 소자(OLED)로 유입되는 전류량을 결정한다. 충전용 커패시터(Cst)는 상기 스위칭 트랜지스터(TFTsw)를 통해 전달되는 데이터 신호를 한 프레임동안 저장하는 역할을 한다.
도 2는 종래의 유기 전계 발광 표시장치의 구동 트랜지스터(TFTdr) 및 유기 전계 발광 소자의 단면도를 도시한 것이다. 도 2에서 볼 수 있는 바와 같이, 글라스재의 기판(10)상에 버퍼층(11)이 형성되어 있고, 이 위에 박막 트랜지스터(TFT)와, 유기 전계 발광 소자(OLED)가 형성된다.
이러한 유기 전계 발광 표시장치는 일반적으로 다음과 같이 형성된다.
먼저, 기판(10)의 버퍼층(11)상에 소정 패턴의 반도체 활성층(21)이 구비된다. 반도체 활성층(21)의 상부에는 SiO2 등에 의해 게이트 절연막(12)이 구비되고, 게이트 절연막(12) 상부의 소정 영역에는 MoW, Al/Cu 등의 도전막으로 게이트 전극(22)이 형성된다. 상기 게이트 전극(22)은 TFT 온/오프 신호를 인가하는 게이 트 라인(미도시)과 연결되어 있다. 상기 게이트 전극(22)의 상부로는 층간 절연막(inter-insulator:13)이 형성되고, 컨택 홀을 통해 소스/드레인 전극(23)이 각각 반도체 활성층(21)의 소스 영역 및 드레인 영역에 접하도록 형성된다. 소스/드레인 전극(23) 상부로는 SiO2, SiNx 등으로 이루어진 패시베이션막(14)이 형성되고, 이 패시베이션 막(14)의 상부에는 아크릴, 폴리 이미드, BCB 등의 유기물질로 평탄화막(15)이 형성되어 있다.
패시베이션 막(14) 및 평탄화막(15)에는 포토리소그래피 또는 천공에 의해 소스/드레인 전극(23)에 이어지는 비아홀(14a,15a)이 형성된다. 그리고, 이 평탄화막(15)의 상부에 애노드 전극이 되는 제 1 전극층(31)이 형성됨으로써, 제 1 전극층(31)은 소스/드레인 전극(440)에 전기적으로 접속된다. 그리고, 제 1 전극층(31)을 덮도록 유기물로 화소 정의막(Pixel Define Layer: 16)이 형성된다. 이 화소정의막(16)에 소정의 개구(16a)를 형성한 후, 이 개구(16a)로 한정된 영역 내에 유기층(32)을 형성한다. 유기층(32)은 발광층을 포함한다. 그리고, 이 유기층(32)을 덮도록 캐소드 전극인 제 2 전극층(33)이 형성된다. 상기 유기층(32)은 제 1 전극층(31)과 제 2 전극층(33)의 서로 대향되는 부분에서 정공 및 전자의 주입을 받아 발광된다.
한편, 폴리실리콘 박막 트랜지스터의 오프상태에서의 누설전류를 방지하기 위한 수단으로서 LDD(Lightly Doped Drain) 구조가 이용되고 있다.
종래의 오프셋구조 또는 LDD 구조의 박막 트랜지스터를 형성하는 방법으로 는, 박막 트랜지스터의 게이트전극을 형성할 때 게이트 전극의 폭이 감광막의 패턴폭보다 작게 되도록 게이트 전극물질, 즉 게이트 금속을 언더컷팅하여 형성하거나, 게이트의 측벽에 사이드월을 형성한 다음 소오스/드레인 영역을 형성하여 LDD 구조를 형성하고, 또한 금속게이트의 전기적 산화를 이용하여 LDD 구조를 형성하였다.
유기 전계 발광 표시장치의 구동에 이용되는 LDD 구조의 박막 트랜지스터는 통상적으로 고농도의 N+ 이온 도핑 영역과 저농도의 N- 이온 도핑 영역을 가진 것이 사용되며, 통상적인 구조의 박막 트랜지스터보다 고농도 및 저농도의 이온 도핑 영역을 형성하기 위하여 적어도 2개의 마스크가 더 필요하다. 더욱이, P형 반도체를 함께 형성하기 위하여는 채널 도핑 및 이온 도핑시 N형과 P형 반도체를 각각 차단하기 위하여 적어도 2개의 이온 스토퍼 레이어용 마스크가 추가적으로 더 필요하게 된다.
즉, 종래의 LDD형 박막 트랜지스터를 가진 유기 전계 발광 표시장치의 제조방법은, LDD 구조를 구현하기 위하여 마스크 갯수가 증가함에 따라 관련 장비의 증설이 필요하여, 제조 공정의 신속화, 간소화 및 제조 비용의 감소화에 많은 장애가 되고 있다.
따라서, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 창안된 것으로서, 유기 전계 발광 표시장치의 반도체층의 엘디디 영역과 고농도 이온 도핑 영역을 동시에 형성하고, 제조 공정에 필요한 마스크 패턴의 개수를 감소시킴으로써, 제조 공정의 신속화, 간소화 및 제조 비용의 감소화에 이바지하는 유기 전계 발광 표시장치의 제조 방법을 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 기판상에 반도체층을 형성하는 단계;
상기 반도체층을 덮도록 감광막을 도포하는 단계;
상기 감광막이 상기 반도체층이 소정 영역별로 상이한 두께를 가지도록 패터닝되는 단계;
상기 반도체층에 이온 도핑하는 단계;
상기 반도체층의 채널 영역에 대응되도록 게이트 전극을 형성한 후, 상기 반도체층의 소스 및 드레인 영역에 각각 접하도록 소스 및 드레인 전극을 형성하는 단계; 및
상기 소스 및 드레인 전극 중 어느 하나에 접속되는 제 1 전극층과, 상기 제 1 전극층에 절연되도록 형성된 제 2 전극층, 및 상기 제 1 전극층과 제 2 전극층의 사이에 개재되고 적어도 발광층을 가지는 유기층을 구비하는 유기 전계 발광 소자 형성 단계를 포함하는 유기 전계 발광 표시장치의 제조방법을 제공한다.
본 발명의 다른 특징에 따르면, 상기 감광막의 패터닝 단계는,
상기 감광막이, 상기 반도체층의 채널 영역에 대응되는 위치에 제 1 두께를 가지고, 상기 반도체층의 엘디디 영역에 대응되는 위치에 제 2 두께를 가지며, 상기 제 1 두께가 상기 제 2 두께보다 두껍도록 상기 감광막을 패터닝할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 감광막의 패터닝 단계는 상기 감광 막의 제 1 두께 및 제 2 두께에 대응되는 영역별로 상이한 투광량을 가지는 그레이 패턴 마스크를 이용해 노광하는 단계를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 그레이 패턴 마스크는 상기 채널 영역에는 투광량이 가장 낮은 슬릿 간격, 저농도 채널 영역에는 낮은 투광량의 슬릿 간격, 고농도 채널 영역에는 높은 투광량의 슬릿 간격을 가진 것을 사용하고, 상기 감광막은 포지형을 사용할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 그레이 패턴 마스크는 상기 채널 영역에는 투광량이 높은 슬릿 간격, 저농도 채널 영역에는 낮은 투광량의 슬릿 간격, 고농도 채널 영역에는 가장 낮은 투광량의 슬릿 간격을 가진 것을 사용하고, 상기 감광막은 네가형을 사용할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 이온 도핑 단계는, 상기 반도체층에 덮힌 제 1 두께 및 제 2 두께의 감광막 상에 고농도의 이온을 도핑시킴으로써, 상기 반도체층의 양단에 저농도 및 고농도의 이온이 동시에 도핑될 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 3 내지 도 15는 LDD 구조를 갖는 박막 트랜지스터를 구비한 유기 전계 발광 표시장치의 제조방법을 설명하기 위한 공정 단면도들이다.
이하의 실시예에서, 제 1 박막 트랜지스터를 N형이라고 가정하고 제 2 박막 트랜지스터를 P형이라고 가정하여 설명하지만, 이는 설명의 편의를 위한 것이며 본 발명의 범위가 이에 한정되는 것이 아님에 유의해야 한다. 또한, 설명의 편의상 필요에 따라 일부분이 과장되어 도시될 수 있다.
도 3 이하에서, 기판(110)상에 제 1 박막 트랜지스터(100)의 영역과 제 2 박막 트랜지스터(200)의 영역이 설정되어 있는 것으로 가정하며, 제 1 박막 트랜지스터(100)는 N형 박막 트랜지스터, 제 2 박막 트랜지스터(200)는 P형 박막 트랜지스터라고 가정한다.
먼저, 도 3에 도시된 바와 같이, 기판(110)상에 제 1 박막 트랜지스터(100)의 반도체층(121)과 제 2 박막 트랜지스터(200)의 반도체층(221)을 형성한다. 예를 들어, 기판(110)상에 비정질 실리콘막을 증착한 후 열처리 공정에 의해 폴리실리콘막으로 결정화한 다음, 폴리실리콘막을 식각하여 제 1 박막 트랜지스터(100)의 영역과 제 2 박막 트랜지스터(200)의 영역에 각각 폴리실리콘 패턴(121,221)을 형성한다. 선택적으로, 폴리실리콘 패턴(121,221)이 형성된 기판(110) 전면에 감광막을 도포한 후, 포토리소그래피(Photolithography)공정을 진행하여 제 1 박막 트랜지스터(100)의 폴리실리콘 패턴(121)을 노출시키는 이온 스토퍼 레이어용 감광 패턴(2)을 형성한 다음, 문턱전압을 조절하기 위한 채널도핑을 수행하는 공정이 추가될 수 있다.
다음으로, 도 4a에 도시된 바와 같이 상기 이온 스토퍼 레이어용 감광 패턴(2)을 애싱처리에 의해 제거한 후, 반도체층이 형성된 기판의 전면적에 걸쳐 감광막(3)을 도포하고, 영역별로 상이한 투광량을 가진 그레이 패턴 마스크를 통해 상기 감광막(3)을 노광시킨다.
예를 들어, 감광막(3)이 도포된 상기 반도체층 위에, 영역별로 상이한 슬릿 간격을 가진 그레이 패턴 마스크(300a)를 통해 영역별로 상이한 투광량으로 상기 감광(3)를 노광시킨다. 그레이 패턴 마스크(300a)의 슬릿은, 현상 후의 감광막 두께에 대응하는 투광량이 통과될 수 있도록 적절한 폭과 간격을 가진다.
도 4a를 참조하면, 포지형 감광막(3) 도포된 후 그레이 패턴 마스크(300a)의 슬릿을 통해, 거의 노광되지 않은 감광막은 거의 그대로 남아 있고, 노광량이 많은 부분의 감광막은 현상 후에 거의 남아 있지 않게 된다. 즉, 그레이 패턴 마스크(300a)는 채널 영역에는 투광량이 가장 낮은 슬릿 간격, 엘디디 영역인 저농도 채널 영역(121b)에는 낮은 투광량의 슬릿 간격, 고농도 채널 영역(121a)에는 높은 투광량의 슬릿 간격을 가진 것을 사용한다. 이때, 상기 감광막(3)은 포지형을 사용한다.
도 5a와 같이, 영역별로 상이한 투광량에 의해 노광된 감광막(3)은, 현상에 의해, 반도체층(121)의 채널 영역에 대응하는 부분은 감광 패턴(3a)의 두께(제 1 두께)가 거의 그대로 유지되고, 반도체층의 엘디디 영역인 저농도 채널 영역(121b)에는 얇은 두께(제 2 두께)의 감광 패턴(3b)이 남으며, 고농도 채널 영역(121a)에는 감광 패턴이 남지 않는다. 또한, 제 2 박막 트랜지스터(200)의 영역에서 반도체층(221) 상의 감광 패턴(3c)의 두께가 거의 그대로 유지된다.
이어서, 도 6과 같이, 두께가 조절된 감광 패턴(3a, 3b, 3c)을 매개로 하여, 제 1 박막 트랜지스터의 반도체층(121)에 고농도의 제 1 이온을 도핑한다. 예컨대, 제 1 박막 트랜지스터(100)가 N형일 경우 고농도의 N형 불순물 이온이 도핑된다. 이렇게 하면, 상기 반도체층에 덮힌 제 1 두께 및 제 2 두께의 감광막 상에 고농도의 제 N형 불순물 이온이 도핑됨으로써,제 1 박막 트랜지스터의 반도체층(121) 양단의 엘디디 영역인 저농도 채널 영역(121b)에는 저농도의 N형 불순물 이온이, 고농도 채널 영역(121a)에는 고농도의 N형 불순물 이온이 동시에 도핑된다.
그 후, 도 7과 같이, 제 1 박막 트랜지스터의 반도체층(121)을 가리는 이온 스토퍼 레이어용 감광 패턴(4)을 형성한 후, 제 2 박막 트랜지스터의 반도체층(221) 양단의 고농도 채널 영역(221a)에 고농도의 제 2 이온을 도핑한다. 예컨대, 제 2 박막 트랜지스터가 P형일 경우 고농도의 P형 불순물 이온이 도핑된다.
다음으로, 도 8과 같이, 기판(110)상에 SiO2 등에 의해 게이트 절연막(12)을 형성하고, 그 상부에 MoW, Al/Cu 등의 도전막으로 게이트 전극물질을 증착한다. 이어서, 게이트 전극물질을 식각함으로써 제 1 박막 트랜지스터(100) 및 제 2 박막 트랜지스터(200)의 게이트 전극(122, 222)을 해당영역의 게이트 절연막(112) 상에 각각 형성한다. 이때, 충전용 커패시터(Cst)의 제 1 전극(322)이 동시에 형성될 수 있다.
다음으로, 도 9에 도시된 바와 같이, 기판(110) 전면적에 걸쳐 SiO2 및/또는 SiNx 등으로 층간 절연막(113)을 형성한 후, 기판(110) 상에 제 1 박막 트랜지스터 및 제 2 박막 트랜지스터의 소오스/드레인영역 양단(121a, 221a)이 노출되도록 층간 절연막(113)을 식각하여 각각 콘택홀(113a, 113b)을 형성한다.
이어서, 도 10에 도시된 바와 같이, 기판(110) 전면적에 걸쳐 MoW, Al, Cr, Al/Cu 등의 도전성 금속막이나 도전성 폴리머 등으로 소오스/드레인전극 형성을 위한 도전성 금속물질을 증착한 후, 상기 도전성 금속물질을 식각하여 제 1 박막 트랜지스터(100)와 제 2 박막 트랜지스터(200)의 소오스/드레인 전극(123, 223)을 각각 형성한다. 여기서, 소오스/드레인 전극(223)은 충전용 커패시터(Cst)의 제 2 전극으로서의 역할을 할 수 있다.
이로써, LDD 구조를 갖는 박막 트랜지스터를 구비하는 유기 전계 발광 표시장치용(스위칭용 또는 구동용) 박막 트랜지스터가 완성된다.
이와 같이, 본 발명에 따른 유기 전계 발광 표시장치의 제조 방법에 따르면, 저농도의 불순물 이온과 고농도의 불순물 이온이 동시에 도핑되므로, 종래 기술에 비하여 마스크의 개수가 저감될 수 있으며, 제조 공정의 신속화를 기할 수 있다.
한편, 유기 전계 발광 표시장치에서, LDD 구조의 제 1 박막 트랜지스터만 존재하고 통상적인 반도체 구조의 제 2 박막 트랜지스터가 존재하지 않는 경우에는,서로 상이한 이온 주입시에 이온 스톱퍼용 마스크가 불필요하므로 제조 공정상 필요한 마스크 개수가 2개가 더욱 저감된다.
그 후, 상기 박막 트랜지스터에 유기 전계 발광 소자(OLED)를 결합하기 위하여, 도 11에 도시한 바와 같이, 상기 소스/드레인 전극(123) 상부에 SiNx 등으로 이루어진 패시베이션막(도시하지 않음) 및/또는 아크릴, BCB, 폴리 이미드 등에 의한 평탄화막(115)을 형성하고, 비아홀(115a)을 식각하여 형성한다. 그리고, 도 12와 같이, 평탄화막(115) 상부에 유기 전계 발광 소자(OLED)의 제 1 전극층(131)을 형 성해, 이 제 1 전극층(131)이 비아홀(115a)을 통해 상기 소스/드레인 전극(123) 중 어느 하나에 연결되도록 한다.
도 13과 같이, 상기 제 1 전극층(131)의 상부로는 아크릴, BCB, 폴리 이미드 등의 유기물에 의해 화소정의막(116)이 형성된다. 그리고, 화소정의막(116)에 화소정의용 개구부(116a)를 형성한다. 화소정의용 개구부(116a)를 형성한 후, 도 14와 같이, 화소정의용 개구부(116a) 상에 유기 전계 발광 소자(OLED)의 유기층(132)과 제 2 전극층(133)을 형성한다.
상기 유기 전계 발광 소자(OLED)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, TFT의 소스/드레인 전극(123)에 연결되어 이로부터 플러스 전원을 공급받는 제 1 전극층(131)과, 전체 화소를 덮도록 구비되어 마이너스 전원을 공급하는 제 2 전극층(133), 및 이들 제 1 전극층(131)과 제 2 전극층(133)의 사이에 배치되어 발광하는 유기층(132)으로 구성된다.
상기 제 1 전극층(131)과 제 2 전극층(133)은 상기 유기층(132)에 의해 서로 소정간격 이격되어 있으며, 유기층(132)에 서로 다른 극성의 전압을 가해 유기층(132)에서 발광이 이루어지도록 한다.
상기 유기층(132)은 저분자 또는 고분자 유기층이 사용될 수 있는 데, 저분자 유기층을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 유기 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기층은 진공증착의 방법으로 형성된다.
고분자 유기층의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
상기와 같은 유기층은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
일반적으로, 상기 제 1 전극층(131)은 애노드 전극의 기능을 하고, 상기 제 2 전극층(132)은 캐소드 전극의 기능을 하는데, 물론, 이들 제 1 전극층(131)과 제 2 전극층(132)의 극성은 반대로 되어도 무방하다. 상기 제 1 전극층(61)은 투명 전극 또는 반사형 전극으로 구비될 수 있는 데, 투명전극으로 사용될 때에는 ITO, IZO, ZnO, 또는 In2O3로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3를 형성할 수 있다.
한편, 상기 제 2 전극층(63)도 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 때에는 이 제 2 전극층(63)이 캐소드 전극으로 사용 되므로, 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Mg, 및 이들의 화합물이 유기층(62)의 방향을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3
등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고, 반사형 전극으로 사용될 때에는 상기 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물을 전면 증착하여 형성한다.
한편, 도 4b 및 도 5b는 본 발명의 다른 실시예를 설명하기 위한 공정 단면도이다.
도 4b 및 도 5b에 도시된 실시예는 각각 도 4a, 도 5b와 비교하여, 네가형 감광막과 그에 대응하는 그레이 패턴 마스크를 사용하는 점이 상이하며, 그 외의 사항은 동일하다.
즉, 도 4b와 같이 반도체층이 형성된 기판(110)의 전면적에 걸쳐, 감광막(3)을 도포하고, 영역별로 상이한 투광량을 가진 그레이 패턴 마스크를 통해 상기 감광막(3)을 노광시킨다.
예를 들어, 감광막(3)이 도포된 상기 반도체층 위에, 영역별로 상이한 슬릿 간격을 가진 그레이 패턴 마스크(300b)를 통해 영역별로 상이한 투광량으로 상기 감광(3)를 노광시킨다. 그레이 패턴 마스크(300b)의 슬릿은, 현상 후의 감광막 두께에 대응하는 투광량이 통과될 수 있도록 적절한 폭과 간격을 가진다.
도 5b를 참조하면, 네가형 감광막(3)이 도포된 후 그레이 패턴 마스크(300b)의 슬릿을 통해, 거의 노광되지 않은 감광막은 거의 그대로 남아 있고, 노광량이 많은 부분의 감광막은 현상 후에 거의 남아 있지 않게 된다. 즉, 그레이 패턴 마스크(300b)는 채널 영역에 대응하는 영역, 예컨대 게이트 전극(121)에 대응하는 영역에는 투광량이 높은 슬릿 간격, 저농도 채널 영역(121b)에는 낮은 투광량의 슬릿 간격, 고농도 채널 영역(121a)에는 가장 낮은 투광량의 슬릿 간격을 가진 것을 사용한다.
도 5b와 같이, 영역별로 상이한 투광량에 의해 노광된 감광막(3)은, 현상에 의해, 반도체층(121)의 채널 영역에 대응하는 부분은 감광 패턴(3a)의 두께(제 1 두께)가 거의 그대로 유지되고, 반도체층의 저농도 채널 영역(121b)에는 얇은 두께(제 2 두께)의 감광 패턴(3b)이 남으며, 고농도 채널 영역(121a)에는 감광 패턴이 남지 않는다. 또한, 제 2 박막 트랜지스터(200)의 영역에서 반도체층(221) 상의 감광 패턴(3c)의 두께가 거의 그대로 유지된다.
이어서, 도 6과 같이, 두께가 조절된 감광 패턴(3a, 3b, 3c)을 매개로 하여, 제 1 박막 트랜지스터의 반도체층(121)에 고농도의 제 1 이온을 도핑한다. 예컨대, 제 1 박막 트랜지스터(100)가 N형일 경우 고농도의 N형 불순물 이온이 도핑된다. 이렇게 하면, 반도체층에 덮힌 제 1 두께 및 제 2 두께의 감광막 상에 고농도의 N형 불순물 이온이 도핑됨으로써, 제 1 박막 트랜지스터의 반도체층(121) 양단의 엘디디 영역인 저농도 채널 영역(121b)에는 저농도의 N형 불순물 이온이, 고농도 채널 영역(121a)에는 고농도의 N형 불순물 이온이 동시에 도핑된다.
그 이후에는, 도 7 내지 도 14와 함께 설명된 상기 실시예와 동일한 공정에 의해 본 발명에 따른 유기 전계 발광 표시장치가 제조된다.
상기한 바와 같이 이루어진 본 발명에 따르면, 유기 전계 발광 표시장치의 제조 공정에 있어서, 종래 기술에 비하여 LDD 구조의 박막 트랜지스터를 형성하는데 있어서 단일 마스크에 의해 저농도 이온과 고농도 이온을 동시에 도핑할 수 있어서 제조 공정에 소요되는 마스크의 개수가 비약적으로 감소하는 효과가 있다.
또한, 본 발명에 따르면, 영역별로 상이한 투광량을 통과시키는 그레이 패턴 마스크에 의해 슬릿 간격에 따라 감광막의 두께가 조절될 수 있으므로, 감광막의 두께에 의해 이온 도핑량이 간편하게 조절될 수 있으며, 제조 공정의 신속화, 간소화 및 제조 비용의 감소화에 크게 기여할 수 있다.
아울러, 단일 마스크에 의하여 진행하므로, 저농도 영역인 LDD영역과 고농도 영역의 구획이 정확하게 형성되므로, 미스어라인(misalign)을 방지 할 수 있으며, 이로써 전하 이동도(mobility)의 저하 및 킹크 효과(kink effect) 등을 저감할 수 있는 효과가 있다.
위에서 설명한 바와 같이, 본 발명을 가장 바람직한 실시예를 기준으로 설명하였으나, 상기 실시예는 본 발명의 이해를 돕기 위한 것일 뿐이며, 본 발명의 내용이 그에 한정되는 것이 아니다. 본 발명의 구성에 대한 일부 구성요소의 부가,삭감,변경,수정 등이 있더라도 첨부된 특허청구범위에 의하여 정의되는 본 발명의 기술적 사상에 속하는 한, 본 발명의 범위에 해당된다. 예를 들어, 상기 실시예들은 제 1 트랜지스터(100)를 N형의 OLED 구동용 트랜지스터라고 가정하여 설명하였으나, 제 1 트랜지스터(100)가 P형의 트랜지스터 또는 스위칭용 트랜지스터이더라 도 본 발명의 범위에 속한다.
Claims (6)
- 기판상에 반도체층을 형성하는 단계;상기 반도체층을 덮도록 감광막을 도포하는 단계;상기 감광막이 상기 반도체층이 소정 영역별로 상이한 두께를 가지도록 패터닝되는 단계;상기 반도체층에 이온 도핑하는 단계;상기 반도체층의 채널 영역에 대응되도록 게이트 전극을 형성한 후, 상기 반도체층의 소스 및 드레인 영역에 각각 접하도록 소스 및 드레인 전극을 형성하는 단계; 및상기 소스 및 드레인 전극 중 어느 하나에 접속되는 제 1 전극층과, 상기 제 1 전극층에 절연되도록 형성된 제 2 전극층, 및 상기 제 1 전극층과 제 2 전극층의 사이에 개재되고 적어도 발광층을 가지는 유기층을 구비하는 유기 전계 발광 소자 형성 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 표시장치의 제조방법.
- 제 1 항에 있어서,상기 감광막의 패터닝 단계는,상기 감광막이, 상기 반도체층의 채널 영역에 대응되는 위치에 제 1 두께를 가지고, 상기 반도체층의 엘디디 영역에 대응되는 위치에 제 2 두께를 가지며, 상기 제 1 두께가 상기 제 2 두께보다 두껍도록 상기 감광막을 패터닝하는 것을 특징으로 하는 유기 전계 발광 표시장치의 제조방법.
- 제 2 항에 있어서,상기 감광막의 패터닝 단계는 상기 감광막의 제 1 두께 및 제 2 두께에 대응되는 영역별로 상이한 투광량을 가지는 그레이 패턴 마스크를 이용해 노광하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 표시장치의 제조방법.
- 제 3 항에 있어서,상기 그레이 패턴 마스크는 상기 채널 영역에는 투광량이 가장 낮은 슬릿 간격, 저농도 채널 영역에는 낮은 투광량의 슬릿 간격, 고농도 채널 영역에는 높은 투광량의 슬릿 간격을 가진 것을 사용하고,상기 감광막은 포지형을 사용하는 것을 특징으로 하는 유기 전계 발광 표시장치의 제조방법.
- 제 3 항에 있어서,상기 그레이 패턴 마스크는 상기 채널 영역에는 투광량이 높은 슬릿 간격, 저농도 채널 영역에는 낮은 투광량의 슬릿 간격, 고농도 채널 영역에는 가장 낮은 투광량의 슬릿 간격을 가진 것을 사용하고,상기 감광막은 네가형을 사용하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조방법.
- 제 3 항에 있어서,상기 이온 도핑 단계는, 상기 반도체층에 덮힌 제 1 두께 및 제 2 두께의 감광막 상에 고농도의 이온을 도핑시킴으로써, 상기 반도체층의 양단에 저농도 및 고농도의 이온이 동시에 도핑되는 것을 특징으로 하는 유기 전계 발광 표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040020282A KR100592267B1 (ko) | 2004-03-25 | 2004-03-25 | 유기 전계 발광 표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040020282A KR100592267B1 (ko) | 2004-03-25 | 2004-03-25 | 유기 전계 발광 표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050095100A KR20050095100A (ko) | 2005-09-29 |
| KR100592267B1 true KR100592267B1 (ko) | 2006-06-21 |
Family
ID=37275658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040020282A KR100592267B1 (ko) | 2004-03-25 | 2004-03-25 | 유기 전계 발광 표시장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100592267B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231824B (zh) * | 2016-12-16 | 2024-04-23 | 京东方科技集团股份有限公司 | 一种oled显示面板及其制备方法 |
| US10547159B1 (en) * | 2018-12-12 | 2020-01-28 | Trumpf Photonics Inc. | Laterally tailoring current injection for laser diodes |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002124677A (ja) | 2000-10-13 | 2002-04-26 | Nec Corp | 液晶表示用基板及びその製造方法 |
-
2004
- 2004-03-25 KR KR1020040020282A patent/KR100592267B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002124677A (ja) | 2000-10-13 | 2002-04-26 | Nec Corp | 液晶表示用基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050095100A (ko) | 2005-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7626330B2 (en) | Organic electroluminescence display device | |
| US8643019B2 (en) | Organic light emitting display device and manufacturing method for the same | |
| US8946008B2 (en) | Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same | |
| JP4358152B2 (ja) | 薄膜トランジスタ及びそれを備えた平板表示装置 | |
| KR100647599B1 (ko) | 유기 전계 발광 표시장치 및 그 제조 방법 | |
| KR102116493B1 (ko) | 유기발광표시장치 및 이의 제조방법 | |
| JP2005340771A (ja) | 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを具備した平板表示装置、及び該平板表示装置の製造方法 | |
| KR20120126950A (ko) | 유기발광표시장치 및 이의 제조방법 | |
| EP1715531A1 (en) | Thin film transistor (TFT) and flat panel display including the TFT | |
| KR100863909B1 (ko) | 평판 디스플레이 장치 및 이를 제조하는 방법 | |
| KR100625994B1 (ko) | 유기 전계 발광 표시장치 및 그 제조 방법 | |
| KR20050052291A (ko) | 유기 전계 발광 표시장치 | |
| KR100592267B1 (ko) | 유기 전계 발광 표시장치의 제조방법 | |
| KR100669709B1 (ko) | 유기 전계 발광 표시장치 및 그 제조방법 | |
| KR100669457B1 (ko) | 박막 트랜지스터, 이를 구비한 평판 표시 장치 및 그제조방법 | |
| KR100573138B1 (ko) | 평판 표시 장치 | |
| KR100563060B1 (ko) | 박막 트랜지스터를 구비한 평판표시장치 | |
| KR20070071412A (ko) | 스위칭 소자의 제조 방법 및 표시 기판 | |
| KR100683665B1 (ko) | 유기 전계 발광 표시장치 | |
| KR100669708B1 (ko) | 유기 전계 발광 표시 장치와, 이를 제조하기 위한 방법 | |
| KR20050077832A (ko) | 박막 트랜지스터 및 이를 구비한 평판표시장치 | |
| KR100647686B1 (ko) | 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치 | |
| KR20050098532A (ko) | 유기 전계 발광 표시장치 및 그 제조방법 | |
| KR100813852B1 (ko) | 유기 전계 발광 표시장치 및 이를 제조하는 방법 | |
| KR100669415B1 (ko) | 박막 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130530 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170601 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190529 Year of fee payment: 14 |