KR100635059B1 - 유기 전계 발광 표시 장치 - Google Patents
유기 전계 발광 표시 장치 Download PDFInfo
- Publication number
- KR100635059B1 KR100635059B1 KR1020040014755A KR20040014755A KR100635059B1 KR 100635059 B1 KR100635059 B1 KR 100635059B1 KR 1020040014755 A KR1020040014755 A KR 1020040014755A KR 20040014755 A KR20040014755 A KR 20040014755A KR 100635059 B1 KR100635059 B1 KR 100635059B1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- drain
- light emitting
- organic light
- electrode
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 6
- 230000001681 protective effect Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 5
- 229910004205 SiNX Inorganic materials 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000012535 impurity Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
- H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 소오스/드레인 전극의 테이퍼 각을 조절하여 화소 전극의 오픈 불량을 방지한 유기 전계 발광 표시 장치에 관한 것으로, 절연 기판 상에 형성되며, 소오스/드레인 영역 및 채널 영역을 구비하는 활성층과; 게이트 절연막 상에 형성된 게이트 전극과; 층간 절연막의 콘택 홀을 통하여 상기 소오스/드레인 영역과 전기적으로 연결되는 소오스/드레인 전극과; 상기 소오스/드레인 전극 중 어느 하나를 노출시키는 비아 홀을 구비하는 무기 보호막과; 상기 비아 홀을 통하여 상기 소오스/드레인 전극 중 어느 하나와 전기적으로 연결되는 화소 전극을 포함하며, 상기 소오스/드레인 전극의 에지부의 테이퍼 각은 10° 내지 60°인 유기 전계 발광 표시 장치를 제공하는 것을 특징으로 한다.
유기 전계 발광 표시 장치, 소오스/드레인 전극, 테이퍼 각, 화소 전극
Description
도 1a는 종래의 유기 전계 발광 표시 장치를 설명하기 위한 단면도.
도 1b는 종래의 유기 전계 발광 표시 장치의 소오스/드레인 전극 에지부 상부의 유기 발광 소자에 한정하여 도시한 도면.
도 2a는 본 발명의 바람직한 실시예에 유기 전계 발광 표시 장치를 설명하기 위한 단면도.
도 2b는 본 발명의 바람직한 실시예에 따른 유기 전계 발광 표시 장치의 소오스/드레인 전극 에지부 상부의 유기 발광 소자에 한정하여 도시한 도면.
(도면의 주요 부위에 대한 부호의 설명)
200; 절연 기판 210; 버퍼층
220; 활성층 221, 225; 소오스/드레인 영역
223; 채널 영역 230; 게이트 절연막
240; 게이트 전극 250; 층간 절연막
251, 255; 콘택 홀 261, 265; 소오스/드레인 전극
270; 무기 보호막 275; 비아 홀
281; 화소 전극 283; 유기 발광층
285; 상부 전극
본 발명은 유기 전계 발광 표시 장치에 관한 것으로, 더욱 상세하게는 소오스/드레인 전극의 테이퍼 각을 조절하여 화소 전극과 상부 전극의 쇼트 불량을 방지한 유기 전계 발광 표시 장치에 관한 것이다.
일반적으로, 유기 전계 발광 표시 장치는 전자(electron) 주입 전극(cathode)과 정공(hole) 주입 전극(anode)으로부터 각각 전자(electron)와 정공(hole)을 발광층 내부로 주입시켜, 주입된 전자(electron)와 정공(hole)이 결합한 엑시톤(exciton)이 여기 상태로부터 기저 상태로 떨어질 때 발광하는 발광 표시 장치이다.
이하 첨부된 도면을 참조하여, 종래 기술에 대하여 설명한다.
도 1a는 종래의 유기 전계 발광 표시 장치를 설명하기 위한 단면도이며, 도 1b는 종래의 유기 전계 발광 표시 장치의 소오스/드레인 전극 에지부 상부의 유기 발광 소자에 한정하여 도시한 도면이다.
도 1a을 참조하면, 버퍼층(110)이 형성된 절연 기판(100) 상에 폴리 실리콘막으로 된 활성층(120)을 형성한다.
그런 다음, 상기 절연 기판(100) 전면에 게이트 절연막(130)과 게이트 메탈을 증착하고, 게이트 메탈을 패터닝하여 게이트 전극(140)을 형성한다.
상기 게이트 전극(140)을 형성한 후, 상기 게이트 전극(140)을 마스크로 이 용하여 소정의 불순물을 도핑하여, 소오스 영역(121)과 드레인 영역(125)을 형성한다. 그리고, 상기 활성층(120) 중 소오스 영역(121)과 드레인 영역(125) 사이의 영역은 채널 영역(123)으로 작용한다.
그런 다음, 층간 절연막(150)을 증착하고, 패터닝하여 소오스 영역(121)과 드레인 영역(125)의 일부를 노출시키는 콘택 홀(151, 155)을 형성한다. 상기 절연 기판(100)의 전면에 소정의 도전 물질을 증착한 후, 사진 식각하여 소오스/드레인 전극(161, 165)을 형성한다.
상기 소오스/드레인 전극(161, 165)을 포함하는 절연 기판(100) 전면에 SiNx 또는 SiO2 등의 무기 물질을 증착하여 무기 보호막(170)을 형성한다.
그런 다음, 상기 무기 보호막(170)에 드레인 전극(165)의 일부를 노출시키는 비아 홀(175)을 형성한다.
상기 비아 홀(170)을 형성한 후, 상기 비아 홀(175)을 통해 드레인 전극(165)에 연결되는 유기 발광 소자(180)를 형성한다.
이때, 상기 유기 발광 소자(180)는 화소 전극(181), 유기 발광층(182), 상부 전극(183)으로 이루어진다.
그러나, 상기한 바와 같은 유기 전계 발광 표시 장치는 도 1b에서와 같이, 상기 무기 보호막(170)이 하부 구조에 등각(conformal)으로 형성되어 하부 구조, 특히 상기 소오스/드레인 전극(161, 165)의 테이퍼 각에 따라 상기 화소 전극 상의 유기 발광층의 오픈 불량을 유발하게 되어 상기 유기 발광층 상에 형성되는 상부 전극과 화소 전극 간의 쇼트 불량을 유발하게 된다.
본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명은 소오스/드레인 전극 에지부의 테이퍼 각을 조절하여 상기 소오스/드레인 전극 에지부 상부에 형성되는 유기 발광층의 오픈 불량을 방지하여 화소 전극과 상부 전극 간의 쇼트 불량을 방지하는 유기 전계 발광 표시 장치를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 절연 기판 상에 형성되며, 소오스/드레인 영역 및 채널 영역을 구비하는 활성층과; 게이트 절연막 상에 형성된 게이트 전극과; 층간 절연막의 콘택 홀을 통하여 상기 소오스/드레인 영역과 전기적으로 연결되는 소오스/드레인 전극과; 상기 소오스/드레인 전극 중 어느 하나를 노출시키는 비아 홀을 구비하는 무기 보호막과; 상기 비아 홀을 통하여 상기 소오스/드레인 전극 중 어느 하나와 전기적으로 연결되는 화소 전극을 포함하며, 상기 소오스/드레인 전극의 에지부의 테이퍼 각은 10° 내지 60°인 유기 전계 발광 표시 장치를 제공하는 것을 특징으로 한다.
삭제
상기 무기 보호막은 SiO2 또는 SiNx인 것이 바람직하다.
상기 비아 홀의 테이퍼 각은 60° 이하인 것이 바람직하며, 더욱 바람직하게는 상기 비아 홀의 테이퍼 각은 20° 내지 60°인 것이 바람직하다.
이하 첨부된 도면을 참조하여, 본 발명의 실시예를 설명한다.
삭제
삭제
도 2a는 본 발명의 바람직한 실시예에 유기 전계 발광 표시 장치를 설명하기 위한 단면도이며, 도 2b는 본 발명의 바람직한 실시예에 따른 유기 전계 발광 표시 장치의 소오스/드레인 전극 에지부 상부의 유기 발광 소자에 한정하여 도시한 도면이다.
도 2a을 참조하면, 절연 기판(200)으로 사용되는 유리 기판 상에 상기 유리 기판(200)으로부터 금속 이온 등의 불순물이 확산되어 활성층(다결정 실리콘)에 침투하는 것을 막기 위한 버퍼층(210, buffer layer; diffusion barrier)을 PECVD, LPCVD, 스퍼터링(sputtering) 등의 방법을 통해 증착한다.
그런 다음, 상기 버퍼층(210) 상에 PECVD, LPCVD, 스퍼터링 등의 방법을 이 용하여 비정질 실리콘막(amorphous Si)을 증착한다. 그리고, 진공 로(furnace)에서 탈수소 공정을 실시한다. 상기 비정질 실리콘막을 LPCVD나 스퍼터링으로 증착한 경우 탈수소하지 않을 수도 있다.
상기 비정질 실리콘막에 고에너지를 조사하는 비정질 실리콘의 결정화 공정을 통해 비정질 실리콘을 결정화하여 다결정 실리콘막(poly-Si)을 형성한다. 바람직하게는 상기 결정화 공정으로 ELA, MIC, MILC, SLS, SPC 등의 결정화 공정이 사용된다.
상기 다결정 실리콘막을 형성한 후, 상기 다결정 실리콘막 상에 활성층을 형성하기 위한 포토레지스트를 형성하고, 상기 포토레지스트를 마스크로 하여 상기 다결정 실리콘막을 패터닝하여 활성층(220, active layer)을 형성한다.
상기 활성층(220) 상에 게이트 절연막(230)을 증착하고, 상기 게이트 절연막(230) 상에 게이트 메탈을 증착한 후, 상기 게이트 메탈을 패터닝하여 게이트 전극(240)을 형성한다.
상기 게이트 전극(240)을 형성한 후, 게이트 전극(240)을 마스크로 이용하여 상기 활성층(220)에 소정의 도전형을 갖는 불순물을 도핑하여 소오스/드레인 영역(221, 225)을 형성한다. 상기 활성층 중 소오스/드레인 영역(221, 225) 사이의 영역은 박막 트랜지스터의 채널 영역(223)으로 작용한다.
상기 활성층(220)에 불순물을 도핑하여 소오스/드레인 영역(221, 225)을 형성한 후, 상기 절연 기판(200) 전면에 걸쳐 층간 절연막(250)을 형성하고, 패터닝하여 소오스 영역(221)과 드레인 영역(225)의 일부를 노출시키는 콘택 홀(251, 255)을 형성한다.
그런 다음, 상기 절연 기판(200)의 전면에 소정의 도전막을 증착하고, 사진 식각하여 상기 소오스/드레인 영역(221, 225)과 콘택 홀(251, 255)을 통하여 전기적으로 연결되는 소오스/드레인 전극(261, 265)을 형성하여, 박막 트랜지스터를 형성한다.
이때, 상기 소오스/드레인 전극(261, 265)의 에지부(edge)의 테이퍼 각은 10° 내지 60°인 것이 바람직하다.
이는, 상기 소오스/드레인 전극(261, 265) 에지부의 테이퍼 각을 낮춤으로써, 하부 구조에 등각(conformal)하게 형성되는 상기 무기 보호막의 스텝 커버리지(step coverage)를 향상시켜, 상기 소오스/드레인 전극(261, 265) 에지부의 상부에 발생할 수 있는 유기 발광층의 오픈 불량을 방지하며, 화소 전극과 상부 전극의 쇼트 불량을 방지하기 위함이다.
상기 소오스/드레인 전극(261, 265)을 형성한 후, 상기 절연 기판(200) 전체에 CVD 방법을 이용하여 무기 보호막(270)을 형성한다. 이때, 상기 무기 보호막(270)은 SiO2 또는 SiNx로 이루어지는 것이 바람직하다.
상기 무기 보호막(270)은 하부 구조에 등각(conformal)하게 형성되며, 상기 소오스/드레인 전극(261, 265) 에지부의 테이퍼 각이 10° 내지 60°이므로, 상기 소오스/드레인 전극(261, 265) 상부의 무기 보호막(270)의 테이퍼 각 또한 10° 내지 60°로 유지된다.
상기 무기 보호막(270)을 형성한 후, 열처리를 실시한다. 상기 열처리는 박 막 트랜지스터 제조 공정에서 발생하는 손상을 큐어링(curing)하여 박막 트랜지스터의 특성을 개선하기 위한 것이다.
상기 열처리 공정을 수행한 다음, 상기 보호막(270)에 상기 소오스/드레인 전극(261, 265) 중 어느 하나, 예를 들면, 상기 드레인 전극(265)의 일부분을 노출시키는 비아 홀(275)을 형성한다. 이때, 상기 비아 홀(275)의 테이퍼 각은 20° 내지 60°인 것이 바람직하다.
이는, 상기 소오스/드레인 전극(261, 265) 에지부의 테이퍼 각을 10° 내지 60°로 유지하는 것과 마찬가지로, 상기 비아 홀(275) 에지부의 테이퍼 각이 큰 경우에 발생할 수 있는 유기 발광층의 오픈 불량을 방지하며, 화소 전극과 상부 전극의 쇼트 불량을 방지하기 위함이다.
상기 비하 홀(275)을 형성한 후, 상기 절연 기판(200) 전면에 걸쳐 ITO와 같은 전도성 물질을 증착한 후, 식각하여 상기 비아 홀을 통하여 상기 드레인 전극에 전기적으로 연결되는 화소 전극(281)을 형성한다.
상기 화소 전극(281)을 형성한 후, 상기 화소 전극(281) 상에 유기 발광층(283)을 형성한다. 이때, 상기 유기 발광층은 일반적으로 발광층(Emitting layer)을 포함하여 정공 주입층(HIL), 정공 전달층(HTL), 정공 저지층(HBL), 전자 수송층(ETL), 전자 주입층(EIL) 중 적어도 하나 이상의 층을 포함하는 다층구조로 이루어진다.
상기 유기 발광층(283)을 형성한 후, 절연 기판(200) 전면에 걸쳐 상부 전극(285)을 형성하여 상기 일함수가 저감된 투명 전도성 물질로 이루어지는 하부 전극(281), 유기 발광층(283) 및 상부 전극(285)으로 이루어지는 유기 발광 소자(280)를 형성한다.
상기한 바와 같은 유기 전계 발광 표시 장치는 상기 소오스/드레인 전극(261, 265) 에지부의 테이퍼 각을 조절함으로써, 도 2b에서와 같이, 상기 소오스/드레인 전극(261, 265) 에지부의 상부에 발생할 수 있는 유기 발광층(283)의 오픈 불량을 방지하며, 화소 전극(281)과 상부 전극(285)의 쇼트 불량을 방지할 수 있다.
또한, 비아 홀(275)의 테이퍼 각을 조절함으로써, 비아 홀(275) 에지부의 테이퍼 각이 큰 경우에 발생할 수 있는 유기 발광층(283)의 오픈 불량을 방지하며, 화소 전극(281)과 상부 전극(285)의 쇼트 불량을 방지할 수 있다.
상기한 바와 같은 유기 전계 발광 표시 장치는 상기 소오스/드레인 전극(261, 265)과 비아 홀(275)의 테이퍼 각을 조절함으로써, 유기 발광층(283)의 오픈 불량을 방지하며, 화소 전극(281)과 상부 전극(285)의 쇼트 불량을 방지할 수 있다.
상기한 바와 같이 본 발명에 따르면, 본 발명은 소오스/드레인 전극 에지부의 테이퍼 각을 조절함으로써, 상기 소오스/드레인 전극 에지부 상부에서 발생할 수 있는 유기 발광층의 오픈 불량 및 화소 전극과 상부 전극 간의 쇼트 불량을 방지한 유기 전계 발광 표시 장치를 제공할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (8)
- 절연 기판 상에 형성되며, 소오스/드레인 영역 및 채널 영역을 구비하는 활성층과;게이트 절연막 상에 형성된 게이트 전극과;층간 절연막의 콘택 홀을 통하여 상기 소오스/드레인 영역과 전기적으로 연결되는 소오스/드레인 전극과;상기 소오스/드레인 전극 중 어느 하나를 노출시키는 비아 홀을 구비하는 무기 보호막과;상기 비아 홀을 통하여 상기 소오스/드레인 전극 중 어느 하나와 전기적으로 연결되는 화소 전극을 포함하며,상기 소오스/드레인 전극의 에지부의 테이퍼 각은 10° 내지 60°인 것을 특징으로 하는 유기 전계 발광 표시 장치.
- 삭제
- 제 1항에 있어서,상기 무기 보호막은 SiO2 또는 SiNx인 것을 특징으로 하는 유기 전계 발광 표시 장치.
- 제 1항에 있어서,상기 비아 홀의 테이퍼 각은 20° 내지 60°인 것을 특징으로 하는 유기 전계 발광 표시 장치.
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040014755A KR100635059B1 (ko) | 2004-03-04 | 2004-03-04 | 유기 전계 발광 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040014755A KR100635059B1 (ko) | 2004-03-04 | 2004-03-04 | 유기 전계 발광 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050089390A KR20050089390A (ko) | 2005-09-08 |
| KR100635059B1 true KR100635059B1 (ko) | 2006-10-17 |
Family
ID=37271808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040014755A KR100635059B1 (ko) | 2004-03-04 | 2004-03-04 | 유기 전계 발광 표시 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100635059B1 (ko) |
-
2004
- 2004-03-04 KR KR1020040014755A patent/KR100635059B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050089390A (ko) | 2005-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8362469B2 (en) | Organic light emitting display apparatus and method of manufacturing organic light emitting display apparatus | |
| US7701132B2 (en) | Organic electroluminescence display device having auxiliary electrode line and method of manufacturing the same | |
| KR100601370B1 (ko) | 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치 | |
| US8076837B2 (en) | Organic light emitting display device and method of fabricating the same | |
| KR101056428B1 (ko) | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치 | |
| US8299478B2 (en) | Organic light emitting diode display device having a pixel defining layer and method of fabricating the same | |
| KR100579182B1 (ko) | 유기 전계 발광 표시 장치의 제조 방법 | |
| KR102477631B1 (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| KR100615222B1 (ko) | 전계 발광 디스플레이 장치 및 이의 제조 방법 | |
| KR102184448B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20170065069A (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치 | |
| KR100728129B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR100667087B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR100611155B1 (ko) | 유기 전계 발광 표시 장치 및 그의 제조 방법 | |
| KR100900444B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| KR102204755B1 (ko) | 표시 장치의 박막 트랜지스터 제조 방법 | |
| KR100635059B1 (ko) | 유기 전계 발광 표시 장치 | |
| KR100635062B1 (ko) | 유기전계발광 표시장치 | |
| KR100590260B1 (ko) | 유기 전계 발광 표시 장치 | |
| CN114613815B (zh) | 显示面板及其制作方法 | |
| KR100700499B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| KR100611220B1 (ko) | 유기 전계 발광 표시 장치 | |
| KR100739579B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR100728790B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR100615205B1 (ko) | 광투과율을 개선시키는 구조의 유기 전계 발광 디스플레이소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20040304 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20040629 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20040304 Comment text: Patent Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20060429 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20060922 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20061010 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20061011 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20090928 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100927 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110929 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120928 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130930 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20141001 Start annual number: 9 End annual number: 9 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20170720 |