KR20050062385A - 반도체장치 제조용 접착필름 - Google Patents

반도체장치 제조용 접착필름 Download PDF

Info

Publication number
KR20050062385A
KR20050062385A KR1020040103763A KR20040103763A KR20050062385A KR 20050062385 A KR20050062385 A KR 20050062385A KR 1020040103763 A KR1020040103763 A KR 1020040103763A KR 20040103763 A KR20040103763 A KR 20040103763A KR 20050062385 A KR20050062385 A KR 20050062385A
Authority
KR
South Korea
Prior art keywords
adhesive film
adhesive
semiconductor device
conductor
manufacturing
Prior art date
Application number
KR1020040103763A
Other languages
English (en)
Inventor
호소카와가즈히토
오케유이다쿠지
이케무라가즈히로
요시카와게이스케
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20050062385A publication Critical patent/KR20050062385A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명의 목적은 반도체장치의 제조방법에서, 최종적으로 제거되는 접착필름으로서, 도체의 일부가 밀봉 수지로부터 돌출된 소위 스탠드 오프를 갖는 반도체장치의 제조에 적합하게 사용되는 반도체장치 제조용 접착필름을 제공하는 것이다.
이를 위하여,
(a) 도체의 적어도 일부를 접착필름에 매몰시켜 도체를 형성하는 공정,
(b) 도체 상에 반도체 칩을 탑재하는 공정,
(c) 반도체 칩과 도체를 결선하는 공정,
(d) 밀봉 수지에 의해 반도체 칩을 밀봉하는 공정, 및
(e) 접착필름을 제거하는 공정을 갖는 반도체장치의 제조방법에 사용되는 반도체장치 제조용 접착필름으로서, 이 접착필름이 열경화성 접착제층과 내열성 기재층을 구비하여 이루어지는 반도체장치 제조용 접착필름이 제공된다.

Description

반도체장치 제조용 접착필름{ADHESIVE FILM FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체장치 제조용 접착필름에 관한 것이다.
최근 LSI (Large Scale IC) 의 실장기술에서, CSP (Chip Size/Scale Package) 기술이 주목되고 있다. 이 기술 중, QFN (Quad Flat Non-leaded package) 에 대표되는 리드 단자가 패키지 내부에 장착된 형태의 패키지는 소형화와 고집적이라는 면에서 특히 주목받는 패키지 형태의 하나이다. 이와 같은 QFN 의 제조방법 중에서도, 최근에는 복수의 QFN용 칩을 리드 프레임의 패키지 패턴영역의 다이패드 상에 가지런히 배열하고, 금형의 캐비티내에서, 밀봉 수지로 일괄 밀봉한 후, 절단에 의해 개별의 QFN 구조물로 나눔으로써, 리드 프레임 면적 당의 생산성을 비약적으로 향상시키는 제조방법이 특히 주목되고 있다.
이와 같은 복수의 반도체 칩을 일괄 밀봉하는 QFN 의 제조방법에서는, 수지 밀봉시의 몰드 금형에 의해 클램프되는 영역은 패키지 패턴 영역보다 더욱 외측으로 확장된 수지 밀봉 영역의 외측뿐이다. 따라서, 패키지 패턴 영역, 특히 그 중앙부에서는, 아우터 리드면을 몰드 금형에 충분한 압력으로 누를 수 없어, 아우터 리드측으로 밀봉 수지가 누출되는 것을 방지하는 것이 매우 곤란하고, QFN 단자 등이 수지로 피복된다는 문제가 발생하기 쉽다.
따라서, QFN 의 제조방법에서, 리드 프레임의 아우터 패드면에 점착 테이프를 접착하고, 이 점착 테이프의 마스킹에 의한 시일 효과에 의해, 밀봉 수지의 아우터측으로의 누출을 방지하는 방법이 제안되어 있다 (특허문헌 1 참조). 이와 같은 방법에서, 점착 테이프는, 최초의 단계에서 리드 프레임의 아우터 패드면에 접합되고, 그 후, 반도체 칩의 탑재 공정이나 와이어 본딩의 공정을 거쳐, 밀봉 수지에 의한 밀봉 공정까지 접합된다.
또한, 최근에는, 더 한층의 박형화를 목적으로 기재 상에 구리박을 접합하여 에칭에 의해 도체를 형성하는, 소위 리드리스의 반도체장치의 제조방법도 제안되어 있다 (특허문헌 2 참조). 이와 같은 방법에서는, 기재 상에서 도체를 형성하기 위해, 도체의 박형화가 가능하고, 또한, 밀봉 수지로 성형한 반도체장치를 개편화하는 경우, 리드 프레임을 절단할 필요가 없기 때문에, 다이싱시의 블레이드의 마모 등도 적다.
상기 방법에 사용되는 점착 테이프나 기재에는, 단순히 밀봉 수지의 누출을 방지할 뿐만 아니라, 반도체 칩의 탑재공정에 견딜 수 있는 높은 내열성을 갖는 것, 와이어 본딩 공정에서의 섬세한 조작성에 지장을 주지 않는 것, 밀봉 공정 종료 후에 풀이 남지 않고 양호하게 박리될 수 있는 등, 이들 모든 공정을 만족하는 특성이 요구된다.
따라서, 반도체장치의 제조과정에서, 최종적으로 박리되는 접착필름의 접착제층에는, 우수한 내열성과 과도한 탄성률 및 점착력을 갖는 실리콘계 점착제가 일반적으로 사용되고 있다.
[특허문헌 1] 일본 공개특허공보 2000-294580 (청구항 1)
[특허문헌 2] 일본 공개특허공보 평9-252014 (청구항 1)
그러나 내열성 점착 테이프에 사용되고 있는 실리콘계 점착제는, 내열성을 높이기 위해 고도로 가교되어 있고, 탄성률이 높고 유동성이 부족하기 때문에, 도체의 일부가 밀봉 수지로부터 돌출된 소위 스탠드 오프를 갖는 반도체장치를 제조하는 경우에는, 그 제조과정에서 도체의 일부를 접착제층에 매몰시키는 것이 곤란하다는 결점을 갖는다.
본 발명의 목적은, 반도체장치의 제조방법에서, 최종적으로 제거되는 접착필름으로서, 도체의 일부가 밀봉 수지로부터 돌출된 소위 스탠드 오프를 갖는 반도체장치의 제조에 적합하게 사용되는 반도체장치 제조용 접착필름을 제공하는 것에 있다.
본 발명은,
(a) 도체의 적어도 일부를 접착필름에 매몰시켜 도체를 형성하는 공정,
(b) 도체 상에 반도체 칩을 탑재하는 공정,
(c) 반도체 칩과 도체를 결선 (結線) 하는 공정,
(d) 밀봉 수지에 의해 반도체 칩을 밀봉하는 공정, 및
(e) 접착필름을 제거하는 공정을 갖는 반도체장치의 제조방법에 사용되는 반도체장치 제조용 접착필름으로서, 이 접착필름이 열경화성 접착제층과 내열성 기재층을 구비하여 이루어지는 반도체장치 제조용 접착필름에 관한 것이다.
발명을 실시하기 위한 최선의 형태
본 발명의 접착필름은 열경화성 접착제층과 내열성 기재층을 갖는다.
열경화성 접착제층에 포함되는 접착제로는, 실리콘계, 아크릴계 등의 각종 감압성 접착제, 에폭시/고무계, 폴리이미드계 등의 각종 접착제를 들 수 있으나, 그 중에서도 내열성 및 접착성의 관점에서, 에폭시 수지 및 고무 성분을 함유한 에폭시/고무계의 열경화성 접착제가 바람직하다.
에폭시 수지로는, 분자내에 2개 이상의 에폭시기를 포함하는 화합물이 바람직하고, 글리시딜아민형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 A형 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 지방족 에폭시 수지, 지환족 에폭시 수지, 복소환식 에폭시 수지, 스피로환 함유 에폭시 수지, 할로겐화 에폭시수지 등을 들 수 있고, 이들은 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.
에폭수 수지의 함유량은, 내열성 및 유연성의 관점에서 접착제 중, 40∼95 중량% 가 바람직하고, 60∼80 중량% 가 보다 바람직하다.
에폭시 수지의 에폭시 당량은, 박리 후의 풀 잔류를 방지하는 관점에서, 1000g/eq 이하가 바람직하고, 650g/eq 이하가 보다 바람직하다.
고무 성분으로는, NBR (아크릴로니트릴부타디엔고무), 아크릴고무 등의 에폭시계 접착제에 종래 사용되는 것을 들 수 있으나, 이들 중에서는, 밀봉 수지를 성형한 후의 접착필름의 박리 용이성의 관점에서, 아크릴로니트릴을 5중량% 이상 공중합한 고무가 바람직하고, 또한, 카르복실기로 변성된 고무가 보다 바람직하다. 이와 같은 고무로는 「Nipol1072J」(닛폰제온(주) 제조) 등의 아크릴로니트릴부타디엔 고무, 「파라크론 ME2000」(네가미공업(주) 제조) 등의 아크릴고무 등을 들 수 있다. 또한, 아크릴로니트릴의 공중합 비율은 5∼30 중량% 가 바람직하고, 보다 바람직하게는 5∼20 중량% 이다.
고무 성분의 함유량은 유연성 및 내열성의 관점에서, 접착제 중, 5∼40 중량% 가 바람직하고, 5∼30 중량% 가 보다 바람직하다.
또한, 접착제에는, 경화성분인 에폭시 수지를 경화시키기 위한 경화제가 첨가되어 있는 것이 바람직하다. 이와 같은 경화제로는 페놀 수지, 각종 이미다졸계 화합물 및 그 유도체, 히드라지드 화합물, 디시안디아미드 및 이들을 마이크로캡슐화한 것 등을 들 수 있고, 예컨대 경화제로서 페놀 수지가 함유되어 있는 경우는, 추가로 촉진제로서 트리페닐포스핀 등의 인계 화합물 등이 병용되어 있어도 된다.
경화제의 함유량은, 그 종류에 따라 다르기 때문에 일률적으로는 결정할 수 없지만, 예컨대 페놀 수지의 경우, 에폭시 수지와 당량이 되도록 함유하는 것이 바람직하다. 그 외의 경화제 및 경화촉진제의 함유량은 각각 에폭시 수지 100 중량부에 대해, 0.05∼5 중량부가 바람직하고, 0.1∼3 중량부가 보다 바람직하다.
또한, 열경화성 접착제층에는, 접착필름의 제특성을 열화시키지 않는 범위에서, 무기 충전제, 유기 충전제, 안료, 노화방지제, 실란커플링제, 점착부여제 등의 공지된 각종 첨가제가 적절하게 포함되어 있어도 된다. 이들 첨가제 중에서도, 노화방지제는 고온에서의 열화를 방지하는 데에 유효한 첨가제이다.
열경화성 접착제층의 두께는 제막성의 관점에서 1∼50㎛ 정도가 바람직하고, 5∼30㎛ 정도가 보다 바람직하다.
본 발명에서, 열경화성 접착제층은, 특정의 탄성을 갖는 것이 바람직하다. 즉, 반도체장치의 제조에 사용될 때, 후술하는 공정 (a) 에서, 도체의 일부를 접착제층 중에 매몰시키기 위해, 접착필름과 도체를 접합하는 온도에서는 저점도인 것이 바람직하고, 또한, 가열경화 후에는 도체를 안정적으로 고정시키기 위해 고점도인 것이 바람직하다. 또한, 반도체장치의 제조시에는, 결선공정이나 수지 밀봉공정에서, 200℃ 가까운 열이력이 더해지는 경우도 있기 때문에, 접착필름은, 그와 같은 환경하에서도 안정된 제조가 가능한, 우수한 내열성을 갖는 것이 바람직하다. 이상의 관점에서, 열경화성 접착제층의 경화 전의 120℃ 에서의 탄성률은 1 ×102∼1 ×104㎩ 가 바람직하고, 1 ×102∼1 ×103㎩ 가 보다 바람직하다. 또한, 경화후의 200℃ 에서의 탄성률은 1MPa 이상이 바람직하고, 1.5∼100MPa 가 보다 바람직하다.
또한, 본 발명의 접착필름은 후술하는 공정 (e) 에서는, 도체를 밀봉 수지로부터 빅리하지 않고, 접착필름만을 반도체장치로부터 용이하게 박리할 수 있는 것이 바람직하다. 이와 같은 관점에서 예컨대 도체가 구리박인 경우, 열경화성 접착제층의 경화후 23℃ 에서의 구리박에 대한 접착력은, 1∼20N/20㎜ 가 바람직하고, 3∼10N/20㎜ 가 보다 바람직하다.
내열성 기재로는 폴리에스테르, 폴리아미드, 폴리페닐렌술피드, 폴리에테르이미드, 폴리이미드, 폴리에틸렌나프탈레이트 등의 플라스틱 기재 및 그 다공질 기재 ; 글라신지(glassine), 상질지, 일본 종이 등의 종이 기재 ; 셀룰로오스, 폴리아미드, 폴리에스테르, 아라미드 등의 부직포 기재 ; 구리박, 알루미박, SUS박, 니켈박 등의 금속 필름 기재 등을 들 수 있다. 이들 중에서는 취급 용이성의 관점에서, 금속 필름 기재가 바람직하다.
내열성 기재층의 두께는, 핸들링성의 관점에서 10∼200㎛ 정도가 바람직하고, 25∼100㎛ 가 보다 바람직하다.
본 발명의 접착필름은, 접착제를 유기 용제에 용해시킨 용액을 내열성 기재에 도포하고, 가열 건조하는 방법, 접착제를 수계 매체에 분산시킨 분산액을 내열성 기재에 도포하고, 가열건조하는 방법 등에 의해 제조할 수 있다. 접착제를 용해시키는 유기용제로는, 용해성의 관점에서 메틸에틸케톤 등의 케톤계 용제가 바람직하다.
열경화성 접착제층이 복수층으로 이루어지는 접착필름은, 내열성 기재 층 위에 순차적으로 접착제층을 형성하는 방법이나, 박리 라미네이트 등을 사용하여 별도 제작한 접착제층을 다른 접착제층이나 내열성 기재층 위에 접합하는 방법, 또는 이들 방법을 적절하게 조합하여 제조할 수 있다.
본 발명의 접착필름의 형상은, 시트형상, 테이프형상 등, 특별히 한정되지 않는다.
본 발명의 접착필름은,
(a) 도체의 적어도 일부를 접착필름에 매몰시켜 도체를 형성하는 공정,
(b) 도체 상에 반도체 칩을 탑재하는 공정,
(c) 반도체 칩과 도체를 결선하는 공정,
(d) 밀봉 수지에 의해 반도체 칩을 밀봉하는 공정, 및
(e) 접착필름을 제거하는 공정을 갖는 반도체장치의 제조방법에 사용되는 것으로, 그 제조방법은 적어도 상기 공정 (a)∼(e) 를 갖는 방법이면 특별히 한정되지 않지만, 이하에 그 일 실시양태를 도 1 에 따라 설명한다.
공정 (a) 는 열경화성 접착제층 (1) 과 내열성 기재층 (2) 으로 이루어지는 본 발명의 접착필름 (3) 상에, 도체 (4) 의 적어도 일부를 접착필름 (3) 의 열경화성 접착제층 (1) 중에 매몰시켜 도체 (4) 를 형성하는 공정이다.
공정 (a) 에서 사용되는 도체로는, 예컨대 개구부를 형성하고 종횡 매트릭스 형상으로 도전부가 배치된 리드 프레임을 사용할 수 있다. 리드 프레임이란 구리, 구리를 함유하는 합금 등의 금속을 소재로 하여, CSP 의 단자 패턴이 새겨진 것으로, 그 전기접점 부분은 은, 니켈, 파라듐, 금 등의 소재에 의해 피복 (도금) 되어 있는 경우도 있다. 리드 프레임의 두께는, 통상 5∼300㎛ 정도가 바람직하다.
리드 프레임은, 나중의 절단공정에서 절단하기 쉽도록, 개개의 QFN 의 배치 패턴이 가지런히 나열되어 있는 것이 바람직하다. 예컨대 리드 프레임 상에 도전부가 종횡의 매트릭스 형상으로 배열된 형상 등의, 매트릭스 QFN 혹은 MAP-QFN 등으로 불리는 형상은, 본 발명에서 바람직한 리드 프레임의 하나의 형상이다.
일반적인 QFN 의 경우, 리드 프레임 상의 각각의 기판 디자인은, 예컨대 개구부의 주위에 배열된 단자부와, 개구부의 중앙에 배치되는 다이패드와, 다이패드를 개구부의 4각에 지지시키는 다이패드로 구성되어 있다.
접착필름에 매몰시키는 도체의 두께는, 스탠드 오프를 갖는 반도체장치의 실장 신뢰성을 높이는 관점에서, 도체 전체의 두께의 5∼30% 정도가 바람직하다.
접착필름에 그 일부를 매몰시켜 형성한 도체는, 열경화 접착재층을 가열경화함으로써 고정할 수 있다.
공정 (b) 는, 도체 (4) 상에 반도체 칩 (5) 을 탑재하는 공정이다. 반도체 칩 (5) 의 탑재는, 예컨대 반도체 칩 (5) 의 전극이 형성되어 있지 않은 면을 도체 (4) 의 다이패드면에 접착제 (6) 등을 사용하여 고착시켜 실행할 수 있다.
공정 (c) 는, 반도체 칩 (5) 과 도체 (4) 를 결선하는 공정이다. 이것은 도체 (4) 의 도전부와 반도체 칩 (5) 의 전극을 와이어 (7) 등에 의해 전기적으로 접속하는 공정이다.
공정 (d) 는 밀봉 수지 (8) 에 의해 반도체 칩 (5) 을 밀봉하는 공정이다. 반도체 칩 (5) 을 밀봉 수지 (8) 에 의해 밀봉하는 방법은, 특별히 한정되지 않지만, 예컨대 통상의 트랜스퍼 성형법에 의해 금형을 사용하여 실행할 수 있다. 또한, 트랜스퍼 성형 후, 필요에 따라 몰드 수지의 후경화 가열을 실행할 수도 있다. 후경화 가열은 이어지는 공정 (e) 의 이전일 수도 있고, 이후일 수도 있다.
공정 (e) 는 접착필름 (3) 을 제거하는 공정이다. 접착필름 (3) 을 제거하는 방법은 특별히 한정되지 않지만, 필링 등의 방법에 의해 실행할 수 있다.
이상의 공정을 거쳐 얻어지는 반도체장치의 일례를 도 2 에 나타낸다. 이와 같은 반도체장치는, 도체 (4) 의 일부가 밀봉 수지 (8) 로부터 돌출된, 소위 스탠드 오프를 갖는 반도체장치이다.
[실시예]
다음으로 본 발명을 실시예에 의해 구체적으로 설명하는데, 본 발명은 당해 실시예에만 한정되는 것은 아니다.
(실시예 1)
아크릴로니트릴부타디엔고무 (닛폰제온(주) 제조, Nipol1072J, 아크릴로니트릴의 함유량 : 18 중량%) 30 중량부, 비스페놀 A형 에폭시 수지 (제팬 에폭시레진(주) 제조, 에피코트 828 ; 에폭시 당량 190g/eq) 65중량부 및 아미다졸 (시코쿠화성(주) 제조, C11Z) 5 중량부를 혼합하고, 고형분 농도가 35 중량% 가 되도록 메틸에틸케톤 용매에 용해시켜, 접착제 용액을 조제하였다.
얻어진 접착제 용액을, 내열성 기재로서 두께 100㎛ 의 구리박 상에 도포한 후, 150℃ 에서 3분 건조시킴으로써, 내열성 기재층 상에 두께 20㎛ 의 열경화성 접착제층을 형성하여 접착필름을 얻었다.
얻어진 접착필름의 열경화성 접착제층의 경화 전의 120℃ 에서의 탄성률은 5 ×102㎩ 이고, 경화 후의 200℃ 에서의 탄성률은 1.5MPa 이었다. 또한, 상기 열경화성 접착제층의 경화 후의 23℃ 에서의 구리박에 대한 접착력은 8N/20㎜ 이었다. 여기에서, 탄성률 및 접착력은 이하의 방법에 의해 측정한 값이다.
[탄성률의 측정방법]
평가 기기 : 레오메트릭스사 제조의 점탄성 스펙트럼 미터 (ARES)
승온 속도 : 5℃/min
주파수 : 1㎐
측정 모드 : 전단 모드
[접착력의 측정방법]
폭 20㎜, 길이 50㎜ 의 접착필름의 접착제층의 면에, 두께 35㎛ 의 구리박 (BHY-138T, 재팬에너지사 제조) 을 겹쳐, 120℃ ×0.5MPa ×0.5m/min 의 조건에서 라미네이트한 후, 150℃ 의 열풍 오븐에서 1시간 방치한다. 방치 후, 온도 23℃, 습도 65% RH 의 분위기조건에서 접착필름을, 속도 300㎜/min 으로 180°방향으로 당겨, 그 중심값을 접착력으로 한다.
다음에 얻어진 접착필름의 열경화성 접착제층의 면에, 단자 부분에 은 도금이 실시된 한 변이 9Pin ×2 열 배열된 타입의 LLGA 가 3개 ×3개로 배열된 200㎛ 구리제의 리드 프레임의 아우터측을 겹쳐, 120℃ 로 가열하여 라미네이트하고, 리드 프레임의 일부를 접착제층에 매몰시켰다. 여기에서 매몰된 리드 프레임의 두께는, 약 8㎛ 이었다. 이어서, 열경화성 접착제층을 150℃ 에서 1시간 경화시켜, 리드 프레임을 접착필름에 고정하였다.
리드 프레임의 다이패드 부분에, 에폭시페놀계의 은 페이스트를 접착제로 사용하여 반도체 칩을 접착하고, 접착제를 180℃ 에서 1시간 경화시켜, 다이패드 상에 반도체 칩을 탑재하였다.
다음에 접착필름과 도체의 적층물을, 접착필름측으로부터 진공흡수하는 형태로 200℃ 로 가열한 히트 블록에 고정하고, 또한, 적층물의 주변 부분을 윈드 클램퍼로 눌러 고정하였다. 반도체 칩의 전극과 리드 프레임의 도전부를, 신가와(주) 제조의 115㎑ 와이어 본더를 사용하여, 25㎛ 의 금선 (다나까귀금속(주) 제조, GLD-25) 에 의해 결선하였다.
또한, 에폭시계 몰드 수지 (닛또우 전공 제조, HC-300) 에 의해, 이들을 몰드머신 (TOWA제, Model-Y-series) 을 사용하여, 175℃ 에서, 프리히트 40초, 인젝션 시간 11.5초, 큐어 시간 120초에서 몰드하였다.
반도체 칩을 에폭시 수지에 의해 밀봉한 후, 접착필름을 박리하고, 또한, 175℃ 에서 3시간, 후경화 가열하여, 수지를 충분히 경화시켰다. 그 후, 다이서에 의해 절단하여, 개개의 LLGA 타입 반도체장치를 얻었다. 이와 같이 하여 얻어진 LLGA 는, 수지가 밀려나오지도 않고, 또한, 각 리드 단자 부분에 대략 8㎛ 의 스탠드 오프를 갖고 있었다.
(비교예 1)
내열성 기재로서 두께 100㎛ 의 구리박 상에, 실리콘계 점착재 (도레이 다우코닝 제조 SD-4587L) 를 사용한 두께 5㎛ 의 점착층을 형성하고, 점착 필름을 얻었다.
얻어진 접착필름을 사용하여, 실시예 1 과 동일하게 반도체장치를 제조하였는데, 단자 부분으로 수지가 들어가는 것을 충분히 억제할 수 없어, 약 60% 이상의 단자에 플래시 버가 관찰되었다. 또한, 스탠드 오프도 실질적으로 거의 확인할 수 없었다.
산업상 이용가능성
본 발명의 접착필름은 반도체장치의 제조에 사용되는 것이다.
본 발명의 접착필름을 사용하여, 스탠드 오프를 갖는, 실장 신뢰성이 높은 반도체장치를 안정적으로 제조할 수 있다.
도 1 은 본 발명의 접착필름을 사용한 반도체장치의 제조방법의 일 실시태양을 나타내는 개략 공정도.
도 2 는 본 발명의 접착필름을 사용하여 얻어지는 반도체장치의 일 실시태양의 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 열경화성 접착제층
2 : 내열성 기재층
3 : 접착필름
4 : 도체
5 : 반도체 칩
6 : 접착제
7 : 와이어
8 : 밀봉 수지

Claims (5)

  1. (a) 도체의 적어도 일부를 접착필름에 매몰시켜 도체를 형성하는 공정,
    (b) 도체 상에 반도체 칩을 탑재하는 공정,
    (c) 반도체 칩과 도체를 결선 (結線) 하는 공정,
    (d) 밀봉 수지에 의해 반도체 칩을 밀봉하는 공정, 및
    (e) 접착필름을 제거하는 공정을 갖는 반도체장치의 제조방법에 사용되는 반도체장치 제조용 접착필름으로서,
    상기 접착필름은 열경화성 접착제층과 내열성 기재층을 구비하여 이루어지는 반도체장치 제조용 접착필름.
  2. 제 1 항에 있어서,
    상기 열경화성 접착제층의 경화전의 120℃ 에서의 탄성률이 1 ×102∼1 ×104㎩ 이고, 경화후의 200℃ 에서의 탄성률이 1MPa 이상인 반도체장치 제조용 접착필름.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 열경화성 접착제층의 경화후의 23℃ 에서의 구리박에 대한 접착력이 1∼20N/20㎜ 인 반도체장치 제조용 접착필름.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 열경화성 접착제층은 고무성분 및 에폭시 수지 성분을 포함하는 접착제를 포함하여 이루어지고,
    상기 고무 성분은 아크릴로니트릴부타디엔 고무 또는 아크릴고무로 이루어지는 반도체장치 제조용 접착필름.
  5. 제 4 항에 있어서,
    상기 열경화성 접착제층은 고무성분 및 에폭시 수지 성분을 포함하는 접착제를 포함하여 이루어지고,
    상기 고무 성분의 함유량이 접착제 중 5∼40 중량% 인 반도체장치 제조용 접착필름.
KR1020040103763A 2003-12-19 2004-12-09 반도체장치 제조용 접착필름 KR20050062385A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003423658A JP4125668B2 (ja) 2003-12-19 2003-12-19 半導体装置の製造方法
JPJP-P-2003-00423658 2003-12-19

Publications (1)

Publication Number Publication Date
KR20050062385A true KR20050062385A (ko) 2005-06-23

Family

ID=34675368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040103763A KR20050062385A (ko) 2003-12-19 2004-12-09 반도체장치 제조용 접착필름

Country Status (6)

Country Link
US (1) US7132755B2 (ko)
JP (1) JP4125668B2 (ko)
KR (1) KR20050062385A (ko)
CN (1) CN100452366C (ko)
DE (1) DE102004060922A1 (ko)
TW (1) TW200527554A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP2005327789A (ja) * 2004-05-12 2005-11-24 Sharp Corp ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
JP4426917B2 (ja) * 2004-07-16 2010-03-03 株式会社ルネサステクノロジ 半導体装置の製造方法
JPWO2007057954A1 (ja) * 2005-11-17 2009-04-30 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
DE102006030581B3 (de) 2006-07-03 2008-02-21 Infineon Technologies Ag Verfahren zum Herstellen eines Bauelements
JP5259978B2 (ja) * 2006-10-04 2013-08-07 ローム株式会社 半導体装置の製造方法
JP4732472B2 (ja) * 2007-03-01 2011-07-27 日東電工株式会社 熱硬化型ダイボンドフィルム
JP5067927B2 (ja) * 2007-03-27 2012-11-07 日東電工株式会社 半導体装置製造用接着フィルム
US20080237842A1 (en) * 2007-03-29 2008-10-02 Manepalli Rahul N Thermally conductive molding compounds for heat dissipation in semiconductor packages
JP5053687B2 (ja) * 2007-04-06 2012-10-17 日東電工株式会社 半導体装置製造用接着シート
JP4915380B2 (ja) * 2008-03-31 2012-04-11 株式会社デンソー モールドパッケージの製造方法
JP5327511B2 (ja) * 2008-06-25 2013-10-30 日立化成株式会社 半導体素子搭載用基材及びその製造法
KR101555741B1 (ko) 2010-04-19 2015-09-25 닛토덴코 가부시키가이샤 플립칩형 반도체 이면용 필름
JP5614217B2 (ja) * 2010-10-07 2014-10-29 デクセリアルズ株式会社 マルチチップ実装用緩衝フィルム
KR101208082B1 (ko) * 2011-08-02 2012-12-05 도레이첨단소재 주식회사 반도체 공정용 점착테이프 및 이를 이용한 반도체 장치의 제조방법
JP2014056985A (ja) * 2012-09-13 2014-03-27 Nitto Denko Corp 封止体の製造方法、封止体製造用枠状スペーサ、封止体及び電子機器
KR101763852B1 (ko) * 2017-03-10 2017-08-01 (주)인랩 Qfn 반도체 패키지, 이의 제조방법 및 qfn 반도체 패키지 제조용 마스크 시트
CN108831839B (zh) * 2018-06-22 2020-03-24 苏州震坤科技有限公司 一种去除半导体塑封制程中所产生毛边的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252014A (ja) 1996-03-15 1997-09-22 Nissan Motor Co Ltd 半導体素子の製造方法
KR0185512B1 (ko) * 1996-08-19 1999-03-20 김광호 칼럼리드구조를갖는패키지및그의제조방법
US6404643B1 (en) * 1998-10-15 2002-06-11 Amerasia International Technology, Inc. Article having an embedded electronic device, and method of making same
JP2000294580A (ja) 1999-04-12 2000-10-20 Nitto Denko Corp 半導体チップの樹脂封止方法及びリ−ドフレ−ム等貼着用粘着テ−プ
TWI289155B (en) * 2002-04-03 2007-11-01 Tomoegawa Paper Co Ltd Adhesive sheet for producing semiconductor devices

Also Published As

Publication number Publication date
US7132755B2 (en) 2006-11-07
JP4125668B2 (ja) 2008-07-30
TW200527554A (en) 2005-08-16
JP2005183734A (ja) 2005-07-07
CN1630070A (zh) 2005-06-22
DE102004060922A1 (de) 2005-09-29
CN100452366C (zh) 2009-01-14
US20050133936A1 (en) 2005-06-23
DE102004060922A8 (de) 2006-01-12

Similar Documents

Publication Publication Date Title
KR20050062385A (ko) 반도체장치 제조용 접착필름
KR100880968B1 (ko) 반도체 밀봉용 에폭시 수지 조성물 및 그것을 사용한반도체 장치, 및 반도체 장치의 제법
KR100618640B1 (ko) 반도체 장치 제조용 접착시트와, 반도체 장치 및 그제조방법
KR100507584B1 (ko) 반도체 장치, 반도체칩 탑재용 기판, 이들의 제조법,접착제, 및 양면 접착 필름
US7115989B2 (en) Adhesive sheet for producing a semiconductor device
KR100633849B1 (ko) 반도체 장치 제조용 접착 시트
JP2006318999A (ja) 半導体装置製造用接着フィルム
KR20060035285A (ko) 전자부품용 접착테이프 조성물
KR101208082B1 (ko) 반도체 공정용 점착테이프 및 이를 이용한 반도체 장치의 제조방법
KR100596186B1 (ko) 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체장치 및 제조 방법
JP2012064714A (ja) 樹脂封止用粘着テープ及び樹脂封止型半導体装置の製造方法
JP2002275435A (ja) 半導体装置組立用マスクシートおよび半導体装置の組み立て方法
KR100483102B1 (ko) 접착제 및 양면 접착 필름
JP2008244095A (ja) 半導体装置製造用接着フィルム
KR100635053B1 (ko) 전자부품용 접착테이프
JP2003165961A (ja) 半導体装置組立用マスクシート
JP2007129016A (ja) 半導体装置製造用接着シート
WO2002075809A1 (fr) Masque pour l'assemblage d'un dispositif a semiconducteur et procede d'assemblage dudit dispositif
JP3857953B2 (ja) 半導体装置製造用接着シート
KR100646481B1 (ko) 반도체용 접착제 조성물 및 이를 이용한 접착 필름
JP4494912B2 (ja) 半導体装置、ならびに半導体装置の製法
JP2005142208A (ja) 半導体装置製造用接着シート
JP2005150630A (ja) 半導体装置製造用接着フィルム
KR20100097439A (ko) 전자부품 제조용 점착테이프 및 이를 이용한 반도체 장치의제조방법
JP2005150312A (ja) 半導体装置製造用接着フィルム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application