KR20050029602A - 솔더 범프 구조 및 그 제조 방법 - Google Patents
솔더 범프 구조 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20050029602A KR20050029602A KR1020030065946A KR20030065946A KR20050029602A KR 20050029602 A KR20050029602 A KR 20050029602A KR 1020030065946 A KR1020030065946 A KR 1020030065946A KR 20030065946 A KR20030065946 A KR 20030065946A KR 20050029602 A KR20050029602 A KR 20050029602A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- solder bump
- protrusion
- metal protrusion
- bump structure
- Prior art date
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 127
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000002184 metal Substances 0.000 claims abstract description 256
- 229910052751 metal Inorganic materials 0.000 claims abstract description 256
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 플립 칩 접속 등에 있어서, 반도체 패키지와 기판을 전기적으로 연결시켜 주는 솔더 범프의 구조 및 그 제조 방법에 관한 것이다.
반도체 패키지와 기판의 열 팽창율이 다르기 때문에 발생하는 전단력이 솔더 범프에 가해질 경우, 크랙이 발생하거나 솔더 범프가 패드로부터 떨어지는 문제점이 발생할 수 있다. 본원 발명에서는 반도체 칩측에 제1 금속 돌기부를 형성하고, 기판측에는 제2 금속 돌기부를 형성함으로써, 솔더 범프의 접합력을 증대 시키고, 크랙의 발생 및 전파를 최소화 할 수 있는 구성이 제시되고 있다. 특히, 제2 금속 돌기부가 제1 금속 돌기부에 삽입될 수 있는 형상으로 제조됨으로써, 솔더 범프의 신뢰성을 더욱 크게 향상시킬 수 있는 구성 및 그 제조 방법이 제시되고 있다.
Description
본 발명은 반도체 패키지에 있어서 전기적 접속 수단에 관한 것으로서, 더 자세하게는 솔더 범프 구조 및 그 제조 방법에 관한 것이다.
전자 제품의 소형화 추세에 맞추어, 반도체 패키지의 소형화 역시 꾸준히 진행되어 오고 있다. 이러한 반도체 패키지의 소형화를 위해 제시된 구조 중 반도체 칩을 직접 기판에 실장하는 형태의 플립 칩 (Flip Chip) 및 웨이퍼 단계에서 외부 외부 단자를 형성한 다음 개별 반도체 칩으로 절단 되는 웨이퍼 레벨 패키지(Wafer Label Package)가 칩 사이즈 패키지로서 각광 받고 있다.
도 1a는 종래 기술로서, 이러한 칩 사이즈 패키지의 외부 접속 단자로서 형성된 솔더 범프(105)를 도시하고 있다. 도 1을 참조하여, 종래의 솔더 범프 구조를 살펴보면, 외부 패키지 또는 PCB등의 기판에 전기적으로 전결될 수 있는 전극 패드(102)가 형성되어 있고, 상기 전극 패드(102)를 제외한 반도체 칩(101)의 표면은 불활성층(passivation layer;104)과 폴리이미드 필름 등의 절연층(insulating layer; 103)에 의해 덮혀 있다. 다시 상기 전극 패드(102)에는 전극 패드(12)를 통해 습기가 들어가는 것을 방지하고, 솔더에 대한 젖음성(wetting)을 증대시킬 수 있도록 UBM 층(Under Bump Metal; 107)이 형성된다. 보통 UBM 층(107)은 금속을 스퍼터링함으로써 형성되고, Cu, Cr, Ni, Au 또는 이들의 합금 등이 UBM의 재료로서 주로 사용된다.
도 1b는 재배선층(110) 층이 형성된 구조를 도시하고 있다. 반도체 칩에 형성된 전극 패드(102)의 위치에 상관없이 외부 입출력 단자를 형성하고자 할 때, 이용되는 기술로서, 솔더 범프(105)가 형성되는 위치가 전극 패드(102)의 위치와 떨어져 있기는 하지만, UBM 층(107) 상부에 형성되는 솔더 범프(105)의 구조는 도 1a에 도시된 솔더 범프의 구조와 동일하다. 그러므로, 도 1a에 도시된 것과 같이 재배선층이 형성되지 않은 구성을 중심으로 본 발명에 대한 설명이 이루어지겠지만, 본 발명은 도 1b와 같이 재배선층(110)이 형성된 구성에 있어서도 동일하게 적용될 수 있다.
도 2는 종래의 솔더 범프(105)에 있어서, 솔더 범프의 작용하는 전단력에 의해 발생할 수 있는 크랙(crack;120)을 도시하고 있다. 반도체 칩(101)과 PCB 등의 기판(109)는 열 팽창률에 있어서 차이가 있다. 그러므로, 온도 변화가 있을 경우, 반도체 칩(101)과 기판(109)의 열 팽창 정도의 차이 만큼이 전단력으로 솔더 범프(105)에 작용하게 된다. 솔더 범프(105)는 유연한 금속 재료이기 때문에 전단력에 대한 완충작용을 하는 것이 어느 정도 가능하지만, 온도 변화가 클 경우에는 크랙(120)이 발생할 수 있다. 크랙(120)은 주로 전극 패드(102) 주위나 기판 패드(108)의 주위에 발생하지만, 솔더 범프(120)의 가운데 부분에서도 발생하여, 전파될 수 있다.
크랙(120)의 발생 및 전파는 솔더 범프(105)의 구조에 치명적인 결함을 유발하고, 결과적으로 전기적 접촉 불량을 야기시킬 수 있기 때문에, 크랙의 발생 및 전파를 저지할 수 있는 솔더 범프의 구조에 대한 연구가 있어왔다.
도 3a에는 솔더 범프의 전단력 저항성을 크게 증가시키고, 크랙의 발생 및 전파를 최소화 할 수 있는 종래의 솔더 범프 구조를 도시되고 있다. 도 3a를 살펴보면, 금속 돌기부(211)가 전극 패드(102), 정확히는 UBM 층(107) 위에 형성되어 있고, 솔더 범프(105)에 묻혀 있다. 상기 구성을 통해 전극 패드(102)와 솔더 범프(105)의 결합력이 증대되고, 그로 인해 전극 패드(102) 주위에 발생하는 크랙을 감소시킬 수 있었다. 하지만, 상기와 같은 구성에 있어서, 기판 패드(108)에 더 큰 전단력이 가해질 수 있었고 그 만큼 기판 패드(108) 주위의 솔더 범프(105)에는 크랙(120)이 발생할 가능성이 높아졌다.
이러한 문제점을 극복하기 위하여 일본 공개 특허 2000-091371호에서는 기판 패드(108) 및 전극 패드(102) 모두에 금속 돌기부(212,213)가 형성되는 구성이 개시되었으며, 그 구성이 도 3b에 도시 되어 있다. 하지만, 도 3b와 같은 구성에 있어서, 금속 돌기부는 서로 솔더 범프의 수평 단면을 기준으로 비등방성으로 위치하여 있으며, 그로 인해 특정 방향으로만 전단력을 받을 수 있는 문제점이 있었다. 그리고, 하나의 기둥형 금속 돌기부를 사용하는 구성을 채용하였기 때문에 전단력 증대 효과도 미미 하였다.
따라서 본 발명은 상술한 문제점을 극복함으로써, 전단력의 방향에 관계 없이 솔더 범프에 작용하는 전단력에 대한 저항성을 증대시키고, 크랙의 발생 및 전파를 저지할 수 있는 솔더 범프의 구조 및 이의 제조 방법을 제시하는 것을 목적으로 한다.
상술한 기술적 문제점을 해결하기 위해, 본원 발명에서는 반도체 칩 상에 형성된 전극 패드; 상기 전극 패드 상에 형성된 적어도 하나의 제1 금속 돌기부; 상기 반도체 칩이 실장될 기판에 형성된 기판 패드; 상기 기판 패드 상에 형성된 적어도 하나의 제2 금속 돌기부; 및 상기 전극 패드와 상기 기판 패드 사이에 형성된 솔더 범프를 포함하여 구성된 솔더 범프 구조로서, 상기 적어도 하나의 제1 금속 돌기부는 상기 전극 패드의 평면상에서 대칭인 형태를 가지도록 배열되며, 상기 적어도 하나의 제2 금속 돌기부는 상기 기판 패드의 평면상에서 대칭인 형태를 가지도록 배열되고, 상기 제1 금속 돌기부와 상기 제2 금속 돌기부는 상기 솔더 범프에 완전히 파묻힌 상태로 존재하는 것을 특징으로 하는 솔더 범프 구조가 개시된다.
상기 제1 금속 돌기부 및 상기 제2 금속 돌기부는 기둥 모양일 수 있고, 바람직하게는 제1 금속 돌기부 및 제2 금속 돌기부의 종단부가 서로 교차될 수 있도록 금속 돌기부들의 길이를 충분히 길게 만들어지고, 상기 종단부가 부딪히지 않도록 각각 전극 패드 및 기판 패드상에서 서로 어긋나게 배열될 수 있다.
바람직하게는, 상기 제1 금속 돌기부와 상기 제2 금속 돌기부 중 하나는 단면이 링 형태를 가지는 기둥 모양으로 형성되고, 나머지 하나는 상기 링 형태의 기둥 모양을 가지는 금속 돌기부에 삽입될 수 있는 형태로 만드는 것이 가능하다. 더 바람직하게는 제1 금속 돌기부가 단면이 링 형태인 기둥 모양으로 형성되고, 제 2 금속 돌기부가 상기 제1 금속 돌기부의 내부로 삽입되는 구조를 가지는 것이 가능하다.
더 나아가, 상기 링 형태의 단면을 가지는 기둥 형상의 제1 금속 돌기부는 전극 패드상에는 형성되지 않고, 절연층 위해 형성된 UBM 층에만 형성되는 것이 가능하다.
실시예
도 4는 본 발명의 제1 실시예에 따라, 반도체 칩(101)이 솔더 범프(105)에 의해 기판(109)에 실장된 구성이 도시 되어 있다. 반도체 칩(101)에 형성된 전극 패드(102)의 위에는 UBM층(107)이 형성되어 있고, 상기 UBM층(107)위에는 복수개의 제1 금속 돌기(311)가 형성되어 있다. 기판(109) 상에 형성된 기판 패드(108)위에도 역시 제2 금속 돌기(312)가 형성되어 있는데, 상기 제1 및 제2 금속 돌기(311, 312)는 각각 솔더 범프(105)의 내부에 묻혀서, 솔더의 접합력을 증대시키고, 크랙의 발생 및 전파를 저지시키는 역할을 하게 된다.
도 5는 도 4에서 I-I'선을 따라 절개된 솔더 범프(105)의 단면을 도시하고 있다. 도 5에 도시된 것과 같이, 복수의 제1 금속 돌기(312)는 솔더 범프(105) 내에 격자 형상으로 촘촘하게 박혀 있다. 솔더 범프 내에서 전단력에 대한 저항력의 불균일성을 개선시키기 위해서는, 금속 돌기들은 패드 상부면에 균일하게 배치되어 있는 것이 바람직하다. 자세하게 살펴보면, 금속 돌기들의 수직 간격들(b)은 모두 균일한 것이 바람직하며, 그 수평 간격들(a) 역시 균일한 것이 바람직하다. 더욱, 바람직하게는 수직 간격(b)과 수평 간격(a)이 거의 동일한 것이 좋다.
상기 솔더 범프(105)는 Sn를 주재료로 하여 구성되고, Pb, Ni, Ag, Cu, Bi 또는 그 합금을 포함할 수 있다. 제1 금속 돌기부(311) 및 제2 금속 돌기부(312)는 상기 솔더 범프(105)의 제조 과정 시 거치게 되는 리플로우(reflow) 공정에서, 녹지 않고 그 형상을 유지해야 한다. 그러므로, 상기 제1 및 제2 금속 돌기부(311,312)의 재료로 사용되는 금속의 녹는점은 솔더 범프(105)의 재료로 사용되는 금속의 녹는점보다 높아야 한다. 바람직하게는, Ni, Cu, Pt, Pd, Au 또는 이들의 합금 등이 상기 제1 및 제2 금속 돌기부(311, 312)의 재료로서 사용될 수 있다.
통상적으로 제1 금속 돌기부(311)와 UBM층(107)사이의 접합력은, 솔더 범프(105)와 UBM층(107)사이의 접합력보다 3배 이상 크다. 그러므로, 반도체 칩(101)과 기판(109) 사이의 열 팽창 계수 차이에 의해 발생하는 전단 응력이 솔더 범프(105)에 전해질 경우, 상기 제1 금속 돌기부(311)는 전단 응력에 대한 기계적 지지대 역할을 하게 되므로, 솔더 범프(105)가 UBM층(107)으로부터 쉽게 분리되는 것을 막아준다. 제2 금속 돌기(312)역시, 제1 금속 돌기부(311)와 동일한 방식에 의하여, 솔더 범프(105)의 전단 응력에 대한 저항성을 높여주게 된다. 또한, 상기 제1 및 제2 금속 돌기부(311, 312)는 크랙이 발생하였을 경우, 상기 크랙의 전파를 방해함으로써, 일단 크랙이 발생하였을 경우라도 솔더 범프(105)의 전체적인 파손에 이르지 않도록 한다.
도 6은 본 발명의 제2 실시예에 따른 솔더 범프의 구조를 도시하고 있다. 도 4에 개시된 제1 실시예와 다른 점은, 상기 제1 및 제2 금속 돌기부(311, 312)의 길이를 충분히 길게하여, 반도체 칩(101)에 부착된 제1 금속 돌기부(311)와 기판(109)에 부착된 제2 금속 돌기부(312)의 일부가 겹쳐지도록 한 점이다. 상기 구성을 통해, 솔더 범프의 중심 부분에 발생한 크랙에 대해서도 그 전파 경로를 차단하는 것이 가능하게 된다. 이 때, 제1 금속 돌기부(311) 및 제2 금속 돌기부(312)는 그 끝 단이 서로 부딪히지 않도록 배열되어야 한다.
도 7a 내시 도 7c는 도 6에 있어서 II-II'선을 따라 절단된 단면을 도시하고 있다. 도 7a 내지 도 7c에는 제1 금속 돌기부(311) 및 제2 금속 돌기부(312)의 끝 단이 서로 부딪히지 않게 하기 위한 금속 돌기부의 배열 방식의 여러 실시예가 도시되어 있다.
도 7a에 도시된 제2 금속 돌기부(312)의 배열을 살펴보면, 금속 돌기들이 거의 일정한 수직 간격(b) 및 수평 간격(a)를 가지고 격자 형태로 배열되어 있는데, 이 중 서로 이웃한 두 개의 금속 돌기 중 하나가 교대로 제거되어 있어, 도 5에 도시된 제2 금속 돌기부(312)의 배열과는 차이가 있음을 알 수 있다. 제1 금속 돌기부(311)는 상기 제2 금속 돌기부(312)와 거의 유사한 형태를 가지지만, 제2 금속 돌기부(312) 중 금속 돌기가 제거되어 있는 위치에 해당하는 부분에만 금속 돌기가 형성되어 있어, 제1 금속 돌기부(311)와 제2 금속 돌기부(312)의 양 끝 단이 서로 부딪히지 않고 교차될 수 있도록 구성되어 있다.
도 7b에 도시된 금속 돌기부의 배열을 살펴보면, 제2 금속 돌기부(312)는 수직 간격(a) 및 수평 간격(b) 가지고 격자 형태로 배열된 금속 돌기들로 구성되어 있고, 제1 금속 돌기부(311)는 수직 간격(d) 및 수평 간격(c)를 가지고 격자 형태로 배열된 금속 돌기들로 구성되어 있다. 도 7b에 도시된 것과 같이, 제1 금속 돌기부(311)의 격자 교차점은 제2 금속 돌기부(312)의 격자 교차점과 서로 다른 위치에 존재하고 있어서, 제1 금속 돌기부(311)의 끝단과 제2 금속 돌기부(312)의 끝단이 서로 부딪히지 않게 구성된다. 제1 금속 돌기부(311)를 이루는 금속 돌기들 간의 수직 및 수평 간격(c,d)이 일정한 것이 바람직 하며, 제2 금속 돌기부(312)를 이루는 금속 돌기들 간의 수직 및 수평 간격(a,b) 역시 일정한 것이 바람직하다. 더 바람직하게는, 제1 금속 돌기부(311)를 이루는 금속 돌기들 간의 수직 및 수평 간격(c,d)이 제2 금속 돌기부(312)를 이루는 금속 돌기들 간의 수직 및 수평 간격(a,b)과 일치하는 것이 좋다.
도 7c에 도시된 금속 돌기부의 배열을 살펴보면, 제1 금속 돌기부(311)를 이루는 금속 돌기들 간의 수직 간격은 수평 간격에 비해 넓게 형성되어 있다. 그리고 제2 금속 돌기부(312)를 이루는 금속 돌기들 간의 수직 간격 역시 수평 간격에 비하여 넓게 형성되어 있다. 상기 제1 금속 돌기부(311)와 상기 제2 금속 돌기부(312)를 구성하는 각각의 금속 돌기부들은, 도7c에 도시된 것과 같이 행 단위로 서로 교차되도록 배열될 수 있다. 이 때, 상기 제1 금속 돌기부(311)를 이루는 금속 돌기들 간의 수평 간격 및 상기 제2 금속 돌기부(312)를 이루는 금속 돌기들 간의 수평 간격은 a로서 일정한 것이 바람직하다. 또한, 상기 제1 금속 돌기부(311)를 이루는 금속 돌기들 및 바로 이웃하는 상기 제2 금속 돌기부(312)를 이루는 금속 돌기들 간의 수직 간격은 b로서 일정한 것이 바람직하다. 더 바람직 하게는, 상기 수직 간격(b) 및 상기 수평 간격(a)가 동일 또는 유사한 것이 좋다.
도 7a 내지 도 7c를 통하여, 본원 발명의 제2 실시예에 있어서, 금속 돌기들의 여러 가지 배열 방식을 살펴보았다. 그렇지만, 금속 돌기들의 배열 방식은 상기 구성에 한정되지 아니하며, 전단력에 대한 균일한 저항력을 얻을 수 있는 다양한 실시예가 가능할 것이다.
도 8a 내지 도 8j에는 제1 및 제2 실시예에 따른 솔더 범프(105)를 제조하는 공정에 있어서, 제1 금속 돌기부(311)를 제조하는 방법을 도시하고 있다. 도 8a내지 도 8j에는 반도체 칩(101)에 형성된 하나의 전극 패드(102)를 중심으로 제1 금속 돌기부(311)를 형성하는 방법이 설명되어 있지만, 상기 설명된 공정은 개별 칩으로 분할되기 전의 웨이퍼 상태에서 이루어지는 것이 가능하다.
반도체 칩(101)의 표면 위에 전극 패드(102)가 형성되어 있고, 상기 전극 패드(102)가 외부에 노출될 수 있도록 하여 상기 반도체 칩(101)의 표면이 비활성층(104) 및 절연막(103)으로 덮혀 있는 솔더 범프가 부착되지 않은 통상적인 반도체 칩(101)이 도 8a에 도시되어 있다.
상기 반도체 칩(101)의 표면 위에, 도 8b에 도시된 것과 같이, 스퍼터링을 통하여 UBM 층이 될 얇은 금속막(107')을 형성한다.
다음으로, 도 8c에 도시된 것과 같이, 포토 레지스트를 상기 반도체 칩(101)의 표면에 도포하여, 포토 레지스트 층(120)을 형성한다.
상기 포토 레지스트 층(120)에서, 상기 제1 금속 돌기가 형성될 위치에 해당하는 부분을 덮고 있는 포토 레지스트가 제거될 수 있도록 노광하고, 현상함으로써 패터닝 한다. 그리하여, 도 8d에 도시된 것과 같이 포토 레지스트 층(120)에 복수의 개구부가 형성되도록 한다.
다음으로 도8e에 도시된 것과 같이, 전기 도금(electroplating) 등과 같은 방식에 의하여 포토 레지스트 층(120)에 형성된 개구부 내에 소정의 높이까지 금속층을 피복하도록 한다. 상기 금속은 Ni, Cu, Pd, Pt, Au 또는 이들의 합금을 포함한다.
다음으로, 도 8f에 도시된 것과 같이, 반도체 칩(101)의 표면을 덮고 있는 포토 레지스트 층(120)이 제거되면, 제1 금속 돌기부(312)가 외부로 노출된다.
다음으로, 도 8g에 도시된 것과 같이, 제2포토 레지스트 층(121)이 반도체 칩(101)의 표면에 형성된다. 상기 제2 포토 레지스트 층(121)은 제1 금속 돌기부(312)가 형성된 전극 패드(102)가 외부에 드러날 수 있도록 패터닝 되어 개구부가 형성된다. 본 단계에서, 제2 포토 레지스트 층(121)이 패터닝 되어 형성된 개구부를 통하여, Ni , Cu 또는 Au등의 금속층(315)을 도금 또는 스퍼터링 방식에 의해 추가적으로 상기 제1 금속 돌기 외부에 형성하는 것이 가능하며, 상기 공정을 통해 솔더 범프의 전단력 저항성을 크게 향상시킬 수 있다.
상술한 공정을 통해, 제1 금속 돌기부(312)를 형성하는 공정은 완료되고, 이후에는 솔더 범프(105)를 형성하는 공정이 이어지게 된다.
도 8h에 도시된 것과 같이, 제1 금속 돌기부(312)가 형성된 전극 패드(102) 주위를 제외한 나머지 반도체 칩(101)의 표면은 다시 제2 포토 레지스트 층(121)에 의하여 도포된다. 그리고 제1 금속 돌기부(312)가 형성된 전극 패드 주위에는 솔더 물질(105')을 채워넣는데, 상기 제2 포토 레지스트 층(121)에 의해 솔더 범프(105)가 접촉될 반도체 칩(101)의 부위가 정의되게 된다.
다음으로, 도 8i에 도시된 것과 같이, 상기 제2 포토 레지스트 층(121)은 제거되고, 솔더 재료의 녹는점 이상으로 가열하는 리플로우 공정을 통해 구형의 솔더 범프(105)를 형성하게 된다.
다음으로, 도 8b 단계에서 스퍼터링에 의해 형성된 얇은 금속층(107')은, 도 8j에 도시된 것과 같이 솔더 범프(105)의 하부에서 UBM 층(107)으로서 역할을 하는 부위를 제외한 나머지 부분이 에칭 공정 등을 통해 제거된다. 이와 같은 에칭에 의한 불필요한 금속층(107') 제거 공정은 리플로우 공정 이전에 행하는 것도 가능하다.
도 9 a 내지 도9e에는 본원 발명에 따른 솔더 범프의 구성에 있어서, 기판(109)에 형성된 기판 패드(108)에 제2 금속 돌기(312)를 제조하는 공정이 도시 되어 있다. 물론, 도 8a내지 도 8j에 도시된 제1 금속 돌기(311) 제조 공정에 의해 제2 금속 돌기(312)를 제조하는 것이 가능하지만, 제2 금속 돌기 (311) 제조에 있어서는, 액상의 포토 레지스트를 사용하는 대신 드라이 필름(Dry Film) 형태의 포토 레지스트를 사용하는 것이 바람직하다. 웨이퍼에 대해서 행해지는 제1 금속 돌기(311) 제조 공정에서는 웨이퍼를 회전시킴으로써, 액상의 포토 레지스트 층을 평탄하게 만드는 것이 용이하지만, 기판에 대해서 이루어지는 제2 금속 돌기(312) 제조 공정에서는, 기판을 회전시키는 것이 기술적으로 어렵기 때문이다.
도 9a에는 기판 패드(108)가 상면에 형성된 통상의 기판(109)이 개시되어 있다.
상기 기판(109)의 상면에 드라이 필름 포토 레지스트 층(320)을 부착하는 단계가 도 9b에 도시되어 있다.
다음으로, 도 9c에 도시된 것과 같이 기판 패드(109)의 바로 위쪽에 위치하는 부분에 해당하는 드라이 필름 포토 레지스트 층(320)에 복수개의 개구부를 형성한다. 상기 공정은 통상의 포토 레지스트를 이용했을때와 마찮가지로, 노광 및 현상을 이용하는 것이 가능하고, 레이저로 패터닝 하는 방식을 사용하는 것도 가능하다.
다음으로 도 9d에 도시된 것과 같이, 제2 금속 돌기(132)의 재료가 되는 금속 물질을 전기 도금 등을 통하여 소정의 높이까지 충진한 다음, 드라이 필름 포토 레지스트 층(320)을 벗겨내면, 도 9e와 같이 제2 금속 돌기(312)가 완성된다.
도 10에는 본원발명의 제3 실시예에 따른 솔더 범프(105)의 구조를 도시하고 있다. 제3 실시예가 제1 실시예 및 제2 실시예와 다른 점은, 반도체 칩(101)에 부착된 제1 금속 돌기부(411)가 링 형태의 단면을 가진 기둥 모양을 가지고 있다는 점과, 기판(109)에 부착된 제2 금속 돌기부(412)가 상기 제1 금속 돌기부(411)의 내부로 삽입되는 구조를 가지고 있다는 점이다.
물론, 제2 금속 돌기부(412)를 링 형태의 단면을 가진 기둥으로 만들고, 제1 금속 돌기부(411)가 상기 제2 금속 돌기부(412)의 내부로 삽입되는 구조를 가지는 구성도 가능하지만, 기판(109) 보다는 반도체 칩(101)에 이루어지는 금속 돌기부 형성 공정의 정밀도가 높기 때문에, 제1 금속 돌기(411)를 링 형태의 단면을 가지는 기둥 모양을 가지도록 하는 것이 바람직하다.
제3 실시예와 같은 구성을 통해, 전극 패드(102) 또는 기판 패드(108) 주위에 발생한 크랙 뿐만 아니라, 솔더 범프(105)의 가운데 부분에서 발생한 크랙의 전파까지도 완전하게 차단될 수 있게 된다.
제1 및 제2 실시예에 있어서, 제1 금속 돌기 중 절연층(103)위에 형성된 제1 금속 돌기는 UBM 층(107)의 위에 형성된 제1 금속 돌기에 비해 큰 전단력을 받게 되는데, 이는 외부에서 가해지는 전단력을 복수의 금속 돌기들에게 고루 분포시키지 못하게 됨을 의미한다. 제3 실시예에서는 링 형태의 제1 금속 돌기를 절연층(103)위에만 형성하거나 또는 UBM 층(107)에만 형성함으로써, 금속 돌기들 간의 전단력의 불균형을 감소시킬 수 있다.
도 11은 제3 실시예에 따른 금속 돌기부가 형성된 반도체 칩(101)과 기판(109)이 결합되는 구조를 도시한 사시도 이다. 물론 상기 결합은 솔도 범프에 의해 이루어지지만, 본 도면에서는 제2 금속 돌기부(412)가 제1 금속 돌기부(411)에 삽입되는 구조를 도시하기 위하여 도면에서는 솔더 범프를 생략하였다.
도 12a 내지 도 12e는 도 10에 있어서 III-III'를 따라 절개한 단면을 도시하고 있다. 도 10 및 도 11에 대한 설명에서, 제1 금속 돌기부(411)는 단면이 링 형태를 가지는 기둥 형상을 가지는 것으로 설명되었다. 그렇지만, 칩 또는 기판에 형성된 금속 돌기부가 이와 접속되는 기판 또는 칩에 형성된 금속 돌기부에 삽입될 수 있는 형태를 가진다면, 금속 돌기부의 단면이 반드시 링 형태를 가질 필요는 없으며, 도 12a 내지 제12e에 도시된 것과 같은 다양한 형태를 가질 수 있다. 바람직하게는, 도 상기 금속 돌기부들은 중심축을 기준으로 좌우상하 대칭 형태로 형성되며, 이로 인해 전단력에 대한 균일한 저항력을 얻을 수 있다. 그리고, 전단력에 대한 저항력을 균일하게 하기 위해서는, 중심축을 기준으로 대칭인 형태로 금속 돌기들이 배열되는 것이 바람직 하며, 도 12a 내지 도 12e에서는 금속 돌기의 배열 패턴을 쉽게 알 수 있도록 점선으로 대칭축이 표시되었다.
도 12a에 도시된 솔더 범프의 단면 구조를 살펴보면, 제2 금속 돌기부(412a)는 하나의 금속 기둥으로 이루어져 있고, 제2 금속 돌기부(411a)는 상기 제2 금속 돌기부(412a)를 에워싸는 형태로 배열된 복수개의 금속 기둥으로 이루어져 있다.
도 12b에 도시된 솔더 범프의 단면 구조를 살펴보면, 제1 금속 돌기부는(411b)는 단면이 링 형태인 기둥 모양으로 형성되어 있으며, 상기 제1 금속 돌기부(411b)에 삽입되는 제2 금속 돌기부(412b)는 복수개의 금속 기둥으로 이루어져 있다.
도 12c에 도시된 솔더 범프의 단면 구조를 살펴보면, 제 1 금속 돌기부(411c)는 사각 링 형태의 단면을 가지고 있고, 제2 금속 돌기부(412c)가 상기 사각 링 형태의 제1 금속 돌기부(411c)에 삽입된 형태로 이루어져 있다.
도 12d에 도시된 솔더 범프의 단면 구조를 살펴보면, 제1 금속 돌기부(411d)는 링 형태로 배열된 복수개의 금속 기둥으로 이루어져 있고, 상기 제1 금속 돌기부(411d)의 금속 기둥들로 이루어진 링의 내부에는 복수개의 금속 기둥들로 이루어진 제2 금속 돌기부(412d)가 위치하고 있다.
도 12e에 도시된 솔더 범프의 단면 구조를 살펴보면, 제1 금속 돌기부(411e)는 단면이 링 형태인 기둥 모양으로 형성되어 있으며, 상기 제1 금속 돌기부(411e)에 삽입되는 제2 금속 돌기부(412e)는 사각형 단면을 가지고 있다.
본원 발명의 솔더 범프의 단면 구조는 상기 도면에 한정되지 아니하며, 제2 금속 돌기부가 제1 금속 돌기부에 삽입되는 형태를 가지는 한, 어떠한 구성도 가능할 것이다. 특히, 하나의 금속 기둥을 사용하는 대신, 도 12a, 도 12b, 또는 도 12d와 같이 복수개의 금속 기둥을 이용하여 금속 돌기부를 형성하게 될 경우, 솔더 범프 내부에 있어서 금속 돌기부와 솔더가 보다 균일하게 분포되어, 전단력에 대한 저항력의 불균일성을 개선시킬 수 있다.
도 13은 본 발명의 제4 실시예에 따른 솔더 범프의 구조를 도시하고 있다. 제3 실시예와 유사하게 제2 금속 돌기부(512)가 제1 돌기부(511a)에 삽입된 형태로 구성되어 있다. 그렇지만 제4 실시예에서는 제3실시예에서와는 다르게, 제2 금속 돌기부(512)의 단면이 링 형태를 가지고 있으며, 전극 패드(102)의 중앙부에 추가적으로 형성된 금속 기둥 형태의 제1 돌기부(511b)가 상기 제2 금속 돌기부(512)에 삽입되도록 구성되어 있다. 즉, 이중으로 삽입되는 구조를 가지고 있는 것이다.
도 14는 도 13에 있어서 I도 6에 있어서 IV-IV'선을 따라 절단된 단면을 도시하고 있다. IV-IV'를 따라 절개된 솔더 범프의 절단면을 도시하고 있다. 도 14을 살펴보면, 이중으로 형성된 제1 금속 돌기부(511a, 511b)의 사이에 제2 금속 돌기부(512)가 삽입된 형태를 가지고 있음을 알 수 있다. 본 실시예에서는 이중으로 삽입되는 구조가 개시되었다. 그렇지만, 가공 기술의 정밀도가 허락하는 한, 이중 삽입 구조 뿐만 아니라 그 이상의 다중 삽입 구조를 가지도록 하는 것도 가능할 것이다.
도 15a및 도 15b는 솔더 범핑 공정에 있어서, 자기 정렬(self alignment) 특성에 의하여, 제2 금속 돌기부(412)가 제1 금속 돌기부(411)에 삽입되는 원리를 도시하고 있다. 제3 실시예에 따라 솔더 범핑을 실시할 경우, 제2 금속 돌기부(412)가 제1 금속 돌기부(411) 내에 정확하게 삽입되도록 실장될 반도체 칩(101)을 기판(109) 상에 정렬하는 것이 바람직하겠지만, 제조 공정상의 정밀도가 떨어질 경우에도 제2 금속 돌기부(412)를 제1 금속 돌기부(411) 내에 삽입하는 것이 가능하다.
도 15a는 솔더 범핑 공정에서, 용융 상태의 솔더를 통해 반도체 칩(101)이 기판(109)상에 부착되어 있는 상태를 도시하고 있다. 도 15a에 도시된 것과 같이, 제2 금속 돌기(412)는 제1 금속 돌기(411)에 정확하게 삽입되지 못한 상태로 배열되었는데, 용융 상태의 솔더의 자기 정렬 특성에 의해 반도체 칩(101)이 화살표 방향으로 약간 움직이게 된다. 상기 과정에 의해 도 15b에 도시된 것과 같이, 제2 금속 돌기(412)는 제1 금속 돌기(411)에 삽입될 수 있는 정도로 이동하여 정렬되게 되고, 상기 반도체 칩(101)을 기판 쪽으로 압착시킴으로써, 제2 금속 돌기(412)가 제1 금속 돌기(411)의 내부에 완전히 삽입되도록 하는 것이 가능하다.
본원 발명에 따른 솔더 범프는 반도체 칩의 전극 패드 뿐만 아니라 기판 패드에도 금속 돌기부가 형성되어 있기 때문에, 기판과 반도체 칩 사이의 열 팽창 계수의 차이등에 의해 발생하는 전단력에 대한 저항력을 증대시켜, 솔더 범프의 파손을 감소시킬 수 있다. 또한, 금속 돌기부의 배열이 등방성이기 때문에 전단력의 방향에 상관 없이 그 저항력을 증대 시킬 수 있으며, 기판 패드 또는 전극 패드 주위에 형성된 크랙의 전파 뿐만 아니라 솔더 범프의 가운데 부분에 형성된 크랙의 전파까지도 차단하는 것이 가능하다. 본 발명은 열 팽창률의 차이가 큰 기판과 반도체 칩 사이의 솔더 범프의 구조 개선을 주요한 기술적 목적으로 하고 있으나, 열 팽창률이 다른 기판과 기판 사이의 결합에도 적용될 수 있다.
도 1a 및 도 1b는 반도체 칩 상에 형성된 종래의 솔더 범프를 도시하고 있다.
도 2는 크랙이 형성된 솔더 범프를 도시하고 있다.
도 3a 및 도 3b는 솔더 범프 구조를 강화하기 위한 종래의 기술을 도시하고 있다.
도 4는 본원 발명의 제1 실시예에 따른 솔더 범프의 구조를 도시하고 있다.
도 5는 도 4에서 I-I'에 따른 절개면을 도시하고 있다.
도 6은 본원 발명의 제2 실시예에 따른 솔더 범프의 구조를 도시하고 있다.
도 7a 내지 도 7c는 도 6에서 II-II'에 따른 절개면을 도시하고 있다.
도 8a ~ 도 8j 는 반도체 칩의 전극 패드 상에 금속 돌기부 및 솔더 범프를 형성하는 방법을 도시하고 있다.
도 9a ~ 도 9e 는 기판의 기판 패드 상에 금속 돌기부를 형성하는 방법을 도시하고 있다.
도 10는 본원 발명의 제3 실시예에 따른 솔더 범프의 구조를 도시하고 있다.
도 11은 본원 발명의 제3 실시예에 있어서, 제2 돌기부가 제1 돌기부에 삽입되기 전의 상태를 도시하고 있다.
도 12 a 내지 도 12e 는 도 10에 있어서, III-III'에 따른 다양한 형태의 절개면을 도시하고 있다.
도 13은 제4 실시예에 따른 솔더 범프의 구조를 도시하고 있다.
도 14는 도 13에 있어서, IV-IV'에 따른 절개면을 도시하고 있다.
도 15 a 및 도 15b는 본원 발명의 제3 실시예에 있어서, 용융 상태의 솔더 범프가 가지는 자기 정렬(self-alignment) 특성에 의해 솔더 범프 구조가 만들어지는 과정을 도시하고 있다.
* 참조 번호
101: 반도체 칩 102: 전극 패드
103: 절연층 104: 불활성층(passivation layer)
105: 솔더 범프 107: UBM (Under Bump Metal)
108: 기판 패드 109: 기판
120: 크랙
311, 411a, 411b, 411c, 411d, 411e, 511a, 511b: 제1 금속 돌기부
312, 412a, 412b, 412c, 412d, 412e, 512: 제2 금속 돌기부
Claims (31)
- 반도체 칩 상에 형성된 전극 패드;상기 전극 패드 상에 형성된 적어도 하나의 제1 금속 돌기부;상기 반도체 칩이 실장될 기판에 형성된 기판 패드;상기 기판 패드 상에 형성된 적어도 하나의 제2 금속 돌기부; 및상기 전극 패드와 상기 기판 패드 사이에 형성된 솔더 범프를 포함하여 구성된 솔더 범프 구조로서,상기 적어도 하나의 제1 금속 돌기부는 상기 전극 패드의 평면상에서 대칭인 형태를 가지도록 배열되며, 상기 적어도 하나의 제2 금속 돌기부는 상기 기판 패드의 평면상에서 대칭인 형태를 가지도록 배열되고, 상기 제1 금속 돌기부와 상기 제2 금속 돌기부는 상기 솔더 범프에 완전히 파묻힌 상태로 존재하는 것을 특징으로 하는 솔더 범프 구조.
- 제1항에 있어서, 상기 제1 금속 돌기부 및 제2 금속 돌기부는 각각 적어도 하나의 기둥 형태의 금속 돌기로 구성된 것을 특징으로 하는 솔더 범프 구조.
- 제2항에 있어서, 상기 제1 금속 돌기부를 구성하는 적어도 하나의 금속 돌기는 상기 전극 패드 상에 격자 형태로 배열되는 것을 특징으로 하는 솔더 범프 구조.
- 제2항에 있어서, 상기 제2 금속 돌기부를 구성하는 적어도 하나의 금속 돌기는 상기 기판 패드 상에 격자 형태로 배열되는 것을 특징으로 하는 솔더 범프 구조.
- 제3항 또는 제4항에 있어서, 상기 격자 형태로 배열된 금속 돌기들 사이의 수직 간격 및 수평 간격이 일정한 것을 특징으로 하는 솔더 범프 구조.
- 제3항 또는 제4항에 있어서, 상기 격자는 사각 형태를 가지는 것을 특징으로 하는 솔더 범프 구조.
- 제2항에 있어서, 상기 제1 금속 돌기부 및 상기 제2 금속 돌기부를 구성하는 금속 돌기들은 그 종단이 솔더 범프 내부에서 서로 교차될 수 있을 정도로 길게 형성되고, 상기 종단이 상기 솔더 범프 내에서 서로 부딪히지 않도록, 상기 제1 금속 돌기부 및 상기 제2 금속 돌기부가 각각 상기 전극 패드 및 상기 기판 패드 상에서 어긋나게 배열되는 것을 특징으로 하는 솔더 범프 구조.
- 제1항에 있어서, 상기 전극 패드 위에는 UBM(Under Bump Metal)층이 형성되어 있는 것을 특징으로 하는 솔더 범프 구조.
- 제1항에 있어서, 상기 전극 패드를 제외한 상기 반도체 칩의 표면에는 비활성층(passivation layer)이 형성되어 있는 것을 특징으로 하는 솔더 범프 구조.
- 제9항에 있어서, 상기 전극 패드를 제외한 상기 비활성층 위에는 절연층이 형성되어 있는 것을 특징으로 하는 솔더 범프 구조.
- 제10항에 있어서, 상기 절연층은 폴리이미드 필름인 것을 특징으로 하는 솔더 범프 구조.
- 제1항에 있어서, 상기 제1 및 제2 금속 돌기부의 재료로 사용되는 금속의 녹는점은, 상기 솔더 범프의 녹는점보다 높은 것을 특징으로 하는 솔더 범프 구조.
- 제12항에 있어서, 상기 제1 및 제2 금속 돌기부는 Ni, Cu, Pd, Pt, Au 및 이들의 합금 중에서 선택된 적어도 하나의 금속으로 이루어진 것을 특징으로 하는 솔더 범프 구조.
- 제1항에 있어서, 상기 제1 및 제2 금속 돌기부의 표면에는 솔더 범프 접합력 증대용 금속막이 추가적으로 형성되는 것을 특징으로 하는 솔더 범프 구조.
- 제14항에 있어서, 상기 솔더 범프 접합력 증대용 금속막은 Ni, Cu 및 Au 중에서 선택된 적어도 하나의 금속으로 이루어진 것을 특징으로 하는 솔더 범프 구조.
- 제1항에 있어서, 상기 제1 금속 돌기부 및 상기 제2 금속 돌기부 중에서 적어도 하나의 금속 돌기부는, 다른 나머지 하나의 금속 돌기부를 그 내부에 삽입 시킬 수 있을 정도의 공간을 그 내부에 가지는 것을 특징으로 하는 솔더 범프 구조.
- 제16항에 있어서, 상기 다른 나머지 하나의 금속 돌기부가 내부에 삽입되는 상기 금속 돌기부는 단면이 링 형태인 기둥 형상인 것을 특징으로 하는 솔더 범프 구조.
- 제16항에 있어서, 상기 다른 나머지 하나의 금속 돌기부가 내부에 삽입되는 상기 금속 돌기부는 링 형태로 배열된 복수개의 금속 기둥으로 이루어진 것을 특징으로 하는 솔더 범프 구조.
- 제16항에 있어서, 상기 금속 돌기부에 삽입되는 상기 다른 나머지 하나의 금속 돌기부는 하나의 기둥 형상으로 형성된 것을 특징으로 하는 솔더 범프 구조.
- 제16항에 있어서, 상기 금속 돌기부에 삽입되는 상기 다른 나머지 하나의 금속 돌기부는 복수개의 금속 기둥으로 이루어진 것을 것을 특징으로 하는 솔더 범프 구조.
- 제16항에 있어서, 상기 제2 금속 돌기부가 상기 제1 금속 돌기부에 삽입되는 것을 특징으로 하는 솔더 범프 구조.
- 제21항에 있어서, 상기 반도체 칩의 표면에는 상기 전극 패드를 제외한 나머지 부분에 비활성층이 형성되어 있고, 상기 비활성층 상부면에는 절연층이 형성되어 있으며, UBM(Under Bump Metal) 층이 상기 전극 패드 및 상기 전극 패드 주위의 절연층 상부면에 형성되어 있는데, 상기 제1 금속 돌기부는 상기 절연층 상부면에 형성된 UBM 층 위에 형성된 것을 특징으로 하는 솔더 범프 구조.
- 제1항에 개시된 솔더 범프를 제조하기 위한 방법으로서, 상기 제1 및 제2 금속 돌기부는 각각,상기 전극 패드 및 상기 기판 패드가 형성되어 있는 반도체 칩의 표면에 포토 레지스트를 도포하는 단계;상기 제1 금속 돌기부가 형성될 부위에 덮혀 있는 상기 포토 레지스트를 패터닝하여 적어도 하나의 개구부를 형성하는 단계;상기 개구부에 금속 물질을 충진 하는 단계; 및상기 포토 레지스트를 제거하는 단계;를 거쳐 제조되는 것을 특징으로 하는 솔더 범프 제조 방법.
- 제23항에 있어서, 상기 솔더 범프의 제조 방법은,상기 반도체 칩의 표면을 상기 포토 레지스트로 도포하기 전에, UBM 층을 상기 전극 패드를 포함한 상기 반도체 칩의 표면에 형성하는 단계를 더 포함하는 것을 특징으로 하는 솔더 범프 제조 방법.
- 제23항에 있어서, 상기 포토 레지스트를 패터닝 하는 단계에서, 제1 금속 돌기부가 형성될 부위의 포토 레지스트 층은 링 형태의 개구부를 가지도록 패터닝 되고, 제2 금속 돌기부가 형성될 부위의 포토 레지스트 층은 상기 링 형태의 개구부의 내부 직경보다 직경이 작은 개구부를 가지도록 패터닝되는 것을 특징으로 하는 솔더 범프 제조 방법.
- 제23항에 있어서, 상기 제1 금속 돌기부 형성에 사용되는 포토 레지스트는 액상인 것을 특징으로 하는 솔더 범프 제조 방법.
- 제23항에 있어서, 상기 제2 금속 돌기부 형성에 사용되는 포토 레지스트는 드라이 필름 포토 레지스트인 것을 특징으로 하는 솔더 범프 제조 방법.
- 제23항에 있어서, 솔더 범프 제조 방법은, 상기 제1 금속 돌기부를 형성하는 단계를 더 거친 다음,상기 제1 금속 돌기부가 형성된 전극 패드 주위를 제외한 나머지 반도체 칩의 표면을 덮도록 제2 포토 레지스트를 패터닝하는 단계;상기 제1 금속 돌기부가 형성된 전극 패드 주위를 솔더 재료로 채우는 단계;상기 제2 포토 레지스트를 제거하는 단계; 및상기 솔더 재료를 리플로우 하는 단계를 더 포함하는 것을 특징으로 하는 솔더 범프 제조 방법.
- 제23항에 있어서, 상기 개구부에 금속 물질을 충진하는 단계는 전기 도금 방식으로 이루어지는 것을 특징으로 하는 솔더 범프 제조 방법.
- 제28항에 있어서, 상기 솔더 범프의 제조 방법은,상기 제2 포토 레지스트를 제거하는 단계를 거친 다음, 상기 솔더 범프에 의해 가려진 부분을 제외한 나머지 부분에 덮혀있는UBM 층을 에칭하여 제거하는 단계를 더 포함하는 것을 특징으로 하는 솔더 범프 제조 방법.
- 제28항에 있어서, 상기 반도체 칩의 상기 전극 패드에 부착된 상기 솔더 범프가 용융된 상태에서, 상기 솔더 범프를 상기 기판에 형성된 상기 기판 패드에 부착함으로써, 솔더 범프 구조를 완성하는 것을 특징으로 하는 솔더 범프 제조 방법.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030065946A KR100553562B1 (ko) | 2003-09-23 | 2003-09-23 | 솔더 범프 구조 및 그 제조 방법 |
| US10/825,199 US7015590B2 (en) | 2003-01-10 | 2004-04-16 | Reinforced solder bump structure and method for forming a reinforced solder bump |
| CNB2004100490933A CN100392834C (zh) | 2003-09-23 | 2004-06-15 | 加强的焊料凸块结构以及形成加强的焊料凸块的方法 |
| DE102004041514A DE102004041514A1 (de) | 2003-09-23 | 2004-08-24 | Verstärkte Lothügelstruktur, Herstellungsverfahren und Halbleiterbauelement |
| IT001715A ITMI20041715A1 (it) | 2003-09-23 | 2004-09-08 | Struttura di protiberanza di lega per saldatura rinforzata e procedimento per formare una protuberanza di lega per saldatura rinforzata |
| JP2004276006A JP2005101614A (ja) | 2003-09-23 | 2004-09-22 | 改善されたソルダバンプ及び改善されたソルダバンプ構造の形成方法 |
| US11/330,107 US7271084B2 (en) | 2003-01-10 | 2006-01-12 | Reinforced solder bump structure and method for forming a reinforced solder bump |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030065946A KR100553562B1 (ko) | 2003-09-23 | 2003-09-23 | 솔더 범프 구조 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050029602A true KR20050029602A (ko) | 2005-03-28 |
| KR100553562B1 KR100553562B1 (ko) | 2006-02-22 |
Family
ID=37386175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030065946A KR100553562B1 (ko) | 2003-01-10 | 2003-09-23 | 솔더 범프 구조 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100553562B1 (ko) |
| IT (1) | ITMI20041715A1 (ko) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100708936B1 (ko) * | 2005-10-17 | 2007-04-17 | 삼성전기주식회사 | 플립칩용 질화물계 반도체 발광소자 |
| KR100762354B1 (ko) * | 2006-09-11 | 2007-10-12 | 주식회사 네패스 | 플립칩 반도체 패키지 및 그 제조방법 |
| US7675171B2 (en) | 2006-10-02 | 2010-03-09 | Samsung Electronics Co., Ltd. | Semiconductor package and fabricating method thereof |
| US7759795B2 (en) | 2006-09-06 | 2010-07-20 | Samsung Electronics Co., Ltd. | Printed circuit board having reliable bump interconnection structure, method of fabricating the same, and semiconductor package using the same |
| KR20110026619A (ko) * | 2009-09-08 | 2011-03-16 | 엘지이노텍 주식회사 | 솔더볼 내부 관통 범핑 구조를 갖는 웨이퍼 및 기판 및 이들의 제조 방법 |
| KR101354750B1 (ko) * | 2012-04-20 | 2014-01-23 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| US9842822B2 (en) | 2015-04-06 | 2017-12-12 | SK Hynix Inc. | Semiconductor packages with socket plug interconnection structures |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9230932B2 (en) | 2012-02-09 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect crack arrestor structure and methods |
| US9515036B2 (en) * | 2012-04-20 | 2016-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for solder connections |
| KR20210113492A (ko) | 2020-03-06 | 2021-09-16 | 에스케이하이닉스 주식회사 | 반도체 기판, 반도체 기판을 포함하는 반도체 패키지 및 반도체 기판의 테스트 방법 |
-
2003
- 2003-09-23 KR KR1020030065946A patent/KR100553562B1/ko active IP Right Grant
-
2004
- 2004-09-08 IT IT001715A patent/ITMI20041715A1/it unknown
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100708936B1 (ko) * | 2005-10-17 | 2007-04-17 | 삼성전기주식회사 | 플립칩용 질화물계 반도체 발광소자 |
| US7456438B2 (en) | 2005-10-17 | 2008-11-25 | Samsung Electro-Mechanics Co., Ltd. | Nitride-based semiconductor light emitting diode |
| US7759795B2 (en) | 2006-09-06 | 2010-07-20 | Samsung Electronics Co., Ltd. | Printed circuit board having reliable bump interconnection structure, method of fabricating the same, and semiconductor package using the same |
| KR100762354B1 (ko) * | 2006-09-11 | 2007-10-12 | 주식회사 네패스 | 플립칩 반도체 패키지 및 그 제조방법 |
| US7675171B2 (en) | 2006-10-02 | 2010-03-09 | Samsung Electronics Co., Ltd. | Semiconductor package and fabricating method thereof |
| KR20110026619A (ko) * | 2009-09-08 | 2011-03-16 | 엘지이노텍 주식회사 | 솔더볼 내부 관통 범핑 구조를 갖는 웨이퍼 및 기판 및 이들의 제조 방법 |
| KR101354750B1 (ko) * | 2012-04-20 | 2014-01-23 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| US9842822B2 (en) | 2015-04-06 | 2017-12-12 | SK Hynix Inc. | Semiconductor packages with socket plug interconnection structures |
Also Published As
| Publication number | Publication date |
|---|---|
| ITMI20041715A1 (it) | 2004-12-08 |
| KR100553562B1 (ko) | 2006-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209994B1 (ko) | 칩 사이즈 패키지형 반도체 장치의 제조 방법 | |
| US8723318B2 (en) | Microelectronic packages with dual or multiple-etched flip-chip connectors | |
| US7015590B2 (en) | Reinforced solder bump structure and method for forming a reinforced solder bump | |
| KR100568006B1 (ko) | 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법 | |
| JP4916241B2 (ja) | 半導体装置及びその製造方法 | |
| US11495567B2 (en) | Multi-pin-wafer-level-chip-scale-packaging solution for high power semiconductor devices | |
| KR101267651B1 (ko) | 유연성을 갖는 마이크로 전자회로 조립체 | |
| KR100553562B1 (ko) | 솔더 범프 구조 및 그 제조 방법 | |
| US20060186519A1 (en) | Semiconductor device and unit equipped with the same | |
| JPH11297873A (ja) | 半導体装置およびその製造方法 | |
| JP4736762B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JP2002368155A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2005183518A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100693207B1 (ko) | 플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법 | |
| JP2003188209A (ja) | 半導体装置とその製造方法 | |
| JPH0922912A (ja) | 半導体装置及びその製造方法 | |
| JP4010298B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2011124297A (ja) | 半導体装置形成用基板および半導体装置の製造方法 | |
| KR100919080B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US20150262957A1 (en) | Semiconductor package | |
| JP2019087693A (ja) | 半導体装置 | |
| CN220456414U (zh) | 一种量子器件及量子计算机 | |
| JP2008091774A (ja) | 半導体装置 | |
| KR20190117702A (ko) | 웨이퍼 접합을 위한 희생 정렬 링 및 자가-솔더링 비아 | |
| US6352915B1 (en) | Method for manufacturing semiconductor package containing cylindrical type bump grid array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130131 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 10 |