KR20050026473A

KR20050026473A - 질화갈륨계 화합물 반도체장치

Info

Publication number: KR20050026473A
Application number: KR1020057000163A
Authority: KR
Inventors: 시로 사카이; 스가하라토모야
Original assignee: 나이트라이드 세마이컨덕터스 코포레이션, 리미티드
Priority date: 2002-07-16
Filing date: 2003-07-01
Publication date: 2005-03-15
Also published as: US7700940B2; JPWO2004008551A1; TWI292629B; JP4234101B2; CN100521260C; EP1536486A1; CN1669158A; EP1536486A4; KR101002271B1; US20050236642A1; TW200405591A; WO2004008551A1

Abstract

주로 파장 375㎚ 이하에서 발광하는 LED를 개시한다. LED는 기판(10)상에 GaN층(16), n-클래드층(20), AlInGaN 버퍼층(22), 발광층(24), p-클래드층(26), p전극(30), n전극(32)을 포함하여 구성된다. 발광층(24)은, InGaN 웰층과 AlInGaN 배리어층을 적층한 다층 양자 웰(MQW)구조이다. 양자 웰구조에 의해 InGaN 웰층의 실효적인 밴드 갭을 확대시켜서 발광파장을 단파장화한다. 또, 발광층(24)의 하부층에 AlInGaN 버퍼층(22)을 사용함으로써 전자를 효율적으로 발광층(24)에 주입하여, 발광효율을 증대시킨다.

Description

질화갈륨계 화합물 반도체장치{GALLIUM NITRIDE-BASED COMPOUND SEMICONDUCTOR DEVICE}

본 발명은 질화갈륨(GaN)계 화합물 반도체장치, 특히 약 375㎚ 이하의 파장대에서 주로 발광하는 발광소자의 구조에 관한 것이다.

종래부터, InGaN을 발광층으로 한 파장 375㎚∼600㎚대의 LED가 개발되어 있다. In_xGa_1-xN은, In조성x를 변화시킴으로써 발광파장이 변화한다. 즉, In조성x가 증대할수록 발광파장이 장파장쪽으로 이동하고, x=0인 경우(GaN)의 363㎚에서 x=1인 경우(InN)의 600㎚까지 변화한다.

한편, 최근에는 파장 375㎚ 이하의 단파장 또는 자외선(UV) LED의 개발이 성행하고 있다. 이와 같은 단파장 LED는, 가령, 형광체와 조합시킨 백색광원이나 살균작용을 이용한 응용이 가능하게 되는 등, 그 수요는 상당히 크다. 그러나, InGaN을 발광층으로 한 LED에서는, 발광파장이 375㎚ 이하가 되면 In조성x가 매우 작아지고, In조성 변동(fluctuation)이 감소해서 발광효율이 현저히 저하해 버린다. 또, 파장 363㎚ 이하의 발광은, InGaN을 발광층으로 하는 한 원리적으로 불가능하다.

도 1은 본 발명의 실시예에 따른 LED의 구성도이다.

도 2는 도 1에 있어서의 발광층의 상세 구성도이다.

도 3은 배리어층 내에 흐르는 TMA의 유량과 출력 파워의 관계를 나타내는 그래프도이다.

도 4는 버퍼층 내에 흐르는 TMA의 유량과 출력 파워의 관계를 나타내는 그래프도이다.

본 발명은 주로 파장 375㎚ 이하에서도 발광효율이 우수한 GaN계 화합물 반도체장치를 제공한다.

본 발명은 기판 상에 형성된 GaN계 발광층을 갖는 질화갈륨계 화합물 반도체장치에 있어서, 상기 발광층은 InGaN 웰층과 AlInGaN 배리어층을 적층한 다층 양자 웰(MQW)층을 포함하는 것을 특징으로 한다. AlInGaN 배리어층의 밴드 갭은 InGaN 밴드 갭보다 넓고, InGaN 웰층의 실효적 밴드 갭이 확대되어 발광파장이 단파장된다. 또, AlInGaN을 배리어층으로서 사용함으로써, InGaN 웰층과의 격자 부정합이 작아지고, 왜곡을 저감시켜 발광효율을 향상시킨다.

상기 InGaN 웰층의 In조성비는, 가령 5% 이상 15% 이하로 할 수 있다. 상기 InGaN 웰층의 두께는, 가령 1㎚ 이상 2㎚ 이하로 할 수 있다.

또, 상기 AlInGaN 배리어층의 Al조성비는, 가령 14% 이상 40% 이하로 할 수 있다. AlInGaN 배리어층의 In조성비는, 가령 0.1% 이상 5% 이하로 할 수 있다.

본 발명에 있어서, 추가로, 상기 발광층에 인접한 AlInGaN 배리어층을 가져도 된다. 발광층에 인접해서 AlInGaN 버퍼층을 형성함으로써, 캐리어를 효율적으로 발광층에 주입해서 발광효율을 향상시킨다.

상기 AlInGaN 버퍼층의 Al조성비는, 가령 0.5% 이상 40% 이하로 할 수 있다. AlInGaN 버퍼층의 In 조성비는, 가령 0.1% 이상 5% 이하로 할 수 있다.

이하, 도면에 의거해서 본 발명의 실시예에 대하여, 반도체장치로서 발광소자, 특히 LED로 예를 들어 설명한다.

도 1에는 본 실시예에 있어서의 LED의 조성을 나타내고 있다. 사파이어 등의 기판(10) 위에 순서대로, SiN 버퍼층(12), 저온(LT) 성장 버퍼층(14), 언도프 GaN층(16)이 형성된다. 이들은, 전위를 저감시키기 위한 층이다. 언도프 GaN층(16) 위에는 동작전압을 낮추기 위한 n-GaN층(18)이 형성된다. n-GaN층(18) 위에, n-클래드층(20)으로서 GaN과 AlGaN을 교대로 적층한 (n-GaN/n-AlGaN)의 SLS(Strained Layer Superlattice: 왜곡 초격자)층이 형성된다. 그리고, n-클래드층(20) 위에, AlInGaN 버퍼층(22) 및 발광층(24)이 형성된다. 발광층(24)은 후술하는 바와 같이, InGaN 웰층과 AlInGaN 배리어층을 적층한 다층 양자 웰(MQW)로 이루어진다. 발광층(24) 위에 p-클래드층(26)으로서 GaN과 AlGaN을 적층한 (p-GaN/p-AlGaN)의 SLS층이 형성된다. 즉, 본 실시예의 LED는, AlInGaN 버퍼층(22)과 MQW 발광층(24)을 n-클래드층(20) 및 p-클래드층(26)에 끼워 넣은 구성이다. p-클래드층(26) 위에는 동작전압을 낮추기 위한 p-GaN층(28)이 형성되고, 추가로, p-GaN층(28) 위에 p전극(30)이 형성된다. 한편, n-GaN층(18)의 일부를 노출시키며, 그 위에는 n전극(32)이 형성된다. 각 층은 MOCVD장치를 사용하며, MOCVD법으로 성장된다.

종래에 있어서는, 발광층(24)으로서 InGaN 등이 사용되고 있으나, 본 실시예에 있어서는 발광층(24)으로서 InGaN 웰층과 AlInGaN 배리어층을 교대로 적층한 다층 양자 웰(MQW)이 사용되고 있고, 추가로 발광층(24)을 n-클래드층(20) 및 p-클래드층(26)에 끼워 넣을 때에, 발광층(24)에 인접시켜서 AlInGaN 버퍼층(22)이 형성되어 있다.

이하, 발광층(24) 및 버퍼층(22)에 대해서 설명한다.

도 2에는, 도 1에 있어서의 발광층(24)의 구성이 도시되어 있다. 발광층(24)은, InGaN 웰층(24b)과 Al_xIn_yGa_1-x-yN 배리어층(24)을 교대로 적층하여 구성된다. 여기에서, 0<x<1. 0<y<1이다. InGaN 웰층(24b)의 두께는, 가령 1.5㎚이고, AlInGaN 배리어층(24a)의 두께는, 가령 12㎚이다. 반복 층수는, 가령 7쌍(14층)이다. AlInGaN 배리어층(24a)의 밴드 갭은 InGaN 웰층(24b)의 밴드 갭보다도 넓다. p전극(30) 및 n전극(32)에 순방향 바이어스를 인가하면, InGaN 웰층(24b)에서 전자와 정공이 결합해서 발광한다. InGaN 단층에서는 원리적으로 파장 363㎚ 이하의 발광은 불가능하지만, 웰층과 배리어층을 교대로 적층한 MQW로 함으로써, InGaN 웰층(24b)의 실효적 밴드 갭이 확대된다. 실효 밴드 갭의 확대에 의해, 파장 363㎚ 이하에서의 발광이 가능하게 된다. 발광영역인 InGaN 웰층(24b)은 In조성이 비교적 크고(가령, In조성x=10%), In조성 변동도 크기 때문에 발광효율이 높다. 즉, 조성에 공간적인 변동이 있으면, 캐리어가 국부적으로 존재하는 국재화(局在化)가 일어나서, 가령 InGaN 내에 전위가 발생하고 있어도 발광효율은 저하되기 어렵다.

또, Al_xIn_yGa_1-x-yN 배리어층(24a)도 In을 포함하기 때문에(y>0), In조성 변동이 생기고, 웰층(24b)과 마찬가지의 이유로 케리어의 국재화가 생겨서, 전위의 존재에도 불구하고 발광효율의 저하가 억제된다. 배리어층(24a)으로서 In을 포함하지 않는 AlGaN 배리어층을 사용한 경우와 비교하면, AlInGaN에서는 InGaN 웰층(24b)과의 격자 부정합이 작아져서, 격자 부정합 전위가 생기기 어려워서 결정성이 높다고 하는 장점이 있다. 또, 전위가 발생하지 않는 경우에 있어서도, AlInGaN에서는 웰층(24b)과 배리어층(24a)에서 생기는 왜곡이 작아진다. 이 층들을 c면 성장시키고, 면내에 압축 또는 인장응력이 인가된 경우, 육방정(hexagonal) 질화물 반도체는 압전성에 의해 c축 방향으로 전계(電界)가 발생한다. 이 전계는, 웰층(24b) 내에 주입된 전자 정공쌍을 역방향으로 이동시키고, 그들 파동함수의 공간중첩을 작게 해서 재결합률을 작게 해버린다. 즉, 웰층(24b)에 왜곡이 있으면, 발광효율은 저하된다. 이와 같은 효과(양자 제한 슈타르크 효과(Stark effect))는, 특히 웰층(24b)이 넓은 경우에 현저히 발생하지만, 웰층(24b)이 좁은 경우라도 다소의 영향은 있을 수 있다. 본 실시예에서는, 배리어층(24a)으로서 AlInGaN을 사용해서 격자 부정합을 작게 하여, 웰층(24b)의 왜곡을 억제하고 있기 때문에, 양자 제한 슈타르크 효과에 의한 발광효과의 저하도 억제된다.

이와 같이, 발광층(24)에 있어서 InGaN 웰층(24b)을 얇게, AlInGaN 배리어층(24a)의 밴드 갭을 넓게 함으로써, 양자효과에 의해 InGaN 웰층(24b)의 실효적인 밴드 갭을 넓혀서 발광파장 360㎚ 이하를 달성할 수 있다. 이 점에서, 가령 InGan이 아니라, AlInGaN을 발광층으로서 사용하는 파장 380㎚ 이하의 LED와는 본질적으로 다르다.

InGaN을 발광층으로 하는 LED의 경우, InGaN층의 두께가 2㎚ 이하로 되면, 발광효율이 저하되어 버린다. 이것은, 웰층에 갇힌 전자와 정공의 파동함수가 배리어의 내(웰의 바깥)로 스며 나와서, 배리어 내에서의 재결합의 기여가 커져 버리기 때문이다. 본 실시예에서도 양자효과를 발생시키기 위해 InGaN 웰층(24b)은 2㎚ 이하(가령, 1.5㎚)로 얇게 하는 것이 필요하지만, 본 실시예의 발광층(24)은 InGaN 박막을 발광층으로 한 경우에 생기는 발광효과의 저하는 생기지 않는다. 그 이유는 배리어층(24a)으로서 AlInGaN을 사용하고 있기 때문에, 상술한 바와 같이 InGaN 웰층(24b)의 밴드 갭이 실효적으로 확대되어, 파동함수의 배리어층(24a)으로의 스며 나옴이 작아져 있기 때문이다.

또, 배리어층(24a)인 AlInGaN은 Al을 포함하기 때문에, 그 성장온도는 InGaN의 성장온도(650℃∼750℃)보다 높은 온도(가령, 800℃)로 할 필요가 있다. 이와 같이 750℃ 이상의 온도로 성장시킴으로써, 배리어층(24a)의 결정성도 높아진다

한편, 버퍼층(22)은 AlInGaN으로 구성된다. 버퍼층(22)은 Al을 포함하기 때문에, 밴드 갭이 넓어져서, InGaN인 웰층(24b)보다도 넓어진다. 이 층(22)에 의해 웰층(24b)으로의 전자의 주입효율이 향상되고, 반대로 정공이 버퍼층(22)으로 흘러 들어가는 양을 작게 해서, 전자·정공을 효율적으로 웰층(24b) 내에 가둔다. 버퍼층(22)의 Al조성은, 가령 40% 정도로 설정할 수 있다.

이하, 도 1 및 도 2에 도시된 LED의 제조방법에 대해서 구체적으로 설명한다. 본 실시예의 LED는 이하의 프로세스를 거쳐서 제조된다. 즉, 상압 MOCVD장치로, 사파이어 c면 기판(10)을 반응관 내의 서셉터(susceptor)에 올려놓고, 1100℃로 수소분위기 중에서 10분간 열처리한다. 그 후, 온도를 500℃까지 낮춘다. 모노 메틸 시레인가스와 암모니아가스를 가스 도입관으로부터 100초간 흘려보내, 기판(10) 위에 불연속적으로(또는 섬 모양으로) SiN 버퍼층(12)을 성장시킨다. 다음에, 같은 온도에서 두께 25㎚의 GaN 버퍼층(LT 버퍼층)(14)을 트리 메틸 갈륨 및 암모니아가스를 가스 도입관으로부터 공급해서 성장시킨다. 그리고, 온도를 1075℃까지 올리고, 다시 트리 메틸 갈륨 및 암모니아가스를 공급해서 두께 2㎛의 언도프 GaN층(16)을 성장시키고, 다음에 모노 메틸 시레인가스를 가한 Si도프 n-GaN층(n전극층)(18)을 1.0㎛ 성장시킨다. n-GaN층(18) 내의 캐리어 밀도는 대략 5×10¹⁸cm^-3이다.

다음에, 동일 온도에서 Si도프 n-Al_0.1Ga_0.9N(2㎚)/Si도프 n-GaN(2㎚)를 50쌍 성장시켜서 SLS구조로 하고, n-클래드층(20)을 성장시킨다. Al의 원료로서는 트리 메틸 알루미늄(TMA)이 사용되고 있다. n-클래드층(20)의 평균 전자 밀도는 5×10¹⁸cm^-3이다. 그 후, 온도를 800℃ 정도까지 낮춰서 언도프 Al_0.05In _0.01Ga_0.94N 버퍼층(22)을 성장시킨다. 버퍼층(22)의 두께는 36㎚이다. 성장온도가 800℃로 낮기 때문에, 그 저항률은 높아진다. AlInGaN 버퍼층(22)을 성장시킨 후, 같은 800℃로 언도프 In_0.1Ga_0.9N(1.5㎚)/언도프 Al_0.2In_0.1Ga_0.7N(95㎚)을 7쌍 성장시켜서 MQW 발광층(24)을 성장시킨다. 발광층(24)의 총 두께는 95㎚이다.

그 후, 온도를 975℃까지 올려서 Mg도프 p-Al_0.1Ga_0.9N(2㎚)/Mg도프 p-GaN(1㎚)를 50주기 성장시켜서 SLS구조의 p-클래드층(26)을 성장시키고, 추가로, 두께 20㎚의 p-GaN층(p전극층)(28)을 성장시킨다. SLS의 p-클래드층(26) 및 p-GaN층(28) 내의 정공 농도는 각각 5×10¹⁷cm^-3, 3×10¹⁸cm^-3이다.

표 1에 각 층의 구조, 조성, 막두께, 성장온도를 나타낸다.

표 1

명칭	구조	조성	막두께	성장온도
p전극층	p⁺-GaN		20㎚	975℃
p클래드층	p-(GaN 1㎚/AlGaN 2㎚)50 SLS	Al:∼10%	150㎚	975℃
발광층(웰층/배리어층)	InGaN 1.5㎚/AlInGaN 12㎚7MQW	웰(In:∼10%)장벽(In:1%, Al:∼20%)	95㎚	800℃
버퍼층	Si-AlInGaN 36㎚	In:1%, Al:∼5%	36㎚	800℃
n클래드층	n-(GaN 2㎚/AlGaN 2㎚)50 SLS	Al:∼10%	200㎚	1075℃
n전극층	n-GaN		1㎛	1075℃
언도프 GaN층	u-GaN		2㎛	1075℃
저온성장 버퍼층	LT-GaN		25㎚	500℃
SiN 버퍼층	SiN			500℃
기판	사파이어

또, 상기의 표에 있어서의 각 수치는 예시이며, 다른 조합도 가능하다. 가령, n-클래드층(20)으로서 Si도프 n-Al_0.1Ga_0.9N(1.6㎚)/Si도프 n-GaN(1.6㎚)를 50쌍 성장시켜서 SLS구조로 하고, 버퍼층(22)으로서 Al_0.4In_0.01Ga_0.59N을 20㎚ 형성하고, 발광층(24)으로서 In_0.05Ga_0.95N 양자 웰층(1.5㎚)/Al_0.4In_0.01Ga _0.59N 배리어층(10㎚)을 3쌍 성장시키고, p-클래드층(26)으로서 Mg도프 GaN(0.76㎚)/Al_0.13Ga_0.87N(1.5㎚)를 50쌍 형성해도 된다. 또, 각 층을 성장시킬 때의 성장온도도 예시이며, 가령 버퍼층(22)이나 발광층(24)을 840℃로 성장시켜도 된다.

이상과 같이 해서 각 층을 순서대로 성장시킨 후, 웨이퍼를 MOCVD 장치로부터 꺼내서, Ni(10㎚), Au(10㎚)를 순서대로 진공증착해서 표면에 형성하고, 5%의 산소를 포함하는 질소가스 분위기 중에서, 520℃로 열처리하여 증착금속막을 p투명전극(30)으로 한다. 그 후, 전면에 포토레지스트를 도포하고, n전극형성을 위한 에칭을 포토레지스트를 마스크로서 사용한다. 에칭에 의해 노출된 n-GaN층(18) 위에 Ti(5㎚), Al(5㎚)를 진공증착하고, 질소가스 중에서, 450℃로 3분간 열처리해서 n전극(32)을 형성한다. p전극(30) 및 n전극(32)의 일부에 와이어 본딩용의 두께 500㎚의 금패드를 형성하고, 기판(10)의 표면을 100㎛까지 연마해서 스크라이버(scriber)로 칩을 잘라내고, 마운트해서 LED 디바이스가 얻어진다.

이상과 같이 해서 제작된 LED 디바이스를 적분구(積分球) 속에 넣고, 전류를 주입하여 LED 디바이스로부터 출사(出謝)된 전체 광출력을 측정하였다. 광출력은 주입전류 20㎃일 때 대략 1.6㎽이었다. 발광파장은, 2인치 직경의 웨이퍼면 내에서 다소 편차는 있었지만, 360㎚±5㎚의 범위였다.

다음에, 발광층(24)에 있어서의 AlInGaN 배리어층(24a)의 밴드 갭의 영향을 확인하기 위해, 배리어층(24a)의 성장 내로 흐르는 각종 가스 중에서, TMA(트리 메틸 알루미늄)의 유량만을 변화시켜서 LED 디바이스를 제작하고, 제작된 LED의 발광효율을 조사하였다.

도 3에 그 결과를 나타내었다. 횡축은 배리어층(24a)의 성장 중의 TMA유량(플로 레이트: sccm)으로, 용기로 흘러 들어가는 가스의 유량을 상대값으로 나타낸 것이다. 종축은 발광강도의 상대값으로, 적분구를 사용해서 측정한 값의 대략 1/4이다. TMA 유량을 7sccm에서 10sccm으로 증가시키면, 발광효율은 2.6배가 된다. 이 상태에서 성장시킨 배리어층(24a)의 조성은, In조성비가 약 1%, Al조성비가 약 20%이다. Al조성비는 TMA 유량에 거의 비례하기 때문에, 배리어층(24a)의 Al조성비는 14%(20×7sccm/10sccm)보다 큰 것이 발광효율의 관점에서 바람직하다. 한편, Al조성비가 크면, 전류주입이 행해지기 어려워지고, 동작전압도 높아진다. 따라서, 배리어층(24a)의 Al조성비는 그 하한이 발광효율로부터 규정되고, 상한은 동작전압으로부터 규정되며, 구체적으로는 14% 이상 40% 이하가 바람직하고, 16% 이상 40% 이하가 보다 바람직하다.

또, 배리어층(24a)의 In조성비에 대해서는, In조성비가 증대함과 동시에 밴드 갭이 좁아지게 되므로, In조성비는 작은 편이 바람직하지만, In조성비가 제로인 경우에는 발광효율이 격감한다. 이것은, In조성 변동이 배리어층(24a) 내에서 생겨서, 발광효율 개선에 기여하고 있기 때문이라고 생각된다. 따라서, 배리어층(24a)의 In조성비는 그 하한이 조성 변동량으로부터 규정되고, 상한이 밴드 갭으로부터 규정되며, 구체적으로는 0.1% 이상 5% 이하가 바람직하고, 0.1% 이상 3% 이하가 보다 바람직하다. 배리어층(24a)의 조성의 일례로는, Al의 조성비를 40%, In의 조성비를 1%로 한 Al_0.4In_0.01Ga_0.59N이 있다.

한편, 웰층(24b)의 In조성비가 너무 작으면, In조성 변동이 작아져서 발광효율이 저하되고, In조성비가 너무 크면, 발광파장이 장파장쪽으로 이동해버린다. 따라서, 최적의 In조성비는 요구되는 발광파장과 웰층(24b)의 두께에 의존해서 결정된다. 가령, 발광파장이 360㎚인 경우에는, 5% 이상 15% 이하가 바람직하고, 5% 이상 13% 이하가 보다 바람직하다. 웰층(24b)의 조성의 일례로는, In의 조성비를 5%로 한 In_0.05Ga_0.95N이 있다. 두께에 관해서는, 양자효과를 출현시킬 수 있는 1㎚ 이상 2㎚ 이하가 바람직하고, 1.3㎚ 이상 1.8 이하가 보다 바람직하다. 웰층(24b)의 두께를 3㎚ 이상으로 하면, 발광파장은 400㎚가 되는 것을 확인하였다. 웰층(24b) 및 배리어층(24a)의 성장온도는, 상술한 바와 같이 750℃ 이상이 바람직하고, 770℃ 이상(가령, 800℃)이 보다 바람직하다.

다음에, 발광층(24)에 있어서의 배리어층(24a)의 성장 내에 흐르는 TMA의 유량을 10sccm으로 고정하고, AlInGaN 버퍼층(22) 성장 내에 흐르는 TMA를 변화시켜서 발광효율의 변화를 측정하였다.

도 4에 그 결과를 나타내었다. 도면에서, 횡축은 TMA 유량(플로 레이트)으로, 상대값이다. 종축은 출력 파워의 상대값이다. TMA 유량을 증대시키면, 버퍼층(22)에 있어서의 Al조성비가 증대된다. TMA 유량을 제로에서 3sccm으로 증대시키면, 발광강도가 2.7배가 된다. 추가로, TMA 유량을 10sccm까지 증가시키면, 발광강도는 반대로 저하된다. TMA가 제로인 경우에 발광강도가 약한 것은, 버퍼층(22)의 밴드 갭이 좁기 때문(Al조성비가 0이기 때문)에 전자가 버퍼층(22)으로부터 발광층(24)으로 유효하게 주입되지 않기 때문에, 또는 정공이 버퍼층(22) 내로 흘러 나가서 정공을 웰층(24b) 내에 가두는 것이 불충분하기 때문이라고 생각된다. 한편, Al 조성비가 너무 커서, 발광효율이 저하되는 것은, 결정성이 저하되기 때문에, 그리고 그 층의 밴드 갭이 너무 넓어져서, n-클래드층(20)으로부터 전자가 주입되기 어려워지기 때문이라고 생각된다.

따라서, AlInGaN 버퍼층(22)의 Al조성비는 0.5% 이상 400% 이하가 바람직하고, 1% 이상 40% 이하가 보다 바람직하다. AlInGaN 버퍼층(22)의 In조성비에 대해서는, In조성비가 제로인 경우에 발광효율이 격감하는 것을 확인하였다. 이것은, In조성의 변동이 버퍼층(22)내에서 일어나서, 발광효율의 개선에 기여하고 있기 때문이라고 생각된다. 따라서, AlInGaN 버퍼층(22)의 In조성비는 0.1% 이상 5% 이하가 바람직하고, 0.1% 이상 3% 이하가 보다 바람직하다. AlInGaN 버퍼층(22)의 조성의 일례로는, Al조성비를 40%, In조성비를 1%로 한 Al_0.4In_0.01Ga_0.59N이 있다.

이와 같이, 본 실시예에서는 발광층(24)으로서 소정의 조성범위의 InGaN 웰층과 AlInGaN 배리어층을 교대로 적층해서 이루어지는 다층 양자 웰구조를 사용하고 InGaN의 실효적 밴드 갭을 확대해서 340㎚∼375㎚의 발광을 가능하게 하고, 또, 배리어층으로서 AlInGaN을 사용함으로써 발광효율을 향상시키고, 추가로 발광층에 인접해서 소정의 조성범위의 AlInGaN 버퍼층(22)을 형성함으로써 캐리어를 효율적으로 주입하여 발광효율을 향상시킬 수 있다.

이상으로, 본 발명의 실시예에 대해서 설명하였지만, 본 발명은 이것으로 한정되는 것은 아니고 다양한 변경이 가능하다.

예를 들어, 본 실시예에서는 SiN 버퍼층(12)을 형성하고 있지만, 전위를 억제하기 위한 것으로, 필요에 따라서는 SiN 버퍼층(12)을 형성하지 않아도 된다.

또, SiN 버퍼층(12)과 저온(LT) 성장 버퍼층(14)을 저온성장의 GaNP 버퍼층으로 치환하는 것도 가능하다.

Claims

기판 상에 형성된 GaN계 발광층을 갖는 질화갈륨계 화합물 반도체장치에 있어서,

상기 발광층은, InGaN 웰층과 AlInGaN 버퍼층을 적층한 다층 양자 웰층을 포함하는 것을 특징으로 하는 질화갈륨계 화합물 반도체장치.
제 1항에 있어서,

상기 InGaN 웰층의 In조성비는 5% 이상 15% 이하인 것을 특징으로 하는 질화갈륨계 화합물 반도체장치.
제 1항에 있어서,

상기 InGaN 웰층의 In조성비는 5% 이상 13% 이하인 것을 특징으로 하는 질화갈륨계 화합물 반도체장치.
제 1항에 있어서,

상기 InGaN 웰층의 두께는 1㎚ 이상 2㎚ 이하인 것을 특징으로 하는 질화갈륨계 화합물 반도체장치.
제 1항에 있어서,

상기 InGaN 웰층의 두께는 1.3㎚ 이상 1.8㎚ 이하인 것을 특징으로 하는 질화갈륨계 화합물 반도체장치.
제 1항에 있어서,

상기 AlInGaN 배리어층의 Al조성비는 14% 이상 40% 이하이고, In조성비는 0.1% 이상 5% 이하인 것을 특징으로 하는 질화갈륨계 화합물 반도체장치.
제 1항에 있어서,

상기 AlInGaN 배리어층의 Al조성비는 16% 이상 40% 이하이고, In조성비는 0.1% 이상 3% 이하인 것을 특징으로 하는 질화갈륨계 화합물 반도체장치.
제 1항에 있어서,

추가로, 상기 발광층에 인접한 AlInGaN 버퍼층을 갖는 것을 특징으로 하는 질화갈륨계 화합물 반도체장치.
제 8항에 있어서,

상기 AlInGaN 버퍼층의 Al조성비는 0.5% 이상 40% 이하이고, In조성비는 0.1% 이상 5% 이하인 것을 특징으로 하는 질화갈륨계 화합물 반도체장치.
제 8항에 있어서,

상기 AlInGaN 버퍼층의 Al조성비는 1% 이상 40% 이하이고, In조성비는 0.1% 이상 3% 이하인 것을 특징으로 하는 질화갈륨계 화합물 반도체장치.
제 1항에 있어서,

상기 InGaN 웰층 및 AlInGaN 배리어층은, 750℃ 이상에서 형성된 것임을 특징으로 하는 질화갈륨계 화합물 반도체장치.