KR20040098006A - 유기 ｅｌ 디스플레이 - Google Patents
유기 ｅｌ 디스플레이 Download PDFInfo
- Publication number
- KR20040098006A KR20040098006A KR10-2004-7013422A KR20047013422A KR20040098006A KR 20040098006 A KR20040098006 A KR 20040098006A KR 20047013422 A KR20047013422 A KR 20047013422A KR 20040098006 A KR20040098006 A KR 20040098006A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- insulating layer
- layer
- partition
- organic
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 238000005192 partition Methods 0.000 claims abstract description 96
- 239000011368 organic material Substances 0.000 claims abstract description 35
- 239000010410 layer Substances 0.000 claims description 414
- 238000000034 method Methods 0.000 claims description 61
- 238000000576 coating method Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 238000009413 insulation Methods 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000007142 ring opening reaction Methods 0.000 claims description 6
- 239000012044 organic layer Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 103
- 239000000243 solution Substances 0.000 description 35
- 238000002161 passivation Methods 0.000 description 31
- 239000000976 ink Substances 0.000 description 27
- 238000005530 etching Methods 0.000 description 18
- 239000007788 liquid Substances 0.000 description 17
- 150000002894 organic compounds Chemical class 0.000 description 17
- 238000007789 sealing Methods 0.000 description 15
- 239000002585 base Substances 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 239000002904 solvent Substances 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 230000002940 repellent Effects 0.000 description 7
- 239000005871 repellent Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000001035 drying Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052788 barium Inorganic materials 0.000 description 5
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 5
- 239000003960 organic solvent Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- -1 polyvinylene styrene Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- 125000000217 alkyl group Chemical group 0.000 description 2
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical compound C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 2
- OYLGJCQECKOTOL-UHFFFAOYSA-L barium fluoride Chemical compound [F-].[F-].[Ba+2] OYLGJCQECKOTOL-UHFFFAOYSA-L 0.000 description 2
- 229910001632 barium fluoride Inorganic materials 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- NIHNNTQXNPWCJQ-UHFFFAOYSA-N fluorene Chemical compound C1=CC=C2CC3=CC=CC=C3C2=C1 NIHNNTQXNPWCJQ-UHFFFAOYSA-N 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 2
- 229920000767 polyaniline Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002028 premature Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 125000003545 alkoxy group Chemical group 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 125000004093 cyano group Chemical group *C#N 0.000 description 1
- 239000002274 desiccant Substances 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 125000005678 ethenylene group Chemical group [H]C([*:1])=C([H])[*:2] 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- QVEIBLDXZNGPHR-UHFFFAOYSA-N naphthalene-1,4-dione;diazide Chemical compound [N-]=[N+]=[N-].[N-]=[N+]=[N-].C1=CC=C2C(=O)C=CC(=O)C2=C1 QVEIBLDXZNGPHR-UHFFFAOYSA-N 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920005575 poly(amic acid) Polymers 0.000 description 1
- 229920000172 poly(styrenesulfonic acid) Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 229940005642 polystyrene sulfonic acid Drugs 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
- H10K50/813—Anodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
- H10K59/80515—Anodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
기판(11)과, 상기 기판(11) 위에 배치된 절연 기초층(24)과, 상기 절연 기초층(24)을 부분적으로 피복한 제1 전극(25)과, 상기 절연 기초층(24) 위에 배치됨과 함께 상기 제1 전극(25)을 부분적으로 피복한 격벽 절연층(26)과, 상기 제1 전극(25)의 상기 격벽 절연층(26)으로 피복되어 있지 않은 비피복부 위에 배치됨과 함께 발광층(27b)을 포함한 유기물층(27)과, 상기 유기물층(27) 위에 배치된 제2 전극(28)을 구비하며, 상기 유기물층(27)의 상기 기판(11)과 대향한 표면은, 제1 에리어와, 상기 제1 에리어와 상기 격벽 절연층(26)의 측면과의 사이에 개재된 제2 에리어를 구비하며, 상기 기판(11)과 상기 제2 에리어와의 사이의 거리는, 상기 기판(11)과 상기 제1 에리어와의 사이의 거리보다도 짧은 유기 EL 디스플레이(1)가 제공된다.
Description
유기 EL 디스플레이는, 자기 발광 디스플레이이기 때문에, 시야각이 넓고, 응답 속도가 빠르다. 또한, 백 라이트가 불필요하기 때문에, 박형 경량화가 가능하다. 이들 이유로부터, 최근, 유기 EL 디스플레이는, 액정 디스플레이를 대체할 디스플레이로서 주목받고 있다.
그런데, 유기 EL 디스플레이의 제조 프로세스에서는, 버퍼층이나 발광층 등을 형성할 때, 유기 재료를 함유한 용액을 도포하여 이루어지는 도포막을 건조하는 방법을 채용하는 경우가 있다. 예를 들면, 우선, 각 화소에 대응하여 관통 구멍이 형성된 격벽 절연층을 기판 위에 형성한다. 다음으로, 이들 관통 구멍을 용액 저장소로서 이용하여, 잉크젯트법 등의 용액 도포법에 의해, 유기 재료를 함유한 용액으로 이들 관통 구멍을 채운다. 그 후, 관통 구멍 내의 액막을 건조시킴으로써, 이들 액막으로부터 용매를 제거한다. 이상과 같이 하여 버퍼층을 얻는다. 또한, 이것과 마찬가지의 방법에 의해, 발광층도 형성할 수 있다.
이 방법으로는, 발광층이나 버퍼층을 형성하기 위한 도포액, 즉 잉크를 관통구멍 내에만 배치하기 위해서, 예를 들면, 격벽 절연층에 유기물 등을 사용함과 함께, 잉크제트 성막의 전에 격벽 절연층에 플라즈마 가스 등을 이용한 발잉크 처리를 실시해 둔다. 단, 격벽 절연층에 형성된 관통 구멍의 측벽은 발(撥)잉크성이기 때문에, 그 속에 배치된 잉크는 관통 구멍의 측벽과의 접촉 면적을 감소시키려고 한다. 그렇기 때문에, 격벽 절연층을 유기 절연층만으로 구성한 경우에는, 잉크가 관통 구멍에 의해서 규정되는 오목부의 저면 전체에 퍼지지 않는 경우가 있다. 따라서, 격벽 절연층을 유기 절연층만으로 구성한 경우에는, 양극과 음극 사이의 단락이 발생되기 쉽다.
이러한 이유로부터, 통상, 상기 유기 절연층의 밑에는, 잉크에 대한 친화성이 보다 높은 절연층을 배치하고 있다. 즉, 격벽 절연층에, 절연층과 유기 절연층의 2층 구조를 채용하고 있다.
그러나, 발광층의 막두께 균일성은, 용액 저장소로서 이용하는 무기 절연층 및 유기 절연층에 대한 용액의 습윤성, 이들 용액의 표면장력이나 점성, 또한, 용매의 건조 특성 등의 영향을 받는다. 그 때문에, 격벽 절연층에 2층 구조를 채용한 경우, 발광층은 주연부에 비교하여 중앙부가 얇게 되기 쉽다.
발광층의 막두께가 불균일한 경우, 이들의 막두께가 얇은 부분에 전류가 집중하게 된다. 이러한 전류 집중은, 화소 내에서의 균일한 발광을 방해할 뿐만 아니라, 막두께가 얇은 부분에서의 발광층의 조기 열화를 초래하여 디스플레이의 발광 수명을 저하시킨다.
<발명의 개시>
본 발명의 목적은, 발광층의 막두께 균일성이 우수한 유기 EL 디스플레이를 제공하는 것에 있다.
본 발명의 제1 측면에 따르면, 기판과, 상기 기판 위에 배치된 절연 기초층과, 상기 절연 기초층을 부분적으로 피복한 제1 전극과, 상기 절연 기초층 위에 배치됨과 함께 상기 제1 전극을 부분적으로 피복한 격벽 절연층과, 상기 제1 전극의 상기 격벽 절연층으로 피복되어 있지 않은 비피복부 위에 배치됨과 함께 발광층을 포함한 유기물층과, 상기 유기물층 위에 배치된 제2 전극을 구비하며, 상기 유기물층의 상기 기판과 대향한 표면은, 제1 에리어와, 상기 제1 에리어와 상기 격벽 절연층의 측면과의 사이에 개재된 제2 에리어를 구비하며, 상기 기판과 상기 제2 에리어와의 사이의 거리는, 상기 기판과 상기 제1 에리어와의 사이의 거리보다도 짧은 유기 EL 디스플레이가 제공된다.
본 발명의 제2 측면에 따르면, 기판과, 상기 기판 위에 배치된 절연 기초층과, 상기 절연 기초층을 부분적으로 피복한 제1 전극과, 상기 절연 기초층 위에 배치됨과 함께 상기 제1 전극을 부분적으로 피복한 격벽 절연층과, 상기 제1 전극의 상기 격벽 절연층으로 피복되어 있지 않은 비피복부 위에 배치됨과 함께 발광층을 포함한 유기물층과, 상기 유기물층 위에 배치된 제2 전극을 구비하며, 상기 격벽 절연층은, 상기 기판의 상기 제1 전극으로 피복되어 있지 않은 부분과 상기 제1 전극의 주연부를 피복함과 함께 상기 제1 전극의 중앙부에 대응한 위치에 제1 관통 구멍이 형성된 제1 절연층과, 상기 제1 절연층 위에 배치됨과 함께 상기 제1 전극에 대응한 위치에 제2 관통 구멍이 형성된 제2 절연층을 구비하며, 상기 제2 관통구멍의 측벽은, 상기 제1 및 제2 전극 사이에 개재되고 또한 상기 제1 전극의 윤곽에 대응한 윤곽을 갖는 영역을 둘러싼 유기 EL 디스플레이가 제공된다.
본 발명의 제3 측면에 따르면, 기판과, 상기 기판 위에 배치된 절연 기초층과, 상기 절연 기초층을 부분적으로 피복한 제1 전극과, 상기 절연 기초층 위에 배치됨과 함께 상기 제1 전극을 부분적으로 피복한 격벽 절연층과, 상기 제1 전극의 상기 격벽 절연층으로 피복되어 있지 않은 비피복부 위에 배치됨과 함께 발광층을 포함한 유기물층과, 상기 유기물층 위에 배치된 제2 전극을 구비하며, 상기 비피복부는, 하이 레벨부와, 상기 하이 레벨부와 상기 제1 전극의 상기 격벽 절연층으로 피복된 피복부와의 사이에 개재된 로우 레벨부를 구비하며, 상기 로우 레벨부의 상면은 상기 하이 레벨부의 상면보다도 높이가 낮은 유기 EL 디스플레이가 제공된다.
제1 측면에서, 격벽 절연층은, 기판의 제1 전극으로 피복되어 있지 않은 부분과 제1 전극의 주연부를 피복함과 함께 제1 전극의 중앙부에 대응한 위치에 제1 관통 구멍이 형성된 제1 절연층과, 제1 절연층 위에 배치됨과 함께 제1 전극에 대응한 위치에 제2 관통 구멍이 형성된 제2 절연층을 구비하고 있어도 된다. 이 경우, 제2 관통 구멍의 측벽은, 제1 및 제2 전극 사이에 개재되고 또한 제1 전극의 윤곽에 대응한 윤곽을 갖는 영역을 둘러싸고 있어도 된다. 이 경우, 또한, 격벽 절연층은, 상기 영역을 둘러싸고, 내측의 측벽과 저면이 상기 제1 절연층의 표면으로 구성되고, 외측의 측벽이 상기 제2 절연층의 표면으로 구성된 홈을 형성하고 있어도 된다.
마찬가지로, 제2 측면에서도, 제1 및 제2 절연층의 적층체는, 상기 영역을둘러싸고, 내측의 측벽과 저면이 제1 절연층의 표면으로 구성되고, 외측의 측벽이 제2 절연층의 표면으로 구성된 홈을 형성하고 있어도 된다.
제1 측면에서, 비피복부는, 하이 레벨부와, 하이 레벨부와 제1 전극의 격벽 절연층으로 피복된 피복부와의 사이에 개재된 로우 레벨부를 구비하고 있어도 된다. 이 경우, 로우 레벨부의 상면은 하이 레벨부의 상면보다도 높이가 낮아도 된다.
제1 및 제3 측면에서, 제1 전극과 격벽 절연층은, 저면이 로우 레벨부의 표면으로 구성된 오목부와, 저면이 절연 기초층의 표면으로 구성된 홈부를, 하이 레벨부와 격벽 절연층과의 사이에 형성하고 있어도 된다.
제1 및 제3 측면에서, 제1 전극은, 전극 본체와, 전극 본체의 주연부로부터 외측으로 연장됨과 함께 전극 본체의 재료와 동일한 재료로 이루어지는 단자를 구비하고 있어도 된다. 또한, 격벽 절연층은, 제1 전극에 대응한 위치에 관통 구멍이 형성되어 있어도 된다. 이 관통 구멍의 측벽은, 전극 본체를 둘러싸고, 그에 의해, 제1 전극과 격벽 절연층과의 사이에, 단자의 위치에서 개방된 개환 형상 홈부를 형성하고 있어도 된다. 이 경우, 전극 본체는 하이 레벨부를 구비하며, 단자는 로우 레벨부를 구비하고 있어도 된다.
제1 측면에서, 로우 레벨부는 하이 레벨부를 둘러싸고 있어도 된다.
제1 및 제3 측면에서, 절연 기초층은, 로우 레벨부에 대응한 위치에 오목부가 형성되어 있어도 된다.
제1 내지 제3 측면에서, 제1 전극은 양극이고, 제2 전극은 음극이어도 된다.이 경우, 유기물층은, 양극과 발광층과의 사이에 버퍼층을 더 포함하고 있어도 된다.
제1 측면에서, 격벽 절연층은, 기판의 제1 전극으로 피복되어 있지 않은 부분의 위에 배치됨과 함께 제1 전극을 부분적으로 피복한 무기 절연층과, 무기 절연층 위에 배치된 유기 절연층을 구비하고 있어도 된다. 혹은, 격벽 절연층은 유기 절연층이어도 된다.
제2 측면에서, 제1 절연층은 무기 절연층이고, 제2 절연층은 유기 절연층이어도 된다.
본 발명은, 디스플레이에 관한 것으로, 특히 유기 EL(Electro-Luminescent) 디스플레이에 관한 것이다.
도 1은 본 발명의 제1 양태에 따른 유기 EL 디스플레이를 개략적으로 도시하는 단면도.
도 2는 일 비교예에 따른 유기 EL 디스플레이의 어레이 기판을 개략적으로 도시하는 단면도.
도 3은 도 1에 도시하는 유기 EL 디스플레이의 어레이 기판의 일부를 확대하여 도시하는 단면도.
도 4는 도 3에 도시하는 구조의 일부를 개략적으로 도시하는 평면도.
도 5는 제2 양태에 따른 유기 EL 디스플레이를 개략적으로 도시하는 평면도.
도 6은 도 5에 도시하는 유기 EL 디스플레이의 VI-VI 선을 따른 단면도.
도 7은 다른 비교예에 따른 유기 EL 디스플레이를 개략적으로 도시하는 평면도.
도 8은 도 7에 도시하는 유기 EL 디스플레이의 VIII-VIII 선을 따른 단면도.
도 9는 본 발명의 제3 양태에 따른 유기 EL 디스플레이를 개략적으로 도시하는 평면도.
도 10은 도 9에 도시하는 유기 EL 디스플레이의 X-X 선을 따른 단면도.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 몇 가지의 양태에 대하여, 도면을 참조하면서 상세히 설명한다. 또한, 각 도면에 있어서, 동일하거나 또는 유사한 기능을 발휘하는 구성 요소에는 동일한 참조 부호를 붙이고, 중복하는 설명은 생략한다.
도 1은, 본 발명의 제1 양태에 따른 유기 EL 디스플레이를 개략적으로 도시하는 단면도이다. 도 1에 도시하는 유기 EL 디스플레이(1)는, 어레이 기판(2)과 밀봉 기판(3)을 시일층(4)을 개재하여 대향시킨 구조를 갖고 있다. 시일층(4)은 밀봉 기판(3)의 주연부를 따라서 연장하고 있어서, 그에 의해, 어레이 기판(2)과 밀봉 기판(3)과의 사이에 밀폐된 공간을 형성하고 있다. 이 공간은, Ar 가스 등의 희가스나 N2가스와 같은 불활성 가스로 채워져 있다.
어레이 기판(2)은, 기판(11)을 갖고 있다. 기판(11)은, 이 예에서는, 유리 기판과 같은 광투과성을 갖는 투명 절연 기판이다.
기판(11) 위에는, 언더코트층으로서, 예를 들면, SiNx층(12)과 SiOx층(13)이 순차적으로 적층되어 있다.
언더코트층(13) 위에는, 예를 들면 채널 및 소스·드레인이 형성된 폴리실리콘층 등의 반도체층(14), 예를 들면 TEOS(TetraEthyl OrthoSilicate) 등을 이용하여 형성될 수 있는 게이트 절연막(15), 및 예를 들면 MoW 등으로 이루어지는 게이트 전극(16)이 순차적으로 적층되어 있고, 이들은 톱 게이트형의 박막 트랜지스터(이하, TFT라 함)(20)를 구성하고 있다. 또한, 게이트 절연막(15) 위에서는, 게이트 전극(16)과 동일한 공정에서 형성 가능한 주사 신호선(도시 생략)이 배열되어 있다.
게이트 절연막(15) 및 게이트 전극(16)은, 예를 들면 플라즈마 CVD법 등에 의해 성막된 SiOx등으로 이루어지는 층간 절연막(21)으로 피복되어 있다. 층간 절연막(21) 위에는 소스·드레인 전극(23)이 배치되어 있고, 이들은, 예를 들면 SiNx등으로 이루어지는 패시베이션막(24)으로 피복되어 있다. 소스·드레인 전극(23)은, 예를 들면, Mo/Al/Mo의 3층 구조를 갖고 있고, 층간 절연막(21)에 형성된 컨택트홀을 개재하여 TFT(20)의 소스·드레인에 전기적으로 접속되어 있다. 또한, 층간 절연막(21) 위에서는, 소스·드레인 전극(23)과 동일한 공정에서 형성 가능한 영상 신호선(도시 생략)이 배열하고 있다. 또한, 이 예에서는, 패시베이션막(24)이 절연 기초층이다.
패시베이션막(24) 위에는, 복수의 제1 전극(25)이 서로로부터 이격하여 병치되어 있다. 제1 전극(25)은, 이 예에서는, 광투과성을 갖는 투명 전극으로서 형성된 양극이고, 예를 들면, ITO(Indium Tin Oxide)와 같은 투명 도전성 산화물 등으로 이루어진다. 제1 전극(25)은, 패시베이션막(24)에 형성된 비아홀을 개재하여드레인 전극(23)에 전기적으로 접속되어 있다.
패시베이션막(24) 위에는, 또한, 제1 절연층(26a)이 배치되어 있다. 절연층(26a)은, 제1 전극(25)의 중앙부에 대응한 위치에 제1 관통 구멍이 형성되어 있고, 패시베이션막(24)의 제1 전극(25)으로부터 노출한 부분과 제1 전극(25)의 주연부를 피복하고 있다. 절연층(26a)은, 예를 들면, 친수성의, 혹은 잉크에 대한 친화성이 높은 무기 절연층이다. 인접하는 제1 전극(25)은, 이 절연층(26a)에 의해, 서로로부터 전기적으로 절연되어 있다.
제1 절연층(26a) 위에는, 제2 절연층(26b)이 배치되어 있다. 절연층(26b)은, 제1 전극(25)에 대응한 위치에 제1 전극(25)보다도 큰 직경의 제2 관통 구멍이 형성되어 있다. 이들 제2 관통 구멍의 각각은, 제1 전극(25)과 후술하는 제2 전극(28)과의 사이에 개재되고 또한 제1 전극(25)의 윤곽에 대응한 윤곽을 갖는 영역을 둘러싸고 있다. 절연층(26b)은, 예를 들면, 발잉크성 혹은 발수성의 유기 절연층이다. 또한, 제1 절연층(26a)과 제2 절연층(26b)과의 적층체는, 제1 전극(25)에 대응한 위치에 관통 구멍이 형성된 격벽 절연층(26)을 구성하고 있다.
제1 전극(25)의 격벽 절연층(26)으로 피복되어 있지 않은 비피복부 위에는, 발광층(27b)을 포함한 유기물층(27)이 형성되어 있다. 이 예에서는, 버퍼층(27a) 및 발광층(27b)이 유기물층(27)을 구성하고 있다. 버퍼층(27a)은, 제1 전극(25)으로부터 발광층(27b)에의 정공의 주입을 매개하는 역할을 한다. 또한, 발광층(27b)은, 예를 들면, 발광색이 적색, 녹색, 또는 청색의 발광성 유기 화합물을 포함한 박막이다.
격벽 절연층(26) 및 발광층(27b) 위에는 제2 전극(28)이 배치되어 있다. 제2 전극(28)은, 패시베이션막(24) 및 격벽 절연층(26)에 형성된 컨택트홀(도시 생략)을 개재하여 전극 배선에 전기적으로 접속되어 있다. 각각의 유기 EL 소자(29)는, 이들 제1 전극(25), 유기물층(27), 및 제2 전극(28)으로 구성되어 있다.
그런데, 유기 EL 디스플레이(1)의 버퍼층(27a)이나 발광층(27b)은, 유기 용매와 유기 화합물을 함유한 용액을 이용한 용액 도포법에 의해 형성할 수 있다. 이러한 용액은, 극성이 비교적 높은 용매를 사용하고 있기 때문에, 용액 내의 용매 함량이 충분히 많은 경우에는, 친수성의 절연층(26a)에 대한 습윤성은 높고, 발잉크성의 절연층(26b)에 대한 습윤성은 낮다. 그 때문에, 버퍼층(27a)을 형성하기 위한 용액은, 그 도포 직후에, 절연층(26a)과의 접촉 면적을 넓히려고 하고, 절연층(26b)과의 접촉 면적을 좁히려고 한다. 마찬가지로, 발광층(27b)을 형성하기 위한 용액은, 그 도포 직후에, 절연층(26b)과의 접촉 면적을 좁히려고 한다.
또한, 용액 중의 용매 함량이 감소하면, 그 용액의 극성이 저하한다. 그 때문에, 버퍼층(27a)을 형성하기 위한 용액이나 발광층(27b)을 형성하기 위한 용액은, 그 건조 과정에서, 절연층(26b)의 측벽에 부착된다.
도 2는, 일 비교예에 따른 유기 EL 디스플레이의 어레이 기판을 개략적으로 도시하는 단면도이다.
도 2에 도시하는 어레이 기판(2)에서는, 제2 절연층(26b)은 제1 전극(25)의 단부와 중복하도록 배치되어 있다. 또한, 이 어레이 기판(2)에서는, 제1 절연층(26a)의 제2 절연층(26b)으로부터 노출된 부분은 거의 평탄하다. 이러한 구조에서는, 용액은, 제1 절연층(26a) 위에서 가로 방향으로 퍼지려고 함과 함께, 제2 절연층(26b)과의 접촉 면적을 줄이고자 한다. 그 때문에, 버퍼층(27a)은, 제2 절연층(26b)과의 접촉면 근방에서 융기하여, 그 접촉면 근방에서의 막두께가 두껍게 된다. 그 결과, 버퍼층(27a)이나 발광층(27b)의 막두께는, 절연층(26a) 위뿐만 아니라, 절연층(26a)의 관통 구멍에 대응한 위치에서도, 주연부로부터 중심으로 갈수록 크게 감소하게 된다.
유기 EL 소자(29)에서는, 버퍼층(27a)이나 발광층(27b)의 절연층(26a) 위에 위치한 부분은 거의 발광에 기여하지 않고, 절연층(26a)의 관통 구멍에 대응하여 위치한 부분이 주로 발광에 기여한다. 그 때문에, 도 2에 도시한 바와 같이, 절연층(26a)의 관통 구멍에 대응한 위치에서 버퍼층(27a)이나 발광층(27b)의 막두께 불균일이 크면, 전류 집중에 의한 발광 불균일이나 조기 열화가 발생되기 쉽다.
도 3은, 도 1에 도시하는 유기 EL 디스플레이(1)의 어레이 기판의 일부를 확대하여 도시하는 단면도이다. 또한, 도 4는, 도 3에 도시하는 구조의 일부를 개략적으로 도시하는 평면도이다. 또한, 도 4에서는, 유기물층(27) 및 제2 전극(28)은 생략하고 있다. 또한, 도 3에 도시하는 단면은, 도 4에 도시하는 구조의 III-III 선을 따른 단면에 상당하고 있다.
도 3 및 도 4에 도시한 바와 같이, 본 양태에서는, 제1 전극(25)의 중앙부에 대응한 위치에 관통 구멍이 형성된 절연층(26a)에 의해, 패시베이션막(24)의 제1 전극(25)으로부터 노출된 부분과 제1 전극(25)의 주연부를 피복한다. 이러한 배치를 채용하면, 절연층(26a)의 표면에는, 패시베이션막(24)과 제1 전극(25)이 형성하는 표면 요철 구조에 기인하여, 제1 전극(25)의 주연부에 대응한 환(環) 형상의 볼록부(41)와, 제1 전극(25) 사이의 간극부에 대응한 격자 형상의 오목부가 발생한다. 또한, 본 양태에서는, 절연층(26a)의 표면에 발생한 격자 형상의 오목부를 절연층(26b)에 의해 완전하게 매립하지 않고, 그 오목부보다도 좁은 폭의 절연층(26b)을 오목부의 측벽으로부터 이격하여 배치한다. 바꾸어 말하면, 절연층(26b)은, 인접하는 제1 전극(25) 사이에서, 제1 전극(25)과 중복하지 않은 위치에 배치한다. 그 때문에, 도 3 및 도 4에 도시한 바와 같이, 절연층(26a)과 절연층(26b)과의 적층체의 표면에는, 절연층(26a)의 표면에 발생한 환 형상의 볼록부(41)를 둘러싸는 홈(42)이 발생한다.
이러한 구조에서는, 버퍼층(27a)의 기초 표면의 높이는, 절연층(26b)의 하단으로부터 제1 전극(25)의 중심을 향하여 증가한 후에 감소하고 있다. 또한, 이 구조에 의하면, 중력의 작용에 의해, 홈(42)에 버퍼층의 주연부를 밀어 넣을 수 있다. 그 때문에, 버퍼층(27a)의 주연부가 융기하는 것을 방지할 수 있다. 덧붙여, 버퍼층(27a)이나 발광층(27b)을 형성할 때, 도포막에 작용하는 힘을 최적화할 수 있다. 그 결과, 평탄성이 우수한 버퍼층(27a) 및 막두께 균일성이 우수한 발광층(27b)이 얻어진다. 그리고, 전류 집중에 의한 발광 불균일이나 조기 열화가 억제 가능하게 된다.
또한, 도 3 및 도 4에 도시하는 구조를 채용하면, 유기물층(27)의 기판(11)과의 대향면에, 볼록부(41) 및 홈(42)에 대응한 요철을 발생한다. 즉, 도 3 및 도 4에 도시하는 구조에서는, 유기물층(27)의 기판(11)과의 대향면은, 볼록부(41)의상면에 대응한 제1 에리어와, 홈(42)의 저면에 대응함과 함께 제1 에리어와 격벽 절연층(26)의 측면과의 사이에 개재된 제2 에리어와, 제1 및 제2 에리어에 둘러싸인 제3 에리어로 구성되어 있다. 기판(11)과 제2 에리어와의 사이의 거리는, 기판(11)과 제1 에리어와의 사이의 거리보다도 짧다. 또한, 기판(11)과 제3 에리어와의 사이의 거리는, 기판(11)과 제1 에리어와의 사이의 거리보다도 짧다.
본 양태에 있어서, 홈(42)의 폭은 1.0㎛ 이상인 것이 바람직하다. 통상, 홈(42)의 폭이 너무 좁으면, 상기의 효과가 현저하게는 나타나지 않는다. 또한, 홈(42)의 폭은 4.0㎛ 이하인 것이 바람직하다. 홈(42)의 폭이 넓으면, 유기 EL 소자(29)의 발광에 기여하지 않은 부분의 면적비가 높게 된다.
본 양태에 있어서, 홈(42)의 깊이는 50㎚ 이상인 것이 바람직하다. 통상, 홈(42)이 지나치게 얕으면, 상기의 효과가 현저하게는 나타나지 않는다. 또한, 홈(42)의 깊이에 상한값은 없지만, 본 양태에서는, 상술된 바와 같이 제1 전극(25)의 두께를 이용하여 홈(42)을 형성하기 때문에, 통상, 홈(42)의 깊이는 150㎚ 이하로 한다.
다음으로, 본 발명의 제2 양태에 대하여 설명한다. 제2 양태에 따른 유기 EL 디스플레이는, 유기물층(27)의 기초의 표면 형상 및 격벽 절연층(26)의 구조가 서로 다른 것 이외에는, 제1 양태에 따른 유기 EL 디스플레이와 거의 마찬가지의 구조를 갖고 있다.
도 5는, 본 발명의 제2 양태에 따른 유기 EL 디스플레이를 개략적으로 도시하는 평면도이다. 또한, 도 6은, 도 5에 도시하는 유기 EL 디스플레이의 VI-VI 선을 따른 단면도이다. 또한, 도 5에서는, 제2 전극(28)을 생략하고 있다.
도 5 및 도 6에 도시하는 유기 EL 디스플레이(1)는, 어레이 기판(2)을 갖고 있다. 이 어레이 기판(2)에서는, 제1 전극(25)은, 전극 본체(25a)와, 그 주연부로부터 외측으로 향하여 연장함과 함께 전극 본체(25a)와 동일한 재료로 이루어지는 단자(25b)로 구성되어 있다. 전극 본체(25a)는, 이 예로서는 팔각형의 형상을 갖고 있고, 단자(25b)를 개재하여 드레인 전극(23)에 전기적으로 접속되어 있다. 또한, 이 어레이 기판(2)에서는, 격벽 절연층(26)은, 전극 본체(25a)에 대응한 위치에 관통 구멍이 형성되어 있다. 각 관통 구멍은, 이 예에서는, 팔각형의 형상을 갖고 있고, 그 측벽은 전극 본체(25a)를 둘러싸고 있다.
또한, 도 5에 도시하는 유기 EL 디스플레이(1)는, 통상, 도 1에 도시하는 유기 EL 디스플레이(1)와 마찬가지로, 제2 전극(28)과 대향한 밀봉 기판(3)과, 그 제2 전극(28)과의 대향면 주연부를 따라서 형성된 시일층(4)을 더 구비하고 있고, 그에 의해, 제2 전극(28)과 밀봉 기판(3)과의 사이에 밀폐된 공간을 형성하고 있다. 이 공간은, 예를 들면, Ar 가스 등의 희가스나 N2가스와 같은 불활성 가스로 채워질 수 있다.
그런데, 유기 EL 디스플레이(1)의 버퍼층(27a)이나 발광층(27b)은, 제1 양태와 같이, 용액 도포법, 예를 들면, 유기 용매와 유기 화합물을 함유한 잉크를 이용한 잉크젯트법에 의해 형성할 수 있다. 이러한 잉크는, 용매 함량이 충분히 많은 경우, 발잉크 처리를 실시한 격벽 절연층(26)의 표면에 대한 친화성이 낮다. 그때문에, 상기 잉크는, 도포 직후에, 격벽 절연층(26)의 측벽과의 접촉 면적을 작게 하려고 한다.
도 7은, 다른 비교예에 따른 유기 EL 디스플레이를 개략적으로 도시하는 평면도이다. 또한, 도 8은, 도 7에 도시하는 유기 EL 디스플레이의 VIII-VIII 선을 따른 단면도이다. 또한, 도 7에서는, 제2 전극(28)을 생략하고 있다.
도 7 및 도 8에 도시한 바와 같이 격벽 절연층(26)에 형성한 관통 구멍에 의해서 규정되는 오목부의 저면이 평탄한 경우, 버퍼층(27a)이나 발광층(27b) 등의 주연부가 누락하기 쉽다. 예를 들면, 버퍼층(27a) 및 발광층(27b)의 쌍방의 주연부가 누락한 경우에는, 제1 전극(25)과 제2 전극(28)이 단락하게 된다. 또한, 버퍼층(27a)의 주연부가 누락하면, 그 누락부에 전류가 집중하여, 유기 EL 소자(29)의 파괴나 수명 저하 등을 발생시킨다.
이것에 대하여, 본 양태에서는, 도 5 및 도 6에 도시한 바와 같이, 단자(25b)의 전극 본체(25a)측의 단부를 격벽 절연층(26)에 형성한 관통 구멍 내에 위치시킴과 함께, 단자(25b)의 상기 단부에 전극 본체(하이 레벨부)(25a)와 비교하여 상면의 높이가 보다 낮은 로우 레벨부를 형성한다. 이에 의해, 전극 본체(25a)와 격벽 절연층(26)과의 사이에, 저면이 로우 레벨부의 표면으로 구성된 제1 오목부(30a)를 형성한다. 그 때문에, 모세관 현상의 작용 등에 의해서, 이 오목부(30a) 내에 유기물층(27)을 구성하는 각 층을 누락을 발생하지 않고 형성할 수가 있어서, 단자(25b)의 위치에서 제1 전극(25)과 제2 전극(28)과의 단락이 발생하는 것을 억제할 수 있다.
또한, 본 양태에서는, 격벽 절연층(26)의 관통 구멍은 그 측벽이 전극 본체(25a)를 둘러싸도록 및 전극 본체(25a)로부터 소정의 간극을 사이에 두도록 형성하고, 그에 의해, 전극 본체(25a)와 격벽 절연층(26)과의 사이에 단자(25b)의 위치에서 개방된 개환(開環) 형상 홈부(30b)를 형성한다. 또한, 본 양태에서는, 오목부(30a)와 개환 형상 홈부(30b)로 폐환(閉環) 형상의 홈부(30)를 구성한다. 즉, 본 양태에서는, 격벽 절연층(26)과 전극 본체(25a)와의 사이에, 전극 본체(25a)를 둘러싸는 홈부(30)를 형성한다.
이러한 홈부(30)를 형성하면, 중력 등의 작용에 의해, 관통 구멍에 의해서 규정되는 오목부의 저면 전체에 잉크를 퍼지게 할 수 있다. 따라서, 격벽 절연층(26)에 단층 구조를 채용하고 있으면서도, 버퍼층(27a)이나 발광층(27b)의 주연부에 핀홀 등이 발생하는 것을 억제할 수가 있어서, 제1 전극(25)과 제2 전극(28)과의 사이의 단락이 발생하기 어렵게 된다.
또한, 본 양태에서는, 가령, 격벽 절연층(26)에 형성한 관통 구멍의 저면 주연부에서 유기물층(27)을 구성하는 층이 누락했다고 해도, 거기에 전극 본체(25a)는 배치되어 있지 않기 때문에, 제1 전극(25)과 제2 전극(28)과의 단락은 발생하기 어렵다.
또한, 도 5 및 도 6에 도시하는 구조를 채용하면, 유기물층(27)의 기판(11)과의 대향면에, 홈부(30)에 대응한 볼록부가 발생된다. 즉, 도 5 및 도 6에 도시하는 구조에서는, 유기물층(27)의 기판(11)과의 대향면은, 전극 본체(25a)의 상면에 대응한 제1 에리어와, 홈부(30)의 저면에 대응함과 함께 제1 에리어와 격벽 절연층(26)과의 사이에 개재된 제2 에리어로 구성되어 있다. 또한, 기판(11)과 제2 에리어와의 사이의 거리는, 기판(11)과 제1 에리어와의 사이의 거리보다도 짧다.
다음으로, 본 발명의 제3 양태에 대하여 설명한다. 제3 양태에 따른 유기 EL 디스플레이는, 제1 전극(25)의 형상이 서로 다른 것 이외에는, 제2 양태에 따른 유기 EL 디스플레이와 거의 마찬가지의 구조를 갖고 있다.
도 9는, 본 발명의 제3 양태에 따른 유기 EL 디스플레이를 개략적으로 도시하는 평면도이다. 또한, 도 10은, 도 9에 도시하는 유기 EL 디스플레이의 X-X 선을 따른 단면도이다. 또한, 도 9에서는, 제2 전극(28)을 생략하고 있다.
제2 양태에서는, 전극 본체(25a)를 격벽 절연층(26)에 형성한 관통 구멍보다도 작은 치수로 하여, 그에 의해, 전극 본체(25a)와 격벽 절연층(26)과의 사이에 발생하는 개환 형상 홈부(30b)를 홈부(30)의 일부로서 이용했다. 이것에 대하여, 제3 양태에서는, 도 9 및 도 10에 도시한 바와 같이, 전극 본체(25a)를 격벽 절연층(26)에 형성한 관통 구멍보다도 큰 치수로 하여, 전극 본체(25a)에 그 주연부가 중앙부보다도 낮게 되는 단차를 형성한다. 이에 의해, 전극 본체(25a)의 중앙부와 격벽 절연층(26)과의 사이에, 홈부(30)로서 환 형상의 오목부(30a)를 형성한다. 즉, 제1 전극(25)의 격벽 절연층(26)으로 피복되어 있지 않은 비피복부를, 하이 레벨부와, 하이 레벨부와 비교하여 상면의 높이가 보다 낮은 로우 레벨부로 구성하고, 하이 레벨부를 로우 레벨부로 둘러싼다.
제3 양태는, 이러한 구조를 채용하는 것 이외에는 제1 양태와 마찬가지이다. 본 양태에서도, 제2 양태에서 설명한 것과 마찬가지의 효과가 얻어진다.
또한, 도 9 및 도 10에 도시하는 구조를 채용하면, 유기물층(27)의 기판(11)과의 대향면에, 홈부(30)에 대응한 볼록부가 발생된다. 즉, 도 9 및 도 10에 도시하는 구조에서는, 유기물층(27)의 기판(11)과의 대향면은, 전극 본체(25a)의 상면에 대응한 제1 에리어와, 홈부(30)의 저면에 대응함과 함께 제1 에리어와 격벽 절연층(26)과의 사이에 개재된 제2 에리어로 구성되어 있다. 또한, 기판(11)과 제2 에리어와의 사이의 거리는, 기판(11)과 제1 에리어와의 사이의 거리보다도 짧다.
제2 및 제3 양태에 있어서, 홈부(30)의 폭은, 예를 들면, 2㎛ 내지 10㎛ 정도로 하는 것이 바람직하다. 또한, 홈부(30)의 깊이는, 제1 전극(25)의 두께 이상으로 하는 것이 바람직하다.
오목부(30a)는, 예를 들면, 도 6 및 도 10에 도시한 바와 같이, 제1 전극(25)의 기초 표면, 즉 패시베이션막(24)의 표면에 제2 오목부(31)를 형성해 둠으로써 형성할 수 있다.
제2 오목부(31)는, 예를 들면, 에칭법을 이용하여 형성할 수 있다. 예를 들면, 패시베이션막(24)에 대하여 하프 에칭을 행하면, 원하는 깊이의 제2 오목부(31)를 형성할 수 있다. 또한, 하프 에칭이란, 통상의 에칭보다도 처리 시간을 짧게 하는 것에 의해, 혹은, 노광 마스크의 광투과 밀도를 서로 다르게 하는 것에 의해, 피에칭층을 관통하지 않을 정도로 표면 영역을 제거하는 기술이다.
또한, 패시베이션막(24)에 대하여 에칭을 행하는 대신에, 그 기초인 층간 절연막(21)에 대하여 에칭을 행하여도 된다. 예를 들면, 층간 절연막(21)에 에칭에 의해 관통 구멍을 형성하고, 층간 절연막(21)의 표면에 오목부를 형성하고, 이 오목부를 이용하여 패시베이션막(24)의 표면에 제2 오목부(31)를 형성해도 된다. 혹은, 층간 절연막(21)의 표면에 하프 에칭에 의해 오목부를 형성하고, 이 오목부를 이용하여 패시베이션막(24)의 표면에 제2 오목부(31)를 형성해도 된다.
또한, 제2 오목부(31)는, 성막법을 이용하여 형성할 수 있다. 예를 들면, 제1 전극(25)과 기판(11)과의 사이에 개재하고 있는 어느 하나의 층을 다단계로 성막한다. 이 때, 제1 오목부(30a)에 대응한 영역과 그것 이외의 영역에 대하여 성막 횟수를 적절하게 설정하면, 제2 오목부(31)를 형성할 수 있다.
다음으로, 제1 내지 제3 양태에 따른 유기 EL 디스플레이(1)의 주요한 구성 요소에 사용 가능한 재료 등에 대하여 설명한다.
기판(11)으로서는, 그 위에 형성되는 구조를 유지할 수 있는 것이면, 어떠한 것을 이용하여도 된다. 기판(11)으로서는, 유리 기판과 같이 경질의 기판이 일반적이지만, 유기 EL 디스플레이(1)의 용도에 따라서는, 플라스틱 시트 등과 같이 플렉시블한 기판을 사용하여도 된다.
유기 EL 디스플레이(1)가 기판(11)측으로부터 광을 발하는 하면 발광형인 경우, 제1 전극(25)으로서는 광투과성을 갖는 투명 전극을 사용한다. 투명 전극의 재료로서는, ITO 등의 투명 도전 재료를 사용할 수 있다. 투명 전극의 막두께는, 통상, 10㎚ 내지 150㎚ 정도이다. 투명 전극은, ITO 등의 투명 도전 재료를 증착법이나 스퍼터링 등에 의해 퇴적하고, 그에 따라 얻어지는 박막을 포토리소그래피 기술을 이용하여 패터닝함으로써 얻을 수 있다.
절연층(26a)의 재료로서는, 예를 들면, 실리콘 질화물이나 실리콘 산화물과같은 무기 절연 재료를 사용할 수 있다. 이들 무기 절연 재료로 이루어지는 절연층(26a)은 비교적 높은 친수성을 나타낸다.
절연층(26b)의 재료로서는, 예를 들면, 유기 절연 재료를 사용할 수 있다. 절연층(26b)에 사용 가능한 유기 절연 재료에 특별히 제한은 없지만, 감광성 수지를 사용한 경우, 관통 구멍이 형성된 절연층(26b)이 용이하게 형성 가능하다. 절연층(26b)을 형성하는 데 사용 가능한 감광성 수지로서는, 예를 들면, 페놀 수지, 폴리아크릴, 폴리아미드 수지, 폴리아민산 등의 알칼리 가용성의 고분자 유도체에 나프토퀴논디아지드 등의 감광성 화합물을 첨가하여 이루어지고, 노광 및 알칼리 현상에 의해 포지티브 패턴을 공급하는 재료를 예로 들 수 있다. 또한, 네가티브 패턴을 공급하는 감광성 수지로서는, 화학선의 조사에 의해 현상액에의 용해 속도가 느려지는 감광성 조성물, 예를 들면 에폭시기(基)와 같이 화학선 조사에 의해 가교하는 관능기를 갖는 감광성 조성물을 예로 들 수 있다. 절연층(26b)은, 예를 들면, 이들 감광성 수지를 기판(11)의 제1 전극(25) 등이 형성된 면에 스핀 코팅법 등에 의해 도포하고, 그에 따라 얻어진 도포막을 포토리소그래피 기술을 이용하여 패터닝함으로써 얻어진다.
제2 및 제3 양태에 있어서, 격벽 절연층(26)의 재료로서는, 예를 들면, 유기 절연 재료를 사용할 수 있다. 그와 같은 유기 절연 재료로서는, 예를 들면, 절연층(26b)에 관하여 예시한 것과 마찬가지의 것을 사용할 수 있다.
격벽 절연층(26)의 막두께는, 버퍼층(27a)의 막두께와 발광층(27b)의 막두께와의 합 이상인 것이 바람직하고, 통상, 0.09㎛ 내지 0.13㎛ 정도이다. 또한, 절연층(26a)의 막두께는, 통상, 0.05 내지 0.1㎛ 정도이다. 또한, 버퍼층(27a)이나 발광층(27b)을 형성할 때에는, 잉크젯트법에 의한 용액 도포 시의 위치 정밀도 향상을 위해, 절연층(26b)의 표면을 미리 CF4·O2등의 플라즈마 가스로 발잉크 처리해 두는 것이 바람직하다.
버퍼층(27a)의 재료로서는, 예를 들면, 도너성의 고분자 유기 화합물과 억셉터성의 고분자 유기 화합물과의 혼합물을 사용할 수 있다. 도너성의 고분자 유기 화합물로서는, 예를 들면, 폴리에틸렌디옥시티오펜(이하, PEDOT라 함)과 같은 폴리티오펜 유도체 및/또는 폴리아닐린과 같은 폴리아닐린 유도체 등을 사용할 수 있다. 또한, 억셉터성의 유기 화합물로서는, 예를 들면, 폴리스틸렌술폰산(이하, PSS라 함) 등을 사용할 수 있다.
버퍼층(27a)은, 격벽 절연층(26)이 형성하는 용액 저장소를, 용액 도포법에 의해, 도너성의 고분자 유기 화합물과 억셉터성의 고분자 유기 화합물과의 혼합물을 유기 용매에 용해하여 이루어지는 용액으로 채우고, 용액 저장소 내의 액막을 건조시킴으로써, 이들 액막으로부터 용매를 제거함으로써 얻어진다. 버퍼층(27a)을 형성하는 데 이용 가능한 용액 도포법으로서는, 예를 들면, 디핑, 잉크제트, 및 스핀 코팅법 등을 예로 들 수 있는데, 그 중에서도, 잉크젯트법을 이용하는 것이 바람직하다. 또한, 상기 액막의 건조는, 열 및/또는 감압을 기초로 행하여도 되고, 혹은, 자연 건조에 의해 행하여도 된다.
발광층(27b)의 재료로서는, 유기 EL 디스플레이로 일반적으로 사용되고 있는발광성 유기 화합물을 이용할 수 있다. 그와 같은 유기 화합물 중 적색의 발광을 발하는 것으로서는, 예를 들면, 폴리비닐렌스틸렌 유도체의 벤젠환에 알킬 또는 알콕시 치환기를 갖는 고분자 화합물이나, 폴리비닐렌스틸렌 유도체의 비닐렌기에 시아노기를 갖는 고분자 화합물 등을 예로 들 수 있다. 녹색의 발광을 발하는 유기 화합물로서는, 예를 들면, 알킬 또는 알콕시 또는 알릴 유도체 치환기를 벤젠환에 도입한 폴리비닐렌스틸렌 유도체 등을 예로 들 수 있다. 청색의 발광을 발하는 유기 화합물로서는, 예를 들면, 디알킬플루오렌과 안트라센의 공중합체와 같은 폴리플루오렌 유도체 등을 예로 들 수 있다. 또한, 발광층(27b)에는, 이들의 고분자의 발광성 유기 화합물에 저분자의 발광성 유기 화합물 등을 더 첨가해도 된다.
발광층(27b)은, 상기와 같이, 격벽 절연층(26)이 형성하는 용액 저장소를, 용액 도포법에 의해, 발광성 유기 화합물을 용매에 용해하여 이루어지는 용액으로 채우고, 용액 저장소 내의 액막을 건조시킴으로써, 이들 액막으로부터 용매를 제거함으로써 얻어진다. 발광층(27b)을 형성하는 데 이용 가능한 용액 도포법으로서는, 예를 들면, 디핑, 잉크제트, 및 스핀 코팅법 등을 예로 들 수 있는데, 그 중에서도, 잉크젯트법을 이용하는 것이 바람직하다. 또한, 상기 액막의 건조는, 열 및/또는 감압을 기초로 행하여도 되고, 혹은, 자연 건조에 의해 행하여도 된다.
발광층(27b)의 막두께는, 사용하는 재료에 대응하여 적절하게 설정한다. 통상, 발광층(27b)의 막두께는 50㎚ 내지 200㎚의 범위 내이다.
제2 전극(28)이 음극인 경우, 제2 전극(28)은, 단층 구조를 갖고 있어도 되고, 혹은, 다층 구조를 갖고 있어도 된다. 음극으로서의 제2 전극(28)을 다층 구조로 하는 경우, 예를 들면, 발광층(27b) 위에 바륨이나 칼슘 등을 함유한 주도체층과 은이나 알루미늄 등을 함유한 보호 도체층을 순차적으로 적층하여 이루어지는 2층 구조로 해도 된다. 또한, 발광층(27b) 위에 불화바륨 등을 함유한 비도체층과 은이나 알루미늄 등을 함유한 도체층을 순차적으로 적층하여 이루어지는 2층 구조로 해도 된다. 또한, 발광층(27b) 위에 불화바륨 등을 함유한 비도체층과 바륨이나 칼슘 등을 함유한 주도체층과 은이나 알루미늄 등을 함유한 보호 도체층을 순차적으로 적층하여 이루어지는 3층 구조로 해도 된다.
제1 내지 제3 양태에서는, 제1 전극(25)을 패시베이션막(24) 위에 형성했지만, 제1 전극(25)은 층간 절연막(21) 위에 형성해도 된다. 즉, 제1 전극(25)과 영상 신호선을 동일면 위에 형성해도 된다.
또한, 제1 내지 제3 양태에서는 유기 EL 디스플레이(1)를 하면 발광형으로 했지만, 상면 발광형으로 하는 것도 가능하다. 이 때, 제1 전극(25)과 패시베이션막(24)과의 사이에, 평탄층으로서, 예를 들면, 유기 절연층을 개재시켜도 된다. 통상, 무기 절연층의 성막은 고온에서 행해지기 때문에, 격벽 절연층(26)이 무기 절연층을 포함하고 있는 경우에는, 상기 성막의 시점에서 기판(11) 위에 유기물층을 형성해 두는 것은 할 수 없다. 이것에 대하여, 제2 및 제3 양태에 따르면, 격벽 절연층(26)을 유기 절연층만으로 구성하는 것이 가능하기 때문에, 격벽 절연층(26)보다도 하층에 유기물층을 배치하는 것이 가능하다.
제2 및 제3 양태에 따르면, 격벽 절연층(26)에 단층 구조를 채용하고 있으면서도, 버퍼층(27a)이나 발광층(27b)의 주연부에 핀홀 등이 발생하는 것을 억제할수 있지만, 이러한 효과는, 격벽 절연층(26)에 다층 구조를 채용한 경우에도 얻을 수 있다. 예를 들면, 격벽 절연층(26)에는, 제1 양태와 같이, 잉크에 대한 친화성이 보다 낮은 유기 절연층(26b)과, 그 밑에 배치되고 또한 잉크에 대한 친화성이 보다 높은 무기 절연층(26a)의 2층 구조를 채용해도 된다.
또한, 제2 및 제3 양태에서는, 격벽 절연층(26)에는, 유기 EL 소자(29)마다, 즉 전극 본체(25a)마다, 관통 구멍을 형성했지만, 격벽 절연층(26)은, 유기물층(27)을 발광색마다 구획할 수 있는 것이면, 다른 구조를 갖고 있어도 된다. 예를 들면, 표시 영역 내에 발광색이 적색, 녹색, 또는 청색의 유기 EL 소자(29)를 스트라이프 형상으로 배열하는 경우, 격벽 절연층(26)은 상기 스트라이프에 대응하여 띠 형상의 개구가 형성된 것이어도 된다. 즉, 격벽 절연층(26)에 띠 형상의 개구를 형성함과 함께, 발광색이 상호 동일한 복수의 유기 EL 소자(29)에 대응하여 각 개구 내에 유기물층(27)을 띠 형상으로 형성해도 된다.
또한, 제1 내지 제3 양태에 있어서, 대향 기판(3)을 이용한 밀봉을 행하는 경우, 기판(2, 3) 사이의 공간에 건조제를 봉입함으로써 소자(29)의 장기 수명화를 도모하거나, 수지를 충전함으로써 방열 특성을 향상시킬 수도 있다.
이하, 본 발명의 실시예에 대하여 설명한다.
(예1)
본 예에서는, 도 1에 도시하는 유기 EL 디스플레이(1)를 이하의 방법에 의해 제작했다.
즉, 우선, 유리 기판(11)의 언더코트층(11, 12)이 형성된 면에 대하여, 통상의 TFT 형성 프로세스와 마찬가지로 성막과 패터닝을 반복하고, TFT(20), 층간 절연막(21), 전극 배선(도시 생략), 소스·드레인 전극(23), 및 패시베이션막(24)을 형성했다.
다음으로, 패시베이션막(24) 위에, 스퍼터링법을 이용하여 두께 50㎚의 ITO 막을 형성했다. 계속해서, 이 ITO 막을, 포토리소그래피 기술을 이용하여 패터닝하는 것에 의해 제1 전극(25)을 얻었다. 여기서는, 제1 전극(25)은 대각 55㎛의 팔각형 형상으로 했다. 또한, 제1 전극(25)은, 마스크 스퍼터링법에 의해 형성해도 된다.
계속해서, 기판(11)의 제1 전극(25)을 형성한 면에, 각 화소의 발광부에 대응하여 개구가 형성된 친수성의 무기 절연층(26a)을 형성했다. 여기서는, 절연층(26a)의 두께는 0.1㎛로 했다. 또한, 절연층(26a)의 개구는, 도 4에 도시한 바와 같이 대각 50㎛의 팔각형 형상으로 했다. 계속해서, 기판(11)의 제1 전극(25)을 형성한 면에, 감광성 수지를 도포하고, 얻어진 도포막을 패턴 노광 및 현상하는 것에 의해, 각 화소의 발광부에 대응하여 개구가 형성된 발잉크성의 유기 절연층(26b)을 형성했다. 여기서는, 절연층(26b)의 두께는 3㎛로 하고, 절연층(26b)의 개구는 도 4에 도시한 바와 같이 대각 58㎛의 팔각형 형상으로 했다.
이상과 같이 하여, 절연층(26a)과 절연층(26b)을 적층하여 이루어지는 격벽 절연층(26)을 얻었다. 또한, 격벽 절연층(26)을 형성한 기판(11)에는 CF4/O2플라즈마 가스를 이용한 표면 처리를 실시하여, 절연층(26b)의 표면을 불소화했다.
다음으로, 격벽 절연층(26)이 형성하는 각각의 용액 저장소에, 잉크젯트법에 의해 버퍼층 형성용 잉크를 토출하여 액막을 형성했다. 계속해서, 이들 액막을 120℃의 온도에서 3분간 가열하는 것에 의해 버퍼층(27a)을 얻었다.
그 후, 적, 녹, 청색의 화소에 대응한 버퍼층(27a) 위에, 각각, 적, 녹, 청색의 발광층 형성용 잉크를 잉크젯트법에 의해 토출하여 액막을 형성했다. 계속해서, 이들 액막을 90℃의 온도에서 1시간 가열하는 것에 의해 발광층(27b)을 얻었다.
계속해서, 기판(11)의 발광층(27b)을 형성한 면에 바륨을 진공 증착하고, 계속해서 알루미늄을 증착하는 것에 의해 제2 전극(28)을 형성했다. 이에 의해, TFT 어레이 기판(2)을 완성했다.
그 후, 유리 기판(3)의 한쪽의 주면의 주연부에 자외선 경화형 수지를 도포하여 시일층(4)을 형성했다. 계속해서, 유리 기판(3)과 어레이 기판(2)을, 유리 기판(3)의 시일층(4)을 형성한 면과 어레이 기판(2)의 제2 전극(28)을 형성한 면이 대향하도록 불활성 가스 내에서 접합했다. 또한, 자외선 조사에 의해 시일층을 경화시키는 것에 의해, 도 1에 도시하는 유기 EL 디스플레이(1)를 완성했다.
(비교예1)
어레이 기판(2)에 도 2의 구조를 채용한 것 이외에는 상기 예1에서 설명한 것과 마찬가지의 방법에 의해 유기 EL 디스플레이를 제작했다. 또한, 본 예에서는, 제1 전극(25)은 대각 58㎛의 팔각형 형상으로 하고, 친수층(26a)의 개구는 대각 50㎛의 팔각형 형상으로 하고, 절연층(26b)의 개구는 대각 55㎛의 팔각형 형상으로 했다.
다음으로, 예1 및 비교예1에 따른 유기 EL 디스플레이(1)에 대하여, 버퍼층(27a) 및 발광층(27b)을 단면 SEM으로 관찰했다.
그 결과, 예1에 따른 유기 EL 디스플레이(1)에서는, 절연층(26a)에 형성한 관통 구멍의 위치에서, 버퍼층(27a)이나 발광층(27b)의 막두께는 거의 균일하였다. 즉, 예1에 따른 유기 EL 디스플레이(1)는, 발광층(27b)의 일부에 대한 국소적인 전류 집중이 억제 가능한 구조를 갖고 있었다. 실제, 이 유기 EL 디스플레이(1)로 표시를 행한 부분, 각각의 화소 내에서 휘도 불균일은 발생하지 않았다. 이것에 대하여, 비교예1에 따른 유기 EL 디스플레이(1)에서는, 절연층(26a)에 형성한 관통 구멍의 위치에서, 버퍼층(27a)이나 발광층(27b)의 막두께 불균일이 커서, 각각의 화소 내에서 휘도 불균일을 발생시켰다.
(예2)
본 예에서는, 도 5 및 도 6에 도시하는 유기 EL 디스플레이(1)를 이하의 방법에 의해 제작했다.
즉, 우선, 유리 기판(11)의 언더코트층으로서 SiNx층(12) 및 SiO2층(13)이 형성된 면에 대하여, 통상의 TFT 형성 프로세스와 마찬가지로 성막과 패터닝을 반복하여, TFT(20), 층간 절연막(21), 각종 배선(도시 생략), 소스·드레인 전극(23), 및 패시베이션막(24)을 형성했다. 여기서는, TFT(20)의 반도체층(14)으로서 폴리실리콘층을 사용하고, 게이트 절연막(15)은 TEOS를 이용하여 형성하고, 게이트전극(16)의 재료로서는 MoW를 사용했다. 또한, 층간 절연막(21)으로서는 두께 660㎚의 PEO 층을 형성하고, 패시베이션막(24)으로서는 두께 450㎚의 SiN 층을 형성했다. 또한, 소스·드레인 전극(23)에는, Mo/Al/Mo의 3층 구조를 채용했다.
다음으로, 포토리소그래피 기술 및 에칭 기술을 이용하여, 패시베이션막(24)에, 깊이 200㎚의 제2 오목부(31)를 형성했다. 계속해서, 포토리소그래피 기술 및 에칭 기술을 이용하여, 패시베이션막(24)에, 개구경이 약 10㎛인 컨택트홀을 형성했다.
계속해서, 패시베이션막(24) 위에, 스퍼터링법을 이용하여 두께 50㎚의 ITO 막을 형성했다. 계속해서, 이 ITO 막을, 포토리소그래피 기술 및 에칭 기술을 이용하여 패터닝하는 것에 의해, 양극으로서 제1 전극(25)을 얻었다. 여기서는, 제1 전극(25)의 전극 본체(25a)는, 한 변이 80㎛인 정팔각형 형상으로 했다. 또한, 전극 본체(25a)로부터 연장된 띠 형상의 단자(25b)에는, 제2 오목부(31)에 대응하고, 깊이가 200㎚이고 또한 폭이 10㎛인 제1 오목부(30a)가 단자(25b)를 가로지르도록 형성되어 있다. 또한, 제1 전극(25)은, 마스크 스퍼터링법에 의해 형성해도 된다.
다음으로, 기판(11)의 제1 전극(25)을 형성한 면에, 포지티브형의 자외선 경화 수지를 도포하고, 얻어진 도포막을 패턴 노광 및 현상하고, 또한, 220℃에서 30분간 베이킹을 행함으로써, 각 화소의 발광부에 대응하여 관통 구멍이 형성된 격벽 절연층(26)을 형성했다. 여기서는, 격벽 절연층(26)의 두께는 3㎛로 하고, 격벽 절연층(26)의 관통 구멍은 기판(11)측에서의 1변의 길이가 90㎛인 정팔각형 형상으로 했다. 이에 의해, 전극 본체(25a)와 격벽 절연층(26)과의 사이에, 깊이가 50㎚이고 또한 폭이 5㎛인 개환 형상 홈부(30b)를 형성했다.
계속해서, 반응성 이온 에칭 장치에서, 격벽 절연층(26)을 형성한 기판(11)에 CF4/O2플라즈마 가스를 이용한 표면 처리를 실시하여, 격벽 절연층(26)의 표면을 불소화했다.
계속해서, 격벽 절연층(26)이 형성하는 각각의 용액 저장소에, 피에조식 잉크제트 노즐을 이용한 잉크젯트법에 의해 버퍼층 형성용 잉크를 토출하여 액막을 형성했다. 여기서는, 버퍼층 형성용 잉크로서, 유기 용매 내에 PEDOT를 1.0 중량%의 농도로 함유한 용액을 사용했다. 또한, 잉크의 공급 속도는 0.05mL/분으로 했다. 계속해서, 이들 액막을 200℃의 온도에서 300초간 가열하는 것에 의해, 두께 100㎚의 버퍼층(27a)을 얻었다.
그 후, 적, 녹, 청색의 화소에 대응한 버퍼층(27a) 위에, 각각, 적, 녹, 청색의 발광층 형성용 잉크를 잉크젯트법에 의해 토출하여 액막을 형성했다. 여기서는, 발광층 형성용 잉크로서, 유기 용매 내에 발광성 유기 화합물을 2.0 중량%의 농도로 함유한 용액을 사용했다. 또한, 잉크의 공급 속도는 0.05mL/분으로 했다. 계속해서, 이들 액막을 100℃의 온도에서 15초간 가열하는 것에 의해, 두께 150㎚의 발광층(27b)을 얻었다.
계속해서, 10-7Pa의 진공에서, 기판(11)의 발광층(27b)을 형성한 면에 바륨을 6000㎚의 두께로 진공 증착했다. 계속해서, 진공을 유지한 채로, 바륨층 위에 알루미늄을 증착했다. 이와 같이 하여, 음극으로서 2층 구조의 제2 전극(28)을 형성했다.
그 후, 밀봉 기판으로서 별도 준비한 유리 기판(도시 생략)의 한쪽의 주면의 주연부에 자외선 경화형 수지를 도포하여 시일층(도시 생략)을 형성했다. 계속해서, 밀봉 기판과 기판(11)을, 밀봉 기판의 시일층을 형성한 면과 기판(11)의 제2 전극(28)을 형성한 면이 대향하도록 불활성 가스 내에서 접합했다. 또한, 자외선 조사에 의해 시일층을 경화시켰다. 이상과 같이 하여, 세로 480 픽셀, 가로 640×3(R, G, B) 픽셀, 합계 92만 픽셀의 유기 EL 디스플레이(1)를 완성했다.
(예3)
본 예에서는, 제2 오목부(31)를 이하의 방법에 의해 형성한 것 이외에는, 예2에서 설명한 것과 마찬가지의 방법에 의해 도 5 및 도 6에 도시하는 유기 EL 디스플레이(1)를 제작했다. 즉, 본 예에서는, 패시베이션막(24)을 에칭하는 것에 의해 제2 오목부(31)를 형성하는 대신에, 포토리소그래피 기술과 에칭 기술을 이용하여 층간 절연막(21)에 깊이 300㎚의 제3 오목부(도시 생략)를 형성하고, 이에 의해, 패시베이션막(24)에 깊이 200㎚의 제2 오목부(31)를 형성함과 함께, 띠 형상의 단자(25b)에 깊이가 200㎚이고 또한 폭이 10㎛인 제1 오목부(30a)를 형성했다.
(예4)
본 예에서는, 도 9 및 도 10에 도시하는 유기 EL 디스플레이(1)를 이하의 방법에 의해 제작했다.
즉, 우선, 예2에서 설명한 것과 마찬가지의 방법에 의해, 패시베이션막(24)의 성막까지를 행하였다.
다음으로, 포토리소그래피 기술 및 에칭 기술을 이용하여, 패시베이션막(24)에, 깊이 200㎚인 환 형상의 제2 오목부(31)를 형성했다. 계속해서, 포토리소그래피 기술 및 에칭 기술을 이용하여, 패시베이션막(24)에, 개구경이 약 10㎛인 컨택트홀을 형성했다.
계속해서, 패시베이션막(24) 위에, 스퍼터링법을 이용하여 두께 50㎚의 ITO 막을 형성했다. 계속해서, 이 ITO 막을, 포토리소그래피 기술 및 에칭 기술을 이용하여 패터닝하는 것에 의해, 양극으로서 제1 전극(25)을 얻었다. 여기서는, 제1 전극(25)의 전극 본체(25a)는, 한 변이 80㎛인 정팔각형 형상으로 했다. 또한, 전극 본체(25a)에는, 제2 오목부(31)에 대응한 단차가 형성되어 있다.
다음으로, 예2에서 설명한 것과 마찬가지의 방법에 의해 격벽 절연층(26)을 형성했다. 이 격벽 절연층(26)과 전극 본체(25a)의 중앙부와의 사이에는, 깊이가 200㎚이고 또한 폭이 10㎛인 환 형상의 제1 오목부(30a)가 형성되어 있다.
계속해서, 예2에서 설명한 것과 마찬가지의 공정을 순차저으로 행하였다. 이상과 같이 하여, 세로 480 픽셀, 가로 640×3(R, G, B) 픽셀, 합계 92만 픽셀의 유기 EL 디스플레이(1)를 완성했다.
(예5)
본 예에서는, 제2 오목부(31)를 이하의 방법에 의해 형성한 것 이외에는, 예4에서 설명한 것과 마찬가지의 방법에 의해 도 9 및 도 10에 도시하는 유기 EL 디스플레이(1)를 제작했다. 즉, 본 예에서는, 패시베이션막(24)을 에칭하는 것에 의해 제2 오목부(31)를 형성하는 대신에, 포토리소그래피 기술과 에칭 기술을 이용하여 층간 절연막(21)에 깊이 300㎚의 제3 오목부(도시 생략)를 형성하여, 이에 의해, 패시베이션막(24)에 깊이 200㎚의 제2 오목부(31)를 형성함과 함께, 격벽 절연층(26)과 전극 본체(25a)의 중앙부와의 사이에 깊이가 200㎚이고 또한 폭이 10㎛인 환 형상의 제1 오목부(30a)가 형성되었다.
(비교예2)
본 예에서는, 제1 오목부(30a) 및 제2 오목부(31)를 형성하지 않은 것 이외에는, 예4에서 설명한 것과 마찬가지의 방법에 의해, 도 7 및 도 8에 도시하는 유기 EL 디스플레이(1)를 제작했다.
다음으로, 예2 내지 예5 및 비교예2에 따른 유기 EL 디스플레이(1)에 대하여, 버퍼층(27a) 및 발광층(27b)을 단면 SEM(Scanning Electron Microscope)으로 관찰했다.
그 결과, 예2 내지 예5에 따른 유기 EL 디스플레이(1)에서는, 격벽 절연층(26)에 형성한 각 관통 구멍 내에서 버퍼층(27a)이나 발광층(27b)의 막두께는 거의 균일하고, 이들에 누락 등은 발생하지 않았다. 즉, 예2 내지 예5에 따른 유기 EL 디스플레이(1)는, 제1 전극(25)과 제2 전극(28)과의 사이의 단락이나 발광층(27b)의 일부에 대한 국소적인 전류 집중이 억제 가능한 구조를 갖고 있다. 실제로, 이 유기 EL 디스플레이(1)로 표시를 행한 부분, 각각의 화소 내에 있어서의 휘도 불균일 등은 발생하지 않았다.
이것에 대하여, 비교예2에 따른 유기 EL 디스플레이(1)에서는, 격벽 절연층(26)에 형성한 관통 구멍의 위치에서, 버퍼층(27a)이나 발광층(27b)의 막두께 불균일이 커서, 각각의 화소 내에서 휘도 불균일이 발생되었다.
Claims (19)
- 기판과,상기 기판 위에 배치된 절연 기초층과,상기 절연 기초층을 부분적으로 피복한 제1 전극과,상기 절연 기초층 위에 배치됨과 함께 상기 제1 전극을 부분적으로 피복한 격벽 절연층과,상기 제1 전극의 상기 격벽 절연층으로 피복되어 있지 않은 비피복부 위에 배치됨과 함께 발광층을 갖는 유기물층과,상기 유기물층 위에 배치된 제2 전극을 포함하며,상기 유기물층의 상기 기판과 대향한 표면은, 제1 에리어와, 상기 제1 에리어와 상기 격벽 절연층의 측면과의 사이에 개재된 제2 에리어를 구비하며, 상기 기판과 상기 제2 에리어와의 사이의 거리는, 상기 기판과 상기 제1 에리어와의 사이의 거리보다도 짧은 유기 EL 디스플레이.
- 제1항에 있어서,상기 격벽 절연층은,상기 기판의 상기 제1 전극으로 피복되어 있지 않은 부분과 상기 제1 전극의 주연부를 피복함과 함께 상기 제1 전극의 중앙부에 대응한 위치에 제1 관통 구멍이 형성된 제1 절연층과,상기 제1 절연층 위에 배치됨과 함께 상기 제1 전극에 대응한 위치에 제2 관통 구멍이 형성된 제2 절연층을 구비하며,상기 제2 관통 구멍의 측벽은, 상기 제1 및 제2 전극 사이에 개재되고 또한 상기 제1 전극의 윤곽에 대응한 윤곽을 갖는 영역을 둘러싼 디스플레이.
- 제2항에 있어서,상기 격벽 절연층은, 상기 영역을 둘러싸고, 내측의 측벽과 저면이 상기 제1 절연층의 표면으로 구성되고, 외측의 측벽이 상기 제2 절연층의 표면으로 구성된 홈을 형성한 디스플레이.
- 제1항에 있어서,상기 비피복부는, 하이 레벨부와, 상기 하이 레벨부와 상기 제1 전극의 상기 격벽 절연층으로 피복된 피복부와의 사이에 개재된 로우 레벨부를 구비하며, 상기 로우 레벨부의 상면은 상기 하이 레벨부의 상면보다도 높이가 낮은 디스플레이.
- 제4항에 있어서,상기 제1 전극과 상기 격벽 절연층은, 저면이 상기 로우 레벨부의 표면으로 구성된 오목부와, 저면이 상기 절연 기초층의 표면으로 구성된 홈부를, 상기 하이 레벨부와 상기 격벽 절연층과의 사이에 형성한 디스플레이.
- 제4항에 있어서,상기 제1 전극은, 전극 본체와, 상기 전극 본체의 주연부로부터 외측으로 연장됨과 함께 상기 전극 본체의 재료와 동일한 재료로 이루어지는 단자를 구비하며,상기 격벽 절연층은, 상기 제1 전극에 대응한 위치에 관통 구멍이 형성되고,상기 관통 구멍의 측벽은, 상기 전극 본체를 둘러싸고, 그에 의해, 상기 제1 전극과 상기 격벽 절연층과의 사이에, 상기 단자의 위치에서 개방된 개환 형상 홈부를 형성하고,상기 전극 본체는 상기 하이 레벨부를 구비하며, 상기 단자는 상기 로우 레벨부를 구비한 디스플레이.
- 제4항에 있어서,상기 로우 레벨부는 상기 하이 레벨부를 둘러싼 디스플레이.
- 제4항에 있어서,상기 절연 기초층은, 상기 로우 레벨부에 대응한 위치에 오목부가 형성된 디스플레이.
- 제1항에 있어서,상기 제1 전극은 양극이고, 상기 제2 전극은 음극이고, 상기 유기물층은, 상기 양극과 상기 발광층과의 사이에 버퍼층을 더 갖는 디스플레이.
- 제1항에 있어서,상기 격벽 절연층은,상기 기판의 상기 제1 전극으로 피복되어 있지 않은 부분의 위에 배치됨과 함께 상기 제1 전극을 부분적으로 피복한 무기 절연층과,상기 무기 절연층 위에 배치된 유기 절연층을 구비한 디스플레이.
- 제1항에 있어서,상기 격벽 절연층은 유기 절연층인 디스플레이.
- 기판과,상기 기판 위에 배치된 절연 기초층과,상기 절연 기초층을 부분적으로 피복한 제1 전극과,상기 절연 기초층 위에 배치됨과 함께 상기 제1 전극을 부분적으로 피복한 격벽 절연층과,상기 제1 전극의 상기 격벽 절연층으로 피복되어 있지 않은 비피복부 위에 배치됨과 함께 발광층을 갖는 유기물층과,상기 유기물층 위에 배치된 제2 전극을 포함하며,상기 격벽 절연층은,상기 기판의 상기 제1 전극으로 피복되어 있지 않은 부분과 상기 제1 전극의주연부를 피복함과 함께 상기 제1 전극의 중앙부에 대응한 위치에 제1 관통 구멍이 형성된 제1 절연층과,상기 제1 절연층 위에 배치됨과 함께 상기 제1 전극에 대응한 위치에 제2 관통 구멍이 형성된 제2 절연층을 구비하며,상기 제2 관통 구멍의 측벽은, 상기 제1 및 제2 전극 사이에 개재되고 또한 상기 제1 전극의 윤곽에 대응한 윤곽을 갖는 영역을 둘러싼 유기 EL 디스플레이.
- 제12항에 있어서,상기 격벽 절연층은, 상기 영역을 둘러싸고, 내측의 측벽과 저면이 상기 제1 절연층의 표면으로 구성되고, 외측의 측벽이 상기 제2 절연층의 표면으로 구성된 홈을 형성한 디스플레이.
- 제12항에 있어서,상기 제1 절연층은 무기 절연층이고, 상기 제2 절연층은 유기 절연층인 디스플레이.
- 기판과,상기 기판 위에 배치된 절연 기초층과,상기 절연 기초층을 부분적으로 피복한 제1 전극과,상기 절연 기초층 위에 배치됨과 함께 상기 제1 전극을 부분적으로 피복한격벽 절연층과,상기 제1 전극의 상기 격벽 절연층으로 피복되어 있지 않은 비피복부 위에 배치됨과 함께 발광층을 갖는 유기물층과,상기 유기물층 위에 배치된 제2 전극을 포함하며,상기 비피복부는, 하이 레벨부와, 상기 하이 레벨부와 상기 제1 전극의 상기 격벽 절연층으로 피복된 피복부와의 사이에 개재된 로우 레벨부를 구비하며, 상기 로우 레벨부의 상면은 상기 하이 레벨부의 상면보다도 높이가 낮은 유기 EL 디스플레이.
- 제15항에 있어서,상기 제1 전극과 상기 격벽 절연층은, 저면이 상기 로우 레벨부의 표면으로 구성된 오목부와, 저면이 상기 절연 기초층의 표면으로 구성된 홈부를, 상기 하이 레벨부와 상기 격벽 절연층과의 사이에 형성한 디스플레이.
- 제15항에 있어서,상기 제1 전극은, 전극 본체와, 상기 전극 본체의 주연부로부터 외측으로 연장됨과 함께 상기 전극 본체의 재료와 동일한 재료로 이루어지는 단자를 구비하며,상기 격벽 절연층은, 상기 제1 전극에 대응한 위치에 관통 구멍이 형성되고,상기 관통 구멍의 측벽은, 상기 전극 본체를 둘러싸고, 그에 의해, 상기 제1 전극과 상기 격벽 절연층과의 사이에, 상기 단자의 위치에서 개방된 개환(開環) 형상 홈부를 형성하고,상기 전극 본체는 상기 하이 레벨부를 구비하며, 상기 단자는 상기 로우 레벨부를 구비한 디스플레이.
- 제15항에 있어서,상기 로우 레벨부는 상기 하이 레벨부를 둘러싼 디스플레이.
- 제15항에 있어서,상기 절연 기초층은, 상기 로우 레벨부에 대응한 위치에 오목부가 형성된 디스플레이.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002266902A JP4373653B2 (ja) | 2002-09-12 | 2002-09-12 | 有機ｅｌ表示装置 |
| JPJP-P-2002-00266902 | 2002-09-12 | ||
| JP2003206845 | 2003-08-08 | ||
| JPJP-P-2003-00206845 | 2003-08-08 | ||
| PCT/JP2003/011375 WO2004026003A1 (ja) | 2002-09-12 | 2003-09-05 | 有機ｅｌディスプレイ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067024918A Division KR100711161B1 (ko) | 2002-09-12 | 2003-09-05 | 유기 ｅｌ 디스플레이 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040098006A true KR20040098006A (ko) | 2004-11-18 |
| KR100710763B1 KR100710763B1 (ko) | 2007-04-24 |
Family
ID=31996160
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067024918A KR100711161B1 (ko) | 2002-09-12 | 2003-09-05 | 유기 ｅｌ 디스플레이 |
| KR1020047013422A KR100710763B1 (ko) | 2002-09-12 | 2003-09-05 | 유기 ｅｌ 디스플레이 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067024918A KR100711161B1 (ko) | 2002-09-12 | 2003-09-05 | 유기 ｅｌ 디스플레이 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20050023969A1 (ko) |
| KR (2) | KR100711161B1 (ko) |
| CN (1) | CN1640203A (ko) |
| TW (1) | TWI229301B (ko) |
| WO (1) | WO2004026003A1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140037720A (ko) * | 2012-09-19 | 2014-03-27 | 삼성디스플레이 주식회사 | 유기 발광 표시 패널 및 이를 포함하는 휴대용 표시 장치 |
| KR20180013617A (ko) * | 2016-07-29 | 2018-02-07 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3915810B2 (ja) * | 2004-02-26 | 2007-05-16 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置、その製造方法、及び電子機器 |
| TWI467541B (zh) | 2004-09-16 | 2015-01-01 | Semiconductor Energy Lab | 顯示裝置和其驅動方法 |
| US7791270B2 (en) | 2004-09-17 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd | Light-emitting device with reduced deterioration of periphery |
| KR100699998B1 (ko) * | 2004-09-23 | 2007-03-26 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그의 제조 방법 |
| WO2006074051A2 (en) * | 2004-12-30 | 2006-07-13 | Diakine Therapeutics, Inc. | PHARMACEUTICAL COMPOSITIONS AND METHODS FOR RESTORING β-CELL MASS AND FUNCTION |
| JP2006286309A (ja) * | 2005-03-31 | 2006-10-19 | Toppan Printing Co Ltd | 有機ｅｌ表示装置とその製造方法 |
| US8729795B2 (en) * | 2005-06-30 | 2014-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic device |
| JP2007052119A (ja) * | 2005-08-16 | 2007-03-01 | Toshiba Corp | 発光装置、表示装置及びそれらの製造方法 |
| KR100643376B1 (ko) * | 2005-10-24 | 2006-11-10 | 삼성전자주식회사 | 표시장치와 표시장치의 제조방법 |
| KR100721951B1 (ko) * | 2005-11-16 | 2007-05-25 | 삼성에스디아이 주식회사 | 이물 트랩구조를 구비하는 유기전계발광표시장치 및 그의제조방법 |
| JPWO2007077715A1 (ja) * | 2006-01-05 | 2009-06-11 | コニカミノルタホールディングス株式会社 | ボトムエミッション型有機エレクトロルミネッセンスパネル |
| JP4544168B2 (ja) * | 2006-02-01 | 2010-09-15 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器 |
| US7922553B2 (en) | 2006-04-05 | 2011-04-12 | Sharp Kabushiki Kaisha | Organic electroluminescent display device and production method thereof |
| JP4211804B2 (ja) * | 2006-05-19 | 2009-01-21 | セイコーエプソン株式会社 | デバイス、膜形成方法及びデバイスの製造方法 |
| KR101318307B1 (ko) * | 2006-12-20 | 2013-10-18 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
| JP2008311169A (ja) * | 2007-06-18 | 2008-12-25 | Toppan Printing Co Ltd | 有機ｅｌディスプレイ及びその製造方法 |
| KR101480005B1 (ko) * | 2008-02-25 | 2015-01-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR20090110624A (ko) * | 2008-04-18 | 2009-10-22 | 삼성전자주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| TWI400509B (zh) * | 2008-06-13 | 2013-07-01 | Prime View Int Co Ltd | 可撓性顯示模組及其製作方法 |
| JP2010118509A (ja) * | 2008-11-13 | 2010-05-27 | Panasonic Corp | 発光素子 |
| US8686634B2 (en) * | 2011-10-24 | 2014-04-01 | Htc Corporation | Organic light emitting display and method for manufacturing the same |
| KR20140046331A (ko) * | 2012-10-10 | 2014-04-18 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| KR20140071091A (ko) * | 2012-12-03 | 2014-06-11 | 삼성디스플레이 주식회사 | 마스크 기판의 제조 방법 및 이를 이용하여 유기전계발광 표시장치를 제조하는 방법 |
| KR102027213B1 (ko) * | 2013-05-13 | 2019-10-02 | 삼성디스플레이 주식회사 | 유기발광 표시패널의 제조 방법 |
| KR102101644B1 (ko) * | 2014-05-12 | 2020-04-17 | 엘지디스플레이 주식회사 | 유기발광소자 및 이의 제조방법 |
| KR102141208B1 (ko) * | 2014-06-30 | 2020-08-05 | 삼성디스플레이 주식회사 | 휴대용 전자장치 |
| KR102334393B1 (ko) * | 2014-11-26 | 2021-12-01 | 삼성디스플레이 주식회사 | 표시 장치 |
| JP2017157782A (ja) * | 2016-03-04 | 2017-09-07 | ソニー株式会社 | 有機電界発光素子、および有機電界発光素子の製造方法 |
| JP6818514B2 (ja) * | 2016-11-01 | 2021-01-20 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の製造方法 |
| KR102648132B1 (ko) * | 2016-12-26 | 2024-03-15 | 엘지디스플레이 주식회사 | 전계발광 표시장치 |
| WO2019220283A1 (ja) | 2018-05-18 | 2019-11-21 | 株式会社半導体エネルギー研究所 | 発光素子、発光装置、電子機器および照明装置 |
| CN109950296B (zh) * | 2019-04-10 | 2021-12-28 | 京东方科技集团股份有限公司 | 柔性显示面板及其制作方法 |
| CN111584599B (zh) * | 2020-05-27 | 2023-04-07 | 京东方科技集团股份有限公司 | 一种显示面板及其制作方法、显示装置 |
| CN111584601B (zh) * | 2020-05-27 | 2023-05-23 | 京东方科技集团股份有限公司 | 显示用基板及其制备方法、显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11273870A (ja) * | 1998-03-24 | 1999-10-08 | Tdk Corp | 有機ｅｌ素子 |
| JP4472073B2 (ja) * | 1999-09-03 | 2010-06-02 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| JP2001126867A (ja) * | 1999-10-26 | 2001-05-11 | Seiko Epson Corp | 表示装置の製造方法 |
| JP4048687B2 (ja) * | 2000-04-07 | 2008-02-20 | セイコーエプソン株式会社 | 有機ｅｌ素子および有機ｅｌ素子の製造方法 |
| JP2002299050A (ja) * | 2001-03-29 | 2002-10-11 | Pioneer Electronic Corp | 有機エレクトロルミネッセンスディスプレイパネル及びその製造方法 |
| KR100692842B1 (ko) * | 2001-09-25 | 2007-03-09 | 엘지전자 주식회사 | 일렉트로루미네센스 소자 및 그 제조방법 |
| KR100774878B1 (ko) * | 2001-09-28 | 2007-11-08 | 엘지전자 주식회사 | 일렉트로 루미네센스 패널의 제조방법 |
| JP3951701B2 (ja) * | 2001-12-18 | 2007-08-01 | セイコーエプソン株式会社 | 表示装置の製造方法、電子機器の製造方法、表示装置および電子機器 |
| US6811896B2 (en) * | 2002-07-29 | 2004-11-02 | Xerox Corporation | Organic light emitting device (OLED) with thick (100 to 250 nanometers) porphyrin buffer layer |
-
2003
- 2003-09-05 KR KR1020067024918A patent/KR100711161B1/ko active IP Right Grant
- 2003-09-05 KR KR1020047013422A patent/KR100710763B1/ko active IP Right Grant
- 2003-09-05 CN CNA038049295A patent/CN1640203A/zh active Pending
- 2003-09-05 WO PCT/JP2003/011375 patent/WO2004026003A1/ja active Application Filing
- 2003-09-10 TW TW092125043A patent/TWI229301B/zh not_active IP Right Cessation
-
2004
- 2004-08-26 US US10/926,219 patent/US20050023969A1/en not_active Abandoned
-
2009
- 2009-02-24 US US12/391,685 patent/US20090160331A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140037720A (ko) * | 2012-09-19 | 2014-03-27 | 삼성디스플레이 주식회사 | 유기 발광 표시 패널 및 이를 포함하는 휴대용 표시 장치 |
| KR20180013617A (ko) * | 2016-07-29 | 2018-02-07 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050023969A1 (en) | 2005-02-03 |
| TWI229301B (en) | 2005-03-11 |
| CN1640203A (zh) | 2005-07-13 |
| US20090160331A1 (en) | 2009-06-25 |
| KR20060129552A (ko) | 2006-12-15 |
| KR100711161B1 (ko) | 2007-04-24 |
| WO2004026003A1 (ja) | 2004-03-25 |
| KR100710763B1 (ko) | 2007-04-24 |
| TW200412823A (en) | 2004-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100710763B1 (ko) | 유기 ｅｌ 디스플레이 | |
| KR100919352B1 (ko) | 유기 ｅｌ 디스플레이 패널 및 그 제조 방법 | |
| KR100394290B1 (ko) | 유기 전계발광 소자의 제조 방법, 유기 전계발광 소자 | |
| KR100984574B1 (ko) | 유기 ｅｌ 디스플레이 패널 및 그 제조 방법 | |
| EP1476001B1 (en) | Shadow mask for fabricating an organic electroluminescent device | |
| CN101681997B (zh) | 有机电致发光显示屏 | |
| US7091660B2 (en) | Polymer organic light emitting diode | |
| KR100660079B1 (ko) | 유기 ｅｌ 소자 및 유기 ｅｌ 디스플레이 | |
| JP4317113B2 (ja) | 平板表示装置の製造方法 | |
| JP2005327674A (ja) | 有機エレクトロルミネッセント表示素子、それを有する表示装置、及び、その製造方法 | |
| KR100813833B1 (ko) | 전자 발광 소자와 그 제조방법 | |
| KR100467553B1 (ko) | 고분자 유기전기발광 디스플레이 소자와 그 제조방법 | |
| JP4837716B2 (ja) | 平板表示装置 | |
| JP2005166315A (ja) | 有機ｅｌ表示装置 | |
| JP4373653B2 (ja) | 有機ｅｌ表示装置 | |
| JP2010282903A (ja) | 有機ｅｌディスプレイパネル | |
| JP2005093421A (ja) | 有機ｅｌ表示装置 | |
| JP2008235066A (ja) | 有機ｅｌ素子及びその製造方法 | |
| JP6083122B2 (ja) | 有機エレクトロルミネッセンス素子及びその製造方法 | |
| JP2010009753A (ja) | 有機ｅｌ表示装置及びその製造方法 | |
| KR101347164B1 (ko) | 평판표시장치와 이의 제조방법 | |
| JP2005093280A (ja) | 有機ｅｌ表示装置 | |
| JP2004119207A (ja) | 有機ｅｌ表示装置 | |
| KR20160008063A (ko) | 유기전계발광 표시장치 | |
| KR102267967B1 (ko) | 유기발광소자, 그 제조 방법 및 이를 포함하는 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| A107 | Divisional application of patent | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130320 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140404 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160408 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170407 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180410 Year of fee payment: 12 |