KR20040086724A - 반도체 웨이퍼의 분할 방법 - Google Patents

반도체 웨이퍼의 분할 방법 Download PDF

Info

Publication number
KR20040086724A
KR20040086724A KR10-2003-7014079A KR20037014079A KR20040086724A KR 20040086724 A KR20040086724 A KR 20040086724A KR 20037014079 A KR20037014079 A KR 20037014079A KR 20040086724 A KR20040086724 A KR 20040086724A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
tape member
dividing
street
semiconductor
Prior art date
Application number
KR10-2003-7014079A
Other languages
English (en)
Inventor
세키야가즈마
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20040086724A publication Critical patent/KR20040086724A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 웨이퍼를 분할하는 경우에 있어서, 스트리트에 의해 구획된 다수의 영역에 회로가 형성된 반도체 웨이퍼(W)를 개개의 회로마다의 반도체 칩으로 분할하는 방법으로서, 반도체 웨이퍼(W)의 회로면을 테이프 부재(10)로 피복하고, 스트리트의 상부를 피복하고 있는 테이프 부재(10)를 다이싱에 의해 제거하여 절삭홈(11)을 형성하고, 스트리트의 상부를 피복하고 있는 테이프 부재(10)가 제거된 반도체 웨이퍼(W)에 화학적 에칭 처리를 실시하여 스트리트를 침식(浸蝕)시켜 개개의 반도체 칩으로 분할함으로써, 경제적인 방법으로 균열이나 스트레스가 없는 고품질의 칩을 형성할 수 있다.

Description

반도체 웨이퍼의 분할 방법 {METHOD FOR DIVIDING SEMICONDUCTOR WAFER}
도 12에 나타내는 반도체 웨이퍼(W)는 지지 테이프(T)를 통해 프레임(F)과 일체로 되어 있다. 반도체 웨이퍼(W)의 표면에는, 일정한 간격을 두고 스트리트(street: S)가 격자형으로 배열되어 있고, 스트리트(S)에 의해 구획된 다수의 직사각형 영역에는 회로가 형성되어 있다. 그리고, 스트리트(S)를 회전 블레이드를 사용하여 절삭함으로써, 개개의 반도체 칩(C)이 된다.
그런데, 회전 블레이드에 의한 절삭에 있어서는, 반도체 칩의 외주에 잔 균열이나 스트레스가 생기는 일이 있기 때문에, 그 균열이나 스트레스가 원인이 되어 항절(抗折) 강도가 저하되고, 외력 또는 히트 사이클에 의해 반도체 칩이 파손되기 쉬워져, 수명이 짧아진다고 하는 문제가 있다. 특히, 예를 들면, 두께가 50㎛ 이하의 반도체 칩에 있어서는, 상기한 균열이나 스트레스는 치명적인 문제가 된다.
그래서, 회전 블레이드를 사용하지 않고, 화학적인 에칭 처리에 의해 반도체 웨이퍼를 분할하는 방법이 검토되고 있다. 그 방법이란, 먼저 회로가 형성된 반도체 웨이퍼(W)의 표면에 테이프 부재를 접착하여 마스킹(masking)하고, 스트리트의상부만을 포토마스크(phtomask)를 사용하여 노광하고, 노광에 의해 변질된 테이프 부재를 제거한 다음, 에칭에 의해 스트리트를 침식(浸蝕)하여 개개의 반도체 칩으로 분할한다고 하는 방법이 있다.
그러나, 상기 방법에서 스트리트의 상부에 접착한 테이프 부재만을 노광하기 위해서는, 반도체 웨이퍼(W)의 크기 및 스트리트 간격에 개별로 대응한 포토마스크를 복수 종류 준비해야 하기 때문에, 비경제적인 동시에 관리가 번잡하게 된다고 하는 문제가 있다.
또 반도체 웨이퍼(W)의 표면에 형성된 스트리트(S)와 그것에 대응하여 포토마스크에 형성된 대응 부분과의 정밀한 위치 맞춤을 하여 노광하는 노광 장치와, 노광에 의해 변질된 테이프 부재를 제거하기 위한 제거 장치가 필요하기 때문에, 설비 투자가 증대된다고 하는 문제도 있다.
또한 반도체 웨이퍼(W)의 스트리트(S)에 에칭 처리에서는 제거할 수 없는 재질로 얼라인먼트 마크 등의 적층체가 형성되어 있는 경우에는, 실질적으로 반도체 웨이퍼(W)를 분할할 수 없다고 하는 문제도 있다.
한편, 예를 들면, 일본국 특개 2001-127011호 공보에 개시되어 있는 발명과 같이, 반도체 웨이퍼의 회로면 전체를 포토레지스트막으로 피복하고, 스트리트의 상부를 피복하고 있는 포토레지스트막을 회전 블레이드 등을 사용하여 기계적으로 제거한 다음 화학적으로 에칭하여 개개의 반도체 칩으로 분할하는 방법도 제안되어 있다.
그러나, 이 방법에 의한 경우에는, 피복한 포토레지스트막의 두께를 균일하게 하는 것이 곤란한 동시에, 포토레지스트막을 두껍게 형성할 수 없기 때문에, 에칭 시에 포토레지스트막까지 에칭되어 버려, 분할되기 전에 포토레지스트막이 없어져 버리는 일이 있다고 하는 문제가 있다.
따라서, 화학적 에칭 처리에 의해 반도체 웨이퍼를 분할하는 경우에 있어서는, 경제적이며 또한 확실한 방법에 의해, 균열이나 스트레스가 없는 고품질의 반도체 칩을 형성하는 것에 과제를 가지고 있다.
본 방법은 화학적 에칭 처리에 의해 반도체 웨이퍼를 분할하여 개개의 칩으로 하는 반도체 웨이퍼의 분할 방법에 관한 것이다.
도 1은 본 발명을 구성하는 마스킹 공정을 나타내는 사시도이다.
도 2는 반도체 웨이퍼에 테이프 부재가 접착된 상태를 나타내는 사시도이다.
도 3은 반도체 웨이퍼에 테이프 부재가 접착된 상태를 나타내는 정면도이다.
도 4는 본 발명을 구성하는 테이프 부재 제거 공정에 사용하는 다이싱 장치의 일례를 나타내는 사시도이다.
도 5는 스트리트 상부의 테이프 부재에 절삭홈이 형성된 상태를 나타내는 정면도이다.
도 6은 동 절삭홈이 종횡으로 형성된 테이프 부재가 접착된 반도체 웨이퍼를 나타내는 사시도이다.
도 7은 분할 공정에 사용하는 드라이 에칭 장치의 일례를 나타내는 사시도이다.
도 8은 동 드라이 에칭 장치의 반출입 챔버 및 처리 챔버를 나타내는 단면도이다.
도 9는 동 드라이 에칭 장치의 처리 챔버 및 가스 공급부의 구성을 나타내는 설명도이다.
도 10은 분할 공정 종료 직후의 반도체 웨이퍼 및 테이프 부재를 나타내는 정면도이다.
도 11은 테이프 부재를 박리한 반도체 칩을 나타내는 정면도이다.
도 12는 지지 테이프를 통해 프레임과 일체로 된 반도체 웨이퍼를 나타내는 평면도이다.
상기 과제를 해결하기 위한 구체적 수단으로서 본 발명은, 스트리트에 의해 구획된 다수의 영역에 회로가 형성된 반도체 웨이퍼를 개개의 회로마다의 반도체 칩으로 분할하는 반도체 웨이퍼의 분할 방법으로서, 반도체 웨이퍼의 회로면을 테이프 부재로 피복하는 마스킹 공정과, 스트리트의 상부를 피복하고 있는 테이프 부재를 다이싱(dicing)하여 제거하는 테이프 부재 제거 공정과, 스트리트의 상부를 피복하고 있는 테이프 부재가 제거된 반도체 웨이퍼에 화학적 에칭 처리를 실시하여 스트리트를 침식(浸蝕)시켜 개개의 반도체 칩으로 분할하는 분할 공정으로 최소한 구성되는 반도체 웨이퍼의 분할 방법을 제공한다.
그리고 이 반도체 웨이퍼의 분할 방법은 테이프 부재의 두께가 분할 공정에서의 반도체 웨이퍼를 침식하는 깊이에 따라 정해질 것, 스트리트 상에 화학적 에칭 처리에 의해서는 제거될 수 없는 적층체가 형성되어 있는 반도체 웨이퍼를 분할하는 경우에는, 다이싱에 의해 적층체를 제거할 것, 화학적 에칭 처리는 드라이 에칭 처리일 것을 부가적인 요건으로 한다.
이와 같이 구성되는 반도체 웨이퍼의 분할 방법에 의하면, 반도체 웨이퍼의 회로면에 테이프 부재를 접착하고, 스트리트 상의 테이프 부재를 절삭에 의해 제거한 다음 스트리트를 화학적으로 에칭함으로써 개개의 반도체 칩으로 분할하기 때문에, 포토마스크, 노광 장치 등을 사용하지 않고, 균열 등이 없는 항절 강도가 높은 반도체 칩을 형성할 수 있다. 특히, 두께가 50㎛ 이하의 얇은 반도체 웨이퍼의 경우에는 절삭하여 분할하는 방법에 의하면 균열이나 스트레스가 생기기 쉽지만, 화학적 에칭에 의하면 균열이나 스트레스가 생기기 어렵다.
또 반도체 웨이퍼는 다이싱 장치를 사용하여 개개의 반도체 칩으로 분할하는 것이 주류(主流)이며, 반도체 메이커에는 다이싱 장치가 이미 존재하고 있기 때문에, 본 발명의 실시에 있어서는 대규모의 설비 투자는 불필요하게 된다.
또한 화학적 에칭 처리는 반도체 웨이퍼의 두께가 두꺼워질수록 시간이 걸리게 되지만, 두께가 50㎛ 이하의 얇은 반도체 웨이퍼라면, 드라이 에칭 처리에 그 다지 시간을 요하지 않는다.
또 에칭 처리에서는 제거할 수 없는 재질의 패턴 등 적층체가 스트리트에 형성되어 있는 반도체 웨이퍼의 경우에는, 회전 블레이드를 수 ㎛ 정도 절삭시킴으로써 그 적층체를 제거하여 실리콘 등으로 이루어지는 반도체 기판을 노출시킬 수 있다.
본 발명의 실시예의 일례로서, 도 1에 나타내는 반도체 웨이퍼(W)를 분할하는 방법에 대하여 설명한다. 도 1의 반도체 웨이퍼(W)는 프레임(F)의 개구부를 막도록 뒤쪽으로부터 접착된 지지 테이프(T)의 점착면(粘着面)에, 회로면(표면)을 위로 하여 접착되어 있으며, 지지 테이프(T)를 통해 프레임(F)과 일체로 되어 지지되어 있다.
이 반도체 웨이퍼(W)에, 도 1에 나타내는 바와 같이, 반도체 웨이퍼(W)의 표면 전체를 피복하는 테이프 부재(10)를 접착하고, 도 2 및 도 3에 나타내는 바와 같이, 반도체 웨이퍼(W)와 일체로 한다(마스킹 공정). 도시한 예에서는 테이프 부재(10)는 투명하지만, 반투명해도 된다. 테이프 부재(10)는 레지스트 테이프(소정 두께로 형성된 시트)로 되지만, 통상 지지 테이프(T)로서 사용하는 점착 테이프라도 되고, 폴리에틸렌테레프탈레이트(PET) 등의 필름에 점착제(粘着劑)를 도포한 것이라도 된다.
도 2 및 도 3과 같이 테이프 부재(10)가 접착된 반도체 웨이퍼(W)는 지지 테이프(T)를 통해 프레임(F)과 일체로 된 상태에서, 예를 들면, 도 4에 나타내는 다이싱 장치(20)로 반송되어 카세트(21)에 복수 수용된다.
그리고, 반도체 웨이퍼(W)가 1장씩 반출입 수단(22)에 의해 임시 설치 영역(23)으로 꺼내져 반송 수단(24)에 흡착되고, 척 테이블(25)로 반송되어 지지된다.
다음에, 척 테이블(25)이 +X 방향으로 이동됨으로써, 반도체 웨이퍼(W)가 먼저 얼라인먼트 수단(26)의 바로 아래에 위치하고, 여기에서 스트리트가 검출되어, 그 스트리트와 절삭 수단(27)을 구성하는 회전 블레이드(28)와의 Y축 방향의 위치맞춤이 이루어진다(얼라인먼트된다). 그리고, 도 2의 예에서는, 테이프 부재(10)는 투명하지만, 반투명인 경우에는, 적외선에 의한 얼라인먼트를 실행하면 테이프 부재(10)를 투과하여 스트리트를 검출할 수 있다.
이와 같이 하여 위치 맞춤이 이루어지면, 다시 척 테이블(25)이 +X 방향으로 이동하는 동시에, 회전 블레이드(28)가 고속 회전하면서 절삭 수단(27)이 하강하여, 검출된 스트리트의 상부 테이프 부재(10)에 고속 회전하는 회전 블레이드(28)가 절삭한다.
이 때, 회전 블레이드(28)에 의한 절삭량을 고정밀도로 제어함으로써, 테이프 부재(10)에만 회전 블레이드(28)가 절삭하고, 반도체 웨이퍼(W)에는 절삭하지 않도록 한다.
이와 같이 하여 실행하는 절삭을, 척 테이블(25)을 X축 방향으로 왕복 이동시키는 동시에 절삭 수단(27)을 스트리트 간격씩 Y축 방향으로 산출하여 보내면서 실행하면, 도 5에 나타내는 바와 같이, 동일 방향의 모든 스트리트 상부에 절삭홈(11)이 형성된다.
또한 척 테이블(25)을 90°회전시킨 다음 상기와 동일하게 절삭을 실행하면, 도 6에 나타내는 바와 같이, 모든 스트리트의 상부 테이프 부재(10)에 절삭홈(11)이 종횡으로 형성된다(테이프 부재 제거 공정). 이와 같이, 스트리트 상의 테이프 부재(10)를 절삭하여 제거할 수 있기 때문에, 종래와 같이 포토마스크, 노광 장치 등을 사용할 필요가 없다.
그리고, 테이프 부재 제거 공정에서, 회전 블레이드(28)의 절삭량에 오차가생긴 경우에는, 반도체 웨이퍼(W)의 스트리트에 약간 절삭되어 버리게 되어, 다소의 균열이나 스트레스가 생기는 일이 있을 수 있지만, 이러한 다소의 균열이나 스트레스는 나중의 분할 공정에서의 화학적 에칭 처리에 의해 제거할 수 있기 때문에, 특히 문제가 되지 않는다.
모든 반도체 웨이퍼에 대하여 테이프 부재 제거 공정이 종료되면, 카세트(21)마다 다음의 분할 공정으로 반송된다. 분할 공정에서는, 예를 들면, 도 7에 나타내는 드라이 에칭 장치(30)를 사용한다. 그리고, 웨트 에칭에 의해서도 분할 공정을 수행할 수 있다.
도 7에 나타내는 드라이 에칭 장치(30)는 다이싱 장치(20)로부터 반송되어 온 카세트(21)로부터의 반도체 웨이퍼(W)의 반출 및 분할 공정 종료 후의 반도체 웨이퍼(W)의 카세트(21)에의 반입을 실행하는 반출입 수단(31)과, 반출입 수단(31)에 의해 반출입되는 반도체 웨이퍼(W)가 수용되는 반출입 챔버(32)와, 드라이 에칭을 실행하는 처리 챔버(33)와, 에칭 가스를 처리 챔버(33) 내에 공급하는 가스 공급부(34)로 대강 구성된다.
테이프 부재 제거 공정이 종료된 반도체 웨이퍼(W)는 반출입 수단(31)에 의해 카세트(21)로부터 반출된다. 그리고, 반출입 챔버(32)에 구비한 제1 게이트(35)가 열리고, 도 8에 나타내는 반출입 챔버(32) 내에 위치한 지지부(36)에 반도체 웨이퍼(W)가 탑재된다.
도 8에 나타내는 바와 같이, 반출입 챔버(32)와 처리 챔버(33)는 제2 게이트(37)에 의해 차단되어 있지만, 제2 게이트(37)를 열었을 때는, 지지부(36)가반출입 챔버(32)의 내부와 처리 챔버(33)의 내부 사이를 이동 가능하게 되어 있다.
도 9에 나타내는 바와 같이, 처리 챔버(33)에는, 고주파 전원 및 동조기(同調機)(38)에 접속되어 플라스마를 발생하는 한 쌍의 고주파 전극(39)이 상하 방향으로 대치하여 배치되어 있고, 본 실시예에서는 한쪽의 고주파 전극(39)이 지지부(36)를 겸한 구성으로 되어 있다. 또 지지부(36)에는, 지지된 반도체 웨이퍼(W)를 냉각하는 냉각부(40)를 형성하고 있다.
한편, 가스 공급부(34)에는, 에칭 가스를 비축한 탱크(41)와, 탱크(41)에 비축된 에칭 가스를 처리 챔버(33)에 공급하는 펌프(42)를 구비하는 동시에, 냉각부(40)에 냉각수를 공급하는 냉각수 순환기(43), 지지부(36)에 흡인력을 공급하는 흡인 펌프(44), 처리 챔버(33) 내의 에칭 가스를 흡인하는 흡인 펌프(45), 흡인 펌프(45)가 흡인한 에칭 가스를 중화하여 배출하는 배출부(47)에 필터(46)를 구비하고 있다.
테이프 부재 제거 공정이 종료된 반도체 웨이퍼(W)를 드라이 에칭할 때는, 반출입 챔버(32)에 설치한 제1 게이트(35)를 열고, 반출입 수단(31)이 반도체 웨이퍼(W)를 지지하여 도 8에서의 화살표 방향으로 이동함으로써, 반출입 챔버(32) 내에 위치한 지지부(36)에 반도체 웨이퍼(W)가 표면을 위로 하여 탑재된다. 그리고, 제1 게이트(35)를 닫고, 반출입 챔버(32) 내를 진공으로 한다.
다음에, 제2 게이트(37)를 열고 지지부(36)가 처리 챔버(33) 내로 이동함으로써, 반도체 웨이퍼(W)가 처리 챔버(33) 내에 수용된다. 처리 챔버(33) 내에는, 펌프(42)에 의해 에칭 가스, 예를 들면, 희박한 불소계 가스를 공급하는 동시에,고주파 전원 및 동조기(38)로부터 고주파 전극(39)에 고주파 전압을 공급함으로써, 반도체 웨이퍼(W)의 표면을 플라스마에 의해 드라이 에칭한다. 이 때, 냉각기(40)에는 냉각수 순환기(43)에 의해 냉각수가 공급된다.
이와 같이 하여 드라이 에칭이 실행되면, 반도체 웨이퍼(W)의 표면 중 스트리트의 상부에 접착되어 있던 테이프 부재(10)는 테이프 부재 제거 공정에서 제거되고 있지만, 그 밖의 부분은 테이프 부재(10)로 피복되어 있기 때문에, 테이프 부재(10)가 마스킹 부재로 되고 스트리트가 에칭 처리에 의해 침식되어, 도 10에 나타내는 바와 같이, 개개의 반도체 칩(C)으로 분할된다(분할 공정).
그리고, 테이프 부재(10)는 상기 분할 공정에서의 드라이 에칭에 의해 침식되는 재질이라도 되며, 침식되지 않는 재질이라도 된다. 침식되는 재질인 경우에는, 반도체 웨이퍼의 스트리트를 침식되는 깊이에 대응시켜 테이프 부재의 두께를 결정하면, 반도체 웨이퍼(W)의 표면을 손상시키는 일은 없다. 즉, 스트리트(S)가 침식되어 반도체 칩(C)으로 분할되었을 때에, 반도체 칩(C)의 상부에 테이프 부재(10)가 잔존하도록 하면 된다. 한편, 드라이 에칭에 의해 침식되지 않는 재질의 경우에는, 반도체 웨이퍼의 침식 깊이를 고려하지 않고 두께를 정할 수 있다.
에칭의 종료 후에는, 처리 챔버(33)에 공급한 에칭 가스를 흡인 펌프(45)에 의해 흡인하고, 필터(46)에서 중화하여 배출부(47)로부터 외부로 배출한다. 그리고, 처리 챔버(33) 내를 진공으로 하여 제2 게이트(37)를 열고, 에칭이 끝난 반도체 웨이퍼(W)를 지지한 지지부(36)가 반출입 챔버(32)로 이동되고, 제2 게이트(37)를 닫는다.
반도체 웨이퍼(W)가 반출입 챔버(32)로 이동하면, 제1 게이트(35)를 열고, 반출입 수단(31)이 반도체 웨이퍼(W)를 지지하고 반출입 챔버(32)로부터 반출하여, 카세트(21)에 수용한다.
이상과 같은 공정을 모든 반도체 웨이퍼에 대하여 수행함으로써, 화학적 에칭 처리에 의해 반도체 칩(C)으로 분할되고, 테이프 부재(10)에 의해 반도체 웨이퍼(W)의 외형을 유지한 상태로 카세트(21)에 수용된다.
그리고, 개개의 반도체 칩(C) 표면에 접착되어 있는 테이프 부재(10)를 박리함으로써, 도 11에 나타내는 바와 같이, 개개의 반도체 칩(C)이 된다.
이와 같이 하여 형성된 개개의 반도체 칩(C)은 회전 블레이드를 사용하여 절삭에 의해 분할된 것이 아니라, 화학적 에칭 처리에 의해 분할된 것이기 때문에, 균열이나 스트레스가 없는 고품질의 것이 된다. 특히, 두께가 50㎛ 이하의 얇은 반도체 웨이퍼의 경우에는, 절삭하여 분할하는 방법에 의하면 균열이나 스트레스가 생기기 쉬우므로, 본 발명을 이용하면 특히 효과적이다.
또 드라이 에칭 처리는 반도체 웨이퍼의 두께가 두꺼워질수록 시간이 걸리게 되지만, 두께가 50㎛ 이하의 얇은 반도체 웨이퍼라면, 드라이 에칭 처리에 그다지 시간을 요하지 않기 때문에, 생산성을 확보할 수 있어, 이 점에서도 본 발명은 유용하다.
그리고, 에칭 처리에서는 제거할 수 없는 패턴 등의 적층체가 스트리트에 형성되어 있는 경우에는, 테이프 부재 제거 공정에서 그 피복층에 달할 때까지 회전 블레이드(28)를 깊이 베게 하여 절삭하면, 그 피복층을 제거할 수 있기 때문에, 그와 같은 적층체가 형성된 반도체 웨이퍼도 에칭에 의해 분할할 수 있다.
이상 설명한 바와 같이, 본 발명에 관한 반도체 웨이퍼의 분할 방법에 의하면, 반도체 웨이퍼의 회로면에 테이프 부재를 접착하고, 스트리트 상의 테이프 부재를 절삭에 의해 제거한 다음 스트리트를 화학적 에칭함으로써 개개의 반도체로 분할하기 때문에, 포토마스크, 노광 장치 등을 사용하지 않아, 균열 등이 없는 항절 강도가 높은 반도체 칩을 형성할 수 있어, 반도체 칩의 품질을 향상시킬 수 있다. 특히, 두께가 50㎛ 이하의 얇은 반도체 웨이퍼의 경우에는, 절삭하여 분할하는 방법에 의하면 균열이나 스트레스가 생기기 쉽지만, 화학적 에칭에 의하면 균열이나 스트레스가 생기기 어려워 효과적이다.
또 반도체 웨이퍼는 다이싱 장치를 사용하여 개개의 반도체 칩으로 분할하는 것이 주류이며, 반도체 메이커에는 다이싱 장치가 이미 존재하고 있기 때문에, 본 발명의 실시에 있어서는 대규모의 설비 투자가 불필요하여 경제적이다.
또한 화학적 에칭 처리는 반도체 웨이퍼의 두께가 두꺼워질수록 시간이 걸리게 되지만, 두께가 50㎛ 이하의 얇은 반도체 웨이퍼라면, 드라이 에칭 처리에 그다지 시간을 요하지 않기 때문에 생산성을 확보할 수 있다.
그리고, 종래와 같이, 반도체 웨이퍼의 표면을 포토레지스트막에 의해 마스킹하면, 포토레지스트막의 두께가 균일하게 되지 않는 일이 있고, 또 포토레지스트막은 두께를 갖게 할 수 없기 때문에, 화학적 에칭에 의해 포토레지스트막이 에칭되어 반도체 웨이퍼가 분할되기 전에 마스킹이 없어진다고 하는 문제가 있지만, 마스킹으로서 테이프 부재를 사용하고, 절삭에 의해 스트리트 상부의 테이프 부재를 제거하도록 했기 때문에, 마스킹에 충분한 두께를 확보할 수 있어 상기 문제가 해소되어, 확실하게 반도체 웨이퍼를 분할할 수 있다.

Claims (4)

  1. 스트리트(street)에 의해 구획된 다수의 영역에 회로가 형성된 반도체 웨이퍼를 개개의 회로마다의 반도체 칩으로 분할하는 반도체 웨이퍼의 분할 방법으로서,
    상기 반도체 웨이퍼의 회로면을 테이프 부재로 피복하는 마스킹(masking) 공정과,
    상기 스트리트의 상부를 피복하고 있는 상기 테이프 부재를 다이싱(dicing)하여 제거하는 테이프 부재 제거 공정과,
    상기 스트리트의 상부를 피복하고 있는 상기 테이프 부재가 제거된 상기 반도체 웨이퍼에 화학적 에칭 처리를 실시하여 상기 스트리트를 침식(浸蝕)시켜 개개의 반도체 칩으로 분할하는 분할 공정
    으로 최소한 구성되는 반도체 웨이퍼의 분할 방법.
  2. 제1항에 있어서,
    상기 테이프 부재의 두께는 상기 분할 공정에서의 상기 반도체 웨이퍼를 침식시키는 깊이에 따라 정해지는 반도체 웨이퍼의 분할 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 스트리트 상에 상기 화학적 에칭 처리에 의해서는 제거할 수 없는 적층체가 형성되어 있는 상기 반도체 웨이퍼를 분할하는 경우에는, 상기 다이싱에 의해 상기 적층체를 제거하는 반도체 웨이퍼의 분할 방법.
  4. 제1항에 있어서,
    상기 화학적 에칭 처리는 드라이 에칭 처리인 반도체 웨이퍼의 분할 방법.
KR10-2003-7014079A 2002-02-28 2003-02-06 반도체 웨이퍼의 분할 방법 KR20040086724A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00053436 2002-02-28
JP2002053436A JP2003257896A (ja) 2002-02-28 2002-02-28 半導体ウェーハの分割方法
PCT/JP2003/001236 WO2003073488A1 (fr) 2002-02-28 2003-02-06 Procede pour diviser une tranche de semi-conducteur

Publications (1)

Publication Number Publication Date
KR20040086724A true KR20040086724A (ko) 2004-10-12

Family

ID=27764360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7014079A KR20040086724A (ko) 2002-02-28 2003-02-06 반도체 웨이퍼의 분할 방법

Country Status (8)

Country Link
US (1) US6803247B2 (ko)
JP (1) JP2003257896A (ko)
KR (1) KR20040086724A (ko)
CN (1) CN1515026A (ko)
AU (1) AU2003248339A1 (ko)
DE (1) DE10391810T5 (ko)
TW (1) TWI259555B (ko)
WO (1) WO2003073488A1 (ko)

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003071591A1 (fr) * 2002-02-25 2003-08-28 Disco Corporation Procede de subdivision de plaquettes semi-conductrices
US6716723B2 (en) * 2002-06-05 2004-04-06 Intel Corporation Wafer cutting using laser marking
KR100856977B1 (ko) * 2004-11-11 2008-09-04 야마하 가부시키가이샤 반도체 장치, 반도체 웨이퍼, 칩 사이즈 패키지, 및 그제조 및 검사 방법
JP2006173462A (ja) * 2004-12-17 2006-06-29 Disco Abrasive Syst Ltd ウェーハの加工装置
TW200633037A (en) * 2005-01-24 2006-09-16 Matsushita Electric Ind Co Ltd Manufacturing method for semiconductor chips, and semiconductor chip
JP4571870B2 (ja) * 2005-02-02 2010-10-27 株式会社ディスコ 露光装置
JP2006294913A (ja) * 2005-04-12 2006-10-26 Disco Abrasive Syst Ltd ウェーハの分割方法
JP4813855B2 (ja) * 2005-09-12 2011-11-09 株式会社ディスコ 切削装置および加工方法
US7682937B2 (en) * 2005-11-25 2010-03-23 Advanced Laser Separation International B.V. Method of treating a substrate, method of processing a substrate using a laser beam, and arrangement
JP4749851B2 (ja) * 2005-11-29 2011-08-17 株式会社ディスコ ウェーハの分割方法
US20070173032A1 (en) * 2006-01-25 2007-07-26 Lexmark International, Inc. Wafer dicing by channels and saw
US7572698B2 (en) * 2006-05-30 2009-08-11 Texas Instruments Incorporated Mitigation of edge degradation in ferroelectric memory devices through plasma etch clean
JP4933233B2 (ja) * 2006-11-30 2012-05-16 株式会社ディスコ ウエーハの加工方法
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
CN101647096B (zh) * 2007-04-05 2012-01-04 日立化成工业株式会社 半导体芯片的制造方法和半导体用粘接膜及其复合片
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
JP2009141024A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 粘着テープ
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US9105705B2 (en) 2011-03-14 2015-08-11 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8946058B2 (en) 2011-03-14 2015-02-03 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9126285B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US9129904B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8951819B2 (en) 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
US8652940B2 (en) 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US8946057B2 (en) 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
US8969177B2 (en) 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US9048309B2 (en) 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US8845854B2 (en) 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US8993414B2 (en) 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US8940619B2 (en) 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US9159574B2 (en) 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
CN102923939B (zh) * 2012-09-17 2015-03-25 江西沃格光电股份有限公司 强化玻璃的切割方法
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
US9236305B2 (en) 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US8980726B2 (en) 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
US9620379B2 (en) 2013-03-14 2017-04-11 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US8883614B1 (en) 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US20150037915A1 (en) * 2013-07-31 2015-02-05 Wei-Sheng Lei Method and system for laser focus plane determination in a laser scribing process
US9105710B2 (en) 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9224650B2 (en) 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9299614B2 (en) 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9293304B2 (en) 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US9018079B1 (en) 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US9012305B1 (en) 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US8927393B1 (en) 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US9236284B2 (en) 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US8991329B1 (en) 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
US20150255349A1 (en) 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9130030B1 (en) 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
US9275902B2 (en) 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
US9076860B1 (en) 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
JP6260416B2 (ja) * 2014-04-07 2018-01-17 株式会社ディスコ 板状物の加工方法
US8975163B1 (en) 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US8999816B1 (en) 2014-04-18 2015-04-07 Applied Materials, Inc. Pre-patterned dry laminate mask for wafer dicing processes
US9159621B1 (en) 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US8912075B1 (en) 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US8980727B1 (en) 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US9112050B1 (en) 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9093518B1 (en) 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9349648B2 (en) 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9117868B1 (en) 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US9177861B1 (en) 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US11195756B2 (en) 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9130056B1 (en) 2014-10-03 2015-09-08 Applied Materials, Inc. Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
TWI664668B (zh) 2014-10-13 2019-07-01 新加坡商聯測總部私人有限公司 用於單一化半導體晶圓之方法
US9245803B1 (en) 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US10692765B2 (en) 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9159624B1 (en) 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
US9601375B2 (en) 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US9478455B1 (en) 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
EP3376526B1 (en) * 2015-11-09 2022-06-22 Furukawa Electric Co., Ltd. Method for manufacturing semiconductor chip, and mask-integrated surface protection tape used therein
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9852997B2 (en) 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
CN108630599A (zh) * 2017-03-22 2018-10-09 东莞新科技术研究开发有限公司 芯片的形成方法
JP6899252B2 (ja) * 2017-05-10 2021-07-07 株式会社ディスコ 加工方法
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
US10535561B2 (en) 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
CN109087872A (zh) * 2018-08-04 2018-12-25 戴先富 Led扩晶机
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
US11011424B2 (en) 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
CN110581100B (zh) * 2019-09-29 2021-12-31 潍坊歌尔微电子有限公司 一种传感器的划切方法
US11600492B2 (en) 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US11211247B2 (en) 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications
TWI839620B (zh) 2021-06-30 2024-04-21 立積電子股份有限公司 半導體裝置及形成半導體裝置之方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5597767A (en) * 1995-01-06 1997-01-28 Texas Instruments Incorporated Separation of wafer into die with wafer-level processing
JPH10256331A (ja) 1997-03-14 1998-09-25 Super Silicon Kenkyusho:Kk 評価用半導体ウェーハの作成方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
JP4757398B2 (ja) * 2001-04-24 2011-08-24 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
US6716723B2 (en) * 2002-06-05 2004-04-06 Intel Corporation Wafer cutting using laser marking

Also Published As

Publication number Publication date
US20040115901A1 (en) 2004-06-17
JP2003257896A (ja) 2003-09-12
TWI259555B (en) 2006-08-01
TW200303601A (en) 2003-09-01
WO2003073488A1 (fr) 2003-09-04
US6803247B2 (en) 2004-10-12
DE10391810T5 (de) 2005-05-19
AU2003248339A1 (en) 2003-09-09
CN1515026A (zh) 2004-07-21

Similar Documents

Publication Publication Date Title
KR20040086724A (ko) 반도체 웨이퍼의 분할 방법
JP4447325B2 (ja) 半導体ウェーハの分割方法
JP4387007B2 (ja) 半導体ウェーハの分割方法
US7678670B2 (en) TEG removing method in manufacturing method for semiconductor chips
KR100678753B1 (ko) 반도체 웨이퍼의 분할 방법
KR102044042B1 (ko) 웨이퍼의 가공 방법
US6117347A (en) Method of separating wafers into individual die
TW201719746A (zh) 晶圓的分割方法
US7989803B2 (en) Manufacturing method for semiconductor chips and semiconductor wafer
TWI784121B (zh) 加工方法、蝕刻裝置以及雷射加工裝置
JP2003273082A (ja) プラズマ処理装置及びプラズマ処理方法
WO2003058697A1 (fr) Procede de fabrication d'une microplaquete semi-conductrice
US11990371B2 (en) Device chip manufacturing method
CN111293069B (zh) 器件芯片的制造方法
CN109979879B (zh) 半导体芯片制造方法
JP7471746B2 (ja) チャックテーブル、及びチャックテーブルの製造方法
JP2018006395A (ja) 搬送方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application