DE10391810T5 - Verfahren zum Zerlegen eines Halbleiterwafers - Google Patents

Verfahren zum Zerlegen eines Halbleiterwafers Download PDF

Info

Publication number
DE10391810T5
DE10391810T5 DE10391810T DE10391810T DE10391810T5 DE 10391810 T5 DE10391810 T5 DE 10391810T5 DE 10391810 T DE10391810 T DE 10391810T DE 10391810 T DE10391810 T DE 10391810T DE 10391810 T5 DE10391810 T5 DE 10391810T5
Authority
DE
Germany
Prior art keywords
semiconductor wafer
streets
semiconductor
crosswise
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10391810T
Other languages
English (en)
Inventor
Sekiya Kazuma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE10391810T5 publication Critical patent/DE10391810T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Verfahren zum Zerlegen eines Halbleiterwafers mit durch kreuzweise angeordnete Streets getrennten Bereichen in einzelne Halbleiterchips, wobei in jedem der Bereiche ein Schaltungsmuster ausgebildet ist, mit
einem Maskierungsschritt zum Abdecken des Halbleiterwafers mit einem Bandelement, um die Schaltungsfläche des Halbleiterwafers, auf der die Schaltungsmuster ausgebildet sind, abzudecken;
einem selektiven Bandentfernungsschritt zum selektiven mechanischen Schneiden und Entfernen kreuzweise angeordneter Abschnitte des Bandelements, die mit den darunterliegenden kreuzweise angeordneten Streets des Halbleiterwafers exakt ausgerichtet sind; und
einem Ätz- und Trennschritt zum chemischen Ätzen des Halbleiterwafers mit den offengelegten kreuzweise angeordneten Streets, wodurch die kreuzweise angeordneten Streets so abgetragen werden können, daß der Halbleiterwafer in mehrere einzelne Halbleiterchips zerlegt wird.

Description

  • Technischer Bereich
  • Die vorliegende Erfindung betrifft ein Verfahren zum Zerlegen oder Trennen eines Halbleiterwafers unter Verwendung einer chemischen Ätzbehandlung in einzelne Halbleiterchips.
  • Hintergrundtechnik
  • Gemäß 12 ist ein Halbleiterwafer W mit einem Rahmen F als Gesamteinheit kombiniert, wobei ein Klebstoffband T dazwischen angeordnet ist. Der Halbleiterwafer W weist auf seiner Vorderseite kreuzweise ausgebildete Straßen oder Streets S auf. Diese Streets sind in regelmäßigen Intervallen in Form eines Gitters angeordnet, um mehrere rechteckige Bereiche zu definieren, in denen jeweils ein Schaltungsmuster ausgebildet ist. Es wird ein Drehmesser verwendet, um den Halbleiterwafer W entlang den kreuzweise angeordneten Streets S in einzelne Halbleiterchips zu schneiden.
  • An den Innenrändern von Halbleiterchips treten jedoch häufig Sprünge bzw. Risse oder innere Spannungen auf, während sie durch die Drehmesser zerlegt werden. Aufgrund solcher Defekte kann ihre Biegefestigkeit oder Biegesteifigkeit abnehmen, so daß sie durch unerwünschte äußere Kräfte oder zyklische thermische Einflüsse beschädigt werden können oder ihre Lebensdauer abnehmen kann. Dies tritt insbesondere bei Halbleiterwafern mit einer Dicke von 50 μm oder weniger auf, und durch solche Sprünge bzw. Risse oder innere Spannungen werden dünne Wafer häufig zerstört und unbrauchbar.
  • In der Erwartung, dieses Problem handhaben zu können, wurde ein Verfahren zum Zerlegen von Halbleiterwafern unter Verwendung eines chemischen Ätzprozesses untersucht und vorgeschlagen. Es weist die Schritte auf: Aufbringen eines lichtempfindlichen Bandelements auf die Oberfläche eines Halbleiterwafers W, auf dem mehreren Schaltungsmuster ausgebildet sind; Belichten der auf den kreuzweise angeordneten Streets des Halbleiterwafers angeordneten Bandelementabschnitte, wobei eine Fotomaske auf das Bandelement aufgebracht wird; Entfernen der belichteten, kreuzweise angeordneten Bandelementabschnitte, deren Eigenschaften durch den Belichtungsvorgang verändert wurden; und Abtragen der freigelegten, kreuzweise angeordneten Streets des Halbleiterwafers, um ihn in einzelne Halbleiterchips zu zerlegen.
  • Um im vorstehend erwähnten Verfahren ausschließlich die auf den kreuzweise angeordneten Streets angeordneten Bandelementabschnitte zu belichten, müssen mehrere Fotomasken vorbereitet werden, die verschiedene Größen haben, damit sie verschiedenen zu zerlegenden Halbleiterwafern exakt angepaßt sind, und Gittermuster mit verschiedenen Street-Größen aufweisen. Dies ist vom wirtschaftlichen Standpunkt nachteilig. Außerdem entsteht ein kompliziertes Managementproblem.
  • Außerdem muß nachteilig eine Belichtungsvorrichtung installiert werden, die einen Halbleiterwafer mit einer darauf angeordneten Fotomaske bezüglich seinen Gittermustern exakt ausrichten kann. Außerdem muß eine Beschichtungsentfernungsvorrichtung zum selektiven Entfernen des Teils der Fotoresistbeschichtung installiert werden, der belichtet worden ist und dessen Eigenschaften sich in der Form des Gittermusters geändert haben. Solche zusätzlichen Vorrichtungen-erhöhen die Investitionskosten.
  • Wenn Muster, z. B. eine Ausrichtungsmarkierung, auf den Streets eines Halbleiterwafers W mit einem Material ausgebildet werden, das durch eine chemische Ätzbehandlung nicht entfernt werden kann, kann der Halbleiterwafer W tatsächlich durch die Ätzbehandlung nicht zerlegt werden.
  • In der JP-A-2001-127011 ist beispielsweise ein Verfahren mit den Schritten zum Beschichten der gesamten Oberfläche eines Halbleiterwafers, auf dem mehrere Schaltungsmuster ausgebildet sind, mit einer Fotoresistbeschichtung, mechanischen Entfernen der Gitterabschnitte der Fotoresistbeschich tung, die mit den darunterliegenden kreuzweise angeordneten Streets des Halbleiterwafers exakt ausgerichtet sind, unter Verwendung eines Drehmessers, und anschließenden chemischen Ätzen des Halbleiterwafers entlang der freigelegten kreuzweise angeordneten Straßen zum Zerlegen des Wafers in einzelne Halbleiterchips vorgeschlagen worden.
  • Im vorstehend erwähnten Verfahren ist es jedoch schwierig, den Halbleiterwafer in einer konstanten Dicke mit einer Fotoresistbeschichtung zu beschichten. Außerdem ist es praktisch unmöglich, den Halbleiterwafer in einer ausreichenden Dicke zu beschichten, so daß die Schicht auch nach Abschluß des Abtragungsschritts des Halbleiterwafers auf dem zerlegten Halbleiterwafer verbleibt. Natürlich wird die Schicht abgetragen und vom Halbleiterwafer entfernt, bevor der Halbleiterwafer vollständig zerlegt wird.
  • Daher wurde für den Fall, daß Halbleiterwafer chemisch geätzt und in mehrere einzelne Halbleiterchips zerlegt werden, gefordert, daß der Zerlegungsprozeß so ausgeführt werden sollte, daß einzelne Halbleiterchips mit hoher Qualität und ohne Sprünge bzw. Risse oder innere Spannungen bereitgestellt werden, ohne daß Zusatzkosten entstehen.
  • Kurze Beschreibung der Erfindung
  • Um diese Forderung zu erfüllen, weist ein erfindungsgemäßes Verfahren zum Zerlegen eines Halbleiterwafers, der durch kreuzweise angeordnete Streets geteilte Bereiche aufweist, in einzelne Halbleiterchips, wobei in jedem Bereich ein Schaltungsmuster ausgebildet ist, mindestens die folgenden Schritte auf: einen Maskierungsschritt zum Bedecken des Halbleiterwafers mit einem Bandelement zum Abdecken der Schaltungsfläche des Halbleiterwafers, auf der die Schaltungsmuster ausgebildet sind; einen selektiven Bandentfernungsschritt zum selektiven mechanischen Schneiden und Entfernen kreuzweise angeordneter Abschnitte des Bandelements, die mit den darunterliegenden kreuzweise angeordneten Streets des Halbleiterwafers exakt ausgerichtet sind; und einen Ätz- und Trennschritt zum chemischen Ätzen des Halbleiterwafers mit den unmaskierten oder freigelegten kreuzweise angeordneten Streets, wodurch die kreuzweise angeordneten Streets so abgetragen werden können, daß der Halbleiterwafer in mehrere einzelne Halbleiterchips zerlegt wird.
  • Die Dicke des Bandelements kann hinsichtlich der Tiefe des abzutragenden und in einzelne Halbleiterchips zu zerlegenden Halbleiterwafers bestimmt werden. Wenn eine Abdeckschicht, die durch chemisches Ätzen nicht entfernt werden kann, auf den kreuzweise angeordneten Streets ausgebildet ist, kann die Abdeckschicht auf dem kreuzweise angeordneten Street-Muster durch einen Schneidvorgang im selektiven Bandentfernungsschritt entfernt werden. Der chemische Ätzprozeß kann ein Trockenätzprozeß sein.
  • Wie vorstehend beschrieben wurde, wird das Bandelement auf die Schaltungsfläche des Halbleiterwafers aufgebracht und einem selektiven Bandentfernungsschritt unterzogen, wodurch die entlang den kreuzweise angeordneten Streets angeordneten Bandabschnitte geschnitten und entfernt werden. Der dadurch teilweise unmaskierte oder freigelegte Halbleiterwafer wird in den Bereichen der freigelegten, kreuzweise angeordneten Streets chemisch geätzt und in einzelne Halbleiterchips zerlegt. Die dadurch bereitgestellten Halbleiterchips weisen keine Sprünge bzw. Risse oder andere Defekte auf und besitzen eine hohe Biegesteifigkeit. Für den Ätzprozeß sind vorteilhaft weder Fotomasken noch eine Belichtungsvorrichtung erforderlich. Wenn die Halbleiterwafer eine Dicke von 50 μm oder weniger haben, besteht die höchste Wahrscheinlichkeit für die Erzeugung von Sprüngen bzw. Rissen oder innerer Spannungen, wenn sie mechanisch in einzelne Halbleiterchips geschnitten werden. Selbst in solchen dünnen Halbleiterwafern können jedoch kaum Sprünge bzw. Risse oder innere Spannungen erzeugt werden, wenn sie chemisch geätzt werden, um sie in einzelne Halbleiterchips zu zerlegen.
  • Normalerweise sind in Halbleiterfabriken mechanische Trennvorrichtungen installiert, so daß vorhandene Vorrichtungen im erfindungsgemäßen Zerlegungsverfahren verwendet werden können. Daher sind für diesen Zweck keine Zusatzkosten erforderlich.
  • Außerdem ist zum Zerlegen von Wafern mit einer Dicke von 50 μm oder weniger durch chemisches Ätzen vorteilhaft keine lange Zeitdauer erforderlich, obwohl die zum Abtragen dickerer Wafer erforderliche Zeit wesentlich zunimmt.
  • Wenn Halbleiterwafer kreuzweise angeordnete Streets aufweisen, die mit einem Material bedeckt sind, das durch Trockenätzen nicht entfernt werden kann, z. B. mit Ausrichtungsmarkierungen, die durch eine Ätzbehandlung nicht entfernt werden können, können sie durch Bewegen des Drehmessers über eine Tiefe von wenigen Mikrometern in die Dickenrichtung des Halbleiterwafers entfernt werden, wodurch das Siliciumsubstrat freigelegt wird.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt eine perspektivische Ansicht zum Darstellen eines erfindungsgemäßen Maskierungsschritts;
  • 2 zeigt eine perspektivische Ansicht eines Halbleiterwafers mit einem auf seiner Vorderfläche aufgebrachten Bandelement;
  • 3 zeigt eine Seitenansicht des maskierten Wafers mit dem auf seiner Vorderseite aufgebrachten Bandelement;
  • 4 zeigt eine perspektivische Ansicht einer in der vorliegenden Erfindung vorgesehenen Schneidvorrichtung zum Entfernen eines ausgewählten Teils des Bandelements;
  • 5 zeigt eine Seitenansicht des Wafers, wobei das Bandelement entlang der Streets teilweise entfernt ist;
  • 6 zeigt eine perspektivische Ansicht einer Wafer-Rahmen-Kombination, deren Maskierungsbandelement in einem gitterförmigen Nutenmuster strukturiert ist;
  • 7 zeigt eine perspektivische Ansicht einer Trockenätzvorrichtung zur Verwendung im Ätz- und Trennschritt;
  • 8 zeigt eine Querschnittansicht einer Waferablage/-entnahmekammer und einer Verarbeitungskammer der Trockenätzvorrichtung;
  • 9 zeigt die Struktur der Verarbeitungskammer und einer Gaszufuhr der Trockenätzvorrichtung;
  • 10 zeigt eine Seitenansicht des Halbleiterwafers mit dem Bandelement unmittelbar nach dem chemischen Ätzen zum Zerlegen des Wafers;
  • 11 zeigt eine ähnliche Seitenansicht, jedoch zum Darstellen des Halbleiterwafers, von dem das Bandelement entfernt worden ist; und
  • 12 zeigt eine Kombination aus einem Halbleiterwafer und einem Rahmen, die durch ein Klebeband aneinanderhaften.
  • Bevorzugte Ausführungsform der Erfindung
  • Nachstehend wird unter Bezug auf die beigefügten Zeichnungen eine bevorzugte Ausführungsform der vorliegenden Erfindung beschrieben. Gemäß 1 wird ein Halbleiterwafer W auf einem Klebeband T angeordnet, das die Öffnung eines Rahmens F überspannt. Insbesondere wird der Halbleiterwafer W so am Klebeband T angehaftet, daß die Schaltungsfläche (Vorderfläche) des Halbleiterwafers als Gesamteinheit nach oben weist.
  • Ein Bandelement 10 wird so aufgebracht, daß es die gesamte Vorderfläche des Halbleiterwafers W bedeckt, wie in den 2 und 3 dargestellt ist (Maskierungsschritt). In dieser spezifischen Ausführungsform ist das Maskierungsbandelement 10 transparent, es kann jedoch auch halbtransparent sein. Das Bandelement 10 kann ein Resistband mit einer vorgegebenen Dicke sein, oder ein normales Klebeband T oder ein Polyethylenterephtalat(PET)film mit einem auf einer Oberfläche davon aufgebrachten Klebstoff.
  • Mehrere der Halbleiterwafer W, die jeweils durch ein Klebeband T mit einem Rahmen F als Gesamteinheit kombiniert sind und deren Vorderflächen mit dem Bandelement 10 bedeckt sind, wie in den 2 und 3 dargestellt ist, werden zu einer Trennvorrichtung 20 transportiert, wie in 4 dargestellt ist, und in einer Kassette 21 gespeichert.
  • Die Halbleiterwafer W werden durch eine Ablage/Entnahmeeinrichtung 22 einzeln zu einem Zwischenablageort 23 transportiert und durch eine Transporteinrichtung 24 angesaugt und zu einem Spanntisch 25 transportiert, auf dem sie gehalten werden.
  • Dann wird der Spanntisch 25 in die +X-Richtung bewegt, und die Halbleiterwafer W werden unter einer Ausrichtungseinrichtung 26 angeordnet, die eine ausgewählte Street erfaßt. Ein Drehmesser 28 einer Schneideinrichtung 27 wird mit der erfaßten Street bezüglich der Y-Richtung ausgerichtet. Wenn das Bandelement 10 halbtransparent ist, werden Infrarotstrahlen verwendet, die das Bandelement 10 durchdringen, um eine ausgewählte Street zu erfassen.
  • Nach dem Abschluß des Ausrichtungsvorgangs wird der Spanntisch 25 weiter in die +X-Richtung bewegt. Gleichzeitig dreht sich das Drehmesser 28 mit einer hohen Geschwindigkeit und wird abgesenkt, um das Bandelement 10 entlang der auf der ausgewählten Street angeordneten geraden Linie zu schneiden.
  • Das Drehmesser 28 wird bezüglich der Schnitttiefe exakt gesteuert, so daß es nicht in den unter dem Band angeordneten Halbleiterwafer W schneidet.
  • Immer wenn die Schneideinrichtung 27 in der Y-Richtung über den Street-Street-Abstand weiterbewegt wurde, wird der Spanntisch 25 in der X-Richtung hin- und hergehend bewegt, wodurch die Nuten 11 im auf den in der X-Richtung ausgerichteten Streets angeordneten Bandelement 10 parallel zueinander ausgebildet werden, wie in 5 dargestellt.
  • Dann wird der Spanntisch 25 um 90° gedreht, und anschließend wird der gleiche Schneidvorgang wiederholt. Die Nuten 11 werden im Bandelement 10 kreuzweise so ausgebildet, daß sie mit den darunterliegenden kreuzweise angeordneten Streets des Halbleiterwafers exakt übereinstimmen (selektiver Bandentfernungsschritt). Für das kreuzweise Schneiden des Maskierungsbandelements 10 sind keine Fotomasken und keine Belichtungsvorrichtung erforderlich, die in einem her kömmlichen Belichtungsprozeß zum Freilegen von Strukturen erforderlich sind.
  • Im selektiven Bandentfernungsschritt kann es, wenn das Drehmesser 28 nicht exakt gesteuert wird, vorkommen, daß das Drehmesser 28 ein wenig in eine Street des Halbleiterwafers einschneidet, wodurch im Halbleiterwafer Sprünge bzw. Risse oder innere Spannungen entstehen. Solche kleinen Defekte können jedoch später beim chemischen Ätzen eliminiert werden.
  • Wenn der selektive Bandentfernungsschritt für alle Halbleiterwafer abgeschlossen ist, sind sie in der Kassette 21 angeordnet, und die Kassette 21 wird zu einem nachgeschalteten Zerlegungsabschnitt transportiert. Zum Ausführen des Trockenätzprozesses wird eine in 7 dargestellte Trockenätzvorrichtung 30 verwendet. Statt eines Trockenätzprozesses kann auch ein Naßätzprozeß verwendet werden.
  • Gemäß 7 weist die Trockenätzvorrichtung 30 auf: eine Waferablage-/-entnahmeeinrichtung 31 zum Entnehmen selektiv unmaskierter Halbleiterwafer W von der Kassette 21 und zum Anordnen chemisch geätzter und zerlegter Wafer W in der Kassette 21; eine Waferablage-/-entnahmekammer 32 zum Aufnehmen und Ablegen von Halbleiterwafern W von der Waferablage-/-entnahmeeinrichtung 31; eine Trockenätzbehandlungskammer 33 zum Ausführen der Trockenätzbehandlung; und eine Gaszufuhr 34 zum Zuführen eines Ätzgases zur Trockenätzbehandlungskammer 33.
  • Die Waferablage-/-entnahmeeinrichtung 31 entnimmt selektiv unmaskierte Wafer W einzeln von der Kassette 21. Dann wird eine erste Schleuse 35 der Waferablage-/-entnahmekammer 32 geöffnet, so daß der Halbleiterwafer W auf einem Halter 36 in der Kammer 32 angeordnet werden kann, wie in 8 dargestellt ist.
  • Die Waferablage-/-entnahmekammer 32 ist durch eine zweite Schleuse 37 von der Trockenätzbehandlungskammer 33 getrennt. Der Halter 36 spricht auf das Öffnen der zweiten Schleuse 37 an, um sich von der Kammer 32 zur Kammer 33 und umgekehrt zu bewegen.
  • Wie in 9 dargestellt ist, sind eine obere und eine untere Elektrode 39 mit einer Hochfrequenzspannungszufuhr- und -abgleicheinheit 38 in der Trockenätzbehandlungskammer 33 verbunden, wobei die obere und die untere Elektrode 38 einander gegenüberliegend angeordnet sind. In diesem spezifischen Beispiel dient eine der einander gegenüberliegenden Elektroden 39 als der Halter 36. Der Halter 36 weist eine Kühleinrichtung 40 zum Kühlen des Halbleiterwafers W auf.
  • Die Gaszufuhr 34 weist einen Behälter 41 zum Speichern von Ätzgas, eine Pumpe 42 zum Zuführen des Ätzgases vom Behälter 41 zur Trockenätzbehandlungskammer 33, eine Kühlmittelumlaufeinrichtung 43 zum Zuführen von Kühlwasser zur Kühleinrichtung 40, eine Saugpumpe 44 zum Erzeugen eines Unterdrucks am Halter 36, eine andere Saugpumpe 45 zum Absaugen des Ätzgases von der Trockenätzbehandlungskammer 33 und einen Filter 46 zum Neutralisieren des durch die Saugpumpe 45 abgesaugten, gebrauchten Ätzgases auf, wobei der Filter 46 vor einer Auslaßeinheit 47 zum Ausgeben des neutralisierten Ätzgases angeordnet ist.
  • Wenn die selektiv unmaskierten Wafer W trockengeätzt werden, wird die erste Schleuse 35 der Kammer 32 geöffnet, und die Waferablage-/-entnahmeinrichtung 31 transportiert einen selektiv unmaskierten Halbleiterwafer W in die durch einen Pfeil in 8 dargestellte Richtung, um ihn mit seiner Vorderseite nach oben auf dem Halter 36 in der Kammer 32 anzuordnen. Dann wird die erste Schleuse 35 geschlossen, um die Kammer 32 zu evakuieren.
  • Dann wird die zweite Schleuse 37 geöffnet, um zu ermöglichen, daß der Halter 36 sich in die Trockenätzbehandlungskammer 33 bewegen kann, um den Halbleiterwafer W in der Kammer 33 anzuordnen. Anschließend wird, während ein Ätzgas, z. B. ein dünnes Fluoridgas, mit Hilfe der Pumpe 42 in die Kammer 33 eingeleitet wird, den Hochfrequenzelektroden 39 eine Hochfrequenzspannung von der Hochfrequenzspannungszufuhr- und -abgleicheinheit 38 zugeführt, um ein Plasma über dem Wafer W zu erzeugen, wodurch der Wafer trockengeätzt wird. Gleichzeitig wird der Kühleinrichtung 40 Kühlwasser von der Kühlmittelumlaufeinrichtung 43 zugeführt.
  • Weil die auf den Streets angeordneten Abschnitte des Bandelements im selektiven Bandentfernungsschritt entfernt werden, während andere Bandabschnitte nicht entfernt werden, dienen die verbleibenden Bandabschnitte während des Ätzvorgangs als Maskierungselement auf dem Halbleiterwafer W, so daß die Streets des Halbleiterwafers W chemisch geätzt werden. Die freiliegenden Abschnitte des Halbleiterwafers W werden trockengeätzt, so daß die kreuzweise angeordneten Streets abgetragen werden können, um den Wafer in einzelne Halbleiterchips zu zerlegen, wie in 10 dargestellt ist (Ätz- und Trennschritt).
  • Das Bandelement 10 kann entweder aus einem abtragbaren Material oder aus einem nicht abtragbaren Material bestehen. Wenn das Bandelement 10 abtragbar ist, wird die Dicke des abtragbaren Bandelements in Abhängigkeit von der Dicke des abzutragenden und zu zerlegenden Halbleiterwafers so festgelegt, daß das Bandelement auch nachdem der Halbleiterwafer vollständig zerlegt ist auf den Halbleiterchips C verbleibt. Wenn das Bandelement 10 aus einem nicht abtragbaren Material besteht, kann seine Dicke unabhängig von der Dicke des Halbleiterwafers festgelegt werden.
  • Nach Abschluß des Ätz- und Trennschritts wird das gebrauchte Ätzgas durch die Saugpumpe 45 von der Trockenätzbehandlungskammer 33 abgezogen und im Filter 46 neutralisiert und dann über die Auslaßeinheit 47 ausgegeben. Dann wird die Kammer 33 evakuiert und die zweite Schleuse 37 geöffnet, so daß der Halter 36 den trockengeätzten Halbleiterwafer W in die Waferablage-/-entnahmekammer 32 transportieren kann. Anschließend wird die zweite Schleuse 37 geschlossen.
  • Wenn der trockengeätzte oder zerlegt Wafer in die Kammer 32 transportiert wird, wird die erste Schleuse 35 geöffnet, und die Waferablage-/-entnahmeeinrichtung 31 transportiert den trockengeätzten Halbleiterwafer W von der Kammer 32 zur Kassette 21.
  • Alle Halbleiterwafer W werden wie vorstehend beschrieben behandelt, und die zerlegten Wafer werden in der Kassette 21 angeordnet. Jeder zerlegte Halbleiterwafer haftet am Bandelement 10 an, wodurch seine Form als vollständige Scheibe beibehalten wird.
  • Dann wird das Bandelement 10 vom zerlegten Halbleiterwafer entfernt, um einzelne Halbleiterchips C zu erhalten, wie in 11 dargestellt ist.
  • Weil die Halbleiterchips C nicht durch mechanisches Schneiden unter Verwendung eines Drehmessers, sondern durch chemisches Ätzen zerlegt werden, haben die derart bereitgestellten Halbleiterchips eine hohe Qualität und weisen keinerlei Defekte auf, wie beispielsweise Sprünge bzw. Risse oder innere Spannungen, die entstehen könnten, wenn die Halbleiterwafer durch ein Drehmesser zerlegt würden. Solche Defekte werden am wahrscheinlichsten in Halbleiterwafern mit einer Dicke von 50 μm oder weniger erzeugt. Das Trockenätzverfahren kann zum Zerlegen derartiger dünner Wafer vorteilhaft verwendet werden.
  • Bekanntermaßen nimmt die für das Trockenätzen erforderliche Zeitdauer proportional mit der Dicke des zu behandelnden Halbleiterwafers zu. Daher ist, wenn die Halbleiterwafer eine Dicke von 50 μm oder weniger besitzen, die zum Trockenätzen der Halbleiterwafer erforderliche Zeitdauer kurz genug, um eine signifikante Senkung der Produktivität bei der Herstellung der Halbleiterwafer zu vermeiden. Auch in dieser Hinsicht ist das erfindungsgemäße Verfahren bedeutungsvoll.
  • Wenn eine Abdeckschicht, z. B. eine Ausrichtungsmarkierung, die durch das chemische Ätzen nicht entfernt werden kann, auf den Streets des Halbleiterwafers W ausgebildet ist, wird das Drehmesser 28 so gesteuert, daß es tief genug einschneidet, um die Schicht auf den Streets zu erreichen und zu entfernen, so daß die Halbleiterwafer vollständig geätzt und zerteilt werden können.
  • Industrielle Anwendbarkeit
  • Wie vorstehend beschrieben wurde, wird durch das erfindungsgemäße Verfahren zum Zerlegen eines Halbleiterwafers das Bandelement auf die Schaltungsfläche des Halbleiterwafers aufgebracht und dem selektiven Bandentfernungsschritt unterzogen, wodurch die entlang den kreuzweise angeordneten Streets angeordneten Bandabschnitte geschnitten und entfernt werden. Der dadurch teilweise unmaskierte Halbleiterwafer wird an den freiliegenden, kreuzweise angeordneten Streets geätzt, um ihn in einzelne Halbleiterchips zu zerlegen. Für den Ätzprozeß sind vorteilhaft weder Fotomasken noch eine Belichtungsvorrichtung erforderlich. Aufgrund des chemischen Ätzens weisen die bereitgestellten Halbleiterchips keine Sprünge bzw. Risse auf und besitzen eine hohe Biegesteifigkeit, so daß die Qualität der Halbleiterchips verbessert werden kann. Insbesondere wenn Halbleiterwafer eine Dicke von 50 μm oder weniger aufweisen, besteht eine hohe Wahrscheinlichkeit, daß Sprünge bzw. Risse oder innere Spannungen in den Wafern erzeugt werden, wenn sie mechanisch in Halbleiterchips geschnitten werden. Auch bei derart dünnen Halbleiterchips treten kaum Sprünge bzw. Risse oder innere Spannungen auf, wenn sie chemisch geätzt werden, um sie in einzelne Halbleiterchips zu zerlegen.
  • Normalerweise sind in Halbleiterfabriken mechanische Schneidvorrichtungen installiert, so daß für das erfindungsgemäße Zerlegungs- oder Trennverfahren vorhandene Vorrichtungen verwendet werden können. Daher sind für diesen Zweck keine zusätzlichen Investitionen erforderlich, so daß das Verfahren wirtschaftlich ist.
  • Außerdem ist zum Zerlegen von Wafern mit einer Dicke von 50 μm oder weniger durch chemisches Ätzen vorteilhaft keine lange Zeitdauer erforderlich, obwohl die zum Abtragen erforderliche Zeit für dickere Wafer wesentlich zunimmt, so daß die Produktivität gewährleistet werden kann.
  • Bei einem herkömmlichen Verfahren, bei dem Halbleiterwafer mit einer Fotoresistbeschichtung maskiert werden, ist die Dicke der auf der gesamten Oberfläche des Wafers ausge bildeten Fotoresistschicht häufig ungleichmäßig. Außerdem wird, weil es schwierig ist, die Fotoresistschicht dick genug auszubilden, so daß sie auch dann verbleibt, wenn der Halbleiterwafer vollständig abgetragen und zerlegt wurde, die Fotoresistschicht unerwünscht geätzt und entfernt, bevor der Wafer in einzelne Halbleiterchips zerlegt wird. Im erfindungsgemäßen Verfahren wird ein Bandelement als Maskierungselement verwendet, das an auf den kreuzweise angeordneten Wafer-Streets angeordneten Abschnitten mechanisch geschnitten wird. Dadurch kann das Maskierungselement ausreichend dick ausgebildet sein, so daß es auch nach dem chemischen Ätzschritt auf dem Wafer verbleibt, so daß die vorstehend erwähnten Probleme effektiv gelöst und die Halbleiterwafer fehler- oder defektfrei zerlegt werden können.
  • Zusammenfassung
  • Verfahren zum Zerlegen eines Halbleiterwafers Durch die vorliegende Erfindung wird ein Verfahren zum Zerlegen eines Halbleiterwafers bereitgestellt, wobei ein Halbleiterwafer (W) mit Schaltungen, die in vielen durch kreuzweise angeordnete Streets getrennten Bereichen ausgebildet sind, in mehrere Halbleiterchips zerlegt wird, die jeweils eine Schaltung aufweisen. Die Schaltungsfläche des Halbleiterwafers (W) wird mit einem Bandelement (10) bedeckt, und- ein die Oberseite der Streets bedeckender Teil des Bandelements (10) wird durch Schneiden entfernt, um eine geschnittene Nut (11) auszubilden. Der Halbleiterwafer (W), bei dem der die Oberseite der kreuzweise angeordneten Streets bedeckende Teil des Bandelements (10) entfernt ist, wird chemisch geätzt, um die kreuzweise angeordneten Streets abzutragen und den Wafer dadurch in einzelne Halbleiterchips zu zerlegen. Dieses wirtschaftliche Verfahren ermöglicht die Herstellung hochwertiger Chips, die keine Sprünge- bzw. Risse oder Spannungen aufweisen.

Claims (4)

  1. Verfahren zum Zerlegen eines Halbleiterwafers mit durch kreuzweise angeordnete Streets getrennten Bereichen in einzelne Halbleiterchips, wobei in jedem der Bereiche ein Schaltungsmuster ausgebildet ist, mit einem Maskierungsschritt zum Abdecken des Halbleiterwafers mit einem Bandelement, um die Schaltungsfläche des Halbleiterwafers, auf der die Schaltungsmuster ausgebildet sind, abzudecken; einem selektiven Bandentfernungsschritt zum selektiven mechanischen Schneiden und Entfernen kreuzweise angeordneter Abschnitte des Bandelements, die mit den darunterliegenden kreuzweise angeordneten Streets des Halbleiterwafers exakt ausgerichtet sind; und einem Ätz- und Trennschritt zum chemischen Ätzen des Halbleiterwafers mit den offengelegten kreuzweise angeordneten Streets, wodurch die kreuzweise angeordneten Streets so abgetragen werden können, daß der Halbleiterwafer in mehrere einzelne Halbleiterchips zerlegt wird.
  2. Verfahren nach Anspruch 1, wobei das Bandelement eine Dicke aufweist, die hinsichtlich der Tiefe des abzutragenden und in einzelne Halbleiterchips zu zerlegenden Halbleiterwafers bestimmt ist.
  3. Verfahren nach Anspruch 1 oder 2 , wobei , wenn eine Abdeckschicht, die durch das chemische Ätzen nicht entfernt werden kann, auf dem kreuzweise angeordneten Street-Muster ausgebildet ist, die Abdeckschicht auf dem kreuzweise angeordneten Street-Muster durch Schneiden im selektiven Bandentfernungsschritt entfernt wird.
  4. Verfahren nach Anspruch 1, wobei der chemische Ätzprozeß im Ätz- und Trennschritt ein Trockenätzprozeß ist.
DE10391810T 2002-02-28 2003-02-06 Verfahren zum Zerlegen eines Halbleiterwafers Ceased DE10391810T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002-53436 2002-02-28
JP2002053436A JP2003257896A (ja) 2002-02-28 2002-02-28 半導体ウェーハの分割方法
PCT/JP2003/001236 WO2003073488A1 (fr) 2002-02-28 2003-02-06 Procede pour diviser une tranche de semi-conducteur

Publications (1)

Publication Number Publication Date
DE10391810T5 true DE10391810T5 (de) 2005-05-19

Family

ID=27764360

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10391810T Ceased DE10391810T5 (de) 2002-02-28 2003-02-06 Verfahren zum Zerlegen eines Halbleiterwafers

Country Status (8)

Country Link
US (1) US6803247B2 (de)
JP (1) JP2003257896A (de)
KR (1) KR20040086724A (de)
CN (1) CN1515026A (de)
AU (1) AU2003248339A1 (de)
DE (1) DE10391810T5 (de)
TW (1) TWI259555B (de)
WO (1) WO2003073488A1 (de)

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040137700A1 (en) * 2002-02-25 2004-07-15 Kazuma Sekiya Method for dividing semiconductor wafer
US6716723B2 (en) * 2002-06-05 2004-04-06 Intel Corporation Wafer cutting using laser marking
US7518217B2 (en) * 2004-11-11 2009-04-14 Yamaha Corporation Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor
JP2006173462A (ja) * 2004-12-17 2006-06-29 Disco Abrasive Syst Ltd ウェーハの加工装置
JP4546483B2 (ja) * 2005-01-24 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4571870B2 (ja) * 2005-02-02 2010-10-27 株式会社ディスコ 露光装置
JP2006294913A (ja) * 2005-04-12 2006-10-26 Disco Abrasive Syst Ltd ウェーハの分割方法
JP4813855B2 (ja) * 2005-09-12 2011-11-09 株式会社ディスコ 切削装置および加工方法
US7682937B2 (en) * 2005-11-25 2010-03-23 Advanced Laser Separation International B.V. Method of treating a substrate, method of processing a substrate using a laser beam, and arrangement
JP4749851B2 (ja) * 2005-11-29 2011-08-17 株式会社ディスコ ウェーハの分割方法
US20070173032A1 (en) * 2006-01-25 2007-07-26 Lexmark International, Inc. Wafer dicing by channels and saw
US7572698B2 (en) * 2006-05-30 2009-08-11 Texas Instruments Incorporated Mitigation of edge degradation in ferroelectric memory devices through plasma etch clean
JP4933233B2 (ja) * 2006-11-30 2012-05-16 株式会社ディスコ ウエーハの加工方法
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
EP2139028A1 (de) * 2007-04-05 2009-12-30 Hitachi Chemical Company, Ltd. Verfahren zur herstellung eines halbleiterchips, klebefilm für einen halbleiter und den film verwendende verbundfolie
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
JP2009141024A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 粘着テープ
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8946058B2 (en) 2011-03-14 2015-02-03 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9070760B2 (en) 2011-03-14 2015-06-30 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9129904B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US9126285B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8951819B2 (en) 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
US8652940B2 (en) 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US8946057B2 (en) 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
US8969177B2 (en) 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US9048309B2 (en) 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US8940619B2 (en) 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US8993414B2 (en) 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US8845854B2 (en) 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9159574B2 (en) 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
CN102923939B (zh) * 2012-09-17 2015-03-25 江西沃格光电股份有限公司 强化玻璃的切割方法
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
US9236305B2 (en) 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US8980726B2 (en) 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
US9620379B2 (en) 2013-03-14 2017-04-11 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US8883614B1 (en) 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US20150037915A1 (en) * 2013-07-31 2015-02-05 Wei-Sheng Lei Method and system for laser focus plane determination in a laser scribing process
US9105710B2 (en) 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9224650B2 (en) 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9299614B2 (en) 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9293304B2 (en) 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9018079B1 (en) 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US8927393B1 (en) 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US9012305B1 (en) 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US8991329B1 (en) 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
US9236284B2 (en) 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US9130030B1 (en) 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
US20150255349A1 (en) 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9275902B2 (en) 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
US9076860B1 (en) 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
JP6260416B2 (ja) * 2014-04-07 2018-01-17 株式会社ディスコ 板状物の加工方法
US8975163B1 (en) 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US8999816B1 (en) 2014-04-18 2015-04-07 Applied Materials, Inc. Pre-patterned dry laminate mask for wafer dicing processes
US9159621B1 (en) 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US8912075B1 (en) 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US8980727B1 (en) 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US9112050B1 (en) 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9093518B1 (en) 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
US9349648B2 (en) 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US9117868B1 (en) 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US11195756B2 (en) 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9177861B1 (en) 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9130056B1 (en) 2014-10-03 2015-09-08 Applied Materials, Inc. Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
US9570314B2 (en) 2014-10-13 2017-02-14 UTAC Headquarters Pte. Ltd. Methods for singulating semiconductor wafer
US9245803B1 (en) 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US10692765B2 (en) 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
US9159624B1 (en) 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
US9601375B2 (en) 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US9478455B1 (en) 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
EP3376526B1 (de) * 2015-11-09 2022-06-22 Furukawa Electric Co., Ltd. Verfahren zur herstellung eines halbleiterchips und darin verwendetes maskenintegriertes oberflächenschutzband
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9852997B2 (en) 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
CN108630599A (zh) * 2017-03-22 2018-10-09 东莞新科技术研究开发有限公司 芯片的形成方法
JP6899252B2 (ja) * 2017-05-10 2021-07-07 株式会社ディスコ 加工方法
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
US10535561B2 (en) 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
CN109087872A (zh) * 2018-08-04 2018-12-25 戴先富 Led扩晶机
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
US11011424B2 (en) 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
CN110581100B (zh) * 2019-09-29 2021-12-31 潍坊歌尔微电子有限公司 一种传感器的划切方法
US11600492B2 (en) 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US11211247B2 (en) 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications
TWI839620B (zh) 2021-06-30 2024-04-21 立積電子股份有限公司 半導體裝置及形成半導體裝置之方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5597767A (en) * 1995-01-06 1997-01-28 Texas Instruments Incorporated Separation of wafer into die with wafer-level processing
JPH10256331A (ja) * 1997-03-14 1998-09-25 Super Silicon Kenkyusho:Kk 評価用半導体ウェーハの作成方法
JP4387007B2 (ja) * 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001148358A (ja) * 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
JP4757398B2 (ja) * 2001-04-24 2011-08-24 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
US6716723B2 (en) * 2002-06-05 2004-04-06 Intel Corporation Wafer cutting using laser marking

Also Published As

Publication number Publication date
US20040115901A1 (en) 2004-06-17
US6803247B2 (en) 2004-10-12
KR20040086724A (ko) 2004-10-12
TWI259555B (en) 2006-08-01
CN1515026A (zh) 2004-07-21
TW200303601A (en) 2003-09-01
WO2003073488A1 (fr) 2003-09-04
JP2003257896A (ja) 2003-09-12
AU2003248339A1 (en) 2003-09-09

Similar Documents

Publication Publication Date Title
DE10391810T5 (de) Verfahren zum Zerlegen eines Halbleiterwafers
DE10391811B4 (de) Verfahren zum Zerlegen eines Halbleiterwafers
DE69736646T2 (de) Verfahren zum Zertrennen von Wafern in Einzelchips
DE10056999A1 (de) Halbleiterwafer mit regelmäßigem oder unregelmäßigem Chipmuster und Dicing-Verfahren dafür
DE102014019374B4 (de) Zuletzt geschnittene selbstadjustierende Litho-Ätz Strukturierung
DE10056541B4 (de) Verfahren zum Reinigen von Quarzsubstraten unter Verwendung von leitenden Lösungen
DE102006014852A1 (de) Halbleiter-Wafer mit mehrfachen Halbleiterelementen und Verfahren zu ihrem Dicen
DE102005047122A1 (de) Verfahren zum Unterteilen eines Halbleiterwafers entlang von Straßen
DE2723465C2 (de) Maske zum Aufbringen eines Musters auf ein Substrat und Verfahren zu ihrer Herstellung
DE102019212100B4 (de) Ablöseverfahren für trägerplatte
DE102006007431A1 (de) Durch Halbleitersilizium-Verfahrenstechnik gebildeter Probenträger
EP0999583A2 (de) Stabilisierung eines Substrats mittels Trägerelement
DE19639176A1 (de) Vorrichtung und Verfahren zum Bilden von Elektroden elektronischer Komponenten
DE10296522T5 (de) Verfahren zur Herstellung eines Halbleiterchips
DE102020204895A1 (de) Herstellungsverfahren für chips
DE102016114521B4 (de) Lithografische Substratmarkierungseinrichtung, lithografische Wafermarkierungseinrichtung und Verfahren zum Herstellen von Substratcodierungsmarken
DE19829863B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2719902A1 (de) Verfahren zum entfernen isolierter materialbereiche von einer unterlage
DE2620998A1 (de) Verfahren zur herstellung von traegern fuer die verarbeitung von ic-chips
DE2643811C2 (de) Lithographie-Maske mit einer für Strahlung durchlässigen Membran und Verfahren zu ihrer Herstellung
DE102013109375B4 (de) Verfahren zum verarbeiten eines wafers
DE102021207413A1 (de) Trägerplatten-entfernungsverfahren
DE102004006774A1 (de) Halbleiterwafer-Bearbeitungsverfahren
WO1999048137A2 (de) Verfahren und vorrichtung zum behandeln von wafern mit bauelementen beim abdünnen des wafers und beim vereinzeln der bauelemente
EP0996147A1 (de) Verfahren zum Herstellen eines Halbleiterchips durch anodischer Oxidation

Legal Events

Date Code Title Description
8141 Disposal/no request for examination
8110 Request for examination paragraph 44
8170 Reinstatement of the former position
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20120609