KR20040073376A - 미세 패턴 프린트 배선용 동박과 그 제조방법 - Google Patents

미세 패턴 프린트 배선용 동박과 그 제조방법 Download PDF

Info

Publication number
KR20040073376A
KR20040073376A KR1020040009230A KR20040009230A KR20040073376A KR 20040073376 A KR20040073376 A KR 20040073376A KR 1020040009230 A KR1020040009230 A KR 1020040009230A KR 20040009230 A KR20040009230 A KR 20040009230A KR 20040073376 A KR20040073376 A KR 20040073376A
Authority
KR
South Korea
Prior art keywords
copper foil
plating layer
copper
untreated
fine pattern
Prior art date
Application number
KR1020040009230A
Other languages
English (en)
Other versions
KR101090199B1 (ko
Inventor
켄사쿠시노자키
Original Assignee
후루카와서키트호일가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와서키트호일가부시끼가이샤 filed Critical 후루카와서키트호일가부시끼가이샤
Publication of KR20040073376A publication Critical patent/KR20040073376A/ko
Application granted granted Critical
Publication of KR101090199B1 publication Critical patent/KR101090199B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/58Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0307Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12431Foil or filament smaller than 6 mils
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12431Foil or filament smaller than 6 mils
    • Y10T428/12438Composite
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12472Microscopic interfacial wave or roughness
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12903Cu-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12903Cu-base component
    • Y10T428/1291Next to Co-, Cu-, or Ni-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12993Surface feature [e.g., rough, mirror]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31652Of asbestos
    • Y10T428/31663As siloxane, silicone or silane

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

본 발명은 수지 기판과의 사이에서 충분한 접착 강도를 가지며, 미세 패턴 형성시의 잔동(殘銅:잔류 동박), 배선 라인의 손상 등의 문제를 해소하고, 내열성, 전기 특성에 있어서도 우수한 미세 패턴 프린트 배선용 동박 및 그 제조방법을 제공하기 위하여, 미처리 동박의 표면에 조화(粗化)처리를 실시하여 이루어지는 미세 패턴 프린트 배선용 동박에 있어서, 조화처리를 실시하기 전의 미처리 동박의 표면 거칠기가 10 평균점 거칠기 Rz로 2.5㎛ 이하이며, 소지산의 최소 피크간 거리가 5㎛ 이상인 전해 동박인 미세 패턴 프린트 배선용 동박, 혹은 미처리 동박 표면에 평균입경 2㎛ 이하의 결정입자가 표출되는 전해 동박으로 구성된다.

Description

미세 패턴 프린트 배선용 동박과 그 제조방법{Copper foil for fine printed circuit and method for manufacturing the same}
본 발명은 미세패턴 배선용 동박 및 그 제조방법에 관한 것이다.
통상적으로 전해 동박의 제조는 두 가지 공정으로 이루어진다. 제1 공정으로서 전해 제박장치에 의하여 제박(製箔) 수행하고, 제2 공정으로서 표면처리 장치에 의하여 밀착성 향상을 위한 조화(粗化)처리, 각종 표면처리를 수행하여 프린트 배선판에 사용되는 동박을 제조한다.
도1은 전해동박 제조의 제1 공정을 나타낸 것으로서, 전해 제박 장치라고 불리는 회전하는 드럼 형상의 음극 (스테인레스 또는 티탄) (캐소드)2와 상기 음극2에 대응하여 동심 원상으로 배치된 양극 (Pb 또는 DSA) (아노이드)1로 이루어지며, 상기 음극2와 양극1의 사이에 구리 도금액3을 통하여, 양극 사이에 전류를 흘려 음극2에 소정 두께로 구리를 석출시킨 후 박리하여, 동박4를 제조한다. 이러한 동박4를 본 명세서에서는 미처리 동박이라고 칭한다.
미처리 동박은 동장 적측판에 요구되는 성능을 부여하기 위하여, 제2 공정으로서, 도2에 도시한 바와 같이 전기 화학적 또는 화학적으로 표면처리를 연속적으로 시행한다. 도2는 미처리 동박의 표면을 처리하는 표면 처리 장치로서, 미처리 동박4을 전해액5이 충전된 전해조(電解槽), 전해액6이 충전된 전해조를 연속적으로 통과시켜 전극7을 아노이드로 하고, 동박 자체를 캐소드로하여 표면 처리를 실시하여 표면처리 동박8을 제조한다. 이렇게 하여 표면처리를 실시한 후의 동박을 본 발명 명세서에서는 표면처리 동박이라고 칭한다. 표면처리 동박은 프린트 배선판에사용된다.
미처리 동박의 표면처리 방법은, 동박을 수지 기판에 견고하게 접합시키기 위하여, 또는 프린트 배선판으로서의 소정의 전기 특성, 에칭 특성, 내열성, 내약품성을 만족시키기 위하여 동박의 수지기판과의 피접합면에 조화(粗化)처리를 실시하고, 추가로 상기 조화처리가 실시된 면에 아연 도금이나 니켈 도금 등을 실시하고, 추가로 상기 아연도금이나 니켈 도금을 실시한 면 위에 크로매트 처리, 실란커플링제 처리 등을 실시한다.
예로서, 산성 구리 도금욕 중에서 동박을 음극으로하고, 한계 전류밀도 부근에서 소위 "탄 도금(burnt plating)"을 실시함으로써 동박의 피접합면을 조화면을 구성하는 방법이 개시되어 있다. (일본 특허 공개 소40-15327호 공보참조)
또한, 탄 도금에 의하여 동박 피접합면을 조화(거친)면으로 구성하고, 상기 조화면의 미세한 돌기군의 표면을 통상의 구리 도금에 의한 동박 (소위 "캅셀층")으로 피복하여, 상기 조화면의 미세한 돌기군을 동박에 안정적으로 고정하는 방법이 개새되어 있다. (미국특허 제3293109호 명세서 참조) 이러한 일련의 처리를 본 발명의 명세서에서는 조화처리라 칭한다.
상기와 같은 표면처리 동박을 사용한 프린트 배선판은 통상 다음과 같은 공정을 통하여 제조된다.
우선, 글라스ㆍ에폭시 수지나 폴리이미드 수지 등으로 구성된 전기 절연성 기판으 표면에 표면회로 형성용의 상기 표면처리 동박을 배치하고, 가열ㆍ가압하여 동장 적층판을 제조한다.
이어서, 상기 동장 적층판에 스루홀을 천공(穿孔)하고, 스루홀 도금을 순차적으로 수행한 후에, 상기 동장 적층판의 표면의 동박에 에칭처리를 수행하여 소정의 선폭과 소정 선간 피치를 구비한 배선 패턴을 형성하고, 최종적으로 솔더 레지스트의 형성이나 기타 마무리 처리를 수행한다.
이때 이용하는 동박에 대해서는, 기판에 열압착되는 측의 표면을 조화면으로하고, 이 조화면으로 상기 기판에 대한 앵커 효과를 발휘하게 하여, 상기 기판과 동박과의 접합강도를 높여, 프린트 배선판으로서의 신뢰성을 확보하고 있다.
최근에는 동박의 조화면을 미리 에폭시 수지와 같은 접합용 수지로 피복하고, 상기 접합용 수지를 반경화 상태 (B 스테이지)의 절연수지층으로 한 수지부착 동박을 표면 회로 형성용 동박으로 이용하여, 그 절연 수지층 측을 기판에 열압착하여 프린트 배선판, 특히, 빌드업 프린트 배선판을 제조하고 있다.
또, 각종 전자제품의 고집적화에 대응하여, 이러한 빌드업 프린트 배선판에서는 배선 패턴도 고밀도화가 요구되어, 미세한 선폭이나 선간 피치의 배선으로 구성되는 배선 패턴, 소위 미세 패턴 프린트 배선판이 요구되고 있다. 예를 들면, 반도체 패캐지에 사용되는 프린트 배선판의 경우에는 선폭이나 선간 피치가 각각 15㎛ 전후라고 하는 고밀도 극미세 배선을 구비한 배선판이 요구되고 있다.
이러한 프린트 배선판 형성용 동박으로서, 표면의 거칠기가 거친 동박을 이용하면, 기판의 표면까지 에칭하기 위하여 필요한 시간이 길어지고, 그 결과, 도3에 나타낸 바와 같이 기판B에 접합된 동박A의 배선 패턴에서의 측벽의 수직성이 붕괴되어, 다음과 같은 식:
Ef=2T/(Wb-Wt)
(여기서, T는 동박의 두께, Wb는 형성된 배선 패턴의 저면 폭, Wt는 형성된 배선 패턴의 상면 폭이다.) 으로 표시되는 에칭 팩터(Ef)가 감소하게 된다.
이러한 문제는 형성되는 배선 패턴에 있어서의 배선 선폭이 넓은 경우에는 그다지 심각한 문제가 되지는 않으나, 선폭이 협소한 배선 패턴의 경우에는 단선으로 이어질 수 도 있다.
이러한 미세 패턴의 요구에 대하여, 동박 성능에서 에칭성에 큰 영향을 미치는 요인의 하나는 표면의 거칠기이다. 특히 조화처리를 실시하여 수지 기판과 접착되는 면의 거칠기의 영향이 크다. 동박의 거칠기에 영향을 주는 요인에는 크게 나누어 두가지가 있다. 첫째는 미처리 동박의 조화면의 표면 거칠기이고, 또다른 하나는 조화처리(도금처리)로 부착된 입상 금속의 부착 방식이다.
미처리 동박의 조면(粗面)의 표면 거칠기가 큰 경우, 조화처리 후의 동박 표면의 거칠기도 커지게 된다. 또한, 일반적으로 입상(粒狀)의 금속 부착량이 많아지면 조화처리 후의 동박 표면의 조도는 거칠어진다.
미처리 동박의 조면(粗面)의 표면 거칠기는 동박을 전해로 제조할 때의 드럼 형상의 캐소드에 구리를 석출시킬 때의 전해 조건, 특히 전해액에 첨가되는 첨가제에 의하여 결정되는 경우가 많다.
또한, 조화처리를 구성하는 "탄 도금"의 구리 도금액 조성, 도금 조건에 의하여 입자 형상 및 부착 방식이 크게 영향을 받는다.
일반적으로 미처리 동박은 광택면이라고 불리는 제조 시에 드럼에 접촉되어있던 면은 비교적 평활하지만, 반대면인 구리 도금액과 접촉하고 있었던 면은 요철을 갖게 된다. 여기서, 조면(粗面)을 평활화하는 시도로서, 예를 들면, 티오 요소(尿素) 등의 활성 유황을 구리 도금액 중에 첨가하여 전해 동박을 제조하는 방법이 개시되어 있다 (예를 들면, 미국특허 제 5,171,417). 그러나, 이 방법에 따라 제조된 미처리 동박의 조면(粗面)은 요철의 Rz값은 확실히 작아지나, (여기서 말하는 표면조도 Rz라는 것은 JISB06012에 규정되어 있는 10점 평균 거칠기로서, 이하 동일하다.) 도4에 표시한 바와 같이 피처리 동박(4)의 표면에 산과 계곡 부분이 존재한다. (이하, 이를 본 발명의 명세서에서는 소지산이라고 칭한다.)
통상, 이러한 동박의 소지산의 피치간 거리는 5㎛ 이하로서, 이러한 표면에 조화처리를 시행하면 도4에 나타낸 바와 같이 소지산의 정점의 부분에 조화입자(12)가 집중적으로 석출되어, 계곡부분에는 그다지 석출되지 않는다.
또한, 조화처리를 행하는 구리 도금액의 조성, 도금 조건에 의해서는 도4에 부호 (12b)로 나타내는 바와 같이 조화입자의 이상 석출이 발생한다. 이러한 이상석출은 동작 적층판을 제조하고, 에칭한 후에 소위 잔동(殘銅:잔류 구리)이 되어, 미세 패턴을 형성하는 것이 불가능하다.
또한, 광택면은 비교적 평활하므로, 광택면 측에 입상(粒狀) 동을 부착시켜 수지 기판과의 접합강도를 향상시키려는 시도도 이루어지고 있다. (예를 들어, 일본특허 공개 평6-270331호 공보 참조)
그러나, 미처리 동박의 광택면은 언뜻 광택이 있어 평활하게 보이지만, 제조시에 티탄 드럼에 접하고 있었던 면이기 때문에 정확히 티탄 드럼의 복제품이된다. 따라서, 티탄 드럼의 표면 결함의 영향을 받아 깊은 결함이 발생하는 경우가 있다.
이러한 결함 표면 표면에 조화처리를 시행하면, 도5에 나타낸 바와 같이 요철의 Rz값은 확실히 줄어드나, 상처(기스) 부분에 조화 입자의 이상 석출 (12b)가 일어나, 이상 석출 부분은 미세 패턴 제작시에 잔동(殘銅)이 되어 미세 패턴의 제작이 곤란해 진다.
상기 각 특허문헌에서 개시되어 있는 기술에 따른 동박 및 조화면의 처리방법으로는 전자 제품의 소형화 및 고성능화가 진행되어, 프린트 기판의 소형화 및 고밀도화가 요구되고 있는 최근의 미세 패턴화 요구에는 적절히 대응하는 것이 불가능하고, 수지 기판과의 접착 강도 부족, 미세 패턴 형성시의 잔동, 배선 라인의 손상 등의 문제가 지적되고 있다.
본 발명은 이러한 종래 기술의 문제를 해결하기 위하여 이루어진 것으로서, 수지 기판과의 사이에서 충분한 접착강도를 가지며, 미세 패턴 형성시의 잔동, 배선 라인의 손상 등의 문제를 해결하고, 내열성, 전기특성에 있어서도 우수한 미세 패턴 프린트 배선용 동박 및 그 제조방법을 제공하는 것이다.
본 발명의 미세 패턴 프린트 배선용 동박은, 미처리 동박의 표면에 조화처리를 시행하여 구성되는 미세 패턴 프린트 배선용 동박으로, 상기 조화처리를 실시하기 전의 미처리 동박의 표면 거칠기가 10점 평균 조도 Rz로 2.5㎛ 이하이며, 소지산의 최소 피크간 거리가 5㎛ 이상인 전해 동박인 것을 특징으로 한다.
또한, 본 발명의 미세 패턴 프린트 배선용 동박은, 미처리 동박의 표면에 조화처리를 시행하여 구성되는 미세 패턴 프린트 배선용 동박으로, 상기 조화처리를 실시하기 전의 미처리 동박의 표면 거칠기가 10점 평균 조도 Rz로 2.5㎛ 이하이며, 소지산의 최소 피크간 거리가 5㎛ 이상이며, 표면에 평균 입경2㎛ 이하의 결정 입자가 표출되어 있는 전해 동박인 것을 특징으로 한다.
상기 미처리 동박의 적어도 일측 표면에, 조화처리로서 몰리브덴, 철, 코발트, 니켈 및 텅스텐 중 적어도 하나를 함유하는 구리의 탄 도금에 의하여 구리의 탄 도금층이 형성되어 있는 것이 바람직하다.
또한, 바람직하게는 상기 탄 도금층의 상면에 구리 도금층이 형성되어 있는 것이 좋다.
본 발명의 미세 패턴 프린트 배선용 동박의 제조방법은 멜카프트기를 함유하는 화합물, 염화물 이온 및 분자량 10,000 이하의 저분자량 아교 또는/및 고분자 다당류를 첨가한 구리 도금액에서, 전류 밀도의 범위가 50A/dm2이상 100A/dm2이하로 제박한 전해 미처리 동박 표면에 조화처리를 실시한 것을 특징으로 한다.
또한, 본 발명의 미세 패턴 프린트 배선용 동박의 제조방법은 표면 거칠기가 10점 평균 조도 Rz로 2.5㎛ 이하이며, 소지산의 최소 피크간 거리가 5㎛ 이상인 미처리 전해 동박의 적어도 일측 표면에 0.001~5g-Mo/l, 0.01~10g-M/l (M= Fe 및/또는 Co 및/또는 Ni), 0.1~1ppmW 중 적어도 하나를 함유하는 도금욕에서, 도금액 온도를 10~30℃로 유지하고, 미처리 전해 동박을 음극으로하고, 상기 욕의 한계 전류밀도 부근의 전류밀도에서 전해하여 구리의 탄 도금층을 구비하는 것을 특징으로 하는 제조방법이다.
또한, 본 발명의 미세 패턴 프린트 배선용 동박의 제조방법은 표면 거칠기가 10점 평균 조도 Rz로 2.5㎛ 이하이며, 소지산의 최소 피크간 거리가 5㎛ 이상이며, 표면에 평균 입경2㎛ 이하의 결정 입자가 표출되어 있는 미처리 전해 동박의 적어도 일측 표면에 0.001~5g-Mo/l, 0.01~10g-M/l (M= Fe 및/또는 Co 및/또는 Ni), 0.1~1ppmW 중 적어도 하나를 함유하는 도금욕에서, 도금액 온도를 10~30℃로 유지하고, 미처리 전해 동박을 음극으로하고, 상기 욕의 한계 전류밀도 부근의 전류밀도에서 전해하여 구리의 탄 도금층을 설치하는 것을 특징으로 하는 제조방법이다.
도1은 미처리 동박의 제조공정을 나타낸 설명도이며,
도2는 미처리 동박을 조화(粗化)처리하는 공정을 나타낸 설명도이며,
도3은 동박적층 기판의 동박을 에칭처리한 때의 상태의 일례를 나타낸 설명도이며,
도4는 종래 미처리 동박의 매트면에 조화(粗化)입자를 부착시킨 상태의 일례를 나타낸 설명도이며,
도5는 종래 미처리 동박의 평활면에 조화(粗化)입자를 부착시킨 상태의 일례를 나타낸 설명도이며,
도6은 본 발명의 미처리 동박의 매트면에 조화입자를 부착시킨 상태의 일례를 나타낸 설명도이며,
도7은 배선 패턴에 있어서의 동박의 기복(起伏)에 의한 비직선성을 설명하는 도면이다.
이하, 본 발명을 실시예에 기초하여 더욱 구체적으로 설명한다. 단, 본 발명은 이에 한정되는 것은 아니다.
도6은 본 실시형태의 미처리 동박의 매트면에 조화 입자를 부착시킨 상태의 일례를 나타낸 설명도이다.
즉, 미처리 동박(9)의 표면에 조화처리로서, 미세 조화입자(12a)가 부착되어 미세 조화입자층(12)가 형성되어 있는 구성이다.
본 실시형태의 미세 패턴 프린트 배선용 동박은 미처리 동박의 표면에 조화처리를 실시하여 이루어진 미세 패턴 프린트 배선용 동박으로, 상기 조화처리를 실시하기 전의 미처리 동박의 표면 거칠기가 10점 평균 조도 Rz로 2.5㎛ 이하이며, 소지산의 최소 피크간 거리가 5㎛ 이상인 전해 동박이다.
또한, 본 실시형태의 미세 패턴 프린트 배선용 동박은 미처리 동박의 표면에 조화처리를 실시하여 이루어진 미세 패턴 프린트 배선용 동박으로, 상기 조화처리를 실시하기 전의 미처리 동박의 표면 거칠기가 10점 평균 조도 Rz로 2.5㎛ 이하이며, 소지산의 최소 피크간 거리가 5㎛ 이상이며, 표면에 평균 입경2㎛ 이하의 결정 입자가 표출되어 있는 전해 동박이다.
상기 본 실시형태의 미세 패턴 프린트 배선용 동박을 제조하는 방법으로는, 멜카프트기를 함유하는 화합물, 염화물 이온 및 분자량 10,000 이하의 저분자량 아교 또는/및 고분자 다당류를 첨가한 구리 도금액에서, 전류 밀도의 범위가 50A/dm2이상 100A/dm2이하로 제박한 전해 미처리 동박 표면에 조화처리를 실시한다.
또한, 본 실시형태의 미세 패턴 프린트 배선용 동박을 제조하는 방법은 상기와 같은 방법 등으로 얻어진 표면 거칠기가 10점 평균 조도 Rz로 2.5㎛ 이하이며, 소지산의 최소 피크간 거리가 5㎛ 이상인 미처리 전해 동박의 적어도 일측 표면에 상기의 조화처리로서 0.001~5g-Mo/l, 0.01~10g-M/l (M= Fe 및/또는 Co 및/또는 Ni), 0.1~1ppmW 중 적어도 하나를 함유하는 도금욕에서, 도금액 온도를 10~30℃로 유지하고, 미처리 전해 동박을 음극으로하고, 상기 욕의 한계 전류밀도 부근의 전류밀도에서 전해하여 구리의 탄 도금층을 구성한다.
혹은, 상기와 같은 방법 등으로 얻어진 표면 거칠기가 10점 평균 조도 Rz로2.5㎛ 이하이며, 소지산의 최소 피크간 거리가 5㎛ 이상이며, 표면에 평균 입경2㎛ 이하의 결정 입자가 표출되어 있는 미처리 전해 동박의 적어도 일측 표면에 상기 조화처리로서 0.001~5g-Mo/l, 0.01~10g-M/l (M= Fe 및/또는 Co 및/또는 Ni), 0.1~1ppmW 중 적어도 하나를 함유하는 도금욕에서, 도금액 온도를 10~30℃로 유지하고, 미처리 전해 동박을 음극으로하고, 상기 욕의 한계 전류밀도 부근의 전류밀도에서 전해하여 구리의 탄 도금층을 구비한다.
상기 제조방법에 이용되는 멜카프트기를 갖는 화합물로서는, 3-멜카프트1-프로판슐폰산염이 적당하다. 3-멜카프트1-프로판슐폰산염은, HS(CH3)3SO3Na 등으로 표시되는 화합물로서 단독으로는 구리의 결정을 미세화하는 효과는 얼마 없으나, 다른 유기화합물과 조합하여 사용함으로써 구리 결정을 미세화하고, 요철이 적은 도금 표면을 얻는 것이 가능하다. 멜카프트기를 갖는 화합물은 해당 분자가 황산구리 전해액 중의 구리 이온과 반응하여 착체(錯體)가 됨으로써, 혹은 도금 계면에 작용하여 과전압을 상승시킴으로써 구리 결정을 미세화하고 요철이 적은 도금면을 형성하는 것으로 추정된다.
본 실시형태에서 사용하는 고분자 다당류로서는, 전분, 셀룰로스, 식물 고무 등의 탄수화물로, 일반적으로 수중에서 콜로이드가 되는 것이 바람직하다. 공업적으로 저렴하게 제공되고 있는 것으로서, 전분은 식용 전분, 공업용 전분, 덱스트린, 셀룰로스로는 수용성 셀룰로스에테르 (카르복시메틸셀룰로스나트륨, 카르복시메틸히드록시에틸셀룰로스에테르 등), 또, 식물 고무로서는 아라비아 고무나트라칸드 고무가 바람직하다.
상기 고분자 다당류는, 멜카프트기를 갖는 화합물과 조합함으로써 구리의 결정을 미세화하고, 요철이 없는 도금면을 형성한다. 또한, 결정의 미세화와 더불어, 이러한 고분자 다당류에는 제조된 동박의 취성(脆性)화를 방지하는 기능이 있다. 이러한 고분자 다당류는 동박에 축적된 내부 응력을 완화하기 때문에 음극으로부터 박리되어 권취될 때의 파괴나 동박이 말려버리는 현상을 방지할 뿐만 아니라, 상온 및 고온의 신장률도 개선한다.
본 실시형태에서 사용하는 저분자 아교는, 일반적으로 제공되는 아교, 혹은 젤라틴을 효소나 산 혹은 알카리로 분해하여 그 분자량을 저감시킨 아교, 예를 들면, 닛비 젤라틴사(社)의 "PBF"나 미국 Peter-Cooper사(社)의 "PCRA"의 제품명으로 시판되고 있는 것을 사용할 수 있다. 이러한 아교의 분자량은 1만 이하로서, 저분자량이기 때문에 젤리 강도가 현저하게 낮은 것이 특징이다.
통상의 아교는 미세공(微細孔)의 방지나 조면(粗面)의 거칠기를 억제하여, 형상을 조절하는 효과가 있으나, 신장(伸長) 특성을 저하시키는 폐해도 있다. 그러나, 통상의 아교 (혹은 젤라틴)로서 시판되고 있는 것보다도 분자량이 적은 아교를 사용하면 신장 특성 등을 크게 희생하지 않고, 미세공의 방지나 조면의 거칠기를 억제하여 형상을 조절하는 효과가 있다. 또한, 멜카프트기를 갖는 화합물에 고분자 다당류와 저분자량 아교를 동시에 더하면, 각각 단독으로 첨가하는 것보다도 동박의 고온 신장률 개선과 동시에, 미세공의 방지나 미세하고 균일한 요철면을 얻는 것이 가능하게 된다.
또한, 상기 물질 외에 전해액에 추가로 염화물 이온을 첨가한다. 전해액 중에 염화물 이온이 전혀 존재하지 않으면, 소정의 동박 조면(粗面)이 로우 프로파일화(low-profile)될 수 없기 때문이다. 그 첨가량으로는 수 ppm으로도 효과가 있기는 하지만 넓은 전류밀도 범위에서 안정적으로 로우 프로파일 동박을 제조하기 위해서는 10~60ppm의 범위로 조절하는 것이 바람직하다. 첨가량이 60ppm을 초과해도 로우 프로파일화는 진행되지만, 첨가량을 증가한 만큼 그 효과가 현저하지 않으며, 오히려 첨가량이 과잉되면 수지상(樹枝狀)의 석출이 일어나거나, 한계 전류밀도가 저하되기 때문에 바람직하지 않다.
상술한 바와 같이 전해액에 멜카프트기를 갖는 화합물, 고분자 다당류, 저분자량 아교와 미량의 염화물 이온을 병용 첨가함으로써, 미세 패턴화를 위한 로우 프로파일 동박에 요구되는 각종 특성이 높은 수준에서 실현 가능하다. 추가로, 본 실시형태에서 제조된 동박 (이하, 미처리 동박이라고 칭한다.)의 석출면의 표면 조도 Rz는 상기 미처리 동박의 광택면의 표면조도 Rz와 동일 정도이거나 그보다 적은 박(箔)이 되기 때문에 석출면 상에 후술하는 조화처리를 실시한 후의 표면 처리 동박은 종래의 것에 비하여 더욱 로우 프로파일화 되어, 커다란 에칭 팩터를 갖는 박(箔)이 된다.
본 발명의 출원인은 이미 이러한 미처리 동박이 제조방법에 대해서는 특허 제3313227호를 취득하고 있다. 그러나, 상기 특허에 나타난 방법은 조면(粗面)의 거칠기는 저하되도, 조면(粗面)상에 기복이 존재하여, 꼭 미세 패턴용 동박으로서 적절하다고는 말할 수 없었다.
그 원인은, 이러한 발명에 의한 박막을 사용하여, 15㎛ 전후의 미세 패턴을 작성하려고 하면, 패턴의 직선성이 그다지 우수하지 않다는 결점이 명확해 진다. (도7 참조). 이러한 직선성의 저하는 동박 표면의 기복과 밀접한 관계가 있다고 생각된다. 즉, 기복의 산(山) 부분은 박이 두껍게, 계곡 부분은 박이 얇아지게 된다. 이러한 동박을 사용하여 미세 패턴을 작성하면, 산 부분의 동박은 용해되기 어렵고, 계곡 부분에 해당하는 동박은 용해되기 쉬워, 직선성이 나빠진다고 추정된다. 미세 패턴용 동박으로서 적절한 동박은 표면 거칠기가 적고, 동시에 이러한 기복이 없이 매끈한 것이 이상적으로, 기복이 없는 박막이 최적이다.
본 발명의 발명자는 이러한 기복이 없는 표면 처리 동박을 추구한 결과, 조화처리를 실시하기 전의 미처리 동박은, 그 표면 거칠기가 10점 평균 조도 Rz로 2.5㎛ 이하이며, 소지산의 최소 피크간 거리가 5㎛ 이상인 전해 동박인 미처리 동박에 조화처리를 실시함으로써 이상적인 기복 없는 미세 패턴용 동박을 얻을 수 있음을 발견하고, 또한, 조화처리를 실시하기 전의 미처리 동박은, 그 표면 거칠기가 10점 평균 조도 Rz로 2.5㎛ 이하이며, 소지산의 최소 피크간 거리가 5㎛ 이상이며, 표면에 평균입경 2㎛ 이하의 결정 입자가 표출된 전해동박인 것이 최적인 것을 발견하여 본 발명을 완성했다.
미처리 동박의 표면 Rz가 2.5㎛ 이하이고, 또한 소지산의 최소 피치간 거리가 5㎛ 이상이 필요한 이유는, 조화입자를 석출했을 때, 소지산의 정점의 부분에 조화입자가 집중되지 않고 전체적으로 균일하게 조화입자가 석출되기 때문이다. 또한, 표면에 평균 입경 2㎛ 이하의 결정 입자가 표출되어 있으면, 그 위에 조화입자를 석출했을 때 극박 동박의 결정 입자의 영향을 받아, 미세한 입자를 석출시키는 것이 가능하다.
상기와 같은 본 실시형태에 관한 동박은, 극세(極細) 폭의 패턴을 성형한 경우, 직선성이 매우 양호하다. 그 이유는 미처리 동박에 기복이 없기 때문에 박의 두께에 변동폭이 적고, 게다가 미처리 동박 상에 부착되어 있는 구리 입자가 적고 입경이 동일하기 때문에 극세 폭의 패턴을 제작한 경우 에칭에 의한 동박의 용해 편차가 적기 때문이라고 생각된다.
본 실시형태의 표면처리 동박을 얻기 위한 기초가 되는 미처리 동박의 제조방법은 멜카프트기를 갖는 화합물, 염화물 이온 및 필요에 따라 저분자량 아교, 고분자 다당류를 첨가한 동(銅) 전해액으로 제조한 전해 동박으로, 제박 시의 전류 밀도가 50A/dm2이상 100A/dm2이하에서 제조된다.
여기서 전류밀도가 50A/dm2를 하회하는 경우, 기복이 두드러지게 되며, 기복의 산과 산의 피크 간격도 좁아지게 된다. 전류밀도가 높을 수록 기복은 줄어들지만, 과도하게 전류밀도를 상승시키면 제박 시에 티탄 드럼 계면으로의 전해액 중 구리의 공급이 충분하지 않게 되어 한계전류 밀도를 초과하여 탄? 상태의 도금이 되거나 혹은 분말상의 도금이 되어, 실제적으로 100A/dm2정도가 한계이다. 또한, 이러한 전류밀도에서 기복을 감소시키기 위해서는 도금액의 유속이 중요한 요소이다. 도금액의 유속을 0.05m/분~5m/분, 더욱 바람직하게는 0.2m/분~2m/분으로 하는 것이 바람직하다.
이는 0.05m/분을 하회하면 기복이 두드러지게 되고, 5m/분을 초과하는 것은 설비 구조상 문제가 있어 실용적이지 않기 때문이다.
미처리 동박의 표면에 조화처리를 실시하는 방법으로는, 미처리 동박의 적어도 일측 표면에 몰리브덴, 철, 코발트, 니켈 및 텅스텐 중 적어도 하나를 함유하는 동 도금욕에서, 도금액의 온도를 10~30℃로 유지하고, 피처리 동박을 음극으로하고, 상기 도금욕의 한계 전류 밀도 부근의 전류밀도로 전해하고, 구리의 탄 도금층으로서 동합금 입자를 돌기군으로 부착시키는 제조방법이다.
또한, 탄 도금층의 상면을 동박 도금층으로 피복하여 상기 돌기군의 이탈을 방지하는 것도 좋다.
조화처리의 탄 도금 전해액에는, 종래 산성 동 도금욕의 도금 액중에 세렌(selen), 텔루(tellur), 비소, 안티몬 및 비스머스(bismuth)의 적어도 하나를 0.01~1g-M/l (M=Se, Te, As, Sb, Bi) 첨가하는 방법이 알려져 있다. (일본 특허 공개 소53-39327호 공보참조)
그러나, 이러한 전해액을 사용하여 본 실시형태에 의한 미처리 동박 상에 탄 도금을 실시해도, 수지 기판과의 밀착 강도가 충분하지 않다. 또, 이러한 첨가제를 사용하지 않은 경우는 밀착력은 비교적 양호하나, 이상 석출이 발생한다.
또, 본 발명의 출원인들은 몰리브덴, 철, 코발트, 니켈 및 텅스텐 중 적어도 하나를 함유하는 동 도금욕을 사용한 탄 도금을 통상의 미처리 동박(요철이 있는 박)에 행하는 방법을 이미 발견했다. (일본 특허 공개 평11-256389호 공보 참조) 그러나, 이 도금액을 사용해도 미처리 동박을 본 출원에 나타낸 미처리 동박을 사용하고, 도금액 온도를 10~30℃로 하지 않으면 미세 패턴에 적합한 조화처리가 되지 않는다.
상기 온도 범위로 설정하여, 최초로 조화처리 입경이 적고, 크기가 일정하며, 이상 석출이 없는 조화처리를 수행하는 것이 가능하다.
본 실시형태에 따른 미처리 동박 상에 구비되는 탄 도금층의 겉보기 막 두께는 0.2~2.5㎛인 것이 바람직하고, 0.4~1.5㎛인 것이 더욱 바람직하다. 여기서, "겉보기 막 두께"라는 것은 "탄 도금"의 처리 전류를 흘렸을 때 석출되는 입상의 도금층을 평활 도금으로 환산하여 구한 막 두께이다.
본 실시형태의 동박은 상기 탄 도금층의 위에 동 도금층 (소위 "캅셀층")을 형성한 것도 바람직하며, 캅셀층의 겉보기 두께는 0.2~2.5㎛인 것이 바람직하고, 보다 바람직하게는 0.4~1.5㎛이 적절하다.
또한, 본 실시형태에 관한 동박은 필요에 따라 추가로 상기 탄 도금층 또는 캅셀층의 위에 니켈 도금층, 니켈합금 도금층, 아연 도금층, 아연 합금 도금층, 코발트 도금층, 코발트 합금 도금층, 크롬 도금층 및 크롬 합금 도금층의 적어도 하나의 층을 형성한 것이여도 좋으며, 추가적으로 이러한 캅셀층 또는 상기 니켈 도금층 등의 위에 커플링제 처리를 실시한 것이여도 좋다. 이와 같이 본 실시형태에 관한 동박 표면에는 니켈, 아연, 코발트, 크롬, 이들 합금의 적어도 하나의 도금층을 필요에 따라 시행함으로써 목적으로 하는 특성을 갖는 미세 패턴 프린트 배선에 적합한 표면처리 동박을 제조하는 것이 가능하다.
한편, 본 실시형태에 있어서, 탄 도금층을 형성하는 방법은 산성 동 전해욕을 이용하여, 피처리 동박을 음극으로하고, 상기 전해욕의 한계 전류밀도 부근의 전류밀도로 전해하여 동박 표면에 구리의 탄 도금층을 형성하는 제조방법으로서, 상기 전해욕의 전해액 중에 몰리브덴, 철, 코발트, 니켈 및 텅스텐의 적어도 하나를 함유시키는 것이 좋다.
여기서, 몰리브덴의 농도는 0.001-Mo/l 미만이면 소정의 효과가 현저하지 않고, 한편 5-Mo/l를 초과하여 첨가해도 소정의 효과가 그 존재량의 증가에 비하여 현저하게 증대되지 않기 때문에 경제적이지 않다. 또한, 도금층이 탄 도금층이 분말상이 되기 쉽기 때문에 바람직하지 않다.
철, 코발트, 니켈은 0.1~10g-M/l (M은 Fe, Co, Ni) 함유시키는 것이 바람직하고, 텅스텐의 농도는 0.1ppm~1ppm 함유시키는 것이 바람직하다. 상기 철 등의 규정 농도 외의 거동은 몰리브덴의 거동과 동일하다.
또한, 이러한 첨가제는 전해액에 용해되는 것이라면 특별한 제한은 없으나, 대표적인 화합물로서는 하기의 것을 열거할 수 있다.
1. 몰리브덴: 몰리브덴산나트륨 (2수염)
2. 철 : 황산제1철 (7수염)
3. 코발트 : 황산코발트 (7수염)
4. 니켈 : 황산니켈 (7수염)
5. 텅스텐 : 텅스텐산나트륨 (2수염)
산성 동전해욕으로는, 광산(鑛酸)이라면 어느 것도 사용할 수 있으나, 통상 황산욕을 이용하는 것이 바람직하다.
일례로서 산성 동전해욕의 전해액의 조건을 예시하면,
1. 동 : 5~50g-Cu/l
2. 몰리브덴: 0.001~5g-Mo/l
3. 기타 : 0.01~10g-M/l (M=Fe, Co, Ni) 또는 0.1ppm~1ppm-W, 중 하나 이상
4. 산 : 10~200g-H2SO4/l
5. 액 온도 : 10~30℃
본 실시형태에 관한 동박의 제조방법에 있어서는 상기 탄 도금층을 형성하는 공정에 이어서, 상기 탄 도금층의 위에 동 도금층을 구비해도 좋다.
또한, 본 실시형태의 동박의 제조방법에 있어서는 상기 탄 도금층을 형성하는 공정에 이어서, 상기 탄 도금층의 위에 니켈 또는 니켈 합금 도금층, 아연 또는 아연합금 도금층, 코발트 또는 코발트합금 도금층, 혹은 크롬 또는 크롬합금 도금층을 형성하는 공정을 추가해도 좋다.
또한, 상기 동 도금층 형성 공정에 이어서, 니켈 도금층, 니켈합금 도금층, 아연 도금층, 아연합금 도금층, 코발트 도금층, 코발트합금 도금층, 크롬 도금층 및 크롬합금 도금층 중에 적어도 하나의 층을 형성하는 공정을 추가해도 좋다.
또한, 상기 동 도금층 혹은 상기 니켈, 아연, 코발트, 크롬, 이들 합금의 도금층의 형성 공정에 이어서, 그 위에 크로매트 처리, 실란 커플링제 처리 공정을추가로 구비해도 좋다. 이러한 공정의 조건은 공지의 방법에 따라 설정하는 것이 가능하다.
(1) 미처리 동박의 제조
a. 실시예1~4
황산동 90g/l-황산 110g/l의 산성 동전해욕에 표1에 나타낸 조성의 첨가제를 첨가했다. 표 중에, MPS는 3-멜카프트1-프로판슐폰산나트륨, HEC(고분자 다당류)는 히드록시에틸셀룰로스, 아교는 분자량 3,000의 저분자량 아교이다. MPS, HEC (고분자 다당류), 아교 및 염화물 이온을 표1에 나타낸 농도가 되도록 각각 첨가하여 제박용 전해액을 조제했다. 또한, 염화물 이온 농도를 모두 30ppm으로 조정하였으나, 염화물 이온 농도는 상술한 바와 같이 이러한 농도에 한정되는 것은 아니다.
조제한 전해액을 이용하여, 아노이드에는 귀금속 산화물 피복 티탄 전극, 캐소드에는 티탄 회전 드럼을 사용하여 표1에 나타낸 전해 조건 하에서 12㎛ 두께의 미처리 동박을 전해 제박에 의하여 제조하였다.
b. 비교예 1, 2
황산동 90g/l-황산 110g/l의 산성 동전해욕에 표1에 나타낸 조성의 첨가제 (아교는 분자량 60,000의 아교 사용)를 첨가하고, 실시예와 동일한 제법으로 비교예의 미처리 동박을 제조하였다.
각 실시예, 비교예에서 제조한 미처리 동박의 표면 거칠기 Rz, Ra는 표면 조도계(소판 연구소 제품 SE-3C형)을 사용하여 측정하였다. (여기서, Rz, Ra라는 것은 JISB06011994"표면조도의 정의와 표시"에 규정된 Rz, Ra이다.)
폭 방향의, 상온 및 180℃의 온도에서의 5분간 보지(保持) 후의 신장율 및 각 온도에서의 인장 강도는 인장 시험기 (인스트론사 제품 1122형)을 사용하여 각각 측정했다. 결과를 표2에 도시한다.
표2로부터 알수 있듯이, 미처리 동박의 조면(粗面)의 거칠기 Rz는 낮고, 기복도 적다.
(2) 탄 도금층의 형성
실시예1~4 및 비교예1~3으로 제조한 미처리 동박에 표3의 조화액(粗化液) 조성 및 표4의 탄 도금의 조건에서, 직류에 의한 음극 전해 처리를 실시하고, 상기 미처리 동박의 조면 상에 미세한 돌기군으로 이루어진 탄 도금층을 석출시켰다.
탄 도금액 조성
황산 Mo Ni Fe W Co As 온도
g/l g/l g/l g/l g/l ppm g/l ppm
실시예A 20~35 110~160 0.35 4.0 0.2 15
실시예B 20~35 110~160 0.05 8.0 0.4 15
실시예C 20~35 110~160 0.25 2.0 15
실시예D 20~35 110~160 0.25 2.0 15
실시예E 20~35 110~160 0.35 4.0 15
실시예F 20~35 110~160 0.8 15
실시예G 20~35 110~160 4.0 15
실시예H 20~35 110~160 350 30
탄 도금 조건
전류밀도 처리시간
탄 도금 10~50A/dm2 2~15초
상기 실시예에서는 조성액, 도금 조건에서 탄 도금을 2회 실시하였으나 탄 도금은 1회 또는 복수회 실시해도 상관없다.
(3) 캅셀 도금의 형성
조면(粗面)상에 미세한 돌기군이 형성된 상기 표면처리 동박에 하기 표5의 조건으로 직류에 의한 음극 전해처리를 실시하여, 미세한 돌기군을 구리 박층으로 피복하였다.
캅셀 도금의 조건
구리 황산 액 온도 전류밀도 처리시간
50~80g/l 90~130g/l 50℃ 10~30A/dm2 2~15초
상기 실시예에서는 상기 액조성, 도금 조건에서 탄 도금 및 캅셀 도금을 각각 2회 실시하였으나, 탄 도금 및 캅셀 도금은 1회 또는 복수회 실시해도 좋다.
(5) 성능 측정
표1의 실시예1의 방법으로 제조한 미처리 동박을 이용하여 표3의 조화액 중에서 동일 조건 하에서 조화처리를 실시한 박에 대한 FR-4 기판과의 접착 강도를 표6에 나타내었다.
FR-4와의 접착강도
동박 원박 Rz 조화 후 Rz FR-4 접착강도
실시예A 전해 1.3 1.9 1.00 kgf/cm2
실시예B 전해 1.3 1.7 0.96
실시예C 전해 1.3 1.9 1.02
실시예D 전해 1.3 2.2 0.97
실시예E 전해 1.3 2.2 1.10
실시예F 전해 1.3 2.2 1.06
실시예G 전해 1.3 2.4 1.11
실시예H 전해 1.3 2.3 0.65
동박의 접착강도의 측정은, 동박을 FR-4 기판에 장착한 후 10mm폭으로 수행하였다. 각 실시예에서 비교예보다도 낮은 조도(粗度)와 높은 접착강도를 갖는 동박을 얻을 수 있었다.
그러나, 전술한 바와 같이 최근의 동박의 미세 패턴화에 있어서, 동박에 요구되는 특성은 다양하여, 예를 들면, 이상석출이 없을 것, 국부적인 라인의 박리가 없을 것, 에칭성이 우수할 것, 직선성이 우수할 것 등이 요구되고 있다. 상기 실시예와 비교예의 동박에 대하여 이러한 항목에 대한 평가를 실시하였다.
실시예1~4, 비교예1~4로 제작된 미처리 동박에 실시예A, 비교예H의 조화처리를 실시한 박에 대하여 평가한 결과를 표7 및 8에 표시하였다.
필(peel) 강도의 측정
동박의 필 강도를 측정했다. 측정은 동박을 FR-4 기판에 장착한 후, 10mm 폭으로 수행하였다. 실시예1~4와 비교예1~2에서는 오히려 비교예 쪽이 필 강도는 크다. 비교예의 필 강도가 큰 것은 조화(粗化) 전의 동박 표면에 요철(산과 계곡)이 있기 때문에, 산 부분에 조화입자가 집중하여 석출되고, 계곡 부분에는 조화입자가 거의 석출되지 않지만, 측정이 10mm폭으로 넓은 면에서 이루어졌기 때문에 조화입자의 앵커 효과에 의하여 필강도가 커진 것이다. 또한, 비교예3은 동박의 광택면상에 조화처리를 수행한 것이기 때문에 본 발명에 관한 실시예와 동일하게 요철이 없으며, 필 강도 자체는 본 실시예와 동일한 정도이다. 그러나, 이러한 동박의 경우에는 이상석출을 피할 수 없다는 치명적 결함이 있다.
또한, 본 발명에 의한 조화처리액을 이용하여 탄 도금을 수행한 표7의 값에 비교하여, 종래의 조화처리액을 이용하여 탄 도금을 수행한 표8의 결과를 비교하여 알 수 있듯이, 미처리 동박의 표면이 평활한 박에 탄 도금을 수행한 경우, 본 발명의 도금욕에 의한 쪽이 필 강도가 높다. 이는 Rz의 값은 그다지 차이가 없으나, 본 발명에 따른 탄 도금 쪽의 입자 형상이 구상(球狀) (종래의 탄 도금은 편평상(偏平狀))에 가깝기 때문이다.
그러나, 30㎛ 폭 이하의 미세폭이 되면, 요철이 있는 박의 필 강도는 이하에 표시한 바와 같이 감소한다.
박리강도의 측정
상기 비교예에서 작성한 동박의 박리강도는 폭이 30㎛ 이하의 미세 폭이 되면 필 강도가 감소한다. 그 원인은 선폭이 미세해짐에 따라 선폭 내에서의 조화입자의 부착량이 줄어 들기 때문이다. 이러한 현상을 확인하기 위해서 테이프 박리 테스트를 라인/스페이스-30㎛/30㎛로 한 실시예의 표면처리 동박 및 비교예의 동박으로 제작한 프린트 배선판에 의하여 실시하여 그 결과를 표7 및 8에 병기한다.
또한, 테이프 박리 테스트 (테이프 점착력=0.80kN/cm인 테이프를 사용했다.)는 상기의 L/S=30/30인 테스트 패턴에 점착 테이프를 붙였다 박리시켰을 때, 패턴이 수지기판으로부터 박리되는지 여부를 평가했다.
표7에 나타낸 바와 같이 라인/스페이스=30/30㎛의 미세폭이 되면, 본 발명의 실시예의 극박 동박에 비교하여 비교예의 동박 배선은 박리하기 쉬워진다.
또한, 표8에서는 조화처리의 형상이 본 발명의 실시예와 달리, 조화처리의 입자 형상이 편평(扁平)하게 되어, 10mm폭에서의 필 강도 자체가 낮아, 라인/스페이스=30/30㎛에서도 박리가 일어나버려, 본 발명과 같이 미처리 동박과 조화처리의 조합으로 양호한 밀착성과 미세 패턴성이 달성될 수 있다.
에칭성의 평가
각 동박을 FR-4 기판에 프레스 접착한 후, 동박 표면에 라인/스페이스=10/10㎛, 15/15㎛, 20/20㎛, 25/25㎛, 30/30㎛, 35/35㎛, 40/40㎛, 45/45㎛, 50/50㎛의 테스트 패턴 (라인 길이 30mm,라인 갯수 10개)를 인쇄하고, 염화동의 에칭액에서 에칭을 수행하였다.
10개의 라인이 브릿지되지 않고 에칭 가능한 경우의 선폭을 수치로 표7 및 표8에 표시했다. 실시예로 제작한 표면처리 동박에서는 15㎛까지 에칭 가능한데 비해, 비교예로 제작한 동박에서는 25㎛가 최저였다.
또한, 상기 제작한 패턴에 대해서, 패턴의 직선성에 대하여 100배 실체현미경으로 조사하여, 표7 및 표8에 패턴의 직선성을 표시했다. 직선성이 우수한 것을 ○로하고 도7과 같이 패턴이 파형을 이루는 경우는 X로 하였다. 본 발명의 고전류 밀도로 제박한 동박 실시예1~4는, 종래의 저전류 밀도에서 제박한 동박, 비교예4에비하여, 패턴의 굴곡이 없이 직선성이 우수하였다. 이와 같이 직선성이 우수하다는 점은 미세 패턴이 될수록 중요한 요소가 된다. 패턴의 파형이 심해지면 서로 인접한 패턴의 단락으로 이어질 수 있기 때문이다.
상술한 바와 같이, 본 발명은 라인/스페이스가 15㎛의 극미세까지 에칭이 가능하고, 또한 15㎛의 라인을 에칭한 후에도, 15㎛ 라인에 조화입자가 다량으로 부착되어 있기 때문에 조도가 낮음에도 불구하고 미세 라인과 배선기판이 높은 밀착강도를 가지며, 또한, 패턴의 직선성이 우수하기 때문에 본 발명의 표면처리 동박으로 초미세 패턴의 프린트 배선판 및 초미세 패턴의 다층 프린트 배선판을 제공하는 것이 가능하다.
본 발명의 표면처리 동박을 이용함으로써 미세 패턴회로에 적용 가능한 표면 조도가 매우 낮고, 고접착 강도를 갖는 동박 및 그 제조방법을 제공할 수 있다.
본 발명에 따르면, 미세 패턴 프린트 배선용 동박으로서 소정의 성능을 충분히 만족하는 친환경적인 동박 및 이의 제조방법을 제공하는 것이 가능하다.
본 발명은 상술한 바와 같이, 수지 기판과의 사이에서 충분한 접합강도를 가지며, 전자 기기의 소형화 및 고성능화가 진행됨에 따라 프린트 기판의 소형화 및 고밀도화가 요구되는 최근의 미세 패턴화의 요구에 대응하고, 미세 패턴 형성 시의 잔동, 배선 라인의 손상 문제가 없고, 내열성, 전기 특성에 있어서도 우수한 미세 패턴 프린트 배선용 동박을 제공하고, 추가로 이러한 동박의 바람직한 제조방법을제공하는 것이다.

Claims (9)

  1. 미처리 동박의 표면에 조화(粗和)처리를 실시하여 구성되는 미세 패턴 프린트 배선용 동박에 있어서, 상기 조화처리를 실시하기 전의 상기 미처리 동박은, 그 표면의 거칠기가 10점 평균 조도(粗度) Rz로 2.5㎛ 이하이며, 소지산의 최소 피크간 거리가 5㎛ 이상인 전해 동박인 것을 특징으로 하는 미세 패턴 프린트 배선용 동박.
  2. 미처리 동박의 표면에 조화(粗和)처리를 실시하여 구성되는 미세 패턴 프린트 배선용 동박에 있어서, 상기 조화처리를 실시하기 전의 상기 미처리 동박은 표면 거칠기가 10점 평균 조도 Rz로 2.5㎛ 이하이며, 소지산의 최소 피크간 거리가 5㎛ 이상이며, 표면에 평균 입경2㎛ 이하의 결정 입자가 표출되어 있는 전해 동박인 것을 특징으로 하는 미세 패턴 프린트 배선용 동박.
  3. 제 1항 또는 2항에 있어서, 상기 미처리 동박의 적어도 일측 표면에, 조화처리로서 몰리브덴, 철, 코발트, 니켈 및 텅스텐 중 적어도 하나를 함유하는 구리의 탄 도금에 의하여 구리의 탄 도금층이 형성되어 있는 것을 특징으로 하는 미세 패턴 프린트 배선용 동박.
  4. 제 3항에 있어서, 상기 탄 도금층의 상면에 구리 도금층이 형성되어 있는 것을 특징으로 하는 미세 패턴 프린트 배선용 동박.
  5. 제 3항에 있어서, 상기 구리의 탄 도금층 또는 상기 구리 도금층의 위에 니켈 도금층, 니켈합금 도금층, 아연 도금층, 아연합금 도금층, 코발트 도금층, 코발트합금 도금층, 크롬 도금층 및 크롬합금 도금층 중 적어도 하나의 층을 구비하고, 추가로 그 위에 필요에 따라 크로매트 처리, 실란 커플링제층을 구비한 것을 특징으로 하는 미세 패턴 프린트 배선용 동박.
  6. 제 4항에 있어서, 상기 구리 탄 도금층 또는 상기 구리 도금층의 위에 니켈 도금층, 니켈합금 도금층, 아연 도금층, 아연합금 도금층, 코발트 도금층, 코발트합금 도금층, 크롬 도금층 및 크롬합금 도금층 중 적어도 하나의 층을 구비하고, 추가로 그 위에 필요에 따라 크로매트 처리, 실란 커플링제층을 구비한 것을 특징으로 하는 미세 패턴 프린트 배선용 동박.
  7. 멜카프트기를 함유하는 화합물, 염화물 이온 및 분자량 10,000 이하의 저분자량 아교 또는/및 고분자 다당류를 첨가한 구리 도금액에서, 전류 밀도의 범위가 50A/dm2이상 100A/dm2이하로 제박한 전해 미처리 동박 표면에 조화처리를 실시한 것을 특징으로 하는 미세 패턴 프린트 배선용 동박의 제조방법.
  8. 표면 거칠기가 10점 평균 조도 Rz로 2.5㎛ 이하이며, 소지산의 최소 피크간 거리가 5㎛ 이상인 미처리 전해 동박의 적어도 일측 표면에 0.001~5g-Mo/l, 0.01~10g-M/l (M= Fe 및/또는 Co 및/또는 Ni), 0.1~1ppmW 중 적어도 하나를 함유하는 도금욕에서, 도금액 온도를 10~30℃로 유지하고, 미처리 전해 동박을 음극으로하고, 상기 욕(浴)의 한계 전류밀도 부근의 전류밀도에서 전해하여 구리의 탄 도금층을 구비하는 것을 특징으로 하는 미세 패턴 프린트 배선용 동박의 제조방법.
  9. 표면 거칠기가 10점 평균 조도 Rz로 2.5㎛ 이하이며, 소지산의 최소 피크간 거리가 5㎛ 이상이며, 표면에 평균 입경 2㎛ 이하의 결정 입자가 표출되어 있는 미처리 전해 동박의 적어도 일측 표면에 0.001~5g-Mo/l, 0.01~10g-M/l (M= Fe 및/또는 Co 및/또는 Ni), 0.1~1ppmW 중 적어도 하나를 함유하는 도금욕에서, 도금액 온도를 10~30℃로 유지하고, 미처리 전해 동박을 음극으로하고, 상기 욕의 한계 전류밀도 부근의 전류밀도에서 전해하여 구리의 탄 도금층을 설치하는 것을 특징으로 하는 미세 패턴 프린트 배선용 동박의 제조방법.
KR1020040009230A 2003-02-12 2004-02-12 미세 패턴 프린트 배선용 동박과 그 제조방법 KR101090199B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003033160 2003-02-12
JPJP-P-2003-00033160 2003-02-12

Publications (2)

Publication Number Publication Date
KR20040073376A true KR20040073376A (ko) 2004-08-19
KR101090199B1 KR101090199B1 (ko) 2011-12-07

Family

ID=32677574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040009230A KR101090199B1 (ko) 2003-02-12 2004-02-12 미세 패턴 프린트 배선용 동박과 그 제조방법

Country Status (6)

Country Link
US (1) US7052779B2 (ko)
EP (1) EP1448036B1 (ko)
KR (1) KR101090199B1 (ko)
CN (1) CN1551710B (ko)
DE (1) DE602004012910T2 (ko)
TW (1) TW200500199A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654737B1 (ko) * 2004-07-16 2006-12-08 일진소재산업주식회사 미세회로기판용 표면처리동박의 제조방법 및 그 동박
KR100692426B1 (ko) * 2005-01-18 2007-03-09 창춘 페트로케미칼 컴퍼니 리미티드 구리 포일을 제조하는 방법 및 이를 제조하기 위한 구리메시 보드
KR100822092B1 (ko) * 2007-02-07 2008-04-15 엘에스전선 주식회사 미세 회로용 동박 제조 방법 및 장치, 이를 이용하여제조된 동박
KR20170038969A (ko) * 2015-09-30 2017-04-10 일진머티리얼즈 주식회사 표면처리동박 및 그의 제조방법

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200535259A (en) * 2004-02-06 2005-11-01 Furukawa Circuit Foil Treated copper foil and circuit board
KR100951211B1 (ko) * 2004-09-10 2010-04-05 미쓰이 긴조꾸 고교 가부시키가이샤 프라이머 수지층을 구비한 캐리어박 부착 전해 동박 및 그제조 방법
JP2006103189A (ja) * 2004-10-06 2006-04-20 Furukawa Circuit Foil Kk 表面処理銅箔並びに回路基板
TW200704833A (en) * 2005-06-13 2007-02-01 Mitsui Mining & Smelting Co Surface treated copper foil, process for producing surface treated copper foil, and surface treated copper foil with very thin primer resin layer
US7976956B2 (en) 2005-08-01 2011-07-12 Furukawa Circuit Foil., Ltd. Laminated circuit board
TW200738913A (en) * 2006-03-10 2007-10-16 Mitsui Mining & Smelting Co Surface treated elctrolytic copper foil and process for producing the same
US20080142249A1 (en) * 2006-12-13 2008-06-19 International Business Machines Corporation Selective surface roughness for high speed signaling
JP5492447B2 (ja) * 2009-04-28 2014-05-14 日立オートモティブシステムズ株式会社 パワーモジュール
JP5448616B2 (ja) * 2009-07-14 2014-03-19 古河電気工業株式会社 抵抗層付銅箔、該銅箔の製造方法および積層基板
JP5583985B2 (ja) * 2010-02-19 2014-09-03 住友電気工業株式会社 金属積層構造体
CN101935856B (zh) * 2010-08-03 2012-03-21 山东金宝电子股份有限公司 一种电解铜箔的反面处理工艺
CN102002737B (zh) * 2010-11-24 2012-10-31 山东金宝电子股份有限公司 一种可用于生产高耐弯曲性和低轮廓电解铜箔的复合添加剂
WO2012091060A1 (ja) * 2010-12-27 2012-07-05 古河電気工業株式会社 リチウムイオン二次電池、その二次電池用電極、その二次電池の電極用電解銅箔
KR20130007022A (ko) * 2011-06-28 2013-01-18 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
KR101310256B1 (ko) 2011-06-28 2013-09-23 삼성전기주식회사 인쇄회로기판의 무전해 표면처리 도금층 및 이의 제조방법
KR20150097821A (ko) * 2011-07-29 2015-08-26 후루카와 덴키 고교 가부시키가이샤 전해 동합금박, 그 제조 방법, 그것의 제조에 이용하는 전해액, 그것을 이용한 2차 전지용 음극 집전체, 2차 전지 및 그 전극
CN102383148A (zh) * 2011-11-18 2012-03-21 山东金宝电子股份有限公司 电解铜箔用混合添加剂、其配制方法以及用于制备超低轮廓电解铜箔的方法
CN102560584B (zh) * 2012-02-14 2014-06-11 联合铜箔(惠州)有限公司 一种电解铜箔用添加剂及甚低轮廓电解铜箔表面处理工艺
JP5858849B2 (ja) * 2012-03-30 2016-02-10 Jx日鉱日石金属株式会社 金属箔
KR20150032307A (ko) * 2012-07-13 2015-03-25 후루카와 덴키 고교 가부시키가이샤 집전호일, 전극 구조체, 리튬 이차전지 또는 전기2중층 커패시터
KR20140034698A (ko) * 2012-09-12 2014-03-20 주식회사 두산 동박의 표면처리 방법 및 그 방법으로 표면처리된 동박
CN103469267B (zh) * 2013-08-07 2015-11-25 江西省江铜-耶兹铜箔有限公司 一种表面处理电解铜箔的工艺方法及其处理的铜箔
WO2015111756A1 (ja) * 2014-01-27 2015-07-30 三井金属鉱業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
TWI542739B (zh) * 2014-03-21 2016-07-21 長春石油化學股份有限公司 電解銅箔
CN107614760B (zh) * 2015-07-03 2018-07-13 三井金属矿业株式会社 粗糙化处理铜箔、覆铜层叠板和印刷电路板
KR102037846B1 (ko) * 2015-09-05 2019-10-29 가부시키가이샤 유에이씨제이 전해 알루미늄박의 제조 방법
KR20170037750A (ko) * 2015-09-25 2017-04-05 일진머티리얼즈 주식회사 표면처리동박 및 그의 제조방법
KR20170085425A (ko) * 2016-01-13 2017-07-24 엘에스엠트론 주식회사 동박, 그 제조방법, 그것을 포함하는 전극, 및 그것을 포함하는 이차전지
KR20180047897A (ko) 2016-11-01 2018-05-10 케이씨에프테크놀로지스 주식회사 표면처리 전해동박, 이의 제조방법, 및 이의 용도
CN106757191B (zh) * 2016-11-23 2019-10-01 苏州昕皓新材料科技有限公司 一种具有高择优取向的铜晶体颗粒及其制备方法
WO2019111914A1 (ja) * 2017-12-05 2019-06-13 古河電気工業株式会社 表面処理銅箔、並びにこれを用いた銅張積層板及びプリント配線板
JP6606317B1 (ja) * 2018-04-25 2019-11-13 古河電気工業株式会社 表面処理銅箔、銅張積層板、及びプリント配線板
JP7014695B2 (ja) * 2018-10-18 2022-02-01 Jx金属株式会社 導電性材料、成型品及び電子部品
TWI719698B (zh) 2019-06-12 2021-02-21 金居開發股份有限公司 進階反轉電解銅箔及其銅箔基板
JP7421208B2 (ja) * 2019-12-24 2024-01-24 日本電解株式会社 表面処理銅箔及びその製造方法
CN111394765A (zh) * 2020-04-02 2020-07-10 广东嘉元科技股份有限公司 一种电解铜箔表面处理工艺
CN113737238B (zh) * 2021-10-11 2023-04-11 中色奥博特铜铝业有限公司 一种超低轮廓度压延铜箔表面粗化处理方法
CN114184831B (zh) * 2021-11-04 2024-01-26 苏州浪潮智能科技有限公司 一种电源铜皮的通流能力检测方法和系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3293109A (en) 1961-09-18 1966-12-20 Clevite Corp Conducting element having improved bonding characteristics and method
US5171417A (en) 1989-09-13 1992-12-15 Gould Inc. Copper foils for printed circuit board applications and procedures and electrolyte bath solutions for electrodepositing the same
US5431803A (en) * 1990-05-30 1995-07-11 Gould Electronics Inc. Electrodeposited copper foil and process for making same
JPH0787270B2 (ja) 1992-02-19 1995-09-20 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
JP2762386B2 (ja) 1993-03-19 1998-06-04 三井金属鉱業株式会社 銅張り積層板およびプリント配線板
JP3709221B2 (ja) 1994-10-06 2005-10-26 古河サーキットフォイル株式会社 銅箔の表面粗化処理方法
US5679230A (en) 1995-08-21 1997-10-21 Oak-Mitsui, Inc. Copper foil for printed circuit boards
JP3313277B2 (ja) 1995-09-22 2002-08-12 古河サーキットフォイル株式会社 ファインパターン用電解銅箔とその製造方法
JP3660628B2 (ja) * 1995-09-22 2005-06-15 古河サーキットフォイル株式会社 ファインパターン用電解銅箔とその製造方法
US5863410A (en) 1997-06-23 1999-01-26 Circuit Foil Usa, Inc. Process for the manufacture of high quality very low profile copper foil and copper foil produced thereby
US6270645B1 (en) 1997-09-26 2001-08-07 Circuit Foil Usa, Inc. Simplified process for production of roughened copper foil
JP3739929B2 (ja) * 1998-03-09 2006-01-25 古河サーキットフォイル株式会社 プリント配線板用銅箔及びその製造方法
GB2361713B (en) 2000-04-14 2003-09-24 Fukuda Metal Foil Powder Method for surface treatment of copper foil
TW200404484A (en) * 2002-09-02 2004-03-16 Furukawa Circuit Foil Copper foil for soft circuit board package module, for plasma display, or for radio-frequency printed circuit board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654737B1 (ko) * 2004-07-16 2006-12-08 일진소재산업주식회사 미세회로기판용 표면처리동박의 제조방법 및 그 동박
KR100692426B1 (ko) * 2005-01-18 2007-03-09 창춘 페트로케미칼 컴퍼니 리미티드 구리 포일을 제조하는 방법 및 이를 제조하기 위한 구리메시 보드
KR100822092B1 (ko) * 2007-02-07 2008-04-15 엘에스전선 주식회사 미세 회로용 동박 제조 방법 및 장치, 이를 이용하여제조된 동박
KR20170038969A (ko) * 2015-09-30 2017-04-10 일진머티리얼즈 주식회사 표면처리동박 및 그의 제조방법

Also Published As

Publication number Publication date
US20040157080A1 (en) 2004-08-12
CN1551710B (zh) 2010-06-02
US7052779B2 (en) 2006-05-30
TWI366512B (ko) 2012-06-21
EP1448036A1 (en) 2004-08-18
EP1448036B1 (en) 2008-04-09
DE602004012910D1 (de) 2008-05-21
CN1551710A (zh) 2004-12-01
DE602004012910T2 (de) 2009-06-04
TW200500199A (en) 2005-01-01
KR101090199B1 (ko) 2011-12-07

Similar Documents

Publication Publication Date Title
KR101090199B1 (ko) 미세 패턴 프린트 배선용 동박과 그 제조방법
KR101154203B1 (ko) 전해 동박, 그 전해 동박을 이용한 표면 처리 동박 및 그 표면 처리 동박을 이용한 동박 적층판 및 그 전해 동박의 제조 방법
KR100975491B1 (ko) 전해 동박 및 전해 동박의 제조 방법
JP3313277B2 (ja) ファインパターン用電解銅箔とその製造方法
US7790269B2 (en) Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP5255229B2 (ja) 電解銅箔、その電解銅箔を用いた表面処理銅箔及びその表面処理銅箔を用いた銅張積層板並びにその電解銅箔の製造方法
JP3910623B1 (ja) 電解銅箔の製造方法及びその製造方法で得られた電解銅箔、その電解銅箔を用いて得られた表面処理電解銅箔、その表面処理電解銅箔を用いた銅張積層板及びプリント配線板
JP3081026B2 (ja) プリント配線板用電解銅箔
JP4065004B2 (ja) 電解銅箔、その電解銅箔を用いて得られた表面処理電解銅箔、その表面処理電解銅箔を用いた銅張積層板及びプリント配線板
WO2009145207A1 (ja) 銅箔の粗化処理方法及びその粗化処理方法で得られるプリント配線板用銅箔
KR20060052031A (ko) 표면 처리 동박 및 회로 기판
TWI432615B (zh) A metal foil, a method for manufacturing the same, an insulating substrate, and a wiring substrate
JP2004263300A (ja) ファインパターンプリント配線用銅箔とその製造方法
JP3660628B2 (ja) ファインパターン用電解銅箔とその製造方法
JP4202840B2 (ja) 銅箔及びその製造方法
JP2004263296A (ja) ファインパターンプリント配線用銅箔とその製造方法
JP2008127618A (ja) 交流給電による銅箔の表面処理方法
JP4429539B2 (ja) ファインパターン用電解銅箔
JP4017628B2 (ja) 電解銅箔
JP4593331B2 (ja) 積層回路基板とその製造方法
JP4471795B2 (ja) 電解銅箔の製造方法およびプリント配線板
JP2003193290A (ja) 抵抗層付き銅箔とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 8