KR20040060294A - 반도체 소자 제조방법 - Google Patents

Abstract

반도체소자 제조방법에 관한것으로, 화학적으로 취약한 금속이 게이트 스택에 채용된 경우 후속 식각 공정의 진행 조건에서 화학적으로 안정된 도전성 계면 물질로 게이트 금속을 밀폐되도록 하고, 게이트 스택 구조에서 최상단에 위치하는 절연막의 프로파일 형태를 조절하여 식각 공정의 공정 마진을 확대하는 기술이다. 아울러, 본 발명에서는 게이트를 제조할때 다마신(Damascene) 공정을 채용한다.

Description

반도체 소자 제조방법{Method for Fabricating Semiconductor Device}

본 발명은 반도체 소자 제조방법에 관한것으로, 보다 상세하게는 반도체소자의 금속 게이트 전극 제조방법에 관한 것이다.

반도체 소자의 게이트 형성 방법으로는 게이트를 구성하는 각층을 적층하고 이를 패턴닝하여 한번에 식각함으로써 게이트를 형성하는 방법을 이용하였다. 즉, 실리콘 기판위에 게이트 산화막을 열적으로 성장시킨후 게이트 스택의 각 층 예를들어 폴리실리콘층, 저저항의 금속층, 확산방지막 및 절연막을 적층하고 리소그라피 기술을 이용하여 이를 패턴닝하고 식각하는 방법으로 게이트를 형성시킨다. 그러나 기술 개발이 가속화되면서 반도체 소자의 최소선폭까지 이를 식각하는 경우 여러가지 문제가 발생된다.

첫째, 게이트 시각공정 자체에서 게이트 손상 및 후속 공정에서의 오염이 발생할 수 있다. 게이트 식각시, 게이트가 유한한 길이를 갖도록 패터닝되기때문에 게이트 단부는 어느정도 짧게되는 현상이 발생하며, 단부의 슬롭이 심한 경우 금속이 노출되는 면적이 증가된다. 이러한 게이트 종단부의 슬롭을 개선하기 위하여 게이트 종단부를 크게 만들어 짧게되는 현상을 방지하기도 하나 조밀한 영역에 게이트를 집적하는 경우 사이즈를 위한 마진은 작다. 이렇게 게이트 단부에서 발생한 금속 노출은 후속 공정에서의 이상 산화 및 공정 진행 장비의 오염을 유발시킬수 있으며, 후속 셀 플러그를 증착하고 디파인 하는 공정에서 도전성 플러그를 통한 게이트간 전기적 쇼트를 일으킴으로써 전체 소자의 동작 자체를 불가능하게 할 소지가 있다.

도1은 게이트 단부에서 게이트 식각시 손상되어 짧게 되는 현상이 발생된 것을 도시한다.

들째, 게이트를 형성한다음, 후속 식각공정에서 게이트 상부 절여막의 부족으로 게이트가 손상되는 경우가 있다.

우선 셀 플러그 노드를 형성하기 위해 단위 셀에 각각 셀 플러그를 디파인 하는 공정에서 게이트가 국부적으로 손상되거나 끊어지는 현상이 발생될수 있다. 일반적으로 메모리 소자에서 기억을 저장하기 위해 디램구조를 이용한다. 이때 소스-드레인이 형성된 실리콘 기판과 캐패시터를 전기적으로 연결하기위하여 셀 플러그가 필요하다. 이런 셀 플러그는 게이트 층을 관통하는 형태로 형성되므로 셀 플러그를 국부적으로 디파인하는 공정이 적용되는데 통상 두가지 방법이 이용되고 있다. 하나는 게이트 어레이를 절연물질로 채운다음, 리소그라피 기술을 이용하여 셀 플러그가 형성되는 부분만 식각하여 도전성 물질을 채워서 셀 플러그를 형성하는 방법이며(셀프 얼라인 콘택), 또다른 하나는 게이트층을 도전성 물질로 채운다음, 리소그라피를 이용하여 셀 플러그가 형성되지 않는 부분만 식각하고 절연물질을 채워서 셀 플러그를 형성하는 방법(프리-폴리 플러그)이 있다.

실제공정에서는 두방법 모두 절연물질을 식각하거나 도전성 물질을 식각해내는 공정이 필수적인데 이식각공정은 현재 공정 정화도 측면에서 각각의 플러그를 별도로 패터닝할수 없는 것이 현실이며, 동일 액티브에 관련된 플러그를 한꺼번에 패터닝하여 라인 형태로 형성되어 있는 게이트 중간부분을 식각해내는 형태를 취하게 된다. 이때 식각물질에 노출된 게이트의 일부분은 어느 정도 손실을 입게 된다.실제로 게이트 스택의 최상위에 형성시키는 절연 물질층의 두께가 부족한 경우 금속 게이트가 일부 소실되어 게이트의 저항이 증가하거나 심한 경우 게이트가 끊어져 셀 트랜지서터가 작동하지 않는 경우가 있다.

또한, 게이트 및 게이트 간 절연막이 포함된 층의 형성 이후에 상부 배선을 형성하는 과정에서 배선층간의 절연막 부족으로 게이트 상부 절연막이 손상되는 경우도 있다.

도2는 셀 플러그 식각시 게이트 스택이 손상되어 금속 노출이 우려되는 것을 도시한 것이다.

도3과 도4는 후속 비트라인 식각시 비트라인 층과 게이트 층간의 절연막 부족으로 하부에 있는 게이트 금속이 노출된 것을 도시한 것이다.

본 발명은 게이트 스택에 금속을 적용하는 경우 게이트 식각 및 후속 공정에서 금속 손상을 방지하기 위해 다마신(Damascene) 공정을 적용하고, 게이트 스택 상단 절연막 형태를 조절하는 반도체 소자의 게이트 전극 제조방법을 제공하는데 그 목적이 있다.

본 발명은 화학적으로 취약한 금속이 게이트 스택에 채용된 경우 후속 식각 공정의 진행 조건에서 화학적으로 안정된 도전성 계면 물질로 게이트 금속을 밀폐하는 구조에서 절연막의 식각공정에서 식각 프로파일의 최상부 및 최하단의 개구부 크기를 공정 조건으로 조절할 수 있다는 것에 착안하여 게이트 스택중 상단 프로파일 형태를 조절함으로써 게이트 층 형성 이후 식각공정에서의 게이트 피해를 최소화는 것이다.

도1은 게이트 단부에서 게이트 식각시 손상되어 짧게 되는 현상이 발생된 것을 도시한다.

도2는 셀 플르그 식각시 게이트 스택이 손상되어 금속 노출이 우려되는 것을 도시한 것이다.

도3과 도4는 후속 비트라인 식각시 비트라인 층과 게이트 층간의 절연막 부족으로 하부에 있는 게이트 금속이 노출된 것을 도시한 것이다.

도5a 내지 도5j는 본 발명의 실시예에 의해 반도체 소자를 제조하는 단계를 도시한 단면도이다.

<도면의 주요 부분에 대한 부호 설명>

1 : 실리콘 기판 2 : 소자분리막

3 : 게이트 산화막 4 : 폴리실리콘층

5 : 절연막 6 : 개구부

7 : 전도성 계면물질층 8 : 텅스텐막

9 : 절연막 11 : 절연막 스페이서

상기한 목적을 달성하기 위하여 반도체 소자의 제조방법에 있어서,

반도체 기판에 게이트 산화막을 형성하고, 그 상부에 폴리실리콘층을 단계와,

상기 폴리실리콘층 상부에 산화막을 두껍게 형성하고, 다마신 공정을 적용하여 상기 폴리실리콘층 상부에 산화막을 제거하되, 게이트 패턴이 형성될 지역의 산화막을 식각하여 개구부를 형성하는 단계와,

상기 개구부의 저부에 게이트로 이용되는 저항이 낮은 금속을 형성하는 단계와,

상기 금속막 상부에 확산방지막과 마스크용 절연막을 형성하는 단계와,

상기 절연막을 마스크로 이용하여 산화막과 폴리실리콘층을 식각하여 게이트 적층 구조를 형성하는 단계를 포함한다.

상기 개구부를 형성할때 식각 조건을 조절하여 개구부의 상부면으로 올라갈수록 넓어지는 프로파일을 갖도록 하여 후속 식각 공정에서 공정 마진을 확보하는 것이다.

상기 개구부를 형성한다음 전도성 계면막을 형성하는 단계와,

상기 개구부의 저면에 저저항의 금속막을 남기고, 다시 전도성 계면막을 식각하는 단계를 포함한다.

상기 저저항 금속은 텅스텐으로, 상기 전도성 계면막은 티타늄 또는 티타늄나이트라이드막으로 형성한다.

이하 첨부된 도면을 참고하여 본원 발명의 실시예를 설명하기로 한다.

도5a 내지 도5k는 본 발명의 실시예에 의해 반도체 소자를 제조하는 단계를 도시한 단면도이다.

도5a는 실리콘 기판(1)의 표면 처리 및 소자분리막 공정으로 소자분리막(2)을 형성한다음, 게이트 산화막(3)을 형성한 것이다.

도5b는 상기 게이트 산화막(3) 상부에 게이트 폴리실리콘층(4)을 증착하고, 그 상부에 두꺼운 산화막(5)을 형성한 것을 도시한다.

도5c는 게이트 스택이 형성될 위치의 상기 산화막(5)을 식각하여 게이트 패턴이 형성될 지역에 개구부(6)를 형성한 것으로, 상기 식각공정 조건을 조절하여 개구부 하부보다 개구부 상단에서 크기 보다 넓게 되도록 한 것이다.

도5d는 화학적으로 안정된 도전성 계면 물질층(7)으로 티타늄 또는 티타늄 나이트라이드막을 얇게 증착한 것이다.

도5e는 저항이 낮은 텅스텐을 증착한다음, 에치백 공정으로 텅스텐을 일정 두께 식각하여 상기 개구부(6)에 게이트 패턴으로 이용되는 텅스텐(8)이 남도록 한다음, 마스크 없이 상기 전도성 계면 물질층(7)을 건식 식각한 것이다. 상기 전도성 계면 물질층을 건식 식각하여도 개구부(6)의 측벽에는 상기 전도성 계면 물질층(7)이 일정 부분 남게 된다.

도5f는 확산 방지막 및 하드 마스크용 절연막(9) 예를들어 질화막을 증착한 것이다.

도5g는 상기 절연막(9)을 에치백 또는 CMP 공정으로 하부의 산화막(5)이 노출되도록 한 것이다.

도5h는 게이트 스택 구조의 금속으로 이용되는 텅스텐(8)과 상기 절연막(9)을 제외하고, 습식식각으로 게이트 패턴 측면에 위치하는 산화막(5)을 제거한 것이다.

최종적으로 남게되는 상기 하드 마스크용 절연막(9)은 상기 개구부의 프로파일과 같이 하단부에서 상단부로 갈수록 넓어지는 형상으로 이루어진다.

도5i는 상기 절연막(9)을 마스크로 이용하여 노출된 폴리실리콘층(4)을 식각하여 게이트 스택 구조의 프로파일을 형성한 것이다. 최종적인 하드 마스크용 절연막의 프로파일은 이때 형성되며, 기존의 직각 프로파일에 비교하여 후속 식각공정의 마진이 확보된 형태를 가지게 된다. 즉, 소자 특성상 문제가 될수 있는 후속 플러그와 게이트간의 최소간격을 확보 할수 있으며, 이것은 도5c의 공정에서 산화막 식각시 프로파일 조절에 의해 가능하게 된것이다.

도5j는 후속 공정으로 게이트 스택 구조의 측벽에 절연막 스페이서(11)을 형성한 것이다.

상기한 본 발명은 메모리 소자에서 정확도와 공정 균일도가 가장 높게 요구 되는 게이트 패터닝 공정에서 상단의 하드 마스크의 두께 가 부족하여 후속 공정에 의해 게이트 스택으로 이용된 금속이 노출되어 불량을 유발할 가능성이 있는 것을 제거하기 위하여 다마신 공정중 초기 산화막의 식각 프로파일을 조절함으로써 후속식각시 게이트 상부 하드 마스크의 측면 방향 마진을 확보할 수 가 있다.

Claims (6)

1. 반도체 소자 제조방법에 있어서,

   반도체 기판에 게이트 산화막을 형성하고, 그 상부에 폴리실리콘층을 단계와,

   상기 폴리실리콘층 상부에 산화막을 두껍게 형성하고, 다마신 공정을 적용하여 상기 폴리실리콘층 상부에 산화막을 제거하되, 게이트 패턴이 형성될 지역의 산화막을 식각하여 개구부를 형성하는 단계와,

   상기 개구부의 저부에 게이트로 이용되는 저항이 낮은 금속을 형성하는 단계와,

   상기 금속막 상부에 확산방지막과 하드 마스크용 절연막을 형성하는 단계와,

   상기 절연막을 게이트 마스크로 이용하여 산화막과 폴리실리콘층을 식각하여 게이트 적층 구조를 형성하는 단계를 포함하는 반도체 소자의 게이트 제조방법.
2. 제1항에 있어서,

   상기 개구부를 형성할때 식각 조건을 조절하여 개구부의 상부면으로 올라갈수록 넓어지는 프로파일을 갖도록 하는 것을 특징으로 하는 반도체 소자의 게이트 제조방법.
3. 제1항에 있어서,

   상기 개구부를 형성한다음 전도성 계면막을 형성하는 단계와,

   상기 개구부의 저면에 저저항의 금속막을 남기고, 다시 전도성 계면막을 식각하는 단계를 포함하는 반도체 소자의 게이트 제조방법.
4. 제1항 또는 제3항에 있어서,

   상기 저저항 금속은 텅스텐 인것을 특징으로 하는 반도체 소자의 게이트 제조방법.
5. 제3항에 있어서,

   상기 전도성 계면막은 티타늄 또는 티타늄 나이트라이드막인 것을 특징으로 하는 반도체 소자의 게이트 제조방법.
6. 제1항에 있어서,

   상기 확산방지막과 하드 마스크용 절연막은 질화막인 것을 특징으로 하는 반도체 소자의 게이트 제조방법.