KR20040025289A - 고밀도 스토리지 패턴 형성방법 - Google Patents

고밀도 스토리지 패턴 형성방법 Download PDF

Info

Publication number
KR20040025289A
KR20040025289A KR1020020057195A KR20020057195A KR20040025289A KR 20040025289 A KR20040025289 A KR 20040025289A KR 1020020057195 A KR1020020057195 A KR 1020020057195A KR 20020057195 A KR20020057195 A KR 20020057195A KR 20040025289 A KR20040025289 A KR 20040025289A
Authority
KR
South Korea
Prior art keywords
mask
film
substrate
pattern
island
Prior art date
Application number
KR1020020057195A
Other languages
English (en)
Inventor
김지수
류만형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020057195A priority Critical patent/KR20040025289A/ko
Publication of KR20040025289A publication Critical patent/KR20040025289A/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

고밀도 스토리지 패턴 형성방법을 제공한다. 이 방법은 기판 상에 복수개의 섬형 포토레지스트 패턴들을 형성한다. 포토레지스트 패턴들은 행방향 및 열방향의 메트릭스형태로 배열되고, 이웃한 행들 및 열들은 1/2피치씩 어긋나게 배열되도록 형성한다. 섬형 포톡레지스트 패턴들이 형성된 기판의 전면에 마스크 절연막을 콘포말하게 형성한다. 마스크 절연막을 에치백하여 포토레지스트 패턴들을 노출시키고, 포토레지스트 패턴들 사이에 기판이 노출된 섬형 오프닝들을 갖는 마스크 패턴을 형성한다. 포토레지스트 패턴들을 제거하여 기판을 노출시키고, 마스크 패턴을 식각마스크로 사용하여 기판을 식각하여 행방향 및 열방향으로 정렬된 스토리지 홀들을 형성한다.

Description

고밀도 스토리지 패턴 형성방법{METHOD OF FORMING HIGH DENSITY STORAGE PATTERNS}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더 구체적으로 단일 실린더 스토리지 구조의 고밀도 스토리지 패턴을 형성하는 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 패턴밀도가 증가하고, 패턴들 사이의 피치가 줄어들어 사진공정으로 패턴을 형성하기가 어려워지고 있다. 미세패턴을 형성하기 위해서는 노광시 단파장의 빛을 사용하여야 하고, 최근 노광공정에 사용되는 광원은 248㎚ 파장의 KrF, 193㎚ 파장의 ArF에서 157㎚ 파장의 F2등 점점 더 짧은 파장의 빛을 사용하고 있다. 그러나, 단파장의 광원을 사용하기 위해서는 추가적인장비의 개발, 설비 투자 및 공정 개발이 선행되어야 하기 때문에 실제 반도체 소자의 제조공정에 적용하는데 그 한계가 있다.
디램 소자의 셀 어레이는 매트릭스 형태로 구성된 셀 트랜지스터의 각각에 커패시터들이 연결된 구조를 가진다. 통상적으로, 작은 면적을 차지하면서 높은 커패시턴스를 가지는 커패시터를 제조하기 위하여 커패시터의 하부전극(스토리지 전극)을 실린더 구조로 형성한다. 셀 면적이 축소됨에 따라 셀 어레이 내에서, 스토리지 전극들 사이의 간격이 축소되어, 스토리지 전극들을 형성하기 위한 홀 형태의 고밀도의 스토리지 패턴을 형성할 수 있는 기술이 요구된다.
도 1은 종래의 단일 실린더형 스토리지 구조를 형성하기 위한 스토리지 패턴을 나타낸 평면도이고, 도 2 및 도 3은 도 1의 A-A를 따라 취해진 종래의 단일 실린더형 스토리지 구조를 형성하기 위한 스토리지 패턴을 형성하는 방법을 설명하기 위한 공정단면도들이다.
도 2를 참조하면, 반도체 기판 상에 주형절연막(10), 하드마스크막(12) 및 반사방지막(14)을 형성하고, 상기 반사방지막(14) 상에 복수개의 개구부들을 가지는 포토레지스트 패턴(16)을 형성한다. 상기 개구부들의 폭 및 상기 개구부들 사이의 폭은 노광시 사용되는 광원의 파장에 따라 임계치수 이상의 폭으로 형성하여야 한다. 따라서, 광원의 파장보다 작은 폭을 가지는 패턴은 사진공정으로 정의하기가 어렵기 때문에 패턴밀도를 높이는데 한계가 있다.
도 3을 참조하면, 상기 포토레지스트 패턴(16)을 식각마스크로 사용하여 상기 반사방지막(14) 및 상기 하드마스크막(12)을 차례로 패터닝하여 하드마스크 패턴(12a)을 형성하고, 상기 포토레지스트 패턴(16)을 제거한 후, 상기 하드마스크 패턴(12a)을 식각마스크로 사용하여 상기 주형 절연막(10)을 식각한다. 그 결과,도 1에 도시된 것과 같이, 상기 주형 절연막(10)에 스토리지 전극을 형성하기 위한 홀(20)들이 행방향 및 열방향으로 정렬되어 형성된 스토리지 패턴을 형성할 수 있다.
상술한 것과 같이, 반도체 기판에 정의할 수 있는 패턴들의 치수(demensions)는 사진공정에 사용되는 광원의 파장과 밀접한 관계를 가지므로, 광원의 파장에 따라 기판상에 형성할 수 있는 패턴들의 최소간격이 결정된다. 따라서, 고밀도로 패턴들을 형성하기 위해서는 단파장의 노광광원을 사용하여야 하고, 이에 따라 노광장비의 개발이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 노광 광원의 파장보다 작은 피치를 가지는 고밀도 스토리지 패턴을 형성하는 방법을 제공하는데 있다.
도 1 내지 도 3은 종래의 OCS(One Cylinder Storage)구조를 형성하는 방법을 나타낸 공정단면도들이다.
도 4 내지 도 9는 본 발명의 바람직한 실시예에 따른 OCS구조를 형성하는 방법을 나타낸 공정단면도들이다.
상기 기술적 과제를 달성하기 위하여 본 발명은 섬형 포토레지스트 패턴의 측벽에 마스크 패턴을 형성함으로써 고밀도 스토리지 패턴을 형성하는 방법을 제공한다. 이 방법은 기판 상에 복수개의 섬형 포토레지스트 패턴들을 형성하는 것을 포함한다. 상기 포토레지스트 패턴들은 행방향 및 열방향의 메트릭스형태로 배열되고, 이웃한 행들 및 열들은 1/2피치씩 어긋나게 배열되도록 형성한다. 상기 섬형 포톡레지스트 패턴들이 형성된 기판의 전면에 마스크 절연막을 콘포말하게 형성한다. 상기 마스크 절연막을 에치백하여 상기 포토레지스트 패턴들을 노출시키고, 포토레지스트 패턴들 사이에 상기 기판이 노출된 섬형 오프닝들을 갖는 마스크 패턴을 형성한다. 상기 포토레지스트 패턴들을 제거하여 상기 기판을 노출시키고, 상기 마스크 패턴을 식각마스크로 사용하여 상기 기판을 식각하여 행방향 및 열방향으로 정렬된 스토리지 홀들을 형성한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 4a 내지 도 6a는 본 발명의 바람직한 실시예에 따른 고밀도 스토리지 패턴을 형성하는 방법을 나타낸 공정평면도들이다.
도 4b 내지 도 6b는 각각 도 4a 내지 도 6a의 B-B에 따라 취해진 본 발명의 바람직한 실시예에 따른 고밀도 스토리지 패턴을 형성하는 방법을 나타낸 공정단면도들이다.
도 4a 및 도 4b를 참조하면, 반도체 기판 상에 주형절연막(50), 하드마스크막(52) 및 반사방지막(54)이 차례로 적층된 기판 상에 복수개의 섬형태의 포토레지스트 패턴들(56)을 형성한다. 통상, 상기 주형절연막(50)은 실리콘 산화막으로 형성하고, 상기 하드마스크막(52)은 폴리실리콘막으로 형성한다. 상기 반사방지막(54)은 통상적인 사진공정에 사용되는 물질을 사용할 수 있다. 도시하지는 않았지만, 상기 주형절연막을 형성하기 전에 상기 반도체 기판에 셀 트랜지스터들을 형성하고, 셀 트랜지스터들의 소오스/드레인 영역에 형성된 도전성 패드를 먼저 형성할 수 있다. 또한, COB구조의 커패시터를 형성할 경우, 상기 주형절연막(50)을 형성하기 전에 비트라인을 형성할 수 있다.
상기 섬 형태의 포토레지스트 패턴들(56)은 행 방향 및 열방향의 매트릭스 형태로 배치된 셀 트랜지스터들 중, 홀수번째 열 홀수번째 셀 트랜지스터들과, 짝수번째열 짝수번째 셀 트렌지스터들의 커패시터들이 형성될 영역에 형성된다. 다시말해서, 상기 섬 형태의 포토레지스트 패턴들(56)은 행 방향 및 열 방향의 매트릭스 형태로 배치되고, 이웃한 행들 및 열들의 포토레지스트 1/2 피치씩 엇갈려 배치되도록 형성한다.
도 5a 및 도 5b를 참조하면, 상기 포토레지스트 패턴들()이 형성된 기판의 전면에 마스크막을 콘포말하게 형성하고, 상기 마스크막을 에치백하여 상기 포토레지스트 패턴들(56)을 노출시킨다. 그 결과, 상기 포토레지스트 패턴(56)들 사이에 상기 반사방지막(54)이 노출된 개구부(60)가 형성된 마스크 패턴(58)을 형성한다. 상기 마스크막은 상온에서 증착하는 저온증착방법을 사용하여 형성된 실리콘산화막 또는 실리콘질화막으로 형성할 수 있다. 이 때, 상기 마스크막의 두께 및 에치백량을 조절함으로써, 상기 개구부(60)의 형태 및 면적을 상기 포토레지스트 패턴(56)과 동일하게 형성할 수 있다. 이를 위하여, 상기 포토레지스트 패턴(56)들 사이의 간격은 상기 포토레지스트 패턴(56)의 폭보다 넓고, 그 폭의 2배보다는 좁게 형성하는 것이 바람직하다. 이에 따라, 상기 마스크막의 두께를 적절히 조절하여 포토레지스트 패턴의 형태와 일치하는 상기 개구부(60)를 형성할 수 있다.
도 6a 및 도 6b를 참조하면, 상기 포토레지스트 패턴(56)을 제거한다. 상기 포토레지스트 패턴(56)은 통상적인 애슁(ashing)공정 및 스트립(strip)공정을 사용하여 제거할 수 있다. 결과적으로, 상기 기판 상에 상기 반사방지막(54)이 노출된 개구부들(60)이 행방향 및 열방향으로 정렬된 마스크 패턴(58)이 형성된다. 상기 개구부들(60)의 폭은 노광광원의 파장에 따라 그 축소할 수 있는 한계가 있다. 그러나, 개구부들(60) 사이의 간격은 노광광원의 파장에 제한받지 않고, 사진공정에서 정의할 수 있는 임계치수보다 작게 형성할 수 있기 때문에 노광파장의 광원에 의해 정의할 수 있는 것보다 높은 밀도의 패턴을 형성할 수 있다.
계속해서 도시하지는 않았지만, 상기 마스크 패턴(58)을 식각마스크로 사용하여 상기 반사방지막(54) 및 상기 하드마스크막(52)을 식각하여, 하드마스크 패턴을 형성하고, 상기 주형절연막(50)을 패터닝하여 스토리지 전극이 형성될 홀들을 갖는 스토리지 패턴을 형성할 수 있다. 이와달리, 상기 마스크 패턴(54)을 실리콘질화막으로 형성할 경우, 상기 마스크 패턴()을 마스크로 사용하여 상기 반사방지막(), 상기 하드마스크막() 및 상기 주형절연막()을 차례로 패터닝하여 스토리지 패턴을 형성할 수도 있다. 따라서, 종래에는 포토레지스트 패턴을 식각마스크로 사용하여 두꺼운 주형절연막을 식각하는데 한계가 있었으나, 상기 주형절연막(50)과 높은 식각선택비를 가지는 상기 마스크 패턴(54)을 식각마스크로 사용함으로써, 주형절연막의 두께를 더욱 더 증가시킬 수 있다.
상술한 것과 같이 본 발명에 따르면, 노광광원의 파장보다 좁은 피치를 가지는 고밀도 스토리지 패턴들을 형성할 수 있고, 더 나아가서, 포토레지스트의 두께가 줄어듦으로써 야기되는 주형절연막의 식각한계를 극복하여 실린더형 스토리지 전극의 높이를 높게 형성할 수 있다. 그 결과, 디램 소자의 집적도를 향상시킬 수 있고, 고용량의 디램소자를 구현할 수 있는 잇점이 있다.

Claims (6)

  1. 기판 상에 복수개의 섬형 포토레지스트 패턴들을 형성하되, 상기 포토레지스트 패턴들은 행방향 및 열방향의 메트릭스형태로 배열되고, 이웃한 행들 및 열들은 1/2피치씩 어긋나게 배열되도록 형성하는 단계;
    상기 섬형 포톡레지스트 패턴들이 형성된 기판의 전면에 마스크 절연막을 콘포말하게 형성하는 단계;
    상기 마스크 절연막을 에치백하여 상기 포토레지스트 패턴들을 노출시키고, 포토레지스트 패턴들 사이에 상기 기판이 노출된 섬형 오프닝들을 갖는 마스크 패턴을 형성하는 단계;
    상기 포토레지스트 패턴들을 제거하여 상기 기판을 노출시키는 단계;및
    상기 마스크 패턴을 식각마스크로 사용하여 상기 기판을 식각하여 행방향 및 열방향으로 정렬된 스토리지 홀들을 형성하는 단계를 포함하는 고밀도 스토리지 패턴 형성방법.
  2. 제1 항에 있어서,
    상기 기판은 반도체 기판 상에 차례로 적층된 주형절연막, 하드마스크막 및 반사방지막이고,
    상기 스토리지 노드홀들을 형성하는 단계는,
    상기 마스크 패턴을 식각마스크포 사용하여 상기 반사방지막 및 하드마스크막을 식각하여 하드마스크 패턴을 형성하는 단계;
    상기 마스크 패턴 및 상기 반사방지막을 제거하는 단계;및
    상기 하드마스크막을 식각마스크로 사용하여 상기 주형절연막을 식각하는 단계를 포함하는 것을 특징으로 하는 고밀도 스토리지 패턴 형성방법.
  3. 제2 항에 있어서,
    상기 주형절연막은 실리콘 산화막으로 형성하고, 상기 하드마스크막은 폴리실리콘막으로 형성하는 것을 특징으로 하는 고밀도 스토리지 패턴 형성방법.
  4. 제1 항에 있어서,
    상기 마스크막은 저온증착방법을 사용하여 형성된 실리콘산화막 또는 실리콘 질화막으로 형성하는 것을 특징으로 하는 고밀도 스토리지 패턴 형성방법.
  5. 제1 항에 있어서,
    상기 마스크막의 두께는 상기 섬형 포토레지스트 패턴의 단축의 폭보다 얇게 형성하는 것을 특징으로 하는 고밀도 스토리지 패턴 형성방법.
  6. 제1 항에 있어서,
    섬형 포토레지스트 패턴들 사이의 간격은 상기 섬형 포토레지스트 패턴의 단축 폭보다 넓고, 단축 폭의 2배보다 좁은 것을 특징으로 하는 고밀도 스토리지 패턴의 형성방법.
KR1020020057195A 2002-09-19 2002-09-19 고밀도 스토리지 패턴 형성방법 KR20040025289A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020057195A KR20040025289A (ko) 2002-09-19 2002-09-19 고밀도 스토리지 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020057195A KR20040025289A (ko) 2002-09-19 2002-09-19 고밀도 스토리지 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20040025289A true KR20040025289A (ko) 2004-03-24

Family

ID=37328236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020057195A KR20040025289A (ko) 2002-09-19 2002-09-19 고밀도 스토리지 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20040025289A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811251B1 (ko) * 2001-12-27 2008-03-07 주식회사 하이닉스반도체 극미세 패턴의 형성방법
KR100950481B1 (ko) * 2008-06-26 2010-03-31 주식회사 하이닉스반도체 포토마스크를 이용한 홀 타입 패턴 형성방법
US8338304B2 (en) * 2006-11-29 2012-12-25 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices and related semiconductor devices
US9171902B2 (en) 2008-05-05 2015-10-27 Micron Technology, Inc. Semiconductor structures comprising a plurality of active areas separated by isolation regions
US9761457B2 (en) 2006-07-10 2017-09-12 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811251B1 (ko) * 2001-12-27 2008-03-07 주식회사 하이닉스반도체 극미세 패턴의 형성방법
US9761457B2 (en) 2006-07-10 2017-09-12 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US10096483B2 (en) 2006-07-10 2018-10-09 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US10607844B2 (en) 2006-07-10 2020-03-31 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US8338304B2 (en) * 2006-11-29 2012-12-25 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices and related semiconductor devices
US8836083B2 (en) 2006-11-29 2014-09-16 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices and related semiconductor devices
US9171902B2 (en) 2008-05-05 2015-10-27 Micron Technology, Inc. Semiconductor structures comprising a plurality of active areas separated by isolation regions
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
KR100950481B1 (ko) * 2008-06-26 2010-03-31 주식회사 하이닉스반도체 포토마스크를 이용한 홀 타입 패턴 형성방법
US8003302B2 (en) 2008-06-26 2011-08-23 Hynix Semiconductor Inc. Method for fabricating patterns using a photomask

Similar Documents

Publication Publication Date Title
KR100554514B1 (ko) 반도체 장치에서 패턴 형성 방법 및 이를 이용한 게이트형성방법.
US9324721B2 (en) Pitch-halving integrated circuit process
KR950034789A (ko) 반도체 집적회로장치 및 그 제조방법
US11968830B2 (en) Method of manufacturing memory device and patterning method
KR100301038B1 (ko) 씨오비(cob)를구비한반도체메모리장치및그제조방법
KR100564578B1 (ko) 비직교형 반도체 메모리 소자의 자기 정렬 콘택 패드형성방법
KR20040025289A (ko) 고밀도 스토리지 패턴 형성방법
KR100341159B1 (ko) 2 개의 에칭 패턴을 이용하는 반도체 메모리 장치의 제조 방법
US20040183113A1 (en) Semiconductor memory device and method of manufacturing the same
KR100277907B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100583640B1 (ko) 디램 셀 커패시터의 제조 방법_
KR100359764B1 (ko) 반도체 메모리 소자의 제조방법
KR100714268B1 (ko) 반도체 소자 제조방법
KR100244305B1 (ko) 반도체 메모리장치의 제조방법
KR0165491B1 (ko) 더미 패턴을 구비한 반도체 메모리 장치 및 그 제조방법
KR100236067B1 (ko) 반도체 메모리 소자 제조방법
US6423597B1 (en) Structure of a DRAM and a manufacturing process thereof
KR960006747B1 (ko) 스택캐패시터 제조방법
KR100356785B1 (ko) 디램(dram) 소자의 적층형 캐패시터 제조 방법
KR100252900B1 (ko) 반도체 메모리 장치의 제조방법
KR100232205B1 (ko) 반도체 메모리 소자 및 그 제조방법
KR970010773B1 (ko) 디램(dram) 제조 방법
KR100190520B1 (ko) 디램 셀의 커패시터 제조방법
KR20010060441A (ko) 고집적 반도체 메모리 장치 및 그 제조방법
KR20070001751A (ko) 반도체 소자 스토리지 노드 콘택의 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination