KR100811251B1 - 극미세 패턴의 형성방법 - Google Patents
극미세 패턴의 형성방법 Download PDFInfo
- Publication number
- KR100811251B1 KR100811251B1 KR1020010086167A KR20010086167A KR100811251B1 KR 100811251 B1 KR100811251 B1 KR 100811251B1 KR 1020010086167 A KR1020010086167 A KR 1020010086167A KR 20010086167 A KR20010086167 A KR 20010086167A KR 100811251 B1 KR100811251 B1 KR 100811251B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- forming
- mask
- exposure
- ultra
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
기존의 노광장비를 그대로 이용하여 패턴의 왜곡없이 극미세 패턴을 형성할 수 있는 극미세 패턴 형성방법을 개시한다. 그 방법은, 장축과 단축으로 이루어진 패턴이 복수의 행을 이루며 규칙적으로 배열되는 메모리 소자의 패턴 형성방법에 있어서, 패턴의 장축과 단축을 각각 6등분 및 4등분한 다음, 인접 행에 대해 패턴의 장축방향으로 1/6만큼 이동(shift)시켜 배치한다.
Description
도 1은 일반적인 캐패시터 패턴 형성방법을 설명하기 위한 것이다.
도 2a 및 도 2b는 도 1의 마스크를 이용하여 캐패시터 패턴을 형성하였을 경우 나타나는 패턴의 왜곡 정도를 관찰한 주사형 전자 현미경(SEM) 사진들이다.
도 3 및 도 4는 본 발명에 의한 극미세 패턴의 형성방법을 설명하기 위한 도면이다.
도 5는 본 발명의 극미세 패턴 형성방법으로 형성한 패턴의 SEM 사진이다.
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 스토리지 노드 패턴과 같은 극미세 패턴의 형성방법에 관한 것이다.
반도체 메모리 소자의 제조과정 중에 디자인 룰이 0.13㎛ 이하인 소자의 경우, 캐패시터 패턴을 형성할 때 마스크 노광을 위한 광원으로 크립톤 플로라이드(KrF) 광원을 이용한다. 248㎚의 광원 및 장비의 한계에 의해 패턴 왜곡(deformation)이 발생함에 따라 소자의 개발 자체가 난항을 겪고 있다.
도 1은 일반적인 캐패시터 패턴 형성방법을 설명하기 위한 것이다.
하나의 캐패시터 패턴을 장축과 단축으로 나누어서, 장축을 본래의 타겟(target)에서 6등분하고 마찬가지로 단축을 4등분하고 이 캐패시터 패턴의 중심에는 콘택홀이 형성된다. 이러한 패턴들이 가로, 세로로 규칙적으로 배열된다. 이러한 마스크를 이용하여 노광하면 포토레지스트 상에서는 장축과 단축의 선폭이 매우 좁다. 그리고 장축은 세리프(serif)라고 하는 OPC 효과를 위한 도움 패턴으로 인한 마스크 제작상의 어려움으로 인해 더 이상 확대시킬 수 없고, 바둑판 모양의 규칙적인 배열 형태는 노광 이론적으로 회절에 따른 렌즈효과가 나쁘게 나타나 패턴 형성이 불가능하거나 제조공정 마진의 부족으로 한계에 부딪히게 된다.
도 2a 및 도 2b는 도 1의 마스크를 이용하여 캐패시터 패턴을 형성하였을 경우 나타나는 패턴의 왜곡 정도를 관찰한 주사형 전자 현미경(SEM) 사진들로서, 패턴의 크기가 균일하지 못하고 왜곡되었음을 알 수 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명이 이루고자 하는 기술적 과제는, 기존의 노광장비를 그대로 이용하여 패턴의 왜곡없이 극미세 패턴을 형성할 수 있는 극미세 패턴 형성방법을 제공하는 것이다.
상기 과제를 이루기 위하여 본 발명에 의한 극미세 패턴 형성방법은, 장축과 단축으로 이루어진 패턴이 복수의 행을 이루며 규칙적으로 배열되는 메모리 소자의 패턴 형성방법에 있어서, 패턴의 장축과 단축을 각각 6등분 및 4등분한 다음, 인접 행에 대해 패턴의 장축방향으로 1/6만큼 이동(shift)시켜 배치하는 것을 특징으로 한다. 이때, 상기 패턴을 이동시켜 배치할 때 상기 패턴의 단축방향의 1/4을 제거한 다음에 배치하는 것이 바람직하다. 또한, 상기 패턴을 마스크 기판에 노광할 때, 정상 위치에서 첫 번째 노광한 후 단축 방향으로 패턴의 1/4만큼 마스크를 이동(shift)하여 두 번째 노광을 실시하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명한다.
도 3 및 도 4는 본 발명에 의한 극미세 패턴의 형성방법을 설명하기 위한 도면이다.
도 3을 참조하면, 캐패시터 패턴의 단축방향의 1/4 부분을 도시된 바와 같이 제거하고, 장축의 1/6만큼을 엇갈리는 방향으로 이동(shift)시킨다. 이 때, 쉐리프(serif) 패턴은 추가하지 않아도 된다. 따라서, 마스크 제작 에러(error)를 줄일 수 있고, 장축도 더 확대시킬 수 있다. 이에 따라 포토레지스트 패턴이 정확히 형성되고, 엇갈리는 모양의 배열 형태는 노광 이론적으로 회절에 따른 렌즈효과가 우수하게 나타나므로 패턴 형성이 쉽고, 제조공정 마진(margin)의 향상을 가져올 수 있다.
이와 같은 마스크를 이용하여 노광장비에서 이중노광을 실시하는 방법은 도 4에 도시된 것과 같다. 도면에서 이중 빗금 부분이 이중노광 부위를 나타낸다.
즉, 도 3과 같이 패턴을 배치한 다음 첫 번째 노광을 실시하고, 여기서 단축방향으로 단축 패턴의 1/4만큼 마스크를 이동(shift)한 다음 노광한다. 이렇게 하면, 이중 노광에 따른 상(Aerial image) 형성을 보다 명확히 함으로써 공정 마진을 확대하고 패턴의 왜곡을 효과적으로 극복할 수 있다. 뿐만 아니라, 하나의 마스크로 이중 노광을 하므로 경제적으로 마스크 제작비용을 감소시키고, 양산성으로도 노광장비에서 마스크를 삽입하고 얼라인하는 재반복 작업을 한 번으로 줄이는 시간적 효과가 있고, 오버레이(overlay)의 정확도를 보다 향상시키는 것이 가능하게 된다.
도 5는 본 발명의 극미세 패턴 형성방법으로 형성한 패턴의 SEM 사진으로서, 모든 패턴들이 균일하게 형성되었음을 알 수 있다.
이상 본 발명을 상세히 설명하였으나, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.
상술한 본 발명에 의한 극미세 패턴 형성방법에 의하면, 기존의 노광장비 및 포토레지스트의 변화없이 패턴형성의 한계를 극복하여 패턴의 왜곡이 없이 극미세 패턴을 형성할 수 있다. 또한, 이중 노광에 따른 상(Aerial image) 형성을 보다 명확히 함으로써 공정 마진을 확대할 수 있다. 뿐만 아니라, 하나의 마스크로 이중 노광을 하므로 경제적으로 마스크 제작비용을 감소시키고, 양산성으로도 노광장비 에서 마스크를 삽입하고 얼라인하는 재반복 작업을 한 번으로 줄이는 시간적 효과가 있고, 오버레이(overlay)의 정확도를 보다 향상시키는 것이 가능하게 된다.
그리고, 본 발명은 상술한 캐패시터 패턴뿐만 아니라 반복패턴 및 고립패턴(isolated pattern)에도 유용하게 적용할 수 있다.
Claims (3)
- 장축과 단축으로 이루어진 패턴이 복수의 행을 이루며 규칙적으로 배열되는 메모리 소자의 패턴 형성방법에 있어서,상기 패턴의 장축과 단축을 각각 6등분 및 4등분한 다음, 인접 행에 대해 상기 패턴의 장축방향으로 1/6만큼 이동(shift)시켜 배치하는 것을 특징으로 하는 극미세 패턴 형성방법.
- 제1항에 있어서, 상기 패턴을 이동시켜 배치할 때 상기 패턴의 단축방향의 1/4을 제거한 다음에 배치하는 것을 특징으로 하는 극미세 패턴 형성방법.
- 제2항에 있어서, 상기 패턴을 마스크 기판에 노광할 때, 정상 위치에서 첫 번째 노광한 후 단축 방향으로 패턴의 1/4만큼 마스크를 이동(shift)하여 두 번째 노광을 실시하는 것을 특징으로 하는 극미세 패턴 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010086167A KR100811251B1 (ko) | 2001-12-27 | 2001-12-27 | 극미세 패턴의 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010086167A KR100811251B1 (ko) | 2001-12-27 | 2001-12-27 | 극미세 패턴의 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030056015A KR20030056015A (ko) | 2003-07-04 |
KR100811251B1 true KR100811251B1 (ko) | 2008-03-07 |
Family
ID=32214238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010086167A KR100811251B1 (ko) | 2001-12-27 | 2001-12-27 | 극미세 패턴의 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100811251B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101122000B1 (ko) * | 2005-06-30 | 2012-06-13 | 엘지디스플레이 주식회사 | 증착 마스크 및 그를 이용한 액정 표시 장치의 제조 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030058676A (ko) * | 2001-12-31 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체 소자의 스토리지 노드 패턴 |
KR20040025289A (ko) * | 2002-09-19 | 2004-03-24 | 삼성전자주식회사 | 고밀도 스토리지 패턴 형성방법 |
-
2001
- 2001-12-27 KR KR1020010086167A patent/KR100811251B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030058676A (ko) * | 2001-12-31 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체 소자의 스토리지 노드 패턴 |
KR20040025289A (ko) * | 2002-09-19 | 2004-03-24 | 삼성전자주식회사 | 고밀도 스토리지 패턴 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20030056015A (ko) | 2003-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5567248B2 (ja) | ゲートパターンを形成するための二重露光二重レジスト層プロセス | |
US6767674B2 (en) | Method for obtaining elliptical and rounded shapes using beam shaping | |
JP4494221B2 (ja) | フォトマスク及びその作製方法並びにパターン形成方法 | |
JPH117120A (ja) | マスクパターン作成方法およびマスクパターン作成装置並びにマスク作成装置 | |
US8221943B2 (en) | Photomask with assist features | |
JP2000066366A (ja) | フォトマスク及びその製造方法 | |
KR100256832B1 (ko) | 전자빔 노광장치용 마스크 데이터 작성방법 및 마스크 | |
US20010007732A1 (en) | Photomask and pattern forming method used in a thermal flow process and semiconductor integrated circuit fabricated using the thermal flow process | |
JP2010210679A (ja) | マスクおよびその製造方法ならびに半導体装置の製造方法 | |
JP4790350B2 (ja) | 露光用マスク及び露光用マスクの製造方法 | |
KR100811251B1 (ko) | 극미세 패턴의 형성방법 | |
US20060121362A1 (en) | Photo mask and method for manufacturing patterns using the same | |
US6563127B2 (en) | Optical proximity correction with rectangular contact | |
KR20100097509A (ko) | 노광마스크 및 이를 이용한 반도체 소자의 형성 방법 | |
KR100598497B1 (ko) | 이중 노광 패턴 형성 방법 | |
US6977715B2 (en) | Method for optimizing NILS of exposed lines | |
KR20010002127A (ko) | 하프톤형 위상반전마스크 및 그 형성방법 | |
US6893806B2 (en) | Multiple purpose reticle layout for selective printing of test circuits | |
CN101806997A (zh) | 光掩模 | |
US7438998B2 (en) | Method of manufacturing semiconductor device | |
US6558883B2 (en) | Apparatus and method for patterning a semiconductor wafer | |
KR100329772B1 (ko) | 포커스높이검사를위한보조패턴을구비하는레티클 | |
KR20070071614A (ko) | 반도체 소자의 제조 방법 | |
US20200395239A1 (en) | Line structure for fan-out circuit and manufacturing method thereof, and photomask pattern for fan-out circuit | |
KR100436771B1 (ko) | 반도체소자의감광막패턴형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |